JP2000245145A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP2000245145A JP2000245145A JP4253799A JP4253799A JP2000245145A JP 2000245145 A JP2000245145 A JP 2000245145A JP 4253799 A JP4253799 A JP 4253799A JP 4253799 A JP4253799 A JP 4253799A JP 2000245145 A JP2000245145 A JP 2000245145A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- switching element
- resistor
- main switching
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 本発明は、過渡入力あるいは低入力電圧時に
動作するパルス幅制御回路を備え、高速で精度のよい高
効率動作を可能とする電源装置を提供することを目的と
する。 【解決手段】 入力電源２０にスイッチングトランス２
１の１次側巻線２２と主スイッチング素子２３を直列に
さらに起動抵抗２４と抵抗２５の直列回路を接続し、こ
の起動抵抗２４と抵抗２５の接続点を主スイッチング素
子２３の制御端子に接続するとともに、ダイオード２６
を接続し、スイッチングトランス２１の制御巻線２８と
主スイッチング素子２３との間にパルス幅制御回路２９
を接続した。
動作するパルス幅制御回路を備え、高速で精度のよい高
効率動作を可能とする電源装置を提供することを目的と
する。 【解決手段】 入力電源２０にスイッチングトランス２
１の１次側巻線２２と主スイッチング素子２３を直列に
さらに起動抵抗２４と抵抗２５の直列回路を接続し、こ
の起動抵抗２４と抵抗２５の接続点を主スイッチング素
子２３の制御端子に接続するとともに、ダイオード２６
を接続し、スイッチングトランス２１の制御巻線２８と
主スイッチング素子２３との間にパルス幅制御回路２９
を接続した。
Description
【０００１】
【発明の属する技術分野】本発明はコードレス電話機、
携帯電話機、ＰＨＳやＰＤＡなどの小型携帯機器に用い
る電源装置に関するものである。
携帯電話機、ＰＨＳやＰＤＡなどの小型携帯機器に用い
る電源装置に関するものである。
【０００２】
【従来の技術】最近の比較的小電力の小型携帯機器の電
源装置には、自励式のコンデンサタイミング方式のもの
がよく用いられている。このコンデンサタイミング方式
は、特にターンオフ時のスイッチング損失を低減するの
に有効とされ、簡単な回路で電源の高効率化を容易にす
るものである。
源装置には、自励式のコンデンサタイミング方式のもの
がよく用いられている。このコンデンサタイミング方式
は、特にターンオフ時のスイッチング損失を低減するの
に有効とされ、簡単な回路で電源の高効率化を容易にす
るものである。
【０００３】図３に従来のこの種の電源装置を示し、そ
の構成について説明する。直流の入力電源１にはスイッ
チングトランス２の１次側巻線３と主スイッチング素子
４の直列回路が接続されるとともに起動抵抗５と抵抗６
の直列回路が接続され、この起動抵抗５と抵抗６の接続
点には主スイッチング素子４の制御端子が接続されると
ともにトランジスタ７、抵抗８、コンデンサ９、抵抗１
０、タイミングコンデンサ１１からなるパルス幅制御回
路１２が接続されている。このパルス幅制御回路１２に
はスイッチングトランス２の制御巻線１３が接続されて
いる。
の構成について説明する。直流の入力電源１にはスイッ
チングトランス２の１次側巻線３と主スイッチング素子
４の直列回路が接続されるとともに起動抵抗５と抵抗６
の直列回路が接続され、この起動抵抗５と抵抗６の接続
点には主スイッチング素子４の制御端子が接続されると
ともにトランジスタ７、抵抗８、コンデンサ９、抵抗１
０、タイミングコンデンサ１１からなるパルス幅制御回
路１２が接続されている。このパルス幅制御回路１２に
はスイッチングトランス２の制御巻線１３が接続されて
いる。
【０００４】また、上記スイッチングトランス２の１次
側巻線３には並列に共振用コンデンサ１４が接続され、
同じくスイッチングトランス２の２次側巻線１５には共
振用コンデンサ１６が接続され、ダイオード１７とコン
デンサ１８による整流平滑回路を介して負荷１９が接続
されている。
側巻線３には並列に共振用コンデンサ１４が接続され、
同じくスイッチングトランス２の２次側巻線１５には共
振用コンデンサ１６が接続され、ダイオード１７とコン
デンサ１８による整流平滑回路を介して負荷１９が接続
されている。
【０００５】上記構成における動作について説明する
と、入力電源１から起動抵抗５を介して主スイッチング
素子４の制御端子にバイアスが与えられると、主スイッ
チング素子４が導通を開始し、スイッチングトランス２
の１次側巻線３に電圧が誘起され、スイッチング素子４
にさらなる順バイアスを与えてオン状態が継続される。
と、入力電源１から起動抵抗５を介して主スイッチング
素子４の制御端子にバイアスが与えられると、主スイッ
チング素子４が導通を開始し、スイッチングトランス２
の１次側巻線３に電圧が誘起され、スイッチング素子４
にさらなる順バイアスを与えてオン状態が継続される。
【０００６】このとき、スイッチングトランス２の制御
巻線１３間に設けられた抵抗１０とタイミングコンデン
サ１１の直列回路によりスイッチングのオン期間にこの
タイミングコンデンサ１１への充電が始まる。このタイ
ミングコンデンサ１１の充電電圧がトランジスタ７のＶ
ＢＥしきい電圧に達するとトランジスタはオンし主スイ
ッチング素子４をオフするように動作する。主スイッチ
ング素子４のオフによりスイッチングトランス２に蓄え
られたエネルギーは２次側に放出され、整流平滑回路で
整流されて負荷１９に出力される。２次側への伝達が終
るとスイッチングトランス２の電圧は反転し、再度主ス
イッチング素子４を順バイアスしオンさせる。この繰返
しによりスイッチング動作を行うのである。
巻線１３間に設けられた抵抗１０とタイミングコンデン
サ１１の直列回路によりスイッチングのオン期間にこの
タイミングコンデンサ１１への充電が始まる。このタイ
ミングコンデンサ１１の充電電圧がトランジスタ７のＶ
ＢＥしきい電圧に達するとトランジスタはオンし主スイ
ッチング素子４をオフするように動作する。主スイッチ
ング素子４のオフによりスイッチングトランス２に蓄え
られたエネルギーは２次側に放出され、整流平滑回路で
整流されて負荷１９に出力される。２次側への伝達が終
るとスイッチングトランス２の電圧は反転し、再度主ス
イッチング素子４を順バイアスしオンさせる。この繰返
しによりスイッチング動作を行うのである。
【０００７】上述のようにタイミングコンデンサ１１へ
の充電時間によりオン期間パルスが決定されスイッチン
グ動作が行われることになる。このコンデンサタイミン
グ方式は少ない部品点数で構成でき高効率化が図れ、し
かも低コストで実現できることから、低価格小出力の小
型携帯機器での主流の電源装置となっている。
の充電時間によりオン期間パルスが決定されスイッチン
グ動作が行われることになる。このコンデンサタイミン
グ方式は少ない部品点数で構成でき高効率化が図れ、し
かも低コストで実現できることから、低価格小出力の小
型携帯機器での主流の電源装置となっている。
【０００８】
【発明が解決しようとする課題】上記従来の構成におい
ては、図４に示すように２次側からのフィードバックを
有しない１次側制御のコンデンサタイミング方式である
ため、入力電源電圧ＶDDが低入力電圧時にはタイミング
コンデンサ１１への充電に時間を要し、トランジスタ７
のしきい電圧に達しなくなり、スイッチングのオン期間
が長くなるかあるいはオン期間が続いたままオフしなく
なる。すなわち、制御不能状態となり主スイッチング素
子４に流れる三角波のオン電流ＩDは上昇を続ける。
ては、図４に示すように２次側からのフィードバックを
有しない１次側制御のコンデンサタイミング方式である
ため、入力電源電圧ＶDDが低入力電圧時にはタイミング
コンデンサ１１への充電に時間を要し、トランジスタ７
のしきい電圧に達しなくなり、スイッチングのオン期間
が長くなるかあるいはオン期間が続いたままオフしなく
なる。すなわち、制御不能状態となり主スイッチング素
子４に流れる三角波のオン電流ＩDは上昇を続ける。
【０００９】このとき、スイッチングトランス２がやが
て飽和に達し、主スイッチング素子４には過大なストレ
スがかかるとともに最悪時には主スイッチング素子４を
破壊してしまうことになる。
て飽和に達し、主スイッチング素子４には過大なストレ
スがかかるとともに最悪時には主スイッチング素子４を
破壊してしまうことになる。
【００１０】これを防ぐためには、通常周辺部に何らか
の制御機能、保護機能が必要とされ、複雑で部品点数が
増加しコストアップとなってしまうものであった。特に
入力投入の過渡時や低電圧入力時においては、上記問題
が顕著になり高速動作かつ高精度な特性が必要とされる
ことから、その設計手法や回路定数の選定、信頼性の確
保には慎重を期す必要があった。
の制御機能、保護機能が必要とされ、複雑で部品点数が
増加しコストアップとなってしまうものであった。特に
入力投入の過渡時や低電圧入力時においては、上記問題
が顕著になり高速動作かつ高精度な特性が必要とされる
ことから、その設計手法や回路定数の選定、信頼性の確
保には慎重を期す必要があった。
【００１１】本発明は以上のような従来の欠点を除去
し、少ない構成部品で入力起動時や低電圧入力時におけ
るスイッチング動作の最適化を図り、小型で高効率、高
速動作が行える信頼性に富んだ電源装置を提供すること
を目的とするものである。
し、少ない構成部品で入力起動時や低電圧入力時におけ
るスイッチング動作の最適化を図り、小型で高効率、高
速動作が行える信頼性に富んだ電源装置を提供すること
を目的とするものである。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に本発明の電源装置は、入力電源にスイッチングトラン
スの１次側巻線と主スイッチング素子の直列回路を接続
するとともに起動抵抗と抵抗の直列回路を接続し、この
起動抵抗と抵抗の接続点を主スイッチング素子の制御端
子に接続し、上記主スイッチング素子とスイッチングト
ランスの制御巻線間にパルス幅制御回路を接続し、上記
主スイッチング素子の制御端子と入力電源の一方との間
に上記起動抵抗と並列となるようにダイオードを接続
し、上記スイッチングトランスの２次側巻線に整流平滑
回路を介して負荷を接続した構成である。
に本発明の電源装置は、入力電源にスイッチングトラン
スの１次側巻線と主スイッチング素子の直列回路を接続
するとともに起動抵抗と抵抗の直列回路を接続し、この
起動抵抗と抵抗の接続点を主スイッチング素子の制御端
子に接続し、上記主スイッチング素子とスイッチングト
ランスの制御巻線間にパルス幅制御回路を接続し、上記
主スイッチング素子の制御端子と入力電源の一方との間
に上記起動抵抗と並列となるようにダイオードを接続
し、上記スイッチングトランスの２次側巻線に整流平滑
回路を介して負荷を接続した構成である。
【００１３】この構成とすることにより、少ない構成部
品で入力起動時や低電圧入力時におけるスイッチング動
作の最適化を図り、高速動作、高効率安定動作を実現す
ることが可能となる。
品で入力起動時や低電圧入力時におけるスイッチング動
作の最適化を図り、高速動作、高効率安定動作を実現す
ることが可能となる。
【００１４】
【発明の実施の形態】本発明の請求項１に記載の発明
は、入力電源にスイッチングトランスの１次側巻線と主
スイッチング素子の直列回路を接続するとともに起動抵
抗と抵抗の直列回路を接続し、この起動抵抗と抵抗の接
続点を主スイッチング素子の制御端子に接続し、上記主
スイッチング素子とスイッチングトランスの制御巻線間
にパルス幅制御回路を接続し、上記主スイッチング素子
の制御端子と入力電源の一方との間に上記起動抵抗と並
列となるようにダイオードを接続し、上記スイッチング
トランスの２次側巻線に整流平滑回路を介して負荷を接
続した構成であり、少ない構成部品で安定した信頼性の
高いものを実現することができる。
は、入力電源にスイッチングトランスの１次側巻線と主
スイッチング素子の直列回路を接続するとともに起動抵
抗と抵抗の直列回路を接続し、この起動抵抗と抵抗の接
続点を主スイッチング素子の制御端子に接続し、上記主
スイッチング素子とスイッチングトランスの制御巻線間
にパルス幅制御回路を接続し、上記主スイッチング素子
の制御端子と入力電源の一方との間に上記起動抵抗と並
列となるようにダイオードを接続し、上記スイッチング
トランスの２次側巻線に整流平滑回路を介して負荷を接
続した構成であり、少ない構成部品で安定した信頼性の
高いものを実現することができる。
【００１５】請求項２に記載の発明は、パルス幅制御回
路として主スイッチング素子の制御端子に接続されるト
ランジスタのコレクタと制御巻線の一端の間に抵抗とタ
イミングコンデンサの直列回路を接続し、トランジスタ
のベースと制御巻線の一端との間に抵抗を接続し、さら
にトランジスタのベースとエミッタ間にコンデンサを接
続して構成したものであり、スイッチングのオンパルス
幅を入力電源の状況に応じて制御することができる。
路として主スイッチング素子の制御端子に接続されるト
ランジスタのコレクタと制御巻線の一端の間に抵抗とタ
イミングコンデンサの直列回路を接続し、トランジスタ
のベースと制御巻線の一端との間に抵抗を接続し、さら
にトランジスタのベースとエミッタ間にコンデンサを接
続して構成したものであり、スイッチングのオンパルス
幅を入力電源の状況に応じて制御することができる。
【００１６】請求項３に記載の発明は、スイッチングト
ランスの１次側巻線に並列に共振用コンデンサを接続し
た構成であり、スイッチングトランスの１次側巻線の逆
励磁電流を入力電源に帰還させて動作させることができ
高効率、大容量を実現することができる。
ランスの１次側巻線に並列に共振用コンデンサを接続し
た構成であり、スイッチングトランスの１次側巻線の逆
励磁電流を入力電源に帰還させて動作させることができ
高効率、大容量を実現することができる。
【００１７】請求項４に記載の発明は、スイッチングト
ランスの２次側を小型携帯機器に組込んだ構成であり、
非接触式の充電が行える電源装置とすることができる。
ランスの２次側を小型携帯機器に組込んだ構成であり、
非接触式の充電が行える電源装置とすることができる。
【００１８】以下、本発明の電源装置の一実施の形態に
ついて図面を用いて説明する。図１は本発明の一実施の
形態の電気的回路図、図２は同動作波形図である。
ついて図面を用いて説明する。図１は本発明の一実施の
形態の電気的回路図、図２は同動作波形図である。
【００１９】図１において２０は入力電源電圧ＶDDを供
給する入力電源で、この入力電源２０は別の電源トラン
スを介して整流平滑された低電圧のＤＣ電圧、自動車の
１２ＶのＤＣ電圧または商用交流電源１００Ｖを直流電
圧に変換したいずれかで構成される。
給する入力電源で、この入力電源２０は別の電源トラン
スを介して整流平滑された低電圧のＤＣ電圧、自動車の
１２ＶのＤＣ電圧または商用交流電源１００Ｖを直流電
圧に変換したいずれかで構成される。
【００２０】この入力電源２０にはスイッチングトラン
ス２１の１次側巻線２２と主スイッチング素子２３の直
列回路と、起動抵抗２４と抵抗２５の直列回路がそれぞ
れ並列に接続されている。この起動抵抗２４と抵抗２５
の接続点は上記主スイッチング素子２３の制御端子に接
続され、主スイッチング素子２３の制御端子と入力電源
２０の一方との間には起動抵抗２４と並列となるように
アノード側を制御端子側になるようにダイオード２６が
接続されている。
ス２１の１次側巻線２２と主スイッチング素子２３の直
列回路と、起動抵抗２４と抵抗２５の直列回路がそれぞ
れ並列に接続されている。この起動抵抗２４と抵抗２５
の接続点は上記主スイッチング素子２３の制御端子に接
続され、主スイッチング素子２３の制御端子と入力電源
２０の一方との間には起動抵抗２４と並列となるように
アノード側を制御端子側になるようにダイオード２６が
接続されている。
【００２１】また、スイッチングトランス２１の１次側
巻線２２には並列に共振用コンデンサ２７が接続され、
このスイッチングトランス２１の制御巻線２８と主スイ
ッチング素子２３との間にはパルス幅制御回路２９が接
続されている。
巻線２２には並列に共振用コンデンサ２７が接続され、
このスイッチングトランス２１の制御巻線２８と主スイ
ッチング素子２３との間にはパルス幅制御回路２９が接
続されている。
【００２２】このパルス幅制御回路２９は、コレクタを
主スイッチング素子２３の制御端子に接続したトランジ
スタ３０と、このトランジスタ３０のコレクタと制御巻
線２８の一端との間に接続された抵抗３１とタイミング
コンデンサ３２の直列回路と、トランジスタ３０のベー
スと制御巻線２８の一端間に接続された抵抗３３と、ト
ランジスタ３０のベースとエミッタ間に接続されたコン
デンサ３４によって構成されている。
主スイッチング素子２３の制御端子に接続したトランジ
スタ３０と、このトランジスタ３０のコレクタと制御巻
線２８の一端との間に接続された抵抗３１とタイミング
コンデンサ３２の直列回路と、トランジスタ３０のベー
スと制御巻線２８の一端間に接続された抵抗３３と、ト
ランジスタ３０のベースとエミッタ間に接続されたコン
デンサ３４によって構成されている。
【００２３】また、スイッチングトランス２１の２次側
巻線３５には共振用コンデンサ３６が並列に接続され、
整流用のダイオード３７と平滑用のコンデンサ３８から
なる整流平滑回路を介して負荷３９が接続されている。
巻線３５には共振用コンデンサ３６が並列に接続され、
整流用のダイオード３７と平滑用のコンデンサ３８から
なる整流平滑回路を介して負荷３９が接続されている。
【００２４】上記のような構成でその動作について説明
すると、入力電源２０から入力電源電圧ＶDDが供給され
ると起動抵抗２４を介して主スイッチング素子２３が順
バイアスされてオン状態となり、スイッチングトランス
２１の１次側巻線２２に電圧が誘起される。
すると、入力電源２０から入力電源電圧ＶDDが供給され
ると起動抵抗２４を介して主スイッチング素子２３が順
バイアスされてオン状態となり、スイッチングトランス
２１の１次側巻線２２に電圧が誘起される。
【００２５】これと同時にスイッチングトランス２１の
制御巻線２８にスイッチングトランス２１の１次側巻線
２２との巻線比分の電圧が発生し、抵抗３１とタイミン
グコンデンサ３２を介して主スイッチング素子２３のゲ
ートにさらにバイアスを与え、主スイッチング素子２３
は正帰還によりオン状態を継続する。
制御巻線２８にスイッチングトランス２１の１次側巻線
２２との巻線比分の電圧が発生し、抵抗３１とタイミン
グコンデンサ３２を介して主スイッチング素子２３のゲ
ートにさらにバイアスを与え、主スイッチング素子２３
は正帰還によりオン状態を継続する。
【００２６】さらに、スイッチングトランス２１の制御
巻線２８からの誘導電圧により抵抗３３を介してコンデ
ンサ３４が充電される。トランジスタ３０は上記コンデ
ンサ３４の充電電圧がしきい値に達したときに急激にオ
ンし、主スイッチング素子２３を急速にターンオフさせ
る。
巻線２８からの誘導電圧により抵抗３３を介してコンデ
ンサ３４が充電される。トランジスタ３０は上記コンデ
ンサ３４の充電電圧がしきい値に達したときに急激にオ
ンし、主スイッチング素子２３を急速にターンオフさせ
る。
【００２７】この繰返しによりスイッチング動作を継続
してスイッチングトランス２１の２次側巻線３５に電圧
を誘起させ、整流平滑回路で整流平滑して負荷３９に直
流電圧を供給する。
してスイッチングトランス２１の２次側巻線３５に電圧
を誘起させ、整流平滑回路で整流平滑して負荷３９に直
流電圧を供給する。
【００２８】図２は上記本発明の電源装置の入力オフ時
における入力電源電圧ＶDDと主スイッチング素子２３の
制御端子電圧ＶGSおよび主スイッチング素子２３に流れ
る電流ＩDを時間軸により示したものである。
における入力電源電圧ＶDDと主スイッチング素子２３の
制御端子電圧ＶGSおよび主スイッチング素子２３に流れ
る電流ＩDを時間軸により示したものである。
【００２９】本発明においては、入力電源電圧ＶDDの低
下時主スイッチング素子２３のゲート電圧が入力電源電
圧ＶDDより高くなった時にダイオード２６を介して主ス
イッチング素子２３のゲート電荷を急激に引抜くように
動作する。このとき、主スイッチング素子２３の制御端
子電圧ＶGSのパルス幅を制限し、瞬時に主スイッチング
素子２３に流れる電流ＩDを制限し、主スイッチング素
子２３に過大電流が流れるのを防ぎ回路の安定動作を図
る。
下時主スイッチング素子２３のゲート電圧が入力電源電
圧ＶDDより高くなった時にダイオード２６を介して主ス
イッチング素子２３のゲート電荷を急激に引抜くように
動作する。このとき、主スイッチング素子２３の制御端
子電圧ＶGSのパルス幅を制限し、瞬時に主スイッチング
素子２３に流れる電流ＩDを制限し、主スイッチング素
子２３に過大電流が流れるのを防ぎ回路の安定動作を図
る。
【００３０】ここで具体例を用いて説明すると、例えば
入力電源２０の電圧ＶDDは、車載あるいは商用電源トラ
ンスから電圧変換されたＤＣ１２Ｖとする。また、主ス
イッチング素子２３の制御端子電圧ＶGSは主スイッチン
グ素子２３を駆動する十分な電圧として７〜１０Ｖ程度
に設定する。ここで、入力電源２０をオフし、入力電源
電圧ＶDDが主スイッチング素子２３の制御端子電圧ＶGS
より低下し、 ＶGS−ＶDD＞ダイオード２６の順電圧ＶF となったとき、すなわち ＶGS（７Ｖ）−ＶDD（６．３Ｖ）＞ＶF（０．６Ｖ） のときダイオード２６を介し、主スイッチング素子２３
の制御端子電圧を入力電源２０へ引抜くよう制御する。
入力電源２０の電圧ＶDDは、車載あるいは商用電源トラ
ンスから電圧変換されたＤＣ１２Ｖとする。また、主ス
イッチング素子２３の制御端子電圧ＶGSは主スイッチン
グ素子２３を駆動する十分な電圧として７〜１０Ｖ程度
に設定する。ここで、入力電源２０をオフし、入力電源
電圧ＶDDが主スイッチング素子２３の制御端子電圧ＶGS
より低下し、 ＶGS−ＶDD＞ダイオード２６の順電圧ＶF となったとき、すなわち ＶGS（７Ｖ）−ＶDD（６．３Ｖ）＞ＶF（０．６Ｖ） のときダイオード２６を介し、主スイッチング素子２３
の制御端子電圧を入力電源２０へ引抜くよう制御する。
【００３１】このとき、主スイッチング素子２３のオン
パルス幅は制限され、電流ＩDの上昇が抑えられるもの
である。
パルス幅は制限され、電流ＩDの上昇が抑えられるもの
である。
【００３２】上記により、主スイッチング素子２３への
ストレスを軽減し、最適なスイッチング動作を得るとと
もに、入力ダイナミックレンジを広げ、ワイド入力対応
を可能とするものである。
ストレスを軽減し、最適なスイッチング動作を得るとと
もに、入力ダイナミックレンジを広げ、ワイド入力対応
を可能とするものである。
【００３３】また、スイッチングトランス２１の１次側
巻線２２間に比較的高容量、低インピーダンスの共振用
コンデンサ２７を付加することにより、コンバータを電
圧共振モードにより動作させるものである。基本動作は
上記と同様であるが、このコンバータ部の動作詳細につ
いて説明すると、主スイッチング素子２３がオフする
と、スイッチングトランス２１の１次側巻線２２とコン
デンサ２７が並列共振し、この間に発生する電圧が入力
電源電圧ＶDDより高くなると、主スイッチング素子２３
のソース〜ドレイン間のダイオード２６を介しスイッチ
ングトランス２１の励磁電流は入力電源２０に帰還（回
生）される。
巻線２２間に比較的高容量、低インピーダンスの共振用
コンデンサ２７を付加することにより、コンバータを電
圧共振モードにより動作させるものである。基本動作は
上記と同様であるが、このコンバータ部の動作詳細につ
いて説明すると、主スイッチング素子２３がオフする
と、スイッチングトランス２１の１次側巻線２２とコン
デンサ２７が並列共振し、この間に発生する電圧が入力
電源電圧ＶDDより高くなると、主スイッチング素子２３
のソース〜ドレイン間のダイオード２６を介しスイッチ
ングトランス２１の励磁電流は入力電源２０に帰還（回
生）される。
【００３４】この動作は、１次回生電圧共振コンバータ
とも呼ばれ、特にスイッチングトランス２１の２次側巻
線３５がないときにスイッチングトランス２１の１次側
巻線２２に励磁されたエネルギーを１次側に回生し再利
用することにより、損失のあるスナバ回路を必要とせ
ず、高効率、ハイパワーを実現するものである。用途と
しては、１次側と２次側が完全に分離、絶縁された非接
触型の電源装置等に適したものである。
とも呼ばれ、特にスイッチングトランス２１の２次側巻
線３５がないときにスイッチングトランス２１の１次側
巻線２２に励磁されたエネルギーを１次側に回生し再利
用することにより、損失のあるスナバ回路を必要とせ
ず、高効率、ハイパワーを実現するものである。用途と
しては、１次側と２次側が完全に分離、絶縁された非接
触型の電源装置等に適したものである。
【００３５】なお、上記構成において、２次側を全て小
型携帯用機器内に組込み、電気エネルギーが不足したと
きに上記スイッチングトランス２１の１次側巻線２２に
対応するように設置することにより上述の非接触型の充
電用の電源装置とすることができる。
型携帯用機器内に組込み、電気エネルギーが不足したと
きに上記スイッチングトランス２１の１次側巻線２２に
対応するように設置することにより上述の非接触型の充
電用の電源装置とすることができる。
【００３６】
【発明の効果】以上のように本発明により、極めて簡単
で少ない部品構成により、入力起動時や低電圧入力時に
おけるスイッチング動作の最適化を図ることができ、小
型で高効率、高速動作で信頼性の高い電源装置を実現で
きるものである。
で少ない部品構成により、入力起動時や低電圧入力時に
おけるスイッチング動作の最適化を図ることができ、小
型で高効率、高速動作で信頼性の高い電源装置を実現で
きるものである。
【図１】本発明の電源装置の一実施の形態における電気
的回路図
的回路図
【図２】同動作波形図
【図３】従来例における電源装置の電気的回路図
【図４】同動作波形図
２０ 入力電源（ＤＣ電圧） ２１ スイッチングトランス ２２ １次側巻線 ２３ 主スイッチング素子 ２４ 起動抵抗 ２５ 抵抗 ２６ ダイオード ２７ 共振用コンデンサ ２８ 制御巻線 ２９ パルス幅制御回路 ３０ トランジスタ ３１ 抵抗 ３２ タイミングコンデンサ ３３ 抵抗 ３４ コンデンサ ３５ ２次側巻線 ３６ 共振用コンデンサ ３７ ダイオード ３８ コンデンサ ３９ 負荷
Claims (4)
- 【請求項１】 入力電源にスイッチングトランスの１次
側巻線と主スイッチング素子の直列回路を接続するとと
もに起動抵抗と抵抗の直列回路を接続し、この起動抵抗
と抵抗の接続点を主スイッチング素子の制御端子に接続
し、上記主スイッチング素子とスイッチングトランスの
制御巻線間にパルス幅制御回路を接続し、上記主スイッ
チング素子の制御端子と入力電源の一方との間に上記起
動抵抗と並列となるようにダイオードを接続し、上記ス
イッチングトランスの２次側巻線に整流平滑回路を介し
て負荷を接続した電源装置。 - 【請求項２】 パルス幅制御回路として主スイッチング
素子の制御端子に接続されるトランジスタのコレクタと
制御巻線の一端の間に抵抗とタイミングコンデンサの直
列回路を接続し、トランジスタのベースと制御巻線の一
端との間に抵抗を接続し、さらにトランジスタのベース
とエミッタ間にコンデンサを接続して構成した請求項１
に記載の電源装置。 - 【請求項３】 スイッチングトランスの１次側巻線に並
列に共振用コンデンサを接続した請求項１に記載の電源
装置。 - 【請求項４】 スイッチングトランスの２次側を小型携
帯機器に組込んだ構成とした請求項１に記載の電源装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04253799A JP3570270B2 (ja) | 1999-02-22 | 1999-02-22 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04253799A JP3570270B2 (ja) | 1999-02-22 | 1999-02-22 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000245145A true JP2000245145A (ja) | 2000-09-08 |
| JP3570270B2 JP3570270B2 (ja) | 2004-09-29 |
Family
ID=12638832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04253799A Expired - Lifetime JP3570270B2 (ja) | 1999-02-22 | 1999-02-22 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3570270B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100557933C (zh) * | 2006-12-21 | 2009-11-04 | 辉芒微电子（深圳）有限公司 | 启动电路及其开关电源 |
| CN101414748B (zh) * | 2007-10-19 | 2013-03-06 | 深圳迈瑞生物医疗电子股份有限公司 | 一种启动控制电路及其对电源控制芯片保护的方法 |
-
1999
- 1999-02-22 JP JP04253799A patent/JP3570270B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3570270B2 (ja) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6788556B2 (en) | Switching power source device | |
| US6320763B2 (en) | Switching power supply unit | |
| US7224590B2 (en) | Forward converter with synchronous rectifier and reverse current control | |
| JP4671020B2 (ja) | 多出力共振型ｄｃ−ｄｃコンバータ | |
| EP0938184B1 (en) | Switching power supply | |
| JP4088756B2 (ja) | スイッチング電源装置 | |
| JP2003224973A (ja) | スイッチング電源装置 | |
| JP3760379B2 (ja) | スイッチング電源装置 | |
| JP4830408B2 (ja) | 電力変換装置 | |
| CN115514233A (zh) | 一种利用辅助绕组实现Flyblack开关电源ZVS的电路 | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| US6072702A (en) | Ringing choke converter | |
| JP2012191794A (ja) | 自励式スイッチング電源回路 | |
| JP2004194387A (ja) | スイッチング電源装置 | |
| JP3591635B2 (ja) | 直流−直流変換装置 | |
| CN218633713U (zh) | 一种利用辅助绕组实现开关电源zvs的电路及开关电源 | |
| JP3570270B2 (ja) | 電源装置 | |
| JP2001292571A (ja) | 同期整流回路 | |
| JP2563385B2 (ja) | スイッチングレギュレータ装置 | |
| CN216490216U (zh) | 具有能量回收功能的电源转换电路及具有其的电源 | |
| JPH099615A (ja) | スイッチング電源装置 | |
| JPH11341799A (ja) | 同期整流型ｄｃ−ｄｃコンバータ | |
| JPH0326796Y2 (ja) | ||
| JPH0580186U (ja) | 電圧共振型スイッチング電源の補助電源回路 | |
| JP2803176B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040614 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |