JP2000245063A - 電力系統シミュレート装置 - Google Patents
電力系統シミュレート装置Info
- Publication number
- JP2000245063A JP2000245063A JP4020999A JP4020999A JP2000245063A JP 2000245063 A JP2000245063 A JP 2000245063A JP 4020999 A JP4020999 A JP 4020999A JP 4020999 A JP4020999 A JP 4020999A JP 2000245063 A JP2000245063 A JP 2000245063A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power system
- control means
- command signal
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】
【課題】 ディジタル処理されてアナログ化された指令
信号に含まれるシミュレータ制御上望ましくない高調波
成分を除去すること。 【解決手段】 電力系統をシミュレートしたアナログ制
御手段４と、該アナログ制御手段からのフィードバック
信号を入力して所定のディジタル処理を行い、前記アナ
ログ制御手段にアナログ化された指令信号を出力するデ
ィジタル制御手段１とを備え、前記電力系統の系統現象
をシミュレートする電力系統シミュレート装置におい
て、前記ディジタル制御手段から出力される指令信号
を、前記ディジタル制御手段の処理周期に比べて短い周
期でサンプリングし、サンプリングされた信号のうち経
時的に連続して出力された所定数のサンプリング信号を
加算し、加算された信号を前記指令信号に代えて前記ア
ナログ制御手段に出力する信号補正手段２を設けたこと
を特徴とする。
信号に含まれるシミュレータ制御上望ましくない高調波
成分を除去すること。 【解決手段】 電力系統をシミュレートしたアナログ制
御手段４と、該アナログ制御手段からのフィードバック
信号を入力して所定のディジタル処理を行い、前記アナ
ログ制御手段にアナログ化された指令信号を出力するデ
ィジタル制御手段１とを備え、前記電力系統の系統現象
をシミュレートする電力系統シミュレート装置におい
て、前記ディジタル制御手段から出力される指令信号
を、前記ディジタル制御手段の処理周期に比べて短い周
期でサンプリングし、サンプリングされた信号のうち経
時的に連続して出力された所定数のサンプリング信号を
加算し、加算された信号を前記指令信号に代えて前記ア
ナログ制御手段に出力する信号補正手段２を設けたこと
を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、電力系統解析など
に供されるシミュレート装置に係わり、特に、模擬電力
系統であるアナログ制御対象に対して、高速ディジタル
演算された指令信号を増幅して出力する電力系統シミュ
レート装置に関する。
に供されるシミュレート装置に係わり、特に、模擬電力
系統であるアナログ制御対象に対して、高速ディジタル
演算された指令信号を増幅して出力する電力系統シミュ
レート装置に関する。
【０００２】
【従来の技術】図６に、電力系統のシミュレータ装置の
一例を示す。同図に示すように、定電流源１２およびリ
アクトル負荷１３を有する模擬電力系統のアナログ制御
対象１４に対して、ディジタル制御装置１１から指令制
御を行う場合は、アナログ制御対象１４から電圧、電流
などのアナログ信号をディジタル化して取り込み、ディ
ジタル制御装置１１においてディジタル演算による所定
の信号処理を行ない、その結果をアナログ信号に変換し
てアナログ制御対象１４の指令制御を行っている。通
常、ディジタル制御装置１１におけるディジタル演算に
よる信号処理は、その取り込み、演算および出力処理に
一定の時間を要するため、ディジタル制御装置１１から
出力されるアナログ化された指令信号には、ディジタル
制御装置１１の処理周期で変化する階段状波形となって
いる。この指令信号によって指令されて定電流源１２か
ら出力される電流も指令信号に相似した電流波形とな
り、それは図７（ａ）の電流波形１５に示すように、微
視的に見ると、指令信号と同様にディジタル制御装置１
１の処理周期で変化する階段状波形となっている。これ
はさらに、リアクトル負荷１３によって、図７（ｂ）の
電圧波形１６に示すように、負荷電圧に高調波成分が発
生し、それが再びディジタル制御装置１１にフィードバ
ックされるため、電力系統シミュレート装置の処理制御
上好ましくない。そのため、従来はこのような高周波成
分を発生させないために、遅れフィルタ等を用いて指令
信号から高調波成分を除去していた。
一例を示す。同図に示すように、定電流源１２およびリ
アクトル負荷１３を有する模擬電力系統のアナログ制御
対象１４に対して、ディジタル制御装置１１から指令制
御を行う場合は、アナログ制御対象１４から電圧、電流
などのアナログ信号をディジタル化して取り込み、ディ
ジタル制御装置１１においてディジタル演算による所定
の信号処理を行ない、その結果をアナログ信号に変換し
てアナログ制御対象１４の指令制御を行っている。通
常、ディジタル制御装置１１におけるディジタル演算に
よる信号処理は、その取り込み、演算および出力処理に
一定の時間を要するため、ディジタル制御装置１１から
出力されるアナログ化された指令信号には、ディジタル
制御装置１１の処理周期で変化する階段状波形となって
いる。この指令信号によって指令されて定電流源１２か
ら出力される電流も指令信号に相似した電流波形とな
り、それは図７（ａ）の電流波形１５に示すように、微
視的に見ると、指令信号と同様にディジタル制御装置１
１の処理周期で変化する階段状波形となっている。これ
はさらに、リアクトル負荷１３によって、図７（ｂ）の
電圧波形１６に示すように、負荷電圧に高調波成分が発
生し、それが再びディジタル制御装置１１にフィードバ
ックされるため、電力系統シミュレート装置の処理制御
上好ましくない。そのため、従来はこのような高周波成
分を発生させないために、遅れフィルタ等を用いて指令
信号から高調波成分を除去していた。
【０００３】一方、サーボモータ等の制御では、目標軌
跡や速度を決定するために直線補間、円弧補間等により
制御指令の連続性を確保する手段がとられている。これ
らは、経過点等を入力し、それをもとに任意の経過指令
値を演算していく方法である。
跡や速度を決定するために直線補間、円弧補間等により
制御指令の連続性を確保する手段がとられている。これ
らは、経過点等を入力し、それをもとに任意の経過指令
値を演算していく方法である。
【０００４】
【発明が解決しようとする課題】ところで、ディジタル
制御装置１１から出力する一定の処理周期で変化する階
段状の指令信号から高調波成分を除去するためには、そ
のディジタル制御装置１１における処理周期よりも大き
な時定数を有する遅れフィルタを用いる必要がある。し
かし、このような遅れフィルタを使用すると、制御の遅
れ時間を大きくなり、高速制御には適用し難く、また適
切なシミュレーションを行えないという問題がある。
制御装置１１から出力する一定の処理周期で変化する階
段状の指令信号から高調波成分を除去するためには、そ
のディジタル制御装置１１における処理周期よりも大き
な時定数を有する遅れフィルタを用いる必要がある。し
かし、このような遅れフィルタを使用すると、制御の遅
れ時間を大きくなり、高速制御には適用し難く、また適
切なシミュレーションを行えないという問題がある。
【０００５】本発明の目的は、上記の従来技術の問題点
に鑑みて、負荷としてリアクトル等からなる電力系統シ
ミュレート装置の定電流源の電流値を指令する際に、階
段状の指令信号が制御上望ましくない結果を引き起こす
ことのないように、ディジタル制御装置の出力段で所定
の信号処理を施すことにより、遅れ時間をほとんど犠牲
にすることなく、またその信号処理によりディジタル制
御装置への悪影響を回避することのできる電力系統シミ
ュレート装置を提供することにある。
に鑑みて、負荷としてリアクトル等からなる電力系統シ
ミュレート装置の定電流源の電流値を指令する際に、階
段状の指令信号が制御上望ましくない結果を引き起こす
ことのないように、ディジタル制御装置の出力段で所定
の信号処理を施すことにより、遅れ時間をほとんど犠牲
にすることなく、またその信号処理によりディジタル制
御装置への悪影響を回避することのできる電力系統シミ
ュレート装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、上記の課題を
解決するために、次のような手段を採用した。
解決するために、次のような手段を採用した。
【０００７】電力系統をシミュレートしたアナログ制御
手段と、該アナログ制御手段からのフィードバック信号
を入力して所定のディジタル処理を行い、前記アナログ
制御手段にアナログ化された指令信号を出力するディジ
タル制御手段とを備え、前記電力系統の系統現象をシミ
ュレートする電力系統シミュレート装置において、前記
ディジタル制御手段から出力される指令信号を、前記デ
ィジタル制御手段の処理周期に比べて短い周期でサンプ
リングし、サンプリングされた信号のうち経時的に連続
して出力された所定数のサンプリング信号を加算し、加
算された信号を前記指令信号に代えて前記アナログ制御
手段に出力する信号補正手段を設けたことを特徴とす
る。
手段と、該アナログ制御手段からのフィードバック信号
を入力して所定のディジタル処理を行い、前記アナログ
制御手段にアナログ化された指令信号を出力するディジ
タル制御手段とを備え、前記電力系統の系統現象をシミ
ュレートする電力系統シミュレート装置において、前記
ディジタル制御手段から出力される指令信号を、前記デ
ィジタル制御手段の処理周期に比べて短い周期でサンプ
リングし、サンプリングされた信号のうち経時的に連続
して出力された所定数のサンプリング信号を加算し、加
算された信号を前記指令信号に代えて前記アナログ制御
手段に出力する信号補正手段を設けたことを特徴とす
る。
【０００８】また、請求項１に記載の電力系統シミュレ
ート装置において、前記信号補正手段を、前記信号補正
手段から出力される信号に含まれる高調波の周波数をカ
ットオフする周波数特性を有する増幅器を介して、前記
アナログ制御手段に接続したことを特徴とする。
ート装置において、前記信号補正手段を、前記信号補正
手段から出力される信号に含まれる高調波の周波数をカ
ットオフする周波数特性を有する増幅器を介して、前記
アナログ制御手段に接続したことを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明の一実施形態を図１
から図５を用いて説明する。
から図５を用いて説明する。
【００１０】図１は、本実施形態に係わる電力系統シミ
ュレート装置の全体構成を示すブロック図である。
ュレート装置の全体構成を示すブロック図である。
【００１１】同図において、１は入力側にＡ／Ｄ変換器
および出力側にＤ／Ａ変換器を備え、アナログ制御対象
４からフィードバックされるアナログ信号を入力して所
定の処理周期でディジタル演算処理し、アナログ化され
た指令信号として出力するディジタル制御装置、２はデ
ィジタル制御装置１から出力された指令信号に所定の処
理を施して指令信号に含まれる高調波成分を減少させる
信号補正装置、３は信号補正装置２によって処理された
指令信号を増幅するとともに、信号補正装置２から出力
される指令信号に含まれる高調波成分をカットオフする
周波数特性を有するアンプ、４は模擬電力系統を構成す
る定電流源４１およびリアクトル負荷４２を備えるアナ
ログ制御対象４である。
および出力側にＤ／Ａ変換器を備え、アナログ制御対象
４からフィードバックされるアナログ信号を入力して所
定の処理周期でディジタル演算処理し、アナログ化され
た指令信号として出力するディジタル制御装置、２はデ
ィジタル制御装置１から出力された指令信号に所定の処
理を施して指令信号に含まれる高調波成分を減少させる
信号補正装置、３は信号補正装置２によって処理された
指令信号を増幅するとともに、信号補正装置２から出力
される指令信号に含まれる高調波成分をカットオフする
周波数特性を有するアンプ、４は模擬電力系統を構成す
る定電流源４１およびリアクトル負荷４２を備えるアナ
ログ制御対象４である。
【００１２】図２は信号補正装置２に入力されるアナロ
グ化された指令信号波形２１とサンプリングパルス２２
との関係を示す図であり、ディジタル制御装置１の処理
周期をＴ0 とする時に、サンプリング周期Ｔ0 ／Ｍでア
ナログ指令信号２１をサンプリングする様子を示す。こ
こで、Ｍは２以上の任意の整数である。
グ化された指令信号波形２１とサンプリングパルス２２
との関係を示す図であり、ディジタル制御装置１の処理
周期をＴ0 とする時に、サンプリング周期Ｔ0 ／Ｍでア
ナログ指令信号２１をサンプリングする様子を示す。こ
こで、Ｍは２以上の任意の整数である。
【００１３】次に、本実施形態に係わる電力系統シミュ
レート装置の動作を図１から図３を用いて説明する。
レート装置の動作を図１から図３を用いて説明する。
【００１４】ディジタル制御装置１から出力され、信号
補正装置２に入力される指令信号は、基本的にディジタ
ル制御装置１の処理周期Ｔ0 毎に変化する離散的な信号
であり、アナログ系から見ると階段状の信号である。
補正装置２に入力される指令信号は、基本的にディジタ
ル制御装置１の処理周期Ｔ0 毎に変化する離散的な信号
であり、アナログ系から見ると階段状の信号である。
【００１５】この階段状のアナログ指令信号を、信号補
正装置２において、処理周期Ｔ0 の１／Ｍの周期でサン
プリングし、さらにサンプリングされた各信号を、逐
次、最終サンプリングからさかのぼって経時的に連続す
るＮ個分、例えば、図２に示すものではＮ＝（Ｍ＋１）
個分、を加算平均して出力する。加算平均された指令信
号はアンプ３で増幅さてアナログ制御対象４を指令制御
する。
正装置２において、処理周期Ｔ0 の１／Ｍの周期でサン
プリングし、さらにサンプリングされた各信号を、逐
次、最終サンプリングからさかのぼって経時的に連続す
るＮ個分、例えば、図２に示すものではＮ＝（Ｍ＋１）
個分、を加算平均して出力する。加算平均された指令信
号はアンプ３で増幅さてアナログ制御対象４を指令制御
する。
【００１６】ここで、信号補正装置２の回路構成の一例
を図３に示す。
を図３に示す。
【００１７】同図において、３１はディジタル制御装置
１の処理周期の１／Ｍの処理周期でタイミング信号を出
力するタイミング発生装置、３２はディジタル制御装置
１から出力される指令信号を入力するバッフア、３３−
１，３３−２，・・・３３−Ｎはそれぞれ所定の遅延要
素を有するサンプルホールドアンプ、３４は加算平均回
路である。
１の処理周期の１／Ｍの処理周期でタイミング信号を出
力するタイミング発生装置、３２はディジタル制御装置
１から出力される指令信号を入力するバッフア、３３−
１，３３−２，・・・３３−Ｎはそれぞれ所定の遅延要
素を有するサンプルホールドアンプ、３４は加算平均回
路である。
【００１８】この信号補正装置２では、バッフア３２に
入力された処理周期Ｔの指令信号は、サンプルホールド
アンプ３３−１，３３−２，・・・３３−Ｎにおいて、
タイミング発生装置３１から出力されるサンプリング周
期Ｔ0 ／Ｍのサンプリングパルスによってサンプルホー
ルドされる。次いで、最終サンプリング信号からさかの
ぼって連続するＮ個分のサンプリング信号が加算平均回
路３４に入力され、加算後平均されて出力される。
入力された処理周期Ｔの指令信号は、サンプルホールド
アンプ３３−１，３３−２，・・・３３−Ｎにおいて、
タイミング発生装置３１から出力されるサンプリング周
期Ｔ0 ／Ｍのサンプリングパルスによってサンプルホー
ルドされる。次いで、最終サンプリング信号からさかの
ぼって連続するＮ個分のサンプリング信号が加算平均回
路３４に入力され、加算後平均されて出力される。
【００１９】次に、信号補正装置２による指令信号の補
正処理について、図４および図５を用いて説明する。
正処理について、図４および図５を用いて説明する。
【００２０】図４は信号補正装置２に入力される指令信
号に含まれる各周波数成分の波高値の大きさを表し、図
５は信号補正装置２によって補正処理されて出力された
指令信号に含まれる各周波数成分の波高値の大きさを表
す。これらの図において、ｆ0 はディジタル制御装置１
の処理周期Ｔ0 とする時の周波数ｆ0 ＝１／Ｔ0 を表
し、Ｈは周波数ｆ0 における波高値の大きさを表す。点
線はディジタル制御装置１の処理周期がＴ0 ／２の時の
指令信号の各周波数成分の波高値の大きさを表す。
号に含まれる各周波数成分の波高値の大きさを表し、図
５は信号補正装置２によって補正処理されて出力された
指令信号に含まれる各周波数成分の波高値の大きさを表
す。これらの図において、ｆ0 はディジタル制御装置１
の処理周期Ｔ0 とする時の周波数ｆ0 ＝１／Ｔ0 を表
し、Ｈは周波数ｆ0 における波高値の大きさを表す。点
線はディジタル制御装置１の処理周期がＴ0 ／２の時の
指令信号の各周波数成分の波高値の大きさを表す。
【００２１】図４に示すように、信号補正装置２に入力
される指令信号は、高調波周波数ｆ0 のところで大きな
波高値Ｈが現れることを示しているが、信号補正装置２
を用いて、指令信号の補正処理を行うことにより、図５
に示すように、高調波周波数ｆ0 のところの波高値を大
幅に減少させることができるとともに、高調波周波数ｆ
0 のＮ倍の周波数Ｎｆ0 に高調波成分のピークを移行さ
せることができ、しかもその波高値をＨ／Ｎに低減させ
ることができる。そのため、この周波数Ｎｆ0の高調波
成分をカットさせるために必要なフィルタのカットオフ
周波数を従来のものに比べて、Ｎ倍にシフトさせること
ができる。
される指令信号は、高調波周波数ｆ0 のところで大きな
波高値Ｈが現れることを示しているが、信号補正装置２
を用いて、指令信号の補正処理を行うことにより、図５
に示すように、高調波周波数ｆ0 のところの波高値を大
幅に減少させることができるとともに、高調波周波数ｆ
0 のＮ倍の周波数Ｎｆ0 に高調波成分のピークを移行さ
せることができ、しかもその波高値をＨ／Ｎに低減させ
ることができる。そのため、この周波数Ｎｆ0の高調波
成分をカットさせるために必要なフィルタのカットオフ
周波数を従来のものに比べて、Ｎ倍にシフトさせること
ができる。
【００２２】また、実際に運用する場合にはアンプ３な
どを設置するので、信号補正装置２から出力する指令信
号の高調波周波数Ｎｆ0 をアンプ３の動作領域外になる
ように設定することにより、特に、高調波周波数Ｎｆ0
の高調波成分をカットするためにフィルタを用いなくて
も、この高調波成分をカットすることができる。
どを設置するので、信号補正装置２から出力する指令信
号の高調波周波数Ｎｆ0 をアンプ３の動作領域外になる
ように設定することにより、特に、高調波周波数Ｎｆ0
の高調波成分をカットするためにフィルタを用いなくて
も、この高調波成分をカットすることができる。
【００２３】このように、本実施形態によれば、信号補
正装置２を用いることにより、ディジタル制御装置１か
ら出力されるアナログ指令信号に内在する高調波成分の
影響を完全に除去することができ、その結果、従来のフ
ィルタを用いる場合に比べてほとんど遅れ時間が発生せ
ることなく、ディジタル制御装置をアナログ制御装置と
同等のレベルで使用することができる。
正装置２を用いることにより、ディジタル制御装置１か
ら出力されるアナログ指令信号に内在する高調波成分の
影響を完全に除去することができ、その結果、従来のフ
ィルタを用いる場合に比べてほとんど遅れ時間が発生せ
ることなく、ディジタル制御装置をアナログ制御装置と
同等のレベルで使用することができる。
【００２４】
【発明の効果】本発明によれば、ディジタル制御手段か
ら出力される指令信号に含まれるシミュレータ制御上望
ましくない高調波成分を大幅に減少させることができ
る。また、増幅器によって信号補正手段から出力される
指令信号に含まれる高調波成分を除去することができ
る。
ら出力される指令信号に含まれるシミュレータ制御上望
ましくない高調波成分を大幅に減少させることができ
る。また、増幅器によって信号補正手段から出力される
指令信号に含まれる高調波成分を除去することができ
る。
【図１】本発明の一実施形態に係わる電力系統シミュレ
ート装置の全体構成を示すブロック図である。
ート装置の全体構成を示すブロック図である。
【図２】信号補正装置２に入力される指令信号波形２１
とサンプリングパルス２２との関係を示す図である。
とサンプリングパルス２２との関係を示す図である。
【図３】信号補正装置２の回路構成の一例を示す図であ
る。
る。
【図４】信号補正装置２に入力される指令信号に含まれ
る周波数成分の波高値の大きさを表す。
る周波数成分の波高値の大きさを表す。
【図５】信号補正装置２において補正処理されて出力さ
れる指令信号に含まれる周波数成分の波高値の大きさを
表す。
れる指令信号に含まれる周波数成分の波高値の大きさを
表す。
【図６】従来技術に係わる電力系統シミュレート装置の
全体構成を示すブロック図である。
全体構成を示すブロック図である。
【図７】従来技術に係わる電力系統シミュレート装置の
リアクトル負荷の電流波形および電圧波形を示す図であ
る。
リアクトル負荷の電流波形および電圧波形を示す図であ
る。
１ ディジタル制御装置 ２ 信号補正装置 ３ アンプ ４ アナログ制御対象 ３１ タイミング発生装置 ３２ バッフア ３３−１，３３−２，・・・３３−Ｎ サンプリングホ
ールドアンプ ３４ 加算平均回路 ４１ 定電流源 ４２ リアクトル負荷
ールドアンプ ３４ 加算平均回路 ４１ 定電流源 ４２ リアクトル負荷
Claims (2)
- 【請求項１】 電力系統をシミュレートしたアナログ制
御手段と、該アナログ制御手段からのフィードバック信
号を入力して所定のディジタル処理を行い、前記アナロ
グ制御手段にアナログ化された指令信号を出力するディ
ジタル制御手段とを備え、前記電力系統の系統現象をシ
ミュレートする電力系統シミュレート装置において、 前記ディジタル制御手段から出力される指令信号を、前
記ディジタル制御手段の処理周期に比べて短い周期でサ
ンプリングし、サンプリングされた信号のうち経時的に
連続して出力された所定数のサンプリング信号を加算
し、加算された信号を前記指令信号に代えて前記アナロ
グ制御手段に出力する信号補正手段を設けたことを特徴
とする電力系統シミュレート装置。 - 【請求項２】 請求項１において、 前記信号補正手段を、前記信号補正手段から出力される
信号に含まれる高調波の周波数をカットオフする周波数
特性を有する増幅器を介して、前記アナログ制御手段に
接続したことを特徴とする電力系統シミュレート装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4020999A JP3892163B2 (ja) | 1999-02-18 | 1999-02-18 | 電力系統シミュレート装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4020999A JP3892163B2 (ja) | 1999-02-18 | 1999-02-18 | 電力系統シミュレート装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000245063A true JP2000245063A (ja) | 2000-09-08 |
| JP3892163B2 JP3892163B2 (ja) | 2007-03-14 |
Family
ID=12574402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4020999A Expired - Fee Related JP3892163B2 (ja) | 1999-02-18 | 1999-02-18 | 電力系統シミュレート装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3892163B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005137130A (ja) * | 2003-10-30 | 2005-05-26 | Mitsubishi Electric Corp | 電力系統解析装置 |
| JP2021035253A (ja) * | 2019-08-28 | 2021-03-01 | 富士電機株式会社 | シミュレーション装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5243308A (en) * | 1975-10-01 | 1977-04-05 | Fujitsu Ltd | Signal transmitting system |
| JPS5735417A (en) * | 1980-08-09 | 1982-02-26 | Sanyo Electric Co Ltd | D/a converter |
| JPS6364090B2 (ja) * | 1982-12-23 | 1988-12-09 | ||
| JPH0638372A (ja) * | 1992-07-16 | 1994-02-10 | Mitsubishi Electric Corp | 電力系統模擬装置 |
| JPH0638371A (ja) * | 1992-07-16 | 1994-02-10 | Mitsubishi Electric Corp | 電力系統模擬装置 |
| JPH06196966A (ja) * | 1992-12-24 | 1994-07-15 | Nippon Steel Corp | 移動平均フィルタ |
| JPH09271176A (ja) * | 1996-03-29 | 1997-10-14 | Mitsubishi Electric Corp | 系統連系インバータ装置及び波形発生装置 |
| JPH1042569A (ja) * | 1996-07-23 | 1998-02-13 | Hitachi Ltd | パルス幅変調変換器の出力制御装置 |
-
1999
- 1999-02-18 JP JP4020999A patent/JP3892163B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5243308A (en) * | 1975-10-01 | 1977-04-05 | Fujitsu Ltd | Signal transmitting system |
| JPS5735417A (en) * | 1980-08-09 | 1982-02-26 | Sanyo Electric Co Ltd | D/a converter |
| JPS6364090B2 (ja) * | 1982-12-23 | 1988-12-09 | ||
| JPH0638372A (ja) * | 1992-07-16 | 1994-02-10 | Mitsubishi Electric Corp | 電力系統模擬装置 |
| JPH0638371A (ja) * | 1992-07-16 | 1994-02-10 | Mitsubishi Electric Corp | 電力系統模擬装置 |
| JPH06196966A (ja) * | 1992-12-24 | 1994-07-15 | Nippon Steel Corp | 移動平均フィルタ |
| JPH09271176A (ja) * | 1996-03-29 | 1997-10-14 | Mitsubishi Electric Corp | 系統連系インバータ装置及び波形発生装置 |
| JPH1042569A (ja) * | 1996-07-23 | 1998-02-13 | Hitachi Ltd | パルス幅変調変換器の出力制御装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005137130A (ja) * | 2003-10-30 | 2005-05-26 | Mitsubishi Electric Corp | 電力系統解析装置 |
| JP2021035253A (ja) * | 2019-08-28 | 2021-03-01 | 富士電機株式会社 | シミュレーション装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3892163B2 (ja) | 2007-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100251924B1 (ko) | 탐색시 소음을 줄이기 위한 적응피이드포워드 제어방법 | |
| US6924699B2 (en) | Apparatus, methods and articles of manufacture for digital modification in electromagnetic signal processing | |
| KR20040041065A (ko) | 3개의 물리적 레벨들에 의한 다중-레벨 ｄ급 증폭기 | |
| JP2000245063A (ja) | 電力系統シミュレート装置 | |
| US4726067A (en) | Method of and apparatus for extending the useful dynamic range of digital-audio systems | |
| KR100292354B1 (ko) | 디지털콘벌루션을이용한입력쉐이핑필터링방법및그장치 | |
| JP2009005073A (ja) | デジタルアナログ変換器と歪補正回路 | |
| US4219879A (en) | Digital to analog conversion system | |
| US5894283A (en) | Method and apparatus for converting analog signals into pulse signals with simultaneous analog signal compression | |
| KR950033742A (ko) | 서보장치 | |
| JP3272865B2 (ja) | 電力系統ディジタル保護制御装置のａ／ｄ変換方法 | |
| JP3270256B2 (ja) | デジタル信号処理装置 | |
| JPH01300699A (ja) | 音場可変装置 | |
| KR0165436B1 (ko) | 위치.속도 제어방법 및 장치 | |
| Estes et al. | A FPGA-based approach to the digital control of a class-D amplifier for sound applications | |
| JPH0588749A (ja) | スライデイングモード制御方法 | |
| JP3920879B2 (ja) | 標本化関数発生装置およびデジタル−アナログ変換器 | |
| JP2007299347A (ja) | 制御信号変換装置並びに制御装置及び制御方法 | |
| KR20050009143A (ko) | Ｐｃｍ 데이타를 ｐｗｍ 데이타로 효과적으로 변환하는방법 및 회로 | |
| JPS6238340Y2 (ja) | ||
| KR960024773A (ko) | 로보트 고속 위치 제어 장치 및 방법 | |
| JPH0736122B2 (ja) | サ−ボ制御装置の制御方法 | |
| JPS60165120A (ja) | デイジタル・アナログ変換方法 | |
| SU836791A1 (ru) | Способ преобразовани кода в посто нныйСигНАл | |
| CN114041266A (zh) | 合成器模块用数控振荡器、合成器模块、合成器及电子音频信号产生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |