JP2000235510A - プロセッサおよびそのためのコンパイルプログラム記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】トレースデータを高速に収集できるプロセッサ
を提供する。 【解決手段】トレースデータとして出力すべきデータを
保持するレジスタを指定する複数のトレース命令を分析
すべきソースプログラム中に組み込む。このソースプロ
グラムをコンパイルして得られるオブジェクトプログラ
ムを実行する中でＣＰＵがトレース命令を実行したとき
には、ＣＰＵは、その命令が指定する汎用レジスタ内の
データと、そのトレース命令の命令アドレスと、トレー
スコマンドとを、ＣＰＵとキャッシュユニット１１１と
の間に設けられた内部バス群１０に供給する。トレース
ユニット２０は、そのトレースコマンドに応答して、内
部バス群１０上の命令アドレスとトレースデータとの組
を一つのトレース情報として取り込み、ハードウエアエ
ミュレータに供給する。キャッシュユニット１１１はト
レースコマンドに応答しないように構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プログラムをトレ
ースするための回路を内蔵したプロセッサおよびそのた
めのコンパイルプログラム記録媒体に関する。

【０００２】

【従来の技術】リアルタイム性が要求される組み込み用
のプログラムのデバッグあるいは解析において、プロセ
ッサの動作およびその内部状態を処理ステップ数を大き
く変化させることなくトレースするさまざまな手法が提
案されている。例えば、特開平９−２１８８００には、
あらかじめターゲットのソースプログラムに各種トレー
ス情報を取得するためのタグ文を組み込んでおく方法が
記載されている。すなわち、タグ文として、置かれてい
るソースプログラム内の位置を示すトレースデータをメ
モリの特定位置にストアすることを指示する複数の文を
ソースプログラムに含ませる。このソースプログラムを
コンパイルすると、それぞれ一つのタグ文に対応する複
数のストア命令を含むオブジェクトプログラムが得られ
る。そのオブジェクトプログラムを実行するときに、そ
のプロセッサの外部アドレスバスとデータバスをモニタ
するプローブと、プローブによるモニタ結果を用いてタ
グ情報を収集する回路とが使用される。すなわち、メモ
リの上記特定位置がチップ外部のアドレスバス上に検出
されると、そのときのデータバス上のタグ情報が取得さ
れる。

【０００３】

【発明が解決しようとする課題】上記従来の方法では、
一つのトレースデータの収集には一つのストア命令によ
るチップ外部メモリへのストア動作が必要である。一般
に、チップ外部に対するストア動作はプロセッサの内部
動作に比べて時間が掛かる。すなわち、多くのプロセッ
サでは、中央処理装置（ＣＰＵ）内の汎用レジスタ、お
よびキャッシュユニット内のデータの読み書きあるいは
そのデータに対する演算は１マシンサイクルで実行でき
る、外部メモリに対するデータの読み書きは数マシンサ
イクル必要である。

【０００４】したがって、本発明の目的はより高速にト
レースデータを収集するのに適したプロセッサを提供す
ることである。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明によるプロセッサは、中央処理装置（ＣＰ
Ｕ）とキャッシュユニットとの間に設けられた内部バス
群に接続され、上記内部バス群からトレース情報を取得
するためのトレースユニットとが上記ＣＰＵ、上記キャ
ッシュユニットとを搭載する単一の大規模集積回路チッ
プ上に有する。

【０００６】さらにＣＰＵには、実行中のプログラムに
含まれた複数のトレース命令の各々に応答して、その命
令が要求するトレース情報を上記内部バス群に出力する
回路が設けられる。

【０００７】より望ましくは、上記ＣＰＵには、それぞ
れ命令で指定可能な複数のレジスタと、上記ＣＰＵで実
行されている命令の命令アドレスに関連するアドレス情
報を生成する回路とがさらに設けられる。

【０００８】各トレース命令が要求するトレース情報
は、上記複数のレジスタの内の、そのトレース命令が指
定する少なくとも一つのレジスタに保持されたデータ
と、そのトレース情報に対して上記アドレス情報の生成
回路により生成されたアドレス情報との組を含む。

【０００９】より具体的には、上記アドレス情報の発生
回路は、実行中の命令の命令アドレスに関連する命令ア
ドレスを生成するプログラムカウンタである。

【００１０】さらに、上記ＣＰＵは、上記トレース情報
の送出時に、上記トレース情報の取得を上記トレースユ
ニットに指示するトレースコマンドを上記内部バス群に
送出する回路がさらに設けられる。

【００１１】上記キャッシュユニットは、上記トレース
コマンドに応答しないように構成される。

【００１２】

【発明の実施の形態】以下、本発明を図面に示した実施
の形態を参照してさらに詳細に説明する。

【００１３】図１に示すように、本発明に係るプロセッ
サ１００は、単一の大規模集積回路（ＬＳＩ）チップ上
に構成され、ＣＰＵ１１０、キャッシュユニット１１
１、それらを接続する内部バス群１０、キャッシュユニ
ット１１１に接続されたバスコントローラ１１２および
内部バス群１０に接続されたトレースユニット２０とで
構成されている。

【００１４】バスコントローラ１１２は、外部アドレス
バス１４１、外部データバス１４０を用いて図示しない
外部のランダムアクセスメモリ（以下、ＤＲＡＭと呼
ぶ）等に接続され、そのＤＲＡＭ等とプロセッサ１００
との間でデータ転送を行うための装置であり、より具体
的には、ＣＰＵ１１０から要求されたデータあるいは命
令をそのＤＲＡＭよりフェッチしてキャッシュユニット
１１１に送るかあるいはＣＰＵ１１０が供給したストア
データをキャッシュユニット１１１を介して受け取り、
ＤＲＡＭに転送する。

【００１５】キャッシュユニット１１１は、上記ＤＲＡ
Ｍの一部のデータあるいは命令を保持するもので、ここ
では、データを保持するキャッシュ（図示せず）と命令
を保持するキャッシュ（図示せず）と、キャッシュコン
トローラ（図示せず）と、メモリ管理ユニット（ＭＭ
Ｕ）（図示せず）とを有している。キャッシュユニット
１１１は、ＤＲＡＭとの間で転送すべきデータあるいは
命令のアドレスをバスコントローラ１１２に供給するた
めのキャッシュアドレスバス１３０と、そのデータまた
は命令を転送するためのキャッシュデータバス１３１に
よりバスコントローラ１１２に接続されている。

【００１６】ＣＰＵ１１０とキャッシュユニット１１１
間に設けられた内部バス群１０は、いくつかのバスで接
続されている。１２０は、ＤＲＡＭあるいはキャッシュ
ユニット１１１からロードすべきデータをＣＰＵ１１０
に転送するためのロードバスであり、１２１は、ＣＰＵ
１１０からＤＲＡＭあるいはキャッシュユニット１１１
にストアすべきデータを転送するためのストアバスであ
り、１２２は、上記ロードデータあるいはストアデータ
のアドレスを転送するためのデータアドレスバスであ
り、１２３は、ＣＰＵ１１０から供給されたロードある
いはストア等のコマンドをキャッシュユニット１１１に
供給するためのコマンドバスであり、１２４は、ＤＲＡ
Ｍあるいはキャッシュユニット１１１からフェッチすべ
き命令のアドレス（命令フェッチアドレス）を転送する
ためのバスであり、１２５は、フェッチされた命令を転
送するためのフェッチ命令バスである。

【００１７】トレースユニット２０は、内部バス群１０
上の情報を監視し、必要となるトレース情報を収集し、
線１５０を介してエミュレータ１０１に供給するための
装置である。エミュレータ１０１は、このトレースユニ
ット２０が収集したトレース情報に基づいて、ＣＰＵ１
１０で実行されているプログラムを分析する機能（主と
してデバッグ機能）を有するハードウエアエミュレータ
である。

【００１８】本発明では、後に詳しく説明するように、
ユーザが予めソースプログラム内の所望の位置にトレー
ス文を埋め込む。また、コンパイラもそのプログラム内
の複数の特定の位置のそれぞれにトレース文を追加す
る。コンパイラは、必要なときには、いずれかのトレー
ス文が指定するデータを出力するための一つまたは複数
の文も追加する。そのソースプログラムがコンパイルさ
れたときには、各トレース文は対応するトレース命令に
変更される。

【００１９】具体的には、プログラム中に含まれた複数
のトレース命令の各々は、それぞれのトレース命令ごと
に出力すべきトレースデータを要求する。より具体的に
は、各トレース命令は、出力すべきトレースデータを指
定するトレースデータ指定情報を含む。さらに、各トレ
ース命令は、そのトレース命令の命令アドレスもトレー
ス情報として送出することを要求する。

【００２０】ＣＰＵ１１０は、トレース命令を実行した
ときに、そのトレース命令が要求するトレース情報と、
そのトレース情報の収集をトレースユニット２０に指示
するトレースコマンドとを上記内部バス群１０上に送出
する回路を有する。

【００２１】トレースユニット２０は、上記トレースコ
マンドがコマンドバス１２３上に送出されたか否かを常
時監視し、もし上記トレースコマンドがコマンドバス１
２３に送出されたときは、内部バス群１０上のトレース
情報を取り込み、順次エミュレータ１０１に送出する。
このとき、キャッシュユニット１１１は、このトレース
コマンドには何も応答しないように構成されている。バ
スコントローラ１１２も同様である。

【００２２】より具体的には、トレース情報は、トレー
ス命令に含まれたトレースデータ指定情報で指定される
トレースデータとそのトレース命令を識別するための命
令識別情報とからなる。さらに具体的には、トレースデ
ータには、ＣＰＵ１１０内の命令で指定可能な後述する
複数の汎用レジスタのいずれか一つに保持されたデータ
が使用される。上記トレース命令は、トレースデータ指
定情報として、トレースデータとして出力すべきデータ
を保持する一つの汎用レジスタｎ番号Ｒｎを指定する。
以下、この汎用レジスタを汎用レジスタＲｎとも呼ぶ。
各トレース命令が要求する命令識別情報は、実行中の命
令の命令アドレスを生成するプログラムカウンタにより
そのそのトレース命令に対して生成された命令アドレス
である。各トレース命令は、このプログラムカウンタを
結果として指定していることになる。

【００２３】図２には、本実施の形態で使用できるＣＰ
Ｕ１１０の一例の主要部の概略構成を示す。ＣＰＵ１１
０内には命令をＤＲＡＭあるいはキャッシュユニット１
１１よりフェッチするための命令フェッチ回路２２０が
含まれ、命令フェッチ回路２２０には、連続した命令の
フェッチアドレスを生成する命令フェッチアドレス生成
器２２１と分岐時に分岐アドレスを生成する分岐アドレ
ス生成器２２２と、命令フェッチアドレス生成器２２１
と分岐アドレス生成器２２２によって生成されたアドレ
スを選択して命令フェッチアドレスバス１２４に供給す
るセレクタ２２３を含む。

【００２４】命令フェッチアドレス生成器は２２１は、
命令フェッチポインタ（図示せず）と、そのポインタの
値を順次インクリメントする回路（図示せず）を含み、
プログラム上の複数の命令をプログラムが想定する順に
フェッチするために用いられる。このとき、セレクタ２
２３は、命令フェッチアドレス生成器２２１の出力を選
択し、命令フェッチアドレスバス１２４に出力する。分
岐先の命令をフェッチするときには、分岐アドレス生成
器２２２がその命令のアドレスを生成し、セレクタ２２
３は、分岐アドレス生成器２２２の出力を選択し、命令
フェッチアドレスバス１２４に出力する。命令フェッチ
アドレス生成器２２１は、セレクタ２２３から出力され
たこの分岐先アドレスを取り込み、自己のポインタ値と
する回路（図示せず）を有する。命令フェッチ回路２２
０によりフェッチされた命令は、フェッチ命令バス１２
５を経由し命令キュー２１０に格納され、命令キュー２
１０内の複数の命令はフェッチ順にしたがって順次実行
される。

【００２５】プロセッサ１００は、動作クロックに同期
して、命令をパイプライン処理する。すなわち、各命令
の実行は、複数のステージに分けて実行され、複数の命
令の異なるステージが互いに並列に実行される。本実施
の形態では、図３に示すように、命令は、たとえばデコ
ードステージ５０１、演算ステージ５０２、メモリアク
セスステージ５０３、レジスタライトステージ５０４の
４つのステージに分けて実行されると仮定する。５００
はプロセッサ１００の動作クロックを示す。本実施の形
態では、トレース命令が他の命令とパイプライン的に実
行されるときには、トレース命令は１マシンサイクルし
か占有しないので、他の命令と１マシンサイクルピッチ
で実行可能である。しかし、本発明はこのような特定の
ステージの組み合わせには限定されない。

【００２６】図２に戻り、ＣＰＵ１１０は、デコードス
テージに対応してそのステージが実行中の命令（デコー
ドステージに入った命令）の命令アドレスを保持するデ
コードステージ用のプログラムカウンタ２３０を有す
る。実際にはＣＰＵ１１０は、演算ステージ等の他のス
テージに入った命令の命令アドレスを示すプログラムカ
ウンタも含むが、簡単化のために図示していない。

【００２７】プログラムカウンタ２３０は、そのカウン
ト値を順次インクリメントする回路（図示せず）を含
み、命令フェッチアドレス生成器２２１によって生成さ
れる非分岐な連続アドレスに対しフェッチされた複数の
命令に対して、プログラムカウンタ２３０は内部でカウ
ント値を順次インクリメントする動作を繰り返す。この
インクリメントの動作のタイミングは、それぞれの命令
がデコードステージに入ったときに、その命令の命令ア
ドレスがカウント値として示されるように制御される。
一方、プログラムカウンタ２３０は、命令フェッチ回路
から供給された分岐先アドレスを取り込み、自己のカウ
ント値とする回路（図示せず）を有する。レジスタ２３
１は、命令フェッチ回路２２０から分岐先アドレスが出
力されたときに、その分岐先アドレスを一時的に保持す
る。プログラムカウンタ２３０は、この分岐先アドレス
を有する分岐先の命令がデコードステージに入ったとき
に、このレジスタ２３１内の分岐先アドレスを取り込
む。

【００２８】ＣＰＵ１１０では、命令キュー２１０内の
出口に位置する命令は、デコーダ２１１、命令フェッチ
回路２２０、レジスタファイル２４０、演算ユニット２
５０に送られる。トレース命令のデコードステージで
は、命令デコーダ２１１がその命令の命令コードを解読
し、トレースコマンドを生成する。このトレースコマン
ドはその命令の演算ステージでコマンドバス１２３に送
出されるが、この送出のための回路は簡単化のために示
していない。レジスタファイル２４０は、汎用レジスタ
群２４１および複数のシステムレジスタ群２４２を含
む。汎用レジスタ群２４１は、演算ユニット２５０に供
給すべきデータあるいは演算ユニット２５０が生成した
演算結果データを保持する命令で指定可能なレジスタを
含む。

【００２９】システムレジスタ群２４２は、ある特定の
命令によりアクセスされる複数の特殊なレジスタを含
む。例えば、サブルーチン呼びし命令等によって、実行
されるサブルーチンからの戻りアドレスが格納されるプ
ロシジャーレジスタ（ＰＲ）等を含む。

【００３０】レジスタファイル２４０は、トレース命令
が指定する汎用レジスタＲｎ内のデータを読み出し、演
算ユニット２５０に送る。さらに、プログラムカウンタ
２３０は、そのときのカウント値（トレース命令の命令
アドレス）を演算ユニット２５０に送る。こうして、こ
のトレース命令のデコードステージが終了する。演算ユ
ニット２５０内のバスセレクタ２５１は、そこに供給さ
れた複数のデータを保持する複数のラッチ回路（図示せ
ず）を有する。今の場合、上記読み出された汎用レジス
タＲｎ内のデータと命令アドレスがそれぞれバスセレク
タ２５１内にラッチされる。

【００３１】そのトレース命令の演算ステージは以下の
ようにして実行される。バスセレクタ２５１は、複数の
定数を発生する定数発生回路２５２と、上記図示しない
複数のラッチ回路と、３つの図示しないセレクタとを有
する。第１のセレクタは、定数発生回路２５２が出力す
る複数の定数と、上記複数のラッチ回路の出力から一対
のデータを選択して、第１の演算器２５３に供給する。
同様に、第２のセレクタは、定数発生回路２５２が出力
する複数の定数と、上記複数のラッチ回路の出力とから
一対のデータを選択して、第１の演算器２５３に供給す
る。一方、第３のセレクタは、定数発生回路２５２が出
力する複数の定数と、上記複数のラッチ回路の出力とか
ら一つのデータを選択して、セレクタ２５５、２６１、
２６２に供給する。演算器２５３は、たとえば加減算、
簡単な論理演算あるいはシフト演算などを行えるいわゆ
る算術論理演算器である。演算器２５４は、主としてメ
モリアドレスの算出に使用される演算器であり、加減算
等を行うことができる演算器であり、主としてロード命
令あるいはストア命令のアドレス生成に使用される。

【００３２】トレース命令の場合、第１のセレクタは使
用されない。セレクタ２５５は、演算器２５３の演算結
果データ、演算器２５４の演算結果データ、バスセレク
タ２５１内の図示しない第３のセレクタが選択したデー
タの一つあるいは２つを選択して、レジスタファイル２
４０に供給し、その中の一つあるいは２つのレジスタに
格納するかあるいはバスセレクタ２５１に供給し、その
中に図示しないラッチ回路に接続されている。トレース
命令の場合、このセレクタ２５５も使用されない。

【００３３】トレース命令の場合、第２のセレクタは、
プログラムカウンタ２３０から読み出され、バスセレク
タ２５１内の図示しないラッチ回路にラッチされたトレ
ース命令の命令アドレスと定数発生回路２５２により発
生された定数０を選択し、演算器２５４に供給する。ト
レース命令の場合、演算器２５４はそこに入力された上
記一対のデータに対して加算を実行する。演算器２５４
は、トレース命令に対しては上記トレースデータをスル
ーさせる働きをするだけである。本願発明は、ここで記
載した演算器２５４の使用方法には限定されないのは言
うまでもなく、演算器２５４としてもいろいろの構造の
演算器を使用できるのは言うまでもない。また、演算器
２５４は、トレース命令に対しては上記トレースデータ
をスルーする働きをするだけであるので、上記演算器２
５４にスルーモードがあるときには、定数０とトレース
データとの加算を行う必要はない。

【００３４】セレクタ２６１は、演算器２５４の出力お
よびバスセレクタ２５１内の図示しない第３のセレクタ
が選択したデータの一方を選択してデータアドレスバス
１２２に送出する回路である。トレース命令の場合、セ
レクタ２６１は、演算器２５４が出力するトレース命令
の命令アドレスを選択する。こうして、トレース命令の
命令アドレスがトレース命令の演算ステージでデータア
ドレスバス１２２に出力される。

【００３５】バスセレクタ２５１内の図示しない第３の
セレクタは、トレース命令の場合、汎用レジスタＲｎか
ら読み出され、バスセレクタ２５１内のいずれかのラッ
チ回路にラッチされたトレースデータを選択して、セレ
クタ２５５，２６１，２６２に供給する。

【００３６】セレクタ２６２は、演算器２５４の演算結
果データおよびバスセレクタ２５１内の図示しない第３
のセレクタが選択したデータの一方を選択してストアバ
ス１２１に供給する。トレース命令の場合、セレクタ２
６２は、バスセレクタ２５１内の図示しない第３のセレ
クタにより選択されたトレースデータを選択する。こう
して、トレース命令が指定したトレースデータがトレー
ス命令の演算ステージにストアバス１２１に送出され
る。

【００３７】図３は、コマンドバス１２３上にトレース
コマンド５１０が、データアドレスバス上にプログラム
カウンタ２３０と定数０との加算結果すなわちプログラ
ムカウンタの値５１１が、ストアバス１２１上にバスセ
レクタ２５１内の図示しない第３のセレクタにより選択
されたトレースデータＲｎの値５１２が同命令の演算ス
テージに同期して出力される様子を示している。

【００３８】図４に示すように、トレースユニット２０
では、選択論理回路２１が、ストアバス１２１、データ
アドレスバス１２２、コマンドバス１２３とに接続さ
れ、コマンドバス１２３上に出力される上記トレースコ
マンドを捕らえるため、上記コマンドバス１２３を常時
監視している。選択論理回路２１は、上記コマンドバス
１２３上にトレースコマンドを検出すると、データアド
レスバス１２２上の命令アドレスと、ストアバス１２１
上のトレースデータとを取り込み、取り込まれた命令ア
ドレスとトレースデータとの組を一つのトレース情報と
してＦＩＦＯバッファ２２に一旦格納する。出力制御回
路２３は、ＦＩＦＯバッファ２２内の命令アドレスとト
レースデータとの組を出力専用端子１５０に接続された
エミュレータ１０１へ転送する。なお、出力クロック生
成器２４は、トレースユニット２０の内部動作クロック
を生成し、選択論理回路２１、ＦＩＦＯバッファ２２、
出力論理回路２３に供給する。

【００３９】本実施の形態で使用するソースプログラム
およびコンパイラについて説明する。まず、図５におい
て、トレース対象となるソースプログラム３００がコン
パイラ２０１によってコンパイルされ、リンクされる。
この過程において、コンパイラ２０１は、実行プログラ
ム本体であるオブジェクトコード２０２とトレースタグ
情報４００を出力する。オブジェクトコード２０２がプ
ロセッサ１００上で実行されると、トレースユニット２
０がトレース情報を収集し、エミュレータ１０１に出力
する。エミュレータ１０１はトレースタグ情報４００を
用いて、トレース情報１５０内のトレースデータの種別
を判定し、ソースプログラム３００の分析を行い、その
結果を端末２０６に表示する。

【００４０】図６は、Ｃ言語で記述された本発明の説明
のために準備されたソースプログラム３００の例を示
す。このソースプログラム３００は関数ｐｒｏｃ＿ａを
呼び出す呼び出し文３１０と、その関数とを含む。ここ
では、関数ｐｒｏｃ＿ａ（ ）は、整数データａ，ｂに
ついて和ａ、差ｂ、積ｃを求めるための複数の文を含
む。３１０は、関数の宣言文であり、かつ、関数の入り
口を示しており、この関数は、リターン文３１１で指定
されるように、積ｃを関数値として戻すようにプログラ
ムされている。さらに、それぞれ変数ａ、ｂ、ｃの値を
トレースデータとして出力するためのトレース文３２
０、３２１、３２２がユーザにより追加されている。ソ
ースプログラム３００上のトレース文はトレースデータ
として出力すべき変数を指定する。

【００４１】図５に戻り、コンパイラ２０１は、このソ
ースプログラム３００をコンパイルするときに、このソ
ースプログラム３００をトレース情報が収集可能なよう
にコンパイルする点で従来のコンパイラと異なる。すな
わち、ユーザが指定したトレース文３２０は、変数ａが
格納される汎用レジスタを指定し、そのトレース文に対
するオブジェクトコードの命令アドレスあるいはそれに
関連する命令アドレス（今の例ではプログラムカウンタ
の内容）を出力することを要求するトレース命令へ変換
する（第１のトレース命令）。トレース文３２１（第２
のトレース命令），３２２（第３のトレース命令）に対
しても全く同様である。また、このとき、通常そうであ
るように、ソースプログラム３００に含まれている変数
の各々に対して汎用レジスタが割り当てられる。その結
果、各トレース文に対応するトレース命令が指定すべき
汎用レジスタも決定される。

【００４２】コンパイラ２０１は、ユーザが指定しない
特定の複数のプログラム文に対してもトレース情報を出
力するようにトレース命令を付加するように構成されて
いる。これらの特定のプログラム文は、ソースプログラ
ム３００の実行過程の分析に都合がよいように予め定め
られている。この命令は本実施の形態においてソースプ
ログラム３００に追加されるトレース文とは異なる文の
例である。

【００４３】今の例では、関数の入り口３１０に対して
は、この関数の戻りアドレス、すなわち、関数呼び出し
文３０２へ復帰するためのアドレスをトレース情報とし
て出力することを要求するトレース命令を付加する。こ
れは関数呼び出しをトレースする機能をトレース命令で
実現するためである。関数呼び出しはコンパイラ２０１
によって通常サブルーチン分岐命令へ変換される。サブ
ルーチン分岐命令が実行されるとき、すなわち、関数ｐ
ｒｏｃ＿ａ（）の呼び出しが行われるとき、サブルーチ
ン分岐命令は関数ｐｒｏｃ＿ａ（）へ分岐すると同時に
ｐｒｏｃ＿ａ（）からの戻りアドレスを自動的に図２に
示したＣＰＵ１１０のシステムレジスタ群２４２内のー
つ（ＰＲ）（図示せず）へ保存する。すなわち、関数の
先頭でＰＲの値を参照すれば、常に戻り先アドレスを得
ることができる。コンパイラ２０１は、この戻りアドレ
スが格納されたＰＲを汎用レジスタＲｎへ代入する命令
と、そのＲｎを指定する第４のトレース命令を付加する
ことで上記関数のトレースを行う。コンパイラ２０１
は、コンパイルに当たり、通常そうであるように、上記
第１から第３のトレース文が付加されたソースプログラ
ム３００を中間語に変換する。今の場合には、上記第１
から第３のトレース文が付加されたソースプログラム３
００を中間語に変換する。その後に上記第４のトレース
命令は、この中間語上で付加される。

【００４４】コンパイラ２０１は、さらにリターン文３
１１に対しても、このリターン文で指定される関数の返
し値ｃをトレースデータとして出力するための第５のト
レース命令を上記中間語上で付加する。

【００４５】コンパイラ２０１は変換した上記第１から
第５のトレース命令を含む中間語をコンパイルの最終段
階でリンケージエディタ等のプログラムにより各命令に
メモリアドレス等を割り当て、ＣＰＵ１１０で実行可能
なオブジェクトコード２０２を生成する。

【００４６】さらに、コンパイラ２０１は、上記ソース
ソースプログラム３００と上記リンケージエディタによ
るメモリアドレスの割り当て結果にしたがって、トレー
スタグ情報４００を生成する。このトレースタグ情報４
００は、ＣＰＵ１１０にてオブジェクトコード２０２が
実行され、その結果ＣＰＵ１１０内のトレースユニット
２０により複数のトレース情報が出力されたときに、そ
れぞれのトレース情報をソースプログラム３００上のプ
ログラム文に対応づけるための情報を含む。

【００４７】図７は、ソースプログラム３００をコンパ
イルすることで得られるトレースタグ情報４００の例を
示している。このトレースタグ情報４００は、一行がソ
ースプログラム３００内の一つのトレース文に対応す
る。さらに一つのトレース文は一つのトレース命令に対
応するので、各行は一つのトレース文と一つのトレース
命令に対応する。ここでは、４０２、４０３、４０４
は、それぞれ、ソースプログラム３００内のユーザが付
加したトレース文３２０，３２１，３２２に対応し、４
０１と４０５は、ソースプログラム３００内の関数名３
１０に対してコンパイラ２０１が付加した第４のトレー
ス文およびリターン文３１１に対してコンパイラ２０１
が付加した第５のトレース文に対するトレースタグ情報
である。

【００４８】各行の第１カラムは、その行に対応するト
レース命令に割り当てられた命令アドレスに関連するア
ドレス情報、ここではその命令アドレスそのものを示
す。各行の第２から第５カラムは、その行が対応するト
レース命令に対応するソースプログラム上のプログラム
文に関連する属性である。ここで、対応するプログラム
文には、ユーザがソースプログラム上で付加したプログ
ラム文だけでなく、コンパイラがソースプログラムを変
換して得られる中間語において付加したプログラム文に
対応するソースプログラム上のプログラム文を含む。

【００４９】第２カラムは、その対応するプログラム文
の種類を指定する情報である。ここでは、ユーザ指定の
トレース文３２０，３２１，３２２に対してはユーザが
指定したトレース文であることを表す情報ｔｒａｃｅ４
２０、４２１、４２２が使用され、コンパイラが関数名
３１０に対して付加したトレース文に対しては、関数の
呼び出しの開始を表す情報ｆｕｎｃｔｉｏｎ＿ｓｔａｒ
ｔ４１０が使用され、コンパイラ２０１がリターン文３
１１に対して付加したトレース文に対しては、関数の呼
び出しの終了を表す情報ｆｕｎｃｔｉｏｎ＿ｅｎｄ４１
１が使用されている。

【００５０】各行の第３カラムは、その行に対応する上
記プログラム文のソースプログラム３００上の識別子で
ある。ここでは、関数名３１０、リターン文３１１に対
しては、関数名ｐｒｏｃ＿ａがともに使用され、ユーザ
指定のトレース文３２０，３２１，３２２に対してはそ
れぞれのトレース文が指定する変数ａ，ｂ，ｃが使用さ
れている。

【００５１】各行の第４カラムは、その行に対応するソ
ースプログラム３００上のトレース文の位置を表すアド
レス情報としてのたとえば行番号により構成されてい
る。但し、コンパイラが関数名３１０あるいはリターン
文３１１に対して付加したトレース文に対しては、トレ
ース文が付加されたソースプログラム上の文３１０ある
いは３１１の行番号が使用される。

【００５２】エミュレータ１０１は、トレースユニット
２０から受け取った複数のトレース情報を、一旦エミュ
レータ１０１内部のメモリあるい記憶媒体に格納する機
能を有する。さらにエミュレータ１０１はユーザが指示
することでデバッグ中のプログラムを終了あるいは中断
する機能を有し、 さらにユーザがエミュレータ１０１
へ指示することでエミュレータ１０１内部に格納された
オブジェクトコード２０２中に組み込まれたトレース命
令を解析し端末２０６へ表示する機能を有する。

【００５３】エミュレータ１０１はトレースユニット２
０から受け取ったトレース情報に含まれる命令アドレス
と同じ値を第１カラムに有する行をこのトレースタグ情
報４００から判別する。さらに、エミュレータ１０１
は、トレースタグ情報４００中から判別した該当行の第
２、第３、第４カラム目からトレースデータの属性、ソ
ースプログラム３００上で指示されたＣ言語上での識別
子およびソースプログラム３００中の行番号情報を得て
解析結果とする。エミュレータ１０１はエミュレータ１
０１内に格納した複数のトレース情報を取得した順番で
解析し、これら解析結果を端末２０６上に表示すること
でプログラムの実行フローに合致したトレース情報をユ
ーザに提示しプログラムのデバッグを支援する。

【００５４】たとえば、図７内のｆｕｎｃｔｉｏｎ＿ｓ
ｔａｒｔ識別子４１０を含む行に対しては、実行中の関
数の戻りアドレスを示す情報を得ることができる。これ
は、関数呼び出しが発生する毎に、呼び出された関数の
先頭で、呼び出し元の命令アドレスをトレースユニット
２０がコンパイラ２０１によって埋め込まれたトレース
命令に基づき出力するからである。エミュレータ１０１
は、 ｆｕｎｃｔｉｏｎ＿ｓｔａｒｔ識別子４１０よ
り、呼び出し元の関数、呼びし先の関数名ソースプログ
ラム３００中の行番号などの情報を取得するとともに端
末２０６へ表示する。

【００５５】また、ｔｒａｃｅ識別子４２０，４２１，
４２２を有する行に対しては、ｔｒａｃｅ（ ）関数３
２０，３２１，３２２によって指定された引数ａ，ｂ，
ｃの値がトレースデータとして取得される。これら取得
した変数値とソースプログラム３００上の変数名および
その行番号をエミュレータ１０１は、端末２０６へ表示
する。

【００５６】ｆｕｎｃｔｉｏｎ＿ｅｎｄ識別子４１１を
含む行に対しては、関数の返し値がトレースデータとし
て取得される。したがって、エミュレータ２０１は、関
数の返し値、関数名とソースプログラム３００中の行番
号を端末２０６へ表示する。ユーザはこれら端末２０６
上に表示された各種トレース情報により効率よくプログ
ラム３００のデバッグを行うことができる。

【００５７】このように、本実施の形態では、プログラ
ム中に含まれた複数のトレース命令の各々が要求するト
レース情報をＣＰＵから内部バス群の送出し、そこに接
続されたトレースユニットがこれを取得するので、トレ
ース情報が後続に取得できる。さらに、具体的には、ト
レース情報は、トレースデータおよび命令識別情報を含
むので後でのプログラムの分析に有効である。しかも、
トレースデータと命令識別情報をそれぞれＣＰＵ内の汎
用レジスタあるいはプログラムカウンタから内部バス群
に読み出すので、読み出しは高速に実行される。なお、
トレースデータの取得には外部メモリへのアクセスを要
しない。したがって、従来のストア命令を用いるトレー
スデータの収集方法よりも高速にトレースデータを収集
できる。

【００５８】さらに、トレース情報を取得するために、
トレース命令実行に要するマシンサイクルしか消費しな
いため、本実施の形態は、プログラムの実行速度の観点
から有利である。

【００５９】本トレースデータの取得方式は、従来のス
トア命令で実現された方式とは異なり、キャッシュユニ
ット１１１、バスコントローラ１１２、キャッシュバス
１３０、１３１、外部アドレスバス１４１、外部データ
バス１４０がトレースデータ取得のため動作することは
ない。

【００６０】また、トレース命令を用いることでＯＳの
制御下にあるキャッシュあるいはメモリ管理ユニット
（ＭＭＵ）に影響をおよぼすことなくトレース情報を取
得できる。

【００６１】トレース命令は、ＣＰＵ１１０が通常キャ
ッシュユニット１１１をアクセスするために使用するバ
スを用いてトレース情報を出力するため、トレースのた
めの別のバスを必要としない。

【００６２】また、本実施の形態を実施するために必要
なＣＰＵの改造は極めて少ないので、本発明を容易に実
現できる。

【００６３】また、トレース命令は、ユーザがソースプ
ログラム内のユーザ所望の位置に挿入することもでき、
ユーザはトレース条件の細かな設定ができる。また、関
数の呼び出し元のアドレスあるいは関数の返し値等のデ
バッグに必要と思われるデータの取得のためのトレース
命令は、コンパイラがソースプログラムからオブジェク
トコード生成時に自動的に組み込むので、ユーザが指定
すべきトレース文の数は少なくできる。言い換えると、
コンパイラはユーザが指定したトレース文と自ら必要と
判断したトレース文の両方に対する複数のトレース命令
を含むオブジェクトプログラムを生成できる。

【００６４】＜変形例＞本発明は以上の実施の形態に限
定されず、本発明の要旨を逸脱しない範囲でいろいろの
変形例あるいは修正例として実施可能である。たとえ
ば、 （１）以上の実施の形態では、トレース命令が実行され
たときに使用されたデコードステージのプログラムカウ
ンタ内の命令アドレスは、トレース命令のそれに等し
い。しかし、このプログラムカウンタ内の命令アドレス
は、上記トレース命令の命令アドレスと一致している必
要はない。一般的には、このプログラムカウンタ内の命
令アドレスは、上記トレース命令の命令アドレスに対し
て所定の関係を有すればよい。たとえば、このプログラ
ムカウンタ内の命令アドレスは、上記トレース命令の命
令アドレスと一定の値だけずれていてもよい。

【００６５】（２）トレース情報として出力する命令ア
ドレスをプログラムカウンタ以外の回路により生成して
もよい。但し、上記実施の形態のようにプログラムカウ
ンタを使用した場合には、このカウンタはＣＰＵに通常
含まれているので、本発明の実施のためにＣＰＵに追加
されるべき回路が少なくて済む。

【００６６】（３）本発明は、データと命令を保持する
のに共通のキャッシュが使用される場合にも適用でき
る。同様に、本発明は、ＣＰＵ１１０とキャッシュユニ
ット１１１を接続するために種々の構造のバスを使用す
るプロセッサにも適用できるのはいうまでもない。たと
えば、ロードバス１２０、ストアバス１２１、フェッチ
命令バス１２５とが共通のバスでもよく、データアドレ
スバス１２２と命令フェッチアドレスバス１２４とが共
通のバスでもよい。また、命令の実行ステージが図３に
示したものと異なる場合にも適用できる。

【００６７】（４）汎用レジスタに代えて命令で指定可
能な他のレジスタも使用できる。

【００６８】（５）ソースプログラム中に指定されたユ
ーザ指定のトレース文、およびコンパイラが自動的に付
加するトレース命令を無効化するオプションをコンパイ
ラに持たせることもできる。

【００６９】（６）トレースユニットがチップ外部に設
けることも可能である。具体的には、トレースユニット
は、キャッシュユニットに接続された外部バスに接続し
て設けられる。この場合、キャッシュユニットは、先の
実施の形態と同じく、トレースコマンドに応答しない
が、キャッシュユニット内部には、上記内部バス群上の
上記トレース情報と上記トレースコマンドを、上記トレ
ースユニットに転送する回路が設けられる。この変形例
では、トレース情報あるいはトレースコマンドをＣＰＵ
からトレースユニットに転送するに必要な時間は、前述
の実施の形態より増大するが、先の実施の形態が有する
他の特徴はこの変形例も有する。この変形例では、プロ
セッサ内部に、トレースユニットを有しないので、プロ
セッサ搭載するＬＳＩのサイズが小さくて済む。さら
に、いろいろの構造と機能を有するトレースユニットを
プロセッサと組み合わせて使用することができる。

【００７０】（７）なお、本発明はいろいろのプロセッ
サに適用できる。いわゆる汎用のマイクロプロセッサあ
るいは特定用途の信号処理プロセッサなどにも適用でき
る。しかし、組み込み用途のプロセッサにとくに適して
いる。

【００７１】

【発明の効果】本発明によれば、高速にトレースデータ
を収集できる。

【図面の簡単な説明】

【図１】本発明の係るプロセッサの概略ブロック図。

【図２】図１の装置に使用されるＣＰＵの概略ブロック
図。

【図３】図１の装置におけるトレース命令の動作タイミ
ング図。

【図４】図１の装置に使用されるトレースユニットの概
略ブロック図。

【図５】図１の装置で実行するオブジェクトプログラム
を生成するためのコンパイラの概略フロー図。

【図６】図５のコンパイラで使用するソースプログラム
の一例を示す図。

【図７】図５のコンパイラで生成されるトレースタグ情
報の一例を示す図。

【符号の説明】

１０…内部バス群、１２０…ロードバス、１２１…スト
アバス、１２２…データアドレスバス、１２３…コマン
ドバス、１２４…命令フェッチアドレスバス、１２５…
フェッチ命令バス、１３０…キャッシュアドレスバス、
１３１…キャッシュデータバス、１５０…トレース出力
専用端子、４００…トレースタグ情報。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松井 重純 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業本部内 (72)発明者 津野田 賢伸 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 米山 浩司 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業本部内 (72)発明者 神田 真也 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業本部内 (72)発明者 柏木 有吾 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業本部内 Ｆターム(参考） 5B042 GC08 HH30 HH32 MA14 MC03 MC05

Claims (12)

【特許請求の範囲】
1. 【請求項１】中央処理装置（ＣＰＵ）と、 キャッシュユニットと、 それらの間に設けられ、複数のバスからなる内部バス群
   と、 上記内部バス群に接続され、上記内部バス群からトレー
   ス情報を取得するためのトレースユニットとを単一の大
   規模集積回路チップ上に有し、 上記ＣＰＵは、実行中のプログラムに含まれた複数のト
   レース命令の各々に応答して、その命令が要求するトレ
   ース情報を上記内部バス群に出力する回路を有するプロ
   セッサ。
2. 【請求項２】上記ＣＰＵは、それぞれ命令で指定可能な
   複数のレジスタをさらに有し、 各トレース命令が要求するトレース情報は、上記複数の
   レジスタの内の、そのトレース命令が指定する少なくと
   も一つのレジスタに保持されたデータを含む請求項１記
   載のプロセッサ。
3. 【請求項３】上記ＣＰＵは、上記ＣＰＵで実行されてい
   る命令の命令アドレスに関連するアドレス情報を生成す
   る回路とをさらに有し、 各トレース命令が要求するトレース情報は、そのトレー
   ス情報に対して上記アドレス情報の生成回路により生成
   されたアドレス情報を含む請求項１記載のプロセッサ。
4. 【請求項４】上記ＣＰＵは、 それぞれ命令で指定可能な複数のレジスタと、 上記ＣＰＵで実行されている命令の命令アドレスに関連
   するアドレス情報を生成する回路とをさらに有し、 各トレース命令が要求するトレース情報は、上記複数の
   レジスタの内の、そのトレース命令が指定する少なくと
   も一つのレジスタに保持されたデータと、そのトレース
   情報に対して上記アドレス情報の生成回路により生成さ
   れたアドレス情報との組を含む請求項１記載のプロセッ
   サ。
5. 【請求項５】上記アドレス情報の発生回路は、実行中の
   命令の命令アドレスに関連する命令アドレスを生成する
   プログラムカウンタである請求項３または４記載のプロ
   セッサ。
6. 【請求項６】上記ＣＰＵは、上記トレース情報の送出時
   に、上記トレース情報の取得を上記トレースユニットに
   指示するトレースコマンドを上記内部バス群に送出する
   回路をさらに有する請求項１から５のいずれか一つに記
   載のプロセッサ。
7. 【請求項７】上記トレースユニットは、 上記内部バス群上の上記トレースコマンドに応答して、
   上記内部バス群上の上記トレース情報を取り込む回路
   と、 取り込まれたトレース情報を上記チップの外部に供給す
   る回路とを有する請求項６記載のプロセッサ。
8. 【請求項８】上記キャッシュユニットは、上記トレース
   コマンドに応答しないように構成されている請求項６ま
   たは７記載のプロセッサ。
9. 【請求項９】中央処理装置（ＣＰＵ）と、 キャッシュユニットと、 上記ＣＰＵと上記キャッシュユニットを接続する、複数
   のバスからなる内部バス群とを単一の大規模集積回路チ
   ップ上に有し、 上記ＣＰＵは、実行中のプログラムに含まれた複数のト
   レース命令の各々に応答して、その命令が要求するトレ
   ース情報と上記トレース情報の取得を指示するトレース
   コマンドとを上記内部バス群に送出する回路を有し、 上記キャッシュユニットは、上記内部バス群上の上記ト
   レース情報と上記トレースコマンドを、上記チップの外
   部に設けられ、トレース情報を取得するためのトレース
   ユニットに転送する回路を有するプロセッサ。
10. 【請求項１０】ソースプログラムをオブジェクトプログ
    ラムに変換するためのコンパイルプログラムを記録した
    プログラム記録媒体であって、 上記コンパイルプログラムは、 上記ソースプログラム内に記述された複数のトレースを
    指示するプログラム文に基づき、それぞれのプログラム
    文が指定するデータをトレースデータとして出力するた
    めの複数のトレース命令を上記オブジェクトプログラム
    に組み込み、 上記ソースプログラム内に含まれた予め定められた複数
    の種類のいずれかを有する複数のプログラム文のそれぞ
    れに基づき、それぞれのプログラム文に対して予め定め
    られたデータをトレースデータとして出力するための複
    数のトレース命令を上記オブジェクトプログラムに組み
    込みむようにプログラムされている。
11. 【請求項１１】ソースプログラムをオブジェクトプログ
    ラムに変換するためのコンパイルプログラムを記録した
    プログラム記録媒体であって、 上記コンパイルプログラムは、 上記ソースプログラム内に記述された予め定められた複
    数の種類の一つをそれぞれ有する複数のプログラム文に
    基づき、それぞれのプログラム文に関連するデータをト
    レースデータとして出力するための複数のトレース命令
    を上記オブジェクトプログラムに組み込み、 各トレース命令に対応して、そのトレース命令の命令ア
    ドレスに関連するアドレス情報と、各トレース命令が出
    力することを要求するトレースデータの属性とを含むト
    レースタグ情報を出力するようにプログラムされている
    もの。
12. 【請求項１２】各トレース命令が出力することを要求す
    るトレースデータの上記属性は、そのトレース命令に対
    応するプログラム文の上記ソースプログラム上の位置に
    関連するアドレス情報と、そのトレース命令に対応する
    ソースプログラム上の上記プログラム文の種類を示す情
    報と、そのトレース命令に対応するソースプログラム上
    の上記プログラム文の識別子の内、少なくとも一つを含
    む請求項１１記載のプログラム記録媒体。