JP2000228532A - 多段メサ構造の製作方法 - Google Patents

多段メサ構造の製作方法

Info

Publication number
JP2000228532A
JP2000228532A JP11030982A JP3098299A JP2000228532A JP 2000228532 A JP2000228532 A JP 2000228532A JP 11030982 A JP11030982 A JP 11030982A JP 3098299 A JP3098299 A JP 3098299A JP 2000228532 A JP2000228532 A JP 2000228532A
Authority
JP
Japan
Prior art keywords
layer
mesa structure
etching
resist pattern
upper electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11030982A
Other languages
English (en)
Other versions
JP3415053B2 (ja
Inventor
Hiroshi Ito
弘 伊藤
Tadao Ishibashi
忠夫 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP03098299A priority Critical patent/JP3415053B2/ja
Publication of JP2000228532A publication Critical patent/JP2000228532A/ja
Application granted granted Critical
Publication of JP3415053B2 publication Critical patent/JP3415053B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】エッチングマスクとの密着性の悪い材料を用い
る場合でも、サイドエッチング量を制御することがで
き、所望の断面形状の多段メサ構造の製作方法を提供す
ることを目的とする。 【解決手段】半導体基板11上に、第1のレジストパタ
ン17を形成し、第1のレジストパタン17を用いてキ
ャリア走行層13、光吸収層14、バリア層15、上部
電極層16をエッチングして第1のメサ構造を形成し、
次に、第2のレジストパタン18を形成し、第2のレジ
ストパタン18を用いてキャリア走行層13、光吸収層
14、バリア層15、上部電極層16のうちの一部の上
層を少なくとも1層以上選択的にエッチングして第2の
メサ構造を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子製作に
用いられる多段メサ構造の製作方法に関するものであ
る。
【0002】
【従来の技術】基板上に半導体素子を作製する場合、基
板上にレジスト等のエッチングマスクパタンを形成し、
これを用いて半導体をエッチングし、メサ構造を形成す
るという工程が広く用いられている。エッチング手法と
しては、酸やアルカリなどの溶液、あるいはこれらの混
合物を用いた化学エッチング(あるいはウェットエッチ
ングとも呼ばれる)が良く用いられている。ウェットエ
ッチングの利点は、ドライエッチングのような高真空装
置を必要とせず、かつ危険な高圧ガスを取り扱う必要も
ないため、簡便でかつ低コストな工程を構築することが
できる点である。一方、ウェットエッチングの欠点は、
その等方的なエッチング特性のため、サイドエッチング
が生じてしまう点にある。さらに、エッチングマスクと
基板との密着性が十分でない場合は、サイドエッチング
が激しく進行し、メサ形状が所望のパタンよりも極めて
小さくなってしまうという欠点もある。
【0003】この点について、具体的な半導体素子とし
て、光通信や光測定などの分野で幅広く使われている、
pn接合を用いたフォトダイオードの製作工程を例に挙
げ、以下に従来技術を詳述する。なおここでは、フォト
ダイオードとして、高速性と高出力特性を合わせ持つフ
ォトダイオードである単一キャリアフォトダイオード
[UTC-PD(Uni-Traveling-Carrier Photodiode)](特
開平9−275224号公報)構造について述べる。
【0004】図3は従来の多段メサ構造(代表例として
単一キャリアフォトダイオードを示す)の製作工程であ
る。図3(a)に示すように、まず上部電極20を形成
した後、第1のレジストパタン21を形成する。次にこ
れを用いて上部電極層16、バリア層15、光吸収層1
4を連続的にエッチングし、第1のメサを形成する(図
3(b))。上部電極層16、及び光吸収層14はp型
InGaAs、バリア層15はp型InGaAsPから
成っているので、例えばクエン酸系のエッチング液(ク
エン酸、過酸化水素、水の混合液)で連続的にエッチン
グすることができる。また、アンドープInPからなる
キャリア走行層13は、このエッチング液ではエッチン
グされないため、キャリア走行層13上部でエッチング
を選択的に停止することができる。この際に、第1のレ
ジストパタン21に対し、上部電極層16、バリア層1
5、及び光吸収層14がサイドエッチングされ、側面が
第1のレジストパタン21よりも内側に入り、断面がオ
ーバーハング構造となる。しかし、InGaAsとレジ
ストとの密着性は良いので、このサイドエッチング量は
それほど大きなものではない。次に、第2のレジストパ
タン22を形成する(図3(c))。次にこれを用いて
InPからなるキャリア走行層13をエッチングする
(図3(d))。InPは、例えば塩酸と燐酸の混合液
でエッチングすることができ、かつこのエッチングは、
n型InGaAsからなるエッチストップ層23上部で
選択的に停止させることができる。しかし、一般的にI
nPとレジストとの密着性は極めて悪く、第2のレジス
トパタン22は第1のレジストパタン21よりも十分広
いにもかかわらず、サイドエッチングが激しく進行し、
第2のメサは第1のメサよりも小さく(オーバーハング
構造に)なってしまう(図3(d))という問題点があ
った。素子の作製は、その後のエッチストップ層23及
びn型InPからなる下部電極層12のメサエッチン
グ、及び下部電極19の形成で完了する(図3
(e))。
【0005】
【発明が解決しようとする課題】しかし、このような従
来の多段メサ構造の製作方法においては、上述のよう
に、キャリア走行層13に対し光吸収層14がオーバー
ハング構造となってしまった場合、以下のような問題点
がある。図4は光吸収層14のオーバーハング部で発生
したキャリアの動きを模式的に示したものである。発生
した電子・正孔ペアのうち、正孔は直上の上部電極20
方向へ導かれる。光吸収層14、発生した電子を上部電
極20方向へ拡散させないためのバリア層15、及び上
部電極層16は全て高濃度p型にドープされており、発
生した正孔の濃度はバックグラウンド正孔濃度に比べて
十分低いので、発生した正孔により生じた電位は、誘電
緩和時間程度で緩和するので、その伝導は非常に高速な
ものと捉えることができる。一方、電子のうち、オーバ
ーハング部で発生したものは、キャリア走行層13へ引
き抜かれる前に光吸収層14を横方向へ拡散で移動しな
ければならない。光吸収層14内では横方向に電界は存
在しないので、この拡散速度は極めて低速であり、結果
として図5に示すように、素子の出力信号に長時間の据
引き成分を生じさせてしまうことになる。この様に、所
望のメサ断面形状が得られないことは、所望の高速な素
子特性が得られないという欠点をもたらすものであり、
メサ断面形状を所望の形に制御できるようにすることは
重要な意昧を持つ。これ以外にも、受光素子メサ側面が
露出していることによる素子劣化が促進されることが予
測されるが、これも図6に示すように、キャリア走行層
13をせり出させ、素子側面での電界を緩和することに
より、素子劣化を抑制することができるので、同様にメ
サ断面形状を所望の形に制御できるようにすることが重
要である。しかしながら、従来の多段メサ構造の製作方
法では、InPの様にエッチングマスクとの密着性の悪
い材料を用いる場合、サイドエッチング量を制御するこ
とはできなかった。
【0006】本発明は上述の課題を解決するためになさ
れたもので、エッチングマスクとの密着性の悪い材料を
用いる場合でも、サイドエッチング量を制御することが
でき、所望の断面形状の多段メサ構造を製作することが
できる多段メサ構造の製作方法を提供することを目的と
する。
【0007】
【課題を解決するための手段】この目的を達成するた
め、本発明においては、少なくとも1つ以上の半導体層
界面の上層に対し下層のメサ面積が大きくなるような形
状の多段メサ構造の製作方法において、少なくとも2層
以上の異なる半導体層が形成された半導体基板上に、島
状の第1のエッチングマスクを形成する工程と、前記第
1のエッチングマスクを用いて前記半導体層を2層以上
エッチングし、島状の第1のメサ構造を形成する工程
と、環状の開口部を有し、かつ前記開口部の内側部が少
なくとも前記第1のメサ構造外側部よりも内側に存在す
る第2のエッチングマスクを形成する工程と、前記第2
のエッチングマスクを用いて前記半導体層のうちの一部
の上層を少なくとも1層以上選択的にエッチングし、前
記第1のメサ構造の領域よりも内側に島状の第2のメサ
構造を形成する工程とを設ける。
【0008】また、前記2層以上の異なる半導体層が、
InP及びInGaAsもしくはInGaAsPであ
り、かつ前記第1及び第2のエッチングマスクがフォト
レジストにより構成される。
【0009】
【発明の実施の形態】図1は本発明に係る多段メサ構造
の製作方法の第1の実施の形態を説明する断面図であ
る。半導体素子の一例として、単一キャリアフォトダイ
オード(UTC−PD)を用いて説明する。図に示すよ
うに、11は半絶縁性のInPからなる半導体基板、1
6はp型InGaAsからなる上部電極層(InPに格
子整合する組成)。15はp型InGaAsP(波長
1.3μm相当)からなるバリア層、14は信号光を吸
収するp型InGaAsからなる光吸収層(InPに格
子整合する組成)、13はアンドープInPからなるキ
ャリア走行層、23はn型InGaAsからなるエッチ
ストップ層、12はn型InPからなる下部電極層であ
る。なお、本発明の構成には直接関係しないため、ここ
ではUTC−PDの層構成は簡略化して記述している。
また、ここでは、信号光が半導体基板11裏面から入射
する裏面入射型フォトダイオード構造としている。
【0010】本発明の多段メサ構造の製作方法では、図
1(a)に示すように、まず上部電極20を形成した
後、フォトレジストから成る第1のレジストパタン17
(島状の第1のエッチングマスク)を形成する。次にこ
れを用いて上部電極層16、バリア層15、光吸収層1
4、及びキャリア定行層13を連続的にエッチングし、
島状の第1のメサ構造を形成する(図1(b))。上部
電極層16、及び光吸収層14はInGaAs、バリア
層15はInGaAsPから成っているので、例えばク
エン酸系のエッチング液で連続的にエッチングすること
ができる。また、InPからなるキャリア走行層13
は、このエッチング液ではエッチングされないため、キ
ャリア走行層13上部でエッチングを選択的に停止す
る。この際に、第1のレジストパタン17に対し、上部
電極層16、バリア層15、及び光吸収層14がサイド
エッチングされ、側面がレジストパタンよりも内側に入
り、断面がオーバーハング構造となる。しかし、InG
aAsとレジストとの密着性は良いので、このサイドエ
ッチング量はそれほど大きなものではない。続いて、I
nPからなるキャリア走行層13をエッチングする。I
nPは、例えば塩酸と燐酸の混合液でエッチングするこ
とができ、かつこのエッチングは、InGaAsからな
るエッチストップ層23上部で選択的に停止させること
ができる。また、このエッチング液では上部電極層1
6、バリア層15、及び光吸収層14も同様にエッチン
グされない。ここで、InPからなるキャリア走行層1
3とInGaAsからなる光吸収層14は結晶学的に連
続(エピタキシャル)に接続されており、この様にIn
P層がInGaAs層で覆われている場合は、サイドエ
ッチングが入りにくいか、もしくは結晶方位によっては
サイドエッチングが全く入らないという性質を有してい
る。従って、InPからなるキャリア走行層13のサイ
ドエッチング量を効果的に抑制することができる。この
様にして第1のメサ構造が形成される。次に、フォトレ
ジストから成る第2のレジストパタン18(第2のエッ
チングマスク)を形成する(図1(c))。この第2の
レジストパタン18は、環状の開口部を有し、少なくと
も前記第1のメサ構造外側部よりも内側にその内側部が
存在している。環状の開口部外側部は、後述するよう
に、前記第1のメサ構造外側部に対し内側にあっても外
側にあっても良い(本実施の形態では、内側に存在して
いる)が、内側に存在する場合は、前記第1のメサ構造
外側部からの距離を、エッチングする深さ(本実施の形
態では、上部電極層16、バリア層15、及び光吸収層
14の膜厚の和)と同程度以内にするのが好適である。
この様にすることにより、前記第1のメサ構造外周部端
における上層のエッチング残りを防止することができ
る。この第2のレジストパタン18を用い、上部電極層
16、バリア層15、及び光吸収層14を連続的にエッ
チングし、第2のメサ構造を形成する(図1(d))。
上部電極層16、及び光吸収層14はInGaAs、バ
リア層15はInGaAsPから成っているので、例え
ばクエン酸系のエッチング液で運続的にエッチングする
ことができる。また、InPからなるキャリア走行層1
3は、このエッチング液ではエッチングされないため、
キャリア走行層13上部でエッチングを選択的に停止す
る。この際に、第1のレジストパタン17に対し、上部
電極層16、バリア層15、及び光吸収層14がサイド
エッチングされ、側面が第1のレジストパタン17より
も内側に入り、断面がオーバーハング構造となる。しか
し、InGaAsとレジストとの密着性は良いので、こ
のサイドエッチング量はそれほど大きなものではない。
この様な工程を用いることにより、容易にかつ制御性良
く、キャリア走行層13が光吸収層14、バリア層1
5、上部電極層16よりも外側にせり出した断面構造を
有する多段メサ構造を形成することができる。素子の作
製は、その後のエッチストップ層23及び下部電極層1
2のメサエッチング、及び下部電極19の形成で完了す
る(図1(e))。
【0011】図2は本発明に係る多段メサ構造の製作方
法の第2の実施の形態を説明する断面図である。層構造
は第1の実施の形態に記載のものと同様である。また、
図2の多段メサ構造の製作工程も、第2のレジストパタ
ン24に関する部分を除いて図1と同様である。図1と
の違いは、第2のレジストパタン24の環状の開口部外
側部が、前記第1のメサ構造外側部に対し外側に存在し
ている点である(図2(c))。図2においては、この
第2のレジストパタン24を用い、上部電極層16、バ
リア層15、及び光吸収層14を連続的にエッチング
し、第2のメサ構造を形成する(図2(d))場合、図
1と同様に、上部電極層16、及び光吸収層14はIn
GaAs、バリア層15はInGaAsPから成ってい
るので、例えばクエン酸系のエッチング液で連続的にエ
ッチングすることができるし、また、InPからなるキ
ャリア走行層13は、このエッチング液ではエッチング
されないため、キャリア走行層13上部でエッチングを
選択的に停止することができる。この際に、エッチスト
ップ層23も一部エッチングされてしまうが、エッチン
グは下部電極層12上部で停止するし、かつこの間隔は
わずかであり、下部電極層の厚さに比べてエッチストッ
プ層の厚さは充分薄いので、下部電極部分(下部電極層
12とエッチストップ層23の和)の抵抗が増大する様
なことはない。従って実質的には問題にはならない。す
なわち、フォトレジストから成る第2のレジストパタン
24の環状の開口部外側部は、前記第1のメサ構造外側
部に対し内側にあっても外側にあっても良い。そして、
この様な工程を用いることにより、容易にかつ制御性良
く、キャリア走行層13が光吸収層14、バリア層1
5、上部電極層16よりも外側にせり出した断面構造を
有する多段メサ構造を形成することができる。図7は第
2のレジストパタン(エッチングマスクパタン)の形状
の例を示すための図である。この様に、レジストの開口
部は環状開口部25となっており、その内側部26は第
1のメサ構造外側部よりも内側に存在している。環状開
口部25の形状は、矩形、円形、六角形のものを示した
が、これ以外の形状であっても良く、必要、目的に応じ
て適宜設計する事ができる。
【0012】第1及び第2の実施の形態では、InPに
対するInGaAsもしくはInGaAsPの選択エッ
チング液としてクエン酸系のものを用いたが、硫酸系
(硫酸、過酸化水素、水の混合液)など、通常用いられ
る他のエッチング液でも良い。また、InGaAsもし
くはInGaAsPに対するInPの選択エッチング液
として塩酸、燐酸の混合液を用いたが、塩酸水溶液、臭
酸系エッチング液、ブロムメタノール等、通常用いられ
る他のエッチング液でも良い。また、エッチングマスク
としてフォトレジストの場含について述べたが、ポリイ
ミドやBCB(ビスベンゾシクロブテン)などの他のポ
リマー材料や、シリコン酸化膜、シリコン窒化膜など、
半導体プロセスで通常用いられる材料を用いることがで
きる。これらの中では、半導体との密着性が劣っている
フォトレジストに代表されるポリマー材料に対し本願発
明を適用するのが特に好適である。
【0013】上述の各実施の形態では、半導体素子とし
てフォトダイオードの一種である単一キャリアフォトダ
イオードを用いた。単一キャリアフォトダイオードの層
構成は、本実施の形態で示したもの以外にも、光吸収層
14とキャリア走行層13との間に複数の層を挿入し、
伝導帯不連続を低減することによりキャリアブロック現
象を防止したり、キャリア走行層13の一部を光吸収層
14として用いるハイブリッド構造など、様々なバリエ
ーションが可能である。一方、半導体素子としては、こ
れ以外にも、通常のpinフォトダイオード等の受光素
子、各種トランジスタ(バイポーラトランジスタ、FE
T)、レーザー、光変調素子等、様々な素子に適用でき
ることは言うまでもない。半導体素子を構成する材料と
して上記実施の形態では、本願発明が特に有効な、In
P基板に格子整合するInP/InGaAs(P)系を
用いたが、InAl(Ga)As/InGaAs、In
AlAs/GaAsSbなどのInPに格子整合する他
の半導体材料の組み合わせや、格子不整含系材料などに
も適用することができる。
【0014】
【発明の効果】以上説明した様に、本発明に係る多段メ
サ構造の作製方法においては、エッチングマスクとの密
着性の悪い材料を用いる場合でも、サイドエッチング量
を制御でき、所望の断面形状の多段メサ構造を製作する
ことができるという効果がある。特に、下層ほどメサ面
積が大きくなる様な多段メサ構造により、素子の高速化
や信頼性向上が可能となり、制御性、再現性良くこれを
実現することができる。
【図面の簡単な説明】
【図1】本発明に係る多段メサ構造の作製方法の第1の
実施の形態を説明する断面図である。
【図2】本発明に係る多段メサ構造の作製方法の第2の
実施の形態を説明する断面図である。
【図3】従来の多段メサ構造の作製方法を説明する断面
図である。
【図4】吸収層オーバーハング部におけるキャリアの動
きを示す図である。
【図5】出力信号の裾引きを示す図である。
【図6】素子側面における電界を緩和するためのメサ断
面構造を示す図である。
【図7】第2のレジストパタン(エッチングマスクパタ
ン)の形状の例を示す平面図である。
【符号の説明】
11 半導体基板 12 下部電極層 13 キャリア走行層 14 光吸収層 15 バリア層 16 上部電極層 17 第1のレジストパタン 18 第2のレジストパタン 19 下部電極 20 上部電極 21 第1のレジストパタン 22 第2のレジストパタン 23 エッチストップ層 24 第2のレジストパタン 25 環状開口部 26 内側部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】少なくとも1つ以上の半導体層界面の上層
    に対し下層のメサ面積が大きくなるような形状の多段メ
    サ構造の製作方法において、少なくとも2層以上の異な
    る半導体層が形成された半導体基板上に、島状の第1の
    エッチングマスクを形成する工程と、前記第1のエッチ
    ングマスクを用いて前記半導体層を2層以上エッチング
    し、島状の第1のメサ構造を形成する工程と、環状の開
    口部を有し、かつ前記開口部の内側部が少なくとも前記
    第1のメサ構造外側部よりも内側に存在する第2のエッ
    チングマスクを形成する工程と、前記第2のエッチング
    マスクを用いて前記半導体層のうちの一部の上層を少な
    くとも1層以上選択的にエッチングして島状の第2のメ
    サ構造を形成する工程とを有することを特徴とする多段
    メサ構造の製作方法。
  2. 【請求項2】前記2層以上の異なる半導体層が、InP
    及びInGaAsもしくはInGaAsPであり、かつ
    前記第1及び第2のエッチングマスクがフォトレジスト
    から成ることを特徴とする請求項1記載の多段メサ構造
    の製作方法
JP03098299A 1999-02-09 1999-02-09 多段メサ構造の製作方法 Expired - Lifetime JP3415053B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03098299A JP3415053B2 (ja) 1999-02-09 1999-02-09 多段メサ構造の製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03098299A JP3415053B2 (ja) 1999-02-09 1999-02-09 多段メサ構造の製作方法

Publications (2)

Publication Number Publication Date
JP2000228532A true JP2000228532A (ja) 2000-08-15
JP3415053B2 JP3415053B2 (ja) 2003-06-09

Family

ID=12318853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03098299A Expired - Lifetime JP3415053B2 (ja) 1999-02-09 1999-02-09 多段メサ構造の製作方法

Country Status (1)

Country Link
JP (1) JP3415053B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124404A (ja) * 2010-12-10 2012-06-28 Nippon Telegr & Teleph Corp <Ntt> フォトダイオードおよびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124404A (ja) * 2010-12-10 2012-06-28 Nippon Telegr & Teleph Corp <Ntt> フォトダイオードおよびその製造方法

Also Published As

Publication number Publication date
JP3415053B2 (ja) 2003-06-09

Similar Documents

Publication Publication Date Title
EP0053513B1 (en) Avalanche photodiodes
JP2762939B2 (ja) 超格子アバランシェフォトダイオード
US5242839A (en) Method of manufacturing an integrated photoelectric receiving device
US8659053B2 (en) Semiconductor light detecting element
JPH06350123A (ja) 組成変調アバランシ・フォトダイオード
US20100148216A1 (en) Semiconductor light receiving element and method for manufacturing semiconductor light receiving element
JP2599131B2 (ja) 集積光検出器−増幅器装置
JPH01146390A (ja) 半導体デバイス
JP3415053B2 (ja) 多段メサ構造の製作方法
JP2012124404A (ja) フォトダイオードおよびその製造方法
US6333236B1 (en) Semiconductor device and method for manufacturing same
JPH0797573B2 (ja) ヒ化アルミニウムガリウムの選択エッチング法
JP2626149B2 (ja) 光電子集積回路の製造方法
JP3138199B2 (ja) 半導体導波路型受光素子およびその製造方法
JPH01241166A (ja) バイポーラトランジスタの製造方法
US7687874B2 (en) Surface illuminated photodiode and optical receiver module
US12009450B2 (en) Optical receiving element and manufacturing method therefor
KR19990038944A (ko) 수평 구조의 피아이엔 광 다이오드와 이종접합 쌍극자 트랜지스터의 결합 소자 및 그 제조방법
JPH02228079A (ja) Pinフォトダイオード
JPH0316275A (ja) 半導体受光素子の製造方法
JPH01117069A (ja) 電界効果トランジスタの製造方法
US20210313772A1 (en) Optical semiconductor device and method for manufacturing optical semiconductor device
JPS5830168A (ja) 半導体受光素子の製造方法
JPH11261156A (ja) 半導体レーザ及びその製造方法
JPS6286878A (ja) 光検出器の製作方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term