JPS5830168A - 半導体受光素子の製造方法 - Google Patents
半導体受光素子の製造方法Info
- Publication number
- JPS5830168A JPS5830168A JP56128994A JP12899481A JPS5830168A JP S5830168 A JPS5830168 A JP S5830168A JP 56128994 A JP56128994 A JP 56128994A JP 12899481 A JP12899481 A JP 12899481A JP S5830168 A JPS5830168 A JP S5830168A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inp
- multiplying
- carrier concentration
- type inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 12
- 230000031700 light absorption Effects 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 7
- 230000037303 wrinkles Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 10
- 239000007791 liquid phase Substances 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 77
- 238000000098 azimuthal photoelectron diffraction Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 9
- 238000004781 supercooling Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
- H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は化合物半導体受光素子、特に良好なガードリン
グ効果を有し、かつ低雑音のアバランシェ・７オトダイ
オード（以下ＡＰＤと称する）の製造方法（こ関す。
グ効果を有し、かつ低雑音のアバランシェ・７オトダイ
オード（以下ＡＰＤと称する）の製造方法（こ関す。
ＡＰＤｓこおいては受光部周辺での局部的ななだれ増倍
を防止して一様な増倍を行わせるためにガードリングが
必要とされる０ Ｉ ｍ Ｐ ／ Ｉ ａ ＧａＡｓ Ｐヘテロ接合構造
を有するＡＰＤのガードリング構造として第１図に断面
図を示す方法が提案されている。すなわち、ｎ−ＩｎＰ
基板１上にｎ −Ｉ ｎＧａＡｓ Ｐ層２及びｎ−Ｉｎ
Ｐ層３を順次エピタキシャル成長せしめた後、二重のｐ
−拡散によってｐ拡散領域４及び５を形成すること＋
ｃより、ｐｎ接合とｎ −Ｉ ｎＧａＡｓ Ｐ層との間
のｎ−ＩｎＰ層の厚さを中央部に比較して周辺部を薄く
形成して、中央の受光部の増倍層の耐電圧に比較してそ
の周囲の耐電圧を高くしてガードリングを構成するもの
である０ この構造は５ｉ−ＡＰＤ等に実施される方法であるが、
ヘテロ接合を用いた化合物半導偉人ＰＤにおいて２回の
ｐ−拡散を充分に制御して実施することは困難である。
を防止して一様な増倍を行わせるためにガードリングが
必要とされる０ Ｉ ｍ Ｐ ／ Ｉ ａ ＧａＡｓ Ｐヘテロ接合構造
を有するＡＰＤのガードリング構造として第１図に断面
図を示す方法が提案されている。すなわち、ｎ−ＩｎＰ
基板１上にｎ −Ｉ ｎＧａＡｓ Ｐ層２及びｎ−Ｉｎ
Ｐ層３を順次エピタキシャル成長せしめた後、二重のｐ
−拡散によってｐ拡散領域４及び５を形成すること＋
ｃより、ｐｎ接合とｎ −Ｉ ｎＧａＡｓ Ｐ層との間
のｎ−ＩｎＰ層の厚さを中央部に比較して周辺部を薄く
形成して、中央の受光部の増倍層の耐電圧に比較してそ
の周囲の耐電圧を高くしてガードリングを構成するもの
である０ この構造は５ｉ−ＡＰＤ等に実施される方法であるが、
ヘテロ接合を用いた化合物半導偉人ＰＤにおいて２回の
ｐ−拡散を充分に制御して実施することは困難である。
又前記方法とは異なるガードリング構造として、第２図
伽）乃至（Ｃハこ断面図゛を示す方法が報告されている
。すなわち、第２図（姉に示す如（、ｎ”−ＩｎＰ基板
６にｎ −ＩｎＧａＡｓＰ層７、ｎ−−ＩｎＰ層８及び
これよりキャリア濃度の高いｎ−ＩｎＰ層９を順次エピ
タキシャル成長せしめた後、第２図Ｃｂ）に示す如（ｎ
−ＩｎＰ層９をメサ型にエツチングし、次いで第２図（
ｃ） ＋コ示しりｐ”−■ｎＰ領域＋１ ｉｏを０ｄ（
７）拡−ドリング部を形成する方法である。
伽）乃至（Ｃハこ断面図゛を示す方法が報告されている
。すなわち、第２図（姉に示す如（、ｎ”−ＩｎＰ基板
６にｎ −ＩｎＧａＡｓＰ層７、ｎ−−ＩｎＰ層８及び
これよりキャリア濃度の高いｎ−ＩｎＰ層９を順次エピ
タキシャル成長せしめた後、第２図Ｃｂ）に示す如（ｎ
−ＩｎＰ層９をメサ型にエツチングし、次いで第２図（
ｃ） ＋コ示しりｐ”−■ｎＰ領域＋１ ｉｏを０ｄ（
７）拡−ドリング部を形成する方法である。
しかしながら本方法においては、第２図中）に示した受
光部のメサ形エツチングにおいては等方的なエツチング
及びメサの深さの精密な制御が要求され、更に第２図（
Ｃ）に示したＣｄ拡散についても、キャリア濃度の異な
る２層のＩｎＰ層にＯｄを同時Ｉこ拡散してしかも受光
部Ａ及びガードリング部Ｂの双方の拡散深さの精密な制
御が要求される。一般的４こはこれらの要求を満足する
ことは容易ではなく、メサ外周部での局部的な電界集中
などを招く結果となって、工業的実施は困難である。ま
た増倍層のキャリア濃度がｎａｑ３Ｘ１０”／ｉと若干
病いために、低雑音化が達成し難い欠点がある。
光部のメサ形エツチングにおいては等方的なエツチング
及びメサの深さの精密な制御が要求され、更に第２図（
Ｃ）に示したＣｄ拡散についても、キャリア濃度の異な
る２層のＩｎＰ層にＯｄを同時Ｉこ拡散してしかも受光
部Ａ及びガードリング部Ｂの双方の拡散深さの精密な制
御が要求される。一般的４こはこれらの要求を満足する
ことは容易ではなく、メサ外周部での局部的な電界集中
などを招く結果となって、工業的実施は困難である。ま
た増倍層のキャリア濃度がｎａｑ３Ｘ１０”／ｉと若干
病いために、低雑音化が達成し難い欠点がある。
本発明は、化合物半導偉人ＰＤｆこ関して、ガードリン
グを形成する形状及び構成を有し、かつ低雑音の増倍層
を含むウェハの製造方法を得ることを目的とＴる〇 本発明は、基板上に液相エピタキシャル成長法により光
吸収層とするバンドギャップの狭い層まで形成した後、
骸光吸収層の受光部とする部分に凹部を設け、しかる後
に二層よりなる増倍層とするバンドギャップの広い層を
形成し、液相エピタキシャル成長層の厚さが凹部で厚く
なる効果を利用して、第一の高キャリア濃度の増倍層の
受光部をその周囲に比較して厚く成長せしめ、更にｐｎ
接合を形成する第二の増倍層のキャリア濃度を低くする
ことにより、良好なガードリング効果を有し、かつ低雑
音のＡＰＤのウェハを容易に製造することを特徴とする
〇 本発明を実施例により図面を参照して詳細に説明する。
グを形成する形状及び構成を有し、かつ低雑音の増倍層
を含むウェハの製造方法を得ることを目的とＴる〇 本発明は、基板上に液相エピタキシャル成長法により光
吸収層とするバンドギャップの狭い層まで形成した後、
骸光吸収層の受光部とする部分に凹部を設け、しかる後
に二層よりなる増倍層とするバンドギャップの広い層を
形成し、液相エピタキシャル成長層の厚さが凹部で厚く
なる効果を利用して、第一の高キャリア濃度の増倍層の
受光部をその周囲に比較して厚く成長せしめ、更にｐｎ
接合を形成する第二の増倍層のキャリア濃度を低くする
ことにより、良好なガードリング効果を有し、かつ低雑
音のＡＰＤのウェハを容易に製造することを特徴とする
〇 本発明を実施例により図面を参照して詳細に説明する。
第３図（ａ）乃至（ｄ）は本発明の実施例を示す断面図
である。第３図（ａ）はｎ”−ＩｎＰ基板１１上に光吸
収層とするｎ−−ＩｎＧａＡｓＰ四元層１２を液相エピ
タキシ市ル成長せしめた状態を示す。このｎ−−ＩｎＧ
ａＡｓＰ四元層１２は、液相組成を、Ｘｌ−−０，９２
７１０，ｘｆ、−ｏ、ｏｔｏ９ｏ、対、−０，０５９６
９゜Ｘ資−０，００２３１とし、成長開始温度Ｔｏ−ｅ
ｓ７ｃ。
である。第３図（ａ）はｎ”−ＩｎＰ基板１１上に光吸
収層とするｎ−−ＩｎＧａＡｓＰ四元層１２を液相エピ
タキシ市ル成長せしめた状態を示す。このｎ−−ＩｎＧ
ａＡｓＰ四元層１２は、液相組成を、Ｘｌ−−０，９２
７１０，ｘｆ、−ｏ、ｏｔｏ９ｏ、対、−０，０５９６
９゜Ｘ資−０，００２３１とし、成長開始温度Ｔｏ−ｅ
ｓ７ｃ。
過冷却度ΔＴ、−９Ｃとして形成され、同相の組成はＩ
ｎＯ，７０ＧａＱ、３０Ａｓ０．６４Ｐ０．３６である
。この四元層１２のホトルζネッセンス波長は１．３４
μｍであって、波長１．３０μｍの入射光を検知可能な
ＡＰＤか作成可能である。
ｎＯ，７０ＧａＱ、３０Ａｓ０．６４Ｐ０．３６である
。この四元層１２のホトルζネッセンス波長は１．３４
μｍであって、波長１．３０μｍの入射光を検知可能な
ＡＰＤか作成可能である。
なおこの四元層１２の厚さは後に述べる理由により層厚
を３μｍとしている。
を３μｍとしている。
第３図（ｂ）はｎ−−ＩｎＧａＡａＰ 四元層１２に本
発明の特徴とする凹部１３を形成した状態を示す。
発明の特徴とする凹部１３を形成した状態を示す。
この凹部１３は受光部を形成するものであって、本実施
例においては直径約１５０μｍとし、又、四部１３の深
さは０．５μｍ乃至１．０μｍを標準とする。
例においては直径約１５０μｍとし、又、四部１３の深
さは０．５μｍ乃至１．０μｍを標準とする。
ｎ−−ＩｎＧａＡｓＰ四元層１２が充分な光吸収効果を
有するため（こは、受光部の厚さとして約２μｍ以上を
必要とするために、ｎ″″−ＩｎＧａＡｓｐ四元層１２
の層厚を前記の如く３μｍとした。この凹部１３はＨ，
８０，（９７％）：Ｈ，Ｏ，（３１チ）：Ｈ，０−ｔ：
１：１を用いて選択的にエツチングされる。
有するため（こは、受光部の厚さとして約２μｍ以上を
必要とするために、ｎ″″−ＩｎＧａＡｓｐ四元層１２
の層厚を前記の如く３μｍとした。この凹部１３はＨ，
８０，（９７％）：Ｈ，Ｏ，（３１チ）：Ｈ，０−ｔ：
１：１を用いて選択的にエツチングされる。
第３図（Ｃ）は凹部１３形成後に再び液相エピタキシャ
ル成長を行ない、第一の増倍層とするｎ−ＩｎＰ層１４
及び第二の増倍層とするｎ−−ＩｎＰ層１５を形成した
状態を示す。第一のｎ−ＩｎＰ層１４はａｎを３００μ
ｇ／Ｉｎ１ｇ添加することによりキャリア濃度をｎ−３
、ＯＸ １０” ／ｃＷ？に高め、逆に第二のｎ−−Ｉ
ｎＰ層１５はＯｄを９０μｇ／Ｉｎ１ｇ添加することｌ
こよりキャリア濃度をｎ−５，０Ｘ１０”２２に、低下
せしめた。
ル成長を行ない、第一の増倍層とするｎ−ＩｎＰ層１４
及び第二の増倍層とするｎ−−ＩｎＰ層１５を形成した
状態を示す。第一のｎ−ＩｎＰ層１４はａｎを３００μ
ｇ／Ｉｎ１ｇ添加することによりキャリア濃度をｎ−３
、ＯＸ １０” ／ｃＷ？に高め、逆に第二のｎ−−Ｉ
ｎＰ層１５はＯｄを９０μｇ／Ｉｎ１ｇ添加することｌ
こよりキャリア濃度をｎ−５，０Ｘ１０”２２に、低下
せしめた。
第一のｎ−ＩｎＰ層１４は成長開始温ｆＬＴＯ−６５６
Ｃ。
Ｃ。
過冷却度ΔＴ０−８ Ｃとして、平担部曇こおける層厚
０．５μｍｌこ、第二のｎ″″−ＩｎＰ層１５は成長開
始温度Ｔ（１−６５５Ｃ，過冷却度ΔＴ、−８Ｃとして
層厚２μｍに成長せしめた０ 本実施例１こおいて、増倍層を二層構成とし、光吸収層
（こ接する第一のｎ−ＩｎＰ層１４＃こ比較して、ｐｎ
接合を形成する第二のｎ″″−ＩｎＰ層１５のキャリア
濃度を低く設定したことは、人ＰＤ素子の側端面におけ
る耐電圧の低下を防止する効果を有丁る０また前記従来
技術によるＡＰＤに比較して低雑音化が達成される。第
３図（ｄ）に示す如く、第二のｎ −ＩｎＰ層１５にＣ
ｄ拡散を行なりてｐ”−ＩｎＰ電圧は約１３０ｖであり
５０Ｖの耐電圧差が得られ充分なガードリング効果が示
された。
０．５μｍｌこ、第二のｎ″″−ＩｎＰ層１５は成長開
始温度Ｔ（１−６５５Ｃ，過冷却度ΔＴ、−８Ｃとして
層厚２μｍに成長せしめた０ 本実施例１こおいて、増倍層を二層構成とし、光吸収層
（こ接する第一のｎ−ＩｎＰ層１４＃こ比較して、ｐｎ
接合を形成する第二のｎ″″−ＩｎＰ層１５のキャリア
濃度を低く設定したことは、人ＰＤ素子の側端面におけ
る耐電圧の低下を防止する効果を有丁る０また前記従来
技術によるＡＰＤに比較して低雑音化が達成される。第
３図（ｄ）に示す如く、第二のｎ −ＩｎＰ層１５にＣ
ｄ拡散を行なりてｐ”−ＩｎＰ電圧は約１３０ｖであり
５０Ｖの耐電圧差が得られ充分なガードリング効果が示
された。
以上説明した本発明の実施例において、ｎ−−ＩｎＧａ
ＡｓＰ四元層１２の凹部形成は選択的化学エツチングに
おいて従来性れている深さ制御方法にて足りる。
ＡｓＰ四元層１２の凹部形成は選択的化学エツチングに
おいて従来性れている深さ制御方法にて足りる。
第一のｎ−ＩｎＰ層１４は他のエピタキシャル成長層を
介在することなく直接に凹部１３上−こ成長されるため
薔こ、受光部とガードリング部との層厚の差は容易かつ
確実擾こ制御し得る。なおこの第一のｎ−ＩｎＰ層１４
のエピタキシャル成長の際に、凹部１３の開口端部が若
干メルトバックし端部がなめらかとなる効果を有する。
介在することなく直接に凹部１３上−こ成長されるため
薔こ、受光部とガードリング部との層厚の差は容易かつ
確実擾こ制御し得る。なおこの第一のｎ−ＩｎＰ層１４
のエピタキシャル成長の際に、凹部１３の開口端部が若
干メルトバックし端部がなめらかとなる効果を有する。
また液相エピタキシャル成長の分割をＩｎＰ層が最上層
ｆこある状態で行ったとすれば、後半の成長前の昇温過
程において該ＩｎＰ層表面が劣化するのに対して、Ｉｎ
ＧａＡｓＰ四元層が最上層ｌこあるときは前述の如き熱
劣化がない。− 更にｐ＋領域形成のための不純物拡散も、前記第２図（
Ｃ）の場合と異なり、単一層に実施するものであるため
に制御が容ｌである。
ｆこある状態で行ったとすれば、後半の成長前の昇温過
程において該ＩｎＰ層表面が劣化するのに対して、Ｉｎ
ＧａＡｓＰ四元層が最上層ｌこあるときは前述の如き熱
劣化がない。− 更にｐ＋領域形成のための不純物拡散も、前記第２図（
Ｃ）の場合と異なり、単一層に実施するものであるため
に制御が容ｌである。
前記実施例はＩｎＰ／ＩｎＧａＡｓＰ系ＡＰＤであるが
、他の化合物半導体、例えばＧａＡｓ／ＡｔＧａＡｓ。
、他の化合物半導体、例えばＧａＡｓ／ＡｔＧａＡｓ。
ＧａＳｂ／ＧａＡｔＡｓ８ｂ等ｆこよるＡＰＤに関して
も、光吸収層とするバンドギャップの狭い層に凹部を形
成し、しかる後に第一の増倍層とするバンドギャップの
広い層を高キャリア濃度に、次いでｐｎ接合を形成する
第二の増倍層とするバンドギャップの広い層を低キヤリ
ア濃度に形成することにより同等の効果を得ることが可
能である。
も、光吸収層とするバンドギャップの狭い層に凹部を形
成し、しかる後に第一の増倍層とするバンドギャップの
広い層を高キャリア濃度に、次いでｐｎ接合を形成する
第二の増倍層とするバンドギャップの広い層を低キヤリ
ア濃度に形成することにより同等の効果を得ることが可
能である。
本発明は以上説明した如く、化合物半導体Ｐ Ｄに関し
て、光吸収層に凹部を形成し、しかる稜に高キャリア濃
度の第一の増倍層と、ｐｎ接合を形成する低キヤリア濃
度の第二の増倍層とをエピタキシャル成長せしめること
により、容易にガードリングを形成する形状及び構成を
有し、かつ低雑音の増倍層を衾むウエノ１を得るもので
あって、化合物半導体ＡＰＤの段進ｌこ大きい効果を有
Ｔる。
て、光吸収層に凹部を形成し、しかる稜に高キャリア濃
度の第一の増倍層と、ｐｎ接合を形成する低キヤリア濃
度の第二の増倍層とをエピタキシャル成長せしめること
により、容易にガードリングを形成する形状及び構成を
有し、かつ低雑音の増倍層を衾むウエノ１を得るもので
あって、化合物半導体ＡＰＤの段進ｌこ大きい効果を有
Ｔる。
第１図、第２図（ａ）乃至（Ｃ）は従来技術を示す断面
図、第３図（ａ）乃至（ｄ）は本発明の実施例を示す断
面図である・ 図において、１はｎ−ＩｎＰ基板、２はｎ−ＩｎＧａＡ
ｓＰ層、３はｎ−ＩｎＰ層、４はｐ拡散領域、５はｐ拡
散領域、６はｎ”−ＩｎＰ基板、７はｎ−ＩｎＧａＡｓ
Ｐ層、８はｎ−−ＩｎＰ層、９はｎ−ＩｎＰ層、１０は
ｐ”−ＩｎＰ領域、１１はｎ”−ＩｎＰ基板、１２はｎ
−−ＩｎＧａＡｓＰ層、１３は凹部、１４はｎ−ＩｎＰ
層、１５はｎ−−ＩｎＰ層、１６はｐ”−ＩｎＰ領域を
示す〇 第 １ 図 ！！５２図（υ） 扼２囚（ト） ％Ｚ図（（１） 毘３図（（１） 尭３１！１（ｂ） ３ 亮３図ＣＣ） 第 ３ 図（ａン
図、第３図（ａ）乃至（ｄ）は本発明の実施例を示す断
面図である・ 図において、１はｎ−ＩｎＰ基板、２はｎ−ＩｎＧａＡ
ｓＰ層、３はｎ−ＩｎＰ層、４はｐ拡散領域、５はｐ拡
散領域、６はｎ”−ＩｎＰ基板、７はｎ−ＩｎＧａＡｓ
Ｐ層、８はｎ−−ＩｎＰ層、９はｎ−ＩｎＰ層、１０は
ｐ”−ＩｎＰ領域、１１はｎ”−ＩｎＰ基板、１２はｎ
−−ＩｎＧａＡｓＰ層、１３は凹部、１４はｎ−ＩｎＰ
層、１５はｎ−−ＩｎＰ層、１６はｐ”−ＩｎＰ領域を
示す〇 第 １ 図 ！！５２図（υ） 扼２囚（ト） ％Ｚ図（（１） 毘３図（（１） 尭３１！１（ｂ） ３ 亮３図ＣＣ） 第 ３ 図（ａン
Claims (1)
- 基板上に化合物半導体よりなる光吸収層とするバンドギ
ャップの狭い層及び増倍層とするバンドギャップの広い
層をエピタキシャル成長により形成する半導体受光素子
の製造方法において、前記光吸収層を形成し、皺光吸収
層ｌこ選択的ｌこ凹部を形成した後に、第一の前記増倍
層と該第−の増倍層よりキャリア濃にの低い第二の前記
増倍層とを順次形成し、骸第二の増倍層中にｐｎ接合を
形成することを＃敞とする半導体受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56128994A JPS5830168A (ja) | 1981-08-18 | 1981-08-18 | 半導体受光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56128994A JPS5830168A (ja) | 1981-08-18 | 1981-08-18 | 半導体受光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5830168A true JPS5830168A (ja) | 1983-02-22 |
Family
ID=14998497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56128994A Pending JPS5830168A (ja) | 1981-08-18 | 1981-08-18 | 半導体受光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5830168A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164456A (ja) * | 2008-01-09 | 2009-07-23 | Nec Corp | 半導体受光素子 |
-
1981
- 1981-08-18 JP JP56128994A patent/JPS5830168A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164456A (ja) * | 2008-01-09 | 2009-07-23 | Nec Corp | 半導体受光素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0156156A1 (en) | Avalanche photodiodes | |
| EP1470575B1 (en) | Mesa structure avalanche photodiode | |
| US5144381A (en) | Semiconductor light detector utilizing an avalanche effect and having an improved guard ring structure | |
| US4442444A (en) | Avalanche photodiodes | |
| US7855400B2 (en) | Semiconductor light detecting element and method for manufacturing the semiconductor light detecting element | |
| JPH051628B2 (ja) | ||
| JPS611064A (ja) | 半導体受光装置 | |
| US4794439A (en) | Rear entry photodiode with three contacts | |
| JPS6058686A (ja) | 光検出器及びその製造方法 | |
| JPS6244709B2 (ja) | ||
| JPS5830168A (ja) | 半導体受光素子の製造方法 | |
| US4505765A (en) | Manufacturing method for a planar photodiode with hetero-structure | |
| JPH05102517A (ja) | アバランシエフオトダイオードとその製造方法 | |
| JP3074574B2 (ja) | 半導体受光素子の製造方法 | |
| JPH0316275A (ja) | 半導体受光素子の製造方法 | |
| JPS5830167A (ja) | 半導体受光素子の製造方法 | |
| JPS63237484A (ja) | 半導体装置 | |
| JPS6138872B2 (ja) | ||
| JP2658013B2 (ja) | 半導体受光素子の製造方法 | |
| JPH0241185B2 (ja) | ||
| JPH02226777A (ja) | 半導体受光素子及びその製造方法 | |
| JP2657480B2 (ja) | 半導体受光装置 | |
| JPH02253666A (ja) | 半導体受光素子 | |
| JPS60213067A (ja) | 半導体装置の製造方法 | |
| JPS58114471A (ja) | 半導体受光装置の製造方法 |