JP2000228073A

JP2000228073A - データ処理装置

Info

Publication number: JP2000228073A
Application number: JP11026990A
Authority: JP
Inventors: Mari Inamori; 眞理稲守
Original assignee: Texas Instruments Japan Ltd
Current assignee: Texas Instruments Japan Ltd
Priority date: 1999-02-04
Filing date: 1999-02-04
Publication date: 2000-08-15

Abstract

(57)【要約】【課題】DVD(Digital Video Disk)等の記録媒体に記録
されたデータを読み取り、正しくエラー訂正をした後に
再生することができるデータ処理装置を提供する。【解決手段】フレーム同期検出保護回路２２は、フレー
ム番号のＭＳＢの立ち下がりを検出し、検出された時刻
でセクタ同期信号を出力する。このため、先頭のフレー
ムが検出されなかった場合でも、長期間セクタ同期信号
が出力されないことを抑止できる。従って、セクタ同期
信号をほぼ一定間隔で正しく出力することができ、かか
るセクタ同期信号に同期して、読み取ったデータを、１
セクタずつＲＡＭの所定のメモリ領域に書き込むことが
できるので、読み取ったデータのエラー訂正を正しく行
なうことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばCD(Compact
Disk)やDVD(Digital Video Disk)の光ディスク等よう
な円盤状の記録媒体を一定の速度で回転させながら、記
録媒体に記録されたデータを処理するデータ処理装置の
技術分野に関するものである。

【０００２】

【従来の技術】CDやDVD等の円盤状の記録媒体(以下でデ
ィスクと称する)には、ディジタルデータがEFM変調され
た所定ビット数の変調データの他、この変調データの記
録位置(アドレス)を特定するための同期パターンが記録
されている。このようなディスクに記録された変調デー
タを再生する方式には数種類の方式があるが、その方式
の一つに、ディスクを一定の速度で回転させながら、光
ピックアップから成るセンサをディスクの読み出し位置
に移動させ、ディスク上の変調データと同期パターンと
を読み出すCAV方式がある。

【０００３】図５は、その方式を用いた従来のデータ処
理装置の一例を示すブロック図である。図５で符号１０
１は、データ処理装置を示している。このデータ処理装
置は、図５に示すように、モータ１０３、光ピックアッ
プ１０４、ＲＦ(Radio frequency)アンプ１０５、サー
ボコントローラ１０６、同期信号検出保護回路１０７、
クロック再生回路１０８、ＥＦＭ(Eight to fourteenmo
dulation)復調回路１０９、バスコントローラ１１０、
ＲＡＭ１１１、ホストＩＦ回路１１３及びエラー訂正回
路１１２を有している。

【０００４】上記のデータ処理装置で、ディスクの内容
を再生するには、まずモータ１０３が回転してディスク
１０２を回転させる。光ピックアップ１０４は、ディス
ク１０２に光(レーザー光)を照射し、ディスク１０２で
反射された光を検出して、ディスク１０２の記憶内容を
示すアナログのＲＦ信号を生成し、ＲＦアンプ１０５に
出力する。

【０００５】ＲＦアンプ１０５は、入力されたＲＦ信号
を増幅した後にＡＤ変換してディジタルのＲＦデータを
生成し、サーボコントローラ１０６や同期検出保護回路
１０７に出力する。サーボコントローラ１０６は、ＲＦ
データに基づいて、モータ１０３の回転速度や光ピック
アップ１０４の位置などを制御する。

【０００６】ＲＦデータは、図６の符号２０１に示すよ
うな構成を有するシリアルデータであって、変調データ
列であるフレームＤm(m＝0,1,…)と、その前後に配置さ
れた同期パターンＳＹm(m＝0,1,…)とを複数有してい
る。同期パターンＳＹmは、フレームＤmの前後に配置さ
れ、フレームＤmの区切りをつけることができるように
されている。

【０００７】同期検出保護回路１０７は、入力されたＲ
Ｆデータから同期パターンを検出し、同期パターンが検
出された時点で、フレームの切り替わりに同期して出力
されるフレーム同期信号を生成する。

【０００８】また、同期検出保護回路１０７は、入力さ
れたフレームＤmの前後の同期パターンＳＹm、ＳＹnの
組み合わせから、順次入力されるフレームＤmのフレー
ム番号を算出する。フレーム番号とは、それぞれのフレ
ームが、そのフレームが属するセクタにおいて何番目に
あるかを示す値であり、また、セクタとは、複数のフレ
ームからなるデータの構成単位である。

【０００９】同期検出保護回路１０７は、フレームが入
力されるごとにフレーム番号を算出し、特定のフレーム
番号が検出された時点で、セクタ同期信号を生成する。
セクタ同期信号が生成されたら、同期検出保護回路１０
７はセクタ同期信号をバスコントローラ１１０に出力す
る。

【００１０】さらに同期検出保護回路１０７は、復調前
のフレームをＥＦＭ復調回路１０９に出力している。フ
レームが１セクタ分ＥＦＭ復調回路１０９に入力された
ら、ＥＦＭ復調回路１０９はセクタ同期信号に同期して
セクタを復調し、同期検出保護回路１０７とバスコント
ローラ１１０に出力する。

【００１１】復調されたセクタには、それぞれにセクタ
番号が記載されており、同期検出保護回路１０７は、各
セクタからセクタ番号を検出する。ここでセクタ番号と
は、入力されたセクタが、そのセクタが属するＥＣＣブ
ロック中で何番目にあるかを示す値であり、またＥＣＣ
ブロックとは、複数のセクタからなるデータの構成単位
である。

【００１２】同期検出保護回路１０７は、復調されたセ
クタが入力されるごとにセクタ番号を検出し、特定のセ
クタ番号が読み出された時点で、ＥＣＣブロックの切り
替わりに同期するＥＣＣ同期信号を生成してバスコント
ローラ１１０に出力する。

【００１３】予めＲＡＭ１１１には各セクタごとにメモ
リ領域が割り当てられており、復調されたセクタはＲＡ
Ｍ１１１の所定のアドレスに書き込まれる。バスコント
ローラ１１０はセクタ同期信号に同期して、復調された
セクタを順次ＲＡＭ１１１に書き込む。そして、ＥＣＣ
ブロック分のセクタがＲＡＭ１１１に記憶されたら、バ
スコントローラ１１０は、エラー訂正回路１１２にその
ＥＣＣブロックを出力する。

【００１４】図１２の符号１６０にＥＣＣブロックの一
例を示す。図１２に示すように、ＥＣＣブロック１６０
は複数のセクタ１６１と、エラー訂正のためのパリティ
データ１６２とで構成されている。

【００１５】エラー訂正回路１１２は、パリティデータ
１６２を用いて、最初に横方向のエラー訂正(ＰＩ訂正)
を行なった後に、縦方向のエラー訂正(ＰＯ訂正)を行な
う。バスコントローラ１１０は、エラー訂正結果に基づ
いてＲＡＭ１１１に書き込まれたデータを書き換える。

【００１６】このようにして、ＥＣＣブロックのエラー
訂正をした後に、バスコントローラ１１０は訂正された
データをＲＡＭ１１１から読み出し、ホストＩＦ回路１
１３を介してホストPC(パーソナルコンピュータ等のデ
ータ処理装置)や、専用の再生装置に出力する。

【００１７】上述した同期検出保護回路１０７は、上述
したようにフレーム同期信号とセクタ同期信号を生成し
ているが、その詳細について以下で説明する。従来の同
期検出保護回路１０７は、図７に示すようにフレーム同
期検出保護回路１２１と、フレーム番号検出保護回路１
２２と、ＩＤアドレス検出保護回路１２３とを有してい
る。

【００１８】フレーム同期検出保護回路１２１には、Ｒ
Ｆデータが入力されており、入力されたＲＦデータから
同期パターンを読み出す。図９に同期パターンＳＹ₀〜
ＳＹ₇の一例を示す。

【００１９】フレーム同期検出保護回路１２１は、この
ような同期パターンＳＹ₀〜ＳＹ₇を検出し、検出された
時点で１個のパルスクロックをフレーム同期信号とし
て、ＥＦＭ復調回路１０９やフレーム番号検出保護回路
１２２に出力する。

【００２０】フレーム番号検出保護回路１２２には、フ
レーム同期信号とＲＦデータとが入力されており、フレ
ーム番号検出保護回路１２２は、ＲＦデータから同期パ
ターンＳＹ₀〜ＳＹ₇を検出し、各フレームにフレーム番
号を割り付ける。ここでは１セクタが２６個のフレーム
から構成され、フレーム番号が“０”〜“２５”のいず
れかの値を取り得るものとし、１セクタ中の先頭のフレ
ームのフレーム番号を“０”、最後尾のフレームのフレ
ーム番号を“２５”とするものとする。

【００２１】復調前のセクタの物理的フォーマットを、
図１０の符号１５０に示す。セクタ１５０は、同期パタ
ーンＳＹ₀〜ＳＹ₇とフレームＤ₀〜Ｄ₂₅とを有してお
り、フレームＤ₀〜Ｄ₂₅の前後の同期パターンＳＹ₀〜Ｓ
Ｙ₇の組み合わせにより、そのフレームがセクタ中で何
番目にあるかが特定できるようにされている。

【００２２】図８に示すように、従来のフレーム番号検
出保護回路１２２は、シリアル／パラレル変換器１３１
と、ラッチ回路１３２と、フレーム番号検出回路１３３
と、内挿カウンタ１３４と、同期検出回路１３５と、セ
クタ同期検出回路１３６とを有している。

【００２３】フレーム番号検出保護回路１２２は、フレ
ームＤ₀〜Ｄ₂₅の前後の同期パターンＳＹ₀〜ＳＹ₇の組
み合わせから、フレーム番号を算出する。例えば、ラッ
チ回路１３２から出力された１フレーム前の同期パター
ンがＳＹ ₀であって、シリアル／パラレル変換器１３１
から出力された同期パターンがＳＹ₅であった場合に
は、シリアル／パラレル変換器１３１から入力されてい
るフレームは、図１０より２番目のフレームであること
がわかるので、２番目のフレームに相当するフレーム番
号“１”が算出される。

【００２４】フレーム番号検出保護回路１２２は、１セ
クタ中の先頭フレームのフレーム番号“０”が算出され
た時点で、１個のクロックパルスをセクタ同期信号とし
てバスコントローラ１１０やＩＤアドレス検出保護回路
１２３に出力する。

【００２５】ＩＤアドレス検出保護回路１２３には、セ
クタ同期信号の他に、ＥＦＭ復調回路１０９からＥＦＭ
復調されたデータが入力されている。ＥＦＭ復調された
１セクタのデータは、それぞれがデータ再生に関係する
実データと、後述するエラー訂正に用いるパリティデー
タとを含んでいるが、このうち実データのフォーマット
を、図１１に示す。実データ１７０の先頭の４バイトに
は、セクタを特定するＩＤアドレスが記載されている。

【００２６】ＩＤアドレスは、上述したセクタ番号であ
る。ここでは、セクタ番号は“０”〜“１５”の値をと
り、１ＥＣＣブロックについて先頭のセクタのセクタ番
号を“０”とし、最後尾のセクタのセクタ番号を“１
５”とするものとする。

【００２７】ＩＤアドレス検出保護回路１２３は、ＥＦ
Ｍ復調されたデータからセクタ番号を検出しており、
“０”なるセクタ番号が検出され、先頭のセクタが検出
された時点で、１個のクロックパルスをＥＣＣ同期信号
としてバスコントローラ１１０に出力する。以上のよう
にして、同期検出保護回路１０７で、フレーム同期信
号、セクタ同期信号、ＥＣＣ同期信号が生成される。

【００２８】以下で、セクタ同期信号を生成するフレー
ム番号検出保護回路１２２について詳細に説明する。Ｒ
Ｆデータが入力されると、シリアル／パラレル変換器１
３１は、ＲＦデータをシリアル／パラレル変換してフレ
ーム番号検出回路１３３とラッチ回路１３２とに出力す
る。

【００２９】ラッチ回路１３２にはフレーム同期検出保
護回路１２１からフレーム同期信号が入力されており、
フレーム同期信号に基づいて、入力されたＲＦデータを
１フレームの期間だけ遅延させてフレーム番号検出回路
１３３に出力している。

【００３０】フレーム番号検出回路１３３には、シリア
ル／パラレル変換器１３１から出力されたＲＦデータ
と、ラッチ回路１３２で１フレームの期間だけ遅延され
たＲＦデータとの両方が入力される。

【００３１】フレーム番号検出回路１３３は、これらの
ＲＦデータから同期パターンＳＹ₀〜ＳＹ₇を検出し、同
期パターンＳＹ₀〜ＳＹ₇が両方とも検出できた場合に
は、ＯＫ信号を同期検出回路１３５に出力し、同期パタ
ーンＳＹ₀〜ＳＹ₇の組み合わせからフレーム番号を算出
する。同期パターンＳＹ₀〜ＳＹ₇のいずれか一方又は両
方を検出できなかった場合には、ＯＫ信号が出力されな
いが、この場合の動作については、後述する。

【００３２】同期検出回路１３５は、ＯＫ信号が所定の
フレーム数連続して入力されたら、ロード信号を内挿カ
ウンタ１３４に出力する。ここでは３フレーム連続した
ときにロード信号が出力されるものとする。内挿カウン
タ１３４はロード信号が入力されると、フレーム番号検
出回路１３３で算出されたフレーム番号を、そのままセ
クタ同期検出回路１３６へと出力する。

【００３３】セクタ同期検出回路１３６は、入力された
フレーム番号をデコードして、“０”のフレーム番号が
入力された時点で、１個のパルスクロックをセクタ同期
信号としてバスコントローラ１１０等に出力する。この
ようにしてフレーム番号検出保護回路１２２は、セクタ
同期信号を生成している。

【００３４】以上までは、フレーム番号検出回路１３３
で、正常に同期パターンＳＹ₀〜ＳＹ₇が検出され、それ
によってフレーム番号が正しく検出された場合について
説明したが、実際には何らかの原因により、フレーム番
号検出回路１３３において、入力されているフレームの
同期パターンと、１フレーム前のフレームの同期パター
ンとの両方が検出されない場合がある。

【００３５】この場合には、フレーム番号検出回路１３
３からＯＫ信号が出力されず、ロード信号が内挿カウン
タ１３４に出力されなくなる。すると、内挿カウンタ１
３４は、フレーム同期信号に基づいて、同期パターンが
直前に検出された時点から１フレーム分の期間が経過し
た時点で、直前に入力されたフレーム番号検出回路１３
３の出力値を１だけカウントアップし、フレーム番号と
してセクタ同期検出回路１３６に出力する。セクタ同期
検出回路１３６は、入力されたフレーム番号をデコード
して、“０”なるフレーム番号が検出されたときに、ク
ロックパルスをセクタ同期信号として出力する。

【００３６】このように、フレーム番号検出保護回路１
２２では、同期パターンＳＹ₀〜ＳＹ₇が検出されなかっ
た場合でも、内挿カウンタ１３４がフレーム番号検出回
路１３３の出力値を１ずつカウントアップすることで、
連続してフレーム番号を生成し続けて、セクタ同期信号
を生成することができ、このセクタ同期信号に基づい
て、１セクタごとにＲＡＭ１１１にデータを書き込むこ
とができ、データのエラー訂正をすることができる。

【００３７】しかしながら、上記従来のフレーム番号検
出保護回路１２２では、以下に示すような問題が生じ
る。図１３(ａ)〜(ｃ)は、フレーム番号検出保護回路１
２２に入力されたＲＦデータのセクタ番号、フレーム番
号と、フレーム番号検出保護回路１２２で検出されたフ
レーム番号、セクタ同期信号等の関係を示すタイミング
チャートである。

【００３８】図１３(ａ)〜(ｃ)で入力ＦＮｏとは、実際
にフレーム番号検出保護回路１２２に入力されたフレー
ムに付されたフレーム番号のことであり、入力ＩＤと
は、入力ＦＮｏに対応するセクタのセクタ番号を示して
いる。また、検出ＦＮｏとは、フレーム番号検出保護回
路１２２で検出されたフレーム番号を示しており、セク
タ同期信号とは、フレーム番号検出保護回路１２２で生
成されたセクタ同期信号を示している。さらに、検出Ｉ
Ｄとは、ＩＤアドレス検出保護回路１２３で検出された
セクタ番号を示している。

【００３９】フレーム番号検出保護回路１２２で、ＲＦ
データの同期パターンＳＹ₀〜ＳＹ₇の検出が正常になさ
れていれば、図１３(ａ)に示すように入力ＦＮｏと検出
ＦＮｏとは常に一致するので、セクタ同期信号は入力Ｉ
Ｄの切り替わり時に同期して正しく出力され、バスコン
トローラ１１０は正しいセクタ同期信号に同期して動作
し、ＲＡＭ１１１の所定のメモリ領域に、正しくセクタ
を書き込むことができる。

【００４０】しかしながら、図１３(ｂ)に示すように、
何らかの原因で入力ＦＮｏの周期が検出ＦＮｏの周期に
比して長くなってしまい、入力ＦＮｏと検出ＦＮｏとが
同期しない期間(図１３(ｂ)中の「非同期」)が生じた場
合には、ごく短期間に連続してセクタ同期信号が出力さ
れてしまう。

【００４１】例えば図１３(ｂ)に示すように、入力ＦＮ
ｏが“４”以降“２４”までの期間で非同期となり、入
力ＦＮｏが“２５”の時点で再び同期したような場合に
は、検出ＦＮｏは“２４”、“２５”とカウントアップ
され、時刻Ｔ０で更に１だけカウントアップされて
“０”となり、その後入力ＦＮｏが“２５”の時点で再
び“２５”となり、時刻Ｔ２で再び１だけカウントアッ
プされて“０”となる。

【００４２】上述したようにフレーム番号検出保護回路
１２２は、検出ＦＮｏが“０”であるときにセクタ同期
信号を出力するので、セクタ同期信号は図１３(ｂ)の時
刻Ｔ０、Ｔ２のそれぞれにつき１回ずつ出力され、検出
ＩＤは時刻Ｔ０で“２”から“３”へと切り替わった直
後に、入力ＩＤが“３”である時刻Ｔ２で“３”から
“４”へと切り替わる。

【００４３】バスコントローラ１１０は、セクタ同期信
号に同期して動作し、ＲＡＭ１１１内の所定のメモリ領
域にセクタを書き込むので、新たなセクタ同期信号が出
力されると、ＲＡＭ１１１内の所定のメモリ領域の書込
み先を、新たなメモリ領域へと切り替えてしまう。

【００４４】例えば図１３(ｂ)の場合には、“３”なる
検出ＩＤに対応付けられたデータ、即ち本来“３”なる
セクタ番号に該当するＲＡＭ１１１のメモリ領域に書き
込まれるべきデータの大部分は、時刻Ｔ２以降に、
“４”なるセクタ番号に該当するＲＡＭ１１１のメモリ
領域に書き込まれてしまう。このように、セクタ同期信
号が、ごく短期間に連続して出力されることで、ＲＡＭ
１１１の所定のメモリ領域に正しくセクタを書き込むこ
とができなくなってしまうので、ＥＣＣブロックごとの
エラー訂正が正しくできなくなってしまう。

【００４５】以上は入力ＦＮｏの周期が検出ＦＮｏの周
期に比して長くなった場合について説明したが、これと
は逆に入力ＦＮｏの周期が検出ＦＮｏの周期に比して短
くなった場合にも問題が生じる。例えば図１３(ｃ)に示
すように、入力ＦＮｏが“４”以降“２４”までの期間
で非同期となり、入力ＦＮｏが２の時点で再び同期した
ような場合には、検出ＦＮｏは“２２”、“２３”、
“２４”とカウントアップされた後に、入力ＦＮｏが
“２”の時点で再び“２”となるので、“０”の検出Ｆ
Ｎｏは検出されない。

【００４６】このため、本来セクタ同期信号が出力され
るべき時刻Ｔ３でセクタ同期信号が出力されなくなり、
長期間にわたって一度もセクタ同期信号が出力されなく
なってしまう。

【００４７】従って、入力ＩＤが“２”から“３”に切
り替わっても検出ＩＤは“２”のままになり、ＲＡＭ１
１１のメモリ領域のうち、本来“２”のセクタ番号に割
り当てられたメモリ領域には、最初“２”の入力ＩＤに
対応するデータが書き込まれた後、同じメモリ領域に
“３”の入力ＩＤに対応するデータが上書きされてしま
う。このため、“２”の入力ＩＤに対応するデータはＲ
ＡＭ１１１に保存されずに失われてしまう。

【００４８】以上説明したように、短期間にセクタ同期
信号が２回出力されたり、逆に長期間セクタ同期信号が
出力されないことにより、ＲＡＭ１１１へのデータの書
込みが正しくなされずに、ＥＣＣブロックごとに行なう
エラー訂正が正しくできなくなってしまうという問題が
生じていた。

【００４９】

【発明が解決しようとする課題】本発明は、上記従来技
術の不都合を解決するために創作されたものであり、そ
の目的は、短期間にセクタ同期信号が２回出力された
り、逆に長期間セクタ同期信号が出力されないようにす
ることで、セクタ同期信号を誤差なく出力し、データの
エラー訂正を正しく行なうことができるデータ処理装置
を提供することにある。

【００５０】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、所定数の同期信号とフレー
ムデータとを含む複数のセクタデータからなるシリアル
データを処理するデータ処理装置であって、上記同期信
号のパターンを基に上記フレームデータの上記セクタデ
ータ中における順位を示すフレーム番号を検出するフレ
ーム番号検出回路と、上記フレーム番号が所定数連続し
て検出されると当該フレーム番号を取り込み、フレーム
同期信号に応じて取り込んだフレーム番号をカウントす
るカウンタと、上記カウンタの出力信号から、当該出力
信号に対応するフレームデータが上記セクタデータの後
半部に位置するものから前半部に位置するものに変化す
る時点を検出してセクタ同期信号を出力するセクタ同期
信号出力回路とを有する。

【００５１】請求項２に記載のデータ処理装置は、請求
項１に記載のデータ処理装置であって、上記セクタ同期
信号出力回路は、上記カウンタの出力信号の所定のビッ
トを監視し、当該ビットの変化により上記出力信号に対
応するフレームデータが上記セクタデータの後半部に位
置するものから前半部に位置するものに変化する時点を
検出する。

【００５２】請求項３に記載のデータ処理装置は、請求
項１又は２に記載のデータ処理装置であって、上記セク
タ同期信号出力回路は、上記セクタ同期信号を出力して
から所定数のフレーム同期信号が入力されるまでの期
間、新たなセクタ同期信号の出力を禁止する出力禁止回
路を含む。

【００５３】本発明のデータ処理装置では、入力される
フレームデータが、セクタデータ中で後方に配置される
べきフレームデータから、セクタデータ中の前方に配置
されるべきフレームデータへと遷移したことをセクタ同
期信号出力回路により検出して、セクタ同期信号を出力
している。

【００５４】例えば、あるセクタデータの最後のフレー
ムデータ(セクタデータ中で後方に配置されるべきフレ
ームデータ)が検出され、次に２番目のフレームデータ
(セクタデータ中で前方に配置されるべきフレームデー
タ)が検出された場合には、従来では先頭のフレームデ
ータが検出されないため、セクタ同期信号を出力するこ
とができなかったが、この場合でも、フレームデータ
は、セクタデータ中で後方に配置されるフレームデータ
から、セクタデータ中の前方に配置されるフレームデー
タへと遷移しているので、本発明のデータ処理装置で
は、セクタ同期信号を出力することができる。

【００５５】このように、セクタデータ中で後方に配置
されるべきフレームデータから、セクタデータ中の前方
に配置されるべきフレームデータへと遷移したことを検
出して、セクタ同期信号を出力することにより、先頭の
フレームを検出できなかった場合でも、セクタ同期信号
を出力することができ、ほぼ一定間隔でセクタ同期信号
を生成して出力することができる。

【００５６】また、本発明のデータ処理装置において
は、そのセクタ同期信号出力回路が、一度セクタ同期信
号を出力すると、所定期間の間、新たなセクタ同期信号
の出力を禁止する出力禁止回路を有しているので、セク
タデータの後半に配置されるフレームデータからセクタ
データの前半に配置されるフレームデータへの遷移が誤
って短期間に２回検出されたとしても、上記出力禁止回
路により短期間に２回セクタ同期信号が出力されること
が防止される。従って、ほぼ一定の間隔を保ってセクタ
同期信号が出力されるので、セクタ同期信号に同期して
なされるエラー訂正を正しく行なうことができる。

【００５７】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。本発明のデータ処理装置は、図５で
説明した従来のデータ処理装置と同一構成の、モータ
３、光ピックアップ４、ＲＦアンプ５、サーボコントロ
ーラ６、同期検出保護回路７、クロック再生回路８、Ｅ
ＦＭ復調回路９、バスコントローラ１０、ＲＡＭ１１、
エラー訂正回路１２、ホストＩＦ回路１３を有してい
る。

【００５８】同期検出保護回路７以外の回路は、上記従
来のデータ処理装置１０１に設けられたモータ１０３、
光ピックアップ１０４、ＲＦアンプ１０５、サーボコン
トローラ１０６、クロック再生回路１０８、ＥＦＭ復調
回路１０９、バスコントローラ１１０、ＲＡＭ１１１、
エラー訂正回路１１２、ホストＩＦ回路１１３とそれぞ
れ同じ構成を有し、機能も同じであるため、詳細な説明
は省略する。

【００５９】また、本実施形態の同期検出保護回路７
は、フレーム同期検出保護回路２１、フレーム番号検出
保護回路２２、ＩＤアドレス検出保護回路２３を有して
いる。これらの回路のうち、フレーム同期検出保護回路
２１、ＩＤアドレス検出保護回路２３は、図７で説明し
たフレーム同期検出保護回路１２１、ＩＤアドレス検出
保護回路１２３にそれぞれ対応しており、構成や機能が
共通しているので、詳細な説明は省略する。

【００６０】以下では、図１を参照し、本発明のデータ
処理装置に用いられるフレーム番号検出保護回路２２に
ついて説明する。フレーム番号検出保護回路２２は、図
１に示すように、シリアル／パラレル変換器３１と、ラ
ッチ回路３２と、フレーム番号検出回路３３と、内挿カ
ウンタ３４と、同期検出回路３５とを有している。これ
らの回路は、図８で説明したシリアル／パラレル変換器
１３１と、ラッチ回路１３２と、フレーム番号検出回路
１３３と、内挿カウンタ１３４と、同期検出回路１３５
とにそれぞれ対応しており、構成や動作も共通している
ので、詳細な説明を省略する。

【００６１】このフレーム番号検出保護回路２２は、上
記した回路の他に、立下がり検出回路３７と、出力禁止
回路３８と、インヒビット信号発生カウンタ３９と、Ａ
ＮＤ回路４０とを有している。

【００６２】立下がり検出回路３７は、入力が内挿カウ
ンタ３４に接続され、出力が出力禁止回路３８に接続さ
れている。この立下がり検出回路３７は、ＭＳＢ検出回
路４１と、ラッチ回路４２と、ＡＮＤ回路４３とを有し
ており、ＭＳＢ検出回路４１の入力は内挿カウンタ３４
の出力に接続され、ＭＳＢ検出回路４１の出力はラッチ
回路４２の入力と、ＡＮＤ回路４３の一方の入力に接続
されており、所定ビット数のフレーム番号の最上位ビッ
トを検出してＡＮＤ回路４３の一方の入力に出力できる
ようにされている。

【００６３】ラッチ回路４２は、その出力がＡＮＤ回路
４３の他方の入力に接続されており、フレーム同期信号
に同期して、ＭＳＢ検出回路４１の出力を１フレーム分
だけ遅延してＡＮＤ回路４３の他方の入力に出力できる
ようにされている。

【００６４】ＡＮＤ回路４３は、ＭＳＢ検出回路４１の
出力信号を反転した信号と、ラッチ回路４２の出力信号
とのＡＮＤをとって、出力禁止回路３８に出力できるよ
うにされている。

【００６５】出力禁止回路３８は、その出力がバスコン
トローラ１０に接続されており、フレーム同期検出保護
回路２１から出力されるフレーム同期信号に同期して動
作するようにされている。この出力禁止回路３８は、イ
ンヒビット信号発生カウンタ４４とＡＮＤ回路４５とを
有しており、インヒヒビット信号発生カウンタ４４の入
力は立下がり検出回路３７の出力に接続され、出力はＡ
ＮＤ回路４５の一方の入力に接続されている。

【００６６】ＡＮＤ回路４５の他方の入力は、立下がり
検出回路３７の出力に接続されており、立下がり検出回
路３７の出力信号と、インヒビット信号発生カウンタ４
４の出力信号とのＡＮＤをとることができるようにされ
ている。

【００６７】インヒビット信号発生カウンタ３９は、入
力がクロック再生回路８の出力に接続され、出力が後述
するＡＮＤ回路４０の一方の入力に接続されており、ク
ロック再生回路８から出力されるクロック信号をカウン
トし、そのカウント数に基づいて動作するようにされて
いる。

【００６８】ＡＮＤ回路４０は、他方の入力がフレーム
同期検出保護回路２１に接続され、出力が内挿カウンタ
３４に接続されており、インヒビット信号発生カウンタ
３９の出力信号とフレーム同期信号とのＡＮＤをとって
内挿カウンタ３４に出力できるようにされている。

【００６９】上述の構成を有するフレーム番号検出保護
回路２２でセクタ同期信号を生成するには、まずディス
ク２から読み出されたＲＦ信号を、ＲＦアンプ５が増幅
した後にＡＤ変換してディジタルのＲＦデータを生成
し、シリアル／パラレル変換器３１に出力する。シリア
ル／パラレル変換器３１は、ＲＦデータをシリアル／パ
ラレル変換してフレーム番号検出回路３３とラッチ回路
３２とに出力する。

【００７０】ラッチ回路３２にはフレーム同期検出保護
回路２１からフレーム同期信号が入力されており、フレ
ーム同期信号に応じてＲＦデータが１フレームの期間だ
け遅延されてフレーム番号検出回路３３に出力されてい
る。

【００７１】フレーム番号検出回路３３には、シリアル
／パラレル変換器３１から直接出力されたＲＦデータ
と、ラッチ回路３２で１フレームの期間だけ遅延された
ＲＦデータとの両方が入力される。フレーム番号検出回
路３３は、入力された２つのＲＦデータから各々の同期
パターンとフレームとの組を検出し、同期パターンＳＹ
₀〜ＳＹ₇の組み合わせから、フレーム番号を算出する。

【００７２】フレーム番号検出回路３３は、ＲＦアンプ
５から出力される同期パターンと、ラッチ回路３２から
出力される１フレーム前の同期パターンとを両方検出で
きたら、ＯＫ信号を同期検出回路３５に出力する。ＯＫ
信号が出力されなかった場合の動作については後述す
る。

【００７３】同期検出回路３５は、ＯＫ信号が所定のフ
レーム数連続して入力されたら、“Ｈ”のロード信号を
内挿カウンタ３４に出力する。ここでは３フレーム連続
したときにロード信号が出力されるものとする。

【００７４】このとき、インヒビット信号発生カウンタ
３９からは“Ｈ”の信号が出力されており、この“Ｈ”
の信号がＡＮＤ回路４０の他方の入力に入力されるの
で、ＡＮＤ回路４０は、入力された“Ｈ”と“Ｈ”との
ＡＮＤをとり、“Ｈ”を内挿カウンタ３４に出力する。

【００７５】内挿カウンタ３４は同期検出回路３５の出
力に応じて、フレーム番号検出回路３３の出力値を取り
込み、その取り込んだ出力値をＡＮＤ回路４０の出力に
応じてカウントアップし、そのカウント値をフレーム番
号として立下がり検出回路３７に出力する。

【００７６】ＭＳＢ検出回路４１は、立下がり検出回路
３７に入力されたフレーム番号の最上位ビット(以下で
ＭＳＢと称する。)を検出し、フレーム番号のＭＳＢを
ラッチ回路４２とＡＮＤ回路４３の両方に出力する。

【００７７】ラッチ回路４２は、フレーム番号のＭＳＢ
を１フレーム分遅延してＡＮＤ回路４３の入力に出力す
る。ＡＮＤ回路４３の一方の入力には、ラッチ回路４２
の出力が入力され、他方の入力にはフレーム番号のＭＳ
Ｂが反転されて入力される。ここでは、フレーム番号が
５ビットであるものとし、フレーム番号のＭＳＢは、図
２に示すように、フレーム番号が“０”〜“１５”のと
きに“０”となり、“１６”〜“２５”で“１”とな
る。

【００７８】フレーム番号のＭＳＢが“１”から“０”
へと立ち下がる時点では、１フレーム分遅延された
“１”なるＭＳＢがＡＮＤ回路４３の一方の入力に入力
され、他方の入力には、“０”なるＭＳＢが反転された
“１”が入力されるので、ＡＮＤ回路４３からは“Ｈ”
が出力される。ＡＮＤ回路４３はそれ以外の期間はロー
レベル(以下で“Ｌ”と称する。)を出力する。

【００７９】以上のようにして、立下がり検出回路３７
は、フレーム番号のＭＳＢが“１”から“０”へと立ち
下がる時点を検出し、ＭＳＢの立ち下がりが検出された
時点で“Ｈ”の信号を生成し、それ以外の期間は“Ｌ”
の信号を生成して出力禁止回路３８に出力している。

【００８０】フレーム番号のＭＳＢが“１”から“０”
へと立ち下がる時点では、ＡＮＤ回路４３から“Ｈ”の
信号が、出力禁止回路３８に出力される。ＡＮＤ回路４
３から出力された“Ｈ”の信号は、インヒビット信号発
生カウンタ４４とＡＮＤ回路４５の両方に入力される。

【００８１】インヒビット信号発生カウンタ４４は、後
述する禁止期間以外は“Ｈ”をＡＮＤ回路４５に出力し
ており、ＡＮＤ回路４３から“Ｈ”の信号が出力された
時点では“Ｈ”を出力している。従ってこの時点では、
ＡＮＤ回路４５の両方の入力に“Ｈ”が入力されるので
ＡＮＤ回路４５は“Ｈ”のクロックパルスをセクタ同期
信号としてバスコントローラ１０へと出力する。

【００８２】通常、フレーム番号のＭＳＢは、フレーム
番号が“２５”から“０”へと変化する際に立ち下がる
ので、“０”を検出してクロックパルスを出力していた
従来と同様、フレーム番号検出保護回路２２は、１セク
タの先頭のフレームが検出される時刻とほぼ同じ時刻に
セクタ同期信号を出力することができる。

【００８３】上述したインヒビット信号発生カウンタ４
４には、ＡＮＤ回路４３の出力信号の他に、フレーム同
期信号も入力されており、インヒビット信号発生カウン
タ４４は、入力されたフレーム同期信号を常時カウント
している。

【００８４】そして、ＡＮＤ回路４３から“Ｈ”の信号
が出力された時点では“Ｈ”の信号をＡＮＤ回路４５に
出力し、“Ｈ”の信号が出力された時点から、所定の数
だけフレーム同期信号がカウントされるまでの期間(以
下で禁止期間と称する)は、立下がり検出回路３７の検
出結果によらず、常に“Ｌ”の信号をＡＮＤ回路４５に
出力する。ここでは、所定の数を１０とし、１０個フレ
ーム同期信号がカウントされるまでは、“Ｌ”の信号を
出力するものとする。

【００８５】すると、禁止期間が経過するまでは、イン
ヒビット信号発生カウンタ４４から“Ｌ”が出力される
ので、ＡＮＤ回路４５の出力は、ＡＮＤ回路４３の出力
によらず、“Ｌ”になる。

【００８６】禁止期間が経過した後は、インヒビット信
号発生カウンタ４４の出力信号は再び“Ｈ”になり、Ａ
ＮＤ回路４３の出力信号は“Ｌ”になるので、ＡＮＤ回
路４５の出力は“Ｌ”になり、次にＡＮＤ回路４３から
“Ｈ”の信号が出力されるまでは“Ｌ”のままである。
従って、出力禁止回路３８は、フレーム番号のＭＳＢが
立下がる時点で“Ｈ”のクロックパルスをセクタ同期信
号として出力し、それ以外の期間は“Ｌ”の信号を出力
している。

【００８７】以上説明したように、本実施形態のフレー
ム番号検出保護回路２２は、フレーム番号のＭＳＢの立
ち下がる時点を検出し、検出された時点で、１個のクロ
ックパルスをセクタ同期信号として出力している。

【００８８】以上までは、フレーム番号検出回路３３が
同期パターンＳＹ₀〜ＳＹ₇を正常に検出できた状態の動
作について説明したが、同期パターンＳＹ₀〜ＳＹ₇を正
常に検出できなかった場合には、フレーム番号検出回路
３３がＯＫ信号を出力しないので、同期検出回路３５か
らロード信号が内挿カウンタ３４に出力されなくなる。

【００８９】このときには、内挿カウンタ３４はフレー
ム同期信号に基づいて、同期パターンが直前に検出され
た時点から１フレーム分の期間が経過した時点で、直前
に入力されたフレーム番号検出回路３３の出力値を、１
だけカウントアップして立下がり検出回路３７に出力す
る。

【００９０】このようにして、内挿カウンタ３４がフレ
ーム番号検出回路３３の出力値を１ずつカウントアップ
することで、連続してフレーム番号を生成し続けること
ができるので、このような場合でもセクタ同期信号を生
成することができる。

【００９１】図３、図４は、上述のデータ処理装置にお
いて、実際に入力されたＲＦデータのセクタ番号及びフ
レーム番号と、フレーム番号検出保護回路２２で算出さ
れたフレーム番号やセクタ同期信号等の関係を示すタイ
ミングチャートである。

【００９２】図３、図４で入力ＦＮｏとは、実際にフレ
ーム番号検出保護回路２２に入力されたフレームに付さ
れたフレーム番号のことであり、入力ＩＤとは、入力Ｆ
Ｎｏに対応するセクタのセクタ番号のことである。ま
た、検出ＦＮｏとは、フレーム番号検出保護回路２２で
算出されたフレーム番号であり、セクタ同期信号とは、
フレーム番号検出保護回路２２で生成されたセクタ同期
信号である。さらに、検出ＩＤとは、ＩＤアドレス検出
保護回路１２３で検出されたセクタ番号を示している。

【００９３】図３に示すように、何らかの原因で入力Ｆ
Ｎｏの周期が検出ＦＮｏの周期に比して長くなってしま
い、入力ＦＮｏと検出ＦＮｏとの間で同期しない期間
(図３中の「非同期」)が生じた場合には、検出ＦＮｏは
“２４”、“２５”とカウントアップされ、時刻Ｔ１で
更に１だけカウントアップされて“０”となり、その後
入力ＦＮｏが“２５”の時点で再び“２５”となり、時
刻Ｔ２で再び１だけカウントアップされて“０”とな
り、その後は“１”、“２”、…と１ずつ増加する。

【００９４】立下がり検出回路３７はフレーム番号のＭ
ＳＢの立ち下がり時点を検出し、フレーム番号が“２
５”から“０”に切り替わる時刻Ｔ１でフレーム番号の
ＭＳＢの立ち下がり時点を検出しているので、時刻Ｔ１
で出力禁止回路３８がクロックパルスをセクタ同期信号
として出力する。

【００９５】その後、図３に示すように、２フレーム経
過した時刻Ｔ２で再びフレーム番号が“０”になる。従
来回路では、この時刻Ｔ２でもセクタ同期信号が出力さ
れていた。

【００９６】しかしながら、立ち下がり時点が検出され
た時刻Ｔ２から１０フレームの期間は、出力禁止回路３
８内のインヒビット信号発生カウンタ４４が、ＡＮＤ回
路４５に“Ｌ”の信号を出力して、ＡＮＤ回路４５の出
力を“Ｌ”にすることにより、“Ｈ”のクロックパルス
が出力されないようにしているので、この期間はセクタ
同期信号が出力されない。時刻Ｔ２では、時刻Ｔ１にセ
クタ同期信号が一旦出力されてから２フレーム分の期間
しか経過していないので、セクタ同期信号は出力されな
い。

【００９７】このように、短期間で２回続けてセクタ同
期信号が出力されるような状態であったとしても、出力
禁止回路３８で、セクタ同期信号が出力されることを禁
止しているので、バスコントローラ１０が、ごく短期間
にセクタ同期信号が２回出力されることにより、セクタ
の書込み先をごく短期間で切り替えてしまうことを防止
でき、ほぼ等間隔にセクタ同期信号を出力することがで
きる。

【００９８】従って、検出ＩＤがごく短期間で切り替わ
ることが禁止されるので、従来のように、“３”なるセ
クタ番号に対応するメモリ領域に書き込まれるべきセク
タの大部分が、“４”なるセクタ番号に該当するメモリ
領域に書き込まれることで、セクタが失われることを防
止することができ、各セクタをＲＡＭ１１１の所定のメ
モリ領域に正しく書き込むことができる。

【００９９】以上までは入力ＦＮｏの周期が検出ＦＮｏ
の周期に比して長くなった場合について説明したが、こ
れとは逆に入力ＦＮｏの周期が検出ＦＮｏの周期に比し
て短くなり、例えば図４に示すように、入力ＦＮｏが
“４”以降“２４”までの期間で非同期となった場合、
入力ＦＮｏが“２”の時点で再び同期したような場合に
は、検出ＦＮｏは“２２”、“２３”、“２４”とカウ
ントアップされた後に、入力ＦＮｏが“２”の時点で再
び“２”となる。

【０１００】本実施形態では、デコーダで“０”のフレ
ーム番号を検出する従来とは異なり、立下がり検出回路
３７が、フレーム番号のＭＳＢを検出して、ＭＳＢが
“１”から“０”へと立ち下がる時点に、セクタ同期信
号が出力されるようにされるので、従来と異なり、セク
タ中で先頭のフレームが検出されなかった場合でも、セ
クタ同期信号を出力することができる。

【０１０１】例えば、図４に示すように、検出ＦＮｏが
“２２”、“２３”、“２４”、“２”、“３”、…と
カウントアップされ、“０”が検出されなかった場合で
も、フレーム番号が“２４”から“２”へと切り替わる
とき(図４の時刻Ｔ３)には、フレーム番号のＭＳＢが
“１”から“０”へと立ち下がるので、この時刻Ｔ３で
セクタ同期信号を出力することができる。

【０１０２】セクタ同期信号が出力された時刻Ｔ３で
は、検出ＩＤが“２”から“３”へと切り替わって入力
ＩＤの“３”と一致し、ＲＡＭ１１内におけるセクタの
書込み先が“２”から“３”へと切り替わるので、
“３”なる入力ＩＤに対応するセクタはＲＡＭ１１内に
おいて“３”のセクタ番号に対応するメモリ領域に正し
く書き込まれる。従って、セクタ同期信号が長期間出力
されないために、“３”なる入力ＩＤに対応するセクタ
が、“２”のセクタ番号に対応するメモリ領域に上書き
されてしまい、“２”なる入力ＩＤに対応するセクタが
失われてしまうことを防止することができる。

【０１０３】以上説明したように、本実施形態のフレー
ム番号検出保護回路２２では、短期間にセクタ同期信号
が２回出力されたり、逆に長期間セクタ同期信号が出力
されないことがないため、セクタ同期信号をほぼ一定間
隔で正しく出力することができる。従って、ＲＡＭ１１
へデータを書込む際にも、１セクタずつ所定のメモリ領
域に書き込むことができ、ＥＣＣブロックごとに行なう
エラー訂正を正しく行なうことができる。

【０１０４】更に、本実施形態では、インヒビット信号
発生カウンタ３９が設けられている。このインヒビット
信号発生カウンタ３９は、通常は“Ｈ”を出力している
が、フレーム同期信号が入力された時点から、所定期間
だけ“Ｌ”を出力するようにされている。

【０１０５】この所定期間は、インヒビット信号発生カ
ウンタ３９で、クロック再生回路８から出力されるクロ
ック信号が所定の個数カウントされるまでの期間であ
る。ここでは、フレーム同期信号が入力された時点から
クロック信号が７４４個カウントされるまでの期間
“Ｌ”を出力するようにされている。１フレームは１４
８８ビットであって、クロック信号は１ビットに１個ず
つ出力されているので、１フレームの半分の期間だけ
“Ｌ”がＡＮＤ回路４０に出力される。すると、フレー
ム同期検出保護回路２１からいかなるフレーム同期信号
が出力されようと、ＡＮＤ回路４０の出力は“Ｌ”にな
り、内挿カウンタ３４には、フレーム同期信号が入力さ
れなくなり、内挿カウンタ３４はフレーム番号のカウン
トアップを行なわない。

【０１０６】このため、１フレームの半分という、極め
て短い期間に連続して内挿カウンタ３４に信号が入力さ
れてしまっても、内挿カウンタ３４のフレーム番号はカ
ウントアップされないので、実際に入力されているフレ
ームのフレーム番号と、算出されるフレーム番号との間
にずれが生じてしまうことを防止することができる。

【０１０７】従って、実際のフレーム番号とのずれがな
いフレーム番号に基づいてセクタ同期信号を生成して、
実際のセクタ同期信号とのずれがないセクタ同期信号を
生成することができるので、セクタ同期信号に同期して
ＲＡＭ１１へのデータの書き込みを正しく行なうことが
でき、エラー訂正を正しく行なうことができる。

【０１０８】なお、本実施形態で説明したホストIF回路
１３は、ホストPCに接続するために必要となるものであ
って、CDプレーヤやDVDプレーヤ等の再生機能に特化し
た装置では必ずしも必要なものではない。

【０１０９】また、本実施形態の出力禁止回路３８は、
フレーム同期信号が１０個カウントされる間、次のフレ
ーム同期信号が出力されることを禁止しているが、本発
明はこれに限らず、例えば５個カウントされる間禁止す
るものとしてもよい。

【０１１０】さらに、本実施形態では、出力禁止回路３
８を設けているが、これを設けずに立下がり検出回路３
７だけを設けた構成にしてもよい。この場合には、短期
間に連続してセクタ同期信号が出力されることを防止す
ることはできないが、長期間セクタ同期信号が出力され
ないという事態は防止することができる。

【０１１１】また、本実施形態では、立下がり検出回路
３７が、ＭＳＢ検出回路４１と、ラッチ回路４２と、Ａ
ＮＤ回路４３とを有するものとしているが、本発明はこ
れに限らず、フレーム番号のＭＳＢを検出し、その立ち
下がりを検出することができるような構成であればよ
い。

【０１１２】さらに、本実施形態では、出力禁止回路３
８として、インヒビット信号発生カウンタ４４とＡＮＤ
回路４５とを設けているが、本発明はこれに限らず、セ
クタ同期信号が出力されてから、一定期間セクタ同期信
号が出力されることを禁止することができるような構成
にしてもよい。

【０１１３】また、本実施形態では、フレームデータの
所定位置のビットを、最上位ビットとしているが、本発
明はこれに限らず、セクタの前半に配置されるべきフレ
ームと、後半に配置されるべきフレームとで異なる値を
とるビットであればよく、例えばセクタの前半に奇数の
フレーム番号が、後半に偶数のフレームが配置されるよ
うな構成であれば、フレーム番号の最下位ビットを検出
すればよい。この場合には、フレーム番号の最下位ビッ
トは、セクタの後半、すなわちフレーム番号が偶数のと
きに“０”となり、セクタの前半、すなわちフレーム番
号が奇数のときに“１”となるので、フレーム番号の最
下位ビットが“０”から“１”へと立ち上がる時点を検
出してセクタの区切りを検出し、セクタ同期信号を生成
することができる。

【０１１４】以上本発明のデータ処理装置について詳細
に説明したが、本発明は上記実施例に限定されず、本発
明の主旨を逸脱しない範囲において、種々の改良や変更
をしてもよいのはもちろんである。

【０１１５】

【発明の効果】セクタ同期信号が短時間で連続して出力
されたり、長期間出力されないということがなく、ほぼ
一定間隔でセクタ同期信号を出力することができ、セク
タ同期信号に同期してなされるデータのエラー訂正を正
しく行なうことができる。

【図面の簡単な説明】

【図１】本発明の一例のデータ処理装置におけるフレー
ム番号検出保護回路を説明する図

【図２】フレーム番号とフレーム番号のＭＳＢとの関係
を説明する図

【図３】本発明のデータ処理装置の動作を説明する第１
のタイミングチャート

【図４】本発明のデータ処理装置の動作を説明する第２
のタイミングチャート

【図５】従来のデータ処理装置を示す構成図

【図６】ＲＦデータを説明する図

【図７】従来の同期検出保護回路を説明する図

【図８】従来のフレーム番号検出保護回路を説明する図

【図９】同期パターンを説明する図

【図１０】セクタのフォーマットを示す図

【図１１】復調した１セクタのデータの論理的フォーマ
ットを示す図

【図１２】ＥＣＣブロックのフォーマットを示す図

【図１３】(ａ)：従来のフレーム番号検出保護回路の動
作を説明するタイミングチャート (ｂ)：従来の問題点を説明する第１のタイミングチャー
ト (ｃ)：従来の問題点を説明する第２のタイミングチャー
ト

【符号の説明】

３１……シリアル／パラレル変換回路３２……ラッチ回路３３……フレーム番号検出回路３４……内挿カウンタ３５……同期検出回路３７……立下がり検出回路３８……出力禁止回路

Claims

【特許請求の範囲】

【請求項１】所定数の同期信号とフレームデータとを含
む複数のセクタデータからなるシリアルデータを処理す
るデータ処理装置において、上記同期信号のパターンを基に上記フレームデータの上
記セクタデータ中における順位を示すフレーム番号を検
出するフレーム番号検出回路と、上記フレーム番号が所定数連続して検出されると当該フ
レーム番号を取り込み、フレーム同期信号に応じて取り
込んだフレーム番号をカウントするカウンタと、上記カウンタの出力信号から、当該出力信号に対応する
フレームデータが上記セクタデータの後半部に位置する
ものから前半部に位置するものに変化する時点を検出し
てセクタ同期信号を出力するセクタ同期信号出力回路
と、を有するデータ処理装置。
【請求項２】上記セクタ同期信号出力回路は、上記カウ
ンタの出力信号の所定のビットを監視し、当該ビットの
変化により上記出力信号に対応するフレームデータが上
記セクタデータの後半部に位置するものから前半部に位
置するものに変化する時点を検出する請求項１に記載の
データ処理装置。
【請求項３】上記セクタ同期信号出力回路は、上記セク
タ同期信号を出力してから所定数のフレーム同期信号が
入力されるまでの期間、新たなセクタ同期信号の出力を
禁止する出力禁止回路を含む請求項１又は２に記載のデ
ータ処理装置。