JP2000221531A - 単純マトリックス型表示装置 - Google Patents
単純マトリックス型表示装置Info
- Publication number
- JP2000221531A JP2000221531A JP11026430A JP2643099A JP2000221531A JP 2000221531 A JP2000221531 A JP 2000221531A JP 11026430 A JP11026430 A JP 11026430A JP 2643099 A JP2643099 A JP 2643099A JP 2000221531 A JP2000221531 A JP 2000221531A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- substrate
- display device
- simple matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 高解像度であっても高開口率を有し、コント
ラストが良好な単純マトリックス型表示装置を提供する
こと。 【解決手段】 少なくとも、一対の絶縁性基板と、前記
基板間に配置された表示素子と、前記それぞれの基板上
に配設された帯状電極であって一方の基板に配設された
帯状電極は他方の基板に配設された帯状電極と互いに直
交するように形成された帯状電極と、これらの電極に駆
動電圧を印加するための駆動電圧素子を備えた単純マト
リックス型表示装置において、それぞれの前記基板上に
配設された帯状電極のうち、少なくとも一方の帯状電極
を上部電極と下部電極の２層構造とするとともに、上部
電極の一部が下部電極と重なり合うオーバーラップ構造
とすることを特徴とする単純マトリックス型表示装置。
ラストが良好な単純マトリックス型表示装置を提供する
こと。 【解決手段】 少なくとも、一対の絶縁性基板と、前記
基板間に配置された表示素子と、前記それぞれの基板上
に配設された帯状電極であって一方の基板に配設された
帯状電極は他方の基板に配設された帯状電極と互いに直
交するように形成された帯状電極と、これらの電極に駆
動電圧を印加するための駆動電圧素子を備えた単純マト
リックス型表示装置において、それぞれの前記基板上に
配設された帯状電極のうち、少なくとも一方の帯状電極
を上部電極と下部電極の２層構造とするとともに、上部
電極の一部が下部電極と重なり合うオーバーラップ構造
とすることを特徴とする単純マトリックス型表示装置。
Description
【０００１】
【発明の属する技術分野】本発明は、単純マトリックス
型表示装置に関するものである
型表示装置に関するものである
【０００２】
【従来の技術】従来の単純マトリックス方式の表示パネ
ルの構成は、図２に示すように、一対の基板１０ａおよ
び１０ｂの上に、多数の帯状の電極１２ａ、１２ｂを絶
縁のため間隔をあけて平行に配列し、この基板の間に図
示しない液晶を封入し、かつ、基板はその帯状電極の方
向が互いに直交するように配置される。図３は図２に示
すような表示パネルの平面図を示すもので、上下の帯状
電極１２ａ、１２ｂは直交しており、これらの電極は液
晶を駆動するための走査線駆動回路１６と信号駆動線回
路１４にそれぞれ接続され、また各回路はそれぞれデー
タバス１８ａおよび１８ｂに接続されている。このよう
な表示パネルの電極の駆動は、一方の帯状電極（１２
ａ）を走査電極として、順次、所定の電圧を一定時間印
加する。他方の帯状電極（１２ｂ）は信号電極として、
表示をONにさせる場合には、所定の電圧を印加し、OFF
にさせる場合には、所定の電圧を印加しないことにより
駆動を行うものである。もちろん、これは基本的な駆動
原理であって、実際の液晶には累積応答効果等があるた
め、電圧平均化法や二周波駆動法、多重マトリックス駆
動法などなまざまな駆動方式が採用されている。しかし
ながら、単純マトリックス駆動方式には以下のような問
題があった。すなわち、開口率が小さいという問題であ
る。
ルの構成は、図２に示すように、一対の基板１０ａおよ
び１０ｂの上に、多数の帯状の電極１２ａ、１２ｂを絶
縁のため間隔をあけて平行に配列し、この基板の間に図
示しない液晶を封入し、かつ、基板はその帯状電極の方
向が互いに直交するように配置される。図３は図２に示
すような表示パネルの平面図を示すもので、上下の帯状
電極１２ａ、１２ｂは直交しており、これらの電極は液
晶を駆動するための走査線駆動回路１６と信号駆動線回
路１４にそれぞれ接続され、また各回路はそれぞれデー
タバス１８ａおよび１８ｂに接続されている。このよう
な表示パネルの電極の駆動は、一方の帯状電極（１２
ａ）を走査電極として、順次、所定の電圧を一定時間印
加する。他方の帯状電極（１２ｂ）は信号電極として、
表示をONにさせる場合には、所定の電圧を印加し、OFF
にさせる場合には、所定の電圧を印加しないことにより
駆動を行うものである。もちろん、これは基本的な駆動
原理であって、実際の液晶には累積応答効果等があるた
め、電圧平均化法や二周波駆動法、多重マトリックス駆
動法などなまざまな駆動方式が採用されている。しかし
ながら、単純マトリックス駆動方式には以下のような問
題があった。すなわち、開口率が小さいという問題であ
る。
【０００３】液晶の上下に配置される各帯状電極は、互
いに絶縁するために帯状電極の間には一定のスペースが
設けられている。帯状電極は液晶を挟んで上下の基板に
設けられ、この上下の電極により所定の電圧が表示素子
に印加できる面積は電極が重なり合う部分のみであるた
め、このスペースが、例えば各帯状電極の間隔（電極ピ
ッチ）に対し２０％である場合、前記の電圧印加面積
は、全体のわずか64%になってしまう。これが開口率で
ある。
いに絶縁するために帯状電極の間には一定のスペースが
設けられている。帯状電極は液晶を挟んで上下の基板に
設けられ、この上下の電極により所定の電圧が表示素子
に印加できる面積は電極が重なり合う部分のみであるた
め、このスペースが、例えば各帯状電極の間隔（電極ピ
ッチ）に対し２０％である場合、前記の電圧印加面積
は、全体のわずか64%になってしまう。これが開口率で
ある。
【０００４】液晶の開口率が低い場合、特に表示部のコ
ントラストが低くなってしまう。例えば明時の反射率を
RBとし、暗時の反射率をRDとすると、開口率が100%のと
きコントラストはRB/RDとなる。また、開口率が60%で
は、コントラストはRB/(RD+0.6RB)となる。もしRDが理
想的な値である0%とすると、開口率100%の場合ではコン
トラストは無限に高くなるが、開口率60%の場合ではコ
ントラストは1.7となってしまう。
ントラストが低くなってしまう。例えば明時の反射率を
RBとし、暗時の反射率をRDとすると、開口率が100%のと
きコントラストはRB/RDとなる。また、開口率が60%で
は、コントラストはRB/(RD+0.6RB)となる。もしRDが理
想的な値である0%とすると、開口率100%の場合ではコン
トラストは無限に高くなるが、開口率60%の場合ではコ
ントラストは1.7となってしまう。
【０００５】この問題は、表示装置の解像度が高くなる
場合に顕著な問題になる。例えば、電極間のスペースを
20μｍとしたとき、解像度が100DPI程度の場合、帯状電
極の間隔（電極ピッチ）が254μｍであるため、開口率
は85%確保できるが、300DPIの場合は59%に低下してしま
う。
場合に顕著な問題になる。例えば、電極間のスペースを
20μｍとしたとき、解像度が100DPI程度の場合、帯状電
極の間隔（電極ピッチ）が254μｍであるため、開口率
は85%確保できるが、300DPIの場合は59%に低下してしま
う。
【０００６】この問題を解決する手段として、上下の基
板にできるスペーシング領域を隠すように、ユーザ側の
基板(ユーザが表示装置を閲覧する側にある基板)にブラ
ックマスクを形成する方式がある。これによりコントラ
ストは改善される。しかし、明時の反射率は下がってし
まうため、画面が暗くなってしまうという問題がある。
板にできるスペーシング領域を隠すように、ユーザ側の
基板(ユーザが表示装置を閲覧する側にある基板)にブラ
ックマスクを形成する方式がある。これによりコントラ
ストは改善される。しかし、明時の反射率は下がってし
まうため、画面が暗くなってしまうという問題がある。
【０００７】そこで、この問題を解決するために、例え
ば、特開平4-264528では帯状電極を、順次上下にずらし
て、開口率を高める方法が提案されている。しかしこの
方法では、 1．電極をずらして形成するために煩瑣なプロセスが必
要である。 2．端部に電界が集中するため、絶縁破壊しやすい。 3．上下にずらして形成された電極は、対抗する電極と
のスペーシングが異なるため、液晶に印加される電界が
電極により異なり、液晶に表示ムラができてしまう。 などの問題点がある。
ば、特開平4-264528では帯状電極を、順次上下にずらし
て、開口率を高める方法が提案されている。しかしこの
方法では、 1．電極をずらして形成するために煩瑣なプロセスが必
要である。 2．端部に電界が集中するため、絶縁破壊しやすい。 3．上下にずらして形成された電極は、対抗する電極と
のスペーシングが異なるため、液晶に印加される電界が
電極により異なり、液晶に表示ムラができてしまう。 などの問題点がある。
【０００８】また、特開平5-150250には、一方の基板の
帯状電極を２層構造とする、すなわち透明な絶縁層を介
してその一面側に帯状電極を一定の間隔を開けてストラ
イプ状に配列し、その他面側に帯状電極を前記間隙を埋
めるように一定の間隔を空けてストライプ状に配列する
方法が提案されている。図４（Ａ）はこの方式を示すも
ので、図中、４０は基板、４２ａは上部電極、４２ｂは
下部電極、および４４は絶縁層を示す。この方式では、
原理的には開口率を100%にすることができる。しかしな
がら、この方式には上で述べた２．と３．の問題点の他
以下のような問題もある。すなわち、 1．上部の電極作製時に、エッチング工程における誤差
によりパターンがずれて、重なりができる一方、電極間
にスペーシングができてしまう。（図４（Ｂ）参照）
帯状電極を２層構造とする、すなわち透明な絶縁層を介
してその一面側に帯状電極を一定の間隔を開けてストラ
イプ状に配列し、その他面側に帯状電極を前記間隙を埋
めるように一定の間隔を空けてストライプ状に配列する
方法が提案されている。図４（Ａ）はこの方式を示すも
ので、図中、４０は基板、４２ａは上部電極、４２ｂは
下部電極、および４４は絶縁層を示す。この方式では、
原理的には開口率を100%にすることができる。しかしな
がら、この方式には上で述べた２．と３．の問題点の他
以下のような問題もある。すなわち、 1．上部の電極作製時に、エッチング工程における誤差
によりパターンがずれて、重なりができる一方、電極間
にスペーシングができてしまう。（図４（Ｂ）参照）
【０００９】特に、基板がプラスチック基板の場合、フ
レキシブル性や熱膨張などにより精度の高いエッチング
が困難であり、上記の問題が顕著になる。
レキシブル性や熱膨張などにより精度の高いエッチング
が困難であり、上記の問題が顕著になる。
【００１０】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたものであり、その目的は、高解像度であっ
ても高い開口率を有しコントラストが良好な単純マトリ
ックス型表示装置を提供することにある。
鑑みなされたものであり、その目的は、高解像度であっ
ても高い開口率を有しコントラストが良好な単純マトリ
ックス型表示装置を提供することにある。
【００１１】
【課題を解決するための手段】上記目的は、以下の単純
マトリックス表示装置を提供することにより解決され
る。 （１）少なくとも、一対の絶縁性基板と、前記基板間に
配置された表示素子と、前記それぞれの基板上に配設さ
れた帯状電極であって一方の基板に配設された帯状電極
は他方の基板に配設された帯状電極と互いに直交するよ
うに形成された帯状電極と、これらの電極に駆動電圧を
印加するための駆動電圧素子を備えた単純マトリックス
型表示装置において、それぞれの前記基板上に配設され
た帯状電極のうち、少なくとも一方の帯状電極を上部電
極と下部電極の２層構造とするとともに、上部電極の一
部が下部電極と重なり合うオーバーラップ構造とするこ
とを特徴とする単純マトリックス型表示装置。
マトリックス表示装置を提供することにより解決され
る。 （１）少なくとも、一対の絶縁性基板と、前記基板間に
配置された表示素子と、前記それぞれの基板上に配設さ
れた帯状電極であって一方の基板に配設された帯状電極
は他方の基板に配設された帯状電極と互いに直交するよ
うに形成された帯状電極と、これらの電極に駆動電圧を
印加するための駆動電圧素子を備えた単純マトリックス
型表示装置において、それぞれの前記基板上に配設され
た帯状電極のうち、少なくとも一方の帯状電極を上部電
極と下部電極の２層構造とするとともに、上部電極の一
部が下部電極と重なり合うオーバーラップ構造とするこ
とを特徴とする単純マトリックス型表示装置。
【００１２】ここにおいて、上部電極とは、表示素子側
に位置する電極を意味し、下部電極とは基板側に位置す
る電極を意味する。上記のごときオーバーラップ構造と
することにより、電極形成の際のエッチング時において
パターンのずれが生じたとしても、不要なスペーシング
領域の発生を防止ないし抑制することができる。上記単
純マトリックス型表示装置において、下部電極の幅を上
部電極の幅よりも広くすることがより効果的である。ま
た、上記下部電極の非オーバーラップ部の幅を上部電極
の幅以上とすることが好ましい。さらに、上記上部電極
に印加する電圧よりも、下部電極に印加する電圧を高く
し、均一な電界を表示素子に印加する駆動回路を備えた
単純マトリックス型表示装置とすることが好ましい。
に位置する電極を意味し、下部電極とは基板側に位置す
る電極を意味する。上記のごときオーバーラップ構造と
することにより、電極形成の際のエッチング時において
パターンのずれが生じたとしても、不要なスペーシング
領域の発生を防止ないし抑制することができる。上記単
純マトリックス型表示装置において、下部電極の幅を上
部電極の幅よりも広くすることがより効果的である。ま
た、上記下部電極の非オーバーラップ部の幅を上部電極
の幅以上とすることが好ましい。さらに、上記上部電極
に印加する電圧よりも、下部電極に印加する電圧を高く
し、均一な電界を表示素子に印加する駆動回路を備えた
単純マトリックス型表示装置とすることが好ましい。
【００１３】
【発明の実施の形態】以下に、本発明を詳細に説明す
る。まず図１を用いて本発明の単純マトリックス型表示
装置における電極の構成を説明する。図１（Ａ）は、電
極を形成した基板を示す斜視図であり、図中２０は絶縁
性基板を、２２ａは図示しない表示素子側に設けられる
上部電極を、２２ｂは基板側に設けられる下部電極を、
２４は上部電極と下部電極の間に配設される絶縁層を示
す。図１（Ｂ）は上部電極と下部電極を設けた基板の断
面図を示す。図１（Ｂ）中、ｘはオーバーラップ部の
幅、ｙは非オーバーラップ部の幅を示す。また、非オー
バーラップ部の幅は実効下部電極の幅を示している。本
発明においては、前記のごときオーバーラップ構造を有
する電極を一対の基板の少なくとも一方に設けることを
特徴としている。そして、前記図２および図３で示した
ように、基板に設けた帯状電極が、対向する基板同士で
直交するように基板が配置され、単純マトリックス型の
表示パネルとされる。本発明における絶縁性基板として
は、ガラス製基板の他、PET(ポリエチレンエレフタレー
ト)やPC(ポリカーボネート)等のプラスチック基板が適
用可能である。
る。まず図１を用いて本発明の単純マトリックス型表示
装置における電極の構成を説明する。図１（Ａ）は、電
極を形成した基板を示す斜視図であり、図中２０は絶縁
性基板を、２２ａは図示しない表示素子側に設けられる
上部電極を、２２ｂは基板側に設けられる下部電極を、
２４は上部電極と下部電極の間に配設される絶縁層を示
す。図１（Ｂ）は上部電極と下部電極を設けた基板の断
面図を示す。図１（Ｂ）中、ｘはオーバーラップ部の
幅、ｙは非オーバーラップ部の幅を示す。また、非オー
バーラップ部の幅は実効下部電極の幅を示している。本
発明においては、前記のごときオーバーラップ構造を有
する電極を一対の基板の少なくとも一方に設けることを
特徴としている。そして、前記図２および図３で示した
ように、基板に設けた帯状電極が、対向する基板同士で
直交するように基板が配置され、単純マトリックス型の
表示パネルとされる。本発明における絶縁性基板として
は、ガラス製基板の他、PET(ポリエチレンエレフタレー
ト)やPC(ポリカーボネート)等のプラスチック基板が適
用可能である。
【００１４】本発明に適用できる表示素子としては、液
晶の他、エレクトロクロミック、ケミカルマイクロカプ
セル等の電流電圧駆動可能な表示素子を挙げることがで
きる。前記液晶としては、ネマチック、スメックチッ
ク、コレステリック液晶等が挙げられるが、これらに限
定されるものではない。
晶の他、エレクトロクロミック、ケミカルマイクロカプ
セル等の電流電圧駆動可能な表示素子を挙げることがで
きる。前記液晶としては、ネマチック、スメックチッ
ク、コレステリック液晶等が挙げられるが、これらに限
定されるものではない。
【００１５】本発明に適用できる電極としては、Al、C
u、Au等の金属系の電極が適用可能な他、ITO、SNO等の
酸化物系電極、PEO等の有機物系電極などが適用可能で
ある。
u、Au等の金属系の電極が適用可能な他、ITO、SNO等の
酸化物系電極、PEO等の有機物系電極などが適用可能で
ある。
【００１６】本発明において上部電極と下部電極を絶縁
するために、上部電極と下部電極の間に絶縁性材料が設
けられるが、該絶縁層の材料としては、窒化アルミニウ
ム、酸化アルミニウム、酸化珪素、酸化ベリリウム、炭
化珪素などが適用可能である。特に、窒化アルミニウム
は耐圧が高く、安価であるので望ましい材料である。前
記絶縁層材料が有する耐圧は10KV/mm以上であることが
望ましい。絶縁層の膜厚は、オーバーラップした上部電
極と下部電極に発生する電圧に耐えうる膜厚に設計する
必要がある。尚、その他の構成としては、基板に例え
ば、反射層や遮光層等の機能層を設けてもよいことはも
ちろんである。
するために、上部電極と下部電極の間に絶縁性材料が設
けられるが、該絶縁層の材料としては、窒化アルミニウ
ム、酸化アルミニウム、酸化珪素、酸化ベリリウム、炭
化珪素などが適用可能である。特に、窒化アルミニウム
は耐圧が高く、安価であるので望ましい材料である。前
記絶縁層材料が有する耐圧は10KV/mm以上であることが
望ましい。絶縁層の膜厚は、オーバーラップした上部電
極と下部電極に発生する電圧に耐えうる膜厚に設計する
必要がある。尚、その他の構成としては、基板に例え
ば、反射層や遮光層等の機能層を設けてもよいことはも
ちろんである。
【００１７】本方式を適用する表示装置の解像度として
は、もちろん制限はないが、300DPI以上が有効である。
は、もちろん制限はないが、300DPI以上が有効である。
【００１８】また、一方の基板には本発明のオーバーラ
ップ構造の電極を作製し、他方の基板に設ける帯状電極
のスペーシング領域にはブラックマスクを形成してコン
トラストを改善することも可能である。この場合、オー
バーラップ構造の電極はユーザと反対側に設けられ、ブ
ラックマスクを作製した基板がユーザ側となる。
ップ構造の電極を作製し、他方の基板に設ける帯状電極
のスペーシング領域にはブラックマスクを形成してコン
トラストを改善することも可能である。この場合、オー
バーラップ構造の電極はユーザと反対側に設けられ、ブ
ラックマスクを作製した基板がユーザ側となる。
【００１９】本発明においては、下部電極の幅を上電極
の電極幅よりも広くすることがより効果的である。あら
かじめ、上部電極よりも下部電極を広く設計しておくこ
とにより、上部電極と下部電極のオーバーラップ部にお
いては、下部電極に電圧印可したとき、シールド効果が
働き電界が上には出ないため、上部と下部で同程度の絵
素領域を得ることができる。下部電極幅に対するオーバ
ーラップ部の幅の割合（ｘ／下部電極幅）は５％以上、
４４％以下が望ましい。５％より小さいと、製造上パタ
ーニングのずれにより、スペーシングが生じたり、近接
した上下電極のエッジ間に電界集中が生じるためか、絶
縁破壊が発生しやすくなる。また、４４％より大きいと
絶縁のために必要なスペースを開けることができなくな
るので、４４％以下とすることが望ましい。
の電極幅よりも広くすることがより効果的である。あら
かじめ、上部電極よりも下部電極を広く設計しておくこ
とにより、上部電極と下部電極のオーバーラップ部にお
いては、下部電極に電圧印可したとき、シールド効果が
働き電界が上には出ないため、上部と下部で同程度の絵
素領域を得ることができる。下部電極幅に対するオーバ
ーラップ部の幅の割合（ｘ／下部電極幅）は５％以上、
４４％以下が望ましい。５％より小さいと、製造上パタ
ーニングのずれにより、スペーシングが生じたり、近接
した上下電極のエッジ間に電界集中が生じるためか、絶
縁破壊が発生しやすくなる。また、４４％より大きいと
絶縁のために必要なスペースを開けることができなくな
るので、４４％以下とすることが望ましい。
【００２０】さらに、上部電極幅より下部電極の非オー
バーラップ部の幅（ｙ）を広くすることが効果的であ
る。上部電極のエッジ付近では下部電極の電気力線が集
中し、対向する基板の電極との間に十分な平行電界が得
られないため、上部電極と実効的に同じ幅の電極幅をえ
るために下部電極は非オーバーラップ部を上部の電極幅
より広くすることが効果的である。
バーラップ部の幅（ｙ）を広くすることが効果的であ
る。上部電極のエッジ付近では下部電極の電気力線が集
中し、対向する基板の電極との間に十分な平行電界が得
られないため、上部電極と実効的に同じ幅の電極幅をえ
るために下部電極は非オーバーラップ部を上部の電極幅
より広くすることが効果的である。
【００２１】さらに、本発明の単純マトリックス型表示
装置の駆動手段として、下部電極に印加する電圧の方を
上部電極に印加する電圧より高くし、均一な電界を表示
素子に印加する駆動回路を備えることが効果的である。
装置の駆動手段として、下部電極に印加する電圧の方を
上部電極に印加する電圧より高くし、均一な電界を表示
素子に印加する駆動回路を備えることが効果的である。
【００２２】スペーシングは上部電極と下部電極では異
なるため、液晶にかかる電界強度が異なってしまう。こ
のため、上部の電極に印加する電圧よりも、下部の電極
に印加する電圧の方を高くし、常に均一な電界を液晶に
印加することが有効である。
なるため、液晶にかかる電界強度が異なってしまう。こ
のため、上部の電極に印加する電圧よりも、下部の電極
に印加する電圧の方を高くし、常に均一な電界を液晶に
印加することが有効である。
【００２３】印加電圧としては、上部電極に印加する電
圧をV0とした場合、たとえば、絶縁層が抵抗性の高い材
料である場合は、表示素子の導電率Ρ1、上部電極と対
向基板の電極とのスペーシングD1、絶縁層の導電率、ス
ペーシングをD2とすると、下部電極に印加する電圧はV=
V0 (Ρ1D1+Ρ2D2) /Ρ1D1程度がよい。また、容量性の
高い絶縁層の場合、V=V0(Ε2D1+Ε1D2)/D1Ε2程度がよ
い。もちろん、対向基板の電極の保護用絶縁層がある場
合や、機能膜を具備した場合はこれらを考慮にいれて電
圧を決定する必要がある。
圧をV0とした場合、たとえば、絶縁層が抵抗性の高い材
料である場合は、表示素子の導電率Ρ1、上部電極と対
向基板の電極とのスペーシングD1、絶縁層の導電率、ス
ペーシングをD2とすると、下部電極に印加する電圧はV=
V0 (Ρ1D1+Ρ2D2) /Ρ1D1程度がよい。また、容量性の
高い絶縁層の場合、V=V0(Ε2D1+Ε1D2)/D1Ε2程度がよ
い。もちろん、対向基板の電極の保護用絶縁層がある場
合や、機能膜を具備した場合はこれらを考慮にいれて電
圧を決定する必要がある。
【００２４】
【実施例】以下に実施例を挙げて本発明を具体的に説明
するが、本発明はこれによって制限されるものではな
い。 実施例1 本発明の単純マトリックスコレステリック液晶の断面を
示す。基板１としては厚さ100μｍのポリエチレンテレ
フタレート(PET)上に、遮光剤（東京応化製：商品名Ｂ
ＫＲ）により遮光層を1μｍ形成したものを使用した。
基板1には、本発明の下部電極と上部電極の２層がオー
バーラップ構造になっている帯状電極が形成された。即
ち、厚みが200ÅであるところのITO製の帯状電極を、厚
みが1μｍであるところの窒化アルミニウムの絶縁層を
介して上下に2層形成された。上部及び下部の電極のピ
ッチはそれぞれ174μｍである。上部電極の幅は86μ
ｍ、下部電極の幅は108μｍであり、下部電極と上部電
極のオーバーラップ部の幅は10μｍである。この場合、
下部電極に対するオーバーラップ部の割合は９．２％で
あり、また、下部電極の非オーバーラップ部は88μｍで
あり、上部電極の幅86μｍより広くなっている。
するが、本発明はこれによって制限されるものではな
い。 実施例1 本発明の単純マトリックスコレステリック液晶の断面を
示す。基板１としては厚さ100μｍのポリエチレンテレ
フタレート(PET)上に、遮光剤（東京応化製：商品名Ｂ
ＫＲ）により遮光層を1μｍ形成したものを使用した。
基板1には、本発明の下部電極と上部電極の２層がオー
バーラップ構造になっている帯状電極が形成された。即
ち、厚みが200ÅであるところのITO製の帯状電極を、厚
みが1μｍであるところの窒化アルミニウムの絶縁層を
介して上下に2層形成された。上部及び下部の電極のピ
ッチはそれぞれ174μｍである。上部電極の幅は86μ
ｍ、下部電極の幅は108μｍであり、下部電極と上部電
極のオーバーラップ部の幅は10μｍである。この場合、
下部電極に対するオーバーラップ部の割合は９．２％で
あり、また、下部電極の非オーバーラップ部は88μｍで
あり、上部電極の幅86μｍより広くなっている。
【００２５】この基板の作製は、まずポリエチレンテレ
フタレートフィルム上に遮光層をロールコート塗布によ
り形成し、次にITOをスパッタリングにより形成した
後、フォトリソグラフィー工程によりパターニングを行
って下部電極を形成し、その後窒化アルミニウムからな
る絶縁層をスパッタリングにより形成し、さらに上部電
極を前記下部電極と同様に形成することによって行っ
た。また、前記基板に対抗する基板は、厚みが100μｍ
のポリエチレンサルファイド（ＰＥＳ）を使用した。こ
の基板上にITOをスパッタリングにより厚さ200Åに形成
した後、フォトリソグラフィー工程によりパターニング
を行い、86μｍピッチで、スペーシング10μｍおよび電
極幅76μｍの帯状電極を作製した。上記のパターニング
はデジタルレーザパターニング法(SID 98 DIGEST"A NEW
CONDUCTOR STRUCTURE FOR PLASTIC LCD APPLICATIONS
UTILIZING "ALL DRY" DIGITAL LASER PATTERNING)を用
いた。
フタレートフィルム上に遮光層をロールコート塗布によ
り形成し、次にITOをスパッタリングにより形成した
後、フォトリソグラフィー工程によりパターニングを行
って下部電極を形成し、その後窒化アルミニウムからな
る絶縁層をスパッタリングにより形成し、さらに上部電
極を前記下部電極と同様に形成することによって行っ
た。また、前記基板に対抗する基板は、厚みが100μｍ
のポリエチレンサルファイド（ＰＥＳ）を使用した。こ
の基板上にITOをスパッタリングにより厚さ200Åに形成
した後、フォトリソグラフィー工程によりパターニング
を行い、86μｍピッチで、スペーシング10μｍおよび電
極幅76μｍの帯状電極を作製した。上記のパターニング
はデジタルレーザパターニング法(SID 98 DIGEST"A NEW
CONDUCTOR STRUCTURE FOR PLASTIC LCD APPLICATIONS
UTILIZING "ALL DRY" DIGITAL LASER PATTERNING)を用
いた。
【００２６】上記のようにして用意した２層電極構造を
有する基板の上に、上部電極がスペーサーに接するよう
にスペーサーを湿式散布し、さらにこの上にもう一方の
基板をその帯状電極が、２層構造の帯状電極と直交する
ように配置した。両基板の間にコレステリック液晶を注
入して表示装置とした。
有する基板の上に、上部電極がスペーサーに接するよう
にスペーサーを湿式散布し、さらにこの上にもう一方の
基板をその帯状電極が、２層構造の帯状電極と直交する
ように配置した。両基板の間にコレステリック液晶を注
入して表示装置とした。
【００２７】スペーサは、接着剤付の5μｍ径球状スペ
ーサー（早川ゴム社製 ハヤビーズL-25）を使用した。
また、液晶は、正の誘電率異方性を有するネマチック液
晶（メルク社製 ZLI4389）、右旋性のカイラル剤（メ
ルク社製 CB15）および右旋性のカイラル剤（メルク社
製 CE2）を混合することにより得た、ブルーの色光を
選択反射するコレステリック液晶を用いた。以上の工程
を室温で行った後、スペーサーと両基板を接着するた
め、110℃に加熱して、30分間保持し表示セルとした。
ーサー（早川ゴム社製 ハヤビーズL-25）を使用した。
また、液晶は、正の誘電率異方性を有するネマチック液
晶（メルク社製 ZLI4389）、右旋性のカイラル剤（メ
ルク社製 CB15）および右旋性のカイラル剤（メルク社
製 CE2）を混合することにより得た、ブルーの色光を
選択反射するコレステリック液晶を用いた。以上の工程
を室温で行った後、スペーサーと両基板を接着するた
め、110℃に加熱して、30分間保持し表示セルとした。
【００２８】この場合、上部電極が液晶側に配置されて
いる。２層化されたオーバーラップ構造を有する電極は
信号制御用駆動電源に接続され、他方の基板に設けられ
ている帯状電極は走査用駆動電源に接続されている。
いる。２層化されたオーバーラップ構造を有する電極は
信号制御用駆動電源に接続され、他方の基板に設けられ
ている帯状電極は走査用駆動電源に接続されている。
【００２９】表示駆動は以下のようにおこなった。走査
線はパルス幅50MS、30V0-Pの正負の矩形パルスを順次印
加した。走査線Nに電圧印可した場合、N-1なる走査線は
アースとし、0Vとした。この時、信号線に表示がONの場
合は、上部電極には5V0-Pの正負の矩形パルス下部電極
には6V0-Pを印加する。これにより所望の画素に、信号
線に対応した反射率変化が生じ、表示が可能となる。
線はパルス幅50MS、30V0-Pの正負の矩形パルスを順次印
加した。走査線Nに電圧印可した場合、N-1なる走査線は
アースとし、0Vとした。この時、信号線に表示がONの場
合は、上部電極には5V0-Pの正負の矩形パルス下部電極
には6V0-Pを印加する。これにより所望の画素に、信号
線に対応した反射率変化が生じ、表示が可能となる。
【００３０】比較例1 両基板とも、帯状電極として電極ピッチ84μｍ、電極幅
64μｍ、電極間のスペーシング20μｍの帯状電極を作製
する他は、実施例と同様にして表示装置を作製した。
64μｍ、電極間のスペーシング20μｍの帯状電極を作製
する他は、実施例と同様にして表示装置を作製した。
【００３１】［評価結果］実施例１と比較例１表示装置
のコントラストを測定し、それぞれ9.5と2.4を得た。こ
れにより、本実施例が高いコントラストを得られること
が確認された。反射率は実施例の方が比較例より若干低
かったが、見かけ上、ほとんど差がなかった。(実施例
19%、比較例 25%)
のコントラストを測定し、それぞれ9.5と2.4を得た。こ
れにより、本実施例が高いコントラストを得られること
が確認された。反射率は実施例の方が比較例より若干低
かったが、見かけ上、ほとんど差がなかった。(実施例
19%、比較例 25%)
【００３２】
【発明の効果】本発明なる表示素子を挟んで上下に配置
した電極を具備した基板のうち、少なくとも一方におい
て、電極を上下に2層化するとともに、上部の電極の一
部が下部の電極と重なり合うオーバーラップ構造とする
ことを特徴とする単純マトリックス型表示装置によれ
ば、高解像度かつコントラストの高い表示装置を得るこ
とができる
した電極を具備した基板のうち、少なくとも一方におい
て、電極を上下に2層化するとともに、上部の電極の一
部が下部の電極と重なり合うオーバーラップ構造とする
ことを特徴とする単純マトリックス型表示装置によれ
ば、高解像度かつコントラストの高い表示装置を得るこ
とができる
【図１】本発明のオーバーラップ構造を有する電極を示
す図であり、図１（Ａ）はその斜視図を、図１（Ｂ）は
その断面図を示す。
す図であり、図１（Ａ）はその斜視図を、図１（Ｂ）は
その断面図を示す。
【図２】単純マトリックス表示装置の表示パネル構造を
示す斜視図である。
示す斜視図である。
【図３】単純マトリックス表示装置の表示パネル構造を
示す平面図である。
示す平面図である。
【図４】従来の電極が2層化された基板の概略図であ
る。
る。
２０ 基板 ２２ａ 上部電極 ２２ｂ 下部電極 ２４ 絶縁層 ｘ オーバーラップ部の幅 ｙ 非オーバーラップ部の幅
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 GA05 GA13 GA17 JB25 JB34 JB52 MA17 MA29 MA30 NA07 NA22 PA01 PA03 PA06 QA07 QA08 2H093 NA07 NA17 NA23 NB01 ND04 ND22 ND52 NE02 NE10
Claims (4)
- 【請求項１】 少なくとも、一対の絶縁性基板と、前記
基板間に配置された表示素子と、前記それぞれの基板上
に配設された帯状電極であって一方の基板に配設された
帯状電極は他方の基板に配設された帯状電極と互いに直
交するように形成された帯状電極と、これらの電極に駆
動電圧を印加するための駆動電圧素子を備えた単純マト
リックス型表示装置において、それぞれの前記基板上に
配設された帯状電極のうち、少なくとも一方の帯状電極
を上部電極と下部電極の２層構造とするとともに、上部
電極の一部が下部電極と重なり合うオーバーラップ構造
とすることを特徴とする単純マトリックス型表示装置。 - 【請求項２】 下部電極の幅を上部電極の幅よりも広く
することを特徴とする請求項１に記載の単純マトリック
ス型表示装置。 - 【請求項３】 下部電極の非オーバーラップ部の幅を上
部の電極の幅以上とすることを特徴とする請求項１に記
載の単純マトリックス型表示装置。 - 【請求項４】 上部の電極により印加する電圧よりも、
下部の電極に印加する電圧を高くし、均一な電界を表示
素子に印加する駆動回路を備えたことを特徴とする請求
項１に記載の単純マトリックス型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11026430A JP2000221531A (ja) | 1999-02-03 | 1999-02-03 | 単純マトリックス型表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11026430A JP2000221531A (ja) | 1999-02-03 | 1999-02-03 | 単純マトリックス型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000221531A true JP2000221531A (ja) | 2000-08-11 |
Family
ID=12193307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11026430A Pending JP2000221531A (ja) | 1999-02-03 | 1999-02-03 | 単純マトリックス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000221531A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101463629B1 (ko) * | 2008-12-24 | 2014-12-05 | 엘지디스플레이 주식회사 | 액정 렌즈 장치 |
| WO2017029960A1 (ja) * | 2015-08-14 | 2017-02-23 | ソニー株式会社 | 液晶装置および表示装置 |
-
1999
- 1999-02-03 JP JP11026430A patent/JP2000221531A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101463629B1 (ko) * | 2008-12-24 | 2014-12-05 | 엘지디스플레이 주식회사 | 액정 렌즈 장치 |
| WO2017029960A1 (ja) * | 2015-08-14 | 2017-02-23 | ソニー株式会社 | 液晶装置および表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3613573B2 (ja) | 液晶表示装置及びその製造方法 | |
| TW575768B (en) | Liquid crystal display panel with wide viewing angle which can be easily manufactured | |
| EP0390225B1 (en) | Liquid-crystal display device | |
| KR19980040331A (ko) | 액정 표시 소자 및 그 제조방법 | |
| US5161043A (en) | Method of forming liquid crystal display device with molybdenum shading layer over ITO electrodes | |
| JPH10221705A (ja) | 液晶表示素子 | |
| KR100254870B1 (ko) | 액정 표시 장치의 칼라 필터 구조 및 그 제조 방법 | |
| JP2007052368A (ja) | 液晶表示装置 | |
| US5323252A (en) | Liquid crystal display device with opaque metal electrodes parallel to transparent electrodes with notch at their intersection | |
| KR100652049B1 (ko) | 액정표시장치 | |
| US5432625A (en) | Display screen having opaque conductive optical mask and TFT of semiconductive, insulating, and conductive layers on first transparent conductive film | |
| KR100593315B1 (ko) | 박막 트랜지스터 어레이 패널 및 액정표시장치 | |
| US5227899A (en) | Liquid crystal display device with low resistance film separated from one of two adjacent electrodes by an insulating film | |
| JP2000221531A (ja) | 単純マトリックス型表示装置 | |
| KR20060131316A (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조방법 | |
| JPH0128386B2 (ja) | ||
| KR20050001954A (ko) | 횡전계 방식의 액정표시장치 및 그의 제조방법 | |
| JP3603656B2 (ja) | 表示用電極基板の製造方法 | |
| KR101252082B1 (ko) | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20070016629A (ko) | 터치 스크린 일체형 액정표시장치 | |
| JP2756147B2 (ja) | 液晶表示装置 | |
| JP2520604B2 (ja) | 液晶素子及びその製造方法 | |
| JP2001108999A (ja) | 液晶素子 | |
| JP2004170852A (ja) | 表示装置 | |
| KR100348994B1 (ko) | 인 플레인 스위칭 모드의 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |