JP2000216635A - ミクサ回路 - Google Patents
ミクサ回路Info
- Publication number
- JP2000216635A JP2000216635A JP11017879A JP1787999A JP2000216635A JP 2000216635 A JP2000216635 A JP 2000216635A JP 11017879 A JP11017879 A JP 11017879A JP 1787999 A JP1787999 A JP 1787999A JP 2000216635 A JP2000216635 A JP 2000216635A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- capacitor
- transmission line
- diode
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】 バイアスが印加でき、比較的低いＬＯ電力で
も良好な変換損失が得られるミクサ回路の提供。 【解決手段】 ダイオード１、２の互いに極性が異なる
１端の電極を接続し、互いに極性が異なるもう１端の電
極を直列に接続された２つのキャパシタ１６、１７を介
して接続する。キャパシタ１６、１７は直流を阻止す
る。したがって、バイアス入力端子２３にバイアス電圧
を印加すると、ダイオード１、２にバイアス電圧が印加
される。このバイアス電圧を制御することにより良好な
変換損失が得られる。
も良好な変換損失が得られるミクサ回路の提供。 【解決手段】 ダイオード１、２の互いに極性が異なる
１端の電極を接続し、互いに極性が異なるもう１端の電
極を直列に接続された２つのキャパシタ１６、１７を介
して接続する。キャパシタ１６、１７は直流を阻止す
る。したがって、バイアス入力端子２３にバイアス電圧
を印加すると、ダイオード１、２にバイアス電圧が印加
される。このバイアス電圧を制御することにより良好な
変換損失が得られる。
Description
【０００１】
【発明の属する技術分野】本発明はミクサ回路に関し、
特に複数のダイオードを用いたミクサ回路に関する。
特に複数のダイオードを用いたミクサ回路に関する。
【０００２】
【従来の技術】図１０は従来のミクサ回路の一例の回路
図である。同図を参照して、局部発振波（ＬＯ）の２倍
波（周期が局部発振波の２倍の波）と、信号波（ＲＦ）
を混合する従来のダイオードミクサの構成は、例えば、
互いに逆極性の電極同士を並列に接続した２つのダイオ
ード１，２と、局部発振波ＬＯを抑制するために設けら
れた先端開放の伝送線路３と、信号波ＲＦを阻止し中間
周波数波（ＩＦ）を取り出すための伝送線路４およびラ
ジアルスタブ７と、信号波ＲＦを抑圧する先端短絡の伝
送線路５，６と、ＲＦ整合回路８と、ＬＯ整合回路９と
を備えている。
図である。同図を参照して、局部発振波（ＬＯ）の２倍
波（周期が局部発振波の２倍の波）と、信号波（ＲＦ）
を混合する従来のダイオードミクサの構成は、例えば、
互いに逆極性の電極同士を並列に接続した２つのダイオ
ード１，２と、局部発振波ＬＯを抑制するために設けら
れた先端開放の伝送線路３と、信号波ＲＦを阻止し中間
周波数波（ＩＦ）を取り出すための伝送線路４およびラ
ジアルスタブ７と、信号波ＲＦを抑圧する先端短絡の伝
送線路５，６と、ＲＦ整合回路８と、ＬＯ整合回路９と
を備えている。
【０００３】この回路の主な回路素子はダイオードと伝
送線路であり、簡素な回路構成である。また局部発振波
ＬＯとして基本波を使用する場合に比べ、半分の周波数
を使用できるため、この回路は高出力の局部発振波ＬＯ
を得るのが難しいミリ波帯以上で動作するミクサに多く
適用されている。
送線路であり、簡素な回路構成である。また局部発振波
ＬＯとして基本波を使用する場合に比べ、半分の周波数
を使用できるため、この回路は高出力の局部発振波ＬＯ
を得るのが難しいミリ波帯以上で動作するミクサに多く
適用されている。
【０００４】
【発明が解決しようとする課題】しかしながら、この回
路では一般に変換損失のＬＯ電力依存性が強く、比較的
ＬＯ電力が低い場合には変換損失が大きくなるという課
題があった。例えば文献「アイ・イー・イー・イー・エ
ム・テー・テー・シンポジウム・ダイジェスト」の１９
９１年、第１０３７〜１０３９頁（Ｄ．Ｂｌａｃｋｗｅ
ｌｌ等、”９４ＧＨｚ Ｓｕｂｈａｒｍｏｎｉｃａｌｌ
ｙ Ｐｕｍｐｅｄ Ｍｉｘｅｒ”，ＩＥＥＥ ＭＴＴ−
Ｓ，Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｍｉｃｒｏｗａｖｅ
Ｃｏｎｆｅｒｅｎｃｅ，Ｄｉｇｅｓｔ １９９１，ｐ
ｐ．１０３７−１０３９，１９９１年）には、変換損失
のＬＯ電力依存性が記載されている。
路では一般に変換損失のＬＯ電力依存性が強く、比較的
ＬＯ電力が低い場合には変換損失が大きくなるという課
題があった。例えば文献「アイ・イー・イー・イー・エ
ム・テー・テー・シンポジウム・ダイジェスト」の１９
９１年、第１０３７〜１０３９頁（Ｄ．Ｂｌａｃｋｗｅ
ｌｌ等、”９４ＧＨｚ Ｓｕｂｈａｒｍｏｎｉｃａｌｌ
ｙ Ｐｕｍｐｅｄ Ｍｉｘｅｒ”，ＩＥＥＥ ＭＴＴ−
Ｓ，Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｍｉｃｒｏｗａｖｅ
Ｃｏｎｆｅｒｅｎｃｅ，Ｄｉｇｅｓｔ １９９１，ｐ
ｐ．１０３７−１０３９，１９９１年）には、変換損失
のＬＯ電力依存性が記載されている。
【０００５】ＬＯ電力が比較的高い１０〜２０ｄＢｍの
場合、変換損失は１５ｄＢ以下であるが、ＬＯ電力が７
ｄＢｍになった場合には、変換損失は３０ｄＢと急激に
大きくなる。
場合、変換損失は１５ｄＢ以下であるが、ＬＯ電力が７
ｄＢｍになった場合には、変換損失は３０ｄＢと急激に
大きくなる。
【０００６】ＬＯとして基本波を使用する場合に比べ、
半分の周波数を使用できるとはいえ、なお高い周波数に
おいて高いＬＯ電力（〜１０ｄＢｍ以上）が必要である
という課題があった。
半分の周波数を使用できるとはいえ、なお高い周波数に
おいて高いＬＯ電力（〜１０ｄＢｍ以上）が必要である
という課題があった。
【０００７】また、ダイオードミクサにおいては、良好
な変換損失を得るためにダイオードにバイアスを加える
方法は一般に行われている。しかしながら、従来例で記
載したミクサ回路においては、異極同士（アノードとカ
ソード）が直接接続された両方のダイオードに対し順方
向電圧を同時に加えることはできなかった。
な変換損失を得るためにダイオードにバイアスを加える
方法は一般に行われている。しかしながら、従来例で記
載したミクサ回路においては、異極同士（アノードとカ
ソード）が直接接続された両方のダイオードに対し順方
向電圧を同時に加えることはできなかった。
【０００８】したがって、バイアスが印加でき、比較的
低いＬＯ電力でも良好な変換損失が得られる回路構成が
望まれていた。
低いＬＯ電力でも良好な変換損失が得られる回路構成が
望まれていた。
【０００９】そこで本発明の目的は、バイアスが印加で
き、比較的低いＬＯ電力でも良好な変換損失が得られる
ミクサ回路を提供することにある。
き、比較的低いＬＯ電力でも良好な変換損失が得られる
ミクサ回路を提供することにある。
【００１０】
【課題を解決するための手段】前記課題を解決するため
に本発明は、第１ダイオードと第２ダイオードとを含む
ミクサ回路であって、その回路を前記第１及び第２ダイ
オードの一端を逆極性で接続し、前記第１ダイオードの
他端にその一端が接続される第１容量素子と、前記第２
ダイオードの他端にその一端が接続される第２容量素子
と、前記第１ダイオードの他端にその一端が接続される
第１伝送線路と、この第１伝送線路の他端と接地間に接
続される第３容量と、前記第１伝送線路の他端にその一
端が接続される第１抵抗と、前記第２ダイオードの他端
にその一端が接続されその他端が接地される第２伝送線
路とを含み、前記第１及び第２容量素子の他端は相互に
接続され、その接続点に第１信号が入力され、前記第１
及び第２ダイオードの一端に第２信号が入力され、これ
ら第１及び第２信号が混合されることを特徴とする。
に本発明は、第１ダイオードと第２ダイオードとを含む
ミクサ回路であって、その回路を前記第１及び第２ダイ
オードの一端を逆極性で接続し、前記第１ダイオードの
他端にその一端が接続される第１容量素子と、前記第２
ダイオードの他端にその一端が接続される第２容量素子
と、前記第１ダイオードの他端にその一端が接続される
第１伝送線路と、この第１伝送線路の他端と接地間に接
続される第３容量と、前記第１伝送線路の他端にその一
端が接続される第１抵抗と、前記第２ダイオードの他端
にその一端が接続されその他端が接地される第２伝送線
路とを含み、前記第１及び第２容量素子の他端は相互に
接続され、その接続点に第１信号が入力され、前記第１
及び第２ダイオードの一端に第２信号が入力され、これ
ら第１及び第２信号が混合されることを特徴とする。
【００１１】本発明によれば、第１及び第２ダイオード
にバイアス電圧を印加することが可能となり、これによ
り比較的低いＬＯ電力でも良好な変換損失が得られる。
にバイアス電圧を印加することが可能となり、これによ
り比較的低いＬＯ電力でも良好な変換損失が得られる。
【００１２】本発明では、第１及び第２ダイオードにバ
イアス電圧を印加するため、両ダイオードの他端間に直
流阻止用の容量素子を接続している。
イアス電圧を印加するため、両ダイオードの他端間に直
流阻止用の容量素子を接続している。
【００１３】一方、この種のミクサ回路の一例が、
（１）特開平１−８６３０７号公報、（２）特開平１−
１４９１１９号公報、（３）特開平１−１７５０１４号
公報、（４）特開平３−２１９７１２号公報、（５）特
開平８−１４８９３９号公報（以下、夫々先行技術１〜
５という）に開示されている。
（１）特開平１−８６３０７号公報、（２）特開平１−
１４９１１９号公報、（３）特開平１−１７５０１４号
公報、（４）特開平３−２１９７１２号公報、（５）特
開平８−１４８９３９号公報（以下、夫々先行技術１〜
５という）に開示されている。
【００１４】先行技術１〜４には第１及び第２ダイオー
ドにバイアス電圧を印加する構成が開示されており、先
行技術５にはダイオードに順電圧のバイアスを印加する
必要のない構成が開示されている。
ドにバイアス電圧を印加する構成が開示されており、先
行技術５にはダイオードに順電圧のバイアスを印加する
必要のない構成が開示されている。
【００１５】しかし、先行技術１では９０度ハイブリッ
ド、先行技術２ではストリップ／スロット変換器、先行
技術３ではコイル、先行技術４ではラットレース形ハイ
ブリッド、先行技術５ではブランチラインハイブリッド
を介して、夫々第１及び第２ダイオードの他端同士が接
続されており、本発明と構成が全く相違する。
ド、先行技術２ではストリップ／スロット変換器、先行
技術３ではコイル、先行技術４ではラットレース形ハイ
ブリッド、先行技術５ではブランチラインハイブリッド
を介して、夫々第１及び第２ダイオードの他端同士が接
続されており、本発明と構成が全く相違する。
【００１６】又、先行技術１〜３では局部発振波（Ｌ
Ｏ）と信号波（ＲＦ）は夫々、上記９０度ハイブリッ
ド、ストリップ／スロット変換器またはコイルにおいて
混合され、ダイオードに入力されるのに対し、本発明で
は異極同士が接続されたダイオードペアの一端から局部
発振波（ＬＯ）、そのダイオードペアの他端から信号波
（ＲＦ）が入力されるので、この点についても先行技術
１〜３は本発明と構成が全く相違する。
Ｏ）と信号波（ＲＦ）は夫々、上記９０度ハイブリッ
ド、ストリップ／スロット変換器またはコイルにおいて
混合され、ダイオードに入力されるのに対し、本発明で
は異極同士が接続されたダイオードペアの一端から局部
発振波（ＬＯ）、そのダイオードペアの他端から信号波
（ＲＦ）が入力されるので、この点についても先行技術
１〜３は本発明と構成が全く相違する。
【００１７】さらに、本発明は局部発振波（ＬＯ）の２
倍波と信号波（ＲＦ）とを混合するダイオードミクサ
（サブハーモニックミクサ）であるのに対し、上記先行
技術１〜５は全て局部発振波（ＬＯ）と信号波（ＲＦ）
とを混合する基本波ミクサであり、この点においても上
記先行技術１〜５は本発明と構成が全く相違する。
倍波と信号波（ＲＦ）とを混合するダイオードミクサ
（サブハーモニックミクサ）であるのに対し、上記先行
技術１〜５は全て局部発振波（ＬＯ）と信号波（ＲＦ）
とを混合する基本波ミクサであり、この点においても上
記先行技術１〜５は本発明と構成が全く相違する。
【００１８】
【発明の実施の形態】まず、本発明の概要について説明
する。
する。
【００１９】以下、本発明の実施の形態について添付図
面を参照しながら説明する。まず、第１の実施の形態に
ついて説明する。図１は本発明のミクサ回路の第１の実
施の形態の構成図である。なお、以下の図において、従
来例と同様の構成部分には同一番号を付し、その説明を
省略する。
面を参照しながら説明する。まず、第１の実施の形態に
ついて説明する。図１は本発明のミクサ回路の第１の実
施の形態の構成図である。なお、以下の図において、従
来例と同様の構成部分には同一番号を付し、その説明を
省略する。
【００２０】図１を参照して、ダイオード１、２の互い
に極性が異なる１端の電極を接続し、互いに極性が異な
るもう１端の電極を直列に接続された２つのキャパシタ
（容量素子）１６、１７を介して接続する。
に極性が異なる１端の電極を接続し、互いに極性が異な
るもう１端の電極を直列に接続された２つのキャパシタ
（容量素子）１６、１７を介して接続する。
【００２１】伝送線路５の１端はダイオード１とキャパ
シタ１６の接続点へ結線し、もう１端はキャパシタ１０
を介して接地する。
シタ１６の接続点へ結線し、もう１端はキャパシタ１０
を介して接地する。
【００２２】伝送線路６の一端はダイオード２とキャパ
シタ１７の接続点へ結線し、もう一端は接地する。
シタ１７の接続点へ結線し、もう一端は接地する。
【００２３】キャパシタ１０の容量は、ＩＦ周波数にお
いてもインピーダンスが低くなるように設定するのが望
ましい。キャパシタ１６，１７の容量は、ＬＯ周波数に
おいて十分インピーダンスが低くなるよう設定する。
いてもインピーダンスが低くなるように設定するのが望
ましい。キャパシタ１６，１７の容量は、ＬＯ周波数に
おいて十分インピーダンスが低くなるよう設定する。
【００２４】ダイオード１，２の間の接続距離は、極力
短くすることが望ましく、キャパシタ１６，１７のサイ
ズも必要な容量が得られる限りにおいて小さくすること
が望ましい。
短くすることが望ましく、キャパシタ１６，１７のサイ
ズも必要な容量が得られる限りにおいて小さくすること
が望ましい。
【００２５】伝送線路５，６の電気長はＲＦ周波数でλ
／２（λは波長を意味する）となるようにし、ＲＦを抑
圧する。
／２（λは波長を意味する）となるようにし、ＲＦを抑
圧する。
【００２６】伝送線路３の電気長は、ＬＯ周波数でλ／
４となるようにするようにし、ＬＯを抑圧する。
４となるようにするようにし、ＬＯを抑圧する。
【００２７】伝送線路４およびラジアルスタブ７は、Ｒ
Ｆを阻止し、ＩＦを通過させる。ＲＦの入力端子は２
０、ＬＯの入力端子は２１、ＩＦの出力端子は２２であ
る。
Ｆを阻止し、ＩＦを通過させる。ＲＦの入力端子は２
０、ＬＯの入力端子は２１、ＩＦの出力端子は２２であ
る。
【００２８】キャパシタ１６、１７はＤＣブロック（直
流阻止）として機能し、バイアス端子２３から印加され
た電圧は、抵抗１４を介してダイオード１，２に加えら
れる。
流阻止）として機能し、バイアス端子２３から印加され
た電圧は、抵抗１４を介してダイオード１，２に加えら
れる。
【００２９】図７は、本発明の実施の形態におけるミク
サ回路で測定された変換損失対局部発振波電力特性図で
ある。例えばＬＯ電力が７ｄＢｍにおいては、変換損失
は１８ｄＢとなり、従来例の３０ｄＢと比較し大きく改
善している。
サ回路で測定された変換損失対局部発振波電力特性図で
ある。例えばＬＯ電力が７ｄＢｍにおいては、変換損失
は１８ｄＢとなり、従来例の３０ｄＢと比較し大きく改
善している。
【００３０】次に、第２の実施の形態について説明す
る。図２は第２の実施の形態の構成図である。
る。図２は第２の実施の形態の構成図である。
【００３１】図２を参照して、ダイオード１、２の互い
に極性が異なる１端の電極を接続し、互いに極性が異な
るもう１端の電極を直列に接続された２つキャパシタ１
６、１７を介して接続する。
に極性が異なる１端の電極を接続し、互いに極性が異な
るもう１端の電極を直列に接続された２つキャパシタ１
６、１７を介して接続する。
【００３２】伝送線路５の１端はダイオード１とキャパ
シタ１６の接続点へ結線し、もう１端はキャパシタ１０
およびダイオード１８を介して接地する。ダイオード１
８は２つのダイオードを直列接続したもので構成してい
る。
シタ１６の接続点へ結線し、もう１端はキャパシタ１０
およびダイオード１８を介して接地する。ダイオード１
８は２つのダイオードを直列接続したもので構成してい
る。
【００３３】伝送線路６の一端はダイオード２とキャパ
シタ１７の接続点へ結線し、もう一端はキャパシタ１１
と抵抗１３を介して接地する。キャパシタ１０、１１の
容量は、ＩＦ周波数においてもインピーダンスが低くな
るように設定するのが望ましい。
シタ１７の接続点へ結線し、もう一端はキャパシタ１１
と抵抗１３を介して接地する。キャパシタ１０、１１の
容量は、ＩＦ周波数においてもインピーダンスが低くな
るように設定するのが望ましい。
【００３４】キャパシタ１６，１７の容量は、ＬＯ周波
数において十分インピーダンスが低くなるよう設定す
る。
数において十分インピーダンスが低くなるよう設定す
る。
【００３５】ダイオード１，２の間の接続距離は、極力
短くすることが望ましく、キャパシタ１６，１７のサイ
ズも必要な容量が得られる限りにおいて小さくすること
が望ましい。
短くすることが望ましく、キャパシタ１６，１７のサイ
ズも必要な容量が得られる限りにおいて小さくすること
が望ましい。
【００３６】伝送線路５，６の電気長はＲＦ周波数でλ
／２となるようにし、ＲＦを抑圧する。
／２となるようにし、ＲＦを抑圧する。
【００３７】伝送線路３の電気長は、ＬＯ周波数でλ／
４となるようにするようにし、ＬＯを抑圧する。
４となるようにするようにし、ＬＯを抑圧する。
【００３８】伝送線路４およびラジアルスタブ７は、Ｒ
Ｆを阻止し、ＩＦを通過させる。ＲＦの入力端子は２
０、ＬＯの入力端子は２１、ＩＦの出力端子は２２であ
る。
Ｆを阻止し、ＩＦを通過させる。ＲＦの入力端子は２
０、ＬＯの入力端子は２１、ＩＦの出力端子は２２であ
る。
【００３９】キャパシタ１６、１７はＤＣブロックとし
て機能し、バイアス端子２３から印加された電圧は、抵
抗１４を介してダイオード１，２に加えられる。
て機能し、バイアス端子２３から印加された電圧は、抵
抗１４を介してダイオード１，２に加えられる。
【００４０】ダイオード１，２に加わるバイアス電圧
は、順方向オン電圧よりやや小さい値が望ましい。これ
は、ダイオード１８として、例えばダイオード１，２と
同等なものを用い、２個のダイオードを直列にして用い
ると、ダイオード１，２にはダイオード自身と抵抗１３
で分割された適切なバイアス電圧を自動的に印加するこ
とができるからである。
は、順方向オン電圧よりやや小さい値が望ましい。これ
は、ダイオード１８として、例えばダイオード１，２と
同等なものを用い、２個のダイオードを直列にして用い
ると、ダイオード１，２にはダイオード自身と抵抗１３
で分割された適切なバイアス電圧を自動的に印加するこ
とができるからである。
【００４１】以上のような回路構成によれば、第１の実
施の形態と同様にＬＯの電力が比較的低い場合にも、良
好な変換損失を得ることができる。
施の形態と同様にＬＯの電力が比較的低い場合にも、良
好な変換損失を得ることができる。
【００４２】また簡単化のため、第１の実施の形態の如
く伝送線路６を接地させることも可能であり、また抵抗
１３を不要とすることも可能である。
く伝送線路６を接地させることも可能であり、また抵抗
１３を不要とすることも可能である。
【００４３】次に、第３の実施の形態について説明す
る。図３は第３の実施の形態の構成図である。
る。図３は第３の実施の形態の構成図である。
【００４４】図３を参照して、ダイオード１、２の互い
に極性が異なる１端の電極を接続し、互いに極性が異な
るもう１端の電極を直列に接続された２つキャパシタ１
６、１７を介して接続する。
に極性が異なる１端の電極を接続し、互いに極性が異な
るもう１端の電極を直列に接続された２つキャパシタ１
６、１７を介して接続する。
【００４５】伝送線路５の１端はダイオード１とキャパ
シタ１６の接続点へ結線し、もう１端はキャパシタ１０
および抵抗１２を介して接地する。
シタ１６の接続点へ結線し、もう１端はキャパシタ１０
および抵抗１２を介して接地する。
【００４６】伝送線路６の一端はダイオード２とキャパ
シタ１７の接続点へ結線し、もう一端はキャパシタ１
１、抵抗１３を介して接地する。
シタ１７の接続点へ結線し、もう一端はキャパシタ１
１、抵抗１３を介して接地する。
【００４７】キャパシタ１０、１１の容量は、ＩＦ周波
数においてもインピーダンスが低くなるように設定する
のが望ましい。
数においてもインピーダンスが低くなるように設定する
のが望ましい。
【００４８】キャパシタ１６，１７の容量は、ＬＯ周波
数において十分インピーダンスが低くなるよう設定す
る。
数において十分インピーダンスが低くなるよう設定す
る。
【００４９】ダイオード１，２の間の接続距離は、極力
短くすることが望ましく、キャパシタ１６，１７のサイ
ズも必要な容量が得られる限りにおいて小さくすること
が望ましい。
短くすることが望ましく、キャパシタ１６，１７のサイ
ズも必要な容量が得られる限りにおいて小さくすること
が望ましい。
【００５０】伝送線路５，６の電気長はＲＦ周波数でλ
／２となるようにし、ＲＦを抑圧する。
／２となるようにし、ＲＦを抑圧する。
【００５１】伝送線路３の電気長は、ＬＯ周波数でλ／
４となるようにするようにし、ＬＯを抑圧する。
４となるようにするようにし、ＬＯを抑圧する。
【００５２】伝送線路４およびラジアルスタブ７は、Ｒ
Ｆを阻止し、ＩＦを通過させる。ＲＦの入力端子は２
０、ＬＯの入力端子は２１、ＩＦの出力端子は２２であ
る。
Ｆを阻止し、ＩＦを通過させる。ＲＦの入力端子は２
０、ＬＯの入力端子は２１、ＩＦの出力端子は２２であ
る。
【００５３】キャパシタ１６、１７はＤＣブロックとし
て機能し、バイアス端子２３から印加された正電圧は、
抵抗１４を介してダイオード１，２に加えられる。
て機能し、バイアス端子２３から印加された正電圧は、
抵抗１４を介してダイオード１，２に加えられる。
【００５４】バイアス端子２４から印加された負電圧
は、抵抗１５を介してダイオード１，２に加えられる。
は、抵抗１５を介してダイオード１，２に加えられる。
【００５５】第１および第２の実施例との相違点は、正
電圧および負電圧を等しくすることにより、ＩＦ出力端
子にＤＣ電位が現れないことである。
電圧および負電圧を等しくすることにより、ＩＦ出力端
子にＤＣ電位が現れないことである。
【００５６】以上のような構成を有し、適切なバイアス
を印加することにより、第１の実施の形態と同様にＬＯ
の電力が比較的低い場合にも、良好な変換損失を得るこ
とができる。
を印加することにより、第１の実施の形態と同様にＬＯ
の電力が比較的低い場合にも、良好な変換損失を得るこ
とができる。
【００５７】抵抗１２，１３はダイオード１，２と接地
間をＤＣで接続することにより、変換損失を向上させる
ものであり、その抵抗値は小さくとることが望ましい。
間をＤＣで接続することにより、変換損失を向上させる
ものであり、その抵抗値は小さくとることが望ましい。
【００５８】しかしながら、簡単化のためにこの抵抗を
不要とすることも可能である。
不要とすることも可能である。
【００５９】次に、第４の実施の形態について説明す
る。図４は第４の実施の形態の構成図である。
る。図４は第４の実施の形態の構成図である。
【００６０】本発明の実施の形態として上記に述べた回
路は、回路基板上に素子を実装することでも、あるいは
集積回路として半導体基板上にでも形成することが可能
である。
路は、回路基板上に素子を実装することでも、あるいは
集積回路として半導体基板上にでも形成することが可能
である。
【００６１】半導体基板上に集積回路として形成する場
合の例として、本発明における第４の実施の形態を、図
４を参照し詳細に説明する。
合の例として、本発明における第４の実施の形態を、図
４を参照し詳細に説明する。
【００６２】ダイオード１、２の互いに極性が異なる１
端の電極を接続し、互いに極性が異なるもう１端の電極
を直列に接続された２つキャパシタ１６、１７を介して
接続する。
端の電極を接続し、互いに極性が異なるもう１端の電極
を直列に接続された２つキャパシタ１６、１７を介して
接続する。
【００６３】伝送線路５の１端はダイオード１とキャパ
シタ１６の接続点へ結線し、もう１端はキャパシタ２５
を介して接地する。
シタ１６の接続点へ結線し、もう１端はキャパシタ２５
を介して接地する。
【００６４】伝送線路６の一端はダイオード２とキャパ
シタ１７の接続点へ結線し、もう一端は接地する。
シタ１７の接続点へ結線し、もう一端は接地する。
【００６５】キャパシタ２５、１６，１７の容量は、Ｌ
Ｏ周波数において十分インピーダンスが低くなるよう設
定する。
Ｏ周波数において十分インピーダンスが低くなるよう設
定する。
【００６６】ダイオード１，２の間の接続距離は、極力
短くすることが望ましく、キャパシタ１６，１７のサイ
ズも必要な容量が得られる限りにおいて小さくすること
が望ましい。
短くすることが望ましく、キャパシタ１６，１７のサイ
ズも必要な容量が得られる限りにおいて小さくすること
が望ましい。
【００６７】伝送線路５，６の電気長はＲＦ周波数でλ
／２となるようにし、ＲＦを抑圧する。
／２となるようにし、ＲＦを抑圧する。
【００６８】伝送線路３の電気長は、ＬＯ周波数でλ／
４となるようにするようにし、ＬＯを抑圧する。
４となるようにするようにし、ＬＯを抑圧する。
【００６９】伝送線路４およびラジアルスタブ７は、Ｒ
Ｆを阻止し、ＩＦを通過させる。
Ｆを阻止し、ＩＦを通過させる。
【００７０】ＲＦの入力端子は２０、ＬＯの入力端子は
２１、ＩＦの出力端子は２２である。
２１、ＩＦの出力端子は２２である。
【００７１】以上の回路を半導体基板上に形成する。バ
イアス端子２３は半導体基板とは別の回路基板上に形成
されたキャパシタ１０の一端と接続され、抵抗１４を介
してバイアス端子２９に接続されている。
イアス端子２３は半導体基板とは別の回路基板上に形成
されたキャパシタ１０の一端と接続され、抵抗１４を介
してバイアス端子２９に接続されている。
【００７２】キャパシタ１０の他端は接地されている。
なおキャパシタ１０の容量は、ＩＦ周波数において十分
インピーダンスが低くなるよう設定する。
なおキャパシタ１０の容量は、ＩＦ周波数において十分
インピーダンスが低くなるよう設定する。
【００７３】以上のような構成を有し、適切なバイアス
を印加することにより、第１の実施の形態と同様にＬＯ
の電力が比較的低い場合にも、良好な変換損失を得るこ
とができる。
を印加することにより、第１の実施の形態と同様にＬＯ
の電力が比較的低い場合にも、良好な変換損失を得るこ
とができる。
【００７４】本実施の形態で述べた回路は、集積回路内
で大きい容量のキャパシタを形成できないために、キャ
パシタ１０を外付けしたものである。例えばチタン酸ス
トロンチウム（ＳｒＴｉＯ３）やチタン酸ストロンチウ
ム・バリウム（（Ｂａ（ｘ），Ｓｒ（１−ｘ））ＴｉＯ
３）などの高誘電率材料を用いることにより、キャパシ
タ２５を集積回路内に一体形成することも可能となる。
で大きい容量のキャパシタを形成できないために、キャ
パシタ１０を外付けしたものである。例えばチタン酸ス
トロンチウム（ＳｒＴｉＯ３）やチタン酸ストロンチウ
ム・バリウム（（Ｂａ（ｘ），Ｓｒ（１−ｘ））ＴｉＯ
３）などの高誘電率材料を用いることにより、キャパシ
タ２５を集積回路内に一体形成することも可能となる。
【００７５】次に、第５の実施の形態について説明す
る。図５は第５の実施の形態の構成図である。
る。図５は第５の実施の形態の構成図である。
【００７６】図５を参照して、ダイオード１、２の互い
に極性が異なる１端の電極を接続し、互いに極性が異な
るもう１端の電極を直列に接続された２つキャパシタ１
６、１７を介して接続する。
に極性が異なる１端の電極を接続し、互いに極性が異な
るもう１端の電極を直列に接続された２つキャパシタ１
６、１７を介して接続する。
【００７７】伝送線路５の１端はダイオード１とキャパ
シタ１６の接続点へ結線し、もう１端はキャパシタ２５
およびダイオード１８を介して接地する。
シタ１６の接続点へ結線し、もう１端はキャパシタ２５
およびダイオード１８を介して接地する。
【００７８】伝送線路６の一端はダイオード２とキャパ
シタ１７の接続点へ結線し、もう一端はキャパシタ２６
と抵抗１３を介して接地する。
シタ１７の接続点へ結線し、もう一端はキャパシタ２６
と抵抗１３を介して接地する。
【００７９】キャパシタ２５，２６，１６，１７の容量
は、ＬＯ周波数において十分インピーダンスが低くなる
よう設定する。
は、ＬＯ周波数において十分インピーダンスが低くなる
よう設定する。
【００８０】ダイオード１，２の間の接続距離は、極力
短くすることが望ましく、キャパシタ１６，１７のサイ
ズも必要な容量が得られる限りにおいて小さくすること
が望ましい。
短くすることが望ましく、キャパシタ１６，１７のサイ
ズも必要な容量が得られる限りにおいて小さくすること
が望ましい。
【００８１】伝送線路５，６の電気長はＲＦ周波数でλ
／２となるようにし、ＲＦを抑圧する。
／２となるようにし、ＲＦを抑圧する。
【００８２】伝送線路３の電気長は、ＬＯ周波数でλ／
４となるようにするようにし、ＬＯを抑圧する。
４となるようにするようにし、ＬＯを抑圧する。
【００８３】伝送線路４およびラジアルスタブ７は、Ｒ
Ｆを阻止し、ＩＦを通過させる。ＲＦの入力端子は２
０、ＬＯの入力端子は２１、ＩＦの出力端子は２２であ
る。
Ｆを阻止し、ＩＦを通過させる。ＲＦの入力端子は２
０、ＬＯの入力端子は２１、ＩＦの出力端子は２２であ
る。
【００８４】キャパシタ１６、１７はＤＣブロックとし
て機能する。以上の回路を半導体基板上に形成する。
て機能する。以上の回路を半導体基板上に形成する。
【００８５】バイアス端子２３は半導体基板とは別の回
路基板上に形成されたキャパシタ１０の一端と接続さ
れ、抵抗１４を介してバイアス端子２９に接続されてい
る。
路基板上に形成されたキャパシタ１０の一端と接続さ
れ、抵抗１４を介してバイアス端子２９に接続されてい
る。
【００８６】キャパシタ１０の別の一端は接地されてい
る。端子３１は半導体基板とは別の回路基板上に形成さ
れたキャパシタ１１の一端と接続され、キャパシタ１１
の別の一端は接地されている。
る。端子３１は半導体基板とは別の回路基板上に形成さ
れたキャパシタ１１の一端と接続され、キャパシタ１１
の別の一端は接地されている。
【００８７】なおキャパシタ１０、１１の容量は、ＩＦ
周波数において十分インピーダンスが低くなるよう設定
する。
周波数において十分インピーダンスが低くなるよう設定
する。
【００８８】バイアス端子２９から印加された電圧は、
抵抗１４を介してダイオード１，２に加えられる。
抵抗１４を介してダイオード１，２に加えられる。
【００８９】ダイオード１，２に加わるバイアス電圧
は、順方向オン電圧よりやや小さい値が望ましい。これ
は、ダイオード１８として、例えばダイオード１，２と
同等なものを用い、２個のダイオードを直列にして用い
ると、ダイオード１，２にはダイオード自身と抵抗１３
とで分割された適切なバイアス電圧を自動的に印加する
ことができるからである。
は、順方向オン電圧よりやや小さい値が望ましい。これ
は、ダイオード１８として、例えばダイオード１，２と
同等なものを用い、２個のダイオードを直列にして用い
ると、ダイオード１，２にはダイオード自身と抵抗１３
とで分割された適切なバイアス電圧を自動的に印加する
ことができるからである。
【００９０】以上のような構成を有し、適切なバイアス
を印加することにより、第１の実施の形態と同様にＬＯ
の電力が比較的低い場合にも、良好な変換損失を得るこ
とができる。
を印加することにより、第１の実施の形態と同様にＬＯ
の電力が比較的低い場合にも、良好な変換損失を得るこ
とができる。
【００９１】また簡単化のため、第１の実施の形態の如
く伝送線路６を接地させることも可能であり、また抵抗
１３を不要とすることも可能である。
く伝送線路６を接地させることも可能であり、また抵抗
１３を不要とすることも可能である。
【００９２】次に、第６の実施の形態について説明す
る。図６は第６の実施の形態の構成図である。
る。図６は第６の実施の形態の構成図である。
【００９３】ダイオード１、２の互いに極性が異なる１
端の電極を接続し、互いに極性が異なるもう１端の電極
を直列に接続された２つキャパシタ１６、１７を介して
接続する。
端の電極を接続し、互いに極性が異なるもう１端の電極
を直列に接続された２つキャパシタ１６、１７を介して
接続する。
【００９４】伝送線路５の１端はダイオード１とキャパ
シタ１６の接続点へ結線し、もう１端はキャパシタ２５
および抵抗１２を介して接地する。
シタ１６の接続点へ結線し、もう１端はキャパシタ２５
および抵抗１２を介して接地する。
【００９５】伝送線路６の一端はダイオード２とキャパ
シタ１７の接続点へ結線し、もう一端はキャパシタ２６
と抵抗１３を介して接地する。
シタ１７の接続点へ結線し、もう一端はキャパシタ２６
と抵抗１３を介して接地する。
【００９６】キャパシタ２５，２６，１６，１７の容量
は、ＬＯ周波数において十分インピーダンスが低くなる
よう設定する。
は、ＬＯ周波数において十分インピーダンスが低くなる
よう設定する。
【００９７】ダイオード１，２の間の接続距離は、極力
短くすることが望ましく、キャパシタ１６，１７のサイ
ズも必要な容量が得られる限りにおいて小さくすること
が望ましい。
短くすることが望ましく、キャパシタ１６，１７のサイ
ズも必要な容量が得られる限りにおいて小さくすること
が望ましい。
【００９８】伝送線路５，６の電気長はＲＦ周波数でλ
／２となるようにし、ＲＦを抑圧する。
／２となるようにし、ＲＦを抑圧する。
【００９９】伝送線路３の電気長は、ＬＯ周波数でλ／
４となるようにするようにし、ＬＯを抑圧する。
４となるようにするようにし、ＬＯを抑圧する。
【０１００】伝送線路４およびラジアルスタブ７は、Ｒ
Ｆを阻止し、ＩＦを通過させる。ＲＦの入力端子は２
０、ＬＯの入力端子は２１、ＩＦの出力端子は２２であ
る。
Ｆを阻止し、ＩＦを通過させる。ＲＦの入力端子は２
０、ＬＯの入力端子は２１、ＩＦの出力端子は２２であ
る。
【０１０１】キャパシタ１６、１７はＤＣブロックとし
て機能する。
て機能する。
【０１０２】以上の回路を半導体基板上に形成する。バ
イアス端子２３は半導体基板とは別の回路基板上に形成
されたキャパシタ１０の一端と接続され、抵抗１４を介
してバイアス端子２９に接続されている。キャパシタ１
０の別の一端は接地されている。
イアス端子２３は半導体基板とは別の回路基板上に形成
されたキャパシタ１０の一端と接続され、抵抗１４を介
してバイアス端子２９に接続されている。キャパシタ１
０の別の一端は接地されている。
【０１０３】バイアス端子２４は半導体基板とは別の回
路基板上に形成されたキャパシタ１１の一端と接続さ
れ、抵抗１５を介してバイアス端子３０に接続されてい
る。
路基板上に形成されたキャパシタ１１の一端と接続さ
れ、抵抗１５を介してバイアス端子３０に接続されてい
る。
【０１０４】キャパシタ１１の別の一端は接地されてい
る。なおキャパシタ１０、１１の容量は、ＩＦ周波数に
おいて十分インピーダンスが低くなるよう設定する。
る。なおキャパシタ１０、１１の容量は、ＩＦ周波数に
おいて十分インピーダンスが低くなるよう設定する。
【０１０５】バイアス端子２９から印加された正電圧
は、抵抗１４を介してダイオード１，２に加えられる。
は、抵抗１４を介してダイオード１，２に加えられる。
【０１０６】バイアス端子３０から印加された負電圧
は、抵抗１５を介してダイオード１，２に加えられる。
は、抵抗１５を介してダイオード１，２に加えられる。
【０１０７】第４および第５の実施の形態との相違点
は、正電圧および負電圧を等しくすることにより、ＩＦ
端子にＤＣ電位が現れないことである。
は、正電圧および負電圧を等しくすることにより、ＩＦ
端子にＤＣ電位が現れないことである。
【０１０８】以上のような構成を有し、適切なバイアス
を印加することにより、第１の実施の形態と同様にＬＯ
の電力が比較的低い場合にも、良好な変換損失を得るこ
とができる。
を印加することにより、第１の実施の形態と同様にＬＯ
の電力が比較的低い場合にも、良好な変換損失を得るこ
とができる。
【０１０９】抵抗１２，１３はダイオード１，２と接地
間をＤＣで接続することにより、変換損失を向上させる
ものであり、その抵抗値は小さくとることが望ましい。
間をＤＣで接続することにより、変換損失を向上させる
ものであり、その抵抗値は小さくとることが望ましい。
【０１１０】しかしながら簡単化のためにこれらの抵抗
を不要とすることも可能である。
を不要とすることも可能である。
【０１１１】第５および第６の実施の形態で述べた回路
は、集積回路内で大きい容量のキャパシタを形成できな
いために、キャパシタ１０、１１を外付けしたものであ
る。
は、集積回路内で大きい容量のキャパシタを形成できな
いために、キャパシタ１０、１１を外付けしたものであ
る。
【０１１２】したがって、第４の実施の形態で述べたと
同様に、高誘電率材料を用いることにより、キャパシタ
１０、１１を集積回路内に一体形成することも可能であ
る。
同様に、高誘電率材料を用いることにより、キャパシタ
１０、１１を集積回路内に一体形成することも可能であ
る。
【０１１３】次に、第７の実施の形態について説明す
る。図８は変換損失対バイアス電圧特性図、図９は第７
の実施の形態の構成図である。
る。図８は変換損失対バイアス電圧特性図、図９は第７
の実施の形態の構成図である。
【０１１４】図８に示すように、バイアス電圧を制御す
ることにより、変換損失は１０ｄＢ以上変化させること
ができる。
ることにより、変換損失は１０ｄＢ以上変化させること
ができる。
【０１１５】したがって、本発明によるミクサ回路を用
いることにより、信号レベルを制御する機能を持たせる
ことも可能となる。
いることにより、信号レベルを制御する機能を持たせる
ことも可能となる。
【０１１６】第７の実施の形態はバイアス電圧制御回路
に関するものである。図９を参照して、バイアス電圧制
御回路はＩＦレベル検出回路４１と、制御回路４２と、
バイアス電圧発生回路４３とからなる。
に関するものである。図９を参照して、バイアス電圧制
御回路はＩＦレベル検出回路４１と、制御回路４２と、
バイアス電圧発生回路４３とからなる。
【０１１７】ＩＦレベル検出回路４１はミクサ回路の出
力端子２２より得られるＩＦ信号のレベルを検出する。
力端子２２より得られるＩＦ信号のレベルを検出する。
【０１１８】制御回路４２はＩＦレベル検出回路４１で
検出されたＩＦ信号のレベルに応じた電圧を出力する。
検出されたＩＦ信号のレベルに応じた電圧を出力する。
【０１１９】バイアス電圧発生回路４３はミクサ回路の
バイアス入力端子２３あるいは２９へ供給するバイアス
電圧を供給する。バイアス電圧発生回路４３の出力電圧
は入力電圧に応じて変化するよう構成されている。
バイアス入力端子２３あるいは２９へ供給するバイアス
電圧を供給する。バイアス電圧発生回路４３の出力電圧
は入力電圧に応じて変化するよう構成されている。
【０１２０】制御回路４２はＩＦレベル検出回路４１で
検出されたＩＦ信号のレベルが大きくなるとバイアス電
圧が小さくなるようバイアス電圧発生回路４３を制御す
る。
検出されたＩＦ信号のレベルが大きくなるとバイアス電
圧が小さくなるようバイアス電圧発生回路４３を制御す
る。
【０１２１】これにより、ＲＦの信号強度に関わらずＩ
Ｆの信号レベルを一定にすることが可能となる。
Ｆの信号レベルを一定にすることが可能となる。
【０１２２】
【発明の効果】本発明によれば、第１ダイオードと第２
ダイオードとを含むミクサ回路であって、その回路を前
記第１及び第２ダイオードの一端を逆極性で接続し、前
記第１ダイオードの他端にその一端が接続される第１容
量素子と、前記第２ダイオードの他端にその一端が接続
される第２容量素子と、前記第１ダイオードの他端にそ
の一端が接続される第１伝送線路と、この第１伝送線路
の他端と接地間に接続される第３容量と、前記第１伝送
線路の他端にその一端が接続される第１抵抗と、前記第
２ダイオードの他端にその一端が接続されその他端が接
地される第２伝送線路とを含み、前記第１及び第２容量
素子の他端は相互に接続され、その接続点に第１信号が
入力され、前記第１及び第２ダイオードの一端に第２信
号が入力され、これら第１及び第２信号が混合されるよ
う構成したため、バイアスが印加でき、比較的低いＬＯ
電力でも良好な変換損失が得られる。
ダイオードとを含むミクサ回路であって、その回路を前
記第１及び第２ダイオードの一端を逆極性で接続し、前
記第１ダイオードの他端にその一端が接続される第１容
量素子と、前記第２ダイオードの他端にその一端が接続
される第２容量素子と、前記第１ダイオードの他端にそ
の一端が接続される第１伝送線路と、この第１伝送線路
の他端と接地間に接続される第３容量と、前記第１伝送
線路の他端にその一端が接続される第１抵抗と、前記第
２ダイオードの他端にその一端が接続されその他端が接
地される第２伝送線路とを含み、前記第１及び第２容量
素子の他端は相互に接続され、その接続点に第１信号が
入力され、前記第１及び第２ダイオードの一端に第２信
号が入力され、これら第１及び第２信号が混合されるよ
う構成したため、バイアスが印加でき、比較的低いＬＯ
電力でも良好な変換損失が得られる。
【図１】本発明のミクサ回路の第１の実施の形態の構成
図である。
図である。
【図２】第２の実施の形態の構成図である。
【図３】第３の実施の形態の構成図である。
【図４】第４の実施の形態の構成図である。
【図５】第５の実施の形態の構成図である。
【図６】第６の実施の形態の構成図である。
【図７】本発明の実施の形態におけるミクサ回路で測定
された変換損失対局部発振波電力特性図である。
された変換損失対局部発振波電力特性図である。
【図８】変換損失対バイアス電圧特性図である。
【図９】第７の実施の形態の構成図である。
【図１０】従来のミクサ回路の一例の回路図である。
１，２ ダイオード ３〜６ 伝送線路 ８ ＲＦ整合回路 ９ ＬＯ整合回路 １０，１１，１６，１７ キャパシタ １２〜１５ 抵抗 １８ ダイオード ２５，２６ キャパシタ ４１ ＩＦレベル検出回路 ４２ 制御回路 ４３ バイアス電圧発生回路
Claims (12)
- 【請求項１】 第１ダイオードと第２ダイオードとを含
むミクサ回路であって、 前記第１及び第２ダイオードの一端を逆極性で接続し、
前記第１ダイオードの他端にその一端が接続される第１
容量素子と、前記第２ダイオードの他端にその一端が接
続される第２容量素子と、前記第１ダイオードの他端に
その一端が接続される第１伝送線路と、この第１伝送線
路の他端と接地間に接続される第３容量と、前記第１伝
送線路の他端にその一端が接続される第１抵抗と、前記
第２ダイオードの他端にその一端が接続されその他端が
接地される第２伝送線路とを含み、 前記第１及び第２容量素子の他端は相互に接続され、そ
の接続点に第１信号が入力され、前記第１及び第２ダイ
オードの一端に第２信号が入力され、これら第１及び第
２信号が混合されることを特徴とするミクサ回路。 - 【請求項２】 前記第１伝送線路の他端と接地間に接続
される第３ダイオードと、前記第２伝送線路の他端が接
地されるのに代えて前記第２伝送線路の他端と接地間に
接続される第４容量及び第２抵抗とを含むことを特徴と
する請求項１記載のミクサ回路。 - 【請求項３】 前記第１伝送線路の他端と接地間に接続
される第３抵抗と、前記第２伝送線路の他端が接地され
るのに代えて前記第２伝送線路の他端と接地間に接続さ
れる第４容量及び第２抵抗と、前記第２伝送線路の他端
にその一端が接続される第４抵抗とを含むことを特徴と
する請求項１記載のミクサ回路。 - 【請求項４】 前記第１抵抗の他端と接地間に前記第１
及び第２ダイオードのバイアス電圧が印加されることを
特徴とする請求項１又は２記載のミクサ回路。 - 【請求項５】 前記第１抵抗の他端と接地間に前記第１
及び第２ダイオードのバイアス電圧として正電圧が、前
記第４抵抗の他端と接地間に前記第１及び第２ダイオー
ドのバイアス電圧として負電圧が夫々印加されることを
特徴とする請求項３記載のミクサ回路。 - 【請求項６】 前記第３容量及び第１抵抗を除く他の全
ては半導体集積回路基板に形成され、前記第３容量及び
第１抵抗は前記半導体集積回路基板とは異なる回路基板
上に形成され、さらに前記第１伝送線路の他端と接地間
に第５容量が接続されることを特徴とする請求項１記載
のミクサ回路。 - 【請求項７】 前記第３容量及び第１抵抗を除く他の全
ては半導体集積回路基板に形成され、前記第３容量及び
第１抵抗は前記半導体集積回路基板とは異なる回路基板
上に形成され、前記第１伝送線路の他端と接地間に第５
容量が接続され、前記第２伝送線路の他端と接地間に第
６容量が接続され、さらに前記第２伝送線路と第２抵抗
との接続部と接地間に接続される第４容量が前記回路基
板上に形成されることを特徴とする請求項２記載のミク
サ回路。 - 【請求項８】 前記第３容量及び第１抵抗並びに前記第
４容量及び第４抵抗を除く他の全ては半導体集積回路基
板に形成され、前記第３容量及び第１抵抗並びに前記第
４容量及び第４抵抗は前記半導体集積回路基板とは異な
る回路基板上に形成され、前記第１伝送線路の他端と接
地間に第５容量が接続され、前記第２伝送線路の他端と
接地間に第６容量が接続されることを特徴とする請求項
３記載のミクサ回路。 - 【請求項９】 前記第１抵抗の他端と接地間に前記第１
及び第２ダイオードのバイアス電圧が印加されることを
特徴とする請求項６又は７記載のミクサ回路。 - 【請求項１０】 前記第１抵抗の他端と接地間に前記第
１及び第２ダイオードのバイアス電圧として正電圧が、
前記第４抵抗の他端と接地間に前記第１及び第２ダイオ
ードのバイアス電圧として負電圧が夫々印加されること
を特徴とする請求項８記載のミクサ回路。 - 【請求項１１】 前記第１信号は局部発振信号の２倍の
波長を有する信号であり、前記第２信号は高周波信号で
あり、前記第１及び第２信号の混合された信号は中間周
波信号であることを特徴とする請求項１〜１０いずれか
に記載のミクサ回路。 - 【請求項１２】 前記第１及び第２信号の混合信号のレ
ベルを検出するレベル検出回路と、このレベル検出回路
で検出されるレベルに基づき前記第１及び第２ダイオー
ドのバイアス電圧を制御する制御回路とを含むことを特
徴とする請求項１〜１１いずれかに記載のミクサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01787999A JP3199049B2 (ja) | 1999-01-27 | 1999-01-27 | ミクサ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01787999A JP3199049B2 (ja) | 1999-01-27 | 1999-01-27 | ミクサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216635A true JP2000216635A (ja) | 2000-08-04 |
| JP3199049B2 JP3199049B2 (ja) | 2001-08-13 |
Family
ID=11955991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01787999A Expired - Fee Related JP3199049B2 (ja) | 1999-01-27 | 1999-01-27 | ミクサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3199049B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020012936A (ko) * | 2000-08-09 | 2002-02-20 | 송재인 | 로컬 오실레이터의 누설전력특성을 개선한 에프이티 저항믹서 |
| JP2009118386A (ja) * | 2007-11-09 | 2009-05-28 | Hitachi Kokusai Electric Inc | 受信信号のレベル調整回路 |
-
1999
- 1999-01-27 JP JP01787999A patent/JP3199049B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020012936A (ko) * | 2000-08-09 | 2002-02-20 | 송재인 | 로컬 오실레이터의 누설전력특성을 개선한 에프이티 저항믹서 |
| JP2009118386A (ja) * | 2007-11-09 | 2009-05-28 | Hitachi Kokusai Electric Inc | 受信信号のレベル調整回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3199049B2 (ja) | 2001-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7418250B2 (en) | Quadrature mixer circuits and mobile terminal using the same | |
| KR20010106456A (ko) | 반도체 회로 | |
| US7363020B2 (en) | Diode mixer | |
| EP0244988A1 (en) | Self biasing diode microwave frequency multiplier | |
| US7245164B2 (en) | Radio frequency doubler | |
| US10469031B2 (en) | Envelope detecting circuit | |
| JP3199049B2 (ja) | ミクサ回路 | |
| EP1252707B1 (en) | Multifunction high frequency integrated circuit structure | |
| US6753716B2 (en) | Balanced load switch | |
| JP5344890B2 (ja) | 周波数変換器 | |
| US6310522B1 (en) | Multiple-push oscillator | |
| JPS6027204A (ja) | 発振回路装置 | |
| JP5430498B2 (ja) | ダイオードミキサ回路 | |
| US6314008B1 (en) | Adjustable low spurious signal DC-DC converter | |
| US6998915B2 (en) | Apparatus for switching matching circuit in mobile communication terminal | |
| JP2001160729A (ja) | ダイプレクサ | |
| JPH09307169A (ja) | 半導体レーザモジュール | |
| JPS60240219A (ja) | 無線送信機の電力制御方法および回路 | |
| JPH0535923B2 (ja) | ||
| US6765447B2 (en) | Microwave oscillator having improved phase noise of oscillation signal | |
| JPH0766609A (ja) | インピーダンス整合回路 | |
| JP3590123B2 (ja) | 電圧制御発振器 | |
| JPH06276038A (ja) | 高周波低雑音増幅器 | |
| JPH066619Y2 (ja) | 入力同調回路 | |
| US6522211B1 (en) | Frequency-switching oscillator and communication apparatus using same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080615 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |