JP2000216182A - Semiconductor device, its manufacture, and its mounting method - Google Patents

Semiconductor device, its manufacture, and its mounting method

Info

Publication number
JP2000216182A
JP2000216182A JP11012543A JP1254399A JP2000216182A JP 2000216182 A JP2000216182 A JP 2000216182A JP 11012543 A JP11012543 A JP 11012543A JP 1254399 A JP1254399 A JP 1254399A JP 2000216182 A JP2000216182 A JP 2000216182A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
circuit board
semiconductor
protruding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11012543A
Other languages
Japanese (ja)
Inventor
Noboru Taguchi
昇 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP11012543A priority Critical patent/JP2000216182A/en
Publication of JP2000216182A publication Critical patent/JP2000216182A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

PROBLEM TO BE SOLVED: To contrive the downsizing of a module by lessening the connection area between a semiconductor device and a circuit board, thereby enabling high-density mounting. SOLUTION: An electrode pad 14 is made on the surface 12a of a semiconductor chip 12, and a first bump electrode 22 is provided on the lower electrode 19 provided thereon, and a second bump electrode 24 is provided outside the first bump electrode 2. For the semiconductor chip 12, the sidewall on the side of the right end in the figure is formed stepwise, and the first bump electrode 22 and the second bump electrode 24 are provided to straddle from the surface 12a of the semiconductor chip 12 to the flank 12b of the step. Then, the outside of the second bump electrode 24 jut out rightward in figure more than the flank 12c of the semiconductor chip 12. Accordingly, it can be mounted, with the outside of the projecting second bump electrode 24 in contact with a circuit board.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、回路基板に電気
的及び機械的に接続可能な突起電極(バンプ)を備えた
半導体装置、及びその半導体装置を製造する半導体装置
の製造方法、さらにはその半導体装置を回路基板に電気
的及び機械的に接続するように装着した半導体装置の実
装構造に関する。上記回路基板は、ガラス繊維強化エポ
キシ等の樹脂基板やセラミクス基板、あるいは液晶表示
パネルを構成するガラス基板等である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device provided with a protruding electrode (bump) that can be electrically and mechanically connected to a circuit board, a method of manufacturing the semiconductor device, and a method of manufacturing the semiconductor device. The present invention relates to a mounting structure of a semiconductor device in which a semiconductor device is mounted so as to be electrically and mechanically connected to a circuit board. The circuit board is a resin board made of glass fiber reinforced epoxy or the like, a ceramics board, a glass board forming a liquid crystal display panel, or the like.

【0002】[0002]

【従来の技術】従来、回路基板に電気的及び機械的に接
続可能な突起電極を備えた半導体装置としては、例えば
図15に示すような半導体装置71がある。この半導体
装置71は、半導体チツプ72の上面72aに複数の電
極パッド74を列設しており、その上面72aが電極パ
ッド74の上面のみを開口する絶縁膜76で覆われてい
る。また、各電極パッド74上に下部電極79を形成
し、その各下部電極79上にその側面が半導体チップ7
2の上面72aに対してほぼ垂直なストレートウォール
形状の突起電極82を設けている。
2. Description of the Related Art Conventionally, as a semiconductor device having a projecting electrode which can be electrically and mechanically connected to a circuit board, there is a semiconductor device 71 as shown in FIG. 15, for example. In the semiconductor device 71, a plurality of electrode pads 74 are arranged in a row on an upper surface 72a of a semiconductor chip 72, and the upper surface 72a is covered with an insulating film 76 that opens only the upper surface of the electrode pad 74. In addition, a lower electrode 79 is formed on each electrode pad 74, and a side surface of each lower electrode 79 is formed on the semiconductor chip 7.
A projection electrode 82 in the form of a straight wall substantially perpendicular to the upper surface 72a of the second electrode 72 is provided.

【0003】次に、図15に示した半導体装置71の製
造方法について、図16乃至図18をも参照して説明す
る。この半導体装置71を製造するには、まず最初に図
16に示すように、複数の電極パッド74が紙面に垂直
な方向に列設された複数の半導体チップを形成するため
の半導体基板70上の全面に絶縁膜76を形成する。そ
の後、フォトリソグラフィー処理とエッチング処理によ
り、各電極パッド74の上面を露出させるように絶縁膜
76をパターンニングする。
Next, a method of manufacturing the semiconductor device 71 shown in FIG. 15 will be described with reference to FIGS. In order to manufacture the semiconductor device 71, first, as shown in FIG. 16, a plurality of electrode pads 74 are formed on a semiconductor substrate 70 for forming a plurality of semiconductor chips arranged in a direction perpendicular to the plane of the drawing. An insulating film 76 is formed on the entire surface. After that, the insulating film 76 is patterned by photolithography and etching so that the upper surface of each electrode pad 74 is exposed.

【0004】次に、この絶縁膜76上と電極パッド74
上を含む半導体基板70の表面70aの全面に、スパッ
タリング法により共通電極膜78を形成する。なお、こ
の共通電極膜78は、半導体基板70側からアルミニュ
ウムを0.8μm、クロムを0.01μm、銅を0.8
μmの厚さで順次形成する。この多層構造をもつ共通電
極膜78は、電極パッド74との接続層と相互拡散を防
ぐバリヤ層の役割を果たすと共に、突起電極をメッキ法
にて形成するときの電極としての役割も果たす。
Next, the insulating film 76 and the electrode pad 74
A common electrode film 78 is formed on the entire surface 70a of the semiconductor substrate 70 including the upper surface by a sputtering method. The common electrode film 78 is formed of 0.8 μm of aluminum, 0.01 μm of chromium, and 0.8 μm of copper from the semiconductor substrate 70 side.
It is formed sequentially with a thickness of μm. The common electrode film 78 having the multilayer structure plays a role of a connection layer with the electrode pad 74 and a barrier layer for preventing mutual diffusion, and also plays a role of an electrode when the protruding electrode is formed by plating.

【0005】その後、図17に示すように、感光性樹脂
(フォトレジスト)80を回転塗布法により共通電極膜
78上の全面に厚さ17μmで形成する。さらに、露光
装置により所定のフォトマスクを使用して感光性樹脂8
0を露光し、その後現像処理を行うフォトリソグラフィ
ー処理により、感光性樹脂80のパターンニングを行な
う。このパターンニングによって、感光性樹脂80は、
後で突起電極82を形成する予定領域に開口を形成し
て、共通電極膜78を露出させる。
Thereafter, as shown in FIG. 17, a photosensitive resin (photoresist) 80 is formed to a thickness of 17 μm on the entire surface of the common electrode film 78 by a spin coating method. Further, the photosensitive resin 8 is exposed using a predetermined photomask by an exposure device.
The photosensitive resin 80 is patterned by a photolithography process that exposes 0 and then performs a development process. By this patterning, the photosensitive resin 80 becomes
An opening is formed in a region where the bump electrode 82 is to be formed later to expose the common electrode film 78.

【0006】次に、共通電極膜78をメッキ電極として
用いる金メッキ処理により、ストレートウオール形状で
10μm〜15μmの厚さの突起電極82を、感光性樹
脂80の開口内の共通電極膜78上に形成する。その
後、感光性樹脂80を除去し、突起電極82をマスクに
して共通電極膜78を湿式エッチング法によりエッチン
グし、図18に示すように、突起電極82に整合した領
域に下部電極79を形成する。
Next, a protruding electrode 82 having a thickness of 10 μm to 15 μm in a straight wall shape is formed on the common electrode film 78 in the opening of the photosensitive resin 80 by gold plating using the common electrode film 78 as a plating electrode. I do. Thereafter, the photosensitive resin 80 is removed, and the common electrode film 78 is etched by a wet etching method using the protruding electrodes 82 as a mask, thereby forming a lower electrode 79 in a region aligned with the protruding electrodes 82 as shown in FIG. .

【0007】最後に、半導体基板70の隣接する半導体
チップの境界部を切断(ダイシング)することにより、
図15に示したように、半導体基板70を単個の半導体
チップ72に切り分け、各半導体装置71ができる。な
お、図18および図19で説明した共通電極膜78をエ
ッチング処理して下部電極79を形成する際に湿式エッ
チングを行なうのは、次の理由による。
[0007] Finally, by cutting (dicing) the boundary portion between the semiconductor chips adjacent to the semiconductor substrate 70,
As shown in FIG. 15, the semiconductor substrate 70 is divided into single semiconductor chips 72, and each semiconductor device 71 is completed. The reason why the wet etching is performed when forming the lower electrode 79 by etching the common electrode film 78 described with reference to FIGS. 18 and 19 is as follows.

【0008】すなわち、共通電極膜78は、半導体基板
72側からアルミニュウムを0.8μm、クロムを0.
01μm、銅を0.8μmの厚さで3層構造で形成する
ため乾式エッチング法では、被エッチング層と他層との
エッチング選択比を得るために使用するエッチングガス
に複合エッチングガスを使用しなければならないので、
その複合エッチングガスの選択が複雑になってしまうた
めである。
That is, the common electrode film 78 is formed of 0.8 μm of aluminum and 0.1 μm of chromium from the semiconductor substrate 72 side.
In order to form a three-layer structure with a thickness of 0.1 μm and copper with a thickness of 0.8 μm, in a dry etching method, a composite etching gas must be used as an etching gas used to obtain an etching selectivity between a layer to be etched and another layer. Must be
This is because the selection of the composite etching gas becomes complicated.

【0009】また、乾式エッチング法では、エッチング
加工するために要する時間が非常に長くかかるため工業
的に生産する上で不利であり、さらにそのエッチング処
理に使用する装置も高価なものになってしまうという問
題点もあるためである。しかしながら、湿式エッチング
法によれば、エッチング選択比のとれるエッチング液を
選択することで、大がかりな設備を必要とせずに、簡便
にエッチング処理を行なうことができる。
In addition, the dry etching method is disadvantageous in industrial production because the time required for the etching process is very long, and the equipment used for the etching process is also expensive. This is because there is a problem. However, according to the wet etching method, by selecting an etching solution having an etching selectivity, an etching process can be easily performed without requiring a large-scale facility.

【0010】次に、上述した製造方法により形成した半
導体装置71を、回路基板に接続する従来の実装構造の
一例を液晶表示パネルを例にして図19を参照して説明
する。なお、この図19では、半導体装置71と液晶表
示パネル86のガラス基板86a,86b、及び可撓性
プリント基板68以外の部分を断面にして示している。
図19に示す液晶表示パネル86は、ガラス基板86a
と86bの間に液晶96が封入されていて、そのガラス
基板86a,86bの対向面には互いに直交する方向に
複数の透明電極88a,88bが設けられている。
Next, an example of a conventional mounting structure for connecting a semiconductor device 71 formed by the above-described manufacturing method to a circuit board will be described with reference to FIG. 19 using a liquid crystal display panel as an example. Note that FIG. 19 shows a cross section of a portion other than the semiconductor device 71 and the glass substrates 86a and 86b of the liquid crystal display panel 86 and the flexible printed circuit board 68.
A liquid crystal display panel 86 shown in FIG.
A liquid crystal 96 is sealed between the glass substrates 86a and 86b, and a plurality of transparent electrodes 88a and 88b are provided on the opposing surfaces of the glass substrates 86a and 86b in directions orthogonal to each other.

【0011】この液晶表示パネル86の回路基板である
ガラス基板86a上に半導体装置71を実装するには、
その半導体装置71を、図15に示した姿勢に対して天
地を逆にした姿勢にする。そして、その半導体装置71
を、下側となった突起電極82をガラス基板86a上の
透明電極88aと位置合わせして配置する。その際、突
起電極82とガラス基板86aとの間に異方性導電接着
剤54を介在させる。この異方性導電接着剤54は、絶
縁性接着剤中に導電性粒子52を混在させたものであ
る。
To mount the semiconductor device 71 on a glass substrate 86a which is a circuit substrate of the liquid crystal display panel 86,
The semiconductor device 71 is turned upside down with respect to the position shown in FIG. Then, the semiconductor device 71
Is arranged such that the lower protruding electrode 82 is aligned with the transparent electrode 88a on the glass substrate 86a. At this time, the anisotropic conductive adhesive 54 is interposed between the protruding electrode 82 and the glass substrate 86a. This anisotropic conductive adhesive 54 is obtained by mixing conductive particles 52 in an insulating adhesive.

【0012】このように、半導体装置71を液晶表示パ
ネル86のガラス基板86a上にセットした状態で、半
導体装置71をガラス基板86aに加圧しながら加熱処
理することにより、各突起電極82をガラス基板86a
上の各透明電極88aと電気的に接続させる。また、ガ
ラス基板86a上の図19で右方に形成されている端子
用電極88c上にも、導電性粒子52が混在されている
異方性導電接着剤54を介在させて可撓性プリント基板
(FPC)68を配置し、そのFPC68をガラス基板
86aに対して加圧しながら加熱を行なう。
As described above, in a state where the semiconductor device 71 is set on the glass substrate 86a of the liquid crystal display panel 86, the semiconductor device 71 is subjected to a heat treatment while being pressed against the glass substrate 86a. 86a
It is electrically connected to each of the upper transparent electrodes 88a. Further, the flexible printed circuit board is also provided on the terminal electrode 88c formed on the right side of FIG. 19 on the glass substrate 86a with the anisotropic conductive adhesive 54 mixed with the conductive particles 52 interposed therebetween. (FPC) 68 is arranged, and the FPC 68 is heated while being pressed against the glass substrate 86a.

【0013】このFPC68は、半導体装置71に給電
したり入力信号を与えるための銅配線電極がパターンニ
ングされているフィルムである。このようにすることに
より、突起電極82と透明電極88aとの間、及びFP
C68と端子用電極88cとの間に、異方性導電接着剤
54の導電性粒子52がそれぞれ確保され、それによっ
て突起電極82と透明電極88aが、またFPC68の
銅配線電極と端子用電極88cとがそれぞれ電気的に接
続され、また絶縁性接着剤により機械的に接続される。
The FPC 68 is a film on which copper wiring electrodes for supplying power to the semiconductor device 71 and providing input signals are patterned. By doing so, the distance between the projecting electrode 82 and the transparent electrode 88a and the FP
The conductive particles 52 of the anisotropic conductive adhesive 54 are secured between the C68 and the terminal electrode 88c, thereby forming the protruding electrode 82 and the transparent electrode 88a, and the copper wiring electrode and the terminal electrode 88c of the FPC 68. Are electrically connected to each other, and are mechanically connected by an insulating adhesive.

【0014】その後、図19に示すように、半導体装置
71及びFPC68の上面と、その周辺部に保護材62
を塗布する。これにより、突起電極82と透明電極88
aとの接続部と、FPC68の銅配線電極と端子用電極
88との接続部への水分の進入を防止すると共に機械的
な保護を行なって信頼性を高めている。
Thereafter, as shown in FIG. 19, a protective material 62 is provided on the upper surfaces of the semiconductor device 71 and the FPC 68 and on the periphery thereof.
Is applied. As a result, the projection electrode 82 and the transparent electrode 88
In addition, it is possible to prevent moisture from entering the connection portion between the terminal a and the connection portion between the copper wiring electrode of the FPC 68 and the terminal electrode 88, and to enhance the reliability by performing mechanical protection.

【0015】[0015]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置及びその回路基板への実装構造で
は、半導体装置を回路基板に実装する占有面積が大きく
なってしまうという問題点があった。そのため、半導体
装置を接続する回路基板を小型化するのが難しかった。
However, such a conventional semiconductor device and its mounting structure on a circuit board have a problem that the occupied area for mounting the semiconductor device on the circuit board becomes large. Therefore, it has been difficult to reduce the size of the circuit board for connecting the semiconductor device.

【0016】例えば、図19に示した液晶表示パネル8
6のガラス基板86a上の半導体装置71及びFPC6
8の接続領域8は、半導体装置71の幅寸法2mmと、
半導体装置71の接続余裕度が1mm、可撓性フィルム
68の接続代が2mm必要であることから約5mmが必
要であった。
For example, the liquid crystal display panel 8 shown in FIG.
6 and the FPC 6 on the glass substrate 86a.
8 has a width of 2 mm of the semiconductor device 71,
The connection margin of the semiconductor device 71 is 1 mm, and the connection margin of the flexible film 68 is 2 mm, so that about 5 mm is required.

【0017】そのガラス基板86aの半導体装置71と
FPC68が接続される部分は、液晶パネル86の非表
示部となる部分である。したがって、その非表示部の面
積が表示部の面積に対して非常に大きなものになってし
まうという問題点があった。すなわち、液晶表示パネル
への半導体装置とFPCの実装占有面積が大きくなる。
The portion of the glass substrate 86a where the semiconductor device 71 and the FPC 68 are connected is a portion serving as a non-display portion of the liquid crystal panel 86. Therefore, there is a problem that the area of the non-display portion becomes very large with respect to the area of the display portion. That is, the area occupied by mounting the semiconductor device and the FPC on the liquid crystal display panel increases.

【0018】この発明は、上述した従来の半導体装置及
びその回路基板への実装構造が持つ課題を解決し、半導
体装置あるいはFPCの回路基板への接続に要する接続
部の面積を小さくして、回路基板や液晶表示パネルのモ
ジュールの小型化を図ることができる半導体装置と、そ
の製造方法、およびその実装構造を提供することを目的
とする。
The present invention solves the problems of the above-described conventional semiconductor device and its mounting structure on a circuit board, and reduces the area of a connection portion required for connecting the semiconductor device or the FPC to the circuit board to reduce the circuit area. It is an object of the present invention to provide a semiconductor device capable of reducing the size of a substrate or a module of a liquid crystal display panel, a manufacturing method thereof, and a mounting structure thereof.

【0019】[0019]

【課題を解決するための手段】この発明は上記の目的を
達成するため、半導体チップと、その半導体チップの上
面に形成された電極パッドと、その電極パッド上を開口
して上記半導体チップの上面を覆う絶縁膜と、上記電極
パッド上と半導体基板の側面にまたがるように設けた下
部電極と、その下部電極上に設けた突起電極とを有する
半導体装置を提供する。
In order to achieve the above object, the present invention provides a semiconductor chip, an electrode pad formed on an upper surface of the semiconductor chip, and an opening on the electrode pad to form an upper surface of the semiconductor chip. A semiconductor device comprising: an insulating film covering the electrode pad; a lower electrode provided over the electrode pad and a side surface of the semiconductor substrate; and a protruding electrode provided on the lower electrode.

【0020】この半導体装置によれば、下部電極を電極
パッド上と半導体チップの側面にまたがるように設け、
その下部電極上に突起電極を設けているので、その側面
にまたがった部分の突起電極を使用して回路基板の電極
に接続することができる。したがって、半導体装置の回
路基板に接続するための面を側面にすることができるた
め、その接続のための面積を大幅に減少させることがで
きる。
According to this semiconductor device, the lower electrode is provided so as to extend over the electrode pad and the side surface of the semiconductor chip.
Since the protruding electrode is provided on the lower electrode, it can be connected to the electrode of the circuit board by using the protruding electrode in a portion straddling the side surface. Therefore, the surface for connecting to the circuit board of the semiconductor device can be a side surface, and the area for the connection can be significantly reduced.

【0021】また、上記半導体チップは、その側壁を段
差形状にするとよい。そうすれば、半導体装置の突起電
極を回路基板上の電極に電気的に接続させる際に、半導
体チップの突起電極のある側面を、平面状の回路基板に
直接接触させるだけで、それらを簡単且つ確実に接続さ
せることができる。さらに、上記突起電極は、複数の金
属層で構成するとよい。
Further, it is preferable that the side wall of the semiconductor chip has a stepped shape. Then, when electrically connecting the projecting electrodes of the semiconductor device to the electrodes on the circuit board, the side faces of the semiconductor chip having the projecting electrodes can be simply and simply connected to the planar circuit board directly. Connection can be made securely. Further, it is preferable that the protruding electrode is constituted by a plurality of metal layers.

【0022】また、上記突起電極は、半導体チップの側
面よりも外側に突出するように形状するとよい。そうす
ることにより、半導体装置の突起電極の回路基板に対す
る接続が簡単、且つ確実になる。さらにまた、上記突起
電極を半田で形成するようにするとよい。そうすれば、
半導体装置を回路基板の電極に接続するときには、突起
電極を回路基板の電極に接触させた状態で半田が溶融す
る温度に加熱するだけで、その半田により半導体装置を
回路基板に確実に接続固定することができる。
Further, it is preferable that the protruding electrode is formed so as to protrude outside the side surface of the semiconductor chip. By doing so, the connection of the bump electrode of the semiconductor device to the circuit board is simple and reliable. Furthermore, it is preferable that the protruding electrodes are formed of solder. that way,
When connecting a semiconductor device to an electrode of a circuit board, the semiconductor device is securely connected and fixed to the circuit board by the solder only by heating the solder to a temperature at which the solder melts while the protruding electrode is in contact with the electrode of the circuit board. be able to.

【0023】さらに、このような半導体装置を得るため
のこの発明による半導体装置の製造方法は、複数の電極
パッドが列設された複数の半導体チップを形成するため
の半導体基板の隣接する半導体チッブの境界部に、該半
導体基板が所定の厚さ残存するように溝加工してストリ
ートラインを形成する第1のダイシング工程と、上記半
導体チツプ上の全面に共通電極膜を形成する工程と、そ
の共通電極膜上に感光性樹脂を形成し、該感光性樹脂の
前記電極パッド上から前記ストリートライン上に延びる
所定領域に突起電極形成用の開口を形成するように該感
光性樹脂をパターンニングする工程と、上記共通電極膜
上の前記感光性樹脂の開口内に突起電極を形成する工程
と、上記感光性樹脂を除去する工程と、上記突起電極を
マスクにして共通電極膜をエッチングする工程と、上記
半導体基板のストリートライン部を、第1のダイシング
工程による加工幅より狭い加工幅で切断する第2のダイ
シング工程とを有する。この方法によれば、上記半導体
装置を比較的簡単に製造することができる。
Further, in the method of manufacturing a semiconductor device according to the present invention for obtaining such a semiconductor device, there is provided a method of manufacturing a semiconductor chip having a plurality of electrode pads arranged in a row. A first dicing step of forming a street line by forming a groove at the boundary so that the semiconductor substrate remains at a predetermined thickness; and a step of forming a common electrode film over the entire surface of the semiconductor chip. Forming a photosensitive resin on an electrode film, and patterning the photosensitive resin so as to form an opening for forming a protruding electrode in a predetermined region extending from the electrode pad to the street line of the photosensitive resin. Forming a projecting electrode in the opening of the photosensitive resin on the common electrode film, removing the photosensitive resin, and using the projecting electrode as a mask. And a step of etching the electrode film, the street line portion of the semiconductor substrate, and a second dicing step of cutting a narrow working width than the processing width of the first dicing step. According to this method, the semiconductor device can be manufactured relatively easily.

【0024】また、上記半導体装置の製造方法におい
て、上記第2のダイシング工程の後に、上記突起電極の
表面にメッキをする工程を実施するようにしてもよい。
さらに、上記第2のダイシング工程の後に、上記突起電
極を球面状にリフローする工程を実施するようにしても
よい。
In the method of manufacturing a semiconductor device, a step of plating the surface of the bump electrode may be performed after the second dicing step.
Further, after the second dicing step, a step of reflowing the protruding electrode into a spherical shape may be performed.

【0025】また、この発明による上記半導体装置を回
路基板に接続する半導体装置の実装構造は、半導体装置
を構成する半導体チップの突起電極を設けた側面が回路
基板に対向して接続し、その突起電極と回路基板上の電
極とが電気的に接続している。
Further, in the semiconductor device mounting structure for connecting the semiconductor device to a circuit board according to the present invention, the side of the semiconductor chip constituting the semiconductor device on which the protruding electrode is provided is connected to the circuit board and connected to the circuit board. The electrodes and the electrodes on the circuit board are electrically connected.

【0026】また、上記半導体装置の実装構造におい
て、上記半導体チップの上記回路基板に接続する側面と
反対側の側面、あるいは直交する側面が可撓性プリント
基板に対向して接続し、その側面に設けられた突起電極
と可撓性プリント基板上の電極とが電気的に接続するよ
うにしてもよい。
In the mounting structure of the semiconductor device, a side surface of the semiconductor chip opposite to a side surface connected to the circuit board or a side surface orthogonal to the side surface is connected to a flexible printed circuit board and connected to the side surface. The provided protruding electrode and the electrode on the flexible printed circuit board may be electrically connected.

【0027】[0027]

【発明の実施の形態】以下、この発明による半導体装置
の最良の実施の形態と、その半導体装置の製造方法及び
実装構造の実施の形態を図面に基づいて説明する。 〔この発明による半導体装置の構造の説明:図1〕まず
始めに、図1および図2を用いてこの発明による半導体
装置の構造について説明する。図1はこの発明による半
導体装置の要部のみを示し、図2は全体を示す模式的な
断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of a semiconductor device according to the present invention, and embodiments of a method of manufacturing the semiconductor device and a mounting structure will be described below with reference to the drawings. [Description of the structure of the semiconductor device according to the present invention: FIG. 1] First, the structure of the semiconductor device according to the present invention will be described with reference to FIGS. FIG. 1 shows only a main part of a semiconductor device according to the present invention, and FIG. 2 is a schematic sectional view showing the whole.

【0028】この半導体装置1は、半導体チップ12
と、その半導体チップ12の表面12aに形成された電
極パッド14と、その電極パッド14の周縁部を覆う絶
縁膜16と、電極パッド14上と半導体基板12の側壁
に形成された下部電極19とを有している。
The semiconductor device 1 includes a semiconductor chip 12
An electrode pad 14 formed on the surface 12 a of the semiconductor chip 12, an insulating film 16 covering the periphery of the electrode pad 14, and a lower electrode 19 formed on the electrode pad 14 and on the side wall of the semiconductor substrate 12. have.

【0029】そして、その下部電極19上に第1の突起
電極22を設け、その第1の突起電極22の表面に第2
の突起電極24を設けることにより、突起電極23を複
数層で形成している。半導体チツプ12は、図1で右端
面となる側壁が階段形状に形成されている。そして、第
1の突起電極22と第2の突起電極24とを、半導体基
板12の表面12aと段差部の側面12bとにまたがる
ように設けている。
Then, a first projecting electrode 22 is provided on the lower electrode 19, and a second projecting electrode 22 is formed on the surface of the first projecting electrode 22.
By providing the projecting electrodes 24, the projecting electrodes 23 are formed in a plurality of layers. The semiconductor chip 12 has a stepped shape of a sidewall serving as a right end face in FIG. The first protruding electrode 22 and the second protruding electrode 24 are provided so as to extend over the surface 12a of the semiconductor substrate 12 and the side surface 12b of the step.

【0030】その第2の突起電極24の右端部は、半導
体チップ12の段差部の突き出た側面12cよりも1〜
10μm突き出るようにしている。なお、下部電極19
は電極パッド14を半導体チツプ12の側面まで電気的
に導く配線としての役割を持ち、第1の突起電極22及
び第2の突起電極24からなる突起電極23は半導体装
置1を回路基板に接続するための接続用の電極としての
機能を持っている。なお、突起電極23は、金(Au)
などの酸化しにくい単一金属から構成してもよい。
The right end of the second protruding electrode 24 is one to one from the side surface 12 c of the semiconductor chip 12 where the step portion protrudes.
It protrudes by 10 μm. The lower electrode 19
Has a role as a wiring for electrically guiding the electrode pad 14 to the side surface of the semiconductor chip 12, and a projection electrode 23 composed of a first projection electrode 22 and a second projection electrode 24 connects the semiconductor device 1 to a circuit board. Function as a connection electrode for connection. The protruding electrode 23 is made of gold (Au).
It may be composed of a single metal that is difficult to oxidize.

【0031】〔この発明による半導体装置の製造方法の
説明:図2〜図10〕次に、図2に示すような形状の半
導体装置1を製造する方法について説明する。まず最初
に、図3に示すように、多数の半導体チップ用の能動素
子や受動素子からなる集積回路(図示は省略している)
とそれを外部回路に接続するための多数の電極パッド1
4が設けられた半導体基板(ウエハ)10を、隣接する
半導体チップ12,12の境界部に1回目の溝加工工程
(ダイシング工程)を行なってストリートライン10b
を形成する。そして、その半導体基板10の溝加工した
後に残された部分の板厚tが、200μm〜300μm
になるようにする。
[Description of Manufacturing Method of Semiconductor Device According to the Present Invention: FIGS. 2 to 10] Next, a method of manufacturing the semiconductor device 1 having the shape shown in FIG. 2 will be described. First, as shown in FIG. 3, an integrated circuit including a large number of active elements and passive elements for a semiconductor chip (not shown).
And a number of electrode pads 1 for connecting it to an external circuit
The semiconductor substrate (wafer) 10 provided with the semiconductor wafer 4 is subjected to a first groove forming step (dicing step) at the boundary between the adjacent semiconductor chips 12 and 12 to form a street line 10b.
To form The thickness t of the portion of the semiconductor substrate 10 left after the groove processing is 200 μm to 300 μm.
So that

【0032】次に、図4に示すように、半導体基板10
の全面に感光性ポリイミドからなる絶縁膜16を、回転
塗布法によって2μm〜3μmの厚さで全面に形成す
る。絶縁膜16としては、感光性ポリイミド以外にボロ
ンやリンやボロンとリンとを含有する酸化珪素膜を化学
的気相成長法により形成してもよいし、また窒化珪素膜
をプラズマ化学的気相成長法により形成してもよい。
Next, as shown in FIG.
An insulating film 16 made of photosensitive polyimide is formed on the entire surface by a spin coating method to a thickness of 2 μm to 3 μm. As the insulating film 16, a silicon oxide film containing boron, phosphorus, or boron and phosphorus other than photosensitive polyimide may be formed by a chemical vapor deposition method, or a silicon nitride film may be formed by a plasma chemical vapor deposition method. It may be formed by a growth method.

【0033】その後、所定のフォトマスクを用いて感光
性ポリイミド膜を露光処理を行ない、その後現像処理を
行なって、図5に示すように電極パッド14上に開口1
6aを形成して、しかもその電極パッド14の周縁部が
絶縁膜16で覆われるようにパターンニングする。次
に、図6に示すように、絶縁膜16と電極パッド14を
含む半導体基板10の全面に、スパッタリング法により
アルミニウムを膜厚0.8μmで、クロムを膜厚0.0
1μmで、さらに銅を膜厚0.8μmでそれぞれ順次膜
形成を行ない、それらによって共通電極膜18を3層構
造で形成する。なお、図6に示した共通電極膜18とし
ては、電極パッド14及び第1の突起電極22(図2参
照)を形成する電極材料と電気的接続性及び機械的密着
性が良好であって、さらに電極材料相互の拡散がない安
定した電極材料を使用する必要がある。
Thereafter, the photosensitive polyimide film is subjected to an exposure process using a predetermined photomask, and then a development process is performed to form an opening 1 on the electrode pad 14 as shown in FIG.
6a is formed, and patterning is performed so that the periphery of the electrode pad 14 is covered with the insulating film 16. Next, as shown in FIG. 6, over the entire surface of the semiconductor substrate 10 including the insulating film 16 and the electrode pads 14, aluminum is formed to a thickness of 0.8 μm and chromium to a thickness of 0.0
A film of 1 μm and a film of 0.8 μm of copper are sequentially formed, thereby forming a common electrode film 18 in a three-layer structure. The common electrode film 18 shown in FIG. 6 has good electrical connectivity and mechanical adhesion with the electrode material forming the electrode pad 14 and the first bump electrode 22 (see FIG. 2). Further, it is necessary to use a stable electrode material without diffusion between the electrode materials.

【0034】そのため、その共通電極18としては、前
述したアルミニウムとクロムと銅とによる3層構造のも
のの他に、チタン−パラジウムや、チタン−金や、チタ
ン−白金や、チタン・タングステン合金−パラジウム
や、チタン・タングステン合金−金や、チタン・タング
ステン合金−白金や、クロム−銅などの2層膜構造や、
アルミニウム−チタン−銅の3層構造等が有効である。
For this reason, the common electrode 18 has a three-layer structure of aluminum, chromium, and copper, as well as titanium-palladium, titanium-gold, titanium-platinum, titanium-tungsten alloy-palladium. Or a two-layer film structure of titanium-tungsten alloy-gold, titanium-tungsten alloy-platinum, chromium-copper,
An aluminum-titanium-copper three-layer structure is effective.

【0035】その後、図7に示すように、感光性樹脂2
0を回転塗布法により共通電極膜18上の全面に厚さ1
7μmで形成する。さらに、所定のフォトマスクを使用
してその感光性樹脂20を露光処理し、その後現像処理
を行うことによって、電極パッド14上からストリート
ライン10b上に延びる領域に突起電極形成用の開口を
形成するように感光性樹脂20をパターンニングする。
Thereafter, as shown in FIG.
0 is applied on the entire surface of the common electrode film 18 by a spin coating method to a thickness
Formed at 7 μm. Further, the photosensitive resin 20 is exposed to light using a predetermined photomask, and then subjected to development processing, thereby forming an opening for forming a protruding electrode in a region extending from above the electrode pad 14 to above the street line 10b. The photosensitive resin 20 is patterned as described above.

【0036】次に、その感光性樹脂20をメッキマスク
として用いて、銅メッキを10μm〜15μmの厚さで
行なうことにより第1の突起電極22を、感光性樹脂2
0の開口内の共通電極膜18上に形成する。なお、ここ
で形成する第1の突起電極22は、その材料に金、ニッ
ケル構造のものを使用するようにしてもよい。
Next, using the photosensitive resin 20 as a plating mask, copper plating is performed to a thickness of 10 μm to 15 μm to thereby form the first protruding electrode 22 to the photosensitive resin 2.
0 is formed on the common electrode film 18 in the opening. The first protruding electrode 22 formed here may have a material of gold or nickel structure.

【0037】その後、図9に示すように、湿式剥離液を
使用して、メッキマスクとして用いた感光性樹脂20を
除去する。さらに、第1の突起電極22をエッチングマ
スクにして、メルテックス製の銅エッチング液エンスト
リップC(商品名)によりエッチングを行なって、共通電
極膜18の最上層被膜である銅のうち、第1の突起電極
22から露出している領域を除去する。なお、このエッ
チング処理は、ジャストエッチングから30%のオバー
エッチング時間でエッチングを行う。
Thereafter, as shown in FIG. 9, the photosensitive resin 20 used as a plating mask is removed using a wet stripper. Further, etching is performed with a copper etching solution Enstrip C (trade name) manufactured by Meltex using the first protruding electrode 22 as an etching mask, and the first electrode of copper, which is the uppermost film of the common electrode film 18, is formed. The region exposed from the protruding electrode 22 is removed. In this etching process, etching is performed in just over etching time of 30%.

【0038】次に、硝酸セリウムアンモニウムとフェリ
シアン化カリウムと水酸化ナトリウムとの混合液によ
り、共通電極膜18のバリヤ層及び密着層であるクロム
(中層)、及びアルミニュウム(最下層)のエッチング
を行う。なお、このエッチング処理は、ジャストエッチ
ングから30%のオバーエッチング時間でエッチングを
行ない、共通電極膜18の不必要な部分を除去すること
によって、第1の突起電極22に整合する領域に下部電
極19を形成する。
Next, chromium (middle layer), which is a barrier layer and an adhesion layer, and aluminum (lowest layer) of the common electrode film 18 are etched with a mixed solution of cerium ammonium nitrate, potassium ferricyanide, and sodium hydroxide. In this etching process, etching is performed for 30% of the overetching time from the just etching, and unnecessary portions of the common electrode film 18 are removed. To form

【0039】次に、図3で説明した1回目の溝加工工程
で半導体基板10の板厚を薄くしたストリートライン1
0bの部分を、今度は2回目の溝加工工程(ダイシング
工程)により切断し、図10に示すように半導体基板1
0を単個の半導体チップ12に切り分ける。このとき、
その2回目の溝加工工程の切断幅Wは、1回目の溝加工
工程の切断幅よりも30μm〜50μm程度狭くする。
Next, the street line 1 in which the thickness of the semiconductor substrate 10 is reduced in the first groove processing step described with reference to FIG.
0b is cut by a second groove processing step (dicing step) as shown in FIG.
0 is cut into a single semiconductor chip 12. At this time,
The cutting width W in the second groove processing step is set to be narrower by about 30 μm to 50 μm than the cutting width in the first groove processing step.

【0040】その後、図2に示したように、無電解メッ
キ法により金を第1の突起電極22の露出している表面
全体に2μm〜3μmの厚さでメッキして、第2の突起
電極24を形成する。なお、この第2の突起電極24
は、ニッケル−金の二層構造でもよい。このような工程
を順次経て、突起電極23を半導体チッフ12の表面1
2aと側面12cとにまたがるように形成した半導体装
置1ができる。
Thereafter, as shown in FIG. 2, gold is plated on the entire exposed surface of the first protruding electrode 22 to a thickness of 2 μm to 3 μm by an electroless plating method. 24 are formed. Note that the second protruding electrode 24
May have a nickel-gold two-layer structure. Through these steps sequentially, the protruding electrode 23 is connected to the surface 1 of the semiconductor chip 12.
The semiconductor device 1 formed so as to straddle the 2a and the side surface 12c is obtained.

【0041】〔半導体装置の回路基板への実装構造の説
明:図11〕次に、図2の半導体装置1を回路基板へ実
装する実装構造例について説明する。図11に示すよう
に、それぞれ対向面に透明電極28,29を形成した2
枚のガラス基板26aと26bの間に液晶56をシール
材27によって封入した液晶パネル2に、本発明の半導
体装置1を実装する場合には、その半導体装置1を側面
12cが上下方向になるように配置する。
[Description of Mounting Structure of Semiconductor Device on Circuit Board: FIG. 11] Next, an example of a mounting structure for mounting the semiconductor device 1 of FIG. 2 on a circuit board will be described. As shown in FIG. 11, transparent electrodes 28 and 29 were formed on opposing surfaces, respectively.
When the semiconductor device 1 of the present invention is mounted on the liquid crystal panel 2 in which the liquid crystal 56 is sealed between the glass substrates 26a and 26b with the sealing material 27, the semiconductor device 1 is placed such that the side surface 12c is oriented vertically. To place.

【0042】そして、その半導体装置1の図11で下側
の第2の突起電極23(簡略化して図示している)の下
面と下側の回路基板であるガラス基板26aの上面に設
けられている透明電極28との間に異方性導電接着剤3
6を介在させ、半導体装置1の側面12bと回路基板2
とが対向するように配置する。
The semiconductor device 1 is provided on the lower surface of the lower second protruding electrode 23 (shown in a simplified form) in FIG. 11 and on the upper surface of the glass substrate 26a as the lower circuit substrate. Anisotropic conductive adhesive 3 between transparent electrode 28
6, the side surface 12b of the semiconductor device 1 and the circuit board 2
And are arranged so as to face each other.

【0043】また、図11で上側の第2の突起電極23
(簡略化して図示している)と可撓性プリント基板(F
PC)58との間にも異方性導電接着剤36を介在させ
る。この異方性導電接着剤36は、半導体装置1を駆動
するための電源及び入力信号を与えるための銅配線電極
がパターンニングされているフィルムである。異方性導
電接着剤36は、絶縁性接着剤に導電性粒子を分散させ
たものであり、対向する厚さ方向は導通し、横方向は絶
縁する接着剤である。
Further, the upper second protruding electrode 23 in FIG.
(Shown in a simplified manner) and a flexible printed circuit board (F
Anisotropic conductive adhesive 36 is also interposed between PC and 58. The anisotropic conductive adhesive 36 is a film on which copper wiring electrodes for supplying power and input signals for driving the semiconductor device 1 are patterned. The anisotropic conductive adhesive 36 is an adhesive obtained by dispersing conductive particles in an insulating adhesive. The anisotropic conductive adhesive 36 conducts in the opposite thickness direction and insulates in the lateral direction.

【0044】そして、FPC58をガラス基板26aに
押圧して、突起電極23と透明電極28との間及びFP
C58と突起電極23との間にそれぞれ400kg/c
2の圧力を加え、同時に180℃〜220℃の温度で
加熱する。
Then, the FPC 58 is pressed against the glass substrate 26a, and the space between the protruding electrode 23 and the transparent electrode 28 and the FP
400 kg / c between C58 and the protruding electrode 23
Apply a pressure of m 2 and simultaneously heat at a temperature of 180 ° C to 220 ° C.

【0045】それによって、下側の突起電極23と透明
電極28との間、及び上側の突起電極23とFPC58
の銅配線電極との間を異方性導電接着剤36中の導電性
粒子により電気的に接続することができると共に、半導
体装置1とガラス基板26a及びFPC58とを絶縁性
接着剤によって機械的に接続することができる。
Thus, between the lower protruding electrode 23 and the transparent electrode 28, and between the upper protruding electrode 23 and the FPC 58.
Can be electrically connected to the copper wiring electrode by conductive particles in the anisotropic conductive adhesive 36, and the semiconductor device 1 and the glass substrate 26a and the FPC 58 are mechanically connected by the insulating adhesive. Can be connected.

【0046】また、半導体装置1の周囲に保護材62を
形成し、上記各接続部への水分の進入を防止すると共に
機械的な保護を行なって信頼性を高めている。なお、異
方性導電接着剤36としては、絶縁性接着剤である熱硬
化型エポキシ系接着剤に、球状プラスチックの表面にニ
ッケル−金を2層メッキした外径が4μm〜6μmのビ
ーズ状の導電性材料を、体積比で約40%混在させたも
のを使用する。
Further, a protective member 62 is formed around the semiconductor device 1 to prevent moisture from entering each of the above-mentioned connecting portions and to provide mechanical protection to enhance reliability. In addition, as the anisotropic conductive adhesive 36, a thermosetting epoxy adhesive which is an insulating adhesive, nickel-gold plated two layers on the surface of a spherical plastic, and a bead shape having an outer diameter of 4 μm to 6 μm. A material in which conductive materials are mixed at about 40% by volume is used.

【0047】また、図11の例では、FPC58を半導
体チップ12の上側の突起電極23を設けた側面に接着
するようにしたが、半導体チップ12のガラス基板26
aと直交する側面、すなわち突起電極23を図11で紙
面の手前側の側面に設けて、その側面にそのFPC58
を接続するようにしてもよい。このように、この半導体
装置1は、側面12cを上下方向に実装することによっ
て半導体装置1の厚さ方向の突起電極23の側面12b
と平行な部分でガラス基板26aに実装することができ
る。このため、実装のための占有面積を従来技術に比べ
て大幅に小さくすることができ、液晶パネル2の小型化
が可能であり、液晶パネル2に半導体装置を高密度実装
することができる。
In the example shown in FIG. 11, the FPC 58 is bonded to the side of the semiconductor chip 12 on which the protruding electrodes 23 are provided.
11, that is, the protruding electrode 23 is provided on the side surface on the near side of the paper surface in FIG.
May be connected. As described above, the semiconductor device 1 has the side surface 12 c mounted in the up-down direction, thereby forming the side surface 12 b of the bump electrode 23 in the thickness direction of the semiconductor device 1.
Can be mounted on the glass substrate 26a at a portion parallel to the substrate. Therefore, the area occupied by the mounting can be significantly reduced as compared with the related art, the size of the liquid crystal panel 2 can be reduced, and the semiconductor device can be mounted on the liquid crystal panel 2 with high density.

【0048】次に、この発明による半導体装置とその製
造方法及びその半導体装置の実装構造の他の実施の形態
を、図12乃至図14を参照して説明する。なお、図1
2乃至図14において図1乃至図11と対応する部分に
は同一の符号を付してその説明を省略する。
Next, another embodiment of the semiconductor device according to the present invention, its manufacturing method and the mounting structure of the semiconductor device will be described with reference to FIGS. FIG.
In FIGS. 2 to 14, parts corresponding to those in FIGS. 1 to 11 are denoted by the same reference numerals, and description thereof is omitted.

【0049】〔この発明による半導体装置の他の実施の
形態とその製造方法:図12,図13〕図12に示すよう
に、前述した実施の形態において図3乃至図5を使用し
て説明した場合と同様に、半導体基板10を1回目の溝
加工工程(ダイシング工程)により、溝加工して残され
た部分の板厚tが200μm〜300μmになるように
する。
[Another Embodiment of Semiconductor Device According to the Present Invention and Its Manufacturing Method: FIGS. 12 and 13] As shown in FIG. 12, the semiconductor device described in the above embodiment has been described with reference to FIGS. As in the case, the semiconductor substrate 10 is subjected to the first groove processing step (dicing step) so that the thickness t of the portion left after the groove processing becomes 200 μm to 300 μm.

【0050】次に、その半導体基板10上の全面に感光
性ポリイミドからなる絶縁膜16を2μm〜3μmの厚
さで形成する。その後、所定のフォトマスクを用いて露
光処理と現像処理を行ない電極パッド14を開口するよ
うに絶縁膜16をパターンニングする。なお、絶縁膜1
6は、感光性ポリイミドの代わりに窒化珪素をプラズマ
化学的気相成長法によって2μm〜3μmの厚さで形成
するようにしてもよいし、またボロンやリンやボロンと
リンを含む二酸化珪素膜を化学的気相成長法で形成して
もよい。
Next, an insulating film 16 made of photosensitive polyimide is formed on the entire surface of the semiconductor substrate 10 to a thickness of 2 μm to 3 μm. After that, an exposure process and a development process are performed using a predetermined photomask, and the insulating film 16 is patterned so as to open the electrode pad 14. The insulating film 1
6 may be formed by forming a silicon nitride film having a thickness of 2 μm to 3 μm by plasma-enhanced chemical vapor deposition instead of photosensitive polyimide, or forming a silicon dioxide film containing boron or phosphorus or boron and phosphorus. It may be formed by a chemical vapor deposition method.

【0051】また、この絶縁膜16としては、窒化珪素
や二酸化珪素以外に酸化タンタルや、酸化アルミニュウ
ムなどの無機膜を使用するようにしてもよい。またさら
に、上述した無機膜と有機膜との多層構造で絶縁膜16
を形成してもよい。さらに、その絶縁膜16を形成する
方法も、上述したプラズマ化学的気相成長法や化学的気
相成長法以外にスパッタリング法を用いるようにしても
よい。
As the insulating film 16, an inorganic film such as tantalum oxide or aluminum oxide may be used in addition to silicon nitride or silicon dioxide. Further, the insulating film 16 has a multilayer structure of the above-described inorganic film and organic film.
May be formed. Further, as a method of forming the insulating film 16, a sputtering method may be used in addition to the above-described plasma chemical vapor deposition method or chemical vapor deposition method.

【0052】このようにして形成した絶縁膜16上の全
面に、スパッタリング法によってアルミニウムを膜厚
0.8μm、クロムを0.01μm、銅を0.8μmの
膜厚で順次膜を形成し、共通電極膜18(後で下部電極
19となる)を3層構造で形成する。その共通電極18
としては、チタン−パラジウムや、チタン−金や、チタ
ン−白金や、チタン・タングステン合金−パラジウム
や、チタン・タングステン合金−金や、チタン・タング
ステン合金−白金などの2層膜構造や、アルミニウム−
チタン−銅の3層構造等が使用可能である。
A film of aluminum having a thickness of 0.8 μm, chromium of 0.01 μm, and copper of 0.8 μm is sequentially formed on the entire surface of the insulating film 16 thus formed by sputtering. An electrode film 18 (which will be a lower electrode 19 later) is formed in a three-layer structure. The common electrode 18
Examples include a two-layer film structure of titanium-palladium, titanium-gold, titanium-platinum, titanium-tungsten alloy-palladium, titanium-tungsten alloy-gold, titanium-tungsten alloy-platinum, aluminum-
A titanium-copper three-layer structure or the like can be used.

【0053】そして、図7で説明した場合と同様に感光
性樹脂20を共通電極膜18上の全面に厚さ20μm〜
30μmで形成する。その後、所定のフォトマスクを用
いて露光処理と、その後現像処理を行なうことによって
突起電極形成予定領域に開口を形成するように感光性樹
脂20パターンニングする。
Then, as in the case described with reference to FIG.
It is formed with a thickness of 30 μm. After that, the photosensitive resin 20 is patterned so as to form an opening in a region where a protruding electrode is to be formed by performing an exposure process using a predetermined photomask and a development process thereafter.

【0054】次に、図8で説明した場合と同様に、感光
性樹脂20をメッキマスクとして用いて、半田メッキを
15μm〜20μmの厚さで行なうことにより突起電極
32を、感光性樹脂20の開口内(図12では図示を簡
略化しているため感光性樹脂20は片側のみ仮想線で示
す)の共通電極膜18上に形成する。
Next, as in the case described with reference to FIG. 8, using the photosensitive resin 20 as a plating mask, solder plating is performed to a thickness of 15 μm to 20 μm so that the projecting electrode 32 is The photosensitive resin 20 is formed on the common electrode film 18 in the opening (in FIG. 12, only one side of the photosensitive resin 20 is shown by a virtual line for simplification).

【0055】このようにすることにより、突起電極32
が共通電極膜18上に、半導体基板12の表面12aと
側面12bとにまたがるように形成される。なお、ここ
で使用する半田メッキ液の組成は、メッキ後の組成がス
ズ60%、鉛40%となるようなメッキ液を選択する。
By doing so, the projection electrode 32
Are formed on the common electrode film 18 so as to extend over the surface 12a and the side surface 12b of the semiconductor substrate 12. The composition of the solder plating solution used here is selected so that the composition after plating is 60% tin and 40% lead.

【0056】次に、突起電極32を形成した後に、湿式
剥離液を使用してメッキマスクとして用いた感光性樹脂
20を除去する。さらに、突起電極32をエッチングマ
スクにして、図9で前述した実施の形態の場合と同様な
エッチングを行なって、共通電極膜18の最上層被膜で
ある銅のうち突起電極32から露出している領域を除去
する。その際のエッチング処理は、ジャストエッチング
から30%のオバーエッチング時間でエッチングを行な
う点は、図9で説明した場合と同様である。
Next, after forming the protruding electrodes 32, the photosensitive resin 20 used as a plating mask is removed using a wet stripping solution. Further, the same etching as in the embodiment described above with reference to FIG. 9 is performed by using the protruding electrode 32 as an etching mask, and the copper which is the uppermost film of the common electrode film 18 is exposed from the protruding electrode 32. Remove the area. The etching process at this time is the same as the case described with reference to FIG. 9 in that the etching is performed with just over etching time of 30% from the just etching.

【0057】次に、硝酸セリウムアンモニウムとフェリ
シアン化カリウムと水酸化ナトリウムとの混合液によ
り、共通電極膜18のバリヤ層及び密着層であるクロム
(中層)、及びアルミニュウム(最下層)のエッチング
を行なう。このエッチング処理も、ジャストエッチング
から30%のオバーエッチング時間でエッチングを行な
い、共通電極膜18の不必要な部分を除去して、突起電
極32に整合する領域に下部電極19を形成する。
Next, chromium (middle layer) and aluminum (lowest layer) which are a barrier layer and an adhesion layer of the common electrode film 18 are etched with a mixed solution of cerium ammonium nitrate, potassium ferricyanide, and sodium hydroxide. Also in this etching process, the etching is performed for 30% of the overetching time from the just etching, and unnecessary portions of the common electrode film 18 are removed, and the lower electrode 19 is formed in a region matching the protruding electrode 32.

【0058】次に、図10で説明した場合と同様に、切
断幅Wで2回目の溝加工工程(ダイシング工程)を行な
って、最初に1回目の溝加工工程で半導体基板10の板
厚を薄くした部分を切断する。それによって、半導体基
板12が単個の半導体チップ12に切断される。なお、
その2回目の溝加工工程の切断幅Wを、1回目の溝加工
工程の切断幅よりも30μm〜50μm程度狭くする点
は、図1乃至図11で説明した実施の形態の場合と同様
である。
Next, as in the case described with reference to FIG. 10, a second groove processing step (dicing step) is performed with a cutting width W, and the thickness of the semiconductor substrate 10 is first reduced in the first groove processing step. Cut the thinned part. Thereby, the semiconductor substrate 12 is cut into a single semiconductor chip 12. In addition,
The point that the cutting width W in the second groove processing step is made smaller by about 30 μm to 50 μm than the cutting width in the first groove processing step is the same as in the embodiment described with reference to FIGS. 1 to 11. .

【0059】次に、図13に示すように、単個の状態に
した半導体チップ12を、230℃から250℃の温度
で加熱して半田を溶融させて、突起電極32を表面張力
を利用して丸める。その際、丸められた突起電極32の
図13で最も右方に位置する部分が、半導体チツプ12
の右端面となる側面12cよりも同図で右方に1μm〜
10μm突き出るようにしている。このようにして、突
起電極32に半田を使用した半導体装置31を形成する
ことができる。
Next, as shown in FIG. 13, the single semiconductor chip 12 is heated at a temperature of 230.degree. C. to 250.degree. C. to melt the solder, and the protruding electrodes 32 are formed using surface tension. Round. At this time, the rightmost portion of the rounded protruding electrode 32 in FIG.
1 μm to the right in FIG.
It protrudes by 10 μm. Thus, the semiconductor device 31 using the solder for the protruding electrodes 32 can be formed.

【0060】〔他の実施の形態による半導体装置の実装
構造:図14〕次に、図13の半導体装置31の回路基
板への実装構造について説明する。図13に示した半導
体装置31を、回路基板46に実装する場合には、図1
4に示すように半導体装置31(簡略化して図示してい
る)の側面が下側になるように配置して、その突起電極
32が回路基板46の電極28上の位置になるように配
置する。
[Mounting Structure of Semiconductor Device According to Another Embodiment: FIG. 14] Next, a mounting structure of the semiconductor device 31 of FIG. 13 on a circuit board will be described. When the semiconductor device 31 shown in FIG. 13 is mounted on a circuit board 46, FIG.
As shown in FIG. 4, the semiconductor device 31 is arranged so that the side surface of the semiconductor device 31 (shown in a simplified manner) is on the lower side, and the protruding electrode 32 is located on the electrode 28 of the circuit board 46. .

【0061】その状態で、230℃から250℃の温度
で加熱を行なうと、突起電極32の半田が溶融する。し
たがって、その半田が電極28に溶着した後に冷却する
ことにより、半導体装置31が電極28に固定される。
その後、その突起電極32と電極28との接続部付近
を、半導体装置31の部分も含めて保護材62により被
覆して上記接続部を補強すると共に、その保護材62に
より電気的接続性及び機械的接続性における信頼性を向
上させる。
In this state, when heating is performed at a temperature of 230 ° C. to 250 ° C., the solder of the protruding electrodes 32 is melted. Therefore, the semiconductor device 31 is fixed to the electrode 28 by cooling after the solder is welded to the electrode 28.
Then, the vicinity of the connection between the protruding electrode 32 and the electrode 28 is covered with a protective material 62 including the portion of the semiconductor device 31 so as to reinforce the connection portion. The reliability in dynamic connectivity.

【0062】このように、この実施の形態においては、
突起電極32を半田メッキで形成するようにしたので、
半導体チップ12の側面12cよりも突き出た突起電極
32を簡単に形成することができる。また、その突起電
極32は、230℃から250℃の加熱リフロー工程に
より溶融させることができるので、半導体装置31の回
路基板46上への固定を簡単に行なうことができる。
As described above, in this embodiment,
Since the protruding electrodes 32 are formed by solder plating,
The protruding electrode 32 protruding from the side surface 12c of the semiconductor chip 12 can be easily formed. Further, since the protruding electrodes 32 can be melted by a heating reflow process at 230 ° C. to 250 ° C., the semiconductor device 31 can be easily fixed on the circuit board 46.

【0063】さらに、230℃から250℃の再リフロ
ー工程を行なうようにすれば、半導体装置31の回路基
板46に対する接続部の電気的な接続と機械的な接続の
信頼性を、より向上させることができる。以上の実施形
態の半導体装置は液晶表示パネルへの実装構造で説明し
たが、この半導体装置の実装構造は、樹脂基板やセラミ
クス基板への半導体装置の実装にも適用できる。
Further, by performing the reflow process at 230 ° C. to 250 ° C., the reliability of the electrical connection and the mechanical connection of the connecting portion to the circuit board 46 of the semiconductor device 31 can be further improved. Can be. Although the semiconductor device according to the above embodiments has been described as being mounted on a liquid crystal display panel, the mounting structure of the semiconductor device can be applied to mounting of the semiconductor device on a resin substrate or a ceramic substrate.

【0064】[0064]

【発明の効果】以上説明したように、この発明による半
導体装置及びその実装構造によれば、電極パッド上と半
導体チップの側面にまたがるように下部電極を設け、そ
の下部電極上に突起電極を設けているので、その半導体
装置の回路基板への接続を半導体装置の側面となる上記
突起電極のある面で行なうことができるため、その接続
のための接続面積を小さくすることができる。
As described above, according to the semiconductor device and the mounting structure of the present invention, the lower electrode is provided so as to extend over the electrode pad and the side surface of the semiconductor chip, and the protruding electrode is provided on the lower electrode. Therefore, the connection of the semiconductor device to the circuit board can be performed on the surface having the protruding electrodes serving as the side surfaces of the semiconductor device, so that the connection area for the connection can be reduced.

【0065】したがって、液晶表示装置や回路基板等へ
の半導体装置の高密度実装化が可能であり、しかも接続
部の電気的接続及び機械的接続に関して高い信頼性が得
られる。また、この半導体装置を液晶表示装置に適用し
た場合には、狭額縁化が可能となりガラス基板の小型化
が図れる。
Accordingly, high-density mounting of the semiconductor device on a liquid crystal display device, a circuit board, or the like is possible, and high reliability is obtained with respect to the electrical connection and the mechanical connection of the connection portion. Further, when this semiconductor device is applied to a liquid crystal display device, the frame can be narrowed, and the size of the glass substrate can be reduced.

【0066】さらに、この発明による半導体装置の製造
方法を実施すれば、従来の半導体装置の製造方法に比べ
て工程を大きく変更することなしに、半導体装置を比較
的簡単に製造することができる。
Further, when the method of manufacturing a semiconductor device according to the present invention is implemented, a semiconductor device can be manufactured relatively easily without greatly changing the steps as compared with the conventional method of manufacturing a semiconductor device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明による半導体装置の一実施形態の要部
のみを示す断面図である。
FIG. 1 is a sectional view showing only a main part of an embodiment of a semiconductor device according to the present invention.

【図2】同じくその半導体装置の全体の形状を示す断面
図である。
FIG. 2 is a sectional view showing the overall shape of the semiconductor device.

【図3】同じくその半導体装置を製造するために行なう
1回目の溝加工工程を説明するために半導体基板を示す
断面図である。
FIG. 3 is a cross-sectional view showing a semiconductor substrate for describing a first groove processing step similarly performed for manufacturing the semiconductor device.

【図4】同じくその半導体装置を製造するために行なう
絶縁膜を形成する工程を説明するための断面図である。
FIG. 4 is a cross-sectional view for explaining a step of forming an insulating film which is also performed for manufacturing the semiconductor device.

【図5】同じくその絶縁膜をパターンニングする工程を
説明するための断面図である。
FIG. 5 is a cross-sectional view for explaining a step of patterning the insulating film.

【図6】図5の工程の後に行なう共通電極膜を形成する
工程を説明するための断面図である。
6 is a cross-sectional view for describing a step of forming a common electrode film performed after the step of FIG.

【図7】図6の工程の後に共通電極膜の上に感光性樹脂
を形成する工程を説明するための断面図である。
FIG. 7 is a cross-sectional view for explaining a step of forming a photosensitive resin on the common electrode film after the step of FIG. 6;

【図8】同じくその感光性樹脂を所定の部分のみ残す工
程を説明するための断面図である。
FIG. 8 is a cross-sectional view for explaining a process of leaving only a predetermined portion of the photosensitive resin.

【図9】図8の工程の後に下部電極を形成する工程を説
明するための断面図である。
FIG. 9 is a cross-sectional view for explaining a step of forming a lower electrode after the step of FIG. 8;

【図10】図9の工程の後に半導体基板を切断して半導
体チップとした状態を示す断面図である。
FIG. 10 is a cross-sectional view showing a state where the semiconductor substrate is cut into semiconductor chips after the step of FIG. 9;

【図11】図2の半導体装置を回路基板へ実装する実装
構造例を説明するための断面図である。
11 is a cross-sectional view illustrating an example of a mounting structure in which the semiconductor device of FIG. 2 is mounted on a circuit board.

【図12】この発明による半導体装置の他の実施の形態
を示す断面図である。
FIG. 12 is a sectional view showing another embodiment of the semiconductor device according to the present invention;

【図13】図12の半導体装置の半田で形成された突起
電極を球面状にリフローする工程を説明するための断面
図である。
13 is a cross-sectional view for explaining a step of reflowing a protruding electrode formed of solder in the semiconductor device of FIG. 12 into a spherical shape.

【図14】図12の半導体装置の回路基板への実装構造
例を示す断面図である。
14 is a cross-sectional view showing an example of a mounting structure of the semiconductor device of FIG. 12 on a circuit board.

【図15】従来の半導体装置の一例を示す断面図であ
る。
FIG. 15 is a cross-sectional view illustrating an example of a conventional semiconductor device.

【図16】図15の半導体装置を製造する際に行なう共
通電極膜を形成する工程を説明するための断面図であ
る。
16 is a cross-sectional view for describing a step of forming a common electrode film performed when manufacturing the semiconductor device of FIG.

【図17】同じく図16の後に行なう工程を説明するた
めの断面図である。
FIG. 17 is a cross-sectional view for explaining a step performed after FIG. 16;

【図18】同じく図17の後に行なう工程を説明するた
めの断面図である。
FIG. 18 is a cross-sectional view for explaining a step performed after FIG. 17;

【図19】図15の従来の半導体装置を回路基板へ実装
する実装構造例を説明するための断面図である。
19 is a cross-sectional view illustrating an example of a mounting structure in which the conventional semiconductor device of FIG. 15 is mounted on a circuit board.

【符号の説明】[Explanation of symbols]

1,31:半導体装置 2,86:回路基板 12:半導体基板 12b,12c:側面 14:電極パッド 16:絶縁膜 18:共通電極膜 19:下部電極 20:感光性樹脂 22:第1の突起電極 23,32:突起電極 24:第2の突起電極 58,68:可撓性プリント基板(FPC) 1, 31: semiconductor device 2, 86: circuit board 12: semiconductor substrate 12b, 12c: side surface 14: electrode pad 16: insulating film 18: common electrode film 19: lower electrode 20: photosensitive resin 22: first projection electrode 23, 32: protruding electrode 24: second protruding electrode 58, 68: flexible printed circuit board (FPC)

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成11年1月25日(1999.1.2
5)
[Submission date] January 25, 1999 (1999.1.2
5)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0027[Correction target item name] 0027

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0027】[0027]

【発明の実施の形態】以下、この発明による半導体装置
の最良の実施の形態と、その半導体装置の製造方法及び
実装構造の実施の形態を図面に基づいて説明する。 〔この発明による半導体装置の構造の説明:図1及び図
〕まず始めに、図1および図2を用いてこの発明によ
る半導体装置の構造について説明する。図1はこの発明
による半導体装置の要部のみを示し、図2は全体を示す
模式的な断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of a semiconductor device according to the present invention, and embodiments of a method of manufacturing the semiconductor device and a mounting structure will be described below with reference to the drawings. [Description of the structure of the semiconductor device according to the present invention: FIG. 1 and FIG.
2 ] First, the structure of the semiconductor device according to the present invention will be described with reference to FIGS. FIG. 1 shows only a main part of a semiconductor device according to the present invention, and FIG. 2 is a schematic sectional view showing the whole.

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0040[Correction target item name] 0040

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0040】その後、図2に示したように、無電解メッ
キ法により金を第1の突起電極22の露出している表面
全体に2μm〜3μmの厚さでメッキして、第2の突起
電極24を形成する。なお、この第2の突起電極24
は、ニッケル−金の二層構造でもよい。このような工程
を順次経て、突起電極23を半導体チップ12の表面1
2aと側面12cとにまたがるように形成した半導体装
置1ができる。
Thereafter, as shown in FIG. 2, gold is plated on the entire exposed surface of the first protruding electrode 22 to a thickness of 2 μm to 3 μm by an electroless plating method. 24 are formed. Note that the second protruding electrode 24
May have a nickel-gold two-layer structure. Through these steps sequentially, the protruding electrode 23 is formed on the surface 1 of the semiconductor chip 12.
The semiconductor device 1 formed so as to straddle the 2a and the side surface 12c is obtained.

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0042[Correction target item name] 0042

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0042】そして、その半導体装置1の図11で下側
の突起電極23(簡略化して図示している)の下面と下
側の回路基板であるガラス基板26aの上面に設けられ
ている透明電極28との間に異方性導電接着剤36を介
在させ、半導体装置1の側面12bと回路基板2とが対
向するように配置する。
The lower side of the semiconductor device 1 in FIG.
An anisotropic conductive adhesive 36 is interposed between the lower surface of the protruding electrode 23 (shown in a simplified form) and the transparent electrode 28 provided on the upper surface of the glass substrate 26a as the lower circuit substrate. The circuit board 2 and the side surface 12b of the semiconductor device 1 are arranged so as to face each other.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0043[Correction target item name] 0043

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0043】また、図11で上側の第2の突起電極23
(簡略化して図示している)と可撓性プリント基板(F
PC)58との間にも異方性導電接着剤36を介在させ
る。そのFPC58は、半導体装置1を駆動するための
電源及び入力信号を与えるための銅配線電極がパターン
ニングされているフィルムである。異方性導電接着剤3
6は、絶縁性接着剤に導電性粒子を分散させたものであ
り、対向する厚さ方向は導通し、横方向は絶縁する接着
剤である。
Further, the upper second protruding electrode 23 in FIG.
(Shown in a simplified manner) and a flexible printed circuit board (F
Anisotropic conductive adhesive 36 is also interposed between PC and 58. The FPC 58 is a film on which copper wiring electrodes for supplying power and input signals for driving the semiconductor device 1 are patterned. Anisotropic conductive adhesive 3
Numeral 6 is an adhesive in which conductive particles are dispersed in an insulating adhesive, which conducts in the opposite thickness direction and insulates in the lateral direction.

【手続補正5】[Procedure amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】符号の説明[Correction target item name] Explanation of sign

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【符号の説明】 1,31:半導体装置 2,86:液晶パネル 10:半導体基板 12:半導体チップ 12b,12c:側面 14:電極パッド 16:絶縁膜 18:共通電極膜 19:下部電極 20:感光性樹脂 22:第1の突起電極 23,32:突起電極 24:第2の突起電極 58,68:可撓性プリント基板(FPC)[Description of Signs] 1, 31: Semiconductor device 2, 86: Liquid crystal panel 10: Semiconductor substrate 12: Semiconductor chips 12b, 12c: Side surface 14: Electrode pad 16: Insulating film 18: Common electrode film 19: Lower electrode 20: Photosensitive Resin 22: first protruding electrode 23, 32: protruding electrode 24: second protruding electrode 58, 68: flexible printed circuit board (FPC)

【手続補正6】[Procedure amendment 6]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図1[Correction target item name] Fig. 1

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図1】 FIG.

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップと、その半導体チツプの表
面に形成された電極パッドと、該電極パッド上を開口し
て前記半導体チップの上面を覆う絶縁膜と、この絶縁膜
上に、前記電極パッド上と前記半導体チツプの側面にま
たがるように設けられた下部電極と、その下部電極上に
設けた突起電極とを有することを特徴とする半導体装
置。
A semiconductor chip, an electrode pad formed on a surface of the semiconductor chip, an insulating film opened on the electrode pad to cover an upper surface of the semiconductor chip, and the electrode pad formed on the insulating film. A semiconductor device comprising: a lower electrode provided so as to extend over an upper portion and a side surface of the semiconductor chip; and a protruding electrode provided on the lower electrode.
【請求項2】 前記半導体チツプは、その側壁が段差形
状であることを特徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein said semiconductor chip has a stepped side wall.
【請求項3】 前記突起電極は、複数の金属層からなる
ことを特徴とする請求項1記載の半導体装置。
3. The semiconductor device according to claim 1, wherein said protruding electrode comprises a plurality of metal layers.
【請求項4】 前記突起電極は、前記半導体チップの側
面よりも外側に突出した形状をしていることを特徴とす
る請求項2記載の半導体装置。
4. The semiconductor device according to claim 2, wherein said protruding electrode has a shape protruding outside a side surface of said semiconductor chip.
【請求項5】 前記突起電極は、半田で形成されている
ことを特徴とする請求項1記載の半導体装置。
5. The semiconductor device according to claim 1, wherein said protruding electrode is formed of solder.
【請求項6】 複数の電極パッドが列設された複数の半
導体チップを形成するための半導体基板の隣接する半導
体チッブの境界部に、該半導体基板が所定の厚さ残存す
るように溝加工してストリートラインを形成する第1の
ダイシング工程と、 前記半導体基板上の全面に、電極パッド上を開口した絶
縁膜を形成する工程と、 前記半導体チツプ上の全面に共通電極膜を形成する工程
と、 該共通電極膜上に感光性樹脂を形成し、該感光性樹脂の
前記電極パッド上から前記ストリートライン上に延びる
所定領域に突起電極形成用の開口を形成するように該感
光性樹脂をパターンニングする工程と、 前記共通電極膜上の前記感光性樹脂の開口内に突起電極
を形成する工程と、 前記感光性樹脂を除去する工程と、 前記突起電極をマスクにして前記共通電極膜をエッチン
グする工程と、 前記半導体基板の前記ストリートライン部を、前記第1
のダイシング工程による加工幅より狭い加工幅で切断す
る第2のダイシング工程とを有することを特徴とする半
導体装置の製造方法。
6. A groove is formed at a boundary between adjacent semiconductor chips of a semiconductor substrate for forming a plurality of semiconductor chips on which a plurality of electrode pads are arranged so that the semiconductor substrate remains at a predetermined thickness. A first dicing step of forming a street line by performing a step of forming an insulating film having an opening on an electrode pad on the entire surface of the semiconductor substrate; and a step of forming a common electrode film on the entire surface of the semiconductor chip. Forming a photosensitive resin on the common electrode film and patterning the photosensitive resin so as to form an opening for forming a protruding electrode in a predetermined region extending from the electrode pad of the photosensitive resin to the street line; Forming a projecting electrode in an opening of the photosensitive resin on the common electrode film; removing the photosensitive resin; and using the projecting electrode as a mask to form the common electrode. Etching the electrode film; and forming the street line portion of the semiconductor substrate in the first
A second dicing step of cutting at a processing width narrower than the processing width of the dicing step.
【請求項7】 請求項6記載の半導体装置の製造方法に
おいて、前記第2のダイシング工程の後に、 前記突起電極の表面にメッキをする工程を有することを
特徴とする半導体装置の製造方法。
7. The method for manufacturing a semiconductor device according to claim 6, further comprising a step of plating the surface of the bump electrode after the second dicing step.
【請求項8】 請求項6記載の半導体装置の製造方法に
おいて、前記第2のダイシング工程の後に、 前記突起電極を球面状にリフローする工程を有すること
を特徴とする半導体装置の製造方法。
8. The method of manufacturing a semiconductor device according to claim 6, further comprising, after the second dicing step, a step of reflowing the projecting electrode into a spherical shape.
【請求項9】 請求項1記載の半導体装置を回路基板に
接続する半導体装置の実装構造であって、 前記半導体装置を構成する半導体チップの前記突起電極
を設けた側面が前記回路基板に対向して接続し、前記突
起電極と該回路基板上の電極とが電気的に接続している
ことを特徴とする半導体装置の実装構造。
9. A semiconductor device mounting structure for connecting the semiconductor device according to claim 1 to a circuit board, wherein a side surface of the semiconductor chip constituting the semiconductor device on which the protruding electrodes are provided faces the circuit board. Wherein the protruding electrodes and the electrodes on the circuit board are electrically connected to each other.
【請求項10】 請求項9記載の半導体装置の実装構造
において、前記半導体チップの前記回路基板に接続する
側面と反対側の側面が可撓性プリント基板に対向して接
続し、該側面に設けられた突起電極と該可撓性プリント
基板上の電極とが電気的に接続していることを特徴とす
る半導体装置の実装構造。
10. The mounting structure of a semiconductor device according to claim 9, wherein a side surface of said semiconductor chip opposite to a side surface connected to said circuit board is connected to a flexible printed circuit board and provided on said side surface. A mounting structure for a semiconductor device, wherein the protruding electrode provided is electrically connected to an electrode on the flexible printed circuit board.
【請求項11】 請求項9記載の半導体装置の実装構造
において、前記半導体チップの前記回路基板に接続する
側面と直交する側面が可撓性プリント基板に対向して接
続し、該側面に設けられた突起電極と該可撓性プリント
基板上の電極とが電気的に接続していることを特徴とす
る半導体装置の実装構造。
11. The mounting structure of a semiconductor device according to claim 9, wherein a side surface of the semiconductor chip orthogonal to a side surface connected to the circuit board is connected to a flexible printed circuit board and provided on the side surface. A mounting structure of the semiconductor device, wherein the protruding electrode and the electrode on the flexible printed circuit board are electrically connected.
JP11012543A 1999-01-20 1999-01-20 Semiconductor device, its manufacture, and its mounting method Pending JP2000216182A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11012543A JP2000216182A (en) 1999-01-20 1999-01-20 Semiconductor device, its manufacture, and its mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11012543A JP2000216182A (en) 1999-01-20 1999-01-20 Semiconductor device, its manufacture, and its mounting method

Publications (1)

Publication Number Publication Date
JP2000216182A true JP2000216182A (en) 2000-08-04

Family

ID=11808263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11012543A Pending JP2000216182A (en) 1999-01-20 1999-01-20 Semiconductor device, its manufacture, and its mounting method

Country Status (1)

Country Link
JP (1) JP2000216182A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112878A (en) * 2006-10-31 2008-05-15 Seiko Instruments Inc Semiconductor device
JP2008205249A (en) * 2007-02-21 2008-09-04 Renesas Technology Corp Method of fabricating semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112878A (en) * 2006-10-31 2008-05-15 Seiko Instruments Inc Semiconductor device
JP2008205249A (en) * 2007-02-21 2008-09-04 Renesas Technology Corp Method of fabricating semiconductor device

Similar Documents

Publication Publication Date Title
US7750457B2 (en) Semiconductor apparatus, manufacturing method thereof, semiconductor module apparatus using semiconductor apparatus, and wire substrate for semiconductor apparatus
JP4993893B2 (en) Manufacturing method of wafer level chip scale package using rewiring board
JP4219951B2 (en) Solder ball mounting method and solder ball mounting substrate manufacturing method
KR20000075876A (en) Semiconductor device and method for manufacturing the same
WO2008103794A2 (en) Conductive pattern formation method
KR20010083204A (en) Semiconductor device and method for fabricating the same
JPH08148522A (en) Semiconductor device, semiconductor device mounting body and method for replacing semiconductor device
US20060097377A1 (en) Flip chip bonding structure using non-conductive adhesive and related fabrication method
US6285085B1 (en) Semiconductor device, method of fabricating the same and structure for mounting the same
JP2001156203A (en) Printed wiring board for mounting semiconductor chip
KR100375809B1 (en) Structure for mounting semiconductor device on liquid crystal display, and semiconductor device
JPH07201864A (en) Projection electrode formation method
JP3435403B2 (en) SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, SEMICONDUCTOR DEVICE MOUNTING STRUCTURE AND MOUNTING METHOD
JP4061506B2 (en) Manufacturing method of semiconductor device
JP2001102486A (en) Substrate for semiconductor device, semiconductor-chip mounting substrate, semiconductor device, their manufacturing method, circuit board and electronic device
JP2000216182A (en) Semiconductor device, its manufacture, and its mounting method
JP2004342802A (en) Printed board with bump electrode and manufacturing method thereof
KR20020065705A (en) Tape circuit substrate and manufacturing method thereof and semiconductor chip package using thereof
JP2812326B2 (en) Manufacturing method of chip type semiconductor device
JPH04242939A (en) Packaging structure of semiconductor device and its manufacture
JPH0982752A (en) Semiconductor device
KR20230054918A (en) Printed circuit board structure
JPH11288976A (en) Mounting circuit device and mounting of semiconductor element
JP2012079956A (en) Semiconductor device and method for manufacturing the same
JP2001291744A (en) Bonding method of ic chip and quartz oscillator using this bonding method