KR20230054918A - Printed circuit board structure - Google Patents
Printed circuit board structure Download PDFInfo
- Publication number
- KR20230054918A KR20230054918A KR1020210137996A KR20210137996A KR20230054918A KR 20230054918 A KR20230054918 A KR 20230054918A KR 1020210137996 A KR1020210137996 A KR 1020210137996A KR 20210137996 A KR20210137996 A KR 20210137996A KR 20230054918 A KR20230054918 A KR 20230054918A
- Authority
- KR
- South Korea
- Prior art keywords
- tab
- printed circuit
- circuit board
- masking film
- bridge
- Prior art date
Links
- 230000000873 masking effect Effects 0.000 claims abstract description 130
- 239000004065 semiconductor Substances 0.000 claims description 58
- 239000000463 material Substances 0.000 claims description 56
- 239000000853 adhesive Substances 0.000 claims description 45
- 230000001070 adhesive effect Effects 0.000 claims description 45
- 238000000034 method Methods 0.000 abstract description 24
- 238000007650 screen-printing Methods 0.000 abstract description 9
- 229910000679 solder Inorganic materials 0.000 description 37
- 239000003822 epoxy resin Substances 0.000 description 9
- 229920000647 polyepoxide Polymers 0.000 description 9
- 239000010931 gold Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000005011 phenolic resin Substances 0.000 description 8
- 229920001225 polyester resin Polymers 0.000 description 8
- 239000004645 polyester resin Substances 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 6
- 239000002952 polymeric resin Substances 0.000 description 6
- 229920003002 synthetic resin Polymers 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0079—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the method of application or removal of the mask
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
Abstract
Description
본 발명은 인쇄 회로 기판 구조체에 관한 것으로, 인쇄 회로 기판의 탭이 스크린 프린팅(screen printing) 공정 및 리플로우(reflow) 공정에서 오염되지 않는 인쇄 회로 기판 구조체에 관한 것이다. The present invention relates to a printed circuit board structure, and relates to a printed circuit board structure in which tabs of the printed circuit board are not contaminated in a screen printing process and a reflow process.
메모리 모듈(memory module)은 하나의 모듈 기판에 여러 개의 메모리 소자들을 실장한 것이다. 메모리 소자들은 솔더(또는 솔더 크림)을 통해 실장될 수 있다. 솔더는 스크린 프린팅(screen printing) 공정을 통해 제공될 수 있다. 솔더는 리플로우(reflow) 공정을 통해 용융될 수 있다. 메모리 모듈을 이용하면, 집적회로(IC) 단계가 아닌 패키지(package) 단계에서 용이하게 메모리 용량을 증가시킬 수 있다. A memory module is one in which several memory devices are mounted on one module substrate. Memory devices may be mounted through solder (or solder cream). Solder may be provided through a screen printing process. Solder may be melted through a reflow process. If a memory module is used, memory capacity can be easily increased at a package stage rather than an integrated circuit (IC) stage.
본 발명이 해결하려는 기술적 과제는, 인쇄 회로 기판의 탭이 스크린 프린팅(screen printing) 공정 및 리플로우(reflow) 공정에서 오염되지 않는 인쇄 회로 기판 구조체를 제공하는 것이다.The technical problem to be solved by the present invention is to provide a printed circuit board structure in which tabs of the printed circuit board are not contaminated in a screen printing process and a reflow process.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다. The problems to be solved by the present invention are not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the description below.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 인쇄 회로 기판 구조체는, 제1 방향으로 연장되고, 제2 방향으로 이격된 한 쌍의 브릿지, 한 쌍의 브릿지 사이에 배치되고, 제1 본체와 제1 탭을 포함하는 제1 인쇄 회로 기판, 제2 방향으로 연장하여 한 쌍의 브릿지와 연결되고, 인쇄 회로 기판의 일측에 배치된 더미 브릿지, 및 더미 브릿지에 접착되고, 제1 탭을 덮는 마스킹 필름을 포함하고, 마스킹 필름은 제1 탭과 비접착한다.A printed circuit board structure according to some embodiments of the present invention for achieving the above technical problem is disposed between a pair of bridges extending in a first direction and spaced apart in a second direction, and a first A first printed circuit board including a body and a first tab, extending in a second direction and connected to a pair of bridges, a dummy bridge disposed on one side of the printed circuit board, and adhered to the dummy bridge, the first tab A covering masking film is included, and the masking film is non-adhesive to the first tab.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 인쇄 회로 기판 구조체는, 제1 방향으로 연장되고, 제2 방향으로 이격된 한 쌍의 브릿지, 한 쌍의 브릿지 사이에 배치되고, 제1 본체 및 제1 탭을 포함하는 제1 인쇄 회로 기판, 제1 인쇄 회로 기판과 제1 방향으로 이격되고, 제2 본체 및 제2 탭을 포함하는 제2 인쇄 회로 기판, 제2 방향으로 연장하여 한 쌍의 브릿지와 연결되고, 제1 인쇄 회로 기판 및 제2 인쇄 회로 기판 사이에 개재된 더미 브릿지, 더미 브릿지와 접착하고, 제1 탭과 제2 탭을 덮는 마스킹 필름을 포함하고, 마스킹 필름은 제1 탭 및 제2 탭을 덮되, 제1 탭 및 제2 탭과 비접착하고, 제1 탭과 제2 탭은 서로 마주본다.A printed circuit board structure according to some embodiments of the present invention for achieving the above technical problem is disposed between a pair of bridges extending in a first direction and spaced apart in a second direction, and a first A first printed circuit board including a body and a first tab, a second printed circuit board spaced apart from the first printed circuit board in a first direction, and including a second body and a second tab, extending in a second direction A dummy bridge connected to the pair of bridges and interposed between the first printed circuit board and the second printed circuit board, a masking film adhered to the dummy bridge and covering the first tab and the second tab, the masking film comprising: The first tab and the second tab are covered, but not adhered to the first tab and the second tab, and the first tab and the second tab face each other.
기타 실시예들의 구체적인 사항들은 발명의 설명 및 도면들에 포함되어 있다.Details of other embodiments are included in the description and drawings.
도 1은 몇몇 실시예에 따른 인쇄 회로 기판 구조체의 예시적인 평면도이다.
도 2는 도 1의 A-A 선을 따라 절단한 단면도이다.
도 3은 도 1의 B-B 선을 따라 절단한 단면도이다.
도 4는 몇몇 실시예에 따른 인쇄 회로 기판 구조체의 평면도이다.
도 5는 몇몇 실시예에 따른 인쇄 회로 기판 구조체의 평면도이다.
도 6은 몇몇 실시예에 따른 인쇄 회로 기판 구조체의 평면도이다.
도 7은 몇몇 실시예에 따른 인쇄 회로 기판 구조체의 평면도이다.
도 8은 몇몇 실시예에 따른 인쇄 회로 기판 구조체의 평면도이다.
도 9는 몇몇 실시예에 따른 인쇄 회로 기판 구조체의 평면도이다.
도 10은 몇몇 실시예에 따른 반도체 장치 모듈의 제조 방법을 설명하기 위한 순서도이다.
도 11 내지 도 14는 몇몇 실시예에 따른 반도체 장치 모듈의 제조 방법을 설명하기 위한 예시적인 평면도들이다.1 is an exemplary plan view of a printed circuit board structure in accordance with some embodiments.
FIG. 2 is a cross-sectional view taken along line AA of FIG. 1 .
3 is a cross-sectional view taken along line BB of FIG. 1 .
4 is a plan view of a printed circuit board structure in accordance with some embodiments.
5 is a plan view of a printed circuit board structure in accordance with some embodiments.
6 is a plan view of a printed circuit board structure in accordance with some embodiments.
7 is a plan view of a printed circuit board structure in accordance with some embodiments.
8 is a plan view of a printed circuit board structure in accordance with some embodiments.
9 is a top view of a printed circuit board structure in accordance with some embodiments.
10 is a flowchart illustrating a method of manufacturing a semiconductor device module according to some embodiments.
11 to 14 are exemplary plan views for describing a method of manufacturing a semiconductor device module according to some embodiments.
이하에서, 도 1 내지 도 9를 참조하여 몇몇 실시예에 따른 인쇄 회로 기판 구조체에 대해 설명한다.Hereinafter, printed circuit board structures according to some embodiments will be described with reference to FIGS. 1 to 9 .
도 1은 몇몇 실시예에 따른 인쇄 회로 기판 구조체의 예시적인 평면도이다. 도 2는 도 1의 A-A 선을 따라 절단한 단면도이다. 도 3은 도 1의 B-B 선을 따라 절단한 단면도이다.1 is an exemplary plan view of a printed circuit board structure in accordance with some embodiments. FIG. 2 is a cross-sectional view taken along line A-A of FIG. 1 . FIG. 3 is a cross-sectional view taken along line B-B of FIG. 1 .
도 1 내지 도 3을 참조하면, 인쇄 회로 기판 구조체는 한 쌍의 브릿지(100), 연결부(200), 더미 브릿지(150), 인쇄 회로 기판(300), 반도체 칩(400), 마스킹 필름(500), 및 접착 물질(600)을 포함할 수 있다. 1 to 3, the printed circuit board structure includes a pair of
한 쌍의 브릿지(100)는 제1 방향(D1)으로 길게 연장될 수 있다. 한 쌍의 브릿지(100) 각각은 서로 제2 방향(D2)으로 이격될 수 있다. 제1 방향(D1)과 제2 방향(D2)은 서로 교차할 수 있다. 예를 들어, 제1 방향(D1)과 제2 방향(D2)은 수직일 수 있다. 제3 방향(D3)은 제1 방향(D1) 및 제2 방향(D2)과 교차할 수 있다. 제3 방향(D3)은 제1 방향(D1) 및 제2 방향(D2)과 실질적으로 수직일 수 있다. The pair of
한 쌍의 브릿지(100)는 브릿지(100) 사이에 배치된 인쇄 회로 기판(300)을 고정할 수 있다. 브릿지(100)는 단단하여 휘지 않을 수 있다. 브릿지(100)는 고분자 수지를 포함할 수 있다. 예를 들어, 브릿지(100)는 에폭시 수지(epoxy resin), 페놀 수지(phenol resin), 및 폴리에스테르 수지(polyester resin) 중 적어도 하나를 포함할 수 있지만, 이에 한정되는 것은 아니다. The pair of
연결부(200)는 브릿지(100)와 인쇄 회로 기판(300) 사이에 배치될 수 있다. 연결부(200)는 브릿지(100)와 인쇄 회로 기판(300) 사이에 배치되어 인쇄 회로 기판(300)의 위치를 고정할 수 있다. 연결부(200)의 제1 방향(D1)으로의 폭은 브릿지(100)의 제1 방향(D1)으로의 폭보다 작을 수 있다. 연결부(200)의 제1 방향(D1)으로의 폭은 인쇄 회로 기판(300)의 제1 방향(D1)으로의 폭보다 작을 수 있다. 연결부(200)는 단단하여 휘지 않을 수 있다. 일례로, 연결부(200)는 브릿지(100)에 포함된 물질과 동일한 물질을 포함할 수 있다. 다른 예로, 연결부(200)는 브릿지(100)에 포함된 물질과 다른 물질을 포함할 수 있다. 연결부(200)는 예를 들어, 에폭시 수지(epoxy resin), 페놀 수지(phenol resin), 및 폴리에스테르 수지(polyester resin) 중 적어도 하나를 포함할 수 있지만, 이에 한정되는 것은 아니다. The
인쇄 회로 기판(300)은 한 쌍의 브릿지(100) 사이에 개재될 수 있다. 인쇄 회로 기판(300)은 연결부(200)에 연결되어 브릿지(100)에 고정될 수 있다. 인쇄 회로 기판(300)은 본체(301)와 탭들(302)을 포함할 수 있다. 탭들(302)은 본체(301)의 단부에 접할 수 있다. 탭들(302)은 본체(301)의 일단에 배치되고, 타단에 배치되지 않을 수 있다. The printed
본체(301)는 반도체 칩(400)이 실장되는(mounted) 영역을 제공할 수 있다. 도시되진 않았지만, 반도체 칩(400)은 본체(301)의 상부면(301a) 및 본체의 하부면(301b)에 실장될 수 있다. 본체(301)는 고분자 수지를 포함할 수 있다. 일례로, 본체(301)는 브릿지(100)에 포함된 물질과 동일한 물질을 포함할 수 있다. 다른 예로, 본체(301)는 브릿지(100)에 포함된 물질과 다른 물질을 포함할 수도 있다. 예를 들어, 본체(301)는 에폭시 수지, 페놀 수지, 및 폴리에스테르 수지 중 적어도 하나를 포함할 수 있지만, 이에 한정되는 것은 아니다. The
도 3에서, 본체(301)는 상부면(301a)과 하부면(301b)을 포함할 수 있다. 본체(301)의 상부면(301a)과 본체(301)의 하부면(301b)은 서로 대향할 수 있다. 브릿지(100)는 상부면(100a)과 하부면(100b)을 포함할 수 있다. 브릿지(100)의 상부면(100a)과 브릿지(100)의 하부면(100b)은 서로 대향할 수 있다. 몇몇 실시예에서, 브릿지(100)의 상부면(100a)은 본체(301)의 상부면(301a)과 동일 평면에 놓일 수 있다. 브릿지(100)의 하부면(100b)은 본체(301)의 하부면(301b)과 동일 평면에 놓일 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. In FIG. 3 , the
다시 도 1을 참조하면, 본체(301)는 평면적 관점에서, 직사각형 형상이 아닐 수 있다. 예를 들어, 본체(301)는 반도체 칩(400)이 실장되는 부분과, 탭들(302)이 배치되는 부분을 포함할 수 있다. 반도체 칩(400)이 실장되는 부분은 90도 회전한 'ㄷ'자 모양일 수 있다. 탭들(302)이 배치되는 부분은 반도체 칩(400)이 실장되는 부분에서 제1 방향(D1)으로 돌출될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. Referring back to FIG. 1 , the
탭들(302)은 본체(301) 상에 실장되는 반도체 칩(400)과 인쇄 회로 기판(300)의 외부에 제공되는 전기 장치를 전기적으로 연결할 수 있다. 예를 들어, 탭들(302)은 본체(301) 상에 실장되는 메모리 칩(memory chip)과 인쇄 회로 기판(300)의 외부에 제공되는 메인 보드(main board)를 전기적으로 연결할 수 있다. The
탭들(302)은 본체(301)의 상부면(301a)에 제공되는 상부탭들(302U)과, 본체(301)의 하부면(301b)에 제공되는 하부탭들(302L)을 포함할 수 있다. 상부탭들(302U)과 하부탭들(302L)은 서로 마주볼 수 있다. 상부탭들(302U)과 하부탭들(302L)은 제3 방향(D3)으로 서로 이격될 수 있다. 탭(302)은 전기 전도성 물질을 포함할 수 있다. 예를 들어, 탭(302)은 금(Au)을 포함할 수 있지만, 이에 한정되는 것은 아니다. The
반도체 칩(400)은 본체(301)에 실장될 수 있다. 반도체 칩(400)은 예를 들어, 메모리 칩일 수 있지만, 이에 한정되는 것은 아니다. 반도체 칩(400)은 탭(302)과 제1 방향(D1)으로 중첩되는 위치에 실장될 수도 있고, 제2 방향(D2)으로 중첩되는 위치에 실장될 수도 있다. 각각의 반도체 칩(400)들은 서로 다른 크기와 모양을 가질 수 있다. 본체(301)에 실장되는 반도체 칩(400)의 크기, 개수 및 모양 등은 제품 별로 다양할 수 있다. The
더미 브릿지(150)는 한 쌍의 브릿지(100) 사이에 배치될 수 있다. 더미 브릿지(150)는 제2 방향(D2)으로 연장할 수 있다. 더미 브릿지(150)는 한 쌍의 브릿지(100)와 연결될 수 있다. 더미 브릿지(150)는 인쇄 회로 기판(300)의 일측에 배치될 수 있다. 더미 브릿지(150)는 인쇄 회로 기판(300)과 제1 방향(D1)으로 이격될 수 있다. 더미 브릿지(150)는 탭(302)과 마주볼 수 있다. 더미 브릿지(150)는 탭(302)이 배치된 본체(301)의 단부와 마주볼 수 있다. The
도 2에서, 더미 브릿지(150)는 상부면(150a)과 하부면(150b)을 포함할 수 있다. 더미 브릿지(150)의 상부면(150a)과 더미 브릿지(150)의 하부면(150b)은 서로 대향할 수 있다. 본체(301)는 상부면(301a)과 하부면(301b)을 포함할 수 있다. 본체(301)의 상부면(301a)과 본체(301)의 하부면(301b)은 서로 대향할 수 있다.In FIG. 2 , the
몇몇 실시예에서, 더미 브릿지의 상부면(150a)과 본체의 상부면(301a)은 동일 평면에 놓일 수 있다. 더미 브릿지의 하부면(150b)과 본체의 하부면(301b)은 동일 평면에 놓일 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. In some embodiments, the
더미 브릿지(150)는 고분자 수지를 포함할 수 있다. 일례로, 더미 브릿지(150)는 브릿지(100)에 포함된 물질과 동일한 물질을 포함할 수 있다. 다른 예로, 더미 브릿지(150)는 브릿지(100)에 포함된 물질과 다른 물질을 포함할 수도 있다. 예를 들어, 더미 브릿지(150)는 에폭시 수지, 페놀 수지, 및 폴리에스테르 수지 중 적어도 하나를 포함할 수 있지만, 이에 한정되는 것은 아니다. The
마스킹 필름(500)은 더미 브릿지(150)와 접착될 수 있다. 마스킹 필름(500)과 더미 브릿지(150)는 마스킹 필름(500) 및 더미 브릿지(150) 사이에 배치되는 접착 물질(600)에 의하여 서로 접착될 수 있다. 마스킹 필름(500)은 더미 브릿지(150)와 접착하여 고정될 수 있다. The
마스킹 필름(500)은 탭(302)을 덮을 수 있다. 마스킹 필름(500)은 탭(302)과 접착되지 않을 수 있다. 일례로, 마스킹 필름(500)은 탭(302)과 제3 방향(D3)으로 이격될 수 있다. 다른 예로, 마스킹 필름(500)은 탭(302)과 접촉될 수 있다. 그러나, 마스킹 필름(500)이 탭(302)과 접촉하는 경우에도, 마스킹 필름(500)과 탭(302)은 서로 접착되지 않는다.A masking
마스킹 필름(500)은 탭(302)을 완전히 덮을 수 있다. 마스킹 필름(500)은 더미 브릿지(150)의 일부와 제3 방향(D3)으로 중첩될 수 있다. 마스킹 필름(500)은 탭(302)과 제3 방향(D3)으로 완전히 중첩될 수 있다. 마스킹 필름(500)은 반도체 칩(400)이 형성되는 본체(301)와 제3 방향(D3)으로 중첩되지 않을 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. Masking
도 2 및 도 3에서, 마스킹 필름(500)은 상부 마스킹 필름(500U)과 하부 마스킹 필름(500L)을 포함할 수 있다. 상부 마스킹 필름(500U)은 본체(301)의 상부면(301a) 상에 배치될 수 있다. 상부 마스킹 필름(500U)은 더미 브릿지(150)의 상부면(150a) 상에 배치될 수 있다. 상부 마스킹 필름(500U)은 상부탭(302U)을 덮을 수 있다. 상부 마스킹 필름(500U)은 상부탭(302U)과 제3 방향(D3)으로 이격될 수 있다. 2 and 3 , the masking
하부 마스킹 필름(500L)은 본체(301)의 하부면(301b) 상에 배치될 수 있다. 하부 마스킹 필름(500L)은 더미 브릿지(150)의 하부면(150b) 상에 배치될 수 있다. 하부 마스킹 필름(500L)은 하부탭(302L)을 덮을 수 있다. 하부 마스킹 필름(500L)은 하부탭(302L)과 제3 방향(D3)으로 이격될 수 있다. The
마스킹 필름(500)은 솔더(미도시)가 용융되는 온도에서 녹지 않는 물질을 포함할 수 있다. 예를 들어, 마스킹 필름(500)은 폴리이미드(polyimide) 수지, 에폭시 수지(epoxy resin), 및 폴리에스테르 수지(polyester resin), 페놀 수지(phenol resin) 중 적어도 하나를 포함할 수 있다. 마스킹 필름(500)은 휘어지는(flexible) 필름, 예를 들어, 폴리이미드 필름을 포함할 수 있다. 또는, 마스킹 필름(500)은 휘어지지 않는(inflexible) 필름, 예를 들어 에폭시 수지 필름을 포함할 수 있다. The
탭(302)은 마스킹 필름(500)에 의해 덮히므로, 탭(302)은 다른 물질에 의해 오염되지 않을 수 있다. 예를 들어, 솔더 리플로우(reflow) 공정에서 솔더가 원래의 위치로부터 다른 위치로 튈 수 있다. 이 때, 탭(302)을 향해 튀는 솔더는 마스킹 필름(500)에 의해 막힐 수 있다. 이에 따라, 탭(302)은 보호될 수 있다. Since the
또한, 마스킹 필름(500)은 스크린 프린팅(screen printing) 공정에서 발생하는 탭 솔더(tab solder)를 방지할 수도 있다. 마스킹 필름(500)은 스크린 프린터(screen printer) 공정이 진행되기 전에 미리 더미 브릿지(150)에 부착될 수 있다. 이 경우, 스크린 프린팅 공정에서 발생하는 탭 솔더(tab solder)가 방지될 수 있다. 이에 따라, 탭(302)은 보호될 수 있다.Also, the masking
몇몇 실시예에 따른 인쇄 회로 기판 구조체를 이용하여 제조된 반도체 장치 모듈은 탭(302)이 솔더에 의해 오염되지 않으므로 향상된 성능을 가질 수 있다. A semiconductor device module manufactured using the printed circuit board structure according to some embodiments may have improved performance since the
접착 물질(600)은 마스킹 필름(500)과 더미 브릿지(150) 사이에 개재될 수 있다. 접착 물질(600)은 마스킹 필름(500)과 더미 브릿지(150)를 서로 접착시킬 수 있다. 접착 물질(600)은 마스킹 필름(500)과 탭(302) 사이에 개재되지 않는다. 접착 물질(600)은 상부 접착 물질(600U)과 하부 접착 물질(600L)을 포함할 수 있다. 상부 접착 물질(600U)은 더미 브릿지(150)의 상부면(150a) 상에 개재될 수 있다. 상부 접착 물질(600U)은 더미 브릿지(150)의 상부면(150a)에 부착될 수 있다. 하부 접착 물질(600L)은 더미 브릿지(150)의 하부면(150b) 상에 개재될 수 있다. 하부 접착 물질(600L)은 더미 브릿지(150)의 하부면(150b)에 부착될 수 있다. The
접착 물질(600)은 더미 브릿지(150)와 제3 방향(D3)으로 완전히 중첩된다. 접착 물질(600)은 탭(302) 상에는 개재되지 않는다. 접착 물질(600)은 본체(301) 상에는 개재되지 않는다. 접착 물질(600)은 예를 들어, 경화성 폴리머를 포함할 수 있다. 접착 물질(600)은 예를 들어, 에폭시계 폴리머를 포함할 수 있지만, 이에 한정되는 것은 아니다. The
도 4는 몇몇 실시예에 따른 인쇄 회로 기판 구조체의 평면도이다. 설명의 편의상 도 1 내지 도 3을 이용하여 설명한 내용과 중복되는 내용은 생략한다. 4 is a plan view of a printed circuit board structure in accordance with some embodiments. For convenience of explanation, descriptions overlapping those described with reference to FIGS. 1 to 3 will be omitted.
도 4를 참조하면, 마스킹 필름(500)은 탭(302)과 제3 방향(D3)으로 완전히 중첩되지 않을 수 있다. 마스킹 필름(500)의 제2 방향(D2)으로의 폭은 최외각의 탭들(302) 사이의 제2 방향(D2)으로의 폭보다 작을 수 있다. Referring to FIG. 4 , the masking
이 경우에도, 접착 물질(600)은 마스킹 필름(500)에 부착될 수 있다. 접착 물질(600)은 탭(302) 상에 개재되지 않을 수 있다. 접착 물질(600)은 마스킹 필름(500)과 제3 방향(D3)으로 완전히 중첩될 수 있다. Even in this case, the
도 5는 몇몇 실시예에 따른 인쇄 회로 기판 구조체의 평면도이다. 설명의 편의상 도 1 내지 도 3에서 설명한 내용과 중복되는 내용은 생략한다.5 is a plan view of a printed circuit board structure in accordance with some embodiments. For convenience of description, the overlapping content with the content described in FIGS. 1 to 3 will be omitted.
도 5를 참조하면, 마스킹 필름(500)은 직사각형 형상이 아닐 수 있다. 예를 들어, 마스킹 필름(500)은 평면적 관점에서 중앙 부분이 제2 방향(D2)으로 돌출될 수 있다. Referring to FIG. 5 , the masking
마스킹 필름(500)은 브릿지(100)와 제3 방향(D3)으로 중첩되지 않을 수 있다. 마스킹 필름(500)은 본체(301)와 제1 방향(D1)으로 완전히 중첩될 수 있다. 마스킹 필름(500) 중 제2 방향(D2)으로 돌출된 부분은 더미 브릿지(150)와 제3 방향(D3)으로 중첩된다. 상기 제2 방향(D2)으로 돌출된 부분과 더미 브릿지(150) 사이에 접착 물질(600)이 개재될 수 있다. 접착 물질(600)은 마스킹 필름(500)과 더미 브릿지(150)를 접착하여 고정한다. 마스킹 필름(500)과 접착 물질(600)이 접착되는 면적이 증가됨에 따라, 마스킹 필름(500)이 보다 안정적으로 더미 브릿지(150)에 고정될 수 있다. 이에 따라, 탭(302)이 오염되는 것을 보다 효과적으로 방지할 수 있다. The
도 6은 몇몇 실시예에 따른 인쇄 회로 기판 구조체의 평면도이다. 설명의 편의상 도 1 내지 도 3 및 도 5를 이용하여 설명한 내용과 중복되는 내용은 생략한다. 6 is a plan view of a printed circuit board structure in accordance with some embodiments. For convenience of explanation, descriptions overlapping those described with reference to FIGS. 1 to 3 and 5 will be omitted.
도 6을 참조하면, 마스킹 필름(500)은 브릿지(100)의 적어도 일부와 제3 방향(D3)으로 중첩될 수 있다. Referring to FIG. 6 , the masking
마스킹 필름(500)은 더미 브릿지(150)와 제3 방향(D3)으로 완전히 중첩될 수 있다. 접착 물질(600)의 적어도 일부는 마스킹 필름(500)과 브릿지(100) 사이에 개재될 수 있다. 접착 물질(600)은 마스킹 필름(500)과 브릿지(100)를 접착할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. The
도 7은 몇몇 실시예에 따른 인쇄 회로 기판 구조체의 평면도이다. 설명의 편의상 도 1 내지 도 3을 이용하여 설명한 내용과 중복되는 내용은 생략한다.7 is a plan view of a printed circuit board structure in accordance with some embodiments. For convenience of explanation, descriptions overlapping those described with reference to FIGS. 1 to 3 will be omitted.
도 7을 참조하면, 몇몇 실시예에 따른 인쇄 회로 기판 구조체는 제1 인쇄 회로 기판(310)과 제2 인쇄 회로 기판(320)을 포함한다. 연결부는 제1 연결부(210)와 제2 연결부(220)를 포함한다. Referring to FIG. 7 , a printed circuit board structure according to some embodiments includes a first printed
제1 인쇄 회로 기판(310)과 제2 인쇄 회로 기판(320)은 서로 제1 방향(D1)으로 이격될 수 있다. 더미 브릿지(150)는 제1 인쇄 회로 기판(310)과 제2 인쇄 회로 기판(320) 사이에 개재될 수 있다. The first printed
제1 인쇄 회로 기판(310)은 한 쌍의 브릿지(100) 사이에 개재될 수 있다. 제1 인쇄 회로 기판(310)은 브릿지(100)에 고정될 수 있다. 제1 인쇄 회로 기판(310)과 브릿지(100) 사이에 제1 연결부(210)가 배치된다. 제1 연결부(210)는 브릿지(100)와 제1 인쇄 회로 기판(310)을 고정할 수 있다. The first printed
제1 인쇄 회로 기판(310)은 제1 본체(311)와 제1 탭들(312)을 포함한다. 제1 본체(311)는 제1 반도체 칩(410)이 실장되는 영역을 제공할 수 있다. 제1 본체(311)는 고분자 수지를 포함할 수 있다. 예를 들어, 제1 본체(311)는 에폭시 수지, 페놀 수지, 및 폴리에스테르 수지 중 적어도 하나를 포함할 수 있지만, 이에 한정되는 것은 아니다.The first printed
제1 탭들(312)은 제1 본체(311) 상에 실장되는 제1 반도체 칩(410)과 제1 인쇄 회로 기판(310)의 외부에 제공되는 전기 장치를 전기적으로 연결할 수 있다. 예를 들어, 제1 탭들(312)은 제1 본체(311) 상에 실장되는 메모리 칩과 제1 인쇄 회로 기판(310)의 외부에 제공되는 메인 보드를 전기적으로 연결할 수 있다. 제1 탭(312)은 도전성 물질을 포함할 수 있다. 예를 들어, 제1 탭(312)은 금(Au)을 포함할 수 있지만, 이에 한정되는 것은 아니다.The
제1 반도체 칩(410)은 제1 본체(311)에 실장될 수 있다. 제1 반도체 칩(410)은 예를 들어, 메모리 칩일 수 있지만, 이에 한정되는 것은 아니다. 제1 반도체 칩(410)은 제1 탭(312)과 제1 방향(D1)으로 중첩되는 위치에 실장될 수도 있고, 제2 방향(D2)으로 중첩되는 위치에 실장될 수도 있다. The
제2 인쇄 회로 기판(320)은 한 쌍의 브릿지(100) 사이에 개재될 수 있다. 제2 인쇄 회로 기판(320)은 브릿지(100)에 고정될 수 있다. 제2 인쇄 회로 기판(320)과 브릿지(100) 사이에 제2 연결부(220)가 배치된다. 제2 연결부(220)는 브릿지(100)와 제2 인쇄 회로 기판(320)을 고정할 수 있다. The second printed
제2 인쇄 회로 기판(320)은 제2 본체(321)와 제2 탭들(322)을 포함한다. 제2 본체(321)는 제2 반도체 칩(420)이 실장되는 영역을 제공할 수 있다. 제2 본체(321)는 고분자 수지를 포함할 수 있다. 예를 들어, 제2 본체(321)는 에폭시 수지, 페놀 수지, 및 폴리에스테르 수지 중 적어도 하나를 포함할 수 있지만, 이에 한정되는 것은 아니다.The second printed
제2 탭들(322)은 제2 본체(321) 상에 실장되는 제2 반도체 칩(420)과 제2 인쇄 회로 기판(320)의 외부에 제공되는 전기 장치를 전기적으로 연결할 수 있다. 예를 들어, 제2 탭들(322)은 제2 본체(321) 상에 실장되는 메모리 칩과 제2 인쇄 회로 기판(320)의 외부에 제공되는 메인 보드를 전기적으로 연결할 수 있다. 제2 탭(322)은 도전성 물질을 포함할 수 있다. 예를 들어, 제2 탭(322)은 금(Au)을 포함할 수 있지만, 이에 한정되는 것은 아니다.The
제2 반도체 칩(420)은 제2 본체(321)에 실장될 수 있다. 제2 반도체 칩(420)은 예를 들어, 메모리 칩일 수 있지만, 이에 한정되는 것은 아니다. 제2 반도체 칩(420)은 제2 탭(322)과 제1 방향(D1)으로 중첩되는 위치에 실장될 수도 있고, 제2 방향(D2)으로 중첩되는 위치에 실장될 수도 있다. The
더미 브릿지(150)는 한 쌍의 브릿지(100) 사이에 개재될 수 있다. 더미 브릿지(150)는 제1 인쇄 회로 기판(310)과 제2 인쇄 회로 기판(320) 사이에 개재될 수 있다. 몇몇 실시예에서, 제1 탭(312)과 제2 탭(322)은 서로 마주볼 수 있다. 제1 탭(312)은 더미 브릿지(150)와 마주보는 제1 본체(311)의 단부에 배치될 수 있다. 제2 탭(322)은 더미 브릿지(150)와 마주보는 제2 본체(321)의 단부에 배치될 수 있다. 제1 탭(312)이 배치되는 제1 본체(311)의 단부는 제2 탭(322)이 배치되는 제2 본체(321)의 단부와 마주볼 수 있다. 제1 본체(311)와 제2 본체(321)는 더미 브릿지(150)를 축으로 대칭일 수 있다. The
마스킹 필름(500)은 더미 브릿지(150)와 접착될 수 있다. 마스킹 필름(500)과 더미 브릿지(150) 사이에 접착 물질(600)이 개재될 수 있다. 접착 물질(600)은 마스킹 필름(500)과 더미 브릿지(150)를 고정할 수 있다. 마스킹 필름(500)은 더미 브릿지(150)의 적어도 일부와 제3 방향(D3)으로 중첩될 수 있다. 마스킹 필름(500)은 제1 탭(312) 및 제2 탭(322)을 덮되, 제1 탭(312) 및 제2 탭(322)과 접착되지 않을 수 있다. The
마스킹 필름(500)은 제1 탭(312) 및 제2 탭(322)과 접착하지 않으면서, 제1 탭(312)과 제2 탭(322)을 덮을 수 있다. 마스킹 필름(500)은 제1 탭(312)과 제2 탭(322)을 완전히 덮을 수 있다. 마스킹 필름(500)은 제1 탭(312) 및 제2 탭(322)과 제3 방향(D3)으로 완전히 중첩될 수 있다. The
몇몇 실시예에 따른 인쇄 회로 기판 구조체는, 1개의 더미 브릿지(150)와, 1개의 마스킹 필름(500)을 이용하여 제1 인쇄 회로 기판(310)의 제1 탭(312)과 제2 인쇄 회로 기판(320)의 제2 탭(322)을 동시에 보호할 수 있다. 이에 따라, 인쇄 회로 기판 구조체를 제조하는 비용을 최소화할 수 있다. In the printed circuit board structure according to some embodiments, the
도 8은 몇몇 실시예에 따른 인쇄 회로 기판 구조체의 평면도이다. 설명의 편의상 도 1 내지 도 3 및 도 8을 이용하여 설명한 것과 중복되는 내용은 생략한다. 8 is a plan view of a printed circuit board structure in accordance with some embodiments. For convenience of description, descriptions overlapping those described with reference to FIGS. 1 to 3 and 8 will be omitted.
도 8을 참조하면, 더미 브릿지는 제1 더미 브릿지(151)와 제2 더미 브릿지(152)를 포함할 수 있다. Referring to FIG. 8 , the dummy bridge may include a
제1 더미 브릿지(151)는 한 쌍의 브릿지(100) 사이에서 제2 방향(D2)으로 연장될 수 있다. 제1 더미 브릿지(151)는 브릿지(100)와 연결될 수 있다. 제2 더미 브릿지(152)는 한 쌍의 브릿지(100) 사이에서 제2 방향(D2)으로 연장될 수 있다. 제2 더미 브릿지(152)는 브릿지(100)와 연결될 수 있다. 제1 더미 브릿지(151)는 제1 인쇄 회로 기판(310)과 제2 인쇄 회로 기판(320) 사이에 개재될 수 있다. 제2 더미 브릿지(152)는 제2 인쇄 회로 기판(320)의 일측에 배치될 수 있다. 제1 더미 브릿지(151)와 제2 더미 브릿지(152)는 제1 방향(D1)으로 이격될 수 있다. 제1 더미 브릿지(151)와 제2 더미 브릿지(152) 사이에 제2 인쇄 회로 기판(320)이 개재될 수 있다. The
몇몇 실시예에서, 제1 본체(311)와 제2 본체(321)는 제1 더미 브릿지(151)를 축으로 대칭이 아닐 수 있다. 제1 탭(312)과 제2 탭(322)은 서로 마주보지 않을 수 있다. 제1 탭(312)은 제1 더미 브릿지(151)와 마주보지만, 제2 탭(322)은 제1 더미 브릿지(151)와 대향될 수 있다. 제2 탭(322)은 제2 더미 브릿지(152)와 마주볼 수 있다. In some embodiments, the
몇몇 실시예에서, 마스킹 필름은 제1 마스킹 필름(510)과 제2 마스킹 필름(520)을 포함할 수 있다. In some embodiments, the masking film may include a
제1 마스킹 필름(510)은 제1 더미 브릿지(151) 상에 개재되어 제1 탭(312)을 덮을 수 있다. 제1 마스킹 필름(510)은 제1 탭(312)을 완전히 덮을 수 있다. 제1 마스킹 필름(510)은 제1 탭(312)과 제3 방향(D3)으로 완전히 중첩될 수 있다. The
제1 마스킹 필름(510)은 제1 더미 브릿지(151)와 접착할 수 있다. 제1 마스킹 필름(510)은 제1 탭(312)과 접착하지 않을 수 있다. 제1 마스킹 필름(510)과 제1 더미 브릿지(151)는 제1 마스킹 필름(510)과 제1 더미 브릿지(151) 사이에 개재되는 제1 접착 물질(610)에 의해 서로 접착될 수 있다. 제1 접착 물질(610)은 제1 마스킹 필름(510)과 제1 더미 브릿지(151) 사이에 개재되지만, 제1 마스킹 필름(510)과 제1 탭들(312) 사이에 개재되지 않는다. The
제2 마스킹 필름(520)은 제2 더미 브릿지(152) 상에 개재되어 제2 탭(322)을 덮을 수 있다. 제2 마스킹 필름(520)은 제2 탭(322)을 완전히 덮을 수 있다. 제2 마스킹 필름(520)은 제2 탭(322)과 제3 방향(D3)으로 완전히 중첩될 수 있다. The
제2 마스킹 필름(520)은 제2 더미 브릿지(152)와 접착할 수 있다. 제2 마스킹 필름(520)은 제2 탭(322)과 접착하지 않을 수 있다. 제2 마스킹 필름(520)과 제2 더미 브릿지(152)는 제2 마스킹 필름(520)과 제2 더미 브릿지(152) 사이에 개재되는 제2 접착 물질(620)에 의해 서로 접착될 수 있다. 제2 접착 물질(620)은 제2 마스킹 필름(520)과 제2 더미 브릿지(152) 사이에 개재되지만, 제2 마스킹 필름(520)과 제2 탭들(322) 사이에 개재되지 않는다. The
도 9는 몇몇 실시예에 따른 인쇄 회로 기판 구조체의 평면도이다. 설명의 편의상 도 1 내지 도 3 및 도 7을 이용하여 설명한 것과 중복되는 내용은 생략한다. 9 is a plan view of a printed circuit board structure in accordance with some embodiments. For convenience of description, descriptions overlapping those described with reference to FIGS. 1 to 3 and 7 will be omitted.
도 9를 참조하면, 몇몇 실시예에 따른 인쇄 회로 기판 구조체는 제1 인쇄 회로 기판(310), 제2 인쇄 회로 기판(320), 제3 인쇄 회로 기판(330), 및 제4 인쇄 회로 기판(340)을 포함할 수 있다. 더미 브릿지는 제1 더미 브릿지(151)와 제2 더미 브릿지(152)를 포함할 수 있다. 연결부는 제1 연결부(210), 제2 연결부(220), 제3 연결부(230), 및 제4 연결부(240)를 포함할 수 있다. 마스킹 필름은 제1 마스킹 필름(510)과 제2 마스킹 필름(520)을 포함할 수 있다. 접착 물질은 제1 접착 물질(610)과 제2 접착 물질(620)을 포함할 수 있다. 반도체 칩은 제1 내지 제4 반도체 칩(410, 420, 430, 440)을 포함할 수 있다. Referring to FIG. 9 , the printed circuit board structure according to some embodiments includes a first printed
제1 인쇄 회로 기판(310)은 제1 본체(311)와 제1 탭들(312)을 포함한다. 제2 인쇄 회로 기판(320)은 제2 본체(321)와 제2 탭들(322)을 포함한다. 제3 인쇄 회로 기판(330)은 제3 본체(331)와 제3 탭들(332)을 포함한다. 제4 인쇄 회로 기판(340)은 제4 본체(341)와 제4 탭들(342)을 포함한다.The first printed
제3 본체(331)는 제3 반도체 칩(430)이 실장되는 영역을 제공할 수 있다. 제3 본체(331)는 고분자 수지를 포함할 수 있다. 예를 들어, 제3 본체(331)는 에폭시 수지, 페놀 수지, 및 폴리에스테르 수지 중 적어도 하나를 포함할 수 있지만, 이에 한정되는 것은 아니다.The
제3 탭들(332)은 제3 본체(331) 상에 실장되는 제3 반도체 칩(430)과 제3 인쇄 회로 기판(330)의 외부에 제공되는 전기 장치를 전기적으로 연결할 수 있다. 예를 들어, 제3 탭들(332)은 제3 본체(331) 상에 실장되는 메모리 칩과 제3 인쇄 회로 기판(330)의 외부에 제공되는 메인 보드를 전기적으로 연결할 수 있다. 제3 탭(332)은 도전성 물질을 포함할 수 있다. 예를 들어, 제3 탭(332)은 금(Au)을 포함할 수 있지만, 이에 한정되는 것은 아니다.The
제3 반도체 칩(430)은 제3 본체(331)에 실장될 수 있다. 제3 반도체 칩(430)은 예를 들어, 메모리 칩일 수 있지만, 이에 한정되는 것은 아니다. 제3 반도체 칩(430)은 제3 탭(332)과 제1 방향(D1)으로 중첩되는 위치에 실장될 수도 있고, 제2 방향(D2)으로 중첩되는 위치에 실장될 수도 있다. The
제4 본체(341)와, 제4 탭들(342)과, 제4 반도체 칩(440)에 관한 설명은 각각 제3 본체(331)와, 제3 탭들(332)과, 제3 반도체 칩(430)에 관한 설명과 실질적으로 동일할 수 있으므로, 설명을 생략하도록 한다. Descriptions of the
제1 인쇄 회로 기판(310)은 브릿지(100) 사이에 배치되어, 제1 연결부(210)에 의해 고정될 수 있다. 제2 인쇄 회로 기판(320)은 브릿지(100) 사이에 배치되어, 제2 연결부(220)에 의해 고정될 수 있다. 제3 인쇄 회로 기판(330)은 브릿지(100) 사이에 배치되어, 제3 연결부(230)에 의해 고정될 수 있다. 제4 인쇄 회로 기판(340)은 브릿지(100) 사이에 배치되어, 제4 연결부(240)에 의해 고정될 수 있다. The first printed
제1 더미 브릿지(151)는 브릿지(100) 사이에서 제2 방향(D2)으로 연장하여 브릿지(100)와 연결될 수 있다. 제1 더미 브릿지(151)는 제1 인쇄 회로 기판(310)과 제2 인쇄 회로 기판(320) 사이에 개재될 수 있다. 제2 더미 브릿지(152)는 브릿지(100) 사이에서 제2 방향(D2)으로 연장하여 브릿지(100)와 연결될 수 있다. 제2 더미 브릿지(152)는 제3 인쇄 회로 기판(330)과 제4 인쇄 회로 기판(340) 사이에 개재될 수 있다. 제2 인쇄 회로 기판(320)과 제3 인쇄 회로 기판(330) 사이에는 더미 브릿지가 개재되지 않을 수 있다. The
몇몇 실시예에서, 제1 탭(312)과 제2 탭(322)은 서로 마주볼 수 있다. 제1 탭(312)은 제1 더미 브릿지(151)와 마주보는 제1 본체(311)의 단부에 배치될 수 있다. 제2 탭(322)은 제1 더미 브릿지(151)와 마주보는 제2 본체(321)의 단부에 배치될 수 있다. 제1 탭(312)이 배치되는 제1 본체(311)의 단부는 제2 탭(322)이 배치되는 제2 본체(321)의 단부와 마주볼 수 있다. 제1 본체(311)와 제2 본체(321)는 제1 더미 브릿지(151)를 축으로 대칭일 수 있다. In some embodiments, the
제3 탭(332)과 제4 탭(342)은 서로 마주볼 수 있다. 제3 탭(332)은 제2 더미 브릿지(152)와 마주보는 제3 본체(331)의 단부에 배치될 수 있다. 제4 탭(342)은 제2 더미 브릿지(152)와 마주보는 제4 본체(341)의 단부에 배치될 수 있다. 제3 탭(332)이 배치되는 제3 본체(331)의 단부는 제4 탭(342)이 배치되는 제4 본체(341)의 단부와 마주볼 수 있다. 제3 본체(331)와 제4 본체(341)는 제2 더미 브릿지(152)를 축으로 대칭일 수 있다.The
몇몇 실시예에서, 제1 인쇄 회로 기판(310), 및 제2 인쇄 회로 기판(320)은 제3 인쇄 회로 기판(330), 및 제4 인쇄 회로 기판(340)과 x축 대칭일 수 있다. In some embodiments, the first printed
제1 마스킹 필름(510)은 제1 더미 브릿지(151)와 접착될 수 있다. 제1 마스킹 필름(510)과 제1 더미 브릿지(151) 사이에 제1 접착 물질(610)이 개재될 수 있다. 제1 접착 물질(610)은 제1 마스킹 필름(510)과 제1 더미 브릿지(151)를 고정할 수 있다. 제1 마스킹 필름(510)은 제1 더미 브릿지(151)의 적어도 일부와 제3 방향(D3)으로 중첩될 수 있다. 제1 마스킹 필름(510)은 제1 탭(312) 및 제2 탭(322)과 접착되지 않을 수 있다. The
제1 마스킹 필름(510)은 제1 탭(312) 및 제2 탭(322)과 접착하지 않으면서, 제1 탭(312)과 제2 탭(322)을 덮을 수 있다. 제1 마스킹 필름(510)은 제1 탭(312)과 제2 탭(322)을 완전히 덮을 수 있다. 제1 마스킹 필름(510)은 제1 탭(312) 및 제2 탭(322)과 제3 방향(D3)으로 완전히 중첩될 수 있다. The
제2 마스킹 필름(520)은 제2 더미 브릿지(152)와 접착될 수 있다. 제2 마스킹 필름(520)과 제2 더미 브릿지(152) 사이에 제2 접착 물질(620)이 개재될 수 있다. 제2 접착 물질(620)은 제2 마스킹 필름(520)과 제2 더미 브릿지(152)를 고정할 수 있다. 제2 마스킹 필름(520)은 제2 더미 브릿지(152)의 적어도 일부와 제3 방향(D3)으로 중첩될 수 있다. 제2 마스킹 필름(520)은 제3 탭(332) 및 제4 탭(342)과 접착되지 않을 수 있다. The
제2 마스킹 필름(520)은 제3 탭(332) 및 제4 탭(342)과 접착하지 않으면서, 제3 탭(332)과 제4 탭(342)을 덮을 수 있다. 제2 마스킹 필름(520)은 제3 탭(332)과 제4 탭(342)을 완전히 덮을 수 있다. 제2 마스킹 필름(520)은 제3 탭(332) 및 제4 탭(342)과 제3 방향(D3)으로 완전히 중첩될 수 있다. The
이하에서, 도 10 내지 도 14를 참조하여, 몇몇 실시예에 따른 반도체 장치 모듈의 제조 방법에 대해 설명한다. Hereinafter, a method of manufacturing a semiconductor device module according to some embodiments will be described with reference to FIGS. 10 to 14 .
도 10은 몇몇 실시예에 따른 반도체 장치 모듈의 제조 방법을 설명하기 위한 순서도이다. 도 11 내지 도 14는 몇몇 실시예에 따른 반도체 장치 모듈의 제조 방법을 설명하기 위한 예시적인 평면도들이다. 설명의 편의상 도 1 내지 도 9에서 설명한 것과 중복되는 내용은 생략한다.10 is a flowchart illustrating a method of manufacturing a semiconductor device module according to some embodiments. 11 to 14 are exemplary plan views for describing a method of manufacturing a semiconductor device module according to some embodiments. For convenience of description, overlapping content with those described in FIGS. 1 to 9 will be omitted.
도 10 및 도 11을 참조하면, 한 쌍의 브릿지(100)와, 제1 연결부(210)와, 제2 연결부(220)와, 더미 브릿지(150)와, 제1 인쇄 회로 기판(310)과, 제2 인쇄 회로 기판(320)과, 마스킹 필름(500)과, 접착 물질(600)을 포함하는 인쇄 회로 기판 구조체가 제공된다. 10 and 11 , a pair of
브릿지(100)는 제1 방향(D1)으로 길게 연장될 수 있다. 브릿지(100)의 일측에, 제1 연결부(210)와 제2 연결부(220)가 고정된다. 더미 브릿지(150)는 제2 방향(D2)으로 연장하여 브릿지(100)와 연결될 수 있다. The
제1 인쇄 회로 기판(310)은 브릿지(100) 사이에 개재될 수 있다. 제1 인쇄 회로 기판(310)은 제1 본체(311)와 제1 탭들(312)을 포함한다. 제1 본체(311)는 반도체 칩이 실장되는 영역일 수 있다. The first printed
제2 인쇄 회로 기판(320)은 브릿지(100) 사이에 개재될 수 있다. 제2 인쇄 회로 기판(320)은 제2 본체(321)와 제2 탭들(322)을 포함한다. 제2 본체(321)는 반도체 칩이 실장되는 영역일 수 있다. 도 11에서, 제1 및 제2 본체(311, 321)는 반도체 칩이 실장되지 않은 상태일 수 있다.The second printed
마스킹 필름(500)은 더미 브릿지(150)에 접착되어 제1 탭(312) 및 제2 탭(322)을 덮을 수 있다. The
이어서, 도 10 및 도 12를 참조하면, 인쇄 회로 기판 상에 솔더들을 제공할 수 있다(S10). 예를 들어, 제1 인쇄 회로 기판(310) 상에 제1 솔더들(710)을 제공할 수 있다. 제2 인쇄 회로 기판(320) 상에 제2 솔더들(720)을 제공할 수 있다. Subsequently, referring to FIGS. 10 and 12 , solders may be provided on the printed circuit board (S10). For example,
제1 솔더들(710) 및 제2 솔더들(720)은 스크린 프린팅(screen printing) 공정을 통해 제공될 수 있다. The
제1 인쇄 회로 기판(310) 상에 제1 솔더들(710)을 제공하기 전 및 제2 인쇄 회로 기판(320) 상에 제2 솔더들(720)을 제공하기 전에, 마스킹 필름(500)은 제1 탭(312) 및 제2 탭(322)을 덮고 있을 수 있다. 따라서, 제 솔더들(710) 및 제2 솔더들(720)이 스크린 프린팅(screen printing) 공정에서, 각각 제1 탭(312) 또는 제2 탭(322)을 향해 튀더라도, 제1 탭(312) 및 제2 탭(322)은 오염되지 않을 수 있다. Before providing the
예를 들어, 제1 및 제2 솔더들(710, 720)의 스크린 프린팅 공정에서, 제1 및 제2 솔더들(710, 720)의 일부는 형판(stencil, 미도시)에 잔류될 수 있다. 상기 형판에 잔류된 제1 및 제2 솔더들(710, 720)의 일부는 처음 위치와 다른 위치로 튈 수 있다. 예를 들어, 상기 형판에 잔류된 제1 및 제2 솔더들(710, 720)은 각각 제1 및 제2 탭들(312, 322)을 향해 이동할 수 있다. 제1 및 제2 탭들(312, 322)을 향해 이동한 제1 및 제2 솔더들(710, 720)은 마스킹 필름(500) 상에 접착될 수 있다. 이에 따라, 제1 및 제2 탭들(312, 322)이 오염되는 것을 방지할 수 있다. For example, in a screen printing process of the first and
도 10 및 도 13을 참조하면, 인쇄 회로 기판 상에 반도체 칩들을 실장할 수 있다(S20). 예를 들어, 제1 인쇄 회로 기판(310)의 제1 솔더(710) 상에 제1 반도체 칩(410)이 제공될 수 있다. 제2 인쇄 회로 기판(320)의 제2 솔더(720) 상에 제2 반도체 칩(420)이 제공될 수 있다. 제1 반도체 칩(410) 및 제2 반도체 칩(420)은 예를 들어 메모리 반도체 칩들일 수 있다. Referring to FIGS. 10 and 13 , semiconductor chips may be mounted on a printed circuit board (S20). For example, the
이어서, 인쇄 회로 기판 구조체를 열처리하여 제1 솔더들(710) 및 제2 솔더들(720)이 리플로우(reflow)될 수 있다(S30). 제1 솔더들(710)은 열처리 공정에 의해 용융되어 제1 반도체 칩(410)을 제1 인쇄 회로 기판(310) 상에 고정시킬 수 있다. 제2 솔더들(720)은 열처리 공정에 의해 용융되어 제2 반도체 칩(420)을 제2 인쇄 회로 기판(320) 상에 고정시킬 수 있다. Subsequently, the printed circuit board structure may be heat treated to reflow the
제1 및 제2 솔더들(710, 720)의 리플로우 공정에서, 용융된 제1 및 제2 솔더들(710, 720)의 일부는 처음 위치와 다른 위치로 튈 수 있다. 예를 들어, 용융된 제1 및 제2 솔더들(710, 720)은 각각 제1 및 제2 탭들(312, 322)을 향해 튈 수 있다. 제1 및 제2 탭들(312, 322)을 향해 튄 제1 및 제2 솔더들(710, 720)은 마스킹 필름(500) 상에 접착될 수 있다. 이에 따라, 제1 탭들(312) 및 제2 탭들(322)은 각각 제1 솔더(710) 및 제2 솔더(720)에 의해 오염되지 않을 수 있다. In the process of reflowing the first and
도 10 및 도 14를 참조하면, 연결부들을 절단하여 인쇄 회로 기판이 한 쌍의 브릿지로부터 분리될 수 있다(S40).Referring to FIGS. 10 and 14 , the printed circuit board may be separated from the pair of bridges by cutting the connecting parts (S40).
예를 들어, 제1 연결부(210)를 절단하여 제1 인쇄 회로 기판(310)을 브릿지(100)로부터 분리할 수 있다. 제2 연결부(220)를 절단하여 제2 인쇄 회로 기판(320)을 브릿지(100)로부터 분리할 수 있다. 제1 연결부(210) 및 제2 연결부(220)의 절단 공정은 제1 및 제2 인쇄 회로 기판(310, 320)의 단품화(depanelization) 공정으로 정의될 수 있다. 제1 연결부(210) 및 제2 연결부(220)는 다양한 수단에 의해 절단될 수 있다. 예를 들어, 제1 및 제2 연결부(210, 220)는 라우터 비트(router bit)에 의해 절단될 수 있다. 제1 연결부(210) 및 제2 연결부(220)가 절단될 때, 마스킹 필름(500)은 함께 절단될 수 있다. For example, the first printed
마스킹 필름(500)의 절단 공정은 라우터 비트(router bit) 또는 디패널라이저(depanelizer)를 이용하여 수행될 수 있다. 마스킹 필름(500)은 제1 및 제2 인쇄 회로 기판(310, 320)과 접착되지 않으므로, 상기 절단 공정을 통해 제거될 수 있다. 제1 인쇄 회로 기판(310) 및 제2 인쇄 회로 기판(320) 상에 제1 반도체 칩(410), 제2 반도체 칩(420), 및 배선(미도시) 등이 제공되어 반도체 장치 모듈(SDM)로 정의될 수 있다. 예를 들어, 반도체 장치 모듈(SDM)은 메모리 모듈일 수 있다. The cutting process of the
몇몇 실시예에 따른 반도체 장치 모듈의 제조 방법을 이용하면, 마스킹 필름(500)을 통해 탭들(312, 322)의 오염을 방지할 수 있다. 몇몇 실시예에 따른 마스킹 필름(500)은 단품화 공정에서 함께 제거되므로, 별도의 마스킹 필름(500)의 제거 공정을 요하지 않는다. 이에 따라, 반도체 장치 모듈을 제조하는 공정 절차, 시간 및 비용을 최소화할 수 있다. Contamination of the
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although the embodiments of the present invention have been described with reference to the accompanying drawings, the present invention is not limited to the above embodiments and can be manufactured in a variety of different forms, and those skilled in the art in the art to which the present invention belongs A person will understand that the present invention may be embodied in other specific forms without changing the technical spirit or essential features. Therefore, the embodiments described above should be understood as illustrative in all respects and not limiting.
100: 브릿지
150: 더미 브릿지
200: 연결부
300: 인쇄 회로 기판
400: 반도체 칩
500: 마스킹 필름
600: 접착 물질100: bridge 150: dummy bridge
200: connection part 300: printed circuit board
400: semiconductor chip 500: masking film
600: adhesive material
Claims (10)
상기 한 쌍의 브릿지 사이에 배치되고, 제1 본체와 제1 탭을 포함하는 제1 인쇄 회로 기판;
상기 제2 방향으로 연장하여 상기 한 쌍의 브릿지와 연결되고, 상기 인쇄 회로 기판의 일측에 배치된 더미 브릿지; 및
상기 더미 브릿지에 접착되고, 상기 제1 탭을 덮는 마스킹 필름을 포함하고,
상기 마스킹 필름은 상기 제1 탭과 비접착하는, 인쇄 회로 기판 구조체.a pair of bridges extending in a first direction and spaced apart in a second direction;
a first printed circuit board disposed between the pair of bridges and including a first body and a first tab;
a dummy bridge extending in the second direction, connected to the pair of bridges, and disposed on one side of the printed circuit board; and
A masking film adhered to the dummy bridge and covering the first tab;
The printed circuit board structure of claim 1 , wherein the masking film is non-adhesive to the first tab.
상기 제1 본체는 서로 대향하는 상부면과 하부면을 포함하고,
상기 더미 브릿지는 서로 대향하는 상부면과 하부면을 포함하고,
상기 제1 본체의 상부면과 상기 더미 브릿지의 상부면은 동일 평면에 놓이고,
상기 제1 본체의 하부면과 상기 더미 브릿지의 하부면은 동일 평면에 놓이는, 인쇄 회로 기판 구조체.According to claim 1,
The first body includes an upper surface and a lower surface facing each other,
The dummy bridge includes upper and lower surfaces facing each other,
An upper surface of the first body and an upper surface of the dummy bridge lie on the same plane,
The printed circuit board structure of claim 1 , wherein a lower surface of the first body and a lower surface of the dummy bridge lie on the same plane.
상기 한 쌍의 브릿지 사이에 배치되고, 제2 본체와 제2 탭을 포함하는 제2 인쇄 회로 기판을 더 포함하고,
상기 더미 브릿지는 상기 제1 인쇄 회로 기판과 상기 제2 인쇄 회로 기판 사이에 개재되는, 인쇄 회로 기판 구조체.According to claim 1,
a second printed circuit board disposed between the pair of bridges and including a second body and a second tab;
The dummy bridge is interposed between the first printed circuit board and the second printed circuit board, the printed circuit board structure.
상기 제1 탭과 상기 제2 탭은 상기 더미 브릿지를 사이에 두고 서로 마주보고,
상기 마스킹 필름은 상기 제2 탭을 덥되, 상기 제2 탭과 비접착하는, 인쇄 회로 기판 구조체.According to claim 3,
The first tab and the second tab face each other with the dummy bridge interposed therebetween;
The masking film covers the second tab and is non-adhesive to the second tab.
상기 제1 탭은 상기 더미 브릿지와 마주보고,
상기 제2 탭은 상기 더미 브릿지와 대향하고,
상기 마스킹 필름은 상기 제2 탭을 덮지 않는, 인쇄 회로 기판 구조체.According to claim 3,
The first tab faces the dummy bridge,
The second tab faces the dummy bridge,
The printed circuit board structure of claim 1 , wherein the masking film does not cover the second tab.
상기 마스킹 필름과 상기 더미 브릿지 사이에 개재되는 접착 물질을 더 포함하고,
상기 접착 물질은 상기 제1 탭과 상기 마스킹 필름 사이에 비개재되는, 인쇄 회로 기판 구조체. According to claim 1,
Further comprising an adhesive material interposed between the masking film and the dummy bridge,
The printed circuit board structure of claim 1 , wherein the adhesive material is not interposed between the first tab and the masking film.
상기 마스킹 필름은 상기 제1 본체와 제3 방향으로 비중첩되는, 인쇄 회로 기판 구조체. According to claim 1,
The masking film is non-overlapping with the first body in a third direction, the printed circuit board structure.
상기 마스킹 필름은 상기 한 쌍의 브릿지와 제3 방향으로 비중첩되는, 인쇄 회로 기판 구조체.According to claim 1,
The masking film is non-overlapping with the pair of bridges in a third direction, the printed circuit board structure.
상기 제1 본체에 실장되는 복수의 반도체 칩을 더 포함하고,
상기 복수의 반도체 칩 중 적어도 하나는 상기 제1 탭과 상기 제2 방향으로 중첩되는, 인쇄 회로 기판 구조체. According to claim 8,
Further comprising a plurality of semiconductor chips mounted on the first body,
At least one of the plurality of semiconductor chips overlaps the first tab in the second direction.
상기 한 쌍의 브릿지 사이에 배치되고, 제1 본체 및 제1 탭을 포함하는 제1 인쇄 회로 기판;
상기 제1 인쇄 회로 기판과 상기 제1 방향으로 이격되고, 제2 본체 및 제2 탭을 포함하는 제2 인쇄 회로 기판;
상기 제2 방향으로 연장하여 상기 한 쌍의 브릿지와 연결되고, 상기 제1 인쇄 회로 기판 및 상기 제2 인쇄 회로 기판 사이에 개재된 더미 브릿지;
상기 더미 브릿지와 접착하고, 상기 제1 탭과 상기 제2 탭을 덮는 마스킹 필름을 포함하고,
상기 마스킹 필름은 상기 제1 탭 및 상기 제2 탭을 덮되, 상기 제1 탭 및 상기 제2 탭과 비접착하고,
상기 제1 탭과 상기 제2 탭은 서로 마주보는, 인쇄 회로 기판 구조체.a pair of bridges extending in a first direction and spaced apart in a second direction;
a first printed circuit board disposed between the pair of bridges and including a first body and a first tab;
a second printed circuit board spaced apart from the first printed circuit board in the first direction and including a second body and a second tab;
a dummy bridge extending in the second direction, connected to the pair of bridges, and interposed between the first printed circuit board and the second printed circuit board;
A masking film adhered to the dummy bridge and covering the first tab and the second tab;
The masking film covers the first tab and the second tab, but is not adhered to the first tab and the second tab,
The printed circuit board structure of claim 1 , wherein the first tab and the second tab face each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210137996A KR20230054918A (en) | 2021-10-18 | 2021-10-18 | Printed circuit board structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210137996A KR20230054918A (en) | 2021-10-18 | 2021-10-18 | Printed circuit board structure |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230054918A true KR20230054918A (en) | 2023-04-25 |
Family
ID=86101535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210137996A KR20230054918A (en) | 2021-10-18 | 2021-10-18 | Printed circuit board structure |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20230054918A (en) |
-
2021
- 2021-10-18 KR KR1020210137996A patent/KR20230054918A/en unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0521672B1 (en) | Integrated circuit interconnection technique | |
JP4068635B2 (en) | Wiring board | |
EP0080041A2 (en) | Inter-connecting devices for electric circuits | |
WO2008103794A2 (en) | Conductive pattern formation method | |
JP2005051240A (en) | Semiconductor package having improved solder ball land structure | |
US20090096076A1 (en) | Stacked semiconductor package without reduction in stata storage capacity and method for manufacturing the same | |
KR20050023930A (en) | Tape circuit substrate and semiconductor chip package using thereof | |
JP2001060758A (en) | Method and device for sticking adhesive material, wiring board, semiconductor device, manufacture of the semiconductor device, circuit board, and electronic equipment | |
KR20130089473A (en) | Semiconductor package | |
US7053492B2 (en) | Circuit device and method of manufacturing the same | |
US20070096271A1 (en) | Substrate frame | |
JP6193665B2 (en) | Manufacturing method of semiconductor device | |
US6339247B1 (en) | Structure for mounting a semiconductor device on a liquid crystal display, and semiconductor device | |
CN102270619A (en) | Pad configurations for an electronic package assembly | |
KR20230054918A (en) | Printed circuit board structure | |
KR20010033602A (en) | Semiconductor device and method of production thereof and semiconductor mounting structure and method | |
KR100658120B1 (en) | Process for manufacturing semiconductor device using film substrate | |
JP4376160B2 (en) | Printed circuit board and circuit unit using the printed circuit board | |
KR102473511B1 (en) | Printed circuit board structure | |
TW201705439A (en) | Semiconductor device | |
JPH10233401A (en) | Semiconductor device | |
US20220013440A1 (en) | Mounting board and semiconductor device | |
US20050006791A1 (en) | Semiconductor device, manufacturing method thereof, electronic device, electronic equipment | |
JP2005340864A (en) | Manufacturing method of semiconductor device | |
JP2003152021A (en) | Semiconductor device and method for manufacturing the same, circuit board, and electronic equipment |