JP2000216101A - Crystal growth method of compound semiconductor mixed crystal and compound semiconductor device - Google Patents

Crystal growth method of compound semiconductor mixed crystal and compound semiconductor device

Info

Publication number
JP2000216101A
JP2000216101A JP1512199A JP1512199A JP2000216101A JP 2000216101 A JP2000216101 A JP 2000216101A JP 1512199 A JP1512199 A JP 1512199A JP 1512199 A JP1512199 A JP 1512199A JP 2000216101 A JP2000216101 A JP 2000216101A
Authority
JP
Japan
Prior art keywords
compound semiconductor
mixed crystal
layer
crystal
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1512199A
Other languages
Japanese (ja)
Inventor
Yoshitaka Tomomura
好隆 友村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP1512199A priority Critical patent/JP2000216101A/en
Publication of JP2000216101A publication Critical patent/JP2000216101A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a compound semiconductor mixed crystal which is enhanced in crystal quality preventing the coaggulation of component elements, fluctuation in composition, and phase separation from occurring owing to nonmiscibility by a method wherein the growth of a compound semiconductor mixed crystal possessed of a nonmiscible region composition in a thermal equilibrium state is interrupted, and a compound semiconductor layer which is of the same component elements and possessed of a miscible region composition is grown. SOLUTION: In a process where a compound semiconductor mixed crystal 3a possessed of nonmiscible region composition in a thermal equilibrium state is grown, the growth of the compound semiconductor mixed crystal 3a is interrupted, and a compound semiconductor thin film 3b which is of the same component elements with the compound semiconductor mixed crystal 3a and possessed of a miscible region composition in a thermal equilibrium state is grown. The growth of the compound semiconductor mixed crystal 3a is interrupted, by which coaggulation of component elements, fluctuation in composition, and phase separation are prevented from occurring due to nonmiscibility. The compound semiconductor thin film 3b is inserted, by which the grown compound semiconductor mixed crystal 3a is restrained from affecting the compound semiconductor mixed crystal 3a that is successively grown.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は化合物半導体混晶の
結晶成長方法、特に、熱平衡状態において非混和領域内
の組成を有する化合物半導体混晶の結晶成長方法ならび
に、それにより結晶成長された化合物半導体混晶からな
る化合物半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for growing a compound semiconductor mixed crystal, and more particularly to a method for growing a compound semiconductor mixed crystal having a composition in an immiscible region in a thermal equilibrium state, and a compound semiconductor grown by the method. The present invention relates to a compound semiconductor device comprising a mixed crystal.

【0002】[0002]

【従来の技術】従来、III−V族あるいは、II−V
I族からなる化合物半導体混晶、特に4元以上の化合物
半導体混晶は組成を適当に選ぶことにより、バンドギャ
ップと格子定数を独立に制御することが可能であり、任
意の波長範囲において動作するオプトエレクトロデバイ
ス用材料として利用価値が高い。しかしながら、材料に
よっては、混晶組成の広い範囲にわたって、非混和領域
が存在するため、実用化に適した高品質結晶が得られな
いと言う問題点があった。
2. Description of the Related Art Conventionally, a group III-V or II-V
The compound semiconductor mixed crystal of Group I, especially the compound semiconductor mixed crystal of quaternary or more, can control the band gap and the lattice constant independently by appropriately selecting the composition, and operates in an arbitrary wavelength range. It is highly useful as a material for opto-electro devices. However, some materials have an immiscible region over a wide range of the mixed crystal composition, so that there is a problem that high quality crystals suitable for practical use cannot be obtained.

【0003】たとえば、V族元素としてNとN以外のV
族元素を同時に含むIII−V族化合物半導体混晶は、
バンドギャップの窒素組成依存性が大きなボーイングを
もつため、Nを含まないIII−V族化合物半導体にN
を添加することで、格子定数とともにバンドギャップが
小さくなるという特徴をもつ。これにより、GaAs
(あるいはGaP)基板に格子整合し、かつ従来よりも
より長波長域で動作するオプトエレクトロニクス材料と
して期待されているが、NとN以外のV族元素のイオン
半径が大きく異なり、非混和性が高く、N組成の増大と
ともに非混和性が増大するため高品質の結晶が得られ
ず、実用的なオプトエレクトロデバイスへの適用には至
っていないのが現状である。
For example, as Group V elements, N and V
III-V compound semiconductor mixed crystal containing a group III element at the same time,
Since the nitrogen composition dependence of the band gap has a large bowing, N-free III-V group compound semiconductors have N
Is characterized by the fact that the band gap is reduced together with the lattice constant. Thereby, GaAs
(Or GaP) is expected to be an optoelectronic material that is lattice-matched to a substrate and operates in a longer wavelength range than before, but the ionic radii of N and Group V elements other than N are significantly different, and immiscibility is low. At present, high-quality crystals cannot be obtained due to increased immiscibility with an increase in the N composition, and the present situation is that the application to practical optoelectronic devices has not been achieved.

【0004】なかでも特に、GaInNAs系半導体
は、GaAsとの格子整合組成で、1.3μm、1.5
5μm帯域の光ファイバー通信用レーザの活性層として
適用可能なバンドギャップを有し、かつ、AlGaAs
系あるいはInGaP系半導体との組み合わせにより大
きな伝導帯バンドオフセットが取れることから、従来と
比較して飛躍的に温度特性が向上した通信用半導体レー
ザを実現する材料として期待されている(例えば、応用
物理、第65巻(1996)148頁)。
In particular, a GaInNAs-based semiconductor has a lattice matching composition with GaAs of 1.3 μm, 1.5 μm, and 1.5 μm.
AlGaAs having a band gap applicable as an active layer of a 5 μm band optical fiber communication laser.
Since a large conduction band band offset can be obtained by combining with an InGaP-based or InGaP-based semiconductor, it is expected to be a material for realizing a communication semiconductor laser with significantly improved temperature characteristics as compared with the conventional one (for example, applied physics). 65 (1996) 148).

【0005】そして、このGaInNAs層を活性層と
する半導体レーザが、例えばJapanese Journal Applied
Physics 37 (1998)1380頁又はIEEE Photonics Tec
hnology Letters 10 (1998)487頁に示される様にN
ラジカルをN原料とするガスソース分子線エピタキシャ
ル(GSMBE)法を用いて作製されており、1.3μ
mまでの発振波長域での室温連続発振が確認されてい
る。
A semiconductor laser using the GaInNAs layer as an active layer is disclosed, for example, in Japanese Journal Applied
Physics 37 (1998) p. 1380 or IEEE Photonics Tec
hnology Letters 10 (1998) N
It is manufactured by using a gas source molecular beam epitaxy (GSMBE) method using a radical as an N material, and has a thickness of 1.3 μm.
Room-temperature continuous oscillation in the oscillation wavelength range up to m has been confirmed.

【0006】しかしながら、その発振閾値は、発振波長
1.2μmにおいては、24mA程度の値が得られてい
るが、よりN組成の大きい1.3μmの発振波長におい
ては、108mAと高い値を示し、N組成増大とともに
高品質の結晶を得ることが困難となっている。
However, the oscillation threshold value is about 24 mA at an oscillation wavelength of 1.2 μm, but shows a high value of 108 mA at an oscillation wavelength of 1.3 μm with a larger N composition. As the N composition increases, it becomes difficult to obtain high quality crystals.

【0007】他の例としては、Electronics Letters 33
(1997)1386頁に示される様に、N原料としてジメ
チルヒドラジンを用いた有機金属気相成長(MOVP
E)法により、GaInNAs層を活性層とする半導体
レーザが作製され、発振波長1.3μmにおいて、室温
でのパルス発振が確認されているが、発振閾値は同様に
2.3Aと高く、GaInNAs層の結晶性が低いこと
が問題となっている。このように、非混和領域組成であ
るGaInNAsの高品質結晶を得るために、成長方法
としては、MBE法や、MOVPE法などの熱平衡状態
にない低温成長の可能な成長方法が用いられているが、
N組成が小さく、比較的非混和性の低い領域では、比較
的高品質の結晶が得られているものの、N組成が増大
し、非混和性が増大すると、高品質結晶を得ることが困
難であるこという問題点があった。
As another example, Electronics Letters 33
(1997) p. 1386, metalorganic vapor phase epitaxy (MOVP) using dimethylhydrazine as N raw material.
A semiconductor laser having a GaInNAs layer as an active layer was manufactured by the method E), and pulse oscillation at room temperature was confirmed at an oscillation wavelength of 1.3 μm. However, the oscillation threshold value was similarly as high as 2.3 A, and the GaInNAs layer was observed. Is low in crystallinity. As described above, in order to obtain a high-quality crystal of GaInNAs having an immiscible region composition, as a growth method, a growth method capable of low-temperature growth without being in a thermal equilibrium state, such as the MBE method or the MOVPE method, is used. ,
In a region where the N composition is small and relatively immiscible, relatively high quality crystals are obtained. However, when the N composition is increased and the immiscibility is increased, it is difficult to obtain high quality crystals. There was a problem.

【0008】[0008]

【発明が解決しようとする課題】上記の様に、MBE、
MOVPE法などの、熱平衡状態にない低温成長の可能
な成長方法を用いた場合においても、熱平衡状態におい
て非混和領域の組成を有する化合物半導体混晶の結晶成
長では、その非混和性に起因して高品質の結晶が得られ
ないという問題点があった。
As described above, MBE,
Even when a growth method capable of low-temperature growth that is not in a thermal equilibrium state, such as the MOVPE method, is used, the crystal growth of a compound semiconductor mixed crystal having a composition of an immiscible region in the thermal equilibrium state is caused by its immiscibility. There was a problem that high quality crystals could not be obtained.

【0009】さらに、高品質の結晶が得られないため、
このような化合物半導体混晶を用いた化合物半導体装置
は、十分な素子特性が得られないと言う問題点があっ
た。
Further, since high quality crystals cannot be obtained,
The compound semiconductor device using such a compound semiconductor mixed crystal has a problem that sufficient element characteristics cannot be obtained.

【0010】従来、このような非混和性を有する化合物
半導体混晶の高品質結晶を得るための方法として、特開
平7−263744号公報において、NとN以外のV族
を含むIII−V族化合物半導体混晶の成長方法とし
て、その構成元素であるIII族原子とN以外のV族原
子を1原子層ずつ積層した第1の単原子層と、III族
原子とN原子を1原子層ずつ積層した第2の単原子層を
積層した超格子により、疑似的に所望の組成を有する化
合物半導体混晶を成長する方法(従来技術1)、あるい
は、特開昭63−179513号公報において、所望の
化合物半導体混晶の構成元素からなる格子定数のほぼ等
しい2元化合物の超格子を形成した後、熱処理あるいは
イオン注入等によりその超格子を無秩序化させ、化合物
半導体混晶を得る方法(従来技術2)が提案されてい
る。
[0010] Conventionally, as a method for obtaining such a high-quality compound semiconductor mixed crystal having immiscibility, Japanese Patent Application Laid-Open No. Hei 7-263744 discloses a III-V group containing N and a V group other than N. As a method of growing a compound semiconductor mixed crystal, a first monoatomic layer in which group III atoms as its constituent elements and a group V atom other than N are laminated one by one, and a group III atom and N atom in one atomic layer According to a method of growing a compound semiconductor mixed crystal having a desired composition in a pseudo manner by using a superlattice in which a second monoatomic layer is laminated (prior art 1), or a method disclosed in JP-A-63-179513, A method of forming a compound semiconductor mixed crystal by forming a binary compound superlattice having substantially the same lattice constant as a compound semiconductor mixed crystal and then disordering the superlattice by heat treatment or ion implantation. (Prior art 2) has been proposed.

【0011】しかしながら、従来技術1は、実質的にN
を含まないIII−V族化合物とNをV族元素とするI
II−V族化合物の単原子層レベルの超格子構造により
所望の組成のNを含むIII−V族化合物半導体混晶を
成長する方法であるが、Nを含まないIII−V族化合
物とNをV族元素とするIII−V族化合物は互いに大
きく異なる格子定数を有しており、それらの超格子構造
を成長する際には、ヘテロ成長界面において格子不整合
に起因したミスフィット転位等の結晶欠陥が生じ易く、
高品質結晶を得ることは難しいという問題点を有してい
る。
However, the prior art 1 is substantially equal to N
III-V compounds containing no N and I in which N is a V element
This is a method of growing a group III-V compound semiconductor mixed crystal containing N having a desired composition by a superlattice structure of a group II-V compound at a monoatomic layer level. Group III-V compounds as Group V elements have lattice constants that are significantly different from each other, and when growing their superlattice structures, crystals such as misfit dislocations caused by lattice mismatch at the hetero-growth interface. Defects are easy to occur,
There is a problem that it is difficult to obtain a high quality crystal.

【0012】また、従来技術2は、ほぼ等しい格子定数
をもつ2元化合物の超格子構造を成長することにより、
従来技術1のような格子不整合に起因する結晶欠陥の発
生という問題点は生じないものの、その適用範囲は構成
元素からなる2元化合物がほぼ等しい格子定数をもちう
る化合物半導体混晶材料に限定され、かつ、得られる化
合物半導体混晶の組成も、その2元化合物の混合比率
(超格子の層厚比)を変えることにより得られる組成に
限定される、という問題点を有している。
Further, the prior art 2 grows a superlattice structure of a binary compound having substantially equal lattice constants,
Although the problem of generation of crystal defects due to lattice mismatch as in the prior art 1 does not occur, its application range is limited to a compound semiconductor mixed crystal material in which a binary compound composed of constituent elements can have substantially the same lattice constant. In addition, there is a problem that the composition of the obtained compound semiconductor mixed crystal is limited to the composition obtained by changing the mixing ratio of the binary compound (layer thickness ratio of the superlattice).

【0013】例えば、GaInNAsなどのNとN以外
のV族を含むIII−V族化合物半導体は、その構成元
素からなる2元化合物(GaAs(格子定数0.565
3nm)、InAs(同0.6058nm)、GaN
(同0.45nm)、InN(同0.495nm))は
互いに大きく格子定数が異なり、従来技術2が適用可能
な適当な2元化合物の組み合わせは存在しない。また、
InGaAsSbは、構成元素からなる2元化合物(I
nAs(格子定数0.6058nm)、GaSb(同
0.6094nm))がほぼ等しい格子定数をもつが、
その超格子により作成可能な組成範囲は、InGaAs
Sb混晶のIn/Ga組成比、As/Sb組成比が等し
いごく限られた領域に限定される。
For example, a group III-V compound semiconductor containing N and a group V other than N, such as GaInNAs, is a binary compound (GaAs (lattice constant 0.565
3 nm), InAs (0.6058 nm), GaN
(0.45 nm) and InN (0.495 nm) have significantly different lattice constants, and there is no suitable combination of binary compounds to which the prior art 2 can be applied. Also,
InGaAsSb is a binary compound (I
nAs (lattice constant 0.6058 nm) and GaSb (0.6094 nm) have substantially the same lattice constant,
The composition range that can be produced by the superlattice is InGaAs.
The region is limited to a very limited region where the In / Ga composition ratio and the As / Sb composition ratio of the Sb mixed crystal are equal.

【0014】上記の従来技術1、2の問題点は、互いに
格子定数の大きく異なる2元化合物半導体の混合物とし
て構成される化合物半導体混晶は、非混和性を示すとい
う点に起因しており、非混和性の化合物半導体混晶の特
性に起因した本質的な問題点であるといえる。また、こ
の問題点は、NとN以外のV族を含むIII−V族化合
物半導体において、Nを含まないIII−V族化合物と
NをV族元素とするIII−V族化合物とが互いに大き
く異なる格子定数を有することから、より顕著である。
The problems of the prior arts 1 and 2 are attributable to the fact that a compound semiconductor mixed crystal formed as a mixture of binary compound semiconductors having greatly different lattice constants exhibits immiscibility. It can be said that this is an essential problem due to the characteristics of the immiscible compound semiconductor mixed crystal. Further, this problem is caused by the fact that, in a III-V compound semiconductor containing N and a V group other than N, a III-V compound containing no N and a III-V compound containing N as a V element are largely different from each other. This is more pronounced because they have different lattice constants.

【0015】また、従来技術1では、単原子層からなる
超格子構造を成長する工程を含み、従来技術2では、2
元化合物からなる超格子構造を無秩序化させる工程を含
むなど、いずれも繁雑な工程を含み、生産性が低いと言
う問題点を有する。
Further, the prior art 1 includes a step of growing a superlattice structure composed of a monoatomic layer,
All of these include complicated steps, such as a step of disordering the superlattice structure composed of the original compound, and have the problem of low productivity.

【0016】本発明は上記の問題点を解決することを目
的としてなされたものである。
The present invention has been made to solve the above problems.

【0017】[0017]

【課題を解決するための手段】請求項1は、熱平衡状態
において非混和領域の組成を有する化合物半導体混晶の
結晶成長方法であって、前記化合物半導体混晶を結晶成
長させる工程中に、前記化合物半導体混晶の結晶成長を
中断し、前記化合物半導体混晶の構成元素からなり、熱
平衡状態において混和領域の組成を有する、化合物半導
体薄膜を結晶成長させる工程を含んでなることにより、
上記の目的が達成される。
A first aspect of the present invention is a method for growing a compound semiconductor mixed crystal having a composition of an immiscible region in a thermal equilibrium state. By interrupting the crystal growth of the compound semiconductor mixed crystal, comprising the constituent elements of the compound semiconductor mixed crystal, having a composition of the mixing region in a thermal equilibrium state, by comprising a step of crystal growth of a compound semiconductor thin film,
The above object is achieved.

【0018】請求項1では、熱平衡状態において非混和
領域の組成を有する化合物半導体混晶を結晶成長させる
工程中に、成長を中断することにより、前記非混和領域
の組成を有する化合物半導体混晶がその非混和性に起因
した、構成元素の凝集や、組成の揺らぎ、相分離などの
発生あるいは、それらに起因する表面平坦性の低下、結
晶欠陥の増殖を回復可能な段階で成長を中止することが
できる。
According to the first aspect of the present invention, the compound semiconductor mixed crystal having the composition of the immiscible region is interrupted during the step of growing the compound semiconductor mixed crystal having the composition of the immiscible region in the thermal equilibrium state. Aggregation of constituent elements, fluctuation of composition, phase separation, etc. due to its immiscibility, or reduction in surface flatness due to them, or suspension of growth at a stage where crystal defect growth can be recovered. Can be.

【0019】さらに、非混和領域の組成を有する化合物
半導体混晶層の成長中断中に、前記化合物半導体混晶の
構成元素からなり、混和領域の組成を有する化合物半導
体薄膜を結晶成長させることにより、結晶表面の結晶性
ならびに表面平坦性の回復が図られるとともに、表面を
混和領域の組成を有する化合物半導体薄膜で被覆するこ
とにより、引き続き化合物半導体混晶層を成長させる場
合に、すでに成長した化合物半導体混晶層の影響を受け
ることなく、再度、非混和性に起因した構成元素の凝集
や、組成の揺らぎ、相分離などの発生あるいは、それら
に起因する表面平坦性の低下、結晶欠陥の増殖が生じる
まで高品質結晶の成長を持続することが可能となる。
Further, during the interruption of the growth of the compound semiconductor mixed crystal layer having the composition of the immiscible region, the compound semiconductor thin film comprising the compound element of the compound semiconductor mixed crystal and having the composition of the mixed region is crystal-grown. In addition to recovering the crystallinity and surface flatness of the crystal surface, by coating the surface with a compound semiconductor thin film having the composition of the mixed region, the compound semiconductor that has already grown can be grown when the compound semiconductor mixed crystal layer is subsequently grown. Without being affected by the mixed crystal layer, the aggregation of the constituent elements due to immiscibility, the fluctuation of the composition, the occurrence of phase separation, etc., or the decrease in surface flatness and the growth of crystal defects due to them are again caused. The growth of high quality crystals can be sustained until they occur.

【0020】また、この化合物半導体層の組成は、基本
的に混和領域の組成を有しておれば良く、化合物半導体
混晶との格子整合性あるいはヘテロ界面の整合性に基づ
いて最適な組成を選択することができる。
The composition of the compound semiconductor layer may basically have the composition of the miscible region, and an optimum composition may be determined based on the lattice matching with the compound semiconductor mixed crystal or the matching of the hetero interface. You can choose.

【0021】以上の非混和領域の組成を有する化合物半
導体混晶の結晶成長行程中に成長を中断し、その成長中
断中に混和領域の組成を有する化合物半導体薄膜を結晶
成長させる工程を繰り返すことにより、任意の層厚を有
する高品質の化合物半導体混晶層を得ることが可能とな
る。
By interrupting the growth of the compound semiconductor mixed crystal having the composition of the immiscible region during the crystal growth process and repeating the crystal growth of the compound semiconductor thin film having the composition of the immiscible region during the interruption of the growth, Thus, a high-quality compound semiconductor mixed crystal layer having an arbitrary layer thickness can be obtained.

【0022】請求項2は、NとN以外のV族元素を含む
III−V族化合物半導体混晶の結晶成長方法であっ
て、前記化合物半導体混晶を結晶成長させる工程中に、
前記化合物半導体混晶の結晶成長を中断し、前記化合物
半導体混晶の構成元素からなり、Nをふくまない、II
I−V族化合物半導体薄膜を結晶成長させる工程を含ん
でなることにより、上記の目的が達成される。
A second aspect of the present invention is a method for growing a group III-V compound semiconductor mixed crystal containing N and a group V element other than N, wherein the step of growing the compound semiconductor mixed crystal comprises:
Suspending the crystal growth of the compound semiconductor mixed crystal, comprising the constituent elements of the compound semiconductor mixed crystal, not including N, II
The above object is achieved by including the step of growing a crystal of an IV group compound semiconductor thin film.

【0023】請求項2では、NとN以外のV族元素を含
むIII−V族化合物半導体混晶を結晶成長させる工程
中に、成長を中断することにより、前記NとN以外のV
族元素を含むIII−V族化合物半導体混晶がその非混
和性に起因した、構成元素の凝集や、組成の揺らぎ、相
分離などの発生あるいは、それらに起因する表面平坦性
の低下、結晶欠陥の増殖を回復可能な段階で成長を中止
することができる。
According to a second aspect of the present invention, during the step of growing a group III-V compound semiconductor mixed crystal containing N and a group V element other than N, the growth is interrupted, so that the N and V
III-V compound semiconductor mixed crystals containing group elements cause agglomeration of constituent elements, composition fluctuations, phase separation, etc., due to their immiscibility, or decrease in surface flatness, crystal defects due to them Growth can be halted at a stage where it can be restored.

【0024】さらに、NとN以外のV族元素を含むII
I−V族化合物半導体混晶層の成長中断中に、前記化合
物半導体混晶の構成元素からなり、Nをふくまない、I
II−V族化合物半導体薄膜を結晶成長させる工程によ
り、結晶表面の結晶性ならびに表面平坦性の回復が図ら
れるとともに、表面にNを含まない化合物半導体層を被
覆することにより、引き続き化合物半導体混晶層を成長
させる場合に、すでに成長した化合物半導体混晶層の影
響を受けることなく、再度、非混和性に起因した構成元
素の凝集や、組成の揺らぎ、相分離などの発生あるい
は、それらに起因する表面平坦性の低下、結晶欠陥の増
殖が生じるまで高品質結晶の成長を持続することが可能
となる。
Further, II containing N and a group V element other than N
While the growth of the group IV compound semiconductor mixed crystal layer is interrupted, I is composed of the constituent elements of the compound semiconductor mixed crystal and does not include N.
By the step of growing a group II-V compound semiconductor thin film, the crystallinity and surface flatness of the crystal surface can be recovered, and the compound semiconductor mixed crystal can be continuously formed by coating the surface with a compound semiconductor layer containing no N. When the layer is grown, it is not affected by the already grown compound semiconductor mixed crystal layer, but again causes aggregation of constituent elements due to immiscibility, fluctuation of composition, phase separation, or the like. The growth of high quality crystals can be continued until the surface flatness decreases and crystal defects multiply.

【0025】また、Nを含まない化合物半導体層の組成
は、Nを含まず、混和領域の組成を有しておれば良く、
化合物半導体混晶との格子整合性あるいはヘテロ界面の
整合性に基づいて最適な組成を選択することができる。
Further, the composition of the compound semiconductor layer not containing N may be such that it does not contain N and has the composition of the mixing region.
The optimum composition can be selected based on the lattice matching with the compound semiconductor mixed crystal or the matching at the hetero interface.

【0026】以上のNとN以外のV族元素を含むIII
−V族化合物半導体混晶の結晶成長行程中に成長を中断
し、その成長中断中にNをふくまない、III−V族化
合物半導体薄膜を結晶成長させる工程を繰り返すことに
より、任意の層厚を有する高品質の化合物半導体混晶層
を得ることが可能となる。
The above III containing N and group V elements other than N
Arbitrary layer thickness can be obtained by repeating the step of interrupting the growth during the crystal growth process of the group V compound semiconductor mixed crystal and not including N during the growth interruption, and growing the crystal of the group III-V compound semiconductor thin film. It is possible to obtain a compound semiconductor mixed crystal layer having a high quality.

【0027】請求項3は、NとN以外のV族元素を含む
III−V族化合物半導体混晶の結晶成長方法であっ
て、前記化合物半導体混晶を結晶成長させる工程中に、
前記化合物半導体混晶の表面状態の変化を検知し結晶成
長を中断する工程と、前記化合物半導体混晶の構成元素
からなり、Nをふくまない、III−V族化合物半導体
薄膜を結晶成長させる工程を含んでなることにより、上
記の目的が達成される。
A third aspect of the present invention relates to a method for growing a group III-V compound semiconductor mixed crystal containing N and a group V element other than N, wherein the step of growing the compound semiconductor mixed crystal comprises:
A step of detecting a change in the surface state of the compound semiconductor mixed crystal and interrupting the crystal growth, and a step of growing a group III-V compound semiconductor thin film made of a constituent element of the compound semiconductor mixed crystal and not containing N. By including, the above-mentioned object is achieved.

【0028】請求項3では、化合物半導体混晶の表面状
態の変化を観察することにより、非混和性に起因して、
構成元素の凝集や、組成の揺らぎ、相分離などの発生あ
るいは、それらに起因する表面平坦性の低下、結晶欠陥
の増殖を検知し、化合物半導体混晶層の成長を、次の、
Nをふくまない、III−V族化合物半導体薄膜を結晶
成長させる工程により回復可能な段階で確実に成長を中
止することができる。
According to the third aspect, by observing the change in the surface state of the compound semiconductor mixed crystal, the immiscibility is reduced due to the immiscibility.
Aggregation of constituent elements, fluctuations in composition, occurrence of phase separation, etc., or a decrease in surface flatness due to them, growth of crystal defects are detected, and the growth of the compound semiconductor mixed crystal layer is detected as follows.
The growth can be reliably stopped at a recoverable stage by the step of crystal growing a group III-V compound semiconductor thin film that does not include N.

【0029】請求項4は、請求項1乃至3のいずれかに
記載の化合物半導体混晶の結晶成長方法において、前記
化合物半導体薄膜が、前記化合物半導体混晶をなす原料
から2つを選択した2元化合物であることにより、上記
の目的が達成される。
According to a fourth aspect of the present invention, in the method for growing a compound semiconductor mixed crystal according to any one of the first to third aspects, the compound semiconductor thin film is obtained by selecting two from the raw materials forming the compound semiconductor mixed crystal. By being the original compound, the above object is achieved.

【0030】前記化合物半導体薄膜を2元化合物とする
ことにより、化合物半導体薄膜を結晶成長させる工程に
おいて、下地となる化合物半導体混晶層の影響による組
成変調が生じることなく、効果的に表面結晶性を回復さ
せることが可能となって、請求項1乃至3の作用をより
効果的に得ることができると共に、例えば、MBE法で
成長させるような場合、原料セルの一部シャッタを閉め
るだけで、簡単に前記化合物半導体混晶の成長を中断さ
せることができるものである。
By making the compound semiconductor thin film a binary compound, in the step of growing the crystal of the compound semiconductor thin film, the surface crystallinity can be effectively reduced without causing the composition modulation due to the influence of the underlying compound semiconductor mixed crystal layer. Can be recovered, and the effects of claims 1 to 3 can be obtained more effectively. For example, when the growth is performed by the MBE method, only the shutter of a part of the raw material cell is closed, The growth of the compound semiconductor mixed crystal can be easily interrupted.

【0031】請求項5は、請求項1乃至4のいずれかに
記載の化合物半導体混晶の結晶成長方法において、前記
化合物半導体薄膜の層厚が、2分子層以上であることに
より、上記の目的が達成される。
According to a fifth aspect of the present invention, there is provided the method of growing a compound semiconductor mixed crystal according to any one of the first to fourth aspects, wherein the compound semiconductor thin film has a layer thickness of two or more molecular layers. Is achieved.

【0032】前記化合物半導体薄膜の層厚を2分子層以
上とすることにより、請求項1乃至4の作用をより効果
的に得ることができる。
When the thickness of the compound semiconductor thin film is two or more molecular layers, the effects of claims 1 to 4 can be more effectively obtained.

【0033】請求項6は、請求項3乃至5のいずれかに
記載の化合物半導体混晶の結晶成長方法において、前記
化合物半導体混晶の相分離が発生する前に成長を中断す
ることにより上記の目的を達成することができる。
According to a sixth aspect of the present invention, in the method of growing a compound semiconductor mixed crystal according to any one of the third to fifth aspects, the growth is interrupted before phase separation of the compound semiconductor mixed crystal occurs. The goal can be achieved.

【0034】前記化合物半導体混晶の成長を中断させる
時期を相分離の発生する前とすることにより、前記化合
物半導体混晶の結晶性を低下させることなく成長を持続
させることが可能となり、請求項3乃至5の作用をより
効果的に得ることができる。
By suspending the growth of the compound semiconductor mixed crystal before the occurrence of phase separation, the growth can be continued without lowering the crystallinity of the compound semiconductor mixed crystal. The effects of 3 to 5 can be obtained more effectively.

【0035】請求項7は、熱平衡状態において非混和領
域の組成を有する化合物半導体混晶からなる化合物半導
体層を少なくとも1層含んでなる化合物半導体装置であ
って、該化合物半導体層が、請求項1乃至6のいずれか
に記載の化合物半導体混晶の結晶成長方法により結晶成
長されることにより、上記の目的が達成される。
A seventh aspect of the present invention is a compound semiconductor device comprising at least one compound semiconductor layer made of a compound semiconductor mixed crystal having a composition of an immiscible region in a thermal equilibrium state. The above object is achieved by performing the crystal growth by the compound semiconductor mixed crystal crystal growth method according to any one of the above (1) to (6).

【0036】請求項1乃至6に記載の化合物半導体混晶
の結晶成長方法により得られた高品質の化合物半導体混
晶を用いて化合物半導体装置を構成することにより、高
性能の化合物半導体装置を得ることができる。
A high-performance compound semiconductor device is obtained by forming a compound semiconductor device using a high-quality compound semiconductor mixed crystal obtained by the method for growing a compound semiconductor mixed crystal according to any one of claims 1 to 6. be able to.

【0037】請求項8は、請求項7に記載の化合物半導
体装置が、発光素子であって、少なくとも発光層がNと
N以外のV族元素を含むIII−V族化合物半導体混晶
からなることにより、上記の目的が達成できる。
According to a eighth aspect of the present invention, the compound semiconductor device according to the seventh aspect is a light emitting element, wherein at least the light emitting layer is made of a III-V compound semiconductor mixed crystal containing N and a group V element other than N. Thereby, the above object can be achieved.

【0038】少なくとも発光層がNとN以外のV族元素
を含むIII−V族化合物半導体混晶からなる化合物半
導体装置において、請求項1ないし7に記載の化合物半
導体混晶の結晶成長方法により得られた高品質の化合物
半導体混晶を用いて化合物半導体装置を構成することに
より、高性能の化合物半導体装置を得ることができる。
A compound semiconductor device in which at least the light-emitting layer is made of a III-V compound semiconductor mixed crystal containing N and a group V element other than N, obtained by the method for growing a compound semiconductor mixed crystal according to any one of claims 1 to 7. By configuring a compound semiconductor device using the obtained high-quality compound semiconductor mixed crystal, a high-performance compound semiconductor device can be obtained.

【0039】[0039]

【発明の実施の形態】以下、本発明を実施形態により詳
細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to embodiments.

【0040】(実施の形態1)本発明の実施形態1とし
て、N源としてNラジカルを用い、他の原料として固体
原料を用いたガスソース分子線エピタキシャル(GSM
BE)法により、GaAs基板への格子整合組成を有す
るGaInNAs層を井戸層とする、GaInNAs/
AlGaAs単一量子井戸(SQW)構造を作成した場
合について説明する。
(Embodiment 1) As Embodiment 1 of the present invention, a gas source molecular beam epitaxy (GSM) using N radicals as an N source and a solid material as another material is used.
BE) method, a GaInNAs / well layer having a GaInNAs layer having a lattice matching composition with a GaAs substrate as a well layer.
A case where an AlGaAs single quantum well (SQW) structure is formed will be described.

【0041】図1に作成したGaInNAs/AlGa
As−SQWの構造を示す。GaAs(100)jus
t基板(1)上に、厚さ1μmのAl0.3Ga0.7Asか
らなる下部クラッド層(2)、厚さ10nmのGaIn
NAs量子井戸層(3)、厚さ0.2μmのAl0.3
0.7Asからなる上部クラッド層(4)、厚さ0.1
μmのGaAsキャップ層(5)が順次積層されてい
る。
The GaInNAs / AlGa prepared in FIG.
1 shows the structure of As-SQW. GaAs (100) jus
On a t-substrate (1), a lower cladding layer (2) made of Al 0.3 Ga 0.7 As having a thickness of 1 μm, and a GaIn layer having a thickness of 10 nm.
NAs quantum well layer (3), 0.2 μm thick Al 0.3 G
a Upper cladding layer (4) made of 0.7 As, thickness 0.1
A μm GaAs cap layer (5) is sequentially laminated.

【0042】図1のSQW構造を作成するにあたり、G
SMBE原料に関して、Al、Ga、Inは金属原料を
クヌーセンセルを用いて分子線を基板に照射し、As原
料については、固体Asを用い、クラッキングセルを用
いてAs2ビームを基板に照射した。NラジカルはN2
スをRFプラズマにより分解生成したものを用いた。
In creating the SQW structure shown in FIG.
Regarding the SMBE raw material, Al, Ga and In were irradiated with a metal raw material using a Knudsen cell to irradiate a molecular beam to the substrate, and with respect to the As raw material, solid As was used and the substrate was irradiated with an As 2 beam using a cracking cell. As the N radical, N 2 gas decomposed by RF plasma was used.

【0043】また、基板温度、原料分子線強度に関し、
AlGaAsクラッド層(2、4)およびGaAsキャ
ップ層(5)は、基板温度を600℃とし、成長速度を
1μm/h、ビーム強度比(V/III比)を2ないし
3の範囲に設定して成長を行った。また、GaInNA
s量子井戸層(3)の成長の際には、基板温度を500
℃とし、分子ビーム強度は、In、Ga、Asについて
は、成長速度が1μm/h、これらのV/III比が
1.5ないし2となるように設定し、これに、所望のN
組成が得られるように強度を設定したNラジカルビーム
添加した。なお、III族組成はIn/Gaビーム比に
より制御した。
Further, regarding the substrate temperature and the raw material molecular beam intensity,
The AlGaAs cladding layers (2, 4) and the GaAs cap layer (5) are set at a substrate temperature of 600 ° C., a growth rate of 1 μm / h, and a beam intensity ratio (V / III ratio) of 2 to 3. Grow. Also, GaInNA
When the s quantum well layer (3) is grown, the substrate temperature is set to 500
° C, and the molecular beam intensity is set so that the growth rate of In, Ga, and As is 1 µm / h and their V / III ratio is 1.5 to 2, and the desired N
An N radical beam whose intensity was set so as to obtain a composition was added. The group III composition was controlled by the In / Ga beam ratio.

【0044】以下に具体的な作成手順を示す。まず、G
aAs基板(1)上に基板温度600℃でAl0.3Ga
0.7Asからなる下部クラッド層(2)を成長した後、
基板温度を500℃に設定し、In組成10.4%、N
組成3.3%からなる層厚10nmのGaInNAs量
子井戸層(3)の成長を行った。このGaInNAs量
子井戸層(3)は、In組成12.5%、N組成4.0
%のGaInNAs層を10分子層(ML)積層した時
点で成長を中断し、引き続いて、3MLのGaAsから
なる成長層を積層し、さらに、10MLのGaInNA
s層、3MLのGaAs層の成長を同様に繰り返し行
い、図2に示すような10MLの層厚を有する3層のG
aInNAs層(In組成12.5%、N組成4.0
%)(3a)、3MLの層厚を有する2層のGaAs層
(3b)からなる多層構造として成長した。GaInN
As層(3a)の間に挿入したGaAs層(3b)の層
厚は3MLと小さいため、この多層構造は、実質的にI
n組成10.4%、N組成3.3%に相当するGaIn
NAs混晶とみなすことができる。さらに、基板温度を
再度600℃に設定した後、GaInNAs量子井戸層
(3)上に、Al0.3Ga0 .7Asからなる上部クラッド
層(4)、GaAsキャップ層(5)を順次積層し、図
1のGaInNAs/AlGaAs−SQWの構造を得
た。
The specific preparation procedure will be described below. First, G
Al 0.3 Ga at a substrate temperature of 600 ° C. on an aAs substrate (1)
After growing the lower cladding layer (2) made of 0.7 As,
The substrate temperature was set to 500 ° C., the In composition was 10.4%, and N
A 10 nm-thick GaInNAs quantum well layer (3) having a composition of 3.3% was grown. This GaInNAs quantum well layer (3) has an In composition of 12.5% and an N composition of 4.0.
% Of the GaInNAs layer, the growth was interrupted at the time of stacking 10 molecular layers (ML), a growth layer made of 3ML GaAs was stacked, and further, a 10ML GaInNAs layer was further stacked.
The growth of the s layer and the GaAs layer of 3 ML is repeated in the same manner, and three layers of G having a thickness of 10 ML as shown in FIG.
aInNAs layer (In composition 12.5%, N composition 4.0
%) (3a) was grown as a multilayer structure consisting of two GaAs layers (3b) having a layer thickness of 3ML. GaInN
Since the thickness of the GaAs layer (3b) inserted between the As layers (3a) is as small as 3 ML, the multilayer structure substantially has
GaIn corresponding to 10.4% of n composition and 3.3% of N composition
It can be regarded as a mixed crystal of NAs. Moreover, after setting again 600 ° C. The substrate temperature, on the GaInNAs quantum well layer (3), an upper cladding layer (4) made of Al 0.3 Ga 0 .7 As, sequentially stacked GaAs cap layer (5), The structure of GaInNAs / AlGaAs-SQW of FIG. 1 was obtained.

【0045】このようにして成長したGaInNAs/
AlGaAs SQW構造は室温において、波長1.5
μmの強いフォトルミネッセンス(PL)発光を示し
た。このPL発光強度は、In組成10.4%、N組成
3.3%のGaInNAs井戸層をGSMBEによる連
続成長により作成した同構造のサンプルに比較して、2
桁以上の強度を示し、本実施形態において、従来と比較
して格段の高品質のGaInNAs混晶を得ることがで
きた。
The thus grown GaInNAs /
The AlGaAs SQW structure has a wavelength of 1.5 at room temperature.
It showed strong photoluminescence (PL) emission of μm. This PL emission intensity is 2 compared to a sample of the same structure in which a GaInNAs well layer having an In composition of 10.4% and an N composition of 3.3% is continuously grown by GSMBE.
In this embodiment, a GaInNAs mixed crystal of much higher quality than in the prior art was obtained.

【0046】(実施の形態2)次に、本発明の実施形態
2として、実施形態1と同様にして、図1のGaInN
As/AlGaAs−SQW構造を、そのGaInNA
s量子井戸層(3)の組成を変えて作成した場合につい
て示し、異なるN組成のGaInNAs混晶においても
実施形態1と同様の効果が得られることを示す。
(Embodiment 2) Next, as Embodiment 2 of the present invention, the GaInN
The As / AlGaAs-SQW structure is replaced by the GaInNA
The case where the composition of the s quantum well layer (3) is changed is shown, and it is shown that the same effect as in the first embodiment can be obtained even in a GaInNAs mixed crystal having a different N composition.

【0047】本実施形態において、GSMBEの成長条
件、ならびに、GaInNAs層(3a)の成長中断ま
での層厚、GaInNAs層(3a)の間に挿入するG
aAs層(3b)の層厚、および両者を合わせた量子井
戸層全体の層厚は、実施形態1と同様とし、GaInN
As層(3a)のIn組成ならびにN組成を変えること
で、発光波長を調整した。
In this embodiment, the growth conditions of the GSMBE, the thickness of the GaInNAs layer (3a) until the growth is interrupted, and the thickness of the G layer inserted between the GaInNAs layers (3a).
The thickness of the aAs layer (3b) and the total thickness of the quantum well layer including the both are the same as in the first embodiment.
The emission wavelength was adjusted by changing the In composition and the N composition of the As layer (3a).

【0048】図3に、このようにして作成した各SQW
構造サンプルの室温におけるPL発光強度を、GaIn
NAs量子井戸層(3)のN組成に対する依存性として
示す。また、同図には、比較例として、GaInNAs
量子井戸層(3)を同組成を有する連続成長膜として作
成したサンプルのPL発光強度も合わせて示している。
同図において黒丸印が本実施形態によるサンプルの、白
丸印が比較例によるサンプルの結果を示す(同図中、右
から3つめの黒丸印は実施の形態1を示す。)。
FIG. 3 shows each SQW created in this way.
The PL emission intensity of the structural sample at room temperature was
This is shown as the dependency on the N composition of the NAs quantum well layer (3). FIG. 3 also shows GaInNAs as a comparative example.
The PL emission intensity of a sample in which the quantum well layer (3) is formed as a continuous growth film having the same composition is also shown.
In the figure, the black circles indicate the results of the sample according to the present embodiment, and the white circles indicate the results of the sample according to the comparative example (in the figure, the third black circle from the right indicates the first embodiment).

【0049】同図より明らかなように、連続成長により
作成したサンプルは、N組成の増大とともにPL発光は
急激に減少するが、本実施形態により作成したサンプル
は、N組成の増大によるPL発光強度の低下傾向は格段
に小さく、連続成長により作成したサンプルに比較して
強いPL発光を示し、N組成の広い範囲にわたって、本
発明の結晶成長方法により、従来に比較して格段に結晶
品質のGaInNAs混晶が得られた。
As is clear from the figure, in the sample formed by continuous growth, the PL emission sharply decreases as the N composition increases, but in the sample prepared according to the present embodiment, the PL emission intensity due to the increase in the N composition increases. Is much smaller, shows stronger PL emission than a sample prepared by continuous growth, and shows a GaInNAs having a much higher crystal quality than the conventional one by the crystal growth method of the present invention over a wide range of N composition. A mixed crystal was obtained.

【0050】(実施の形態3)本発明の実施形態3とし
て、実施形態1と同様にして、図1のGaInNAs/
AlGaAs−SQW構造を、そのGaInNAs量子
井戸層(3)の成長の際にGaInNAs層の間に挿入
するGaAs層の層厚を変えて作成した場合について示
す。
(Embodiment 3) As Embodiment 3 of the present invention, similarly to Embodiment 1, the GaInNAs /
The case where the AlGaAs-SQW structure is formed by changing the thickness of the GaAs layer inserted between the GaInNAs layers when growing the GaInNAs quantum well layer (3) will be described.

【0051】本実施形態においては、GaInNAs量
子井戸層(3)を構成するGaInNAs層(3a)の
組成、成長中断までの層厚は実施形態1と同一とし、こ
のGaInNAs層(3a)の間に挿入するGaAs層
(3b)の層厚を変えて成長を行った。GaAs層(3
b)の層厚を変えることにより、最終的に得られるGa
InNAs量子井戸層(3)の実効的な層厚および組成
は若干変化するが、この変化量が問題にならない範囲で
検討を行った。
In this embodiment, the composition of the GaInNAs layer (3a) constituting the GaInNAs quantum well layer (3) and the layer thickness up to the interruption of the growth are the same as those in the first embodiment, and between the GaInNAs layer (3a). The growth was performed by changing the thickness of the GaAs layer (3b) to be inserted. GaAs layer (3
By changing the layer thickness of b), finally obtained Ga
Although the effective layer thickness and composition of the InNAs quantum well layer (3) are slightly changed, a study was made to the extent that the amount of change did not matter.

【0052】図4に、このようにして作成した各SQW
構造サンプルの室温におけるPL発光強度を、挿入する
GaAs層(3b)の層厚に対する依存性として示す
(同図中、右から3つめのサンプルは実施の形態1を示
す。)。
FIG. 4 shows each SQW created in this way.
The PL emission intensity at room temperature of the structural sample is shown as the dependence on the thickness of the GaAs layer (3b) to be inserted (in the figure, the third sample from the right shows the first embodiment).

【0053】同図において、GaAs層(3b)の層厚
が0であるときの結果は、GaInNAs量子井戸層
(3)を連続成長により成長した場合を示している。同
図に示されるように、GaAs層(3b)の層厚として
は、1MLでは十分な効果は得られず、2ML以上とす
ることが好ましいと言える。これは、1MLでは、Ga
InNAs層(3a)表面を完全に被覆できないこと、
あるいは、再度GaInNAs層(3a)の成長を開始
した段階で、GaAs層(3b)下のGaInNAs層
(3a)の原子配列の影響を受けるためであると考えら
れる。GaAs層(3b)の層厚を2ML以上とした場
合においては、下地のGaInNAs層(3a)が原子
層レベルの表面段差(ステップ)を有していたとして
も、それを完全に被覆することが可能であり、また、2
MLのGaAs層(3b)により、下地のGaInNA
s層(3a)の原子配列の影響を完全に断ち切ることが
可能となり、引き続いて成長するGaInNAs層(3
a)は、下地のGaInNAs層(3a)の影響を受け
ることなく、成長させることが可能となる。
In the figure, the result when the layer thickness of the GaAs layer (3b) is 0 indicates the case where the GaInNAs quantum well layer (3) is grown by continuous growth. As shown in the figure, the GaAs layer (3b) has a thickness of 1 ML, and a sufficient effect cannot be obtained. This is because at 1ML, Ga
That the surface of the InNAs layer (3a) cannot be completely covered,
Alternatively, it is considered that this is because the influence of the atomic arrangement of the GaInNAs layer (3a) under the GaAs layer (3b) at the stage when the growth of the GaInNAs layer (3a) is started again. When the thickness of the GaAs layer (3b) is 2 ML or more, even if the underlying GaInNAs layer (3a) has a surface step (step) at the atomic layer level, it can be completely covered. Yes, and 2
The ML GaAs layer (3b) forms the underlying GaInNA
The influence of the atomic arrangement of the s layer (3a) can be completely cut off, and the GaInNAs layer (3
a) can be grown without being affected by the underlying GaInNAs layer (3a).

【0054】また、挿入するGaAs層の層厚として
は、最終的に形成されるGaInNAs層とGaAs層
からなる多層構造が実質的に両者の平均組成を有するG
aInNAs混晶とみなせる程度の層厚以下とすること
が好ましい。具体的には、挿入するGaAs層の層厚と
しては、10ML程度とすることが好ましい。
The thickness of the GaAs layer to be inserted is such that the multilayer structure composed of the finally formed GaInNAs layer and the GaAs layer has substantially the average composition of both.
It is preferable that the thickness be less than or equal to a layer that can be regarded as a mixed crystal of aInNAs. Specifically, the thickness of the GaAs layer to be inserted is preferably about 10 ML.

【0055】(実施の形態4)本発明の実施形態3とし
て、GaAs基板上に実施形態1と同様のGSMBEに
より、成長中の高速電子線回折(RHEED)により表
面状態を観察しながら、GaInNAs混晶を成長し、
RHEEDパターンの変化に応じて、GaInNAs層
の成長中断、GaAsからなる成長層を挿入を行った場
合について示す。なお、本実施形態において、GaIn
NAs層の組成はGaAs基板に格子整合するIn7.
1%、N2.5%のものとした。
(Embodiment 4) As Embodiment 3 of the present invention, a GaInNAs mixed layer is formed on a GaAs substrate by GSMBE as in Embodiment 1 while observing the surface state by high-speed electron diffraction (RHEED) during growth. Grow crystals,
The case where the growth of the GaInNAs layer is interrupted and the growth layer made of GaAs is inserted according to the change in the RHEED pattern will be described. In the present embodiment, GaIn
The composition of the NAs layer is In7.
1% and N2.5%.

【0056】[01−1]方向からの電子線入射に対す
るRHEED回折スポットの半値幅の成長にともなう変
化を図5に示す。GaInNAs層を成長中断し、Ga
As層を挿入することなく連続成長した場合、回折スポ
ット半値幅は図5(a)に示す様に、成長を開始して数
MLの範囲では、ストリーク状の回折パターンを示し、
半値幅は一定であるが、成長厚10ML程度から、半値
幅は増大する傾向を示し、回折パターンはスポット状に
変化する。さらに成長を継続すると、多結晶の窒化物
(GaN、InNあるいはInGaN)の成長を示すリ
ング状の回折パターンが同時に得られる様になった。
FIG. 5 shows changes in the half width of the RHEED diffraction spot with the growth of the electron beam incident from the [01-1] direction. The growth of the GaInNAs layer is interrupted, and Ga
In the case of continuous growth without insertion of an As layer, the half-width of the diffraction spot shows a streak-like diffraction pattern in the range of several ML after the start of growth, as shown in FIG.
Although the half width is constant, the half width tends to increase from a growth thickness of about 10 ML, and the diffraction pattern changes in a spot shape. When the growth was further continued, a ring-shaped diffraction pattern indicating the growth of polycrystalline nitride (GaN, InN or InGaN) was obtained at the same time.

【0057】これに対して、成長を開始して、回折スポ
ット半値幅の増大が検知された段階で成長を中断してG
aAs層を成長した場合、図5(b)に示す様に、回折
スポット半値幅は、GaAs層の成長とともに回復し
た。この状態から、再度GaInNAs層の成長を継続
した場合、再び、はじめにGaInNAs層を成長した
場合と同様のふるまいを示し、成長中断しGaAs層を
挿入することなく連続成長した場合のような、半値幅の
増大、ストリーク状からスポット状の回折パターンの変
化は見られなかった。
On the other hand, when the growth is started and the increase in the half-width of the diffraction spot is detected, the growth is interrupted and G
When the aAs layer was grown, as shown in FIG. 5B, the half-width of the diffraction spot was recovered along with the growth of the GaAs layer. From this state, when the growth of the GaInNAs layer is continued again, the same behavior as when the GaInNAs layer is grown first is exhibited, and the half-value width is the same as when the growth is interrupted and the growth is continued without inserting the GaAs layer. And no change in the diffraction pattern from a streak shape to a spot shape was observed.

【0058】これに対し、GaInNAs層の成長をR
HEEDパターンがスポット状となる段階まで中断しな
かった場合、図5(c)に示す様に、GaAs層の層厚
を増大させることにより、回折スポット半値幅の回復、
あるいは回折パターンのストリーク状への回復は見られ
ず、良好な結晶は得られなかった。
On the other hand, the growth of the GaInNAs layer
If the HEED pattern is not interrupted until it becomes a spot-like stage, as shown in FIG. 5C, by increasing the thickness of the GaAs layer, the half width of the diffraction spot can be recovered.
Alternatively, no recovery of the diffraction pattern to a streak state was observed, and no good crystal was obtained.

【0059】上記の様に、GaInNAs成長層表面の
結晶状態をモニタしながら、非混和性に起因する結晶の
劣化が生じる前に成長中断をおこない、安定な2元化合
物であるGaAs層を挿入することにより、連続成長と
比較して、高品質なGaInNAs層を成長させること
ができた。
As described above, while monitoring the crystal state of the surface of the GaInNAs growth layer, the growth is interrupted before the deterioration of the crystal due to the immiscibility occurs, and the GaAs layer, which is a stable binary compound, is inserted. As a result, a higher quality GaInNAs layer could be grown as compared with continuous growth.

【0060】非混和性に起因する結晶の劣化の生じる層
厚は、成長条件、GaInNAsの混晶組成等に依存す
るため、このように、成長中の結晶状態を観察しながら
適切な成長中断の時期を判断し、適切な層厚の回復層を
挿入する方法は、本発明の結晶成長方法を効果的に実施
するうえで有効である。
The layer thickness at which crystal degradation due to immiscibility occurs depends on the growth conditions, the mixed crystal composition of GaInNAs, and the like. A method of judging the timing and inserting a recovery layer having an appropriate thickness is effective for effectively implementing the crystal growth method of the present invention.

【0061】本実施の形態においては、成長表面の結晶
状態を観察する手段としてRHEEDを用いたが、表面
光吸収法や動的エリプソメトリ法により表面状態を観察
してもよい。この方法は、成長圧力が高くRHEED観
察ができないMOVPE法による成長においても用いる
ことができる。
In this embodiment, RHEED is used as a means for observing the crystal state of the growth surface, but the surface state may be observed by a surface light absorption method or a dynamic ellipsometry method. This method can also be used for growth by MOVPE method, which cannot perform RHEED observation due to high growth pressure.

【0062】(実施の形態5)本発明の実施形態5とし
て、実施形態1と同様のGSMBE法によって、GaI
nNAs−SQWを活性層とする半導体レーザを作製し
た例について示す。
(Embodiment 5) As Embodiment 5 of the present invention, GaI is obtained by the same GSMBE method as in Embodiment 1.
An example in which a semiconductor laser using nNAs-SQW as an active layer is manufactured will be described.

【0063】図6において、このようなGaInNAs
−SQW構造からなる活性層を有する半導体レーザが模
式的な断面図で示されている。この半導体レーザにおい
ては、n型GaAs(100)基板(1)上にn型Ga
Asからなる厚さ0.5μmのバッファー層(6)、n
型Al0.3Ga0.7Asからなる厚さ1μmのn型クラッ
ド層(7)、n型GaAsからなる厚さ0.15μmの
n型ガイド層(8)、アンドープGa0.929In0.071
0.025As0.975からなるSQW層(9)、p型GaAs
からなる厚さ0.15μmのp型ガイド層(10)、p
型Al0.3Ga0.7Asからなる厚さ0.5μmのp型ク
ラッド層(11)、p型GaAsからなる厚さ0.1μ
mのコンタクト層(12)をGSMBE法によって順次
成長した。なお、各層の成長にあたり、基板温度、分子
ビーム強度は、実施形態1と同様の条件を用いた。
In FIG. 6, such GaInNAs
A semiconductor laser having an active layer having a -SQW structure is shown in a schematic sectional view. In this semiconductor laser, an n-type GaAs (100) substrate (1) is
0.5 μm thick buffer layer (6) made of As, n
1 μm thick n-type cladding layer (7) made of type Al 0.3 Ga 0.7 As, 0.15 μm thick n-type guiding layer (8) made of n-type GaAs, undoped Ga 0.929 In 0.071 N
SQW layer (9) made of 0.025 As 0.975 , p-type GaAs
A p-type guide layer (10) having a thickness of 0.15 μm and
0.5 μm thick p-type cladding layer (11) made of type Al 0.3 Ga 0.7 As, 0.1 μm thick made of p-type GaAs
m contact layers (12) were sequentially grown by GSMBE. In growing each layer, the same conditions as in the first embodiment were used for the substrate temperature and the molecular beam intensity.

【0064】このようにして、各半導体層が積層成長さ
れた後、p型Al0.3Ga0.7Asクラッド層(11)お
よびp型GaAsコンタクト層(12)の一部をウエッ
トエッチングによりメサストライプ状にエッチング除去
し、ポリイミドからなる絶縁層(13)をp型クラッド
層(11)、p型コンタクト層(12)のエッチング除
去された部分に埋め込まれるように形成した。さらに、
上部電極(14)、下部電極(15)を形成し、リッジ
ストライプ型の半導体レーザを作製した。
After the respective semiconductor layers are grown in this manner, a part of the p-type Al 0.3 Ga 0.7 As clad layer (11) and a part of the p-type GaAs contact layer (12) are formed into a mesa stripe by wet etching. After etching and removal, an insulating layer (13) made of polyimide was formed so as to be embedded in the etched and removed portions of the p-type cladding layer (11) and the p-type contact layer (12). further,
An upper electrode (14) and a lower electrode (15) were formed to produce a ridge stripe type semiconductor laser.

【0065】この半導体レーザは共振器端面にλ/2−
HR(90%)コーティングを施した状態で、発振波長
1.3μmにおいて、室温連続発振が確認され、発振閾
値は15mA、効率は0.35W/Aであった。また、
室温から85℃の範囲での特性温度は170Kであっ
た。さらに、この素子を85℃、10mWで駆動するこ
とにより信頼性試験を行った結果、10000時間以上
の寿命(駆動電流が初期電流より20%増大する時間)
が確認された。
This semiconductor laser has a λ / 2−
With the HR (90%) coating, continuous oscillation at room temperature was confirmed at an oscillation wavelength of 1.3 μm, and the oscillation threshold was 15 mA and the efficiency was 0.35 W / A. Also,
The characteristic temperature in the range from room temperature to 85 ° C. was 170K. Further, a reliability test was performed by driving the device at 85 ° C. and 10 mW. As a result, a life of 10,000 hours or more (a time when the drive current increases by 20% from the initial current)
Was confirmed.

【0066】以上のように、本発明による成長方法を用
いることにより、特性温度が高く、かつ低発振閾値で高
信頼性の高性能光通信用半導体レーザを得ることができ
た。
As described above, by using the growth method according to the present invention, a high-performance semiconductor laser for optical communication having a high characteristic temperature, a low oscillation threshold, and high reliability was obtained.

【0067】以上の実施形態1から実施形態5におい
て、GaInNAsの成長にあたり、NラジカルをN源
としたGSMBE法、他の結晶成長方法、たとえばN源
として、NH3やヒドラジン系化合物のようなN化合物
ガスを原料としたGSMBE法を用いてもよく、また、
MOVPE法を用いても同様の効果が得られることは言
うまでもない。
In the above-described Embodiments 1 to 5, in growing GaInNAs, the GSMBE method using N radicals as an N source, or another crystal growth method, for example, an N source such as NH 3 or a hydrazine-based compound may be used. The GSMBE method using a compound gas as a raw material may be used.
Needless to say, the same effect can be obtained by using the MOVPE method.

【0068】また、上記の実施形態において、GaAs
層の成長はGaビームとAsビームの交互供給成長方法
によったが、所望の層厚のGaInNAs層を成長した
時点で、Inおよび、Nラジカルの供給を停止して、G
aAs成長を行い、GaAs成長時間を制御することに
より、所望の層厚のGaAs層をGaInNAs成長中
に挿入することも可能である。ただし、成長表面の平坦
性の確保、層厚の厳密な制御の点では、交互供給法によ
る成長が好ましい。
In the above embodiment, the GaAs
The growth of the layer was based on the method of alternately supplying and growing a Ga beam and an As beam. However, when a GaInNAs layer having a desired thickness was grown, supply of In and N radicals was stopped, and
By performing aGaAs growth and controlling the GaAs growth time, it is also possible to insert a GaAs layer having a desired thickness during the growth of GaInNAs. However, from the viewpoint of securing the flatness of the growth surface and strictly controlling the layer thickness, the growth by the alternate supply method is preferable.

【0069】以上の実施形態1から実施形態5におい
て、GaInNAs層の間に挿入する化合物半導体層の
材料としては、GaInNAs層の構成元素からなる化
合物がヘテロ界面の整合性を保ち、かつ、擬似的にGa
InNAs混晶を得る上で好ましく、具体的には、Ga
As、InAsなどの2元化合物、あるいは、混和性領
域の組成であるInGaAsが好ましいものとしてあげ
られる。これらのなかで、GaAs、InAsなどの2
元化合物は単一組成であるため、GaInNAs層上の
ヘテロ成長界面で、下地の影響により組成に変調をうけ
ることなく、効果的に表面結晶性を回復させることが可
能となる。また、InGaAsを用いた場合は、Nの供
給のみを制御するだけで、GaInNAs層の成長中
断、InGaAs層の成長の繰り返しがが可能であり、
成長プロセスの簡便化を図ることができる。また、In
は表面拡散速度が高く、GaInNAs成長表面に生じ
た表面の段差を効果的に平坦化することが可能である。
In the above-described Embodiments 1 to 5, as a material of the compound semiconductor layer inserted between the GaInNAs layers, a compound composed of the constituent elements of the GaInNAs layer maintains the consistency of the heterointerface and has a pseudo-structure. Ga
It is preferable in obtaining an InNAs mixed crystal, and specifically, Ga
Binary compounds such as As and InAs, or InGaAs having a miscible region composition are preferred. Among them, GaAs, InAs, etc.
Since the original compound has a single composition, the surface crystallinity can be effectively recovered at the hetero-growth interface on the GaInNAs layer without being affected by the influence of the underlayer. In addition, when InGaAs is used, the growth of the GaInNAs layer can be interrupted and the growth of the InGaAs layer can be repeated only by controlling the supply of N.
The growth process can be simplified. Also, In
Has a high surface diffusion rate, and can effectively flatten the surface step generated on the GaInNAs growth surface.

【0070】(実施の形態6)本発明の実施形態6とし
て、NH3をN源とするGSMBE法により、AlGa
InNAs−SQWを活性層とする半導体レーザを作製
した例について示す。
(Embodiment 6) As Embodiment 6 of the present invention, AlGa is formed by the GSMBE method using NH 3 as an N source.
An example of manufacturing a semiconductor laser using InNAs-SQW as an active layer will be described.

【0071】本実施形態において作製した半導体レーザ
は、実施形態5において作製した図6に示す半導体レー
ザにおいて、SQW量子井戸層(9)が2%の圧縮歪み
を有するAl0.10Ga0.58In0.320.019As0.981
SQWから形成されている点、ガイド層(8、10)の
組成をAl0.15Ga0.85Asとした点、クラッド層
(7、11)の組成をAl0.40Ga0.60Asとした点以
外は同様の構造からなる。
The semiconductor laser manufactured in this embodiment is the same as the semiconductor laser shown in FIG. 6 manufactured in Embodiment 5, except that the SQW quantum well layer (9) has a compression strain of 2% Al 0.10 Ga 0.58 In 0.32 N 0.019. As 0.981
Similar structure except that it is formed from SQW, the composition of the guide layers (8, 10) is Al 0.15 Ga 0.85 As, and the composition of the cladding layers (7, 11) is Al 0.40 Ga 0.60 As. Consists of

【0072】本実施形態において用いたGSMBE法
は、NH3をN源とするもので、他の原料は、すべて固
体の原料を用いた。GaAs、AlGaAs層の成長条
件は実施形態1と同様とし、AlGaInNAsの成長
においては、基板温度はGaAs、AlGaAs層と同
じく600℃とし、成長速度を0.5μm/h、NH3
を除く原料ビームのV/III比を2〜3とし、所望の
N組成が得られる様にNH3ガスビーム強度を調整し
た。
In the GSMBE method used in the present embodiment, NH 3 was used as an N source, and all other raw materials were solid raw materials. The growth conditions of the GaAs and AlGaAs layers are the same as those of the first embodiment. In the growth of AlGaInNAs, the substrate temperature is set to 600 ° C., the growth rate is set to 0.5 μm / h, and the NH 3 is grown.
The V / III ratio of the raw material beam except for the above was adjusted to 2-3, and the NH 3 gas beam intensity was adjusted so as to obtain a desired N composition.

【0073】本実施形態において量子井戸層に添加され
ているAlはNH3原料ビームの成長表面の分解効率を
向上させるためのものであって、AlをIII族組成と
して10%添加することにより、Alを添加しない場合
に比較してNの取り込み量を1000倍以上向上させる
ことが可能となる。
In this embodiment, Al added to the quantum well layer is for improving the decomposition efficiency of the growth surface of the NH 3 source beam, and by adding 10% of Al as a group III composition, It becomes possible to improve the amount of N taken in by 1000 times or more as compared with the case where Al is not added.

【0074】上述のGSMBEの成長条件で、AlGa
InNAs層を成長し、AlGaInNAs層の成長を
非混和性に起因する結晶の劣化が生じる前に中断、さら
に、結晶性、表面平坦性を回復し、AlGaInNAs
層表面を被覆するためのAlGaAs層の成長、を繰り
返し行い、AlGaInNAs層とAlGaAs層の多
層構造からなるAlGaInNAs量子井戸層を成長し
た。AlGaInNAs量子井戸層を構成するAlGa
InNAs層、AlGaAs層の組成、層厚および層数
は、それぞれAl0.09Ga0.52In0.390.023As
0.977、7ML、4層、Al0.15Ga0.85As、2M
L、3層することで、発振波長1.3μmに相当する層
厚9.6nmのAl0.10Ga0.58In0.320.019As
0.981量子井戸層を得た。
Under the above GSMBE growth conditions, AlGa
After growing the InNAs layer, the growth of the AlGaInNAs layer is interrupted before crystal deterioration due to immiscibility occurs, and further, the crystallinity and surface flatness are restored, and the AlGaInNAs layer is recovered.
The growth of the AlGaAs layer for covering the layer surface was repeated to grow an AlGaInNAs quantum well layer having a multilayer structure of the AlGaInNAs layer and the AlGaAs layer. AlGa constituting AlGaInNAs quantum well layer
The composition, thickness and number of layers of the InNAs layer and the AlGaAs layer are Al 0.09 Ga 0.52 In 0.39 N 0.023 As, respectively.
0.977 , 7ML, 4 layers, Al 0.15 Ga 0.85 As, 2M
By forming three layers, Al 0.10 Ga 0.58 In 0.32 N 0.019 As having a layer thickness of 9.6 nm corresponding to an oscillation wavelength of 1.3 μm.
A 0.981 quantum well layer was obtained.

【0075】最終的な半導体レーザ素子の作製を実施形
態5と同様におこなった結果、共振器端面にλ/2−H
R(90%)コーティングを施した状態で、発振波長
1.3μmにおいて、室温連続発振が確認され、発振閾
値は13mA、効率は0.40W/Aであった。また、
室温から85℃の範囲での特性温度は170Kであっ
た。さらに、この素子を85℃、10mWで駆動するこ
とにより信頼性試験を行った結果、10000時間以上
の寿命(駆動電流が初期電流より20%増大する時間)
が確認された。
The final fabrication of the semiconductor laser device was performed in the same manner as in the fifth embodiment. As a result, the λ / 2-H
With the R (90%) coating applied, continuous oscillation at room temperature was observed at an oscillation wavelength of 1.3 μm. The oscillation threshold was 13 mA, and the efficiency was 0.40 W / A. Also,
The characteristic temperature in the range from room temperature to 85 ° C. was 170K. Further, a reliability test was performed by driving the device at 85 ° C. and 10 mW. As a result, a life of 10,000 hours or more (a time when the drive current increases by 20% from the initial current)
Was confirmed.

【0076】以上のように、本発明による成長方法を用
いることにより、NとN以外のV族を含むIII−V族
化合物半導体の一つであるAlGaInNAsを量子井
戸層とする半導体レーザを作製した場合においても、特
性温度が高く、かつ低発振閾値で高信頼性の高性能光通
信用半導体レーザを得ることができた。
As described above, by using the growth method according to the present invention, a semiconductor laser using AlGaInNAs, which is one of the group III-V compound semiconductors containing N and V other than N, as a quantum well layer was manufactured. Also in this case, a high-performance semiconductor laser for optical communication having a high characteristic temperature, a low oscillation threshold, and high reliability could be obtained.

【0077】(実施の形態7)本発明の実施形態7とし
て、本発明の化合物半導体混晶の結晶成長方法を用いて
作成したZnSTe混晶を電流ブロック層に適用したI
I−VI族化合物半導体青色レーザを作製した例につい
て示す。
(Embodiment 7) As Embodiment 7 of the present invention, a ZnSTe mixed crystal prepared by using the compound semiconductor mixed crystal growing method of the present invention is applied to a current blocking layer.
An example in which an I-VI compound semiconductor blue laser is manufactured will be described.

【0078】本実施形態で作成したZnSTe混晶は、
S組成65%とすることにより、GaAsに格子整合が
可能であり、かつZnSeよりも小さなバンドギャップ
を有するため、ZnSeを活性層とするロスガイド構造
レーザを作製する際の電流ブロック層として適当な材料
であるが、SとTeの結合半径の大きな違いを反映し
て、通常の結晶成長条件においては、非混和領域の組成
となり、高品質の結晶を得ることが難しいという問題点
があった。
The ZnSTe mixed crystal prepared in this embodiment is
When the S composition is 65%, lattice matching is possible with GaAs, and the band gap is smaller than that of ZnSe. Therefore, the S composition is suitable as a current blocking layer when producing a loss guide structure laser using ZnSe as an active layer. Although it is a material, the composition of an immiscible region under normal crystal growth conditions reflects a large difference in the bonding radius between S and Te, and there is a problem that it is difficult to obtain a high-quality crystal.

【0079】図7に、ZnSTe層を電流ブロック層と
して用いたII−VI族半導体レーザの模式的な断面図
を示す。この半導体レーザにおいては、n型GaAs
(100)基板(1)上にn型ZnSeからなる厚さ
0.1μmのバッファー層(16)、バンドギャップが
3.1eVでGaAs格子整合組成を有するn型ZnM
gSSeからなる厚さ1.5μmのn型クラッド層(1
7)、n型ZnS0.07Se0.93からなる厚さ0.15μ
mのn型ガイド層(18)、厚さ8.0nmのアンドー
プZnSeからなるSQW層(19)、p型ZnS0.07
Se0.93からなる厚さ0.15μmのp型ガイド層(2
0)、バンドギャップが3.1eVでGaAs格子整合
組成を有するp型ZnMgSSeからなる厚さ1.0μ
mのp型クラッド層(21)、p型ZnSe/ZnTe
多層膜からなる厚さ0.2μmのコンタクト層(22)
をMBE法によって順次成長した。
FIG. 7 is a schematic sectional view of a II-VI group semiconductor laser using a ZnSTe layer as a current blocking layer. In this semiconductor laser, n-type GaAs
(100) A 0.1 μm thick buffer layer (16) made of n-type ZnSe on a substrate (1), n-type ZnM having a band gap of 3.1 eV and a GaAs lattice matching composition
1.5 μm-thick n-type cladding layer (1
7), a thickness of 0.15 μ made of n-type ZnS 0.07 Se 0.93
m n-type guide layer (18), SQW layer (19) made of undoped ZnSe with a thickness of 8.0 nm, p-type ZnS 0.07
0.15 μm thick p-type guide layer made of Se 0.93 (2
0), a thickness of 1.0 μm made of p-type ZnMgSSe having a band gap of 3.1 eV and a GaAs lattice matching composition
m p-type cladding layer (21), p-type ZnSe / ZnTe
0.2 μm thick contact layer made of a multilayer film (22)
Were sequentially grown by the MBE method.

【0080】このようにして、各半導体層が積層成長さ
れた後、p型ZnSe/ZnTe多層膜コンタクト層
(22)上にストライプ状の誘電体僧を形成し、この誘
電体層をマスクとして、p型ZnMgSSeクラッド層
(21)およびp型ZnSe/ZnTe多層膜コンタク
ト層(22)の一部をウエットエッチングにより除去
し、メサストライプ構造を形成した。さらに、MOMB
E法により、ZnSTe層からなる電流ブロック層(2
3)をp型クラッド層(21)、p型コンタクト層(2
2)のエッチング除去された部分に埋め込まれるように
形成した。このZnSTe電流ブロック層(23)の形
成の際に、S組成65%のZnSSe層を0.1μm成
長させた後、成長を中断し、ZnSe層を0.01μm
成長させる工程を繰り返し行った。電流ブロック層の形
成後、前述の誘電体マスクを除去し、上部電極(1
4)、下部電極(15)を形成し、リッジストライプ型
の半導体レーザを作製した。
After the respective semiconductor layers are grown in this manner, a stripe-shaped dielectric layer is formed on the p-type ZnSe / ZnTe multilayer contact layer (22), and the dielectric layer is used as a mask. A part of the p-type ZnMgSSe cladding layer (21) and a part of the p-type ZnSe / ZnTe multilayer film contact layer (22) were removed by wet etching to form a mesa stripe structure. In addition, MOMB
According to the E method, a current blocking layer (2
3) is replaced with a p-type cladding layer (21) and a p-type contact layer (2).
It was formed so as to be embedded in the portion removed by etching in 2). In forming this ZnSTe current block layer (23), after growing a ZnSSe layer having an S composition of 65% by 0.1 μm, the growth is interrupted and the ZnSe layer is reduced to 0.01 μm.
The step of growing was repeated. After the formation of the current blocking layer, the aforementioned dielectric mask is removed, and the upper electrode (1) is removed.
4) A lower electrode (15) was formed to produce a ridge stripe type semiconductor laser.

【0081】このようにして作製したII−VI族半導
体レーザは、均質で低欠陥密度の高品質のZnSTeか
らなる電流ブロック層の形成が可能となり、発振波長4
60nmの高性能の青色半導体レーザが得られた。
The II-VI semiconductor laser fabricated in this manner enables the formation of a current blocking layer made of high-quality ZnSTe with a uniform, low defect density and an oscillation wavelength of 4 nm.
A high performance blue semiconductor laser of 60 nm was obtained.

【0082】(実施の形態8)本発明の実施の形態8と
して、本発明の結晶成長方法を用いて作成したGaAs
Sbを活性層とする発振波長1.3μmで動作するGa
As基板上に構成された面発光レーザを作製した例につ
いて示す。
(Embodiment 8) As Embodiment 8 of the present invention, GaAs formed using the crystal growth method of the present invention is used.
Ga operating at an oscillation wavelength of 1.3 μm using Sb as an active layer
An example in which a surface-emitting laser formed on an As substrate is manufactured will be described.

【0083】図8において、このようなGaAsSb活
性層を有する面発光半導体レーザが模式的な断面図で示
されている。
FIG. 8 is a schematic sectional view showing a surface emitting semiconductor laser having such a GaAsSb active layer.

【0084】この面発光レーザは、n型GaAs(10
0)基板(1)上にn型半導体多層膜反射鏡(24)、
n型Al0.2Ga0.8Asクラッド層(25)、GaAs
Sb/GaAs歪み量子井戸活性層(26)、p型Al
0.2Ga0.8Asクラッド層(27)、p型GaAsコン
タクト層(28)が各構成元素の固体原料を分子線源と
した分子線エピタキシャル(MBE)法により、順次形
成されている。さらに、p型GaAsコンタクト層(2
8)上には、アモルファスSiとSiO2からなる多層
膜反射鏡(29)が電子ビーム蒸着法により形成されて
いる。この多層膜反射鏡(29)はドライエッチングに
より中央部分を円柱形に残して除去されている。活性層
近傍には、多層膜反射鏡(29)の形成されていない部
分にプロトンを照射することで、電流狭窄のための高抵
抗領域(30)が形成されている。また、n型GaAs
基板(1)の裏面に正電極として下部電極(14)が、
p型GaAsコンタクト層(28)の多層膜反射鏡(2
9)が積層されていない部分に負電極として上部電極
(15)が形成されている。
This surface emitting laser is made of n-type GaAs (10
0) n-type semiconductor multilayer mirror (24) on substrate (1),
n-type Al 0.2 Ga 0.8 As clad layer (25), GaAs
Sb / GaAs strained quantum well active layer (26), p-type Al
A 0.2 Ga 0.8 As cladding layer (27) and a p-type GaAs contact layer (28) are sequentially formed by a molecular beam epitaxy (MBE) method using a solid source of each constituent element as a molecular beam source. Further, a p-type GaAs contact layer (2
8) On top, a multilayer mirror (29) made of amorphous Si and SiO 2 is formed by electron beam evaporation. The multilayer film reflecting mirror (29) is removed by dry etching leaving a central portion in a cylindrical shape. In the vicinity of the active layer, a high resistance region (30) for current confinement is formed by irradiating a portion where the multilayer mirror (29) is not formed with protons. Also, n-type GaAs
On the back surface of the substrate (1), a lower electrode (14) is provided as a positive electrode,
p-type GaAs contact layer (28) multilayer reflector (2
An upper electrode (15) is formed as a negative electrode in a portion where 9) is not laminated.

【0085】この面発光レーザの作製にあたり、MBE
成長の条件は、各層とも成長温度は600℃、分子ビー
ム比はSbを除くV/III比が2となる様に設定し、
GaAsSb中のSb組成は、Ga、Asビームに添加
するSbビームの強度により制御した。MBEにより形
成した各層のうち、n型半導体多層膜反射鏡(24)は
発振波長の1/4光学距離に相当する層厚のn型GaA
sとn型AlAsの多層膜により形成した。活性層部分
は、層厚10nmのGaAs障壁層に挟まれた2.5%
の圧縮歪みを有する層厚8nmのGaAs0.68Sb0.32
井戸層からなるGaAsSb/GaAs歪み量子井戸活
性層(26)から構成されている。活性層部分の層厚8
nmのGaAs0.68Sb0.32井戸層を、GaAs0.65
0.35層を13ML成長した後、成長を中断し、2ML
のGaAs層の成長を行った後、再度13MLのGaA
0.65Sb0.35層を成長して、本発明の結晶成長方法に
より、形成した。
In fabricating this surface emitting laser, MBE
The growth conditions were set such that the growth temperature of each layer was 600 ° C., and the molecular beam ratio was 2 such that the V / III ratio excluding Sb was 2.
The Sb composition in GaAsSb was controlled by the intensity of the Sb beam added to the Ga and As beams. Among the layers formed by MBE, the n-type semiconductor multilayer mirror (24) has a layer thickness of n-type GaAs corresponding to 1 / optical distance of the oscillation wavelength.
It was formed of a multilayer film of s and n-type AlAs. The active layer portion is 2.5% sandwiched between GaAs barrier layers having a thickness of 10 nm.
GaAs 0.68 Sb 0.32 with a thickness of 8 nm having a compressive strain of
It comprises a GaAsSb / GaAs strained quantum well active layer (26) composed of a well layer. Active layer part thickness 8
The GaAs 0.68 Sb 0.32 well layers nm, GaAs 0.65 S
b After growing the 0.35 layer by 13 ML, the growth was interrupted and 2 ML
After growing a GaAs layer of 13 ML,
An s 0.65 Sb 0.35 layer was grown and formed by the crystal growth method of the present invention.

【0086】なお、上部の多層膜反射鏡(29)はn型
半導体多層膜反射鏡(24)と同様に発振波長の1/4
光学距離に相当する層厚のアモルファスSiとSiO2
の多層膜により形成した。
The upper multilayer reflector (29) is 1 / of the oscillation wavelength like the n-type semiconductor multilayer reflector (24).
Amorphous Si and SiO 2 with a layer thickness corresponding to the optical distance
Formed by the multilayer film.

【0087】以上の様に作製したGaAsSbを活性層
とする面発光レーザは、本発明の結晶成長方法により高
品質のGaAsSbが得られたことにで、従来の成長方
法でGaAsSb量子井戸層を作製した場合と比較し
て、発振閾値の低減、効率の向上が図られるとともに素
子寿命が向上した。
In the surface emitting laser using GaAsSb as an active layer manufactured as described above, GaAsSb of high quality was obtained by the crystal growth method of the present invention, and a GaAsSb quantum well layer was manufactured by a conventional growth method. As compared with the case of performing the above, the oscillation threshold value is reduced, the efficiency is improved, and the element life is improved.

【0088】本実施形態で、GaAsSb層中にGaA
s層を挿入することで所望の組成のGaAsSb層の成
長を行ったが、GaAsSb層とGaAs層とのヘテロ
界面の組成を段階的に変えることもできる。成長したG
aAsSbとGaAs間には2.5%の格子不整がある
ため、ヘテロ界面を段階的に変化させることで、ヘテロ
界面における格子歪みの影響を緩和する上で、より好ま
しい。
In the present embodiment, GaAs is contained in the GaAsSb layer.
Although a GaAsSb layer having a desired composition is grown by inserting the s layer, the composition of the heterointerface between the GaAsSb layer and the GaAs layer can be changed stepwise. G which grew
Since there is a lattice mismatch of 2.5% between aAsSb and GaAs, it is more preferable to change the hetero interface stepwise so as to alleviate the influence of lattice distortion at the hetero interface.

【0089】以上の実施形態1〜8において、本発明に
より非混和領域内の組成を有する化合物半導体混晶の成
長、あるいは、それらの化合物半導体混晶を含む化合物
半導体装置を作製する例を示した。それらの非混和性の
化合物半導体混晶として、NとN以外のV族を含む化合
物半導体として、GaInNAsあるいはAlGaIn
NAsの成長例を示したが、GaInNP、GaInN
Sbなどのような、N以外のV族元素としてPやSbを
含むIII−V族化合物半導体混晶についても本発明の
結晶成長方法を同様に用いることができる。また、その
他のIII−V族化合物半導体混晶あるいはII−VI
族化合物半導体混晶としてGaAsSbあるいはZnS
Teの成長例を示したが、非混和領域内の組成を有する
化合物半導体混晶であれば、これらの成長例に限らず、
本発明の結晶成長方法を同様に適用できることは言うま
でもない。
Embodiments 1 to 8 show examples of growing compound semiconductor mixed crystals having compositions in immiscible regions or manufacturing compound semiconductor devices containing these compound semiconductor mixed crystals according to the present invention. . As their immiscible compound semiconductor mixed crystals, as compound semiconductors containing N and a V group other than N, GaInNAs or AlGaIn
Examples of growth of NAs have been described, but GaInNP, GaInN
The crystal growth method of the present invention can be similarly applied to a mixed crystal of a III-V compound semiconductor containing P or Sb as a group V element other than N, such as Sb. Other III-V compound semiconductor mixed crystals or II-VI
GaAsSb or ZnS as mixed crystal of group III compound semiconductor
Although the growth example of Te is shown, the compound semiconductor mixed crystal having the composition in the immiscible region is not limited to these growth examples.
It goes without saying that the crystal growth method of the present invention can be similarly applied.

【0090】なお、本発明の結晶成長方法は、MBE
法、GSMBE法、MOVPE法など、化合物半導体の
結晶成長に適した結晶成長技術を用いれば、いずれの場
合においても適用可能なことは言うまでもない。
Note that the crystal growth method of the present invention uses the MBE
It is needless to say that the present invention can be applied to any case by using a crystal growth technique suitable for crystal growth of a compound semiconductor, such as the GSMBE method, the GSMBE method, and the MOVPE method.

【0091】[0091]

【発明の効果】以上のように、本発明によれば、熱平衡
状態において非混和領域の組成を有する化合物半導体混
晶を、成長中の結晶状態に応じて成長を中断し、前記化
合物半導体混晶の構成元素からなり、混和領域の組成を
有する化合物半導体層を挿入することにより、前記化合
物半導体混晶の成長中に、非混和性に起因する構成元素
の凝集や、組成の揺らぎ、相分離などの発生あるいは、
それらに起因する表面平坦性の低下、結晶欠陥の増殖を
抑制することが可能となり、高品質の結晶を得ることが
可能となる。さらに、この結晶成長方法により成長した
化合物半導体混晶を用いた化合物半導体装置により、高
性能のオプトエレクトロニクスデバイスを創出すること
が可能となる。
As described above, according to the present invention, the growth of a compound semiconductor mixed crystal having a composition of an immiscible region in a thermal equilibrium state is interrupted in accordance with the growing crystal state. By inserting a compound semiconductor layer having a composition of a miscible region consisting of the constituent elements described above, during the growth of the compound semiconductor mixed crystal, agglomeration of constituent elements due to immiscibility, fluctuation of the composition, phase separation, etc. Occurs or
It is possible to suppress the decrease in surface flatness and the growth of crystal defects due to these, and it is possible to obtain high-quality crystals. Furthermore, a compound semiconductor device using a compound semiconductor mixed crystal grown by this crystal growth method makes it possible to create a high-performance optoelectronic device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る実施形態1において作成したGa
InNAs/AlGaAs−SQWサンプルの構造を示
す断面図である。
FIG. 1 is a diagram showing Ga prepared in Embodiment 1 of the present invention.
It is sectional drawing which shows the structure of an InNAs / AlGaAs-SQW sample.

【図2】本発明に係る実施形態1において作成したGa
InNAs/AlGaAs−SQWサンプルの量子井戸
部分の構造を示す断面図である。
FIG. 2 is a view showing Ga formed in Embodiment 1 according to the present invention;
It is sectional drawing which shows the structure of the quantum well part of an InNAs / AlGaAs-SQW sample.

【図3】本発明に係る実施形態2において作成したGa
InNAs/AlGaAs−SQWサンプルのPL発光
強度のN濃度依存性を示す図である。
FIG. 3 is a view showing Ga formed in Embodiment 2 according to the present invention.
It is a figure which shows N concentration dependence of PL luminescence intensity of InNAs / AlGaAs-SQW sample.

【図4】本発明に係る実施形態3において作成したGa
InNAs/AlGaAs−SQWサンプルのPL発光
強度のGaInNAs層中に挿入したGaAs層の層厚
に対する依存性を示す図である。
FIG. 4 is a view showing Ga prepared in Embodiment 3 of the present invention.
FIG. 4 is a diagram showing the dependence of the PL emission intensity of the InNAs / AlGaAs-SQW sample on the thickness of the GaAs layer inserted in the GaInNAs layer.

【図5】本発明に係る実施形態4において成長したGa
InNAs膜の成長中のRHEED半値幅の変化を示す
図である。
FIG. 5 shows Ga grown in Embodiment 4 according to the present invention.
FIG. 7 is a diagram illustrating a change in RHEED half-width during growth of an InNAs film.

【図6】本発明に係る実施形態5において作製した半導
体レーザの構造を示す断面図である。
FIG. 6 is a cross-sectional view illustrating a structure of a semiconductor laser manufactured according to a fifth embodiment of the present invention.

【図7】本発明に係る実施形態7において作製した半導
体レーザの構造を示す断面図である。
FIG. 7 is a cross-sectional view illustrating a structure of a semiconductor laser manufactured according to a seventh embodiment of the present invention.

【図8】本発明に係る実施形態8において作製した面発
光レーザの構造を示す断面図である。
FIG. 8 is a cross-sectional view showing a structure of a surface emitting laser manufactured in Embodiment 8 according to the present invention.

【符号の説明】[Explanation of symbols]

1 GaAs基板 2 AlGaAs下部クラッド層 3 GaInNAs−SQW層 3a GaInNAs層 3b GaAs層 4 AlGaAs上部クラッド層 5 GaAsキャップ層 6 n型GaAsバッファー層 7 n型AlGaAsクラッド層 8 n型GaAsガイド層 9 GaInNAs−SQW層 10 p型GaAsガイド層 11 p型AlGaAsクラッド層 12 p型GaAsコンタクト層 13 絶縁層 14 下部電極 15 上部電極 16 n型ZnSeバッファー層 17 n型ZnMgSSeクラッド層 18 n型ZnSSeガイド層 19 ZnSeSQW層 20 p型ZnSSeガイド層 21 p型ZnMgSSeクラッド層 22 p型ZnSe/ZnTe多層構造コンタクト層 23 ZnSTe電流ブロック層 24 n型半導体多層膜反射鏡 25 n型Al0.2Ga0.8Asクラッド層 26 GaAsSb/GaAs歪み量子井戸活性層 27 p型Al0.2Ga0.8Asクラッド層 28 p型GaAsコンタクト層 29 多層膜反射鏡 30 高抵抗領域REFERENCE SIGNS LIST 1 GaAs substrate 2 AlGaAs lower cladding layer 3 GaInNAs-SQW layer 3 a GaInNAs layer 3 b GaAs layer 4 AlGaAs upper cladding layer 5 GaAs cap layer 6 n-type GaAs buffer layer 7 n-type AlGaAs cladding layer 8 n-type GaAsN-GaAs GaAsQ layer Layer 10 p-type GaAs guide layer 11 p-type AlGaAs cladding layer 12 p-type GaAs contact layer 13 insulating layer 14 lower electrode 15 upper electrode 16 n-type ZnSe buffer layer 17 n-type ZnMgSSe cladding layer 18 n-type ZnSSe guide layer 19 ZnSeSQW layer 20 p-type ZnSSe guide layer 21 p-type ZnMgSSe cladding layer 22 p-type ZnSe / ZnTe multilayer structure contact layer 23 ZnSTe current blocking layer 24 n-type semiconductor multilayer mirror 25 n-type Al 0.2 Ga 0.8 As clad layer 26 GaAsSb / GaAs strained quantum well active layer 27 p-type Al 0.2 Ga 0.8 As clad layer 28 p-type GaAs contact layer 29 multilayer mirror 30 high resistance region

フロントページの続き Fターム(参考) 5F041 AA40 CA05 CA34 CA35 CA41 CA43 CA66 5F045 AA05 AA16 AB09 AB10 AC12 AC15 AC19 AD09 AD10 AF04 BB08 BB12 CA10 DA53 DA55 DA63 DA65 DA67 5F103 AA04 BB04 BB07 DD05 DD30 GG01 HH03 JJ01 JJ03 LL02 LL03 LL17 NN10 RR01 RR06Continued on the front page F-term (reference) 5F041 AA40 CA05 CA34 CA35 CA41 CA43 CA66 5F045 AA05 AA16 AB09 AB10 AC12 AC15 AC19 AD09 AD10 AF04 BB08 BB12 CA10 DA53 DA55 DA63 DA65 DA67 5F103 AA04 BB04 BB07 DD05 DD30 GG01 JJ03 LL01 JJ RR01 RR06

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 熱平衡状態において非混和領域の組成を
有する化合物半導体混晶の結晶成長方法であって、 前記化合物半導体混晶を結晶成長させる工程中に、前記
化合物半導体混晶の結晶成長を中断し、前記化合物半導
体混晶の構成元素からなり、熱平衡状態において混和領
域の組成を有する、化合物半導体薄膜を結晶成長させる
工程、を含んでなることを特徴とする化合物半導体混晶
の結晶成長方法。
1. A method for growing a compound semiconductor mixed crystal having a composition of an immiscible region in a thermal equilibrium state, wherein the crystal growth of the compound semiconductor mixed crystal is interrupted during the step of growing the compound semiconductor mixed crystal. A method of growing a compound semiconductor thin film, comprising a compound element of the compound semiconductor mixed crystal and having a composition of a mixing region in a thermal equilibrium state.
【請求項2】 窒素(N)とN以外のV族元素を含むI
II−V族化合物半導体混晶の結晶成長方法であって、 前記化合物半導体混晶を結晶成長させる工程中に、前記
化合物半導体混晶の結晶成長を中断し、前記化合物半導
体混晶の構成元素からなり、Nを含まない、III−V
族化合物半導体薄膜を結晶成長させる工程、を含んでな
ることを特徴とする化合物半導体混晶の結晶成長方法。
2. I containing nitrogen (N) and a group V element other than N
A II-V compound semiconductor mixed crystal crystal growth method, wherein during the step of crystal growing the compound semiconductor mixed crystal, the crystal growth of the compound semiconductor mixed crystal is interrupted, and from the constituent elements of the compound semiconductor mixed crystal. And N-free, III-V
A method of growing a compound semiconductor mixed crystal, comprising the step of growing a group III compound semiconductor thin film.
【請求項3】 NとN以外のV族元素を含むIII−V
族化合物半導体混晶の結晶成長方法であって、 前記化合物半導体混晶を結晶成長させる工程中に、前記
化合物半導体混晶の表面状態の変化を検知して結晶成長
を中断する工程と、前記化合物半導体混晶の構成元素か
らなり、Nを含まない、III−V族化合物半導体薄膜
を結晶成長させる工程、を含んでなることを特徴とする
化合物半導体混晶の結晶成長方法。
3. III-V containing N and a group V element other than N
A crystal growth method for a group compound semiconductor mixed crystal, wherein during the step of growing the compound semiconductor mixed crystal, a step of detecting a change in the surface state of the compound semiconductor mixed crystal to interrupt the crystal growth; A method for growing a crystal of a compound semiconductor mixed crystal, comprising: a step of growing a group III-V compound semiconductor thin film comprising a constituent element of a semiconductor mixed crystal and containing no N.
【請求項4】 前記化合物半導体薄膜が、前記化合物半
導体混晶をなす原料から2つを選択した2元化合物であ
ることを特徴とする請求項1乃至3のいずれかに記載の
化合物半導体混晶の結晶成長方法。
4. The compound semiconductor mixed crystal according to claim 1, wherein the compound semiconductor thin film is a binary compound selected from two of the raw materials forming the compound semiconductor mixed crystal. Crystal growth method.
【請求項5】 前記化合物半導体薄膜の層厚が、2分
子層以上であることを特徴とする請求項1乃至4のいず
れかに記載の化合物半導体混晶の結晶成長方法。
5. The method for growing a compound semiconductor mixed crystal according to claim 1, wherein the compound semiconductor thin film has a layer thickness of two or more molecular layers.
【請求項6】 前記化合物半導体混晶の結晶成長を中断
する工程は、前記化合物半導体混晶の相分離が発生する
前に行われてなることを特徴とする請求項3乃至5のい
ずれかに記載の化合物半導体混晶の結晶成長方法。
6. The method according to claim 3, wherein the step of interrupting the crystal growth of the compound semiconductor mixed crystal is performed before phase separation of the compound semiconductor mixed crystal occurs. The crystal growth method of the compound semiconductor mixed crystal according to the above.
【請求項7】 熱平衡状態において非混和領域の組成を
有する化合物半導体混晶からなる化合物半導体層を少な
くとも1層含んでなる化合物半導体装置であって、 該化合物半導体層が、請求項1乃至6のいずれかに記載
の化合物半導体混晶の結晶成長方法により結晶成長され
てなることを特徴とする化合物半導体装置。
7. A compound semiconductor device comprising at least one compound semiconductor layer made of a compound semiconductor mixed crystal having a composition of an immiscible region in a thermal equilibrium state, wherein the compound semiconductor layer comprises A compound semiconductor device formed by crystal growth by the compound semiconductor mixed crystal crystal growth method according to any one of the above.
【請求項8】 前記化合物半導体装置は、発光素子であ
って、少なくとも発光層がNとN以外のV族元素を含む
III−V族化合物半導体混晶からなることを特徴とす
る請求項7に記載の化合物半導体装置。
8. The compound semiconductor device according to claim 7, wherein the compound semiconductor device is a light-emitting element, and at least a light-emitting layer is made of a III-V compound semiconductor mixed crystal containing N and a group V element other than N. The compound semiconductor device according to claim 1.
JP1512199A 1999-01-25 1999-01-25 Crystal growth method of compound semiconductor mixed crystal and compound semiconductor device Pending JP2000216101A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1512199A JP2000216101A (en) 1999-01-25 1999-01-25 Crystal growth method of compound semiconductor mixed crystal and compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1512199A JP2000216101A (en) 1999-01-25 1999-01-25 Crystal growth method of compound semiconductor mixed crystal and compound semiconductor device

Publications (1)

Publication Number Publication Date
JP2000216101A true JP2000216101A (en) 2000-08-04

Family

ID=11880001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1512199A Pending JP2000216101A (en) 1999-01-25 1999-01-25 Crystal growth method of compound semiconductor mixed crystal and compound semiconductor device

Country Status (1)

Country Link
JP (1) JP2000216101A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040638A1 (en) * 2002-10-29 2004-05-13 Matsushita Electric Industrial Co., Ltd. Gallium indium nitride arsenide hetero-field-effect transistor, its manufacturing method, and transmitter/receiver using same
CN100350577C (en) * 2002-10-29 2007-11-21 松下电器产业株式会社 Gallium-indium-nitride-arsenide based epitaxial wafer and hetero-field effect transistor using the same, and its manufacturing method
EP2112729A2 (en) 2008-04-25 2009-10-28 Sumitomo Electric Industries, Ltd. Method of making nitride semiconductor laser, method of making epitaxial wafer, and nitride semiconductor laser
JP2010226061A (en) * 2009-03-25 2010-10-07 Fujitsu Ltd Method of manufacturing semiconductor device, and semiconductor device
US8529697B2 (en) 2004-08-31 2013-09-10 Honda Motor Co., Ltd. Growth of nitride semiconductor crystals

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040638A1 (en) * 2002-10-29 2004-05-13 Matsushita Electric Industrial Co., Ltd. Gallium indium nitride arsenide hetero-field-effect transistor, its manufacturing method, and transmitter/receiver using same
US6861679B2 (en) 2002-10-29 2005-03-01 Matsushita Electric Industrial Co., Ltd. Gallium indium nitride arsenide based epitaxial wafer, a hetero field effect transistor using the wafer, and a method of fabricating the hetero field effect transistor
CN100350577C (en) * 2002-10-29 2007-11-21 松下电器产业株式会社 Gallium-indium-nitride-arsenide based epitaxial wafer and hetero-field effect transistor using the same, and its manufacturing method
US8529697B2 (en) 2004-08-31 2013-09-10 Honda Motor Co., Ltd. Growth of nitride semiconductor crystals
EP2112729A2 (en) 2008-04-25 2009-10-28 Sumitomo Electric Industries, Ltd. Method of making nitride semiconductor laser, method of making epitaxial wafer, and nitride semiconductor laser
US7883915B2 (en) 2008-04-25 2011-02-08 Sumitomo Electric Industries, Ltd. Method of making nitride semiconductor laser, method of making epitaxial wafer, and nitride semiconductor laser
US8295317B2 (en) 2008-04-25 2012-10-23 Sumitomo Electric Industries, Ltd. Method of making nitride semiconductor laser, method of making epitaxial wafer, and nitride semiconductor laser
JP2010226061A (en) * 2009-03-25 2010-10-07 Fujitsu Ltd Method of manufacturing semiconductor device, and semiconductor device

Similar Documents

Publication Publication Date Title
EP0890997A2 (en) III-nitride optoelectronic semiconductor devices
WO1997011518A1 (en) Semiconductor material, method of producing the semiconductor material, and semiconductor device
US20060165143A1 (en) Nitride semiconductor laser device and manufacturing method thereof
JPH10152399A (en) Formation of device containing compound semiconductor laminated structure, formation of compound semiconductor laminated structure, device formed of the same, optical transmitter using the same, and optical transmitting system by using the same
JP2003258384A (en) LONG-WAVELENGTH PHOTONICS DEVICE INCLUDING GaAsSb QUANTUM WELL LAYER
US5508522A (en) Method for producing a group II-VI compound semiconductor thin film and a group II-VI compound semiconductor device
WO2012114074A1 (en) Semiconductor device and fabrication method
JPH09298341A (en) Semiconductor laser element
JP2006229210A (en) Nitride semiconductor laser device and its manufacturing method
US6858519B2 (en) Atomic hydrogen as a surfactant in production of highly strained InGaAs, InGaAsN, InGaAsNSb, and/or GaAsNSb quantum wells
JP2000216101A (en) Crystal growth method of compound semiconductor mixed crystal and compound semiconductor device
JP3768790B2 (en) Quantum dot structure and semiconductor device apparatus having the same
JP4084506B2 (en) Manufacturing method of semiconductor light emitting device
JP2000058964A (en) Quantum-well structured optical semiconductor element
JP2000277867A (en) Semiconductor laser device
JP2002124738A (en) Semiconductor optical device and manufacturing method thereof
JP2006005256A (en) Semiconductor device
JP2003309331A (en) Semiconductor device
JP3279308B2 (en) Nitride semiconductor light emitting device
JPH09331105A (en) Semiconductor light emitting device and manufacture thereof
JP3061321B2 (en) Method for manufacturing compound semiconductor device with improved crystal
JPH08264896A (en) Semiconductor device
JPH0983079A (en) Semiconductor element
JPH10209572A (en) Semiconductor light emitting element and manufacture thereof
JPH11126945A (en) Manufacture of strained semiconductor crystal and manufacture of semiconductor laser using it