JP2000209102A - リ―ドソロモン符号器／復号器装置 - Google Patents

Abstract

(57)【要約】 【課題】 広範囲の応用に対して符号器および復号器に
柔軟性のある再プログラミングを可能にさせる、プログ
ラム可能で、再構成可能なリードソロモン符号器／復号
器が求められている。 【解決手段】 ガロア体オーダーの標準リードソロモン
パラメータ、原始多項式、送信したものの各符号語に対
する記号数およびソースデータが、書き込み可能なレジ
スタ（９１２）によって設定可能である。リードソロモ
ン符号器／復号器は、データメモリ空間のデータレジス
タ空間を介して書き込み可能なレジスタ内に取り込まれ
るパラメータを特定するところの、デジタル信号プロセ
ッサに接続されている。復号器および符号器パラメータ
は、別々に特定され、復号器および符号器は同時にかつ
独立して作動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、通信誤り訂正のた
めの電子回路に関する。

【０００２】

【従来の技術】ここ２、３０年の間に、デジタル通信シ
ステムは、複雑さの度合いを更に高めてきている。つい
先ごろまでは多大な投資をもってのみ搭載が可能となっ
ていた機能が、今や、家電製品を含む広範囲の製品に利
用できるようになってきた。特に、誤り検出訂正（ＥＤ
ＡＣ）技術は、長らく、数学的に理解されてきたもので
あって、ハードウェアコストの観点からは、しばしば、
実用的なものではなかった。唯一、単一ビット訂正を持
つ単純なハミングコードＥＤＡＣのみが、低コスト製品
で実用的なものであった。一方、リードソロモンＥＤＡ
Ｃは、厳しい宇宙通信のような高雑音干渉環境で引き起
こされる多重ビット誤りの訂正に対しては、優れた、強
力な符号化・復号化技術を用いているが、中程度のコス
ト製品にも広く用いるために、妥当なコストで生産でき
るものとなっている。最近の電子技術の進歩によって、
高速のデジタル通信が、多様な製品と応用分野に普及し
ている。デジタル通信技術は、今や、電話のための音声
信号に用いられており、ビデオ電話がいくつかの場所で
可能となっている。コンピュータ間のデジタル通信もま
た、特に、インターネットの出現とともに普及してい
る。専用線接続（例えば、ローカルエリアネットワー
ク）や呼び出し接続によるコンピュータ同士のネットワ
ークもまた、近年、普及しつつある。

【０００３】

【発明が解決しようとする課題】これらの方法によって
実現される通信の品質は、受信信号と送信信号との間の
一致の精度に依存している。音声通信のようなある種の
通信は、ビット損失に対して、比較的高いレベルの耐性
をもっている。しかし、デジタルデータ、特に、実行プ
ログラムの通信には、これを完全に用いることができる
ような、正確な忠実度が必要となる。従って、伝送され
るデジタルビットストリーム中の誤り検出と訂正のため
に、様々な技術が開発されてきた。実際には、誤り訂正
技術によって、既設の電話線のような利用可能な通信装
置を介したデジタル通信について、これらの設備を介し
た高周波通信に固有な誤り率に対しても効率的に通信が
行えるようになってきている。誤り訂正は、ネットワー
クを介したデータや他の信号の通信以外の応用にも用い
られる。例えば、コンピュータが、その磁気記憶装置か
ら格納データを検索する際にも、検索データの正確な忠
実度を確保するために、誤り訂正技術が用いられる。こ
のような忠実性は、コンピュータがその大容量記憶装置
に格納された実行可能なプログラムコードに従った操作
を、信頼性の高いものとする上で不可欠なものである。
コンパクトデスク再生装置やデジタルオーディオ録音再
生装置などのデジタル娯楽機器をはじめとした同種の機
器も、高い忠実性をもった出力を与えるために、一般的
に誤り訂正技術を採用している。

【０００４】誤り検出ならびに誤り訂正技術の重要な種
類のものは、リードソロモン符号化と呼ばれ、これは、
初めは、リードソロモン論文「ある種の有限体上の多項
コード」（参考文献１）に記述されたものである。リー
ドソロモン符号化は、ガロア体算術を用い、通信ブロッ
クをより大きなブロックに写像するものである。実際に
は、各符号化ブロックが、入力ブロックに依存した過度
に指定された多項式に対応するものとなっている。リー
ドソロモン符号を用いたＥＤＡＣは、衛星、モデム、オ
ーディオコンパクトディスク、無線電話など、今や、数
多くの通信システムに用いられている。これらのシステ
ムの各々は、規格によって定義されている。規格は、リ
ードソロモン符号器/復号器のためのパラメータを定義
するものである。符号器/復号器とは、復号器を伴なっ
た符号器を指すものである。下の表１は、いくつかの通
信規格のための、リードソロモンパラメータの一部を示
したものである。各通信規格は、リードソロモン符号を
定義するパラメータについて、異なる値をもっている。

【０００５】

【表１】

【０００６】以下、ガロア体、ｎ、ｋ、ｔおよびｐ
（ｘ）の各パラメータについて説明するリードソロモン
符号器/復号器は、しばしばガロア体算術と呼ばれ、多
くのデータ処理ステップでの加法、乗法、除法、累乗を
含む有限体算術を用いる。これらの算術演算の規則は、
通常の2進算術演算とは完全に異なるものである。原始
多項式ｐ（ｘ）は、結果を定義するために用いられる。
表記ＧＦ（Ｘ）は、所定の規格の記号の可能なビット組
み合わせの数を指している。例えば、ＧＦ（２５６）は
8ビット記号を表し、ＧＦ（８）は3ビット記号を表す。
リードソロモン符号は、ブロックコードであり、送信元
のメッセージが所定の数のビットｍを有する記号のＩＣ
ブロックに分割されることを意味している。表記の表の
規格の１つによって定義されたあるシステムについて、
例えば、さらに２つのパラメータが用いられる。“ｎ”
は、チャンネル符号語の中の記号の数であり、“ｔ”
は、ｋこのブロックの各メッセージ毎に訂正される記号
ブロックの数である。このように、特定のリードソロモ
ン符号の選択のしかたは、ＲＳ（Ｎ，Ｋ，Ｔ）によって
表される。送信元の符号語である、記号のＩＣブロック
は、i（ｘ）により表され、記号のｎブロックのチャン
ネル符号語は、ｃ（ｘ）により表される。（ｎ−ｋ）こ
の余剰記号は、パリティ記号と呼ばれ、符号語を構成す
るために送信元の語に加えられ、本システムが訂正可能
な記号誤りの数は、ｔ＝（ｎ−ｋ）/２となる。リード
ソロモン符号器/復号器は、送信元情報に冗長性を加え
ることにより、前方誤り訂正（ＦＥＣ）を提供する。前
方誤り訂正とは、受信側は、送信元と通信する機会を持
たないという考え方に相当するものである。この一例と
しては、地球上の受信機と相互に通信できず、受信した
データに基づいて調整する（例えば、受信したものの、
損傷を受けていると判定されたデータの新たな複製を再
送信する）、離れた衛星にある送信機がある。データ
は、誤りを引き起こす恐れのある不完全なチャンネルを
介して送信され、受信機によって受信される。リードソ
ロモン復号器は、データを復号し訂正する。リードソロ
モン符号器/復号器の全体を、図１に示す。リードソロ
モン符号器は、ｎ記号を含む送信元符号語Ｉ（ｘ）を受
信し、符号化する。チャンネル符号語ｃ（ｘ）は、不完
全な通信チャンネルによって送信される。不完全なチャ
ネルは、図１のe（ｘ）で示される誤りを生じせしめ
る。受信側符号語ｒ（ｘ）は、記号の損傷を含む可能性
がある。リードソロモン復号器は、リードソロモン符号
器の逆操作を実行するとともに、ＥＤＡＣ機能をもって
いる。もし、誤りがなにもない場合には、復号化された
符号語ｉ’(x)は、誤り訂正の必要なしに、送信元符号
語と同一の符号語に復元される。従って、

【数１】ｉ’(x) = i(x) さらに、もし記号誤りが、受信側符号語ｒ（ｘ）中のｔ
以下の場合には、復号されたキーワードｉ’(ｘ)も、誤
り訂正後に、発行元符号語i(x)と同一の符号語に復元さ
れる。従って、

【数２】ｉ’(x) = i(ｘ) リードソロモン符号器は、チャネル符号語ｃ（ｘ）を生
成するために、以下の式の生成多項式γ（ｘ）を用い
る。チャネル符号語の式は、体系的な形式に定められた
ものである。

【０００７】

【数３】 γ（ｘ）は、次式で定義される。

【数４】 ここで、j_oは、整数であり、γ（ｘ）の結果を変化させ
るために用いられる。誤り多項式は、e(x)で表され、

【数５】r(x) = c(x) + e(x) リードソロモン復号器の目的は、e(x)を解き、ｉ’(x)
を計算することにある。もし、ブロックに付加される誤
りの数がｔ以下ならば、i(x) =ｉ’(x)である。

【０００８】リードソロモン符号器/復号器は、ＡＳＩ
Ｃ（特定用途向け集積回路）処理要素、ＤＳＰ（デジタ
ル信号プロセッサ）チップ、ＳＲＡＭ（スタティック・
ランダム・アクセス・メモリ）、ＥＰＲＯＭ（消去可能
プログラマブル読み出し専用メモリ）、およびその他の
特殊回路素子とから構成されたチップセットを用いて構
成されている。この種のシステムは、数多くの細分化さ
れた製品に広く用いられている。しかし、たとえ取って
代わる製品について多数の類似点があるにせよ、これら
のシステムの各変形例の設計には、多大なる努力と投資
（例えば、新たなＡＳＩＣチップ）が要求されるものと
なっている。

【０００９】図２および図３は、従来のリードソロモン
符号器/復号器デバイスの共通的な特徴を示すものであ
る。図２は、リードソロモン符号器の構成についての従
来技術の一例を示すものである。図２において、各記号
は、8ビットからなるバイトサイズを有している（すな
わち、ｍ＝８である）。図２の例は、ガロア体の大きさ
が２８であるガロア体算術を用いる。図２では、最大符
号語長は、２⁸−ｌ，あるいは ２５５この記号であ
る。他の構成は、同一のメッセージのための復号化され
た符号語を求めたり、記号係数Ｃｚを検査する、あるい
は、他の記号長さ、あるいは他の最大符号語長のための
復号化された符号語を求めたりする。図２の例では、各
符号語について、１６の検査記号が生成され、従って、
各符号語あたり８つの誤りを訂正することができる。従
来のリードソロモン符号化によれば、検査記号（Ｃ₁₅、
Ｃ₁₄、…、Ｃ₀）を生成するために、符号語中のＩＣメ
ッセージバイト（Ｍ_k-1、Ｍ_k-2、…、Ｍ₀）が用いられ
る。これらの検査記号Ｃｚは、多項式Ｃ（ｘ）の係数で
ある。ここで、Ｃ（ｘ）は、

【数６】 Ｃ（ｘ） ＝ Ｃ₁₅ｘ¹⁵ ＋ Ｃ₁₄ｘ¹⁴ ＋ … ＋ Ｃ₀ であり、係数としてメッセージバイトを有するメッセー
ジ多項式Ｍ（ｘ）

【数７】 Ｍ（ｘ） ＝ Ｍ_k―1ｘ^k-1 ＋ Ｍ_k―2ｘ^k-2 ＋ … ＋ Ｍ₀ を、生成多項式Ｇ（ｘ）

【数８】 Ｇ（ｘ）＝（ｘ−ａ⁰）（ｘ−ａ¹）（ｘ−ａ²）…（ｘ−ａ¹⁵） と呼ばれる除数によって割ったものの余りである。ここ
で、各値ａⁱは、2進原始多項式ｘ⁸＋ｘ⁴＋ｘ³＋ｘ²＋１
の根である。図2の構成例は、１６個のシフトレジスタ
ラッチ２２０から２３５を含んでおり、多項式の割り算
の結果の余り値を含むものであり、従って、各々が、検
査記号係数Ｃ₁₅からＣ₀を含むものとなる。8ビットの排
他的論理和機能２４１から２５５は、シフトレジスタラ
ッチ２２０から２３５の各組の間に設けられ、ラッチ２
３５、２３４間のＸＯＲ機能を用いて、ガロア体加算を
行う。排他的論理和機能２６７により発生するフィード
バック経路は、入力記号２６９と最終ラッチ２３５の出
力の両方をするものであり、各割り算処理での商を表
す。この商は、１６この一定値ガロア体乗算器２６５か
ら２６０に同時配信される。この乗算器は、商と係数Ｇ
₁₅からＧ₀の各々とを掛け合わせる。作動中には、最初
のｋ記号は、メッセージ自身を含み、符号語の先頭部分
として直接出力される。これらのメッセージ記号Ｍ_zの
各々は、ＩＮ信号線２６９を通して図２の符号器に入
り、この符号器により実行される割り算操作に適用され
る。これらのメッセージバイトについての、図２の構成
の処理が完了すると、シフトレジスタラッチ２３５から
２２０に保持された剰余値は、検査記号Ｃ₁₅からＣ₀に
対応し、これらは、ｋメッセージ記号の後ろの符号化さ
れた符号語に添付される。

【００１０】これらの符号化された符号語は、次に、適
切なフォーマット化の後、デジタル化されたビットスト
リーム中で通信され、所期の方法で通信される。電話設
備による通信については、符号語は、デジタル化された
形、あるいは、アナログ信号に変換された形のいずれか
で通信されるものであってよい。デジタルネットワーク
あるいはコンピュータ間通信では、符号語はデジタル形
式を保って扱われる。通信媒体によらず、誤りが通信信
号に発生する恐れがある。これらの誤りは、図２の符号
化処理の以前に、入力ビットストリーム中の誤りとは反
転した２値状態として、受信したビットストリーム中に
現れる。復号化処理は、これらの誤りを訂正しようとす
る。この復号化処理について、図３に関連した一般的な
方法で説明する。

【００１１】図３の復号器３００は、符号語記号の入力
ビットストリームを受信する、単一の符号語は、図１に
示した受信符号語ｒ（ｘ）からなる。受信符号語ｒ
（ｘ）は、シンドロームアキュームレータ３１２に適用
され、ここで、次の形式をもつシンドローム多項式ｓ
（ｘ）３０２を生成する。

【数９】 シンドローム多項式ｓ（ｘ）３０２は、通信設備を介し
て送られてきた通信信号の中に誤りが混在しないかどう
かを示すものである。もし、ｓ（ｘ）＝０ならば、なに
も誤りが存在しないことを意味する。もし、ｓ（ｘ）が
ゼロでないならば、ひとつあるいはより多くの誤りが、
検定中の符号語に含まれていることになる。係数の系列
の形であらわされるシンドローム多項式ｓ（ｘ）は、次
に、ユークリッド配列ブロック３１５に送られる。

【００１２】ユークリッド配列ブロック３１５は、シン
ドロームアキュームレータ３１２から受信したシンドロ
ーム多項式ｓ（ｘ）３０２に基づき、２つの多項式、Λ
（ｘ）３０３とΩ（ｘ）３０４とを生成する。多項式Λ
（ｘ）３０３の次数ｖは、符号語中の誤りの数を表す。
多項式Λ（ｘ）３０３は、他の解析のため、シェン検索
ブロック３１６に送られる。多項式Ω（ｘ）３０４もま
た、ユークリッド配列ブロック３１５によって生成さ
れ、フォーニーブロック３１８に送られる。フォーニー
ブロック３１８は、受信ビットストリームｒ（ｘ）３０
１中の誤りを評価するために、多項式Ｑ（ｘ）３０４を
用いる。多項式Λ（ｘ）３０３は、通常、誤り位置特定
多項式と呼ばれる。シェン検索ブロック３１６は、多項
式Λ（ｘ）３０３を用いて、ゼロ多項式χ（ｘ）３０５
を生成し、フォーニーブロック３１８は、それを用い
て、誤り強度多項式Ｍ（ｘ）３０６を決定する。シェン
検索ブロック３１６はまた、多項式Ｐ（ｘ）３０７を生
成する。この多項式は、受信した符号語ｒ（ｘ）３０１
中の誤りの位置を表すものである。次に、誤り付加ブロ
ック３１９が、多項式Ｍ（ｘ）３０６によって示された
誤り強度と、多項式Ｐ（ｘ）３０７によって示されたこ
れらの誤りの位置とを用いて、訂正されたビットストリ
ームｉ’(x)３０８を生成する。

【００１３】

【課題を解決するための手段】本発明は、３つの独立し
た設計の中から選んで実現できる、リードソロモン符号
器／復号器のプログラム可能で再構成可能な実装に関す
る。第１の設計は、図４に示すような、独立型のリード
ソロモン符号器／復号器である。この第１の設計には、
特別に設計されたリードソロモン制御ブロックを用いる
ことにより、作りつけのプログラム可能性と再構成可能
性とが含まれている。このリードソロモン制御ブロック
は、それ自身のステートマシン、特別なアドレス可能な
レジスタと、広範囲の応用のために、ユーザ自身が装置
をプログラムし再構成できるような制御論理とをもって
いる。独立型のリードソロモン符号器／復号器の主要な
信号を、図４に示す。本図は、本発明の好適な実施例で
ある実装の独特の特徴を説明するために、図７とともに
利用されるものである。この第１の設計は、特別に設計
されたリードソロモン制御ブロックを用いることによ
り、作りつけのプログラム可能性と再構成可能性を提供
するものである。このリードソロモン制御ブロックは、
それ自身のステートマシンと、特別なアドレス可能なレ
ジスタのバンクと、広範囲の応用のために、ユーザ自身
が装置をプログラムし再構成できるような制御論理とを
もっている。

【００１４】図５は、ホストデジタル信号プロセッサあ
るいはＣＰＵ装置とともに用いられるリードソロモン符
号器／復号器コプロセッサの第２の設計を示すものであ
る。この設計もまた、ユーザが、ホストデジタル信号プ
ロセッサあるいはＣＰＵ装置とやりとりしたり、広範囲
の応用のために装置をプログラムし再構成することを可
能とするものである。図５は、テキサスインスツルメン
ツ社のＴＭＳ３２ＯＣ５４のような、一般的なデジタル
信号プロセッサを示している。このデジタル信号プロセ
ッサは、複数の実行ユニットを含んでいる。指数ユニッ
ト１３２は、浮動小数点演算での指数処理を扱う。乗算
・加算ユニット１３４は、アキュームレータＡ、Ｂ１４
０を用いた乗算と累積操作に用いられる単一周期の整数
乗算器を含んでいる。演算論理回路１３６は、加算、減
算および論理・比較操作を実行する。バレル・シフタ１
３８は、様々なシフトと回転操作を実行する。比較選択
および格納ユニット１４２は、条件に従った操作と格納
結果の条件の評価を制御する。実行ユニット１３２、１
４３、１３６、１３８、１４０および１４２は、Ｐ、
Ｃ、ＯおよびＳバスを介して、メモリ・周辺機器インタ
フェース１４５と接続されている。メモリ・周辺機器イ
ンタフェースは、メモリと周辺機器とのデータ交換を制
御する。プログラム制御およびアドレス発生器１４９
は、次の命令アドレスを計算し、実行ユニット１３２、
１４３、１３６、１３８、１４０および１４２により実
行するためのプログラム命令を復号化するための命令メ
モリ空間と、インタフェースをとる。データレジスタと
アドレス発生器１４８は、データアドレス発生器の他
に、構造化データレジスタを含む。このデータアドレス
発生器は、メモリからのデータ読み取り、メモリへのデ
ータ書き込みのための、データアドレス空間中のアドレ
スを計算する。図５に示した例は、６Ｋの１６ビットデ
ータワードからなるランダムアクセスメモリ１４４と、
４８Ｋの１６ビット命令ワードからなる読み出し専用メ
モリ１４６とを含んでいる。ここで示したメモリ搭載量
は、単に、一設計事例を表すものであり、この量を上回
ったり下回ったりするメモリがデジタル信号プロセッサ
の一部に搭載されるものであってよいことは、本技術分
野を熟知した者が、従前から承知しているものである。
デジタル信号プロセッサは、システム全般にわたる、様
々なサービスを含むものである。位相ロックループクロ
ック発生器１５０は、外部クロック信号を受信し、デジ
タル信号プロセッサの様々な部分のための、異なる周波
数をもつ複数のクロック信号を含む制御クロックを発生
させる。タイマ１５１は、リアルタイム事象の時間調整
のために用いられる、プログラム可能なカウントダウン
時間である。ＪＴＡＧテストポート１５２は、従来の技
術で知られた方法によって、シリアルスキャンパスを通
して、デジタル信号プロセッサのテストを許可するもの
である。シリアルおよびホストポート１５３は、デジタ
ル信号プロセッサの外部の様々な装置への接続を提供す
る。電力配線１５６は、デジタル信号プロセッサの様々
な部分に、電力を供給するものである。インタフェース
ユニット１５８は、外部メモリバスへの初期接続手順を
提供し、さらに、デジタル信号プロセッサとリードソロ
モン符号器／復号器との間のデータおよび制御信号の伝
送を制御するＤＳＰ／ＲＳ符号器インタフェースへの接
続を提供するものである。

【００１５】図６は、組込み型デジタル信号プロセッサ
装置あるいはＣＰＵ装置を有する、リードソロモン符号
器／復号器のカスタムＩＣの第３の設計を示すものであ
る。この設計もまた、特別に設計されたリードソロモン
制御ブロックを用いることにより、作りつけのプログラ
ム可能性と再構成可能性を含むものである。このリード
ソロモン制御ブロックは、それ自身のステートマシン
と、特別なアドレス可能なレジスタのバンクと、データ
配信ネットワークと、制御論理とをもっている。この設
計は、リードソロモン符号化／復号化だけでなく追加の
処理を実装したアプリケーションを効率よく用いること
を可能とする。これら追加の処理は、従来は、ホストＤ
ＰＳやＣＰＵ、あるいは他のコプロセッサを利用してい
たものである。一例としては、従来型の復号器を採用
し、ビタビ復号化、従来の復号化さらに他の処理を用い
たアプリケーションがある。図６は、一般的なデジタル
信号プロセッサである。図６は、図７に示したものと同
様の形態で、テキサスインスツルメンツ社のＴＭ５３２
０Ｃ５４のような、一般的なデジタル信号プロセッサを
示している。組込まれたデジタル信号プロセッサは、デ
ジタル信号プロセッサの内部に接続されたＰ，Ｃおよび
Ｄバスを介して、リードソロモン符号器／復号器へイン
タフェースをとる。デジタル信号プロセッサとリードソ
ロモン符号器／復号器との間の接続と相互作用は、好ま
しくは、米国仮特許出願番号６０／０７３，６６８、１
９９８年２月４日出願、件名「効率的に接続可能なハー
ドウェアコプロセッサを有するデジタル信号プロセッ
サ」の記述に従って行う。

【００１６】本発明のこれらの３つの実装は、符号化と
復号化の両方のために設計され、単一のハードウェアに
よる解決手段をもって、様々な種類のリードソロモンコ
ードを実装するものである。所定のシステム規格に関連
する全てのパラメータは、プログラム可能である。符号
器と復号器は、互いに独立しており、送信機と受信機と
がローカルである、すなわち同一の装置の一部であるな
らば、１つのユニットの中で並行して実行することがで
きる。符号器と復号器は、完全に異なるリードソロモン
コードを実行することができる。上述したように、本発
明の実装は、最良のシステム原価のために複数のチップ
に分割されたチップセット、あるいは、リードソロモン
符号器／復号器システムのすべての要素を含んだ完全に
集積化されたチップのいずれかの形態をとることが可能
である。図４に示したもっとも単純な形態では、装置
は、それ自身のアプリケーション基盤にプログラム化さ
れ、そこでは、リセットと設定操作が実行される。図５
と図６に示した第１と第２の設計では、各々、同様の構
成をもつ、図５と図６に示したデジタル信号プロセッサ
のような標準的なホストプロセッサのために開発された
ものの派生となるようなソフトウェアが開発される。こ
のソフトウェアは、本発明のチップセットや単一のチッ
プを利用して、リードソロモン符号器／復号器システム
の極めて多岐にわたる応用のために、リードソロモン符
号器／復号器のハードウェアの全てを完全にプログラム
して再構成できるようにするものである。本発明のリー
ドソロモン符号器／復号器のプログラミングと再構成処
理は、直接的であり、符号化と復号化の操作を完全に実
行するために必要となる全ての情報とともに、アドレス
可能なレジスタをローディングすることを指示する一連
の操作に集約される。

【００１７】

【発明の実施の形態】本発明の好適な実施例のリードソ
ロモン符号器／復号器は、図４に示された独立型のリー
ドソロモン符号器／復号器である。そのシステムの基本
動作は、次の通りである。データのブロックが、データ
バスによって、外部ソースからリードソロモン符号器／
復号器に転送される。そのデータバスは、２本の物理的
なバス４００および４０１として示されているが、単一
の双方向バスであっても良い。データバス４００はデー
タ入力に対するものであり、データバス４０１はデータ
出力に対するものである。リードソロモン制御ブロック
４０３は、リードソロモン符号器／復号器の様々な機能
ブロックに向けられる命令を発生する。これらの命令
は、後述のセクションで説明する。符号化および復号化
中、ビジー信号４０２は活性である。リードソロモン符
号器／復号器のプログラム能力および再構成能力が、プ
ロセス段階の以下のシーケンスによって実行される。リ
ードソロモン制御ブロック４０３内のアドレス可能なレ
ジスタおよび符号化および復号化の両方に対してリード
ソロモン制御ブロック４０３から生ずる装置機能のすべ
てが、本発明の核心概念である。この符号化シーケンス
については、図１２を参照して本文およびフロー図形態
でさらに詳細に後述される。図１２のフロー図の参照ブ
ロック番号をここに記述する。

【００１８】符号化 （１）ＲＥＳＥＴ命令レジスタを用いて符号器をリセッ
トする（ブロック１２０１） （２）リードソロモン符号器設定レジスタを用いて符号
器を初期化する（ブロック１２０２） （３）動作可能にされた状態完了レジスタを持つＣＯＭ
ＭＡＮＤ１レジスタを用いて符号器設定命令を実行する
（ブロック１２０３） （４）ＳＴＡＴＵＳ１レジスタをリセット（ブロック１
２０４） （５）ＣＯＭＭＡＮＤ２レジスタを持つＤＭＡを用いて
データブロックを符号器データＲＡＭ０に書き込む（ブ
ロック１２０５） （６）ＣＯＭＭＡＮＤ１レジスタを用いてリードソロモ
ン符号器を実行し、状態完了信号を動作可能にさせる
（ブロック１２０６） （７）ＳＩＧＮＡＬ１レジスタをリセットし、ＥＮＣ＿
ＣＯＭＰＬＥＴＥ信号が「高」になる（ブロック１２０
７） （８）ＣＯＭＭＡＮＤ１レジスタを持つＤＭＡを用いて
符号器データＲＡＭ０からデータブロックを読み出す
（ブロック１２０８） （９）さらに多くのブロックがエンコードされようとす
る場合には（ブロック１２０９）、ステップ５から８を
繰り返す。そうでない場合には、符号化プロセスが終了
させられる（ブロック１２１０） 同様に、リードソロモン制御内のアドレス可能なレジス
タを用いて、復号化するための基本シーケンスのステッ
プが、以下の通り説明される。この復号化シーケンスに
ついては、図１３を参照して本文およびフロー図形態で
さらに詳細に後述される。図１３のフロー図の参照ブロ
ック番号をここに記述する。

【００１９】復号化 （１）ＲＥＳＥＴ命令レジスタを用いて復号器をリセッ
トする（ブロック１３０１） （２）リードソロモン復号器設定レジスタを用いて復号
器を初期化する（ブロック１３０２） （３）動作可能にされた状態完了レジスタを持つＣＯＭ
ＭＡＮＤ１レジスタを用いて復号器設定命令を実行する
（ブロック１３０３） （４）ＳＴＡＴＵＳ１レジスタをリセットする（ブロッ
ク１３０４） （５）ＣＯＭＭＡＮＤ２レジスタを持つＤＭＡを用いて
データブロックを復号器データＲＡＭ０に書き込む（ブ
ロック１３０５） （６）ＣＯＭＭＡＮＤ１レジスタを用いてリードソロモ
ン復号器を実行し、状態完了信号を動作可能にさせる
（ブロック１３０６） （７）ＳＩＧＮＡＬ１レジスタをリセットし、ＤＥＣ＿
ＣＯＭＰＬＥＴＥ信号が「高」になる（ブロック１３０
７） （８）ＣＯＭＭＡＮＤ１レジスタを持つＤＭＡを用いて
復号器データＲＡＭ０からデータブロックを読み出す
（ブロック１３０８） （９）さらに多くのブロックが復号化されようとする場
合には（ブロック１３０９）、ステップ５から８を繰り
返す。そうでない場合には、復号化プロセスが終了させ
られる（ブロック１３１０）

【００２０】以下、図４を参照してリードソロモン符号
器／復号器入力信号について説明する。 ＣＬＫ − クロック４０４の周波数は１００ＭＨｚま
たはそれ以上である。すべての入力および出力信号がＣ
ＬＫ信号と同期している。いずれの入力信号に印加され
る論理レベルも、ＣＬＫの立上りにクロックされる。 ＲＥＳＥＴ − リセット信号４０５は、装置の同期リ
セットを制御する。ＲＥＳＥＴがクロック周期に対して
低いとき、すべての内部レジスタがリセットされる。符
号器データＲＡＭ４０６、符号器指数部ＲＡＭ４０７、
復号器データＲＡＭ４０８、復号器指数部ＲＡＭ４０
９、および復号器逆数ＲＡＭ４１０は、ＲＥＳＥＴ信号
によって影響されない。 ＡＤＤＲ − ＡＤＤＲ信号４１１は、リードソロモン
符号器／復号器のアドレスバスである。１１ビットバス
に対して、リードソロモン符号器／復号器の２Ｋバイト
アドレス空間は、それぞれ１２８個のアドレスを保持す
る１６個のブロック中にマップ化される。メモリマップ
が、図１１に示されている。 ＤＡＴＡ＿ＩＮ − ＤＡＴＡ＿ＩＮ信号４００は入力
データバスである。１６ビットデータ転送が、リードソ
ロモン符号器／復号器データＲＡＭおよび初期化レジス
タに対して行われる。転送されるデータは、８ビット記
号のブロック内にある。それらの記号は、０、１、２，
３、…Ｘに順序付けられる。偶数個の記号がＤＡＴＡ＿
ＩＮ（７：０）に配置され、奇数個の記号がＤＡＴＡ＿
ＩＮ（１５：８）に配置される。８ビットデータ転送は
ＤＡＴＡ＿ＩＮ（７：０）を使用する。ＤＡＴＡ＿ＩＮ
（０）は最も重要でないビットである。 ＰＳ（バー） − プログラム空間選択信号４１２は、
リードソロモン符号器／復号器へのアクセスを制御す
る。ＰＳ（バー）が「高」であるとき、リードソロモン
符号器／復号器はアクセスされ得ない。しかし、実行命
令が前もって入力されている場合、リードソロモン符号
器／復号器は、その命令が完了するまで実行し続ける。 ＥＮ（バー） − イネーブル信号４１３は、リードソ
ロモン符号器／復号器へのアクセスを制御する。ＥＮ
（バー）が「低」のとき、リードソロモン符号器／復号
器がアクセスされ得る。しかし、実行命令が前もって入
力されている場合、リードソロモン符号器／復号器は、
その命令が完了するまで実行し続ける。 ＭＳＴＲＢ（バー） − 外部メモリアクセスストロー
ブ信号４１４は、リードソロモン符号器／復号器へのア
クセスを制御する。ＭＳＴＲＢ（バー）が「低」である
とき、リードソロモン符号器／復号器がアクセスされ得
る。ＭＳＴＲＢ（バー）が「高」であるとき、リードソ
ロモン符号器／復号器はアクセスされ得ない。しかし、
実行命令が前もって入力されている場合、リードソロモ
ン符号器／復号器は、その命令が完了するまで実行し続
ける。 Ｒ／Ｗ（バー） − 読出し／非書込み信号４１５は読
出し／書込みモード選択信号である。Ｒ／Ｗ（バー）が
「高」であるとき、リードソロモン符号器／復号器は動
作可能にされ、リードソロモン符号器／復号器は読出し
モードにあって、アドレスデータを出力する。Ｒ／Ｗ
（バー）が「低」であるとき、リードソロモン符号器／
復号器は動作可能にされ、リードソロモン符号器／復号
器は書込みモードにあって、データをアドレス位置に書
込む。

【００２１】以下、図４を参照して、リードソロモン符
号器／復号器の出力信号について説明する。 ＤＡＴＡ＿ＯＵＴ − ＤＡＴＡ＿ＯＵＴバス４０１は
データ出力バスである。１６ビットデータ転送が、リー
ドソロモン符号器／復号器データＲＡＭおよび初期化レ
ジスタから行われる。転送されるデータは、８ビット記
号のブロック内にある。それらの記号は、０、１、２，
３、…Ｘに順序付けられる。偶数個の記号がＤＡＴＡ＿
ＩＮ（７：０）に配置され、奇数個の記号がＤＡＴＡ＿
ＩＮ（１５：８）に配置される。８ビットデータ転送は
指数および逆数ＲＡＭから行われる。８ビットデータ転
送はＤＡＴＡ＿ＯＵＴ（７：０）を使用する。ＤＡＴＡ
＿ＯＵＴ（０）は最下位ビットである。 ＤＡＴＡ＿ＯＵＴ＿ＳＩＺＥ − ＤＡＴＡ＿ＯＵＴ＿
ＳＩＺＥ信号４１６は、ＤＳＰインタフェースに使用さ
れるＤＡＴＡ＿ＯＵＴバス４０１の大きさである。ＤＡ
ＴＡ＿ＯＵＴバスが８ビットである場合、ＤＡＴＡ＿Ｏ
ＵＴ＿ＳＩＺＥは「００」である。ＤＡＴＡ＿ＯＵＴバ
スが１６ビットである場合、ＤＡＴＡ＿ＯＵＴ＿ＳＩＺ
Ｅは「０１」である。 ＲＳ＿ＶＡＬＩＤ − ＲＳ＿ＶＡＬＩＤ信号４１７が
「高」であるとき、ＤＡＴＡ＿ＯＵＴバス４０１上のデ
ータは有効である。 ＲＥＡＤＹ − ＲＥＡＤＹ信号４１８は活性低信号で
ある。リードソロモン符号器／復号器がデータを送信ま
たは受信する用意があるとき、リードソロモン符号器／
復号器はこの信号を低に設定する。 ＤＥＣ＿ＣＯＭＰＬＥＴＥ − ＤＥＣ＿ＣＯＭＰＬＥ
ＴＥ信号４１９は、活性低信号である。動作可能にされ
た復号器の命令がそれらのタスクの実行を完了したと
き、リードソロモン符号器／復号器はこの信号を低に設
定する。この信号は、２つの復号器命令レジスタのそれ
ぞれによって動作可能にされ得、動作不能にされ得る。
この信号をリセットするため、論理「１」を動作可能に
された復号器信号レジスタに書込むことが要求される。 ＥＮＣ＿ＣＯＭＰＬＥＴＥ − ＥＮＣ＿ＣＯＭＰＬＥ
ＴＥ信号４２０は、活性低信号である。動作可能にされ
た符号器の命令がそれらのタスクの実行を完了したと
き、リードソロモン符号器／復号器はこの信号を低に設
定する。この信号は、２つの符号器命令レジスタのそれ
ぞれによって動作可能にされ得、動作不能にされ得る。
この信号をリセットするため、論理「１」を動作可能に
された符号器信号レジスタに書込むことが要求される。 ＤＡＴＡ＿ＶＡＬＩＤ − ＤＡＴＡ＿ＶＡＬＩＤ信号
４２１が低であるとき、ＤＡＴＡ＿ＯＵＴバス上のデー
タは有効であり、読み出されるべきＤＳＰに利用可能で
ある。ＤＡＴＡ＿ＶＡＬＩＤが高であるとき、ＤＡＴＡ
＿ＯＵＴバス上のデータは無効である。 ＦＡＩＬ − 復号器が受信コードを訂正できなかった
ことを示すため、ＦＡＩＬ信号４９２は活性になる。

【００２２】トップレベルブロック 符号器／復号器と、独立型のリードソロモン符号器／復
号器の設定および制御の両方を含み、本発明の好適な実
施例でもあるリードソロモンブロックは、図４に示され
た数個のブロックから構成される。図４の５つの型の機
能ブロックは：（ａ）リードソロモン制御ブロック４０
３、（ｂ）ガロア体符号器設定ブロック４２２およびガ
ロア体復号器設定ブロック４２３、（ｃ）符号器４５
７、（ｄ）復号器４５８および（ｅ）ＲＡＭブロック４
０６、４０７、４０８、４０９、４１０である。従来の
復号器ブロックがどのように本発明のＲＡＭおよび独特
の機能ブロックと、特にリードソロモン制御ブロック４
０３およびガロア体復号器設定ブロック４２３とインタ
フェースするかをさらに説明するために、以下に図７を
用いて、リードソロモン復号器４５８について付加的な
説明をする。最初に、ステートマシン、リードソロモン
制御ブロック４０３、およびリードソロモン符号器／復
号器ＲＡＭ４０６、４０７、４０８、４０９および４１
０について説明する。

【００２３】ステートマシン 図４に示されたリードソロモン制御ブロック４０３、ガ
ロア体符号器設定ブロック４２２、ガロア体復号器設定
ブロック４２３、符号器４５７および復号器４５８のブ
ロックのそれぞれは、ステートマシンを含む。ステート
マシンフローは、図８に説明されている。ステートマシ
ンは４つの状態、すなわち、アイドル８０１、開始８０
２、実行８０３、および復号化８０４を持つ。ブロック
がアイドル状態８０１にある間、そのブロックは何もせ
ず、ビジーおよび復号化信号が不活性状態にある。開始
信号が活性になると、ステートマシンは開始状態８０２
に移動する。開始状態中、ビジー信号は活性になる。１
クロック周期後に、ステートマシンは実行状態８０３に
なる。実行状態中、ビジー信号は活性のままである。ま
た、リードソロモンブロックはその機能を実行してい
る。例えば、リードソロモン符号器ブロックは、符号器
機能を実行しているだろう。実行状態８０３は、有限数
のクロック周期の間続行する。最後の実行状態中、復号
化信号は活性になる。復号化信号が活性になると、これ
は、このブロックがその実行を完了したことを次のブロ
ックに知らせる。復号化状態８０４が、次に１クロック
周期の間実行される。デコード状態８０４中、ビジーお
よび復号化信号が不活性になる。最後に、ステートマシ
ンはアイドル状態８０１に戻る。状態信号が再び不活性
になるまで、アイドル状態８０１に留まる。このステー
トマシンのフローは、各ブロックを実行するのに何クロ
ック周期かかるかの知識なしに複数のブロックをカスケ
ード接続させることができる。

【００２４】リードソロモン制御ブロック リードソロモン制御ブロック４０３は、図９に示されて
いる。リードソロモン制御ブロック４０３の目的は、外
部装置とリードソロモン符号器／復号器との間のインタ
フェースを制御することにある。ＤＡＴＡ＿ＩＮバス９
００は、外部装置からの入力データバスである。ＡＤＤ
Ｒバス９１１は、外部プログラム源、ＤＳＰまたはＣＰ
Ｕ装置からの外部アドレス源である。リードソロモン制
御ブロック４０３は、符号器および復号器の両方に対す
る設定レジスタ、命令および状態レジスタを含んでいる
すべてのアドレス可能なレジスタ９１２を含む。リード
ソロモン制御ブロック４０３は、リードソロモン符号器
／復号器内で使用するための外部アドレス９１１の変換
のためのアドレス発生器９１３、ステートマシン９１
４、およびリードソロモン制御論理９１６も含む。適当
な命令が発せられると、リードソロモン制御ブロック４
０３が、符号器＿設定＿信号９２１、符号器＿開始信号
９２２、復号器＿設定＿信号９２３、および復号器＿開
始信号９２４を駆動する。（ＤＳＰまたはＣＰＵのいず
れかである）外部ソースからのＤＡＴＡ＿ＩＮバス９０
０上のデータは、リードソロモン制御ブロックデータ配
分インタフェース９１５を介して、データＲＡＭに書込
まれまたはそれから読み出される。リードソロモン制御
ブロック４０３はすべての要求されるＲＡＭ制御信号９
４１、９４２、９４３、９４４および９４５を発生す
る。アドレス発生器９１３は、リードソロモン符号器／
復号器のインタフェースに対して、必要な如何なるアド
レス変換も実行する。ＲＳ＿制御＿アドレス信号９１８
は、ＲＡＭアドレスをすべての符号器および復号器ＲＡ
Ｍに送る。

【００２５】リードソロモン制御ブロック４０３は、リ
ードソロモン復号器４５８から入力を受信する。これら
の信号は、リードソロモン復号器４５８からのＢＵＳＹ
ＤＥＣ信号９９１および失敗信号９９２（図７の７０
２および７７８）を含む。リードソロモン制御ブロック
４０３は、関連のアドレス発生器情報およびレジスタ記
憶プログラム、命令、信号、およびアドレス可能なレジ
スタのバンク内の状態情報およびステートマシンの条件
を用いて、ガロア体符号器設定ブロック、ガロア体復号
器設定ブロック、符号器、復号器およびすべての符号器
および復号器ＲＡＭに対して制御信号を発生する。デー
タ分配器からのデータは、リードソロモン制御ブロック
４０３ＤＡＴＡ＿ＯＵＴ＿ＥＮＣ／ＤＥＣバス９０２を
介してリードソロモン符号器／復号器ブロックに送ら
れ、ＤＡＴＡ＿ＲＥＴＵＲＮバス９０３を介してリード
ソロモン制御ブロック４３０に戻される。処理されたデ
ータは、ＤＡＴＡ＿ＯＵＴバス９０１を介して外部装置
に送られる。リードソロモン制御ブロック４０３の入力
／出力信号は、以下の表２に記入されている。

【表２】

【００２６】リードソロモン符号器／復号器ＲＡＭ リードソロモン符号器／復号器は、７個のＲＡＭ、すな
わち１００６ａ、１００６ｂ、１００７、１００８ａ、
１００８ｂ、１００９、および１０１０を含む。これら
は、図４のＲＡＭ４０６、４０７、４０８、４０９、お
よび４１０に対応し、図１０ａに示される。この事例で
は２つの型のＲＡＭがある。この第１の型は、２５６ｘ
８ビットのＲＡＭである。この第１の型のＲＡＭは、２
５６バイトの番地を含み、図１０ｂに示されている。こ
の第１の型のＲＡＭは、符号器指数部ＲＡＭ、復号器指
数部ＲＡＭ、および復号器逆数ＲＡＭ用に使用される。
符号器指数部ＲＡＭは、符号器ＳＥＴＵＰ命令によって
初期化される。復号器指数部ＲＡＭは、復号器ＳＥＴＵ
Ｐ命令によって初期化される。全部で３個のこれらのＲ
ＡＭは、図１１に示された、それらのアドレスを指定す
ることによって読み出される。このメモリは８ビットモ
ードのみを有する。図１０ｃは、１２８ｘ８ビットｘ２
のＲＡＭである第２の型のＲＡＭを示す。この第２の型
のＲＡＭは、４個のデータＲＡＭ用に使用される。その
ＲＡＭは、８ビットモードと１６ビットモードの両方を
持つ。リードソロモン符号器／復号器が、符号化してい
るか復号化している間、その８ビットモードがデータ転
送用に使用される。１６ビットモードは、リードソロモ
ン符号器／復号器インタフェースを使用するデータ転送
用に使用される。この１６ビットモードは、この実施例
のＤＳＰ外部メモリインタフェースに対し最大データ帯
域幅を与える。１６ビットモード中に、ＡＤＤＲ（０）
は、どのメモリがどのデータを受信するかを制御する。
ＤＡＴＡ＿ＩＮ（１５：０）および ＤＡＴＡ＿ＯＵＴ
（１５：０）バスは、偶数番記号がビット（７：０）に
置かれ、奇数番記号がビット（１５：８）に置かれるこ
とを要求する。これは、１６ビットモードではＲＡＭ０
がすべての偶数個の記号を含み、ＲＡＭ１がすべての奇
数個の記号を含むことを意味する。

【００２７】ガロア体符号器設定ブロック 図４に示されたガロア体符号器設定ブロック４２２の入
力／出力信号は、表３に記入されている。

【表３】 すべてのリードソロモン符号器設定レジスタが初期化さ
れた後、このガロア体符号器設定ブロック４２３は実行
準備可である。リードソロモン制御ブロック４０３が、
このブロックの開始信号であるＧＦ＿ＥＮＣ＿ＳＥＴＵ
Ｐ信号４４２を駆動する。開始信号は、１クロック周期
の間活性である。一度、このブロックのステートマシン
が実行状態に入ると、このブロックは符号器指数部ＲＡ
Ｍを初期化し、γ係数を計算する。その実行状態中、ビ
ジー信号は活性である。指数部ＲＡＭ４０６の初期化
は、ＧＦおよびｐ（ｘ）に依存する。そのアルゴリズム
は次式で示される。

【数１０】ｄ_i+1 ＝ ２ ｘ ｄ_i

【００２８】ここで、ｄは指数部ＲＡＭであり、ｉはｉ
＝０からＧＦ−１までのアドレスの指数である。初期デ
ータｄ₀は、１の値に設定される。ＧＦ繰返し後、残り
のＲＡＭアドレス、ＧＦから２５５、がゼロに設定され
る。ＲＡＭの初期化を行うため、２５６クロック周期が
必要である。指数部ＲＡＭが初期化された後、生成多項
式が発生される。その生成多項式は、以下に定義される
γ係数γ（ｘ）を含む。

【数１１】 ここで、ｊ_oは、γ（ｘ）の結果を変えるために使用さ
れる整数であり、展開によって次式が与えられる。

【数１２】

【００２９】ガロア体復号器設定ブロック 図４に示されたガロア体復号器設定ブロック４２２の入
力／出力信号は、表４に記入されている。

【表４】 すべてのリードソロモン符号器設定レジスタが初期化さ
れた後、このガロア体符号器設定ブロック４３２は実行
準備可である。リードソロモン制御ブロック４０３が、
このブロックの開始信号であるＧＦ＿ＤＥＣ＿ＳＥＴＵ
Ｐ信号４３２を駆動する。この開始信号は、１クロック
周期の間活性である。一度、このブロックのステートマ
シンが実行状態に入ると、このブロックは復号器指数部
ＲＡＭ４０９を初期化し、指数係数を計算し、β係数を
計算し、復号器逆数ＲＡＭ４１０を初期化する。その実
行状態中、ビジー信号は「高」である。指数部ＲＡＭの
初期化は、ＧＦおよびｐ（ｘ）に依存する。そのアルゴ
リズムは次式で示される。

【数１３】ｄ_i+1 ＝ ２ ｘ ｄ_i

【００３０】ここで、ｄは指数部ＲＡＭであり、ｉはｉ
＝０からＧＦ−１までの指数部ＲＡＭアドレスである。
初期データｄ₀は、１の値に設定される。ＧＦ繰返し
後、残りのＲＡＭアドレス、ＧＦから２５５、が「０」
に設定される。ＲＡＭの初期化を行うため、２５６クロ
ック周期が必要である。指数係数は、指数部ＲＡＭの最
初のｔ個の要素である。指数部ＲＡＭが初期化されてい
る間、最初のｔ個の係数が記憶される。このことは、い
かなる余分なクロック周期も必要としない。指数係数
は、シェン検索動作中に必要とされる。β係数が次に計
算される。そのβ係数は、シンドロームアキュムレータ
によって使用される。βの値は、以下に与えられる。

【数１４】β_i ＝ ｄ_i+jo

【００３１】ここで、ｄ_i+joは、その指数アドレスにお
けるデータであり、ｉ＋ｊ_oは、ｉ＝０から２ｔ−１に
対する指数部ＲＡＭアドレスに等しい。次に、βレジス
タは、（２ｔ−１）＜ｉ＜２０に対してゼロに設定され
なければならない。２０が、ｔ＝１０の符号に対するβ
係数の数である。このステップに、２０クロック周期か
かる。ガロア体符号器設定ブロック４２３の他のタスク
は、復号器逆数ＲＡＭ４１０を初期化することにある。
ガロア体のオペランドの逆数を見つけるために、その逆
数、ＡｘＢ＝１（ここでＢ＝Ａ^-1）を見つける必要があ
る。このアルゴリズムは、繰返し法である。

【００３２】リードソロモン符号器および符号器ＲＡＭ 独立型のリードソロモン符号器ブロック４５７が、図４
にある。開始信号４３５および符号器設定信号４３１
は、リードソロモン制御ブロック４０３から来る。その
符号器設定信号は、ＧＦ、ｐ（ｘ）、ｎ、ｋ、ｘｔｅｎ
ｄ、およびｓｅ＿ｍｕｌｔから成る。２０個のγ信号４
３６は、ガロア体符号器設定ブロック４２２から来る。
開始信号は、ステートマシンからの入力であり、ビジー
信号４３７はステートマシンへの出力である。符号器デ
ータＲＡＭ４０６、４０７は、符号器ブロック４５７か
ら次の信号を受信する。ＲＡＭイネーブル信号、ＲＡＭ
Ｒ／Ｗ、ＲＡＭデータ入力、ＲＡＭデータ出力および
ＲＡＭアドレス。リードソロモン符号器ブロック４５７
は、符号器データＲＡＭからデータを読出し、符号器デ
ータＲＡＭにデータを書き込む。一度、符号器設定信号
が初期化され、符号器ガロア体設定命令が完了すると、
リードソロモン符号器が準備可になる。リードソロモン
符号器ブロック４５７の機能は、ｃ（ｘ）を計算するこ
とである。システム符号に対して、ｕ（ｘ）は以下のよ
うに定義される。

【数１５】 γ（ｘ）は、以下のように定義される。

【数１６】 ｊ_oは整数であり、γ（ｘ）の結果を変えるために使用
される。符号はシステム的であるので、リードソロモン
符号器ブロック４５７は、多項式除算残を計算する必要
がある。その残りは、パリティチェック多項式と呼ばれ
る。上述の式は、２０個のパリティチェックレジスタで
実施される。２０個のレジスタは、ｔ＝１０個の符号に
対して必要であり、２ｔ個のパリティ記号が必要とされ
る。

【００３３】リードソロモン復号器および復号器ＲＡＭ リードソロモン復号器ブロック４５８について、図７を
参照して詳細に説明する。ここでは、この実施に適合さ
れた多くの従来のブロック（ＲＡＭおよび復号器ブロッ
ク）と本発明の重要なリードソロモン制御ブロック４０
３間のインタフェースより詳しく説明する。開始信号７
１１はステートマシンからの入力であり、ビジー信号７
０２はステートマシンへの出力である。復号器設定信号
ＤＥＣ＿ＳＥＴＵＰ４４２は、リードソロモン制御ブロ
ック４０３から来る。これらは、ＧＦ、ｐ（ｘ）、ｎ、
ｋ、ｘｔｅｎｄ、およびｊ₀を含む。β信号４４３およ
び指数信号４４４は、ガロア体設定ブロック４２３から
来る。β信号７４３は、２０個の要素を持つバスであ
り、指数信号７４４は、１０個の要素を持つバスであ
る。これはｔ＝１０特定設計性能による。β信号７４３
は、シンドロームアキュムレータによって使用される。
指数信号７４４は、シェン検索ブロック３１６によって
使用される。リードソロモン復号器ブロック４２３は、
データＲＡＭ７０８からデータを読出し、データＲＡＭ
７０８にデータを書き込む。リードソロモン復号器ブロ
ック４２３は、指数部ＲＡＭ７０９および逆数ＲＡＭ７
１０から読み出すだけである。これらの３個のＲＡＭの
制御信号は、リードソロモン復号器ブロック４５８の入
出力信号に含まれる。リードソロモン復号器は、失敗す
ることがある。従って、失敗信号７７８が、リードソロ
モン復号器ブロック４５８の出力として含まれる。一
度、復号器設定信号が初期化され、復号器ガロア体設定
命令が完了すると、リードソロモン復号器が準備可にな
る。

【００３４】図７は、主要信号の接続を示す。各ブロッ
クは、図３に示されるように、直列に実行される。シン
ドロームアキュムレータは、リードソロモン復号器開始
信号７１１を受信し、実行を開始する。シンドロームア
キュムレータビジー信号７６１は、実行中活性である。
他のブロックは、アイドル状態にある。シンドロームア
キュムレータが終了すると、復号器信号７２４は１クロ
ック周期の間活性になる。ユークリッド配列ブロック３
１５この信号をその開始信号７２４として取り扱う。ユ
ークリッド配列ブロック３１５はその機能を実行し、他
のブロックはアイドル状態にある。この動作シーケンス
は、誤り加算ブロック３１９が完了するまで繰り返す。
これら５個のブロックの実行中、リードソロモン復号器
ビジー信号７０２は活性である。リードソロモン復号器
ビジー信号７０２は、復号器ブロックからの５個の個別
のビジー信号の論理和である。このリードソロモン復号
器ビジー信号７０２は、リードソロモン符号器／復号器
から外部装置すなわちＤＳＰへの出力である。この信号
は、外部装置すなわちＤＳＰに、リードソロモン符号器
／復号器が受信した符号語を復号化していることを知ら
せる。

【００３５】リードソロモン復号器のタスクは、受信し
た符号語ｒ（ｘ）を処理し、誤り多項式ｅ（ｘ）を発生
し、ｔ個の誤りを訂正し、復号化された符号語ｉ’
（ｘ）を出力する。ｒ（ｘ）にはｎ個の記号があり、
ｉ’（ｘ）にはｋ個の記号がある。誤り多項式は、以下
の通り定義される。

【数１７】 ここで、Ｍ_iは、誤りの大きさであり、Ｐ_iは誤り位置で
ある。

【００３６】シンドロームアキュムレータブロック シンドロームアキュムレータブロック３１２の入力／出
力信号は、表５に記入されている。

【表５】 シンドロームアキュムレータは、復号化データＲＡＭか
らデータを読み出す。データＲＡＭ制御信号は、アドレ
スおよびイネーブルから成る。データＲＡＭ入力は、受
信した多項式からのデータである。シンドロームアキュ
ムレータは、図７にｓ（ｘ）７７０とラベル付けされた
シンドロームアドレスを計算する。２０個のシンドロー
ムレジスタがある。ｒ（ｘ）のすべての要素を処理した
後、ｒ（ｘ）内に誤りが存在するかどうかを決定するた
めに、シンドローム値が使用される。すべてのシンドロ
ーム値がゼロであれば、そのときは誤りが発生していな
い。シンドロームを決定するための式は、ｉ＝０から２
ｔ−１までに対して次の通りである。

【数１８】 ｓ（ｉ）＝ｓ（ｉ）ｘ ｂ（ｉ）＋ ＤＡＴＡ

【００３７】ユークリッド配列ブロック ユークリッド配列ブロック３１５の入力／出力信号が、
表６に記入されている。

【表６】 開始信号は、ステートマシンからの入力であり、ビジー
信号は、ステートマシンへの出力である。復号器設定信
号は、、ＧＦ、ｐ（ｘ）、およびｔから成る。これらの
信号は、リードソロモン制御ブロック４０３に記憶され
る。ユークリッド配列ブロック３１５は、復号器逆数Ｒ
ＡＭを読出し、このデータ信号は、図７に７９３として
ラベル付けされている。逆数ＲＡＭ信号は、データ、ア
ドレス、およびイネーブルである。ｓ（ｘ）信号は、２
０個の記号から成り、シンドロームアキュムレータブロ
ックに記憶される。ユークリッド配列ブロック３１５の
機能は、Λ（ｘ）とΛ（ｘ）の度合い７８１、Ω（ｘ）
とΩ（ｘ）の度合い７８２を計算することである。Λ
（ｘ）は、次の形態をしている。

【数１９】 そして、Ω（ｘ）は、次の形態をしている。

【数２０】 Λ（ｘ）の度合いは、ｖに等しく、Ω（ｘ）の度合い
は、ｖ−１に等しい。このｖは、ｒ（ｘ）における誤り
数に等しく、適切な符号化に対してはｖ£ｔであ
る。

【００３８】シェン検索ブロック シェン検索ブロック３１６の入力／出力信号が、表７に
記入されている。

【表７】 開始信号７８４は、ステートマシンからの入力であり、
ビジー信号７６３は、ステートマシンへの出力である。
復号器設定信号は、、ＧＦ、ｐ（ｘ）、ｎ、ｔおよびｘ
ｔｅｎｄから成る。これらの信号は、リードソロモン制
御ブロック４０３に記憶される。シェン検索ブロック３
１６は、復号器指数部ＲＡＭブロックを読み出す。指数
部ＲＡＭ信号は、データ、アドレス、およびイネーブル
である。ＥＸＰＯＮＥＮＴ信号は、１０個の記号から成
り、ガロア体復号器設定ブロックに記憶される。ΛとΛ
の度合いとは、ユークリッド配列ブロック３１５によっ
て発生される。シェン検索ブロック３１６の機能は、ゼ
ロ信号Ｘ（ｘ）７８８および誤り位置Ｐ（ｘ）７９０を
発生することである。Ｘ（ｘ）７８８は、フォーニーブ
ロック３１８によって使用され、Ｐ（ｘ）７９０は、誤
り加算ブロックによって使用される。シェン検索ブロッ
ク３１６は、失敗信号７７８によって失敗をユーザに知
らせる。

【００３９】フォーニーブロック フォーニーブロック３１８の入力／出力信号が、表８に
記入されている。

【表８】 開始信号７８５は、ステートマシンからの入力であり、
ビジー信号７６４は、ステートマシンへの出力である。
復号器設定信号は、ＧＦ、ｐ（ｘ）、およびｊ ₀から成
る。これらの信号は、リードソロモン制御ブロック４０
３に記憶される。フォーニーブロック３１８は、図７に
ＲＥＣＩＰとラベル付けされた復号器逆数ＲＡＭブロッ
クを読み出す。逆数ＲＡＭ信号は、データ、アドレス、
およびイネーブルである。ＥＸＰＯＮＥＮＴ信号は、１
０個の記号から成り、ガロア体復号器設定ブロック４２
３に記憶される。Λ（ｘ）、Λ（ｘ）の度合い、Ω
（ｘ）およびΩ（ｘ）の度合いは、ユークリッド配列ブ
ロック３１５によって発生される。Ｘ（ｘ）およびゼロ
は、シェン検索ブロック３１６によって発生される。フ
ォーニーブロック３１８は、誤りマグニチュードＭ
（ｘ）を発生する。Ｍ（ｘ）は、ｉ＝１からｖに対し
て、次式によって定義される。

【数２１】 誤り加算ブロック 誤り加算ブロック３１９の入力／出力信号が、表９に記
入されている。

【表９】 開始信号７８６は、フォーニーブロック３１８からの入
力であり、ビジー信号７６５は、ステートマシンへの出
力である。復号器設定信号は、ｎおよびｔから成る。こ
れらの信号は、リードソロモン制御ブロック４０３に記
憶される。誤り加算ブロック３１９は、復号器ＲＡＭか
らデータ読み出し、復号器ＲＡＭにデータを書込む。デ
ータＲＡＭ信号は、ＲＡＭデータ入力７９６、ＲＡＭデ
ータ出力７９８、ＲＡＭアドレス７５１、ＲＡＭイネー
ブル７５２、およびＲＡＭ読み出し／書き込み制御であ
る。シェン検索ブロック３１６からの誤り位置Ｐ（ｘ）
およびフォーニーブロック３１８からの誤りマグニチュ
ードＭ（ｘ）７８９は、誤り加算ブロック３１９に入力
される。失敗信号７７８は、シェン検索ブロック３１６
およびフォーニーブロック３１８からの失敗信号の論理
和である。誤り加算ブロック３１９の機能は、Ｍ（ｘ）
をロケーションｎ−１−Ｐ（ｉ）で復号器ＲＡＭに記憶
されたデータに加算することである。これは、ｉ＝０か
らｔ−１までのすべてのｉに対して繰り返される。失敗
信号が活性である場合には、ゼロの値がＲＡＭ内のデー
タに加算される。

【００４０】プログラム能力および再構成能力 本発明について実施例を説明したが、本発明は、図４、
図５または図６のいずれかのアーキテクチャに含まれ
る。プログラミングを容易にするとともに、再構成化に
柔軟性を持たせるため、リードソロモン命令のセット、
すなわちアドレス可能なレジスタからの動作手順に対す
る実行命令と初期化命令の両方を低減させることが望ま
しい。このことにより、極めて簡単なプログラミングが
可能になり、必要なユーザ入力が、符号器／復号器に、
符号列につき４個の信号入力に基づいて一連の動作を実
行させるための簡単な符号になる。これらの信号入力
は、ＥＮ、Ｒ／Ｗ（バー）、ＡＤＤＲ、およびＤＡＴＡ
＿ＩＮである。 リードソロモンアドレスマップ 本発明のリードソロモン符号器／復号器は、好ましく
は、ＡＤＤＲ（１０：０）バスによって制御される２Ｋ
のアドレス領域を使用する。図１１の表に示されている
ように、２Ｋのアドレス領域は、１６個の１２８サイズ
ロケーションに分割される。メモリマップ内の１６個の
領域は、図１１の表に示されているように、８または１
６ビットデータのいずれかをアクセスする。ＡＤＤＲバ
スの１１ビットは、図１１の表に定義されている。ＡＤ
ＤＲ（６：０）は、符号器と復号器の両方に対して個々
のレジスタを定義する。図１１の表は、レジスタアドレ
スを示す。 リードソロモン命令 リードソロモン命令は、符号器の設定命令、復号器の設
定命令、符号器の実行命令、および復号器の実行命令
の、４つの型の命令から成る。設定命令は、次のレジス
タ（これらのレジスタのアドレスは、図１１に与えられ
ている）を初期化するよう働く。

【００４１】リードソロモン符号器設定レジスタ １．ＧＦ − このレジスタは、符号化に使用されるガ
ロア体を含む。ＧＦの有効値は、８、１６、３２、６
４、１２８、および２５６である。 ２．ＰＰＯＬＹ − このレジスタは、符号器用の原始
多項式ｐ（ｘ）を含む。例えば、ＧＦ（２５６）に対し
て、ｐ（ｘ）は２８５。これは、次式に対応する。

【数２２】 ｐ（ｘ）＝ｘ⁸ ＋ ｘ⁴ ＋ ｘ³ ＋ ｘ² ＋ １ ３．Ｎ − このレジスタは、符号器に対してｎ個であ
る。このｎは、チャンネル符号語ｃ（ｘ）における記号
数である。通常のリードソロモン符号に対しては、ｎ＝
ＧＦ−１である。有効値は、短縮符号に対して、３から
ＧＦ−２までの範囲にある。単一の拡張語に対しては、
有効値はＧＦに等しい。 ４．Ｋ − このレジスタは、符号器に対してｋ個であ
る。このｋは、ソース符号語ｉ（ｘ）における記号数で
ある。ｋ＜ｎおよびｋ＝ｎ−２ｔの場合、有効値は１か
ら２５３までの範囲にある。 ５．ＸＴＥＮＤ − このレジスタは、リードソロモン
符号化の型を特定する。１の値は、単一の拡張語に等し
く、０の値は、通常の、短縮語に等しい。 ６．Ｊ０ − このレジスタは、次式で使用される符号
器の生成多項式ｊ₀を定義するために使用される。ｊ₀の
有効値は、０から２までの範囲にある。ここで、

【数２３】 ７．ＳＥ＿ＭＵＬＴ − このレジスタは、単一の拡張
語で使用される初期の単一拡張乗算器レジスタを含む。
有効値は、適切なガロア体のどの有効記号にも等しい。
単一の拡張語が使用されない場合には、このレジスタは
“０”に設定される。

【００４２】リードソロモン復号器設定レジスタ １．ＧＦ − このレジスタは、復号化に使用されるガ
ロア体を含む。ＧＦの有効値は、８、１６、３２、６
４、１２８、および２５６である。 ２．ＰＰＯＬＹ − このレジスタは、復号器用の原始
多項式ｐ（ｘ）を含む。例えば、ＧＦ（２５６）に対し
て、ｐ（ｘ）は３６１。これは、次式に対応する。

【数２４】 ｐ（ｘ）＝ｘ⁸ ＋ ｘ⁶ ＋ ｘ⁵ ＋ ｘ³ ＋ １ ３．Ｎ − このレジスタは、符号器に対してｎ個であ
る。このｎは、受信符号語ｒ（ｘ）における記号数であ
る。通常のリードソロモン符号に対しては、ｎ＝ＧＦ−
１である。有効値は、短縮符号に対して、３からＧＦ−
２までの範囲にある。単一の拡張語に対しては、有効値
はＧＦに等しい。 ４．Ｋ − このレジスタは、符号器に対してｋ個であ
る。このｋは、ソース符号語ｉ（ｘ）における記号数で
ある。ｋ＜ｎおよびｋ＝ｎ−２ｔの場合、有効値は１か
ら２５３までの範囲にある。 ５．Ｔ − このレジスタは、復号器用にｔ個を含む。
このｔは、受信符号語ｒ（ｘ）における誤り数である。
有効値は、１から１０までの範囲にあり、ｔ＝（ｎ−
ｋ）／２である。 ６．ＸＴＥＮＤ − このレジスタは、リードソロモン
符号化の型を特定する。１の値は、単一の拡張語に等し
く、０の値は、通常の、短縮語に等しい。 ７．Ｊ０ − このレジスタは、次式で使用される復号
器用の生成多項式を定義するために使用される。復号化
シンドロームアキュムレータは、ｊ₀を使用し、次式に
係るγ（ｘ）を発生する。

【数２５】 リードソロモン符号器およびリードソロモン復号器の実
行命令は、以下の通りである。

【００４３】リードソロモン命令の説明 １．ＥＸＥＣＵＴＥ０ − リードソロモン符号器／復
号器は、リードソロモン符号化またはリードソロモン復
号化のいずれかを実行する。機能ブロックは、符号器デ
ータＲＡＭまたは復号器データＲＡＭのいずれかに記憶
されたデータを使用する。 ２．ＢＬＫ＿ＷＲ０ − データのＤＭＡブロック転送
は、データＲＡＭに書き込まれる。ｋ個の記号が符号器
ＲＡＭ０に書込まれるか、またはｎ個の記号が復号器デ
ータＲＡＭに書き込まれる。データは、一度に１６ビッ
ト転送される。バスビットＤＡＴＡ＿ＩＮ（７：０）は
偶数個の記号を含み、バスビットＤＡＴＡ＿ＩＮ（１
５：８）は奇数個の記号を含む。例えば、最初の４個の
データ記号は、ｓ（０）、ｓ（１）、ｓ（２）、および
ｓ（３）にラベル付けされる。各記号は、８ビットを含
む。最初の１６ビットデータ転送は、ｓ（１）ｓ（０）
である。２番目の１６ビット転送は、ｓ（３）ｓ（２）
である。 ３．ＢＬＫ＿ＷＲ０＿ＥＸ０ − データのＤＭＡブロ
ック転送は、データＲＡＭ０に書き込まれる。ｋ個の記
号が符号器ＲＡＭ０に書込まれるか、またはｎ個の記号
が復号器ＲＡＭに書き込まれる。データは、一度に１６
ビット転送される。バスビットＤＡＴＡ＿ＩＮ（７：
０）は偶数個の記号を含み、バスビットＤＡＴＡ＿ＩＮ
（１５：８）は奇数個の記号を含む。データ転送の直後
に、符号器または復号器が、データＲＡＭ０内のデータ
を用いて実行を開始する。 ４．ＢＬＫ＿ＲＤ０ − データのＤＭＡブロック転送
は、データＲＡＭ０から読み出される。（ｎ−ｋ）個の
記号が復号器ＲＡＭ０から読み出される。データは、一
度に１６ビット転送される。バスビットＤＡＴＡ＿ＩＮ
（７：０）は偶数個の記号を含み、バスビットＤＡＴＡ
＿ＩＮ（１５：８）は奇数個の記号を含む。ｎまたはｋ
が奇数である場合には、余分なクロック周期を必要とす
る。例えば、リードソロモン（２５５、２３５）符号が
次の符号化パリティ記号、ｓ（２５３）およびｓ（２５
４）を持つ。データバス上に出力される最初の１６ビッ
トＤＡＴＡ＿ＯＵＴ（１５：０）は、ｓ（２５３）、ｓ
（２５２）である。次のデータ出力は、ｓ（２５５）、
ｓ（２５４）である。 ５．ＥＸＥＣＵＴＥ１ − リードソロモン符号器／復
号器は、リードソロモン符号化またはリードソロモン復
号化のいずれかを実行する。機能ブロックは、符号器デ
ータＲＡＭ１または復号器データＲＡＭ１のいずれかに
記憶されたデータを使用する。 ６．ＢＬＫ＿ＷＲ１ − データのＤＭＡブロック転送
は、復号器ＲＡＭ１に書き込まれる。ｋ個の記号が符号
器ＲＡＭ１に書込まれるか、またはｎ個の記号が復号器
ＲＡＭ１に書き込まれる。データは、一度に１６ビット
転送される。バスビットＤＡＴＡ＿ＩＮ（７：０）は偶
数個の記号を含み、バスビットＤＡＴＡ＿ＩＮ（１５：
８）は奇数個の記号を含む。 ７．ＢＬＫ＿ＷＲ１＿ＥＸ１ − データのＤＭＡブロ
ック転送は、データＲＡＭ１に書き込まれる。ｋ個の記
号が符号器ＲＡＭ１に書込まれるか、またはｎ個の記号
が復号器ＲＡＭ１に書き込まれる。データは、一度に１
６ビット転送される。バスビットＤＡＴＡ＿ＩＮ（７：
０）は偶数個の記号を含み、バスビットＤＡＴＡ＿ＩＮ
（１５：８）は奇数個の記号を含む。データ転送の直後
に、符号器または復号器が、データＲＡＭ１内のデータ
を用いて実行を開始する。 ８．ＢＬＫ＿ＲＤ１ − データのＤＭＡブロック転送
は、データＲＡＭ１から読み出される。（ｎ−ｋ）個の
記号が符号器ＲＡＭ１から読み出されるか、ｋ個の記号
が復号器ＲＡＭ１から読み出される。データは、一度に
１６ビット転送される。バスビットＤＡＴＡ＿ＩＮ
（７：０）は偶数個の記号を含み、バスビットＤＡＴＡ
＿ＩＮ（１５：８）は奇数個の記号を含む。ｎまたはｋ
が奇数である場合には、余分なクロック周期を必要とす
る。 ９．ＳＥＴＵＰ − この命令は、符号器または復号器
設定ルーチンのいずれかを開始させる。符号器設定ルー
チンは、符号器指数部ＲＡＭ、およびγ多項式を初期化
する。復号器設定ルーチンは、復号器指数部ＲＡＭ、復
号器逆数ＲＡＭ、β多項式、およびｅｘｐ多項式を初期
化する。

【００４４】リードソロモン命令レジスタ 符号器および復号器の両方とも３個の命令レジスタを有
する。これらは、ＣＯＭＭＡＮＤ１レジスタ、ＣＯＭＭ
ＡＮＤ２レジスタおよびＲＥＳＥＴレジスタである。命
令レジスタの選択は、ＡＤＤＲバスを介して行われる。
命令レジスタに書込まれるデータは、ＤＡＴＡ＿ＩＮバ
スからのものである。命令レジスタから読み出されるデ
ータは、ＤＡＴＡ＿ＯＵＴバスに送られる。符号器ＲＥ
ＳＥＴレジスタまたは復号器ＲＥＳＥＴレジスタのいず
れかへの書き込みによって、そのそれぞれの符号器また
は復号器がリセットされる。リセットは１クロック周期
の間活性である。符号器とデコードの両方に対する２つ
の命令レジスタは、６ビットレジスタである。命令レジ
スタの下位４ビットは、命令動作符号に対応する。命令
ビット４は、イネーブル状態完了信号に対応し、命令ビ
ット５は、イネーブル状態完了レジスタに対応する。状
態完了信号は、ハードウエア割り込みに対して使用さ
れ、状態完了レジスタは、ソフトウエア割り込みまたは
ポーリングに対して使用される。ＣＯＭＭＡＮＤ１レジ
スタは、すべての命令を実行できる。ＣＯＭＭＡＮＤ２
レジスタは、ＤＭＡブロック転送命令のみを実行でき
る。両方の命令レジスタは、それらの１つだけがＤＭＡ
ブロック転送を実行している限り、同時に実行してい
る。これは１つだけのＤＡＴＡ＿ＩＮバスおよび１つだ
けのＤＡＴＡ＿ＯＵＴバスがあるためである。符号器Ｃ
ＯＭＭＡＮＤ１レジスタおよび復号器ＣＯＭＭＡＮＤ１
レジスタの両方は、同時にＥＸＥＣＵＴＥ命令を実行で
きる。符号器ＣＯＭＭＡＮＤ２レジスタまたは復号器Ｃ
ＯＭＭＡＮＤ２レジスタのいずれかが、ＤＭＡブロック
転送を実行できる。このことは、リードソロモン符号器
／復号器が同時に３つの機能を実行できる。ＤＳＰがＤ
ＭＡブロック転送を実行しているときはいつでも、その
ＤＳＰはアドレスバスをＤＭＡアドレスを指すように変
更する必要がある。ＤＭＡアドレスは、符号器に対して
０ｘ０００であり、復号器に対して０ｘ４００である。

【００４５】リードソロモン命令状態 外部装置が、状態レジスタを読み出すことによって、リ
ードソロモン符号器／復号器の実行状態を判定する。Ｓ
ＴＡＴＵＳ１レジスタは、ＣＯＭＭＡＮＤ１レジスタに
対応し、ＳＴＡＴＵＳ２レジスタは、ＣＯＭＭＡＮＤ２
レジスタに対応する。符号器と復号器の両方とも、これ
ら２つのレジスタを有する。状態レジスタは、“０”を
それぞれの命令レジスタのイネーブル状態完了レジスタ
ビットに書込むことによって、動作可能にされる。命令
レジスタ（５：０）内には６個のビットがあり、イネー
ブル状態完了レジスタビットは、ビット５である。ＳＴ
ＡＴＵＳレジスタの１つにおける“１”の値は、その機
能（符号化または復号化）の命令が完了していないか、
またはイネーブル状態完了レジスタが動作可能にされな
かったことを示す。イネーブル状態完了レジスタが動作
可能にされた場合には、命令が実行を完了したときに
“０”がＳＴＡＴＵＳレジスタに書込まれる。イネーブ
ル状態完了レジスタが動作可能にされなかった場合に
は、完了状態が与えられないことになる。ＳＴＡＴＵＳ
レジスタがリセットされるまで、そのＳＴＡＴＵＳレジ
スタは“０”になっている。ＳＴＡＴＵＳレジスタに
“１”を書込むことによって、そのレジスタはリセット
される。ＳＴＡＴＵＳレジスタが、各動作可能にされた
ＣＯＭＭＡＮＤに対してリセットされない場合には、Ｓ
ＴＡＴＵＳレジスタは最初のＣＯＭＭＡＮＤに対して
“０”状態になり、各続くＣＯＭＭＡＮＤに対して
「低」に留まる。この時点で、ユーザは、最初の命令の
状態のみを知ることになり、他の命令状態は未知であ
る。従って、イネーブル状態完了レジスタを動作可能に
する命令間でＳＴＡＴＵＳレジスタをリセットさせるこ
とが重要である。

【００４６】リードソロモン符号器／復号器のプログラ
ミングと再構成 本発明では、リードソロモン符号器／復号器のプログラ
ミングと再構成が、アドレス可能なレジスタ命令ステー
トメントによって成し遂げられる。これらのステートメ
ントは、まったく新しい組のパラメータを持つリードソ
ロモン符号器／復号器が望まれるときに単に置き換えら
れる符号モジュールの一部であるアセンブリ符号であ
る。独立型のリードソロモン符号器／復号器の好適な実
施例においては、符号は、プログラミングボードやアプ
リケーションモジュールなどの外部ハードウエアによっ
て供給される。この符号は、ユーザによって入力される
か、またはＦＬＡＳＨメモリなどの外部プログラミング
装置に存在し得、付加的プロセスによって入力される。
リードソロモン符号器／復号器がＤＳＰと一緒に動作す
るコプロセッサである第２の実施例、またはリードソロ
モン符号器／復号器が組み込みＤＳＰを持つ専用のチッ
プ上にある第３の実施例においては、プログラミングプ
ロセスはＤＳＰのソフトウエア開発に沿って進むことで
あろう。

【００４７】ＤＳＰソフトウエア開発 典型的なリードソロモン符号器／復号器に対する従来の
ＤＳＰ解法のためのソフトウエア開発のプロセスは、以
下の通り行われる。 １．親のＤＳＰチップの全推奨符号開発プロセスをレビ
ュー。これらの推奨には、使用されているＤＳＰに関連
する命令を使用するアセンブリ言語やＣ言語におけるプ
ログラミングの選択が含まれる。 ２．リードソロモン符号器／復号器機能を記述するた
め、ＣまたはＤＳＰアセンブリ言語で符号化。 ３．アセンブリ言語出力を得て、できるだけリンク付け
前にそのアセンブリ言語を最適化するために、Ｃ符号を
編集。 ４．実行可能なアセンブリ言語ファイルをリンク付け
し、デバッグするための“ｘｘｘ．ｏｕｔ”を与える。 ５．最初にデバッグ。この初期デバッグプロセスは、従
来のソフトウエアシュミレータを用いるだけのソフトウ
エアにおけるシュミレーションである。 ６．ハードウエアデバッグ。このハードウエアデバッグ
法は、少なくとも部分的なハードウエアシュミレーショ
ンを含み得る。ここでの選択は、（１）ボード上のＤＳ
Ｐを持つ評価モジュールを使用すること、（２）ユーザ
のターゲットボード（ＤＳＰを持つ実際のアプリケーシ
ョンハードウエアボード）と一緒にエミュレーションモ
ジュールを使用すること。 これらの６つのステップは、特定のリードソロモン符号
器／復号器応用に対して付加される付加符号で完了され
る。リードソロモン符号器／復号器のハードウエアは、
組み込みＤＳＰを持つ実施例に対して、統合的に制御さ
れる。リードソロモン符号器／復号器のハードウエア
は、標準ＤＳＰとリードソロモン符号器／復号器のコプ
ロセッサを含んでいる実施例に対して区分的に制御され
る。これにより、基本的な再プログラム可能で、再構成
可能なリードソロモン符号器／復号器が与えられる。

【００４８】アドレス可能なレジスタによるプログラミ
ング 本発明において、リードソロモン符号器／復号器が構成
され、ハードウエアがデバッグされる。これは、成功す
る応用を達成するための１つのステップのみを、その装
置の補正符号の入力に任せる。リードソロモン符号器／
復号器が、独立型の装置であるとき、これは、外部プロ
グラミングソフトウエアおよびハードウエアによって実
行される。リードソロモン符号器／復号器がＤＳＰに接
続されているとき、その符号は、特定の符号モジュール
への入力を与えるようになっているＤＳＰソフトウエア
を介して入力される。いずれの場合も、アセンブリ符号
は、図１２および図１３の２つのフローチャートによっ
て説明されるプロセスを実行する。これらのフローは、
それぞれ、符号器および復号器のプログラミングを説明
する。一例として、リードソロモン復号器をプログラム
するため、ＧＦ＝１２８、ＲＳ（ｎ、ｋ、ｔ）＝ＲＳ
（１２８、１２２、３）、単一拡張符号、およびｐ
（ｘ）＝ｘ７＋ｘ３＋１、ｊ０＝１、およびＳＥ＿ＭＵ
ＬＴ＝１９であると仮定する。図１３の復号器プログラ
ミングステップ１３０１から１３０９の擬似符号の部分
は、以下の通りである（全アドレスおよびデータ値基準
は、１６進法であることに留意）。

【００４９】 １３０１ ＲＥＳＥＴ命令レジスタに書込むことによってリードソロモン復号器をリセッ ト。 ＲＥＳＥＴに； ＤＡＴＡ＿ＩＮ＝００００ １クロック周期ラン ＲＥＳＥＴ命令レジスタから読出し ＲＥＳＥＴから； ＤＡＴＡ＿ＩＮ＝０００１ １クロック周期ラン １３０２ 書込むことによってリードソロモン復号器設定レジスタを初期化 ＧＦに； ＤＡＴＡ＿ＩＮ＝００８０ １クロック周期ラン ＰＰＯＬＹに； ＤＡＴＡ＿ＩＮ＝００８９ １クロック周期ラン Ｎに； ＤＡＴＡ＿ＩＮ＝００８０ １クロック周期ラン Ｋに； ＤＡＴＡ＿ＩＮ＝００７Ａ １クロック周期ラン Ｔに； ＤＡＴＡ＿ＩＮ＝０００３ １クロック周期ラン ＸＴＥＮＤに； ＤＡＴＡ＿ＩＮ＝０００１ １クロック周期ラン Ｊ０に； ＤＡＴＡ＿ＩＮ＝０００１ １クロック周期ラン 全ての設定レジスタを初期化するのに全体で７クロック周期 １３０３ ＣＯＭＭＡＮＤ１レジスタに書込むことによってリードソロモン復号器セッ トアップ命令を実行 ＣＯＭＭＡＮＤ１に；ＤＡＴＡ＿ＩＮ＝００Ｄ８ １クロック周期ラン 復号器設定を完了させるため、付加８５３３周期ＳＴＡＴＵＳ１レジスタを読 出し ＳＴＡＴＵＳ１から；ＤＡＴＡ＿ＩＮ＝０００１ ８５３３クロック周期ラ ン ８５３３周期後、ＳＴＡＴＵＳ１レジスタを付加読出し ＳＴＡＴＵＳ１から；ＤＡＴＡ＿ＯＵＴ＝００００ １クロック周期ラン １３０４ 書込みによってリードソロモン復号器ＳＴＡＴＵＳ１レジスタをリセット ＳＴＡＴＵＳ１に； ＤＡＴＡ＿ＩＮ＝０００１ １クロック周期ラン １３０５ 復号器ＣＯＭＭＡＮＤ２レジスタを持つ復号器データＲＡＭに、１ブロックの データを書込み ＣＯＭＭＡＮＤ２に；ＤＡＴＡ＿ＩＮ＝００３５ １クロック周期ラン ＤＭＡに； ＤＡＴＡ＿ＩＮ＝０２０１ 記号データをロードする 付加１２７クロック周期ラン ＤＭＡに； ＤＡＴＡ＿ＩＮ＝０４０３ ＤＭＡに； ＤＡＴＡ＿ＩＮ−０６５０ … … … … … … … … … … ＤＭＡに； ＤＡＴＡ＿ＩＮ−８０７Ｆ １３０６ ＣＯＭＭＡＮＤ１レジスタおよびイネーブル状態完了信号を用いて、リードソ ロモン復号器を実行 ＣＯＭＭＡＮＤ１に；ＤＡＴＡ＿ＩＮ＝００００ １クロック周期ラン ＤＥＣ＿ＣＯＭＰＬＥＴＥ信号が不活性になるまで、１，８１６クロック周期 待機 １３０７ ＳＩＧＮＡＬ１レジスタをリセット、ＤＥＣ＿ＣＯＭＰＬＥＴＥ信号が活性に なる。 ＳＩＧＮＡＬ１に； ＤＡＴＡ＿ＩＮ＝０００１ １クロック周期ラン １３０８ 復号器ＣＯＭＭＡＮＤ１レジスタを持つ復号器データＲＡＭから、１ブロック のデータを読出し ＣＯＭＭＡＮＤ１に；ＤＡＴＡ＿ＩＮ＝００３３ １クロック周期ラン ＤＭＡから； ＤＡＴＡ＿ＩＮ＝０２０１ 記号データを読込む付加 的１２２クロック 周期ラン ＤＭＡから； ＤＡＴＡ＿ＩＮ＝０４０３ ＤＭＡから； ＤＡＴＡ＿ＩＮ−０６５０ … … … … … … … … … … ＤＭＡから； ＤＡＴＡ＿ＩＮ−７Ａ７９ １３０９ “別のブロック？”に対する応答が“はい”の場合、ステップ１３０５から１ ３０８を繰り返す。 これで、本発明の説明を終了する。

【００５０】以上の説明に関してさらに以下の項を開示
する。 （１）復号化ガロア体オーダーを記憶する第１の書き込
み可能なレジスタ、および復号化原始多項式のインディ
ケーションを記憶する第２の書き込み可能なレジスタを
有する復号器設定ブロックと、上記復号器設定ブロック
に接続され、リードソロモン符号化入力データを受信す
る復号器ブロックであって、上記復号器ブロックは、上
記第１の書き込み可能なレジスタに記憶された上記復号
化ガロア体オーダー、および上記第２の書き込み可能な
レジスタに記憶された復号化原始多項式の上記インディ
ケーションに従って、上記リードソロモン符号化入力デ
ータを復号化し、復号化データを出力する上記復号器ブ
ロックと、符号化ガロア体オーダーを記憶する第３の書
き込み可能なレジスタ、および符号化原始多項式のイン
ディケーションを記憶する第４の書き込み可能なレジス
タを有する符号器設定ブロックと、上記符号器設定ブロ
ックに接続され、入力データを受信する符号器ブロック
であって、上記符号器ブロックは、上記第３の書き込み
可能なレジスタに記憶された上記符号化ガロア体オーダ
ー、および上記第４の書き込み可能なレジスタに記憶さ
れた符号化原始多項式の上記インディケーションに従っ
て、上記入力データをリードソロモン符号化し、符号化
データを出力する上記符号器ブロック、から構成される
リードソロモン符号器／復号器装置。 （２）第１項記載の装置において、上記第１の書き込み
可能なレジスタが、８、１６、３２、５４、１２８およ
び２５６を含む組の中から選択された復号化ガロア体オ
ーダーのインディケーションを記憶し、上記第３の書き
込み可能なレジスタが、８、１６、３２、５４、１２８
および２５６を含む組の中から選択された符号化ガロア
体オーダーのインディケーションを記憶する、ことを特
徴とするリードソロモン符号器／復号器装置。 （３）第１項記載の装置において、上記復号器設定ブロ
ックは、さらに入力データ符号語毎に記号数を記憶する
第５の書き込み可能なレジスタを含み、上記復号器ブロ
ックは、上記第５の書き込み可能なレジスタに記憶され
た入力データ符号語毎の上記記号数に従って、上記リー
ドソロモン符号化入力データを復号化する、ことを特徴
とするリードソロモン符号器／復号器装置。

【００５１】（４）第３項記載の装置において、上記復
号器設定ブロックは、さらにソース符号語毎に記号数を
記憶する第６の書き込み可能なレジスタを含み、上記復
号器ブロックは、上記第６の書き込み可能なレジスタに
記憶されたソース符号語毎の上記記号数に従って、上記
リードソロモン符号化入力データを復号化する、ことを
特徴とするリードソロモン符号器／復号器装置。 （５）第１項記載の装置において、上記符号器設定ブロ
ックは、さらに符号化された符号語毎に記号数を記憶す
る第５の書き込み可能なレジスタを含み、上記符号器ブ
ロックは、上記第５の書き込み可能なレジスタに記憶さ
れた符号化された符号語毎の上記記号数に従って、上記
入力データを符号化する、ことを特徴とするリードソロ
モン符号器／復号器装置。 （６）第５項記載の装置において、上記符号器設定ブロ
ックは、さらにソース符号語毎に記号数を記憶する第６
の書き込み可能なレジスタを含み、上記符号器ブロック
は、上記第６の書き込み可能なレジスタに記憶されたソ
ース符号語毎の上記記号数に従って、上記入力データを
符号化する、ことを特徴とするリードソロモン符号器／
復号器装置。 （７）第１項記載の装置において、上記復号器設定ブロ
ックは、さらに生成多項式のインディケーションを記憶
する第５の書き込み可能なレジスタを含み、上記復号器
ブロックは、上記第５の書き込み可能なレジスタに記憶
された生成多項式の上記インディケーションに従って、
上記リードソロモン符号化入力データを復号化する、こ
とを特徴とするリードソロモン符号器／復号器装置。 （８）第１項記載の装置において、上記符号器設定ブロ
ックは、さらに生成多項式のインディケーションを記憶
する第５の書き込み可能なレジスタを含み、上記符号器
ブロックは、上記第５の書き込み可能なレジスタに記憶
された生成多項式の上記インディケーションに従って、
上記入力データを符号化する、ことを特徴とするリード
ソロモン符号器／復号器装置。

【００５２】（９）第１項記載の装置において、さら
に、デジタル信号プロセッサを備え、該プロセッサが、
加算、減算および論理演算を実行する算術論理ユニット
と、整数乗算器ユニットと、上記デジタル信号プロセッ
サによって採用されるデータに対して、データアドレス
空間内のデータアドレスを発生するためのデータアドレ
ス発生器と、上記デジタル信号プロセッサによって採用
されるプログラム指令に対して、指令アドレス空間内の
指令アドレスを発生するためのプログラムアドレス発生
器と、上記データアドレス発生器および上記プログラム
アドレス発生器に接続され、上記データアドレスおよび
上記指令アドレスにおいて外部メモリをアクセスするた
めのメモリインタフェースユニットと、指令アドレスに
応答してプログラムメモリからリコールされるプログラ
ム指令に応答して、上記デジタル信号プロセッサの動作
を制御するプログラム制御ユニット、を含んでいること
を特徴とするリードソロモン符号器／復号器装置 （１０）第９項記載の装置において、上記リードソロモ
ン符号器／復号器コプロセッサは、さらに、入出力デー
タをバッファするための上記復号器ブロックに接続され
た復号化メモリと、入出力データをバッファするための
上記復号器ブロックに接続された符号化メモリと、を含
んでいることを特徴とするリードソロモン符号器／復号
器装置。 （１１）第１０項記載の装置において、上記デジタル信
号プロセッサが、データを上記復号化メモリ中におよび
上記復号化メモリから転送させ、さらにデータを上記符
号化メモリ中におよび上記符号化メモリから転送させる
ことができることを特徴とするリードソロモン符号器／
復号器装置。 （１２）第１０項記載の装置において、上記デジタル信
号プロセッサが、さらに、レジスタ空間を確定する複数
個のデータレジスタを含み、上記リードソロモン符号器
／復号器の符号プロセッサの上記第１、第２、第３およ
び第４の書き込み可能なレジスタが、上記デジタル信号
プロセッサの上記レジスタ空間内にあることを特徴とす
るリードソロモン符号器／復号器装置。 （１３）第１０項記載の装置において、上記リードソロ
モン符号器／復号器の符号プロセッサの上記第１、第
２、第３および第４の書き込み可能なレジスタが、上記
デジタル信号プロセッサの上記データアドレス空間内に
あることを特徴とするリードソロモン符号器／復号器装
置。

【００５３】（１４）第９項記載の装置において、上記
リードソロモン符号器／復号器のコプロセッサが、さら
に上記リードソロモン符号器／復号器のコプロセッサに
対する命令を記憶するための書き込み可能な命令レジス
タを含み、上記復号器ブロックおよび上記符号器ブロッ
クが、上記書き込み可能な命令レジスタに接続されてい
て、その中に記憶された上記命令に応答することを特徴
とするリードソロモン符号器／復号器装置。 （１５）第１４項記載の装置において、上記デジタル信
号プロセッサが、さらに、レジスタ空間を確定する複数
個のデータレジスタを含み、上記リードソロモン符号器
／復号器の符号プロセッサの上記書き込み可能な命令レ
ジスタが、上記デジタル信号プロセッサの上記レジスタ
空間内にあることを特徴とするリードソロモン符号器／
復号器装置。 （１６）第１４項記載の装置において、上記リードソロ
モン符号器／復号器の符号プロセッサの上記書き込み可
能な命令レジスタが、上記デジタル信号プロセッサの上
記データアドレス空間内にあることを特徴とするリード
ソロモン符号器／復号器装置。

【００５４】（１７）プログラム可能で、再構成可能な
リードソロモン符号器／復号器は、広範囲の応用に対し
て符号器および復号器に柔軟性のある再プログラミング
を行わせる。ガロア体オーダーの標準リードソロモンパ
ラメータ、原始多項式、送信したものの各符号語に対す
る記号数およびソースデータが、書き込み可能なレジス
タ（９１２）によって設定可能である。リードソロモン
符号器／復号器は、データメモリ空間のデータレジスタ
空間を介して書き込み可能なレジスタ内に取り込まれる
パラメータを特定するところの、デジタル信号プロセッ
サに接続される。復号器および符号器パラメータは、別
々に特定され、復号器および符号器は同時にかつ独立し
て作動し得る。

【図面の簡単な説明】

【図１】図１は、リードソロモン符号器および復号器の
全体構成図である。

【図２】図２は、従来のリードソロモン符号器・アーキ
テクチャの概略的な電気回路図である。

【図３】図３は、従来のリードソロモン復号器・アーキ
テクチャのブロック形態の電気回路図である。

【図４】図４は、本発明の第１の実施例に係る独立型の
リードソロモン符号器／復号器である。

【図５】図５は、本発明の第２の実施例によって構成さ
れたリードソロモン符号器／復号器・コプロセッサを持
つＤＳＰチップである。

【図６】図６は、本発明の第３の実施例に係る、リード
ソロモン符号器／復号器と組み込みＤＳＰ間に内配置さ
れたインタフェースを持つカスタムＤＳＰチップであ
る。

【図７】図７は、本発明の特定の変形例に関する復号器
・アーキテクチャを表す。

【図８】図８は、本発明のリードソロモン制御ステート
マシンのステートマシンフロー図である。

【図９】図９は、本発明のリードソロモン制ブロックで
ある

【図１０】図１０は、本発明のリードソロモンＲＡＭブ
ロックである。

【図１１】図１１は、リードソロモン符号器／復号器命
令レジスタおよびＲＡＭのアドレスマップを表す。

【図１２】図１２は、本発明のアドレス可能なレジスタ
を用いているリードソロモン復号器のプログラミングフ
ロー図である。

【図１３】図１３は、本発明のアドレス可能なレジスタ
を用いているリードソロモン符号器のプログラミングフ
ロー図である。

【符号の説明】

４０２ ビジー信号 ４０３ ＲＳ制御ユニット ４０６／４０７ 復号器ＲＡＭ ４０８／４０９／４１０ 符号器ＲＡＭ ４２２ 符号器設定ユニット ４２３ 復号器設定ユニット ４５７ 符号器 ４５８ 復号器

Claims (1)

【特許請求の範囲】
1. 【請求項１】復号化ガロア体オーダーを記憶する第１の
   書き込み可能なレジスタ、および復号化原始多項式のイ
   ンディケーションを記憶する第２の書き込み可能なレジ
   スタを有する復号器設定ブロックと、 上記復号器設定ブロックに接続され、リードソロモン符
   号化入力データを受信する復号器ブロックであって、上
   記復号器ブロックは、上記第１の書き込み可能なレジス
   タに記憶された上記復号化ガロア体オーダー、および上
   記第２の書き込み可能なレジスタに記憶された復号化原
   始多項式の上記インディケーションに従って、上記リー
   ドソロモン符号化入力データを復号化し、復号化データ
   を出力する上記復号器ブロックと、 符号化ガロア体オーダーを記憶する第３の書き込み可能
   なレジスタ、および符号化原始多項式のインディケーシ
   ョンを記憶する第４の書き込み可能なレジスタを有する
   符号器設定ブロックと、 上記符号器設定ブロックに接続され、入力データを受信
   する符号器ブロックであって、上記符号器ブロックは、
   上記第３の書き込み可能なレジスタに記憶された上記符
   号化ガロア体オーダー、および上記第４の書き込み可能
   なレジスタに記憶された符号化原始多項式の上記インデ
   ィケーションに従って、上記入力データをリードソロモ
   ン符号化し、符号化データを出力する上記符号器ブロッ
   ク、から構成されるリードソロモン符号器／復号器装
   置。