JP2000208630A - 集積回路の製造方法 - Google Patents

集積回路の製造方法

Info

Publication number
JP2000208630A
JP2000208630A JP2000000186A JP2000000186A JP2000208630A JP 2000208630 A JP2000208630 A JP 2000208630A JP 2000000186 A JP2000000186 A JP 2000000186A JP 2000000186 A JP2000000186 A JP 2000000186A JP 2000208630 A JP2000208630 A JP 2000208630A
Authority
JP
Japan
Prior art keywords
material layer
layer
dielectric material
conductive
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000000186A
Other languages
English (en)
Inventor
N Erumadojian Rafi
ラフィ・エヌ・エルマドジアン
L Carver George
ジョージ・エル・カーバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Space and Mission Systems Corp
Original Assignee
TRW Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TRW Inc filed Critical TRW Inc
Publication of JP2000208630A publication Critical patent/JP2000208630A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53285—Conductive materials containing superconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】 【課題】 集積回路中の段部を少なくし、集積回路中の
段部の被いを改善すると共に、化学的機械加工を行うこ
となく、実質的に平坦な表面を有する集積回路を提供す
ること。 【解決手段】 第一の導電材料層１４を第一の誘電材料
層１２の上に付着するステップと、第一の導電材料層１
４をパターン化して第一の導電性パターン１５を形成す
るステップとを備える、集積回路中の段部を少なくす
る、集積回路の製造方法である。次に、第二の誘電層１
６を第一の導電性パターン１５及び第一の誘電材料層１
２を露出した部分の上に付着する。平坦化材料層２０を
第二の誘電材料層１６の上に付与し且つ硬化させ、平坦
化材料層２０が実質的に平坦な上面２２を形成するよう
にする。材料の予め選択した量のみが第一の導電性パタ
ーン１５の上に残る迄、実質的に平坦な上面を維持する
仕方にて平坦化材料層２０及び第二の誘電材料層１６の
部分２８が除去される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、全体として、集積
回路の製造方法、より具体的には、段部（ｓｔｅｐ）の
被い（ｃｏｖｅｒａｇｅ）を改善する集積回路の製造方
法に関する。
【０００２】
【従来の技術】マイクロエレクトロニクス集積回路、特
に、超伝導体集積回路は、各層内に或は各層の間に多層
の金属相互接続部又は線を有する、多重誘電層にて形成
されている。
【０００３】
【発明が解決しようとする課題】これらの線は、線の上
に付着させた誘電層内に高い箇所すなわち段部を形成
し、このため後続の線の層は段部の上を横断しなければ
ならない。これらの線は、段部から線に付与される歪み
のため、横断点にて薄くなり且つ破断し易くなる。こう
した歪みは、次々と付与される誘電層及び線の層が増す
に伴って増大する。不十分な段部の被いとして公知のこ
の問題点は、集積回路の収率を低下させると共に、利用
可能な配線の層の数を超伝導体集積回路内にて約４つに
制限することにより、集積回路中に含めることのできる
回路の数を制限する。ＣＭＯＳのような他の集積回路の
技術において、表面のトポロジーはより厳格であり、こ
のため、金属線の層の数は２つ、又は多分、３つの層に
制限される。
【０００４】段部を少なくし、これにより、幾つかの集
積回路中の段部の被いを改善するための当該技術分野に
て公知の１つの方法は、線が段部の上にて横断しないよ
うに、段部を化学的機械加工により除去することであ
る。しかしながら、化学的機械加工法はコスト高であり
且つ時間がかかる。
【０００５】幾つかの集積回路中の段部を少なくするた
めの当該技術分野にて公知の別の方法は、段部を覆って
高分子量のポリスチレン材料及び異なる型式のフォトレ
ジスト材料を付着させ、段部がエッチングにより除去さ
れるような仕方にて材料をエッチング処理するものであ
る。しかしながら、この方法は、材料を不均一に除去
し、このため、平坦となるのは集積回路の表面の僅か４
５乃至５０％にしか過ぎず、これは、多くのマイクロエ
レクトロニクス集積回路の用途にとって不十分なもので
ある。
【０００６】このため、集積回路中の段部を少なくし、
これにより、集積回路中の段部の被いを改善することが
必要とされている。この方法は、化学的機械加工を行う
ことなく、実質的に平坦な表面を有する集積回路を提供
するものでなければならない。
【０００７】従来技術における上記の必要性は、第一の
誘電材料層を有する基層を備える集積回路の製造方法を
提供する、本発明によって充足される。この方法は、第
一の導電層が第一の誘電層の一部分を覆い且つそこから
外方に伸長するように第一の導電層を第一の誘電層に付
与するステップを備えている。第一の導電性パターンを
形成し得るように第一の導電層の一部分を除去する。第
二の誘電層が第一の導電性パターン及び上記第一の誘電
材料層中に段部を形成する第一の誘電材料層の露出した
部分の上に付着する。第二の誘電材料層から末端側に実
質的に平坦な上面を提供し得るように、平坦化材料層が
第二の誘電材料層の上に付与される。平坦化材料層及び
第二の誘電材料層の一部分を除去し、第一の線パターン
が露出される迄、実質的に平坦な上面が実質的に連続的
に維持されるようにする。
【０００８】本発明は、マイクロエレクトロニクス集積
回路の製造方法に関するものである。より具体的には、
本発明は、段部の被いが改善されたマイクロエレクトロ
ニクス集積回路の製造方法に関するものである。一例と
して、本発明の好適な実施の形態が図１ａ乃至図１ｆに
図示され、本発明の第二の実施の形態が図２ａ及び図２
ｂに図示されている。図３ａ及び図３ｂ、図４ａ及び図
４ｂ、図５ａ及び図５ｂには、本発明の第三、第四、第
五の実施の形態にそれぞれ従ってマイクロエレクトロニ
クス回路を製造するために使用される追加的な製造ステ
ップが図示されている。
【０００９】
【課題を解決するための手段】上記の目的は、本発明の
次の製造方法により達成される。すなわち、第一の誘電
材料層を提供するステップと、第一の導電材料層を前記
第一の誘電材料層の上に付着するステップと、前記第一
の導電材料層の予め選択した部分を除去し、これによ
り、前記第一の誘電材料層の一部を露出させ且つ前記第
一の導電材料層から第一の導電性パターンを形成するこ
とにより、前記第一の導電材料層をパターン化するステ
ップと、第二の誘電材料層を前記第一の導電性パターン
及び前記第一の誘電材料層の露出した部分の上に付着す
るステップと、平坦化材料層を前記第二の誘電材料層の
上に付着し、実質的に平坦な上面を形成するステップ
と、何れかの材料が予め選択した量だけ前記第一の導電
性パターンを覆う迄、前記実質的に平坦な上面を維持す
る仕方にて、前記平坦化材料層の部分及び前記第二の誘
電材料層の部分を除去するステップとを備える、集積回
路の製造方法である。
【００１０】
【発明の実施の形態】最初に、図１ａに図示するよう
に、第一の誘電材料層１２を有する基層１０が提供され
る。典型的に、第一の誘電材料層１２は、二酸化ケイ素
材料層であるが、集積回路の製造に使用するのに適した
当該技術分野にて公知の任意の誘電材料とすることがで
きる。
【００１１】図１ｂを参照すると、工程の第一のステッ
プは、第一の導電材料層１４を第一の誘電材料層１２の
上に付着することである。第一の導電材料層１４は、蒸
着又はスパッタリング法を使用して付着されることが好
ましいが、当該技術分野にて公知の任意の方法を使用し
て付着することができる。材料を付着するのに使用され
る蒸着又はスパッタリング法のような工程のより詳細な
説明は、１９８０年のロイ・エー・コルクラサー（Ｒｏ
ｙ Ａ． Ｃｏｌｃｌａｓｅｒ）によるマイクロエレク
トロニック加工及びデバイスの設計（Ｍｉｃｒｏｅｌｅ
ｃｔｒｏｎｉｃＰｒｏｃｅｓｓｉｎｇ ａｎｄ Ｄｅｖ
ｉｃｅ Ｄｅｓｉｇｎ）に見ることもできる。典型的な
集積回路の適用例において、第一の導電材料層１４は、
銅、アルミニウム等を含む任意の導電材料とすることが
できる。しかしながら、超伝導集積回路の適用例の場
合、ニオブ（Ｎｂ）、窒化ニオブ（ＮｂＮ）、又はイッ
トリウム、バリウム、銅酸化物化合物（ＹＢＣＯ）材料
は高温及び低温にてそれぞれ優れた導電特性を有するか
ら、第一の導電材料層１４はこれら材料とすることが好
ましい。
【００１２】図１ｂ乃至図１ｃを参照すると、この工程
中の次のステップは、第一の導電材料層１４の予め選択
した部分を除去し、第一の誘電材料１２の層１４の一部
を露出させ、これにより、第一の導電材料層１４から第
一の導電性パターン１５を形成することにより、第一の
導電材料層１４をパターン化することである。第一の導
電層１４の予め選択した部分は、エッチング法により除
去することが好ましいが、当該技術分野にて公知の任意
の方法にて除去することができる。また、材料の除去に
使用されるエッチング処理法のような方法のより詳細な
説明は上記の文献に見ることができる。除去ステップ後
に残る第一の導電材料の部分は、第一の導電性パターン
１５を含んでいる。第一の導電性パターン１５は、電気
的構成要素、ジョセフソン接合部、伝送線、コンデンサ
等から成るものとすることができる。
【００１３】図１ｄに図示するように、工程の次のステ
ップは、第二の誘電材料層１６を第一の導電性パターン
１５及び第一の誘電材料層１２の露出した部分の上に付
着させることに関する。第二の誘電材料層１６は、二酸
化ケイ素材料層であるが、当該技術分野の当業者に公知
の任意の他の誘電材料層は、スピニングオン（ｓｐｉｎ
ｎｉｎｇ−ｏｎ）又はスパッタリング法により付着する
ことが好ましいが、当該技術分野にて公知の任意の方法
にて付与することができる。第二の誘電材料層１６は、
第一の導電性パターン１５及び第一の誘電層１２の露出
部分の全体の上に実質的に均一に付与され、これによ
り、第二の誘電材料層１６内に段部すなわち突起１７が
形成される。第一の誘電材料層１２の露出部分を覆う第
二の誘電材料層１６の部分１８が第一の導電性パターン
１５の厚さ１９と少なくとも等しい厚さであるように、
第二の誘電材料層１６を十分な厚さにて付与することが
好ましい。
【００１４】図１ｅに図示するように、この工程の次の
ステップは、実質的に平面状又は平坦な上面２２を形成
し得るように平坦化材料層２０を第二の誘電材料層１６
の上に付与することに関するものである。この平坦化材
料２０は、第二の誘電材料層１６に付与されたときに液
体の形態をしており、硬化したときに凝固する平坦化ポ
リマー材料２０である。本発明の好適な実施の形態の場
合、該平坦化材料２０は、ダウ・ケミカル（Ｄｏｗ Ｃ
ｈｅｍｉｃａｌ）により販売されているベンゾシクロブ
テン（ＢＣＢ）、シクロテン（ｃｙｃｌｏｔｅｎｅ）３
０２２の重合系材料であり、この材料は、スピニングオ
ン技術を使用して第二の誘電材料層１６に付与される。
ベンゾシクロブテン、シクロテン３０２２の重合系樹脂
材料の上面２６は、硬化したときに実質的に平坦となる
から、この材料はその平坦化特性の点にて好ましい。特
に、ベンゾシクロブテン、シクロテン３０２２の重合系
材料を１００μｍ乃至０．５μｍ以下の寸法範囲内の表
面状態を有する平坦でない面の上に付与して、約２１０
℃乃至２４０℃の範囲の温度にて真空加熱炉内で硬化さ
せたとき、材料は架橋結合し且つ９０乃至９５％が平坦
な上面２６を提供する。硬化過程中、真空環境に酸素が
存在しないことを確実にするため、真空状態を形成する
前に、加熱炉を最初に、窒素で洗浄する。
【００１５】図１ｅを参照すると、工程の次のステップ
は、追加的な誘電性及び導電性パターン又は構成要素に
て付着すべく回路２４を製造することに関するものであ
る。このためには、材料１６、２０を除去する間、常に
実質的に平坦な上面２２を維持するような仕方にて平坦
化材料層２０及び第二の誘電材料層１６の一部を除去す
る。実質的に平坦な上面２２を維持するためには、平坦
化材料層２０及び第二の誘電材料層１６の双方を実質的
に等しい速度にて除去しなければならない。これを行う
ためには、平坦化材料層２０及び第二の誘電材料層１６
は、実質的に等しい、好ましくは互いに他方の速度の９
５％以内のエッチング速度を有し、実質的に等しい速度
のエッチング処理法により平坦化材料２０及び第二の誘
電材料層１６が除去され得るように予め選択される。実
質的に等しいエッチング速度を有する材料１６、２０を
選択することにより、このエッチング処理工程の全体を
通じて、実質的に平坦な上面２２が維持される。
【００１６】実質的に等しいエッチング速度を有するか
かる２つの材料は、二酸化ケイ素及びベンゾシクロブテ
ン（ＢＣＢ）、シクロテン３０２２重合系材料であり、
この場合、第二の誘電材料層１６を提供するために二酸
化ケイ素が使用され、平坦化材料２０として重合系材料
が使用される。実質的に平坦な上面２２を維持するた
め、ＣＦ4及びＣＨＦ3の気体又は反応性イオンエッチン
グ剤（ｅｔｃｈｅｒ）のＣxＨyＦz化合物及び酸素の任
意の組み合わせを使用するエッチング処理法により材料
１６、２０を除去する。この場合、ｘ、ｙ、ｚは、１乃
至ｎの範囲の数値である。試験の結果、上記気体又は化
合物を使用するエッチング処理法は、材料１６、２０の
双方を実質的に等しい速度にて除去し、この除去工程
中、実質的に平面状（平坦）の上面２２が常時、維持さ
れることが分かった。また、試験の結果、低コストの反
応性イオンエッチング剤内で上記のエッチング処理技術
を使用することで段部１７の高さ（図１ｄ）は、少なく
とも８０％低くなることも分かった。エッチング処理の
均一性を有し且つより高いポンピング能力を有するより
優れた反応性イオンエッチング剤を使用するならば、段
部１７の高さは９０％以上、低くすることができる。
【００１７】図１ｆを参照すると、本発明の好適な実施
の形態の場合、第一の導電性パターン１５の上面２６が
露出されるまで材料１６、２０を除去する。図１ｅ及び
図２ａ、図２ｂを参照すると、本発明の第二の実施の形
態の場合、第一の導電性パターン１５が露出する迄、材
料１６、２０を除去することに代えて、予め選択した量
の材料１６、２０のみが除去されて、材料１６、２０の
一部分２８が第一の導電性パターン１５の上に残るよう
にする。材料１６、２０を付着した厚さに対応して、材
料１６、２０の残る部分は、第二の誘電材料層１６及び
平坦化材料層２０の双方の一部から、又は、第二の誘電
材料層１６のみから成るようにすることができる。回路
３０をコンパクトにするためには、第一の導電性パター
ン１５の上方に、材料１６、２０の一部分２８が１μ以
下程度しか残らないようにすることが好ましい。図２ｂ
を参照すると、第一の導電材料パターン１５を覆う通路
（ｖｉａｓ）３２が材料１６、２０の部分２８に形成さ
れる。通路３２は、エッチング処理技術を使用して形成
されることが好ましい。図１ｆ及び図２ｂを参照する
と、回路２８、３０には、追加的な誘電性パターン及び
導電性パターン又は構成要素と付着する用意が整う。
【００１８】この工程の次のステップは、回路２８、３
０に対し追加的な導電性パターンを追加し、多重レベル
のマイクロエレクトロニックス集積回路及び超伝導集積
回路を形成する追加的な製造ステップを行うことに関す
るものである。
【００１９】図１ｆ及び図３ａ乃至図３ｄを参照する
と、本発明の第三の実施の形態の場合、第三の誘電材料
層３４が第一の導電性パターン１５及び残りの第二の誘
電材料層１６の上面２６に付着される。通路３６は、第
三の誘電材料層３４に選択的に形成され、第一の導電性
パターン１５を露出させる。第二の導電材料層３８は、
好ましくはスパッタリング又はスピニングオン技術によ
り、通路３６内に及び第三の誘電材料層３４の残りの部
分に付着される。第二の導電材料層３８は、銅、アルミ
ニウム等のような任意の導電材料とすることができる。
超伝導集積回路の適用例の場合、第二の導電材料層３８
は、ニオブ（Ｎｂ）、窒化ニオブ（ＮｂＮ）、又はイッ
トリウム、バリウム、銅酸化物化合物（ＹＢＣＯ）材料
であることが好ましい。
【００２０】好ましくは、第二の導電材料層３８をパタ
ーン化し且つエッチング処理することにより、第二の導
電材料層３８の予め選択した部分を除去し、これによ
り、第二の導電性パターン４０を形成し且つ第一の導電
性パターン１５と第二の導電性パターン４０との間に所
定の接触接合部４２を形成することにより、第二の導電
性パターン４０が、第二の導電材料層３８から形成され
る。その後、図１ｄ乃至図１ｆ及び図３ａ乃至図３ｄに
図示したステップを繰り返すことにより追加的な導電性
パターンを付与することができる。
【００２１】図２ｂ、図４ａ、図４ｂを参照すると、本
発明の第四の実施の形態の場合、好ましくは、スパッタ
リング又はスピニングオン技術により、第二の導電材料
層４４が通路３２内で且つ残りの材料１６、２０の上に
付着される。第二の導電材料層４４は、銅、アルミニウ
ム等のような任意の導電材料とすることができる。超伝
導集積回路の用途の場合、第二の導電材料４４は、ニオ
ブ（Ｎｂ）、窒化ニオブ（ＮｂＮ）、又はイットリウ
ム、バリウム、銅酸化物化合物（ＹＢＣＯ）材料である
ことが好ましい。
【００２２】好ましくは、第二の導電材料層４４をパタ
ーン化し且つエッチング処理することにより、第二の導
電材料層４４の予め選択した部分を除去し、これによ
り、第二の導電性パターン４６を形成し且つ第一の導電
性パターン１５と第二の導電性パターン４６との間に所
定の接触接合部４８を形成することにより、第二の導電
性パターン４６が第二の導電材料層４４に形成される。
その後、図１ｄ、図２ａ、図２ｂ及び図４ａ、図４ｂに
図示したステップを繰り返すことにより追加的な導電性
パターンを付与することができる。
【００２３】図１ｆ、図５ａ、図５ｂを参照すると、本
発明の第五の実施の形態の場合、最初に、誘電層を付与
することなく、第二の導電材料層５０は、第一の導電性
パターン１５及び第二の誘電材料層１６の残りの部分に
直接、付着される。このようにして、第二の導電材料層
５０の部分は、第一の導電性パターン１５と直接、接触
している。好ましくは、エッチング処理工程により第二
の導電材料層５０の選択的な部分を除去し、これによ
り、第二の導電材料層５０から第二の導電性パターン５
２を形成する。このことは、第一の導電性パターン１５
と第二の導電性パターン５２との間に自己整合した接触
接合部５４を形成する。この実施の形態は、第一の導電
性パターン１５が、その接点が自己整合を必要とするジ
ョセフソン接合部の片方の電極を保持するときに特に適
用可能である。ジョセフソン接合部に関する追加的な情
報は、１９９７年、６月の応用超伝導に関するアメリカ
電気・電子通信学会（ＩＥＥＥ）会報、Ｖｏｌ．７、Ｎ
ｏ．２として発行された、ジー・エル・コーバ（Ｇ．
Ｌ． Ｋｅｒｂｅｒ）及びその他の者による「厚いＮｂ
Ｎ接地面及び低寄生回路インダクタンスを特徴とする改
良されたＮｂＮ集積回路法（Ａｎ Ｉｍｐｒｏｖｅｄ
ＮｂＮ Ｉｎｔｅｇｒａｔｅｄ ＣｉｒｃｕｉｔＰｒｏ
ｃｅｓｓ Ｆｅａｔｕｒｉｎｇ Ｔｈｉｃｋ ＮｂＮ
ＧｒｏｕｎｄＰｌａｎｅ ａｎｄ Ｌｏｗｅｒ Ｐａｒ
ａｓｉｔｉｃ Ｃｉｒｃｕｉｔ Ｉｎｄｕｃｔａｎｃ
ｅ）」という論文の２６３８−２６４３頁に見ることが
できる。その後、図１ｄ乃至図１ｆ、図５ａ、図５ｂに
図示したステップを繰り返すことにより追加的な導電性
パターンを付与することができる。
【００２４】本発明は、図示し且つ上記に記載した物理
的な実施の形態にのみ限定されるものではないことが当
業者に理解されよう。本発明の範囲は、特許請求の範囲
によってのみ限定されるものである。
【図面の簡単な説明】
【図１】１ａは、本発明に従ってマイクロエレクトロニ
クス回路の製造に使用される製造ステップを示す図であ
る。１ｂは、マイクロエレクトロニクス回路の製造に使
用される別の製造ステップの図である。１ｃは、マイク
ロエレクトロニクス回路の製造に使用される別の製造ス
テップの図である。１ｄは、マイクロエレクトロニクス
回路の製造に使用される別の製造ステップの図である。
１ｅは、マイクロエレクトロニクス回路の製造に使用さ
れる別の製造ステップの図である。１ｆは、マイクロエ
レクトロニクス回路の製造に使用される別の製造ステッ
プの図である。
【図２】２ａは、本発明の第二の実施の形態に従ってマ
イクロエレクトロニクス回路の製造に使用される追加的
な製造ステップを示す図である。２ｂは、マイクロエレ
クトロニクス回路の製造に使用される別の追加的な製造
ステップの図である。
【図３】３ａは、本発明の第三の実施の形態に従ってマ
イクロエレクトロニクス回路の製造に使用される追加的
な製造ステップを示す図である。３ｂは、マイクロエレ
クトロニクス回路の製造に使用される別の追加的な製造
ステップの図である。３ｃは、マイクロエレクトロニク
ス回路の製造に使用される別の追加的な製造ステップの
図である。３ｄは、マイクロエレクトロニクス回路の製
造に使用される別の追加的な製造ステップの図である。
【図４】４ａは、本発明の第四の実施の形態に従ってマ
イクロエレクトロニクス回路の製造に使用される追加的
な製造ステップを示す図である。４ｂは、マイクロエレ
クトロニクス回路の製造に使用される別の追加的な製造
ステップの図である。
【図５】５ａは、本発明の第五の実施の形態に従ってマ
イクロエレクトロニクス回路の製造に使用される追加的
な製造ステップを示す図である。５ｂは、マイクロエレ
クトロニクス回路の製造に使用される別の追加的な製造
ステップの図である。
【符号の説明】
１０ 基層 １２ 第一の誘電材
料層 １４ 第一の導電材料層 １５ 第一の導電性
パターン １６ 第二の誘電材料層 １７ 突起／段部 １８ 第二の誘電層の部分 １９ 第一の導電性
パターン１５の厚さ ２０ 平坦化材料／平坦化ポリマー材料 ２２、２６ 平坦な上面 ２４ 回路 ２８ 第二の誘電材料層１６、平坦化材料２０の一部分
／回路 ３０ 回路 ３２ 通路 ３４ 第三の誘電材料層 ３６ 通路 ３８ 第二の誘電材料層 ４０ 第二の導電性
パターン ４２ 接触接合部 ４４ 第二の導電材
料層 ４６ 第二の導電性パターン ４８ 接触接合部 ５０ 第二の導電材料層 ５２ 第二の導電性
パターン ５４ 接触接合部
フロントページの続き (72)発明者 ジョージ・エル・カーバー アメリカ合衆国カリフォルニア州92117, サン・ディエゴ，リサン・ストリート 4611

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 集積回路の製造方法において、 第一の誘電材料層を提供するステップと、 第一の導電材料層を前記第一の誘電材料層の上に付着す
    るステップと、 前記第一の導電材料層の予め選択した部分を除去し、こ
    れにより、前記第一の誘電材料層の一部を露出させ且つ
    前記第一の導電材料層から第一の導電性パターンを形成
    することにより、前記第一の導電材料層をパターン化す
    るステップと、 第二の誘電材料層を前記第一の導電性パターン及び前記
    第一の誘電材料層の露出した部分の上に付着するステッ
    プと、 平坦化材料層を前記第二の誘電材料層の上に付着し、実
    質的に平坦な上面を形成するステップと、 何れかの材料が予め選択した量だけ前記第一の導電性パ
    ターンを覆う迄、前記実質的に平坦な上面を維持する仕
    方にて、前記平坦化材料層の部分及び前記第二の誘電材
    料層の部分を除去するステップとを備える、集積回路の
    製造方法。
  2. 【請求項２】 請求項１に記載の方法において、前記平
    坦化材料層の部分及び前記第二の誘電材料層の部分を除
    去するステップが、何れかの材料が約１μ以下、前記第
    一の導電性パターンを覆う迄、前記実質的に平坦な上面
    を維持する仕方にて、前記平坦化材料層の部分及び前記
    第二の誘電材料層の部分を除去するステップを更に含
    む、方法。
  3. 【請求項３】 請求項２に記載の方法において、 除去ステップ中、平坦化材料層が完全に除去されるよう
    にするのに十分な厚さ迄、前記第一の誘電材料層を付着
    するステップを更に備える、方法。
  4. 【請求項４】 請求項３に記載の方法において、 前記第二の誘電材料層の残りの部分に通路を形成し、前
    記第一の導電性パターンの予め選択した部分を露出させ
    るステップと、 前記第二の導電材料層の部分が前記第一の導電性パター
    ンと電気的に接触するように、第二の導電材料を前記通
    路内に且つ前記第二の誘電材料の上に付着するステップ
    と、 前記第二の導電材料層をパターン化し、第二の導電性パ
    ターンを形成し、該パターン化が導電性であり、前記第
    一の導電性パターンと第二の導電性パターンとの間に所
    定の接触接合部が形成されるようにするステップを更に
    備える、方法。
  5. 【請求項５】 請求項１に記載の方法において、第一の
    導電材料層を前記第一の誘電材料層に付着する前記ステ
    ップが、 ニオブ（Ｎｂ）、窒化ニオブ（ＮｂＮ）、又はイットリ
    ウム、バリウム、銅酸化物化合物（ＹＢＣＯ）の群から
    選択された材料から成る導電材料層を前記第一の誘電材
    料層の上に付着するステップを更に含む、方法。
  6. 【請求項６】 請求項１に記載の方法において、 略等しいエッチング速度を有する平坦化材料層及び第一
    の誘電材料層を選択するステップを更に備え、 前記平坦化材料層の一部分及び前記第二の誘電材料層の
    一部分を除去するステップが、 前記平坦化材料層の一部分及び前記第二の誘電材料層の
    一部分を略等しい速度にてエッチング処理で除去するこ
    とにより、前記平坦化材料層の一部分及び前記第二の誘
    電材料層の一部分を除去し、除去の間、常に、前記平坦
    な上面を維持するステップを更に含む、方法。
  7. 【請求項７】 請求項６に記載の方法において、略等し
    いエッチング速度を有する平坦化材料層及び第一の誘電
    材料層を選択するステップが、 第一のエッチング速度を有する平坦化材料層を選択する
    ステップと、 第二のエッチング速度を有する第一の誘電材料層を選択
    するステップとを更に含み、前記第一及び第二のエッチ
    ング速度が、互いに他方の速度の９５％以内の範囲内に
    ある、方法。
  8. 【請求項８】 請求項７に記載の方法において、略等し
    いエッチング速度を有する平坦化材料層及び第一の誘電
    材料層を選択するステップが、 前記平坦化材料層に対しベンゾシクロブテン、シクロテ
    ン３０２２重合系材料を選択し且つ前記第一の誘電材料
    層に対し二酸化ケイ素材料を選択するステップを更に含
    み、前記重合系材料が、第一のエッチング速度を有し、
    前記二酸化ケイ素材料が第二のエッチング速度を有し、
    前記第一及び第二のエッチング速度が互いに他方の速度
    の９５％以内の範囲内にある、方法。
  9. 【請求項９】 超伝導集積回路の製造方法において、 第一の誘電材料層を提供するステップと、 第一の誘電材料をＮｂ、ＮｂＮ、ＹＢＣＯから成る群か
    ら選択するステップと、 前記第一の導電材料を前記第一の誘電材料層に付着し
    て、第一の導電材料層を形成するステップと、 前記第一の導電材料の予め選択した部分を除去すること
    により前記第一の導電材料層をパターン化し、第一の導
    電性パターンを形成するステップと、 略等しいエッチング速度を有する第二の誘電材料及び平
    坦化材料を選択するステップと、 第二の誘電材料を前記第一の導電性パターン及び前記第
    一の誘電材料層の露出した部分の上に付着し、第二の誘
    電材料層を形成するステップと、 前記重合系材料を前記第二の誘電材料層の上に付着する
    ステップと、 前記重合系材料を硬化させ、実質的に平坦な上面を有す
    る重合系材料層を提供するステップと、 前記重合系材料層及び前記第二の誘電材料層を略等しい
    エッチング速度にてエッチング処理で除去することによ
    り、前記重合系材料層及び前記第二の誘電材料層の予め
    選択した部分を除去し、これにより、除去の間、常に、
    前記実質的に平坦な上面を維持するステップとを備え
    る、方法。
  10. 【請求項１０】 請求項９に記載の方法において、略等
    しいエッチング速度を有する平坦化材料及び第一の誘電
    材料層を選択するステップが、 第一のエッチング速度を有する平坦化材料層を選択する
    ステップと、 第二のエッチング速度を有する第一の誘電材料層を選択
    するステップとを更に含み、前記第一及び第二のエッチ
    ング速度が互いに他方の速度の９５％以内の範囲内にあ
    る、方法。
  11. 【請求項１１】 請求項１０に記載の方法において、略
    等しいエッチング速度を有する平坦化材料層及び第一の
    誘電材料層を選択するステップが、 前記平坦化材料層に対しベンゾシクロブテン、シクロテ
    ン３０２２重合系材料を選択し且つ前記第一の誘電材料
    層に対し二酸化ケイ素材料を選択するステップを更に含
    み、前記重合系材料が、第一のエッチング速度を有し、
    前記二酸化ケイ素材料が第二のエッチング速度を有し、
    前記第一及び第二のエッチング速度が互いに他方の速度
    の９５％以内の範囲内にある、方法。
  12. 【請求項１２】 請求項１１に記載の方法において、 第二の導電性パターンを前記回路に付着するステップ
    と、 前記第一の導電性パターンの予め選択した部分を覆う第
    二の誘電材料層の部分に通路を形成し、除去するステッ
    プの間、前記第一の導電性パターンの予め選択した部分
    が露出されないならば、該部分を露出させるステップ
    と、 第二の導電材料をＮｂ、ＮｂＮ、ＹＢＣＯから成る群か
    ら選択するステップと、 前記第二の導電材料を第二の誘電材料層の残りの部分及
    び前記第一の導電性パターンの露出した任意の部分の上
    に付着するステップと、 第二の導電材料の予め選択した部分を除去し、第二の導
    電性パターンを形成し、前記第一及び第二の導電性パタ
    ーンの部分が接触して、所定の接触接合部を形成するよ
    うにするステップとを備える、方法。
  13. 【請求項１３】 請求項１１に記載の方法において、 第二の導電性パターンを前記回路に付着するステップ
    と、 第三の誘電材料層を前記残りの第二の導電材料層及び前
    記第一の導電性パターンの露出した部分の上に付着する
    ステップと、 前記第三の誘電材料層と、前記第一の導電性パターンの
    予め選択した部分を依然として覆う前記第二の誘電層の
    任意の残りの部分とに通路を選択的に形成し、前記第一
    の導電性パターンの予め選択した部分を露出させるステ
    ップと、 第二の導電材料をＮｂ、ＮｂＮ、ＹＢＣＯから成る群か
    ら選択するステップと、 第二の導電材料層を前記通路内に且つ前記第三の導電材
    料層の上に付着するステップと、 前記第一の導電材料層の予め選択した部分を除去して、
    第二の導電性パターンと、前記第一の導電性パターン及
    び該第二の導電性パターンの間における所定の接触接合
    部とを形成するステップとを備える、方法。
  14. 【請求項１４】 マイクロエレクトロニクス集積回路の
    製造方法において、 第一の誘電材料層を提供するステップと、 第一の導電材料層を前記第一の誘電材料層に付着するス
    テップと、 前記第一の導電材料層の予め選択した部分を除去するこ
    とにより前記第一の導電材料層をパターン化し、第一の
    導電性パターンを形成するステップと、 第一のエッチング速度を有するベンゾシクロブテン、シ
    クロテン３０２２重合系材料と、第一のエッチング速度
    の約９５％以内の第二のエッチング速度を有する二酸化
    ケイ素の誘電材料とを選択するステップと、 前記二酸化ケイ素の誘電材料を前記第一の導電性パター
    ン及び前記第一の誘電材料層の露出した部分の上に付着
    し、二酸化ケイ素の誘電材料層を形成するステップと、 前記重合系材料を前記二酸化ケイ素の誘電材料層の上に
    付着し、重合系材料層を形成するステップと、 前記重合系材料を約２１０℃乃至２４０℃の範囲の温度
    にて反応性イオンエッチング剤内で硬化し、前記重合系
    材料層を架橋結合し、実質的に平坦な面が前記重合系材
    料層により提供されるようにするステップと、 前記重合系材料層及び二酸化ケイ素材料層を略等しいエ
    ッチング速度にてエッチング処理して除去することで、
    前記重合系材料層及び前記二酸化ケイ素の誘電材料層の
    予め選択した部分を除去し、これにより、除去の間、常
    に、前記実質的に平坦な上面を維持するステップとを備
    える、方法。
  15. 【請求項１５】 請求項１４に記載の方法において、 前記重合系材料層を硬化するステップが、ｘ、ｙ、ｚが
    １乃至ｎの範囲の値を有する場合、ＣxＨyＦz及び化合
    物及び酸素を含む環境内で、約２１０℃乃至２４０℃の
    温度にて前記重合系材料層を反応性イオンエッチング剤
    内で硬化させ、前記重合系材料層を架橋結合し且つ前記
    実質的に平坦な上面を提供するステップを更に含む、方
    法。
  16. 【請求項１６】 請求項１４に記載の方法において、 第一の導電材料層を前記第一の誘電材料層に付着するス
    テップが、 Ｎｂ、ＮｂＮ、ＹＢＣＯから成る群から選択された材料
    である第一の導電材料層を前記第一の誘電材料層に付着
    するステップを更に含む、方法。
JP2000000186A 1999-01-05 2000-01-05 集積回路の製造方法 Pending JP2000208630A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/225672 1999-01-05
US09/225,672 US6420251B1 (en) 1999-01-05 1999-01-05 Method for fabricating a microelectronic integrated circuit with improved step coverage

Publications (1)

Publication Number Publication Date
JP2000208630A true JP2000208630A (ja) 2000-07-28

Family

ID=22845780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000000186A Pending JP2000208630A (ja) 1999-01-05 2000-01-05 集積回路の製造方法

Country Status (2)

Country Link
US (1) US6420251B1 (ja)
JP (1) JP2000208630A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1309000A2 (en) * 2001-10-30 2003-05-07 Trw Inc. Via formation in polymers
JP2020535643A (ja) * 2017-09-26 2020-12-03 マイクロソフト テクノロジー ライセンシング，エルエルシー 超伝導配線層およびインターコネクトを有する機器の製作

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6808758B1 (en) * 2000-06-09 2004-10-26 Mattson Technology, Inc. Pulse precursor deposition process for forming layers in semiconductor devices
KR100457740B1 (ko) * 2002-01-09 2004-11-18 매그나칩 반도체 유한회사 반도체소자의 다층 금속배선 형성방법
GB2399045B (en) * 2003-02-19 2005-11-16 Gillette Co Safety razors
US7250632B2 (en) * 2004-04-06 2007-07-31 E. I. Du Pont De Nemours And Company Electronic devices having a layer overlying an edge of a different layer and a process for forming the same
US7041604B2 (en) * 2004-09-21 2006-05-09 Molecular Imprints, Inc. Method of patterning surfaces while providing greater control of recess anisotropy
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
JP4739298B2 (ja) * 2007-08-31 2011-08-03 富士フイルム株式会社 放射線画像検出器
US20110058770A1 (en) * 2009-09-10 2011-03-10 E. I. Du Pont De Nemours And Company Sub-surface engraving of oled substrates for improved optical outcoupling
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
US9905457B2 (en) * 2014-12-26 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. High boiling temperature solvent additives for semiconductor processing

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0773104B2 (ja) * 1986-02-14 1995-08-02 富士通株式会社 レジスト剥離方法
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US5476719A (en) * 1994-08-17 1995-12-19 Trw Inc. Superconducting multi-layer microstrip structure for multi-chip modules and microwave circuits
JP2845176B2 (ja) * 1995-08-10 1999-01-13 日本電気株式会社 半導体装置
US5854126A (en) * 1997-03-31 1998-12-29 Siemens Aktiengesellschaft Method for forming metallization in semiconductor devices with a self-planarizing material
US5962865A (en) * 1997-04-11 1999-10-05 Trw Inc. Low inductance superconductive integrated circuit and method of fabricating the same
US6143646A (en) * 1997-06-03 2000-11-07 Motorola Inc. Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation
US6184121B1 (en) * 1997-07-10 2001-02-06 International Business Machines Corporation Chip interconnect wiring structure with low dielectric constant insulator and methods for fabricating the same
US6359672B2 (en) * 1997-10-20 2002-03-19 Guardian Industries Corp. Method of making an LCD or X-ray imaging device with first and second insulating layers
US6011274A (en) * 1997-10-20 2000-01-04 Ois Optical Imaging Systems, Inc. X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween
US6071809A (en) * 1998-09-25 2000-06-06 Rockwell Semiconductor Systems, Inc. Methods for forming high-performing dual-damascene interconnect structures
US6087251A (en) * 1998-10-30 2000-07-11 United Microelectronics Corp. Method of fabricating a dual damascene structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1309000A2 (en) * 2001-10-30 2003-05-07 Trw Inc. Via formation in polymers
EP1309000A3 (en) * 2001-10-30 2004-05-12 Northrop Grumman Corporation Via formation in polymers
JP2020535643A (ja) * 2017-09-26 2020-12-03 マイクロソフト テクノロジー ライセンシング，エルエルシー 超伝導配線層およびインターコネクトを有する機器の製作
JP7170036B2 (ja) 2017-09-26 2022-11-11 マイクロソフト テクノロジー ライセンシング，エルエルシー 超伝導配線層およびインターコネクトを有する機器の製作

Also Published As

Publication number Publication date
US6420251B1 (en) 2002-07-16

Similar Documents

Publication Publication Date Title
US5055158A (en) Planarization of Josephson integrated circuit
US5166096A (en) Process for fabricating self-aligned contact studs for semiconductor structures
EP0239756A1 (en) Process for forming planar chip-level wiring
US5216282A (en) Self-aligned contact studs for semiconductor structures
JP2000208630A (ja) 集積回路の製造方法
US20240099151A1 (en) Sub 60nm etchless mram devices by ion beam etching fabricated t-shaped bottom electrode
US9666476B2 (en) Dimension-controlled via formation processing
KR20050027133A (ko) 반도체장치의 제조방법
US6110392A (en) Process for reducing surface roughness of superconductor integrated circuit having a ground plane of niobium nitride of improved smoothness
US20040192062A1 (en) Process to pattern thick TiW metal layers using uniform and selective etching
US20020192897A1 (en) Method for in-situ removal of side walls in MOM capacitor formation
US4757033A (en) Semiconductor device manufacturing by sequential ion and wet etchings prior to lift-off metallization
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
US7211495B2 (en) Semiconductor devices having a capacitor and methods of manufacturing the same
US20040048203A1 (en) Method of manufacturing a semiconductor device for high speed operation and low power consumption
US5554884A (en) Multilevel metallization process for use in fabricating microelectronic devices
WO2018065833A1 (en) Superconducting electronic integrated circuit
JPH03142970A (ja) バイポーラーヘテロ接合トランジスタと埋め込み抵抗の両方又はいずれか一方を含む半導体集積回路を製造する方法
US4797375A (en) Fabrication of metal interconnect for semiconductor device
JPH05102547A (ja) ジヨセフソン集積回路装置の製造方法
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
KR930008893B1 (ko) 메모리 셀의 캐패시터 제조방법
JPS63224273A (ja) ジヨセフソン接合素子とその作製方法
KR20030057204A (ko) 절연막의 습식식각 또는 화학적 건식식각을 이용한 반도체커패시터 제조방법
JPS63192283A (ja) 超伝導線路の形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031216