JP2000208615A - 集積回路および集積回路内接続方法 - Google Patents

Abstract

(57)【要約】 【課題】 集積回路内の伝導性要素を相互接続する方法
を提供すること。 【解決手段】 本方法は、下側伝導性要素１４の隣接区
分２２の幅よりも本質的に広くない幅を備える下側コン
タクト区分１８を有する下側伝導性要素１４を形成する
工程を含む。次に、下側伝導性要素１４の外側に向かっ
て絶縁層１６が形成される。下側コンタクト区分１８の
少なくとも一部分を露出するコンタクトホール２４が絶
縁層１６中に形成される。コンタクトホール中に、下側
コンタクト区分へつながる相互接続４４が形成される。
相互接続４４と重なり合って、それへつながる上側コン
タクト区分４６を有する上側伝導性要素４２が形成され
る。上側コンタクト区分４６は、上側伝導性要素４２の
隣接区分５０の幅よりも本質的に広くない幅を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一般的に半導体デバ
イス分野に関するものであって、更に詳細には集積回路
の伝導性要素を相互接続するシステムおよび方法に関す
る。

【０００２】

【従来の技術】テレビジョン、電話、ラジオおよびコン
ピュータのような近代的な電子装置は、固体部品で構成
されることが多い。固体部品は移動しない部分を有する
が、しかしその中を荷電キャリアが運動することに基づ
いて動作する。その結果、固体部品は信頼性が極めて高
く、そして非常に小型であり、かつ比較的廉価である。
固体部品は例えば、トランジスタおよびコンデンサや抵
抗器など、および半導体材料に基づくまたは半導体材料
を用いたこれらと同等の部品である。このような固体部
品は、典型的には、集積回路の一部分として基板材料の
ウエハの上に作成される。集積回路の場合、固体部品は
適切に配置され、そして分離されそして相互に接続され
て、メモリ・アレイおよびその他の形式の有用な回路が
作成される。これらの部品は、従来は、活性領域や導線
および他の導電領域との間に作成された絶縁体層により
分離され、そしてこれらの絶縁体層を貫通する導電体に
よって相互に接続される。このことにより、種々の指定
された位置にある活性領域や導線および他の導電領域が
相互に接続される。

【０００３】

【発明の解決しようとする課題】集積回路の中の種々の
部品を垂直方向に相互接続するために、典型的な場合に
は、活性領域や導線または導電領域が接触する点におい
て拡大部を有し、そして接続される活性領域や導線また
は導電領域の接触点とが水平方向に重なり合うことによ
り、この垂直方向の相互接続が行われる。けれども接触
点におけるこの拡大部は集積回路の寸法を増大させるこ
とになり、そして集積回路の配置設計を困難にする１つ
の原因となる。この拡大部は、ＤＲＡＭセルおよび繰り
返して複製される部品や配線のアレイを有する他の種類
の回路の場合、特に多くの問題点を有している。このこ
とに加えて、拡大部を有する接触点は活性領域や導線お
よび導電領域の寄生静電容量を増大させ、このために集
積回路の動作速度が低下する。

【０００４】これとは異なった方法として、集積回路の
活性領域や導線または導電領域を相互に接続するのに、
中間の配線層または中間のパッドが用いられている。こ
のような構成体の場合、中間のパッドは、相互に接続さ
れるべき活性領域や導線または導電領域の接続点の間に
配置され、そしてそれらと水平方向に重なるように配置
される。第１の垂直導電体が第１の活性領域や導線また
は導電領域を中間パッドの第１側において接続され、お
よび第２の垂直導電体は第２の活性領域や導線または導
電領域を中間パッドの第２側において接続される。けれ
ども、この中間パッドは製造工程において付加的な材料
を必要とし、そして比較的高価なフォトリソグラフィ・
マスキング段階を含む処理工程段階を必要とする。

【０００５】従って、当該分野において、集積回路の能
動領域、リード,または導電性領域相互間の進歩した相
互接続に対する需要が生ずる。本発明は、既存のシステ
ムおよび方法に付随する問題を本質的に解消または低減
する、集積回路中の伝導性要素を相互接続する方法およ
びシステムを提供する。

【０００６】

【課題を解決するための手段】本発明に従えば、集積回
路の伝導性要素は下側伝導性要素を形成することによっ
て相互接続することができ、その下側伝導性要素は、そ
れの隣接区分の幅よりも本質的に広くない幅を有する下
側コンタクト区分を有する。下側伝導性要素の外側に向
かって絶縁層が形成されよう。絶縁層中に、下側コンタ
クト区分の少なくとも一部分を露出するコンタクトホー
ルが形成されよう。コンタクトホール中に、下側コンタ
クト区分へつながる相互接続が形成されよう。相互接続
へつながり、それと重なり合う上側コンタクト区分を有
する上側伝導性要素が形成されよう。上側コンタクト区
分は、上側伝導性要素の隣接区分の幅よりも本質的に広
くない幅を有するものとされよう。

【０００７】更に詳細には、本発明の一実施例に従え
ば、下側コンタクト区分は下側伝導性要素の隣接区分に
対して本質的に均一な幅を有するものとされよう。上側
コンタクト区分は上側伝導性要素の隣接区分に対して本
質的に均一な幅を有するものとされよう。この実施例お
よびその他の実施例において、コンタクト区分は重なり
合いのないものとすることができる。下側コンタクトエ
リアは下側伝導性要素の側壁を本質的に含むことがで
き、また上側コンタクトエリアは上側伝導性要素の底を
本質的に含むことができる。

【０００８】本発明の重要な技術的特徴には、進歩した
集積回路を提供することが含まれる。特に、本集積回路
は伝導性要素を含むことができ、その伝導性要素は、伝
導性要素の隣接区分の幅よりも本質的に広くない幅を備
えるコンタクト区分を有する。従って、伝導性要素は、
集積回路の寸法を増やし、特性を劣化させる幅広いコン
タクト区分なしに相互接続することができる。更に、本
集積回路はレイアウトがより容易である。

【０００９】本発明の別の重要な技術的特徴には、集積
回路中の伝導性要素を相互接続する進歩した方法および
システムを提供することが含まれる。詳細には、相互接
続は第１伝導性要素と重なり合うことができ、また第２
伝導性要素と接することができる。この相互接続および
第２伝導性要素は、一緒に、あるいは部分的に一緒に形
成されよう。こうすれば、伝導性要素は重なり合う必要
がなく、あるいは別個の中間的な配線層によってつなぐ
必要がない。従って、集積回路の製造コストが削減され
る。

【００１０】その他の技術的特徴は、以下の図面、説
明、および特許請求の範囲から当業者には容易に明らか
となろう。

【００１１】本発明およびそれの特徴をより完全に理解
するために、添付図面を参照しながら以下に詳細な説明
を行う。各図面において、同様な部品を指すために同じ
参照符号が使用されている。

【００１２】

【発明の実施の形態】本発明の好適実施形態およびそれ
の特徴については、ここに図面の図１ないし図４を詳し
く参照することによって最も良く理解できる。いくつか
の各図面を通して、同様な部分を指すのに同じ参照符号
が使用されている。図１−４は集積回路の伝導性要素を
相互接続する方法およびシステムを示している。以下に
より詳しく説明するように、本集積回路は伝導性要素を
含むことができ、それは伝導性要素の隣接区分の幅より
も本質的に広くない幅を備えるコンタクト区分を有して
いる。相互接続は第１伝導性要素と重なり合い、また第
２伝導性要素と接することができる。この相互接続およ
び第２伝導性要素は、一緒に、あるいは部分的に一緒に
形成することができる。このようにすれば、伝導性要素
は、集積回路の寸法を増やし、特性を劣化させる幅広い
コンタクト区分なしに相互接続することができる。更
に、伝導性要素は重なり合う必要がなく、あるいは別個
に形成された中間的な配線層によって接続する必要がな
い。従って、集積回路はより効率的にレイアウトでき、
また製造もできよう。

【００１３】図１Ａ−Ｄは本発明の一実施例に従う、集
積回路の伝導性要素の相互接続を示している。図１Ａを
参照すると、集積回路の初期半導体構造１０には、基板
１２と、一般に絶縁層１６によって分離される下側伝導
性要素１４とが含まれよう。基板１２は酸化物等の絶縁
性材料を含むことができる。本発明のスコープから外れ
ることなしに、基板１２はその他の適当な材料または構
造を含むことができることは理解されよう。例えば、基
板１２は、トランジスタ等の能動デバイス、コンデン
サ、抵抗体、および同様な部品を含むことができる。従
って、下側導電線性要素１４は、伝導性要素１４がその
他のデバイスから正しく絶縁される限り、能動的デバイ
スの真ん中に構築できる。

【００１４】下側伝導性要素１４は基板１２の外側に向
かって形成される。下側伝導性要素１４は、デジタル、
アナログ、あるいはその他の電気信号またはパルスを記
憶し、運び、あるいはそれに応答することのできる、集
積回路の能動エリアまたはリードを含むことができる。
ここで、下側伝導性要素１４は本質的に四角い断面を有
するものとして説明してきたが、本発明のスコープから
外れることなしに、下側伝導性要素１４はその他の形状
のものでも構わない。すなわち、例えば、下側伝導性要
素１４は、薄膜、層、あるいはウエルを含むことがで
き、また丸くなった端部またはエッジを有することがで
きる。

【００１５】下側伝導性要素１４のリード実施例におい
て、下側伝導性要素１４は金属ストリップ、トレース、
あるいはその他の電気コネクタを含むことができる。金
属リードは、例えば、金属を下層上へスパッタリングあ
るいは蒸着で堆積して、パターニングおよびエッチング
によってその金属を加工してリードを定義するような従
来の集積回路製造技術を用いて形成することができる。
金属としては、アルミニウム、アルミニウム・銅、金属
合金、あるいは適当な金属導体が含まれよう。

【００１６】下側伝導性要素１４の能動エリア実施例で
は、下側伝導性要素１４は、ソース、ドレイン、ゲー
ト、電極、ワードライン、ビットライン、あるいはその
他能動デバイスの適当な領域または構造を含むことがで
きる。能動エリアは、例えば、多結晶、アモルファス、
部分的に再結晶化された、あるいは全体的に再結晶化さ
れたシリコンをドーピングして導電性とするような従来
の集積回路製造技術に従って形成することができる。ド
ーパントとしては、ホウ素等のｐ形ドーパント、砒素、
またはアンチモン等のｎ形ドーパント、その他同等な元
素が含まれよう。本発明のスコープから外れることなし
に、下側伝導性要素１４は適当な集積回路製造技術によ
って、これとは異なるように構築できることは理解され
よう。

【００１７】図１Ａおよび図４Ａに示されるように、下
側伝導性要素１４は下側コンタクト区分１８を含んでお
り、下側コンタクト区分１８の幅２０は下側伝導性要素
１４の隣接区分２２の幅よりも本質的に広くない。下側
コンタクト区分１８は、下側伝導性要素１４が相互接続
に接触する区分である。このように、下側伝導性要素１
４には、集積回路の特性を劣化させたり寄生容量を生み
出したりする幅広いコンタクト区分がない。加えて、本
集積回路はより容易にレイアウトでき、幅広いコンタク
ト区分がないため小型である。

【００１８】基板１２および下側伝導性要素１４の外側
に向かって絶縁層１６が形成される。一実施例では、絶
縁層１６は、下側伝導性要素１４および基板１２上へ従
来のやり方で堆積させた酸化物を含むことができる。絶
縁層１６は、下側伝導性要素１４を電気的に絶縁するこ
とのできるその他の誘電体材料を含むことができること
を理解されよう。更に、本発明のスコープから外れるこ
となしに、絶縁層１６は適当な集積回路技術によって、
これとは異なるように形成できることを理解されよう。

【００１９】絶縁層１６中に、下側伝導性要素１４の下
側コンタクト区分１８の少なくとも一部分を露出するコ
ンタクトホール２４が形成される。下側コンタクト区分
１８の露出部分は下側コンタクトエリア２６を含むこと
ができる。下側コンタクトエリア２６は、下側コンタク
ト区分１８の、相互接続によってコンタクトが取られる
エリアである。一実施例では、下側コンタクトエリア２
６は下側伝導性要素１４の側壁２８および上部３０を含
むことができる。本発明のスコープから外れることなし
に、下側コンタクトエリア２６は下側伝導性要素１４の
その他の適当な部分を含むことができる。

【００２０】コンタクトホール２４は従来のマスキング
とエッチングのプロセスによって形成されよう。一実施
例では、マスクが絶縁層１６を覆ってパターニングされ
て、次に、コンタクトホール２４が、下方の下側伝導性
要素１４へ向かって絶縁層１６中に垂直にエッチされよ
う。この実施例では、このエッチングはＣＦ₄ やＣＨＦ
₃ 等のカーボン・フルオレンをベースとするガスを使用
する従来の反応性イオンエッチング（ＲＩＥ）等の異方
性エッチングでよい。エッチングが異方性を有するた
め、絶縁層１６中でコンタクトホール２４は垂直にエッ
チされ、絶縁層１６が横方向に侵食されることは避けら
れよう。こうして、以下により詳細に説明するように、
コンタクトホール２４は本質的に垂直な側壁３２を有
し、それが相互接続形成のための鋳型となる。

【００２１】コンタクトホール２４と、コンタクトホー
ル２４によって露出される伝導性要素１４エリアの寸法
は、マスクを適切にパターニングすることによって制御
できる。一実施例では、コンタクトホール２４は、位置
合わせ誤差を補償するために、下側伝導性要素１４と本
質的に重なりを有するような寸法および配置とされよ
う。このことによって、コンタクトホール２４が下側コ
ンタクト区分１８の下側コンタクトエリア２６を正しく
露出することが保証される。本発明のスコープから外れ
ることなしに、コンタクトホール２４を適当な集積回路
製造技術によって、これとは異なるように形成すること
も可能であることを理解されよう。

【００２２】図１Ｂを参照すると、絶縁層１６の外側に
向かって、またコンタクトホール２４中に導電性の層４
０が形成される。以下でより詳細に説明するように、上
側伝導性要素と、下側伝導性要素と上側伝導性要素とを
接続する相互接続とが、この導電性層４０から形成され
よう。既に下側伝導性要素１４に関連して説明したよう
に、上側伝導性要素は、デジタル、アナログ、あるいは
その他の電気信号またはパルスを記憶し、運び、あるい
はそれに応答することのできる、集積回路のリードまた
は能動エリアを含むことができる。上側伝導性要素のリ
ード実施例において、導電層４０は、例えば、金属を絶
縁層１６上およびコンタクトホール２４中へスパッタリ
ングあるいは蒸着するなど、適当な任意のプロセスによ
って形成することができる。金属としては、アルミニウ
ム、アルミニウム・銅、金属合金、あるいは同等な材料
が含まれよう。上側伝導性要素の能動エリア実施例で
は、導電層４０は、例えば、多結晶、アモルファス、部
分的に再結晶化された、あるいは全体的に再結晶化され
たシリコンをドーピングして導電性とするなど任意の適
当なプロセスによって形成した導電性半導体材料を含む
ことができる。ドーパントとしては、ホウ素等のｐ形ド
ーパント、砒素、またはアンチモン等のｎ形ドーパント
が含まれ、その場ドープあるいはその他のやり方でドー
プすることができる。本発明のスコープから外れること
なしに、導電層４０はその他の適当な材料を含むことが
でき、あるいはその他のやり方で形成できることを理解
されよう。

【００２３】図１Ｃを参照すると、導電層４０の過剰部
分が除去されて、上側伝導性要素４２および相互接続４
４が形成される。

【００２４】導電層４０の過剰部分は、適当なエッチン
グプロセスによって絶縁層１６およびコンタクトホール
２４から除去されよう。エッチャントは、絶縁層１６に
対して導電層４０を選択エッチすべきである。本発明の
スコープから外れることなしに、導電層４０の過剰部分
は絶縁層１６およびコンタクトホール２４から、適当な
集積回路プロセス技術によって、これとは異なるように
除去することもできることを理解されよう。

【００２５】図１Ｃおよび図４Ａに示されるように、上
側伝導性要素４２は上側コンタクト区分４６を含み、そ
の幅４８は上側伝導性要素４２の隣接区分５０の幅より
も本質的に広くない。上側コンタクト区分４６は、相互
接続４４と接触する上側伝導性要素４２の区分である。
このように、上側伝導性要素４２は、集積回路の特性を
劣化させ寄生容量を生み出すような幅広いコンタクト区
分を持たない。更に、本集積回路はより容易にレイアウ
トでき、また幅広いコンタクト区分がないためより小型
となっている。

【００２６】一実施例では、下側コンタクト区分１８
は、下側伝導性要素１４の隣接区分２２に対して均一ま
たは本質的に均一な幅２０を有している。同様に、上側
コンタクト区分４６は、上側伝導性要素４２の隣接区分
５０に対して均一または本質的に均一な幅４８を有して
いる。この実施例およびその他の実施例において、伝導
性要素１４および４２の下側および上側コンタクト区分
１８および４６は重なり合わないものとすることができ
る。隣接区分２２および５０と、伝導性要素１４および
４２の他の部分もまた、重なり合わないものとすること
ができる。下側および上側コンタクト区分１８、４６、
隣接区分２２、５０、および伝導性要素１４、４２の他
の部分は、その他のやり方で互いに適切に配置できるこ
とを理解されよう。例えば、図４Ｂ−Ｄに示され、後に
より詳細に説明するように、下側コンタクト区分、上側
コンタクト区分、あるいは両者は伝導性要素の隣接区分
から水平方向にずらして配置することによって、互いに
部分的に重なり合うようにすることもできる。更に、本
発明のスコープから外れることなしに、コンタクト区分
１８および４６は、その他のやり方で、伝導性要素の隣
接区分の幅よりも本質的に広くない幅を有するようにも
できることを理解されよう。例えば、コンタクト区分の
一方または両方は、伝導性要素の隣接区分の幅よりも狭
い幅を有するようにもできる。

【００２７】上側伝導性要素４２は、相互接続４４へつ
ながる上側コンタクトエリア５２を含むことができる。
上側コンタクトエリア５２は、相互接続４４が接触する
コンタクト区分４６のエリアである。一実施例では、上
側コンタクトエリア５２は上側伝導性要素４２の底５４
を含むことができる。この実施例では、上側伝導性要素
４２の底は、絶縁層１６の表面５６上に、あるいはそれ
と同じレベルに取り付けられた上側伝導性要素４２のそ
の部分を含むことができる。本発明のスコープから外れ
ることなしに、上側コンタクトエリア５２は、上側伝導
性要素４２のその他の適当な部分を含むことができるこ
とを理解されよう。更に、上側伝導性要素４２は本質的
に四角い断面を有するように示されてきたが、本発明の
スコープから外れることなしに、上側伝導性要素４２は
その他の形状とすることができることを理解されよう。
すなわち、例えば、上側伝導性要素４２は、薄膜、層、
またはウエルを含むことができ、あるいは丸くなった端
部またはエッジを有するようにもできる。

【００２８】相互接続４４は、下側および上側伝導性要
素１４および４２のコンタクトエリア２６と５２との間
に延びて、それらを接続する。既に述べたように、下側
コンタクトエリア２６は下側伝導性要素１４の側壁２８
および上部３０を含むことができ、また上側コンタクト
エリア５２は上側伝導性要素４２の底５４を含むことが
できる。このように、相互接続４４は下側伝導性要素１
４に重なり、それに接してよく、また上側伝導性要素４
２と重なり合ってよい。更に、相互接続４４および上側
伝導性要素４２は、一緒に、あるいは部分的に一緒に形
成することができる。従って、伝導性要素１４および４
２のコンタクト区分１８と４６とは、幅広い、重なり合
った、あるいは別々に形成された中間的な配線層なしに
相互接続することができる。この結果、本集積回路は小
型化され、性能も改善される。更に、本集積回路はより
効率的にレイアウトでき、製造できる。

【００２９】図１Ｃに示されるように、上側伝導性要素
４２に関連して述べたのと同じようにして、導電層４０
から付加的な上側伝導性要素６０を形成することができ
る。付加的な上側伝導性要素６０は、下側伝導性要素１
４、上側伝導性要素４２、および相互接続４４から分離
されよう。こうして、１回の、堆積、マスキング、およ
びエッチングプロセスを使用して、複数個の、相互接続
および分離された上側伝導性要素４２および６０を形成
することができる。このような相互接続および分離され
た伝導性要素４２および６０は、メモリデバイスの異な
る能動エリアへつながれた並列ビットラインであるかも
知れない。本発明のスコープから外れることなしに、そ
の他のタイプのデバイス用のその他のタイプの伝導性要
素を、本発明の方法およびシステムを使用して形成する
ことができることを理解されよう。

【００３０】図１Ｄを参照すると、絶縁層１６、上側伝
導性要素４２、６０、およびコンタクトホール２４中に
取り付けられた相互接続４４の外側に向かって、第２絶
縁層６２が形成される。一実施例では、第２絶縁層６２
は、絶縁層１６、上側伝導性要素４２、６０、および相
互接続４４上へ従来の方法で堆積された酸化物を含むこ
とができる。第２絶縁層６２は、相互接続４４、上側伝
導性要素４２および６０を電気的に絶縁できるその他の
誘電体材料を含むことができることを理解されよう。更
に、本発明のスコープから外れることなしに、第２絶縁
層６２は適当な集積回路プロセス技術によって、これと
は異なるように形成できることを理解されよう。

【００３１】図２Ａ−Ｄは本発明の別の実施例に従う、
集積回路の伝導性要素の相互接続を示している。図２Ａ
を参照すると、集積回路の初期半導体構造１１０には、
基板１２と、一般に絶縁層１１６によって分離される下
側伝導性要素１１４とが含まれよう。基板１１２、下側
伝導性要素１１４、および絶縁層１１６は、基板１２、
下側伝導性要素１４、および絶縁層１６に関連して前に
述べたのと同じように構成、作製でき、また同じような
材料を含むことができる。コンタクトホール２４に関連
して既に述べたのと同じように、絶縁層１１６中にコン
タクトホール１２４が形成されよう。コンタクトホール
１２４は下側伝導性要素１１４の下側コンタクト区分１
１８の少なくとも一部分を露出する。

【００３２】図２Ｂを参照すると、絶縁層１１６の外側
に向かって、またコンタクトホール１２４中に、第１導
電層１４０が形成される。第１導電層１４０の外側に向
かって第２導電層１４１が形成される。第１および第２
導電層１４０および１４１は、導電層４０に関連して既
に述べたのと同じように形成でき、また同じような材料
を含むことができる。

【００３３】図２Ｃを参照すると、導電層１４０および
１４１の過剰部分が除去されて、上側伝導性要素１４２
および相互接続１４４が形成される。導電層１４０およ
び１４１の過剰部分は、導電層４０の過剰部分を除去す
ることに関連して既に述べたのと同じように、適当なエ
ッチングプロセスによって除去されよう。第１導電層を
エッチするために用いられるエッチャントは、絶縁層１
１６に対して第１導電層１４０を選択エッチすべきであ
る。

【００３４】上側伝導性要素１４２の第１部分１４２ａ
と相互接続１４４とが、第１導電層１４０から形成され
る。上側伝導性要素１４２の第２部分１４２ｂが第２導
電層１４１から形成される。このように、上側伝導性要
素１４２と相互接続１４４とは異種の材料を含み、後続
の導電性層の堆積と、それに続く１回のマスキングおよ
びエッチングプロセスとによって一緒に形成されよう。

【００３５】一実施例において、上側伝導性要素１４２
の第１および第２部分１４２ａおよび１４２ｂはそれぞ
れ上側伝導性要素１４２の厚さの半分ずつを含むことに
なろう。本発明のスコープから外れることなしに、上側
伝導性要素１４２の第１および第２部分１４２ａおよび
１４２ｂの相対的な厚さは適宜変更できることを理解さ
れよう。すなわち、第１および第２部分１４２ａおよび
１４２ｂの相対的な厚さは、上側伝導性要素１４２の望
ましい特性と、第１および第２導電層１４０および１４
１の材料とに依存して調節できる。

【００３６】下側伝導性要素１１４の下側コンタクト区
分１１８と上側伝導性要素１４２の上側コンタクト区分
１４６との間に相互接続１４４が延びて、それらをつな
いでいる。下側および上側のコンタクト区分１８および
４６に関連して既に述べたのと同じように、下側および
上側のコンタクト区分１１８および１４６は、それぞれ
伝導性要素の隣接区分の幅よりも本質的に広くない幅を
有している。一実施例では、これらのコンタクト区分
は、伝導性要素の隣接区分に対して均一または本質的に
均一な幅を有している。この実施例で、下側コンタクト
区分１１８の下側コンタクトエリア１２６は下側伝導性
要素１１４の側壁１２８および上部１３０を含むことが
でき、また上側コンタクト区分１４６の上側コンタクト
エリア１５２は上側伝導性要素１４２の底１５４を含む
ことができる。このように、相互接続１４４は下側伝導
性要素１１４と重なり合い、それに接し、また上側伝導
性要素１４２と重なり合うことができる。従って、伝導
性要素１１４および１４２のコンタクト区分１１８およ
び１４６は、幅広い、重なり合った、あるいは別個に形
成された中間的な配線層なしに相互接続されよう。この
結果、集積回路は小型になり、性能は改善される。更
に、本集積回路はより効率よくレイアウトされ、製造さ
れよう。

【００３７】図２Ｃに示されるように、上側伝導性要素
１４２に関連して既に述べたのと同じようにして、第１
および第２導電層１４０および１４１から付加的な上側
伝導性要素１６０が形成されよう。付加的な上側伝導性
要素６０に関連して既に述べたのと同じように、この付
加的な上側伝導性要素１６０は、下側伝導性要素１１
４、上側伝導性要素１４２、および相互接続１４４から
分離されよう。

【００３８】図２Ｄを参照すると、絶縁層１１６、上側
伝導性要素１４２、１６０、およびコンタクトホール１
２４中に取り付けられた相互接続１４４の外側に向かっ
て第２絶縁層１６２が形成される。第２絶縁層１６２
は、第２絶縁層６２に関連して既に述べたのと同じよう
に形成され、同じような材料を含むことができる。

【００３９】図３Ａ−Ｆは本発明の更に別の実施例に従
う、集積回路の伝導性要素の相互接続を示している。図
３Ａを参照すると、集積回路の初期半導体構造２１０に
は、基板２１２と、一般には絶縁層２１６によって分離
される下側伝導性要素２１４とが含まれている。基板２
１２、下側伝導性要素２１４、および絶縁層２１６は、
基板１２、下側伝導性要素１４、および絶縁層１６に関
して既に述べたのと同じように構成および作製され、同
じような材料を含むことができる。コンタクトホール２
４に関して既に述べたのと同じように、絶縁層２１６中
にコンタクトホール２２４が形成される。コンタクトホ
ール２２４は下側伝導性要素２１４の下側コンタクト区
分２１８の少なくとも一部分を露出する。

【００４０】図３Ｂを参照すると、絶縁層２１６の外側
に向かって、更にコンタクトホール２２４中に第１導電
層２４０が形成される。第１導電層２４０は、導電層４
０に関して既に述べたのと同じように形成され、同じよ
うな材料を含むことができる。

【００４１】図３Ｃを参照すると、第１導電層２４０の
過剰部分が除去されて、相互接続２４４の第１部分２４
４ａが形成される。第１導電層２４０の過剰部分は、導
電層４０の過剰部分の除去に関して既に述べたのと同じ
ような適当なエッチングプロセスによって除去されよ
う。第１導電層２４０をエッチするために使用されるエ
ッチャントは、絶縁層２１６に対して第１導電層２４０
を選択エッチすべきである。

【００４２】図３Ｄを参照すると、絶縁層２１６と、コ
ンタクトホール２２４中の相互接続２４４の第１部分２
４４ａとの外側に向かって、第２導電層２４１が形成さ
れる。第２導電層２４１は、導電層４０に関して既に述
べたのと同じように形成され、同じような材料を含むこ
とができる。

【００４３】図３Ｅを参照すると、第２導電層２４１の
過剰部分が除去されて、上側伝導性要素２４２と相互接
続２４４の第２部分２４４ｂとが形成される。このよう
に、上側伝導性要素２４２と相互接続２４４とは異種の
材料を含み、部分的に一緒に形成できる。第２導電層２
４１の過剰部分は、導電層４０の過剰部分の除去に関し
て既に述べたのと同じような適当なエッチングプロセス
によって除去されよう。第２導電層２４１をエッチする
ために使用されるエッチャントは、コンタクトホール２
２４中にある相互接続２４４の第１部分２４４ａに対し
て第２導電層２４１を選択エッチすべきである。

【００４４】相互接続２４４は、下側伝導性要素２１４
の下側コンタクト区分２１８と上側伝導性要素２４２の
上側コンタクト区分２４６との間に延びており、それら
をつないでいる。下側および上側コンタクト区分１８お
よび４６に関して既に述べたのと同じように、下側およ
び上側コンタクト区分２１８および２４６は、それぞ
れ、伝導性要素の隣接区分の幅よりも本質的に広くない
幅を有している。一実施例では、これらのコンタクト区
分は伝導性要素の隣接区分に対して均一、または本質的
に均一な幅を有することができる。この実施例で、下側
コンタクト区分２１８の下側コンタクトエリア２２６
は、下側伝導性要素２１４の側壁２２８および上部２３
０を含むことができ、また上側コンタクト区分２４６の
上側コンタクトエリア２５２は上側伝導性要素２４２の
底２５４を含むことができる。このように、相互接続２
４４は下側伝導性要素２１４と重なり合い、それに接
し、また上側伝導性要素２４２と重なり合うことができ
る。従って、伝導性要素２１４および２４２のコンタク
ト区分２１８および２４６は、幅広い、重なり合った、
あるいは別個に形成された中間的な配線層なしに相互接
続することができる。この結果、集積回路は小型とな
り、性能も向上する。更に、本集積回路はより効率的に
レイアウトでき、また製造できる。

【００４５】一実施例では、相互接続２４４の第１部分
２４４ａが下側コンタクト区分２１８の下側コンタクト
エリア２２６に接触し、また第２部分２４４ｂが上側コ
ンタクト区分２４６に接触する。こうして、相互接続２
４４の第１部分２４４ａが、下側伝導性要素２１４の側
壁２２８および上部２３０を覆う。相互接続２４４の第
２部分２４４ｂは、上側伝導性要素２４２の底２５４の
下側と揃っている。本発明のスコープから外れることな
しに、相互接続２４４の第１および第２部分２４４ａお
よび２４４ｂは、相対的に適宜変更できることを理解さ
れよう。すなわち、第１および第２部分２４４ａおよび
２４４ｂの相対的な厚さは、相互接続２４４の望ましい
特性に依存して、また第１および第２導電層２４０およ
び２４１の材料に依存して調節されよう。

【００４６】図３Ｅに示されるように、上側伝導性要素
２４２に関して既に述べたのと同じように、第２導電層
２４１から付加的な上側伝導性要素２６０が形成されよ
う。付加的な上側伝導性要素２６０は、付加的な上側伝
導性要素６０に関して既に述べたのと同じように、下側
伝導性要素２１４、上側伝導性要素２４２、および相互
接続２４４から分離されよう。図３Ｆを参照すると、絶
縁層２１６、上側伝導性要素２４２、２６０、およびコ
ンタクトホール２２４中の相互接続２４４の外側に向か
って第２絶縁層２６２が形成される。第２絶縁層２６２
は、第２絶縁層６２に関して既に述べたのと同じように
形成され、同じような材料を含むことができる。

【００４７】図４Ａ−Ｄは本発明の方法およびシステム
に従って相互接続されるＤＲＡＭセル３００を示してい
る。ＤＲＡＭセル３００はセル・オーバー・ビットライ
ン（ＣＯＢ）構造を含んでいる。ＤＲＡＭセルは、ビッ
トラインコンタクトはビットラインへつながなければな
らないが、蓄積ノードはビットラインに接触してはなら
ないという、ビットラインコンタクトおよび蓄積ノード
コンタクトに関して、厳しいレイアウト制約を有してい
る。この制約のため、本発明は、能動領域とビットライ
ンとが本質的に均一な幅で構築できて、中間層なしに相
互接続できるため、ＤＲＡＭセルに対して特に有利であ
る。従って、能動エリアが広がることによる小さい分離
領域の問題や、ビットラインが幅広くなることによる高
い容量および抵抗の問題は本質的に低減または解消され
る。更に、製造コストも節減できる。本発明の方法およ
びシステムに従って、その他の電子デバイスおよび部品
を相互接続することにより、その他の適切なタイプの電
子デバイスや回路を相互接続したり形成したりできるこ
とを理解されよう。

【００４８】図４Ａ−Ｄを参照すると、ＤＲＡＭセル３
００は複数の能動エリア３０２およびビットライン３０
４を含んでいる。能動エリア３０２は、既に下側伝導性
要素１４、１１４、および２１４に関して述べたよう
に、ドープされたシリコンを含むことができる。下側伝
導性要素１４に関して既に述べたように、能動エリア３
０２は能動エリア３０２の隣接区分２２に対して本質的
に均一な幅を有するコンタクト区分１８を有することが
できる。ビットライン３０４は、既に上側伝導性要素４
２、１４２、および２４２に関して述べたように、リー
ドを含むことができる。上側伝導性要素４２に関して述
べたように、ビットライン３０４はビットライン３０４
の隣接区分５０に対して本質的に均一な幅を有するコン
タクト区分４６を有することができる。

【００４９】能動エリア３０２およびビットライン３０
４は、既に絶縁層１６、１１６、および２１６に関して
述べたように、ビットライン３０６下の絶縁体によって
互いに分離されるのが一般的である。能動エリア３０２
およびビットライン３０４は、既に相互接続４４、１４
４、および２４４に関して述べたように、ビットライン
３０８によって相互接続されよう。こうして、ビットラ
インコンタクト３０８は能動エリア３０２の一部分と重
なり合い、それに接し、またビットライン３０４の一部
と重なり合うことができる。更に、ビットラインコンタ
クト３０８は、能動エリア３０２とビットライン３０４
との間で本質的に均一な幅を有する。従って、能動エリ
ア３０２およびビットライン３０４は、幅広い、重なり
合った、あるいは別個に形成された中間的な配線層なし
に相互接続される。この結果、ＤＲＡＭセル３００は小
型化し、性能も向上する。更に、ＤＲＡＭセル３００
は、ビットライン３０４へつながるビットラインコンタ
クト３０８と、ビットライン３０４から適宜離された蓄
積ノードコンタクト３１０とともに、より容易にレイア
ウトできる。

【００５０】図４ＡのＤＲＡＭセル実施例に関しては、
能動エリア３０２およびビットライン３０４は本質的に
真っ直ぐで、互いに平行になっている。能動エリア３０
２およびビットライン３０４は幅が均一で、互いに重な
ることがない。このように、ＤＲＡＭセルは本実施例の
中で、非常に容易にレイアウトでき、構築できる。

【００５１】図４ＢのＤＲＡＭセル実施例に関しては、
能動エリア３０２は本質的に真っ直ぐである。ビットラ
イン３０４はコンタクト区分４６を含み、それは、ビッ
トライン３０４の隣接区分５０から水平にずらされて、
能動エリア３０２のコンタクト区分１８と少なくとも部
分的に重なり合うようにされている。このコンタクト区
分の重なりは、ＤＲＡＭセル製造時の位置合わせ誤差を
補償できる。この実施例で、コンタクト区分は互いに重
なり合うが、ビットラインコンタクト３０８は能動エリ
ア３０２上で揃ったままで、それに接しており、ビット
ライン３０４の下とも揃っている。更に、図４Ｂに示さ
れるように、ビットライン３０４の幅は均一なままであ
る。

【００５２】図４ＣのＤＲＡＭセル実施例に関しては、
能動エリア３０２がコンタクト区分１８を含み、それが
能動エリア３０２の隣接区分２２から水平にずらされ
て、ビットライン３０４のコンタクト区分４６と少なく
とも部分的に重なり合うようになっている。ビットライ
ン３０４は本質的に真っ直ぐである。既に述べたよう
に、コンタクト区分の重なりは、ＤＲＡＭセル製造時の
位置合わせ誤差を補償できる。この実施例で、コンタク
ト区分は互いに重なり合っているが、ビットラインコン
タクト３０８は能動エリア３０２上で揃ったままで、そ
れに接しており、またビットライン３０４の下とも揃っ
ている。更に、図４Ｃに示されるように、能動エリア３
０２の幅は均一なままである。

【００５３】図４ＤのＤＲＡＭセル実施例に関しては、
能動エリア３０２がコンタクト区分１８を含み、それが
能動エリア３０２の隣接区分２２から水平にずらされ
て、ビットライン３０４のコンタクト区分４６と少なく
とも部分的に重なり合うようになっている。ビットライ
ン３０４はコンタクト区分４６を含み、それはビットラ
イン３０４の隣接区分５０から水平にずらされて、能動
エリア３０２のコンタクト区分１８と少なくとも部分的
に重なり合うようになっている。既に述べたように、コ
ンタクト区分の重なりは、ＤＲＡＭセル製造時の位置合
わせ誤差を補償することができる。この実施例で、コン
タクト区分は互いに重なり合っているが、ビットライン
コンタクト３０８は能動エリア３０２上で揃ったまま
で、それに接しており、またビットライン３０４の下と
も揃っている。更に、図４Ｄに示されるように、能動エ
リア３０２およびビットライン３０４の幅は均一なまま
である。

【００５４】本発明はいくつかの実施例に関して説明し
てきたが、当業者には各種の変更および修正が示唆され
よう。本発明は、そのような変更および修正が本発明の
範囲に包含されることを意図している。

【００５５】以上の説明に関して更に以下の項を開示す
る。 （１）集積回路の伝導性要素を相互接続する方法であっ
て、下側伝導性要素であって、それの隣接区分の幅より
も本質的に広くない幅を備える下側コンタクト区分を有
する下側伝導性要素を形成する工程、前記下側伝導性要
素の外側に向かって絶縁層を形成する工程、前記下側コ
ンタクト区分の少なくとも一部分を露出するコンタクト
ホールを、前記絶縁層中に形成する工程、前記コンタク
トホール中に、前記下側伝導性要素の前記下側コンタク
ト区分へつながる相互接続を形成する工程、および前記
相互接続と重なり合って、それへつながれた上側コンタ
クト区分を有する上側伝導性要素であって、前記上側コ
ンタクト区分の幅が前記上側伝導性要素の隣接区分の幅
よりも本質的に広くないような上側伝導性要素を形成す
る工程、を含む方法。

【００５６】（２）第１項記載の方法であって、ここに
おいて、前記コンタクトホールが本質的に垂直な側壁を
有している方法。

【００５７】（３）第１項記載の方法であって、ここに
おいて、前記上側伝導性要素が前記絶縁層の外側に向か
って形成される方法。

【００５８】（４）第１項記載の方法であって、ここに
おいて、前記相互接続が、前記下側コンタクト区分の下
側コンタクトエリアと、前記上側コンタクト区分の上側
コンタクトエリアとに接触している方法。

【００５９】（５）第４項記載の方法であって、ここに
おいて、前記下側コンタクトエリアが前記下側コンタク
ト要素の側壁を含んでいる方法。

【００６０】（６）第４項記載の方法であって、ここに
おいて、前記下側コンタクトエリアが前記下側コンタク
ト要素の側壁および上部を含んでいる方法。

【００６１】（７）第４項記載の方法であって、ここに
おいて、前記上側コンタクトエリアが前記上側コンタク
ト要素の底を含んでいる方法。

【００６２】（８）第４項記載の方法であって、ここに
おいて、前記下側コンタクトエリアが前記下側コンタク
ト要素の側壁および上部を含んでおり、また前記上側コ
ンタクトエリアが前記上側コンタクト要素の底を含んで
いる方法。

【００６３】（９）第１項記載の方法であって、ここに
おいて、前記相互接続および前記上側伝導性要素が導電
性材料の単一層から形成される方法。

【００６４】（１０）第１項記載の方法であって、前記
相互接続および前記上側伝導性要素を形成する前記工程
が、前記コンタクトホール中、および前記絶縁層の外側
に向かって、導電層を堆積させる工程、および前記導電
層の過剰部分を除去して、前記コンタクトホール中に取
り付けられた相互接続と、前記相互接続の外側に向かっ
て取り付けられた上側伝導性要素とを残す工程、を含ん
でいる方法。

【００６５】（１１）第１項記載の方法であって、ここ
において、前記相互接続および前記上側伝導性要素が導
電性材料の複数層から形成される方法。

【００６６】（１２）第１項記載の方法であって、前記
相互接続および前記上側伝導性要素を形成する前記工程
が、前記コンタクトホール中および前記絶縁層の外側に
向かって、第１導電層を堆積させる工程、前記第１導電
層の過剰部分を除去して、前記コンタクトホールの第１
部分中に取り付けられた相互接続の第１部分を残す工
程、前記コンタクトホールの第２部分中および前記絶縁
層の外側に向かって、第２導電層を堆積させる工程、お
よび前記第２導電層の過剰部分を除去して、前記コンタ
クトホールの前記第２部分中に取り付けられた相互接続
の第２部分と、前記相互接続の前記第２部分の外側に向
かって取り付けられた前記上側伝導性要素とを残す工
程、を含んでいる方法。

【００６７】（１３）第１項記載の方法であって、前記
相互接続および前記上側伝導性要素を形成する前記工程
が、前記コンタクトホール中および前記絶縁層の外側に
向かって、第１導電層を堆積させる工程、前記第１導電
層の外側に向かって第２導電層を堆積させる工程、前記
第１導電層の過剰部分を除去して、前記コンタクトホー
ル中に取り付けられた相互接続と、前記相互接続の外側
に向かって取り付けられた上側伝導性要素の第１部分と
を残す工程、および前記第２導電層の過剰部分を除去し
て、前記上側伝導性要素の前記第１部分の外側に向かっ
て取り付けられた前記上側伝導性要素の第２部分を残す
工程、を含んでいる方法。

【００６８】（１４）第１項記載の方法であって、ここ
において、前記下側コンタクト区分が前記下側伝導性要
素の前記隣接区分に対して均一な幅を有しており、前記
上側コンタクト区分が前記上側伝導性要素の前記隣接区
分に対して均一な幅を有している方法。

【００６９】（１５）第１項記載の方法であって、ここ
において、前記上側および下側伝導性要素のコンタクト
区分が重なり合っていない方法。

【００７０】（１６）第１項記載の方法であって、ここ
において、前記伝導性要素の少なくとも一方の前記コン
タクト区分が前記伝導性要素の前記隣接区分から水平に
ずらされて、前記他方の伝導性要素の前記コンタクト区
分と少なくとも部分的に重なり合っている方法。

【００７１】（１７）メモリデバイスを製造する方法で
あって、基板上へ、第１能動領域であって、前記第１能
動領域の隣接区分の幅よりも本質的に広くない幅を備え
る第１コンタクト区分を有する第１能動領域を形成する
工程、前記基板上へ、第２能動領域であって、前記第２
能動領域の隣接区分の幅よりも本質的に広くない幅を備
える第２コンタクト区分を有する第２能動領域を形成す
る工程、前記第１および第２能動領域と、前記基板との
外側に向かって第１絶縁層を形成する工程、前記絶縁層
中に、前記第１コンタクト区分の少なくとも一部分を露
出する第１コンタクトホールと、前記第２コンタクト区
分の少なくとも一部分を露出する第２コンタクトホール
とを形成する工程、前記第１コンタクトホール中に、前
記第１能動領域の前記第１コンタクト区分へつながる第
１相互接続を形成する工程、前記第２コンタクトホール
中に、前記第２能動領域の前記第２コンタクト区分へつ
ながる第２相互接続を形成する工程、および前記第１相
互接続と重なり合って、それにつながる第１の上側コン
タクト区分と、前記第２相互接続と重なり合って、それ
につながる第２の上側コンタクト区分とを有する上側伝
導性要素であって、前記第１および第２の上側コンタク
ト区分がそれぞれ前記上側伝導性要素の隣接区分の幅よ
りも本質的に広くない幅を有している上側伝導性要素を
形成する工程、を含む方法。

【００７２】（１８）第１７項記載の方法であって、こ
こにおいて、前記能動領域がＤＲＡＭセルの能動エリア
を含んでおり、前記伝導性要素がＤＲＡＭセルのビット
ラインを含んでいる方法。

【００７３】（１９）第１７項記載の方法であって、前
記相互接続および上側伝導性要素を形成する前記工程
が、前記コンタクトホール中および前記絶縁層の外側に
向かって導電層を堆積させる工程、および前記導電層の
過剰部分を除去して、前記第１コンタクトホール中に取
り付けられた前記第１相互接続、前記第２コンタクトホ
ール中に取り付けられた前記第２相互接続、および前記
相互接続の外側に向かって取り付けられた前記上側伝導
性要素を残す工程、を含んでいる方法。

【００７４】（２０）第１７項記載の方法であって、前
記相互接続および前記上側伝導性要素を形成する前記工
程が、前記コンタクトホール中および前記絶縁層の外側
に向かって第１導電層を堆積させる工程、前記第１導電
層を過剰部分を除去して、前記第１コンタクトホールの
第１部分中に取り付けられた前記第１相互接続の第１部
分と、前記第２コンタクトホールの第１部分中に取り付
けられた前記第２相互接続の第１部分とを残す工程、前
記第１コンタクトホールの第１部分中、前記第２コンタ
クトホールの第２部分中、および前記絶縁層の外側に向
かって第２導電層を堆積させる工程、および前記第２導
電層の過剰部分を除去して、前記第１コンタクトホール
の前記第２部分中に取り付けられた第１相互接続の第２
部分、前記第２コンタクトホールの前記第２部分中に取
り付けられた前記第２相互接続の第２部分、および前記
第１および第２相互接続の前記第２部分の外側に向かっ
て取り付けられた前記上側伝導性要素を残す工程、を含
んでいる方法。

【００７５】（２１）第１７項記載の方法であって、前
記相互接続および前記上側伝導性要素を形成する前記工
程が、前記コンタクトホール中および前記絶縁層の外側
に向かって、第１導電層を堆積させる工程、前記第１導
電層の外側に向かって第２導電層を堆積させる工程、前
記第１導電層の過剰部分を除去して、前記第１コンタク
トホール中に取り付けられた前記第１相互接続、前記第
２コンタクトホール中に取り付けられた前記第２相互接
続、および前記相互接続の外側に向かって取り付けられ
た前記上側伝導性要素の第１部分を残す工程、および前
記第２導電層の過剰部分を除去して、前記上側伝導性要
素の前記第１部分の外側に向かって取り付けられた前記
上側伝導性要素の第２部分を残す工程、を含んでいる方
法。

【００７６】（２２）集積回路であって、下側伝導性要
素であって、前記下側伝導性要素の隣接区分の幅よりも
本質的に広くない幅を備える下側コンタクト区分を有す
る下側伝導性要素、上側伝導性要素であって、前記上側
伝導性要素の隣接区分の幅よりも本質的に広くない幅を
備える上側コンタクト区分を有する上側伝導性要素、前
記下側および上側の伝導性要素間に取り付けられた絶縁
層、および前記下側および上側の伝導性要素のコンタク
ト区分間をつなぐ相互接続であって、前記下側伝導性要
素の側壁と、前記上側伝導性要素の底とに接触する相互
接続、を含む集積回路。

【００７７】（２３）伝導性要素を相互接続する方法お
よびシステムは、下側伝導性要素（１４，１１４，２１
４）の隣接区分（２２）の幅よりも本質的に広くない幅
を備える下側コンタクト区分（１８，１１８，２１８）
を有する下側伝導性要素（１４，１１４，２１４）を形
成する工程を含む。下側伝導性要素（１４，１１４，２
１４）の外側に向かって絶縁層（１６，１１６，２１
６）が形成される。下側コンタクト区分（１８，１１
８，２１８）の少なくとも一部分を露出するコンタクト
ホール（２４，１２４，２２４）が絶縁層（１６，１１
６，２１６）中に形成される。コンタクトホール中に、
下側コンタクト区分へつながる相互接続（４４，１４
４，２４４）が形成される。相互接続（４４，１４４，
２４４）と重なり合って、それへつながる上側コンタク
ト区分（４６，１４６，２４６）を有する上側伝導性要
素（４２，１４２，２４２）が形成される。上側コンタ
クト区分（４６，１４６，２４６）は、上側伝導性要素
（４２，１４２，２４２）の隣接区分（５０）の幅より
も本質的に広くない幅を有する。

【関連出願へのクロスリファレンス】本出願は、”集積
回路中の伝導性要素を相互接続する方法およびシステ
ム”（ＴＩ−２２１９５）と題する同時係属出願の米国
特許出願第６０／０７０，４３６号に関連する。

【図面の簡単な説明】

【図１】ＡないしＤは、本発明の一実施形態に従う、集
積回路の伝導性要素を相互接続する方法およびシステム
を示す一連の模式的断面図。

【図２】ＡないしＤは、本発明の別の実施形態に従う、
集積回路の伝導性要素を相互接続する方法およびシステ
ムを示す一連の模式的断面図。

【図３】ＡないしＦは、本発明の更に別の実施形態に従
う、集積回路の伝導性要素を相互接続する方法およびシ
ステムを示す一連の模式的断面図。

【図４】ＡないしＤは、本発明のＤＲＡＭセル実施形態
用の伝導性要素の構成を示す一連の平面図。

【符号の説明】

１０，１１０，２１０ 初期半導体構造 １２，１１２，２１２ 基板 １４，１１４，２１４ 下側伝導性要素 １６，１１６，２１６ 絶縁層 １８，１１８，２１８ 下側コンタクト区分 ２０ 幅 ２２ 隣接区分 ２４，１２４，２２４ コンタクトホール ２６，１２６，２２６ 下側コンタクトエリア ２８，１２８，２２８ 下側伝導性要素の側壁 ３０，１３０，２３０ 下側伝導性要素の上部 ３２ コンタクトホールの側壁 ４０ 導電層 １４０，２４０ 第２導電層 １４１，２４１ 第２導電層 ４２，１４２ 上側伝導性要素 １４２ａ 上側伝導性要素の第１部分 １４２ｂ 上側伝導性要素の第２部分 ４４，１４４，２４４ 相互接続 ２４４ａ 相互接続の第１部分 ２４４ｂ 相互接続の第２部分 ４６，１４６，２４６ 上側コンタクト区分 ４８ 幅 ５０ 隣接区分 ５２，１５２，２５２ 上側コンタクトエリア ５４，１５４，２５４ 上側伝導性要素の底 ６０，１６０，２６０ 付加的上側伝導性要素 ６２，１６２，２６２ 第２絶縁層 ３００ ＤＲＡＭセル ３０２ 能動エリア ３０４ ビットライン ３０６ ビットライン ３０８ ビットラインコンタクト ３１０ 蓄積ノードコンタクト

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH04 HH05 HH08 HH09 JJ01 JJ04 JJ05 JJ08 JJ09 KK01 KK04 KK05 KK08 KK09 LL04 MM05 NN01 NN12 NN34 PP15 PP19 QQ09 QQ13 QQ16 QQ37 VV16 XX03

Claims (2)

【特許請求の範囲】
1. 【請求項１】 集積回路の伝導性要素を相互接続する方
   法であって、 下側伝導性要素であって、それの隣接区分の幅よりも本
   質的に広くない幅を備える下側コンタクト区分を有する
   下側伝導性要素を形成する工程、 前記下側伝導性要素の外側に向かって絶縁層を形成する
   工程、 前記下側コンタクト区分の少なくとも一部分を露出する
   コンタクトホールを、前記絶縁層中に形成する工程、 前記コンタクトホール中に、前記下側伝導性要素の前記
   下側コンタクト区分へつながる相互接続を形成する工
   程、および前記相互接続と重なり合って、それへつなが
   れた上側コンタクト区分を有する上側伝導性要素であっ
   て、前記上側コンタクト区分の幅が前記上側伝導性要素
   の隣接区分の幅よりも本質的に広くないような上側伝導
   性要素を形成する工程、を含む方法。
2. 【請求項２】 集積回路であって、 下側伝導性要素であって、前記下側伝導性要素の隣接区
   分の幅よりも本質的に広くない幅を備える下側コンタク
   ト区分を有する下側伝導性要素、 上側伝導性要素であって、前記上側伝導性要素の隣接区
   分の幅よりも本質的に広くない幅を備える上側コンタク
   ト区分を有する上側伝導性要素、 前記下側および上側の伝導性要素間に取り付けられた絶
   縁層、および前記下側および上側の伝導性要素のコンタ
   クト区分間をつなぐ相互接続であって、前記下側伝導性
   要素の側壁と、前記上側伝導性要素の底とに接触する相
   互接続、を含む集積回路。