JP2000197265A - 突入電流遮断装置 - Google Patents

Abstract

(57)【要約】 【課題】 電源スイッチオン状態でのカバーの開閉に伴
いカバースイッチがオンする際に発生する突入電流を効
率的に押さえることができない。 【解決手段】 カバーのクローズに伴い第２カバースイ
ッチ３がオンされた場合、予め設定された時間、第２カ
バースイッチ３とこの第２カバースイッチ３を介して電
源が供給される装置内の部品との接続を遮断したままと
し、予め設定された時間（Ｔｄ）後に接続する保護回路
５を有する。例えば、＋５Ｖ等の低電圧の電源ライン用
の第１カバースイッチ２がオンすると、この電源ライン
により論理回路からなるコントローラ４が起動し、この
コントローラ４が、予め設定された時間（Ｔｄ）後に、
保護回路内のスイッチ回路を構成するトランジスタをオ
ンする信号を出力する構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ファクシミリ装置
や複写機、および、プリンタ装置等、電源スイッチをオ
ンした状態でユーザがカバーの開閉を行なう装置の回路
保護技術に係わり、特に、カバーの開閉に伴いオフオン
するカバースイッチによる突入電流の発生を効率的に防
止するのに好適な突入電流遮断装置に関するものであ
る。

【０００２】

【従来の技術】ファクシミリ装置や複写機、および、プ
リンタ装置等においては、記録用に給紙、搬入した用紙
が、装置内で詰まる、いわゆるペーパジャムが発生する
と、装置内で詰まった用紙を除去するために、電源スイ
ッチをオンした状態でユーザがカバーの開閉を行なう場
合がある。

【０００３】また、これらの装置においては、トナーを
用いて用紙への記録を行なっており、このトナーを補給
するためのトナーカートリッジの交換時においても同様
に、電源スイッチをオンした状態でユーザがカバーの開
閉を行なう場合がある。

【０００４】このように電源スイッチをオンした状態で
ユーザがカバーを開ける場合、ユーザの安全性を確保す
るために、モータやクラッチ等が動作しないように、例
えば＋２４Ｖの駆動系の電源を遮断しなければならな
い。一般的には、インターロックスイッチ等のカバース
イッチを用いて、カバーが開かれた状態では、＋２４Ｖ
の駆動系電源ラインを遮断して、モータやクラッチ等に
電圧を印加させない構成となっている。

【０００５】しかし、＋２４Ｖの駆動系電源ラインをカ
バースイッチで単純に開閉すると、カバーを閉じた際、
次の図９、および、図１０で説明するように、負荷側の
容量性の負荷により、非常に大きな突入電流が発生す
る。その結果、カバースイッチや、＋２４Ｖの駆動系電
源ラインに接続される装置内の各回路上の素子を劣化さ
せ、場合によっては損傷させる恐れがある。

【０００６】図９は、従来のカバースイッチを具備した
装置の構成例を示すブロック図、図１０は、図９におけ
る装置での突入電流の発生過程を示す説明図である。図
９において、１ｄは各装置構成部品へ電源を供給する制
御基板、２はシステム電源用の＋５Ｖの電源ラインをカ
バーの開閉に伴いオンオフする第１カバースイッチ（図
中「＋５ＶインターロックＳＷ」と記載）、３は駆動系
用の＋２４Ｖの電源ラインをカバーの開閉に伴いオンオ
フする第２カバースイッチ（図中「＋２４Ｖインターロ
ックＳＷ」と記載）、４ｃは＋５Ｖラインを介して起動
され、装置の動作制御等を行なうコントローラである。

【０００７】＋５Ｖラインには、コントローラ４ｃの他
にレーザドライバ等が接続され、また、＋２４Ｖライン
には、モータドライバやクラッチ等の駆動系負荷が接続
される。このような構成においては、図示していないカ
バーの開閉に伴い、図１０に示すように、第１カバース
イッチ２と第２カバースイッチ３が同時にオンする。こ
の場合、第１カバースイッチ２側の＋５Ｖラインは低電
圧であり問題はないが、第２カバースイッチ３側の＋２
４Ｖラインにおいては、負荷側の容量性負荷により、２
０Ａ（アンペア）以上、場合によっては４０Ａ以上とい
った非常に大きな突入電流が発生する。

【０００８】

【発明が解決しようとする課題】解決しようとする問題
点は、従来の技術では、電源スイッチオン状態でのカバ
ーの開閉に伴いカバースイッチがオンする際に発生する
突入電流を効率的に押さえることができない点である。

【０００９】本発明の目的は、これら従来技術の課題を
解決し、突入電流によるファクシミリ装置や複写機ある
いはプリンタ装置等における回路上の素子の劣化や損傷
を回避することが可能な突入電流遮断装置を提供するこ
とである。

【００１０】

【課題を解決するための手段】上記目的を達成するた
め、本発明の突入電流遮断装置は、カバーのクローズに
伴い第２カバースイッチ３がオンされた場合、予め設定
された時間、第２カバースイッチ３とこの第２カバース
イッチ３を介して電源が供給される装置内の部品との接
続を遮断したままとし、予め設定された時間が経過した
後に接続する保護回路を有する。例えば、突入電流の発
生しない＋５Ｖ等の低電圧の電源ラインを、ＣＲ回路等
の遅延回路を介して、トランジスタからなるスイッチ回
路に接続し、このスイッチ回路により、突入電流を発生
させる恐れのある＋２４Ｖ等の電源ラインを装置内のモ
ータドライバやクラッチ等に接続する構成とする。ある
いは、＋５Ｖ等の低電圧のシステム電源ライン用の第１
カバースイッチ２がオンすると、この電源ラインにより
論理回路が起動し、この論理回路が、予め設定された時
間後に、スイッチ回路を構成するトランジスタをオンさ
せる信号を出力する構成とする。

【００１１】

【発明の実施の形態】以下、本発明の実施例を、図面に
より詳細に説明する。図１は、本発明の突入電流遮断装
置の本発明に係る構成の第１の実施例を示すブロック
図、図２は、図１における保護回路による突入電流の発
生防止過程を示す説明図である。

【００１２】本図１において、１は各装置構成部品へ電
源を供給する制御基板、２はシステム電源用の＋５Ｖの
電源ラインをカバーの開閉に伴いオンオフする第１カバ
ースイッチ（図中「＋５ＶインターロックＳＷ」と記
載）、３は駆動系用の＋２４Ｖの電源ラインをカバーの
開閉に伴いオンオフする第２カバースイッチ（図中「＋
２４ＶインターロックＳＷ」と記載）、４は＋５Ｖライ
ンを介して起動され、装置の動作制御等を行なう論理回
路からなるコントローラ、５は第２カバースイッチ３で
の突入電流の発生を防止する保護回路である。

【００１３】＋５Ｖラインには、第１カバースイッチ２
および抵抗Ｒ０を介してコントローラ４ｃ等が接続さ
れ、また、＋２４Ｖラインは、第２カバースイッチ３お
よび保護回路５を介してモータドライバやクラッチ等の
駆動系負荷が接続される。保護回路５は、電界効果トラ
ンジスタＱ１（ｐ型）とｎｐｎトランジスタＱ２からな
るスイッチ回路、および、コンデンサＣ１と抵抗Ｒ１，
Ｒ２により構成されている。

【００１４】このような構成において、ユーザが、電源
スイッチをオンしたままで図示していないカバーを開閉
すると、第１カバースイッチ２と第２カバースイッチ３
がオンする。この第１カバースイッチ２のオンに伴いコ
ントローラ４は直ちに起動される。しかし、第２カバー
スイッチ３を介して装置内のクラッチやモータドライバ
等の駆動系部品に供給される電源（＋２４ＶＭ）は、保
護回路５からの出力となっている。

【００１５】この保護回路５では、コントローラ４から
出力される信号（ＶＭＯＮ）によりｎｐｎトランジスタ
Ｑ２がオンすることで、電界効果トランジスタＱ１のゲ
ート電圧が下がって電界効果トランジスタＱ１がオンと
なり、第２カバースイッチ３が装置内の駆動系部品用の
＋２４Ｖ電源ラインに接続される。コントローラ４で
は、ｎｐｎトランジスタＱ２の起動用の信号（ＶＭＯ
Ｎ）を、図２に示すように、予め設定された時間（Ｔ
ｄ）だけ第１カバースイッチ２（第２カバースイッチ３
も同様）がオンするタイミングよりも遅らせて出力す
る。

【００１６】その結果、第２カバースイッチ３がオンし
た時点では、装置内の負荷が接続されていない状態とな
る。そして、第２カバースイッチ３がオンしてから十分
時間が経過した後（Ｔｄ）にｎｐｎトランジスタＱ２を
オンにするので、電界効果型トランジスタＱ１に流れる
電流は緩やかになり、負荷側の容量性負荷による２０Ａ
あるいは４０Ａ以上といった非常に大きな突入電流は発
生しない。

【００１７】尚、第１カバースイッチ２がオンして、保
護回路５により第２カバースイッチ３からの＋２４Ｖ電
源ラインを装置内の駆動系部品用に接続させるまでの遅
延時間（Ｔｄ）は、例えば３６０ｍｓとする。次に、図
３および図４を用いて他の例を説明する。

【００１８】図３は、本発明の突入電流遮断装置の本発
明に係る構成の第２の実施例を示すブロック図、図４
は、図３における保護回路による突入電流の発生防止過
程を示す説明図である。本例においては、制御基板１ａ
に設けられた保護回路５ａは、図１における保護回路５
のｎｐｎトランジスタＱ２の入力（ベース）側に、コン
デンサＣｄと抵抗ＲｄからなるＣＲ回路が設けられ、さ
らに、このＣＲ回路を介して、第１カバースイッチ２か
らの＋５Ｖ電源ラインが接続された構成となっている。

【００１９】このＣＲ回路の時定数（Ｃｄ・Ｒｄ）の効
果により、図４で示すように、ｎｐｎトランジスタＱ２
への入力電圧（ＶＭＯＮ）はゆっくり上昇するので、ｎ
ｐｎトランジスタＱ２のオンするタイミングは遅れ、第
２カバースイッチ３がオンしても、電界効果トランジス
タＱ１を流れる電流は緩やかになり、大きな突入電流の
発生を回避できる。本例においては、コントローラ４ａ
には、図１におけるコントローラ４のように、ｎｐｎト
ランジスタＱ２への入力を予め設定された時間（Ｔｄ）
だけ遅延させるための論理回路を設ける必要はない。

【００２０】図５は、本発明の突入電流遮断装置の本発
明に係る構成の第３の実施例を示すブロック図、図６
は、図５における保護回路による突入電流の発生防止過
程を示す説明図である。本例においては、制御基板１ｂ
に設けられた保護回路５ｂは、図３における保護回路５
ａにおけるＣＲ回路を、電界効果型トランジスタＱ１の
入力側に設けた構成となっている。

【００２１】このような構成では、第１カバースイッチ
２がオンするとｎｐｎトランジスタＱ２も直ちにオンと
なるが、電界効果型トランジスタＱ１は、十分大きなＣ
Ｒ回路の時定数（Ｃｄ・Ｒ２）の効果により、予め設定
された時間だけ遅れてオンする。

【００２２】すなわち、ｎｐｎトランジスタＱ２がオン
しても、電界効果型トランジスタＱ１のゲートにかかっ
ている電圧ｖ１は、図６に示すように、ＣＲ回路の時定
数（Ｃｄ・Ｒ２）の効果によりゆっくり降下するので、
電界効果型トランジスタＱ１がオンするタイミングが遅
れる。このことにより、図５に示す構成の保護回路５ｂ
を設けた制御基板１ｂにおいても、図１における制御基
板１と同様、第２カバースイッチ３のオンに伴う大きな
突入電流の発生を回避できる。

【００２３】図７は、本発明の突入電流遮断装置の本発
明に係る構成の第４の実施例を示すブロック図である。
本例においては、制御基板１ｃに設けられた保護回路５
ｃは、図１における保護回路５に、抵抗Ｒ３〜Ｒ５を設
けた構成となっている。

【００２４】そして、コントローラ４ｂは、入出力ポー
ト（図中「Ｉ／Ｏポート」と記載）６、アナログ・ディ
ジタルコンバータ（図中「Ａ／ＤＣ」と記載）７、ディ
ジタル・アナログコンバータ（図中「Ｄ／ＡＣ」と記
載）８、ＣＰＵ（Central Processing Unit）９をバス
１０を介して接続してなる。

【００２５】このような構成によりコントローラ４ｂで
は、第１カバースイッチ２がオンしたことを入出力ポー
ト６を介してＣＰＵ９で検知すると、ＣＰＵ９は、ディ
ジタル・アナログコンバータ８から、保護回路５ｃのｎ
ｐｎトランジスタＱ２を起動させるための出力を行な
う。このときのディジタル・アナログコンバータ８から
の出力値（ＶＭＯＮ）は、予め低く押さえた値とし、ｎ
ｐｎトランジスタＱ２のコレクタ・エミッタ間を流れる
電流を小さく押さえる。

【００２６】その結果、電界効果型トランジスタＱ１の
ドレイン・ソース間を流れる電流も小さく押さえられ、
コンデンサＣ１の端子での電圧すなわち電界効果型トラ
ンジスタＱ１からの出力電圧ｖ２は、所望の＋２４Ｖよ
りも低いものとなる。ＣＰＵ９は、この電界効果型トラ
ンジスタＱ１からの出力電圧ｖ２を、アナログ・ディジ
タルコンバータ７を介してモニタする。そして、この電
圧ｖ２が所望の＋２４Ｖとなるまで、ディジタル・アナ
ログコンバータ８からの出力値を徐々に上げる。

【００２７】このように、本例においては、電界効果型
トランジスタＱ１からの出力電圧を低い値から徐々に＋
２４Ｖまで引き上げるので、第２カバースイッチ３がオ
ンした時点で電界効果型トランジスタＱ１から流れる電
流は小さなものとなり、第２カバースイッチ３のオンに
伴う大きな突入電流の発生を回避できる。以下、図８を
用いて、このような処理動作例を説明する。

【００２８】図８は、図７におけるコントローラによる
突入電流の発生防止処理動作例を示すフローチャートで
ある。カバーがクローズされ（ステップ８０１）、第１
ドアスイッチ２がオンしたことを入出力ポート６を介し
て検知すると（ステップ８０２）、ディジタル・アナロ
グコンバータ８からのＶＭＯＮ電圧を一定にして、電界
効果型トランジスタＱ１からの出力電圧ｖ２（＋２４Ｖ
Ｍ）をモニタし、過度期におけるレベルが極端に大きく
なっていないか否かを調整する（ステップ８０３，８０
４）。

【００２９】その後、所定のパラメータに基づき、徐々
にディジタル・アナログコンバータ８からのＶＭＯＮ電
圧を上げてゆき（ステップ８０５）、電界効果型トラン
ジスタＱ１からの出力電圧ｖ２（＋２４ＶＭ）が定常状
態になるまで繰り返す（ステップ８０６）。このよう
に、本例では、電界効果型トランジスタＱ１からの出力
電圧ｖ２（＋２４ＶＭ）の立上りを所定のパラメータに
そって制御するので、＋２４Ｖの電源ラインに流れる電
流は緩やかになり、大きな突入電流の発生を回避でき
る。

【００３０】以上、図１〜図８を用いて説明したよう
に、本実施例の突入電流遮断装置では、カバーのクロー
ズに伴い第２カバースイッチ３がオンされた場合、予め
設定された時間、第２カバースイッチ３とこの第２カバ
ースイッチ３を介して電源が供給される装置内の部品と
の接続を遮断したままとし、予め設定された時間（Ｔ
ｄ）後に接続する保護回路５，５ａ，５ｂを有する。

【００３１】例えば、図１に示すように、＋５Ｖ等の低
電圧の電源ライン用の第１カバースイッチ２がオンする
と、この電源ラインにより論理回路からなるコントロー
ラ４が起動し、このコントローラ４が、予め設定された
時間後に、スイッチ回路を構成するトランジスタをオン
する信号を出力する構成とする。

【００３２】また、図３に示すように、突入電流の発生
しない＋５Ｖ等の低電圧の電源ラインを、ＣＲ回路等の
遅延回路を介して、電界効果トランジスタＱ１やｎｐｎ
トランジスタＱ２からなるスイッチ回路に接続し、この
スイッチ回路により、突入電流を発生させる恐れのある
＋２４Ｖ等の電源ラインを、装置内のモータドライバや
クラッチ等に接続する構成とする。

【００３３】このことにより、スイッチ回路（電界効果
トランジスタＱ１）を介して＋２４Ｖ電源ラインに流れ
る電流は緩やかになり、大きな突入電流の発生を防ぐこ
とができる。、尚、本発明は、図１〜図８を用いて説明
した実施例に限定されるものではなく、その要旨を逸脱
しない範囲において種々変更可能である。例えば、御礼
では、＋２４Ｖの電圧値での電源ラインでの突入電流に
関して説明したが、他の電圧値においても適用できる。

【００３４】

【発明の効果】本発明によれば、カバーの開閉に伴い駆
動系の電源ラインのオンオフを行なうカバースイッチが
オンする際に発生する突入電流を効率的に押さえること
ができ、突入電流によるスイッチや回路上の素子の劣化
や損傷を回避でき、ファクシミリ装置や複写機、およ
び、プリンタ装置等の信頼性の向上、それに伴う性能の
向上を図ることが可能である。

【図面の簡単な説明】

【図１】本発明の突入電流遮断装置の本発明に係る構成
の第１の実施例を示すブロック図である。

【図２】図１における保護回路による突入電流の発生防
止過程を示す説明図である。

【図３】本発明の突入電流遮断装置の本発明に係る構成
の第２の実施例を示すブロック図である。

【図４】図３における保護回路による突入電流の発生防
止過程を示す説明図である。

【図５】本発明の突入電流遮断装置の本発明に係る構成
の第３の実施例を示すブロック図である。

【図６】図５における保護回路による突入電流の発生防
止過程を示す説明図である。

【図７】本発明の突入電流遮断装置の本発明に係る構成
の第４の実施例を示すブロック図である。

【図８】図７におけるコントローラによる突入電流の発
生防止処理動作例を示すフローチャートである。

【図９】従来のカバースイッチを具備した装置の構成例
を示すブロック図である。

【図１０】図９における装置での突入電流の発生過程を
示す説明図である。

【符号の説明】

１，１ａ〜１ｄ：制御基板、２：第１カバースイッチ
（＋５ＶインターロックＳＷ）、３：第２カバースイッ
チ（＋２４ＶインターロックＳＷ）、４，４ａ〜４ｃ：
コントローラ、５，５ａ〜５ｃ：保護回路、Ｃ１，Ｃ
ｄ：コンデンサ、Ｒ０〜Ｒ５：抵抗、Ｑ１：電界効果ト
ランジスタ（ｐ型）、Ｑ２：ｎｐｎトランジスタ。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 電源スイッチオン状態でのカバーの開閉
   に伴いカバースイッチがオンして発生する突入電流の、
   上記カバースイッチを介して電源が供給される装置内の
   部品への流入を遮断する突入電流遮断装置であって、上
   記カバーのクローズ（閉）に伴い上記カバースイッチが
   オンされた場合、予め設定された時間の経過後に上記カ
   バースイッチと上記装置内の部品とを接続する保護手段
   を有することを特徴とする突入電流遮断装置。
2. 【請求項２】 電源スイッチオン状態でのカバーの開閉
   に伴いカバースイッチがオンして発生する突入電流の、
   上記カバースイッチを介して電源が供給される装置内の
   部品への流入を遮断する突入電流遮断装置であって、上
   記カバーが閉じられたことを検知する検知手段と、該検
   知手段で上記カバーが閉じられたことを検知すると、予
   め設定された時間の経過後に上記カバースイッチと上記
   装置内の部品とを接続する保護手段とを有することを特
   徴とする突入電流遮断装置。
3. 【請求項３】 請求項２に記載の突入電流遮断装置にお
   いて、上記検知手段は、上記カバーのクローズに伴いオ
   ンする上記突入電流を発生させない低電圧の電源ライン
   用のカバースイッチからなることを特徴とする突入電流
   遮断装置。
4. 【請求項４】 請求項２、もしくは、請求項３のいずれ
   かに記載の突入電流遮断装置において、上記保護手段
   は、上記検知手段からの検知信号の伝達を予め設定され
   た時間だけ遅延させる遅延手段と、該遅延手段で遅延さ
   れた上記検知手段からの検知信号を入力してオンするス
   イッチ手段とからなり、上記スイッチ手段で上記カバー
   スイッチと上記装置内の部品とを接続することを特徴と
   する突入電流遮断装置。
5. 【請求項５】 請求項４に記載の突入電流遮断装置にお
   いて、上記遅延手段はＣＲ回路からなり、上記スイッチ
   手段はトランジスタ回路からなることを特徴とする突入
   電流遮断装置。
6. 【請求項６】 電源スイッチオン状態でのカバーの開閉
   に伴いカバースイッチがオンして発生する突入電流の、
   上記カバースイッチを介して電源が供給される装置内の
   部品への流入を遮断する突入電流遮断装置であって、上
   記カバーが閉じられたことを検知して予め設定された時
   間の経過後に検知結果信号を出力する検知手段と、該検
   知手段から出力された検知結果信号に基づき上記カバー
   スイッチと上記装置内の部品とを接続する保護手段とを
   有することを特徴とする突入電流遮断装置。
7. 【請求項７】 請求項６に記載の突入電流遮断装置にお
   いて、上記検知手段は、上記カバーのクローズに伴いオ
   ンする上記突入電流を発生させない低電圧の電源ライン
   用のカバースイッチに接続されて上記低電圧の電源で起
   動される論理回路からなることを特徴とする突入電流遮
   断装置。
8. 【請求項８】 請求項６、もしくは、請求項７のいずれ
   かに記載の突入電流遮断装置において、上記保護手段
   は、上記検知手段からの検知結果信号を入力してオンす
   るトランジスタ回路で構成されるスイッチ手段からなる
   ことを特徴とする突入電流遮断装置。
9. 【請求項９】 請求項６に記載の突入電流遮断装置にお
   いて、上記検知手段は、上記カバーのクローズに伴いオ
   ンする上記突入電流を発生させない低電圧の電源ライン
   用のカバースイッチに接続されて上記低電圧の電源で起
   動される論理回路からなり、上記保護手段は、上記論理
   回路からの検知結果信号を入力してオンするトランジス
   タ回路で構成されるスイッチ手段からなることを特徴と
   する突入電流遮断装置。
10. 【請求項１０】 請求項９に記載の突入電流遮断装置に
    おいて、上記検知手段としての上記論理回路は、上記保
    護手段としての上記スイッチ手段のトランジスタからの
    出力をモニタする手段と、該モニタ手段のモニタ結果を
    参照して、上記トランジスタからの出力が上記カバース
    イッチを介して供給される電源電圧に達するまで、上記
    保護手段としての上記スイッチ手段のトランジスタへの
    入力値を、低い値から徐々に増加させる手段とを有する
    ことを特徴とする突入電流遮断装置。