JP2000196584A - 暗号化デバイスによりエミッションを抑制するシステムと方法 - Google Patents

暗号化デバイスによりエミッションを抑制するシステムと方法

Info

Publication number
JP2000196584A
JP2000196584A JP11362358A JP36235899A JP2000196584A JP 2000196584 A JP2000196584 A JP 2000196584A JP 11362358 A JP11362358 A JP 11362358A JP 36235899 A JP36235899 A JP 36235899A JP 2000196584 A JP2000196584 A JP 2000196584A
Authority
JP
Japan
Prior art keywords
power
power source
processor
encryption
encryption operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11362358A
Other languages
English (en)
Other versions
JP4566312B2 (ja
JP2000196584A5 (ja
Inventor
Frederick W Ryan Jr
ダブリュー ライアン ジュニア フレデリック
Monroe A Weiant Jr
エイ ワイアント ジュニア モンロー
J Touwaroogu Edward
ジェイ トゥワローグ エドワード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pitney Bowes Inc
Original Assignee
Pitney Bowes Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pitney Bowes Inc filed Critical Pitney Bowes Inc
Publication of JP2000196584A publication Critical patent/JP2000196584A/ja
Publication of JP2000196584A5 publication Critical patent/JP2000196584A5/ja
Application granted granted Critical
Publication of JP4566312B2 publication Critical patent/JP4566312B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00—Franking apparatus
    • G07B17/00733—Cryptography or similar special procedures in a franking system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/81—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer by operating on the power supply, e.g. enabling or disabling power-on, sleep or resume operations
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00—Franking apparatus
    • G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
    • G07B17/00193—Constructional details of apparatus in a franking system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00—Franking apparatus
    • G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
    • G07B17/00193—Constructional details of apparatus in a franking system
    • G07B2017/00233—Housing, e.g. lock or hardened casing
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00—Franking apparatus
    • G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
    • G07B17/00314—Communication within apparatus, personal computer [PC] system, or server, e.g. between printhead and central unit in a franking machine
    • G07B2017/00346—Power handling, e.g. power-down routine
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00—Franking apparatus
    • G07B17/00733—Cryptography or similar special procedures in a franking system
    • G07B2017/00959—Cryptographic modules, e.g. a PC encryption board
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00—Franking apparatus
    • G07B17/00733—Cryptography or similar special procedures in a franking system
    • G07B2017/00959—Cryptographic modules, e.g. a PC encryption board
    • G07B2017/00967—PSD [Postal Security Device] as defined by the USPS [US Postal Service]

Abstract

(57)【要約】 【課題】 ＤＰＡアタックを防止するシステムと方法。 【解決手段】 暗号化オペレーションを実行するシステ
ムは、少なくとも１つのプロセッサー(20)と、プロセッ
サーに結合したメモリーと、暗号化オペレーションで計
算され使用された情報を記憶し検索するため、プロセッ
サーに結合した記憶部品とを備える。プロセッサーとメ
モリーと記憶部品とは、安全に格納され、暗号化オペレ
ーションへの直接のアクセスを防止する。安全格納装置
(34)の外部にある第１電源は、プロセッサーとメモリー
と記憶部品とに結合し、これらに電力を供給する。安全
格納装置の内部にある第２電源が、少なくともプロセッ
サーに結合し、これに電力を供給する。暗号化オペレー
ションを実行するとき、第１電源から第２電源へ切換
え、非暗号化オペレーションを実行するとき、第２電源
から第１電源へ切換えるスイッチを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、郵便料金メーター
システムと方法に関し、より詳しくは、郵便料金支払を
証明するために暗号化プロセスを使用するクローズド及
びオープン郵便料金メーターシステムと方法に関する。
【０００２】
【従来の技術】世界中の殆どの郵便局は、郵便局の提供
する郵便サービスに対して事前の支払いを要求する。こ
うすることで、郵便局は、請求書データを処理し、送金
を集金し処理する必要がある後払いシステムに伴う時間
とコストをかからないようにしてきた。しかし、前払い
システムでは、個々の郵便物が支払われた郵便料金の検
証可能な証拠を有する必要がある。伝統的な郵便切手
は、このような証拠の第１の例である。郵便切手は、量
の少ない郵便利用者にはよいが、中程度から量の多い郵
便利用者には、切手を貼るのは困難でコストがかかり、
盗まれる場合がある。さらに、切手は、郵送の日付と場
所等の情報を与えず、郵便歳入のセキュリティは限られ
ていた。
【０００３】1902年にアルツァーピットニーが、最初の
郵便料金メーターを発明し、郵便切手の幾つかの欠点を
解決した。この郵便料金メーターは、印刷と会計機能が
安全に結合した機械的デバイスであった。この機械的メ
ーターは、何年もかかって完成し、広く行き渡った基本
的なビジネスマシンとなった。マイクロプロセッサの出
願により、70年代後半に電子郵便料金メーターが導入さ
れたとき、会計と機械制御機能は、コンピュータ化され
た。これにより、部門会計とコンピュータ化したメータ
ーのリセット等の新しいフィーチャ（機能）が可能にな
った。しかし、郵便料金証明の基本的なセキュリティ
は、同じままであった。
【０００４】機械式と電子式郵便料金メーター等のアナ
ログ郵便料金メーターの郵便歳入のセキュリティは、次
の２つのフィーチャによる。1）印刷プロセスの物理的
セキュリティ、即ち、適正な会計が行われなければ、郵
便料金の証拠は印刷されない。2）法的な検出可能性、
即ち、不正な郵便証印を正当な証印から区別することが
出来る。
【０００５】タンパーが明らかになる安全な格納装置内
で印刷と会計機構を結合すると、印刷の物理的なセキュ
リティが得られる。デバイスを検査すると、通常は機械
へのタンパーが分かる。不正な郵便証印を有効に法的に
検出出来るかどうかは、証印を偽造するのに適した代替
の機構が得られにくいかどうかによる。安価で高印刷品
質のコンピュータプリンターが多くなる前は、代替の印
刷機構を使用して不正な証印を生成しようとする試み
は、検出可能であった。
【０００６】今日、安価なコンピュータで駆動するプリ
ンターが得られるので、顧客は、郵便料金の証拠を印刷
するための安価でコスト上有利である。しかし、このよ
うなプリンターを使用すると、郵便料金を安全保護する
新しい方法が必要になった。これは、米国特許第4,641,
347号、第4,641,346号、第4,757,537号、第4,775,246号
に示唆されている。その時は、郵便料金の証明のセキュ
リティは、メッセージの認証と完全性が含まれる証印に
印刷された情報のセキュリティによると理解されてい
た。米国特許第4,831,555号、第4,725,718号は、この考
えを安全にされていない郵便料金の印刷に拡大し、証印
の少なくとも幾つかの情報は、ある秘密を所有しない者
にはランダムに見える必要があることを示した。このよ
うなランダムに見える情報は、一般にデジタルトークン
といわれる。
【０００７】デジタルの世界の基本的な郵便歳入のセキ
ュリティの基本は、次の2つの新しい要求である。1）デ
ジタルトークン生成プロセスのセキュリティ、即ち、適
正な会計が行わなければ、デジタルトークンを生成でき
ない。2）自動検出性、即ち、不正のデジタルトークン
は自動的な手段により検出することが出来る。
【０００８】郵便物上の選択したデータを暗号化する
と、デジタルトークンが得られる。このデータは、郵便
料金価額、日付、地理的な投函領域の郵便番号、受取人
住所情報、計量データ、枚数カウントを含んでも良い。
このようなデータは、一般に郵便データと言われる。デ
ジタルトークンを生成するのに使用した秘密は、一般に
会計デバイス内に保持された暗号化キーである。ベリフ
ァイヤが、会計デバイスの秘密に対応した検証キーを使
って、デジタルトークンを検査する。この目的のため、
幾つかの暗号化アルゴリズムとプロトコルが、考えられ
た。米国特許第4,853,961号は、郵送用途の公開キー暗
号手法の重要な態様を記述している。JosePastorによる
「ＣＲＹＰＴＯＰＯＳＴTM自動郵便処理用の汎用情報ベ
ース料金納付済表示システム」米国郵政公社Proceeding
s of Fourth Advanced TechnologyConference、Vol.1、
429〜442頁、1990年11月を参照。また、Jose Pastorに
よる「ＣＲＹＰＴＯＰＯＳＴTM郵便処理用の暗号の用
途」Journal of Cryptology、3(2)、137〜146頁、1990
年11月を参照。
【０００９】郵便ベリファイヤに支払いの不正な証明を
与える2つの方法は、偽造された証印とコピーされた証
印である。前者は、支払いをしていない正当に見える証
印である。後者は、正当に支払った証印の再生である。
本発明は、偽造の証印を防止することを目的とする。
【００１０】偽造の証印は、デジタルトークンを検証す
ることにより検出することが出来る。検証により、デジ
タルトークンは、メーターの秘密キーにアクセスして暗
号化アルゴリズムにより生成されたことを証明される。
メーターの秘密キーが内密であれば、証印に印刷された
情報と検証キーにアクセスすれば、偽造された証印を検
出するのに十分であった。公開キーシステムでは、デジ
タル署名がデータの認証と完全性のチェックを与える。
対称キーシステムでは、メッセージ認証コード（ＭＡ
Ｃ）が、同様のチェックを行う。偽造のチェックは、完
全性のチェックである。
【００１１】認証ソフトウェアとハードウェアの完全性
があると仮定して、機密解除されたメーターの秘密キー
のみが、完全性チェックをパスする偽造の証印を作るこ
とが出来る。機械にタンパーするか、又は暗号解読によ
り証印データからキーを引出すことにより、キーの物理
的な保護を破ることにより、このような機密解除が起こ
る。一般に、郵便料金メーターシステムの安全部品の物
理的な保護が十分であれば、機械へのタンパーは検出可
能である。例えば、暗号化モジュールのセキュリティ要
件ＦＩＰＳ140-1、国立標準・技術協会1994年1月に従え
ば十分である。暗号読解に対する頑強性は、ある数学的
問題を解く難しさによる。例えば、別々の対数の問題、
又は大きい素数でない数を因数分解する等である。情報
ベース証印プログラム（ＩＢＩＰ）の提案の一部とし
て、ＵＳＰＳ（米国郵政公社）は、頑強さの基準とし
て、1024ビットのＲＳＡ、又は1024ビットのＤＳＳを提
案した。
【００１２】ＩＢＩＰは、分配された信頼されるシステ
ムであり、一般に郵便料金メーターが郵便物上に証印を
機械的に印刷する現在の方法に加えて、郵便料金に適用
する新しい方法をサポートすることが期待される。ＩＢ
ＩＰは、大きく高密度の２次元(２Ｄ)バーコードを郵便
物上に印刷することを要する。郵政公社は、ＩＢＩＰ
が、処理される各郵便物について、コスト有効性のある
郵便料金支払いの保証を与えることを期待する。
【００１３】ＵＳＰＳは、ＩＢＩＰの仕様書案を公表し
た。1996年6月13日の「情報ベースの証印プログラム(Ｉ
ＢＩＰ)証印仕様書」は、ＩＢＩＰを使用して処理され
る郵便に適用される新しい証印の要求についての提案を
記載する。1996年6月13日の「情報ベース証印プログラ
ム郵便セキュリティデバイス仕様書」は、郵便セキュリ
ティデバイス(ＰＳＤ) の要求についての提案を記載記
し、これはＩＢＩＰを使用して処理される郵便に適用さ
れる新しい「情報ベース」の郵便料金のマーク即ち証印
の生成をサポートするセキュリティサービスを提供す
る。1996年10月9日の「情報ベース証印プログラムホス
トシステム仕様書」は、ＩＢＩＰのホストシステムの要
素の要件についての提案を記載する。これらの仕様書を
まとめて、ＩＢＩＰ仕様書という。ＩＢＩＰは、インタ
ーフェースするユーザー（顧客）、プログラムのシステ
ム要素である郵便とベンダーのインフラストラクチャを
含む。
【００１４】郵便料金の証明に重要な3つの情報セキュ
リティの目的物がある。認証、ここでは郵便局が、郵便
物上に印刷された支払メッセージを読み、そのメッセー
ジに責任がある郵便料金会計デバイスを識別することが
出来る。データの完全性、ここでは郵便局が、支払メッ
セージの任意の改変を検出することが出来る。不正の証
拠、ここでは、郵便局は、偽造された証印又は同一の証
印のある郵便物等の不正の証拠を検出することが出来
る。
【００１５】認証を行うため、支払メッセージは、独自
の郵便料金会計デバイス識別番号と、メッセージ識別番
号、例えば、通し番号個数カウント、又は昇順レジスタ
ーを備える必要がある。支払自体の完全性により、郵便
料金価額を含むことが要求される。これらの要素は、全
体を郵便又はセキュリティデータと言われ、最小限のセ
ットを表す。検証の戦略により、配達アドレス情報等の
別の要素を含むことも出来る。証印は、少なくとも、
1）セキュリティデータ、2）セキュリティデータを暗号
化して出来たデジタルトークン、を含む必要がある。暗
号化した認証が、これらの要素の完全性を与える。
【００１６】今日、クローズドシステムとオープンシス
テムの2つの郵便料金メーターの種類がある。クローズ
ドシステムでは、システムの機能性は、メーターで証印
を押す活動に専用である。クローズドシステムのメータ
ーデバイスには、従来のデジタルとアナログ（機械式と
電子式）郵便料金メーターが含まれ、専用プリンターが
証印押し又は会計機能に安全に結合している。クローズ
ドシステムでは、一般にプリンターはメーターに安全に
結合し、メーター専用であり、郵便料金の証拠を印刷す
れば、必ず郵便料金の証拠の会計が行われる。オープン
システムでは、プリンターはメーターの活動に専用では
なく、システムの機能は、メーターで証印を押す活動に
加えて複数の異なる使用ができる。オープンシステムの
メーターデバイスの例は、単一／複数タスクのオペレー
ティングシステム、複数ユーザーのアプリケーション、
デジタルプリンターを有するパーソナルコンピュータ
（ＰＣ）ベースのデバイスである。オープンシステムの
メーターデバイスは、安全な会計モジュールに安全保護
されないで結合された非専用プリンターを有する郵便料
金証明デバイスである。専用でないプリンターで印刷さ
れたオープンシステムの証印は、郵便物上に印刷された
郵便料金の暗号化した証拠に受信人情報を含ませ、後で
検証できるようにして安全にされる。
【００１７】従来のクローズドシステムの機械式と電気
式郵便料金メーターは、印刷機能と会計機能の間に安全
なリンクが有る。物理的メーターボックスの完全性は、
メーターを周期的に調べることによりモニターされる。
クローズドシステム郵便料金メーターであるデジタル印
刷郵便料金メーターは、一般に証印を押す（会計）デバ
イスに結合したデジタルプリンターを備え、これをここ
では郵便セキュリティデバイス（ＰＳＤ）という。デジ
タル印刷郵便料金メーターにより、会計機構と印刷機構
の間のリンクを暗号で安全にすることにより、物理的検
査の必要性がなくなった。要するに、新しいデジタル印
刷郵便料金メーターは、会計ユニットとプリントヘッド
の間の安全な二地点間接続リンクを作成した。例えば、
クリストファーB:ライトに発行され本発明の譲受人に譲
受けられた米国特許第4,802,218号を参照されたい。安
全なプリントヘッド通信の出来るデジタル印刷郵便料金
メーターの例は、コネチカット州スタンフォードのピッ
トニーボーズ社のパーソナルポストオフィスTMである。
安全なハウジングに入ったデジタル印刷郵便料金メータ
ーの例は、コネチカット州スタンフォードのピットニー
ボーズ社のポストパーフェクトTMである。
【００１８】最近発表されたディファレンシャルパワー
分析（ＤＰＡ）は、暗号化デバイスをかなり脅かしてい
る。この技術は、暗号化デバイスの電力ラインの変動を
観察分析し、デバイスで使用する暗号化の秘密、即ち秘
密キーを求める。
【００１９】ＤＰＡアタックにより、ある時間にわたっ
て電力消費の変化を測定し、次にこの情報に精巧な分析
を行うことにより、安全と考えられた暗号化デバイスか
ら秘密に保護された情報を引出すことが出来る。外部電
源から作動電力を得る安全な暗号化デバイスはどのよう
な種類でも、アタックできる可能性が有る。このような
デバイスには、スマートカード、ＰＣ（ＰＣＭＣＩＡ）
カード、印刷回路ボードがあり、保護された格納装置に
収容されたデバイスも含まれる。
【００２０】アタックは、暗号化プロセッサが暗号化、
署名等の暗号化機能を行うとき、プロセッサのトランジ
スターがスイッチをオンオフし、プロセッサに電力を供
給する電源から流れる電流が変化するという原理に基づ
く。攻撃者が、暗号化プロセッサにより行われる機能の
知識を有すると仮定して、攻撃者は、電流の変化を処理
されるデータ及び使用する秘密キーと関連付けることが
出来る。アタックの重要性は、次の通りである。
【００２１】安全情報システムは、安全な暗号化デバイ
ス内に記憶された秘密情報、即ち秘密キーは、どのよう
な攻撃者に対しても開示しないように保護されていると
いう仮定に基づく。このように開示されることを防止す
るため、物理的なタンパーへの抵抗性、即ちタンパー防
止物理的セキュリティを使用することが知られている。
このような物理的セキュリティが有効であれば、攻撃者
は、使用するアルゴリズムと対応付けられるすべての可
能な秘密キーを試すことによって（対称アルゴリズ
ム）、又は複合的な数学的検索を行うことによって（非
対称アルゴリズム）のみ、秘密キーを得ることが出来る
と想定される。一般に容認された暗号化アルゴリズムで
は、この検索は、殆ど不可能である、例えば、1024ビッ
トのＲＳＡキーを得るのに、300ＭＨｚのＰＣで計算し
て230年かかる。しかし、ＤＰＡアタックにより、この
仮定は間違ったものとなった。もし、暗号化デバイスが
ＤＰＡアタックを受けると、秘密キーはＤＰＡを使用し
て数日か数週間で得ることが出来る。従って、安全な共
同体にするには、このアタックを破る、又は少なくとも
うまく成功するのに必要な時間と専門知識を大きくする
ための、十分に手段を見出すことが不可欠である。
【００２２】多くの提案されたＤＰＡアタックへの対応
策には、電力ラインに信号ノイズとフィルターの導入、
暗号化処理中のランダムなタイミングと遅延、無関係の
オペレーションの導入が有る。これらの対応策により、
アタックがより困難になる。しかし、攻撃者は、電力ラ
インの変動からより多いサンプルを得て、より洗練され
た分析技術を適用することにより、これを克服すること
が出来る。
【００２３】
【発明が解決しようとする課題】本発明の目的は、ＤＰ
Ａアタックを防止するシステムと方法を提供することで
ある。
【００２４】
【課題を解決するための手段】本発明は、ＤＰＡアタッ
クに対して増強されたセキュリティと抵抗を与える。本
発明は、重要なオペレーションを実行する間、暗号化デ
バイスから有効に電源の電力ラインを切ることにより、
ＤＰＡアタックに対して高レベルの抵抗性を提供する。
その結果、個々のオペレーションで起こる電力の変動
は、デバイスの電力ラインをモニターしても、観測する
ことが出来ない。
【００２５】本発明によれば、電源の電力ラインから得
られる電荷は、暗号化オペレーションが実行されないと
きは、バッテリー又はキャパシター等の電力貯蔵デバイ
スに貯蔵される。暗号化オペレーションの間、暗号化処
理用の電力は、貯蔵デバイスから引出され、暗号化プロ
セッサを有効に電力入力から断線する。その結果、電力
入力の変動を、暗号化デバイス内の個々の暗号化オペレ
ーションと関連付けることが出来ず、そのデバイスでＤ
ＰＡアタックを実行することが出来ない。
【００２６】
【発明の実施の形態及び実施例】本発明の上述した又他
の目的と利点は、図面を参照して次の発明の詳細な説明
を読めば、分かるであろう。これらの図面を通じて、同
じ番号は部分を表す。図１に、従来の暗号化デバイス
（全体を10で示す）のブロック線図を示す。暗号化デバ
イス10は、オプションのコプロセッサー22に結合した従
来のプロセッサー20と、不揮発性メモリー（ＮＶＭ）24
と、ランダムアクセスメモリー（ＲＡＭ）26と、読取専
用メモリー（ＲＯＭ）28とを備える。暗号化デバイス10
は、安全ハウジング34内に収容されている。安全ハウジ
ング34は、暗号化デバイス10へのアクセスを防止する従
来の手段であっても良い。例えば、安全ハウジング34
は、エポキシに封入した集積回路チップで、集積回路を
破壊しなければ集積回路にアクセスできない物でも良
い。暗号化デバイス10への電力は、電力ライン30により
入力される。入力/出力の通信は、Ｉ/Ｏライン32で行わ
れる。暗号化デバイス10は、任意の数の別体の部品で
も、スマートカード等の単一の集積回路であっても良
い。
【００２７】図２に、本発明による暗号化デバイス10と
共に使用することが出来る電力貯蔵回路（全体を40で示
す）を示す。電力貯蔵回路40は、ライン36で電力ライン
30に接続され、キャパシターＣ１、トランジスターＱ
１、3つの抵抗器Ｒ1、Ｒ2、Ｒ3を備える。外部の電力入
力ライン30と、暗号プロセッサー20の間に電力貯蔵回路
40を置くことにより、暗号プロセッサー20は、電力ライ
ン30で外部電力入力から供給するか、又は貯蔵デバイス
から供給するかを制御することが出来る。本発明の好適
な実施例では、Ｃ1＝0.04Ｆ、Ｒ1＝680Ω、Ｒ2＝47Ω、
Ｒ3＝10ｋΩである。対応する実施のため、これらは相
互に変えることが出来る。
【００２８】図３を参照すると、電力貯蔵回路40は、コ
プロセッサー22に電力を供給するように形作られてい
る。プロセッサー20が暗号化オペレーションは実行され
ていないと求めると、電力制御ライン（全体を42で示
す）を使用してスイッチ即ちトランジスターＱ1を閉
じ、キャパシターＣ1が電荷を蓄積できるようにする。
暗号化オペレーションの間、プロセッサー20はスイッチ
（トランジスターＱ1）を開き、キャパシターＣ1に貯蔵
された電荷を使用して、暗号電力ライン（全体を44で示
す）を通って暗号化コプロセッサー22に電力を与える。
スイッチを開くとき、暗号化コプロセッサー22の電力の
変動は、外部電力入力ライン30には伝導されず、そのた
め、ＤＰＡを実行することは出来ない。
【００２９】図４は、別の実施例を示し、回路40は、暗
号化コプロセッサー22だけでなく、暗号化デバイス10全
体に電力を供給するように形作られている。この別の実
施例は、暗号化デバイス10内に暗号化コプロセッサー22
がなくプロセッサー20がすべての暗号化オペレーション
を実行するとき、ＤＰＡを防ぐのに特に好適である。こ
の別の実施例はまた、図１に示すように、コプロセッサ
ー22が入力電力をプロセッサー20と共有するときも好適
である。しかし、この別の実施例を使用して、暗号化デ
バイス10全体に電力を供給すると、コプロセッサー22の
みに電力を供給する場合より大きなキャパシターを必要
とする。キャパシターＣ1は、エネルギー貯蔵デバイス
の1つの形であり、バッテリー、誘導子とその荷電回路
等の他の貯蔵デバイスで置き換えることも出来る。
【００３０】ある用途では、暗号化オペレーション全体
に電力を供給するのに十分な大きさの貯蔵デバイスは、
実現することが出来ない。例えば、暗号化デバイス10が
単一の集積回路で、電力貯蔵回路40が集積回路の一部で
あるなら、暗号化オペレーション全体に電力を供給する
のに十分な大きさのキャパシターＣ1は、得ることが出
来ない。このような用途では、より小さい貯蔵デバイス
を使用して、暗号化オペレーションの一部に電力を供給
する。貯蔵デバイスを再充電する間、暗号化処理を停止
することが出来、貯蔵デバイスが十分に充電された後、
再開することが出来る。又は、貯蔵デバイスを再充電す
る間、処理を継続することも出来る。しかし、何れの場
合も、暗号化オペレーションに使用された暗号化キーに
関する情報は、外部電力入力ライン30へ伝導されるが、
回路が適所にない場合と程度が異なる。前述のこれまで
に提案された対応策（電力ラインに信号ノイズ又はフィ
ルターを導入する、暗号化プロセス中のランダムなタイ
ミング又は遅延、無関係のオペレーションの導入）と比
べて、どちらの技術を使用しても、高レベルのＤＰＡに
対する妨害を達成することが出来る。
【００３１】図５に、本発明を実行する前の暗号化デバ
イス10により実行されるＲＳＡ署名生成の部分により、
ライン30で測定した流れる電流を表す。二乗と掛け算の
オペレーションの違いを明らかに見ることが出来る。掛
け算のオペレーション52は、より多くの電力を必要と
し、そのため二乗のオペレーション50より高いピークで
示される。図５のグラフから、ＲＳＡキーを容易に導き
出すことが出来る。１は、二乗の次に掛け算が続き（50
-52、50"-52"）、ゼロは単に二乗（50'）で表される。
【００３２】図６に本発明の効果を示すグラフを示す。
暗号化デバイス10に電力貯蔵回路40を追加した後につい
て、図５に示すＲＳＡ署名と同じ部分を、図６に示す。
以前図５で観測された二乗と掛け算のオペレーションを
表すピークは、図６には見られない。
【００３３】本発明は、特定の実施例に関連して記載し
た。しかし、前述したように、変更を行うことができ
る。従って、特許請求の範囲は、本発明の精神と範囲に
入る変形を包含することを意図している。
【図面の簡単な説明】
【図１】 従来の暗号化デバイスのブロック線図であ
る。
【図２】 本発明による図１のデバイスと共に使用する
一時的電力貯蔵回路である。
【図３】 本発明の好適な実施例による図２の電力貯蔵
回路を図１のデバイスに一体化したブロック線図であ
る。
【図４】 本発明の他の実施例による図２の電力貯蔵回
路を図１のデバイスに一体化したブロック線図である。
【図５】 本発明を実施しない場合の図１のデバイスに
より実行されるＲＳＡ署名を生成する部分により流れる
電流のグラフである。
【図６】 本発明を実施した場合の図１のデバイスによ
り実行されるＲＳＡ署名を生成する部分により流れる電
流のグラフである。
【符号の説明】
10 暗号化デバイス 20 プロセッサー 22 オプションのプロセッサー 24 不揮発性メモリー 26 ランダムアクセスメモリー 28 読取専用メモリー 30 電力ライン 32 Ｉ/Ｏライン 34 ハウジング 40 電力貯蔵回路 42 電力制御ライン 44 暗号電力ライン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フレデリック ダブリュー ライアン ジ ュニア アメリカ合衆国 コネチカット州 06478 オックスフォード ネイプルズ レーン ４ (72)発明者 モンロー エイ ワイアント ジュニア アメリカ合衆国 コネチカット州 06611 トランバル パッティング グリーン ロード 249 (72)発明者 エドワード ジェイ トゥワローグ アメリカ合衆国 コネチカット州 06854 ノーウォーク パイン ロード 32 ア パートメント 18

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 暗号化オペレーションを実行する暗号化
    デバイスにより誘導されるエミッションを制限する方法
    において、 前記暗号化デバイスを物理的に安全な環境に格納し、 前記暗号化デバイスに、前記物理的に安全な環境の外部
    にある第１電源から電力を供給し、 少なくとも前記暗号化デバイス内で暗号化オペレーショ
    ンを実行するプロセッサーを前記第１電源から分離する
    ステップを備えることを特徴とする方法。
  2. 【請求項２】 前記分離するステップは、 前記物理的に安全な環境内に第２電源を配置し、 少なくとも前記プロセッサーが暗号化オペレーションを
    実行しているとき、前記第２電源から前記プロセッサー
    に電力を供給するステップを備える請求項1に記載した
    方法。
  3. 【請求項３】 前記電力を供給するステップは、 前記プロセッサーが暗号化オペレーションを実行してい
    るとき、前記第１電源から前記第２電源へ切換え、 前記プロセッサーが暗号化オペレーションを実行してい
    ないとき、前記第２電源から前記第１電源へ切換えるス
    テップを備える請求項２に記載した方法。
  4. 【請求項４】 前記別体の電源は電力貯蔵回路であり、
    前記電力貯蔵回路は、暗号化オペレーションが実行され
    ていないとき、前記電力貯蔵回路は前記外部電源から電
    力を貯蔵し、暗号化オペレーションが実行されていると
    き、前記プロセッサーに電力を供給する請求項２に記載
    した方法。
  5. 【請求項５】 前記暗号化オペレーションは複数のセグ
    メントに分けられ、前記別体の電源は、前記複数のセグ
    メントの間に、前記外部電源から電力を貯蔵する請求項
    ４に記載した方法。
  6. 【請求項６】 暗号化オペレーションを実行する暗号化
    デバイスにより誘導されるエミッションを制限する方法
    において、 前記暗号化デバイスを物理的に安全な環境に格納し、 前記暗号化デバイスに、前記物理的に安全な環境の外部
    にある第１電源から電力を供給し、 少なくとも前記暗号化デバイスが暗号化オペレーション
    を実行しているとき、前記暗号化デバイスを前記第１電
    源から分離するステップを備えることを特徴とする方
    法。
  7. 【請求項７】 前記分離するステップは、 前記物理的に安全な環境内に第２電源を配置し、 少なくとも前記暗号化デバイスが暗号化オペレーション
    を実行しているとき、前記第２電源から前記暗号化デバ
    イスに電力を供給するステップを備える請求項６に記載
    した方法。
  8. 【請求項８】 前記電力を供給するステップは、 前記暗号化デバイスが暗号化オペレーションを実行して
    いるとき、前記第１電源から前記第２電源へ切換え、 前記暗号化デバイスが暗号化オペレーションを実行して
    いないとき、前記第２電源から前記第１電源へ切換える
    ステップを備える請求項７に記載した方法。
  9. 【請求項９】 前記別体の電源は電力貯蔵回路であり、
    前記電力貯蔵回路は、暗号化オペレーションが実行され
    ていないとき、前記電力貯蔵回路は前記外部電源から電
    力を貯蔵し、暗号化オペレーションが実行されていると
    き、前記プロセッサーに電力を供給する請求項７に記載
    した方法。
  10. 【請求項１０】 暗号化オペレーションを実行する暗号
    化システムにおいて、 暗号化オペレーションを実行する少なくとも１つのプロ
    セッサー、 前記暗号化オペレーションを実行するのに使用するた
    め、前記プロセッサーに結合したメモリー手段、 前記暗号化オペレーションで計算され使用された情報を
    記憶し検索するため、前記プロセッサーに結合した記憶
    手段、 前記暗号化オペレーションへの直接のアクセスを防止す
    るための、前記プロセッサーと前記メモリー手段と前記
    記憶手段との安全格納手段、 前記プロセッサーと前記メモリー手段と前記記憶手段と
    に結合し、これらに電力を供給するための、前記安全格
    納手段の外部にある第１電源、 少なくとも前記プロセッサーに結合し、これに電力を供
    給するための、前記安全に格納する手段の内部にある第
    ２電源、及び、 暗号化オペレーションが実行されているとき、前記第１
    電源から前記第２電源へ切換え、非暗号化オペレーショ
    ンが実行されているとき、前記第２電源から前記第１電
    源へ切換える手段を備えることを特徴とするシステム。
  11. 【請求項１１】 前記第２電源はバッテリーである請求
    項１０に記載したシステム。
  12. 【請求項１２】 前記第２電源は電力貯蔵回路である請
    求項１０に記載したシステム。
  13. 【請求項１３】 前記第２の電力貯蔵回路はキャパシタ
    ーを備え、前記キャパシターは非暗号化オペレーション
    の間に充電され、暗号化オペレーションの間に少なくと
    も前記プロセッサーに電力を供給するため放電する請求
    項１０に記載したシステム。
  14. 【請求項１４】 前記暗号化オペレーションは複数のセ
    グメントに分けられ、前記第２の電力貯蔵回路は、前記
    複数のセグメントの間に再充電される請求項１０に記載
    したシステム。
JP36235899A 1998-12-21 1999-12-21 暗号化デバイスによりエミッションを抑制するシステムと方法 Expired - Fee Related JP4566312B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/217977 1998-12-21
US09/217,977 US6594760B1 (en) 1998-12-21 1998-12-21 System and method for suppressing conducted emissions by a cryptographic device

Publications (3)

Publication Number Publication Date
JP2000196584A true JP2000196584A (ja) 2000-07-14
JP2000196584A5 JP2000196584A5 (ja) 2007-02-15
JP4566312B2 JP4566312B2 (ja) 2010-10-20

Family

ID=22813261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36235899A Expired - Fee Related JP4566312B2 (ja) 1998-12-21 1999-12-21 暗号化デバイスによりエミッションを抑制するシステムと方法

Country Status (6)

Country Link
US (2) US6594760B1 (ja)
EP (1) EP1022683B1 (ja)
JP (1) JP4566312B2 (ja)
AU (1) AU777929B2 (ja)
CA (1) CA2291999C (ja)
DE (1) DE69932028T2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003500721A (ja) * 1999-05-21 2003-01-07 エステーミクロエレクトロニクス ソシエテ アノニム 電子回路の管理の方法と装置
JP2003124923A (ja) * 2001-10-15 2003-04-25 Nec Infrontia Corp バッテリに暗号鍵を格納する方式
JP2008535097A (ja) * 2005-03-26 2008-08-28 プリバシーズ，インコーポレイテッド 電子ファイナンシャルトランザクションカードおよび方法
JP2008541208A (ja) * 2005-04-27 2008-11-20 プリバシーズ，インコーポレイテッド 電子カードおよびその製造方法
EP2299391A2 (en) 2009-09-18 2011-03-23 Sony Corporation Integrated circuit and electronic apparatus
JP2016526344A (ja) * 2013-05-31 2016-09-01 ケイオロジクス インク セキュアシステムおよび保護方法

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6594760B1 (en) * 1998-12-21 2003-07-15 Pitney Bowes Inc. System and method for suppressing conducted emissions by a cryptographic device
FR2796738B1 (fr) * 1999-07-22 2001-09-14 Schlumberger Systems & Service Micro-controleur securise contre les attaques en courant
CA2327943C (en) 1999-12-09 2005-09-20 Pitney Bowes Inc. System and method for suppressing conducted emissions by a cryptographic device comprising an integrated circuit
US6766455B1 (en) 1999-12-09 2004-07-20 Pitney Bowes Inc. System and method for preventing differential power analysis attacks (DPA) on a cryptographic device
FR2808360B1 (fr) * 2000-04-28 2002-06-28 Gemplus Card Int Procede de contre mesure dans un microcircuit mettant en oeuvre le procede et carte a puce comportant ledit microcircuit
FR2813972B1 (fr) * 2000-09-14 2003-12-12 St Microelectronics Sa Procede de brouillage de la consommation electrique d'un circuit integre
DE10054970A1 (de) 2000-11-06 2002-05-23 Infineon Technologies Ag Verfahren zur Steuerung der Lade- und Entladephasen eines Stützkondensators
DE20020635U1 (de) * 2000-11-28 2001-03-15 Francotyp Postalia Gmbh Anordnung zur Stromversorgung für einen Sicherheitsbereich eines Gerätes
DE10061998A1 (de) * 2000-12-13 2002-07-18 Infineon Technologies Ag Kryptographieprozessor
FR2819070B1 (fr) * 2000-12-28 2003-03-21 St Microelectronics Sa Procede et dispositif de protection conte le piratage de circuits integres
JP4199937B2 (ja) * 2001-03-06 2008-12-24 株式会社日立製作所 耐タンパー暗号処理方法
JP4651212B2 (ja) 2001-03-22 2011-03-16 大日本印刷株式会社 携帯可能情報記憶媒体およびその認証方法
JP2002328845A (ja) * 2001-05-07 2002-11-15 Fujitsu Ltd 半導体集積回路及びｉｃカードのセキュリティー保護方法
DE10127423B4 (de) * 2001-06-06 2005-10-06 Infineon Technologies Ag Elektronische Schaltung mit Energiesteuerung
DE10162309A1 (de) * 2001-12-19 2003-07-03 Philips Intellectual Property Verfahren und Anordnung zur Erhöhung der Sicherheit von Schaltkreisen gegen unbefugten Zugriff
GB0310411D0 (en) * 2003-05-07 2003-06-11 Koninkl Philips Electronics Nv Electronic device provided with cryptographic circuit and method of establishing the same
JP2005078518A (ja) * 2003-09-02 2005-03-24 Renesas Technology Corp マイクロコントローラユニットおよびそのコンパイラ
WO2005060218A1 (en) * 2003-12-18 2005-06-30 Telefonaktiebolaget Lm Ericsson (Publ) Exchangeable module for additional functionality
WO2005073825A2 (en) * 2004-01-27 2005-08-11 Koninklijke Philips Electronics N.V. Protection against power analysis attacks
US7711955B1 (en) 2004-09-13 2010-05-04 Oracle America, Inc. Apparatus and method for cryptographic key expansion
US7620821B1 (en) * 2004-09-13 2009-11-17 Sun Microsystems, Inc. Processor including general-purpose and cryptographic functionality in which cryptographic operations are visible to user-specified software
US9171187B2 (en) 2005-05-13 2015-10-27 Nokia Technologies Oy Implementation of an integrity-protected secure storage
US20090327382A1 (en) * 2006-07-25 2009-12-31 Nec Corporation Pseudo-random number generation device, stream encryption device and program
US8238095B2 (en) * 2009-08-31 2012-08-07 Ncr Corporation Secure circuit board assembly
US8874930B2 (en) * 2009-12-09 2014-10-28 Microsoft Corporation Graph encryption
US9250671B2 (en) * 2011-02-16 2016-02-02 Honeywell International Inc. Cryptographic logic circuit with resistance to differential power analysis
US8635467B2 (en) 2011-10-27 2014-01-21 Certicom Corp. Integrated circuit with logic circuitry and multiple concealing circuits
US8334705B1 (en) 2011-10-27 2012-12-18 Certicom Corp. Analog circuitry to conceal activity of logic circuitry
US8912814B2 (en) 2012-11-12 2014-12-16 Chaologix, Inc. Clocked charge domain logic
US8912816B2 (en) 2012-11-12 2014-12-16 Chaologix, Inc. Charge distribution control for secure systems
FR3026206B1 (fr) * 2014-09-23 2017-12-01 Inside Secure Procede de contremesure contre une attaque par analyse de consommation electrique pour dispositif cryptographique
CN108073830B (zh) * 2016-11-15 2021-05-18 华为技术有限公司 一种集成有安全组件的终端芯片
US10459477B2 (en) 2017-04-19 2019-10-29 Seagate Technology Llc Computing system with power variation attack countermeasures
FR3065556B1 (fr) * 2017-04-19 2020-11-06 Tiempo Circuit electronique securise par perturbation de son alimentation.
US10200192B2 (en) 2017-04-19 2019-02-05 Seagate Technology Llc Secure execution environment clock frequency hopping
US10270586B2 (en) 2017-04-25 2019-04-23 Seagate Technology Llc Random time generated interrupts in a cryptographic hardware pipeline circuit
US10771236B2 (en) 2017-05-03 2020-09-08 Seagate Technology Llc Defending against a side-channel information attack in a data storage device
US10511433B2 (en) 2017-05-03 2019-12-17 Seagate Technology Llc Timing attack protection in a cryptographic processing system
US11308239B2 (en) 2018-03-30 2022-04-19 Seagate Technology Llc Jitter attack protection circuit
US20190340481A1 (en) * 2018-05-02 2019-11-07 Capital One Services, Llc Secure contactless payment method and device with active electronic circuitry
WO2021168864A1 (zh) * 2020-02-29 2021-09-02 华为技术有限公司 一种故障诊断方法、装置及车辆

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5533123A (en) * 1994-06-28 1996-07-02 National Semiconductor Corporation Programmable distributed personal security

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB929780A (en) 1959-09-03 1963-06-26 Secr Aviation Improvements in or relating to electrical power supplies
US4641346A (en) 1983-07-21 1987-02-03 Pitney Bowes Inc. System for the printing and reading of encrypted messages
US4641347A (en) 1983-07-18 1987-02-03 Pitney Bowes Inc. System for printing encrypted messages with a character generator and bar-code representation
US4831555A (en) 1985-08-06 1989-05-16 Pitney Bowes Inc. Unsecured postage applying system
US4725718A (en) 1985-08-06 1988-02-16 Pitney Bowes Inc. Postage and mailing information applying system
US4775246A (en) 1985-04-17 1988-10-04 Pitney Bowes Inc. System for detecting unaccounted for printing in a value printing system
US4757537A (en) 1985-04-17 1988-07-12 Pitney Bowes Inc. System for detecting unaccounted for printing in a value printing system
US4802218A (en) 1986-11-26 1989-01-31 Wright Technologies, L.P. Automated transaction system
JPS63124153A (ja) 1986-11-05 1988-05-27 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 記憶情報保護装置
US4853961A (en) 1987-12-18 1989-08-01 Pitney Bowes Inc. Reliable document authentication system
FR2638869B1 (fr) 1988-11-10 1990-12-21 Sgs Thomson Microelectronics Dispositif de securite contre la detection non autorisee de donnees protegees
US4997288A (en) * 1988-12-09 1991-03-05 The Exchange System Limited Partnership Power supply arrangement for fault-tolerant operation in a microcomputer-based encryption system
JPH0449485A (ja) 1990-06-19 1992-02-18 Mitsubishi Electric Corp Ｉｃカード
FR2673295B1 (fr) 1991-02-21 1994-10-28 Sgs Thomson Microelectronics Sa Dispositif de detection de l'etat logique d'un composant dont l'impedance varie suivant cet etat.
DE19505097C1 (de) 1995-02-15 1996-06-05 Siemens Ag Verschlüsselungsvorrichtung
JP3416324B2 (ja) * 1995-03-24 2003-06-16 三洋電機株式会社 記録再生装置
EP0958674B1 (en) 1996-11-07 2006-06-28 Ascom Hasler Mailing Systems, Inc. System for protecting cryptographic processing and memory resources for postal franking machines
GB9811637D0 (en) 1998-05-29 1998-07-29 Madge Networks Ltd A power supply interface
DE69938045T2 (de) * 1998-06-03 2009-01-15 Cryptography Research Inc., San Francisco Verwendung von unvorhersagbarer Information zur Leckminimierung von Chipkarten und anderen Kryptosystemen
US6510518B1 (en) * 1998-06-03 2003-01-21 Cryptography Research, Inc. Balanced cryptographic computational method and apparatus for leak minimizational in smartcards and other cryptosystems
WO1999066452A1 (de) 1998-06-12 1999-12-23 Kreft Hans Diedrich Chipkarte mit elektronischer sicherheitsschaltung
DE19850293A1 (de) 1998-10-30 2000-05-04 Koninkl Philips Electronics Nv Datenträger mit Kompromittierungsschutz
US6594760B1 (en) * 1998-12-21 2003-07-15 Pitney Bowes Inc. System and method for suppressing conducted emissions by a cryptographic device
DE19907449C2 (de) 1999-02-22 2003-11-13 Wkk Elektronik Gmbh Chip zur Verschlüsselung von elektronischen Daten
DE19911673A1 (de) 1999-03-09 2000-09-14 Deutsche Telekom Ag Verfahren und Anordnung für den Schutz der Daten auf einer Smartcard
US6154734A (en) 1999-04-19 2000-11-28 Pitney Bowes Inc. Postage metering system having currency compatibility security feature
FR2793904B1 (fr) 1999-05-21 2001-07-27 St Microelectronics Sa Procede et dispositif de gestion d'un circuit electronique
US6419159B1 (en) 1999-06-14 2002-07-16 Microsoft Corporation Integrated circuit device with power analysis protection circuitry

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5533123A (en) * 1994-06-28 1996-07-02 National Semiconductor Corporation Programmable distributed personal security

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003500721A (ja) * 1999-05-21 2003-01-07 エステーミクロエレクトロニクス ソシエテ アノニム 電子回路の管理の方法と装置
JP2003124923A (ja) * 2001-10-15 2003-04-25 Nec Infrontia Corp バッテリに暗号鍵を格納する方式
JP2008535097A (ja) * 2005-03-26 2008-08-28 プリバシーズ，インコーポレイテッド 電子ファイナンシャルトランザクションカードおよび方法
JP2008541208A (ja) * 2005-04-27 2008-11-20 プリバシーズ，インコーポレイテッド 電子カードおよびその製造方法
EP2299391A2 (en) 2009-09-18 2011-03-23 Sony Corporation Integrated circuit and electronic apparatus
JP2011066813A (ja) * 2009-09-18 2011-03-31 Sony Corp 集積回路および電子機器
CN102024810A (zh) * 2009-09-18 2011-04-20 索尼公司 集成电路和电子设备
CN102024810B (zh) * 2009-09-18 2013-06-19 索尼公司 集成电路和电子设备
US8843763B2 (en) 2009-09-18 2014-09-23 Sony Corporation Integrated circuit and electronic apparatus
EP2299391A3 (en) * 2009-09-18 2015-03-11 Sony Corporation Integrated circuit and electronic apparatus
JP2016526344A (ja) * 2013-05-31 2016-09-01 ケイオロジクス インク セキュアシステムおよび保護方法

Also Published As

Publication number Publication date
DE69932028T2 (de) 2007-01-11
EP1022683B1 (en) 2006-06-21
JP4566312B2 (ja) 2010-10-20
EP1022683A3 (en) 2000-11-08
CA2291999A1 (en) 2000-06-21
US6594760B1 (en) 2003-07-15
AU777929B2 (en) 2004-11-04
DE69932028D1 (de) 2006-08-03
CA2291999C (en) 2003-12-02
EP1022683A2 (en) 2000-07-26
US6748535B1 (en) 2004-06-08
AU6523999A (en) 2000-06-22

Similar Documents

Publication Publication Date Title
JP4566312B2 (ja) 暗号化デバイスによりエミッションを抑制するシステムと方法
US6724894B1 (en) Cryptographic device having reduced vulnerability to side-channel attack and method of operating same
US6766455B1 (en) System and method for preventing differential power analysis attacks (DPA) on a cryptographic device
US6795813B2 (en) System and method for linking an indicium with address information of a mailpiece in a closed system postage meter
EP0958674B1 (en) System for protecting cryptographic processing and memory resources for postal franking machines
JPH09223177A (ja) 電子的商取引のための安全なユーザ証明システムおよび方法
US7496538B2 (en) Franking method and apparatus
AU2002226272B2 (en) Method for providing letters and parcels with postal remarks
US8255334B2 (en) Method for providing postal items with postal prepayment impressions
US6986053B1 (en) System for protecting cryptographic processing and memory resources for postal franking machines
CA2327943C (en) System and method for suppressing conducted emissions by a cryptographic device comprising an integrated circuit
US20080109359A1 (en) Value Transfer Center System
Tygar et al. Cryptographic postage indicia

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100804

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees