JP2003500721A - 電子回路の管理の方法と装置 - Google Patents
電子回路の管理の方法と装置Info
- Publication number
- JP2003500721A JP2003500721A JP2000620444A JP2000620444A JP2003500721A JP 2003500721 A JP2003500721 A JP 2003500721A JP 2000620444 A JP2000620444 A JP 2000620444A JP 2000620444 A JP2000620444 A JP 2000620444A JP 2003500721 A JP2003500721 A JP 2003500721A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- current
- electronic circuit
- circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
- H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
- G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
- G06F2207/7219—Countermeasures against side channel or fault attacks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/04—Masking or blinding
- H04L2209/046—Masking or blinding of operations, operands or results of the operations
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Storage Device Security (AREA)
- Power Sources (AREA)
Abstract
(57)【要約】
本発明は、電子回路の管理方法に関する。本発明の方法では、電子回路は、機密情報を記憶しているメモリ（ＥＥＰＲＯＭ）を有している。本発明の方法は、時間部分（ｔｉからｔｊ）の間、命令特に上記した機密情報情報に係わる上記メモリ（ＥＥＰＲＯＭ）からの読取り命令がその間に実行される時間部分の間、電子回路が消費する電流（Ｉ）の変動を隠す。
Description
【０００１】
本発明は、電子回路に関し、特に機密情報を永続的に記憶するメモリを有する
種類のマイクロコントローラに関する。
種類のマイクロコントローラに関する。
【０００２】
図１は従来のマイクロコントローラの内部構成を示すブロック図である。中央
処理装置ＣＰＵは、データバスＤＢを介して内部の周辺装置とデータを交換する
。周辺装置には、制御プログラムを永続的に記憶する第１の読取り専用メモリＲ
ＯＭと、機密情報を永続的に記憶する、電気的に消去およびプログラム可能な第
２の読取り専用メモリＥＥＰＲＯＭが含まれる。周辺回路には更に、回路の動作
中に使用される情報を一時的に記憶するランダムアクセスメモリＲＡＭが含まれ
る。一般に、バイナリ情報を記憶する少なくとも１つのレジスタＲｅｇが設けら
れている。
処理装置ＣＰＵは、データバスＤＢを介して内部の周辺装置とデータを交換する
。周辺装置には、制御プログラムを永続的に記憶する第１の読取り専用メモリＲ
ＯＭと、機密情報を永続的に記憶する、電気的に消去およびプログラム可能な第
２の読取り専用メモリＥＥＰＲＯＭが含まれる。周辺回路には更に、回路の動作
中に使用される情報を一時的に記憶するランダムアクセスメモリＲＡＭが含まれ
る。一般に、バイナリ情報を記憶する少なくとも１つのレジスタＲｅｇが設けら
れている。
【０００３】
このようなマイクロコントローラは、スマートカードとして知られるＩＣカー
ド等の電子装置に用いられている。ＩＣカードでは、ＥＥＰＲＯＭに記憶される
機密情報は、例えば、ユーザのみが知っている個人コードである。この個人コー
ドは、現金自動受払機（ＡＴＭ）、有料加入テレビのデコーダ、ＧＳＭ型移動電
話等と組み合わせてＩＣカードを使用する場合に、ユーザが入力しなければなら
ない。ＩＣカードは例えば機器のカード読取り機内部に挿入される。カードと読
取り機との間でデータを交換し、読取り機の電源を介してＩＣカードに給電する
たにに、ＩＣカードは、読取り機の対応する端子に接続するコンタクトパッドを
有している。機器はキーボードまたは類似の装置を有し、キーボードまたは類似
の装置を使ってユーザは個人コードを入力することができる。ユーザが入力した
個人コードは、ＩＣカードのマイクロコントローラに送られ、マイクロコントロ
ーラは、入力された個人コードをＥＥＰＲＯＭに記憶されている個人コードと比
較する。この２つが同じであれば、ユーザは機器に備えられたサービスにアクセ
スできる。
ド等の電子装置に用いられている。ＩＣカードでは、ＥＥＰＲＯＭに記憶される
機密情報は、例えば、ユーザのみが知っている個人コードである。この個人コー
ドは、現金自動受払機（ＡＴＭ）、有料加入テレビのデコーダ、ＧＳＭ型移動電
話等と組み合わせてＩＣカードを使用する場合に、ユーザが入力しなければなら
ない。ＩＣカードは例えば機器のカード読取り機内部に挿入される。カードと読
取り機との間でデータを交換し、読取り機の電源を介してＩＣカードに給電する
たにに、ＩＣカードは、読取り機の対応する端子に接続するコンタクトパッドを
有している。機器はキーボードまたは類似の装置を有し、キーボードまたは類似
の装置を使ってユーザは個人コードを入力することができる。ユーザが入力した
個人コードは、ＩＣカードのマイクロコントローラに送られ、マイクロコントロ
ーラは、入力された個人コードをＥＥＰＲＯＭに記憶されている個人コードと比
較する。この２つが同じであれば、ユーザは機器に備えられたサービスにアクセ
スできる。
【０００４】
盗まれたＩＣカードを不正に使用しようとする場合、例えば、データバスＤＢ
上にあるデータを監視できるように作られた海賊版のＩＣカード読取り機で盗難
ＩＣカードを使用する。これにより、理論的には、ユーザの個人コードに対応す
る機密情報がＥＥＰＲＯＭから読取られてデータバスＤＢ上に出力されたときに
、データバスＤＢ上の機密情報を見ることが可能になる。主な困難は、電子回路
の動作中に、データバスＤＢ上を通過するデータの流れの中からユーザの個人コ
ードを特定するために、正確にどの瞬間にこのデータがデータバスＤＢ上に現れ
るかを知ることである。
上にあるデータを監視できるように作られた海賊版のＩＣカード読取り機で盗難
ＩＣカードを使用する。これにより、理論的には、ユーザの個人コードに対応す
る機密情報がＥＥＰＲＯＭから読取られてデータバスＤＢ上に出力されたときに
、データバスＤＢ上の機密情報を見ることが可能になる。主な困難は、電子回路
の動作中に、データバスＤＢ上を通過するデータの流れの中からユーザの個人コ
ードを特定するために、正確にどの瞬間にこのデータがデータバスＤＢ上に現れ
るかを知ることである。
【０００５】
動作中の電子回路が消費する電流は、一定でなく、様々な動作の中で、特に電
子回路の様々のメモリで実行される読取り動作の関数として変化する。特に様々
なメモリのメモリセルは、メモリセルのプログラム状態または消去状態に或程度
依存し且つ個々のメモリの種類によって大きく変化するインピーダンスを示す。
図２は従来の電子回路の動作中に消費される電流を示す。 図２において、曲線２１は動作中のマイクロコントローラで消費される電流Ｉ
の経時変動を示す。この電流は、レジスタＲｅｇ、ＲＯＭメモリ、ＲＡＭメモリ
、およびＥＥＰＲＯＭメモリからの読取りの際に、異なる増加値Ｉ（Ｒｅｇ）、
Ｉ（ＲＯＭ）、Ｉ（ＲＡＭ）、およびＩ（ＥＥＰＲＯＭ）を取る。従って、機密
情報がＥＥＰＲＯＭから読取られる時を知るには、（例えばＩＣカードに給電す
る読取り機の電源端子とＩＣカードの対応するコンタクトパッドとの間に直列に
電流計を用いて）マイクロコントローラによって消費される瞬時電流を監視し、
この電流がＥＥＰＲＯＭメモリを読取る値Ｉ（ＥＥＰＲＯＭ）を示す瞬間に、デ
ータバスＤＢ上にあるデータを記録するだけでよい。
子回路の様々のメモリで実行される読取り動作の関数として変化する。特に様々
なメモリのメモリセルは、メモリセルのプログラム状態または消去状態に或程度
依存し且つ個々のメモリの種類によって大きく変化するインピーダンスを示す。
図２は従来の電子回路の動作中に消費される電流を示す。 図２において、曲線２１は動作中のマイクロコントローラで消費される電流Ｉ
の経時変動を示す。この電流は、レジスタＲｅｇ、ＲＯＭメモリ、ＲＡＭメモリ
、およびＥＥＰＲＯＭメモリからの読取りの際に、異なる増加値Ｉ（Ｒｅｇ）、
Ｉ（ＲＯＭ）、Ｉ（ＲＡＭ）、およびＩ（ＥＥＰＲＯＭ）を取る。従って、機密
情報がＥＥＰＲＯＭから読取られる時を知るには、（例えばＩＣカードに給電す
る読取り機の電源端子とＩＣカードの対応するコンタクトパッドとの間に直列に
電流計を用いて）マイクロコントローラによって消費される瞬時電流を監視し、
この電流がＥＥＰＲＯＭメモリを読取る値Ｉ（ＥＥＰＲＯＭ）を示す瞬間に、デ
ータバスＤＢ上にあるデータを記録するだけでよい。
【０００６】
この種の不正行為を防ぐため、動作中の電子回路で消費される電流の変動を隠
して、動作中の電子回路で消費される電流が常に同じ値Ｉconstを有するように
することが提案されている。一定の電流値Ｉconstは、通常、動作中の電子回路
で消費されるであろう電流の最大値より大きくしてある。電流の変動を隠す回路
の実施の態様が欧州特許出願ＥＰ−Ａ−０，５００，４６１号に開示されており
、この回路は、メモリセルのプログラム状態または消去状態による（メモリ読取
り動作中に消費される）電流の変動をマスクする。 マスク回路は、正の電源端子Ｖｃｃと接地との間でメモリセルと直列に接続さ
れた定電流源（定電流値Ｉconst）と、メモリセルと並列に接続された抵抗が含
まれている。図２には、このようにして電子回路で消費される定電流値Ｉconst
が曲線２２によって描かれており、この曲線は、水平線にほぼ対応する。曲線２
１と２２のかすかな脈動は、電子回路のスプリアスインピーダンスに対応する。
して、動作中の電子回路で消費される電流が常に同じ値Ｉconstを有するように
することが提案されている。一定の電流値Ｉconstは、通常、動作中の電子回路
で消費されるであろう電流の最大値より大きくしてある。電流の変動を隠す回路
の実施の態様が欧州特許出願ＥＰ−Ａ−０，５００，４６１号に開示されており
、この回路は、メモリセルのプログラム状態または消去状態による（メモリ読取
り動作中に消費される）電流の変動をマスクする。 マスク回路は、正の電源端子Ｖｃｃと接地との間でメモリセルと直列に接続さ
れた定電流源（定電流値Ｉconst）と、メモリセルと並列に接続された抵抗が含
まれている。図２には、このようにして電子回路で消費される定電流値Ｉconst
が曲線２２によって描かれており、この曲線は、水平線にほぼ対応する。曲線２
１と２２のかすかな脈動は、電子回路のスプリアスインピーダンスに対応する。
【０００７】
しかし、電流の変動を隠す一方で、この解決法には電子回路の電流消費量を大
きく増大するという欠点がある。特に動作中の電子回路で消費される電流は常に
定電流値Ｉconstに等しく、この定電流値は動作中の電子回路で通常消費される
であろう電流の最大値より大きい。電流消費量が多いことにより、ジュール効果
による電子回路の温度上昇等の問題が生じる。
きく増大するという欠点がある。特に動作中の電子回路で消費される電流は常に
定電流値Ｉconstに等しく、この定電流値は動作中の電子回路で通常消費される
であろう電流の最大値より大きい。電流消費量が多いことにより、ジュール効果
による電子回路の温度上昇等の問題が生じる。
【０００８】
上記した欠点に鑑み、本発明の１つの目的により、前記の欠点を克服し、機密
情報上で動作する命令を実行する時間を少なくとも含む動作時間の一部のみにお
いて、電子回路で消費される電流の変動を隠す、電子回路の管理方法が提供され
る。こうようにすることにより、電子回路で消費される電流は、動作時間の一部
においてのみ一定の最大値に等しく、このため、回路の全体の電流消費量が減少
する。さらに、電流消費量の変動の隠蔽は、機密情報が出力される期間中に効果
的に実施される。このため、機密情報がデータバス上にある瞬間を正確に検出す
ることは、不可能ではないにしても、非常に困難である。 本発明のもう１つの目的により、電子回路で消費される電流の変動を隠すマス
ク回路と、マスク回路を選択的にアクティブまたは非アクティブにする回路とを
有する電子回路が提供される。
情報上で動作する命令を実行する時間を少なくとも含む動作時間の一部のみにお
いて、電子回路で消費される電流の変動を隠す、電子回路の管理方法が提供され
る。こうようにすることにより、電子回路で消費される電流は、動作時間の一部
においてのみ一定の最大値に等しく、このため、回路の全体の電流消費量が減少
する。さらに、電流消費量の変動の隠蔽は、機密情報が出力される期間中に効果
的に実施される。このため、機密情報がデータバス上にある瞬間を正確に検出す
ることは、不可能ではないにしても、非常に困難である。 本発明のもう１つの目的により、電子回路で消費される電流の変動を隠すマス
ク回路と、マスク回路を選択的にアクティブまたは非アクティブにする回路とを
有する電子回路が提供される。
【０００９】
本発明の一つの実施の態様では、電子回路の管理方法が提供される。この方法
によれば、少なくとも１つの命令が機密情報上で動作する複数の命令を実行する
。さらに、電子回路で消費される電流の変動を、機密情報上で動作する命令を実
行する時間を少なくとも含むが動作時間全体は含まない、動作時間の一部でのみ
隠す。より好ましい方法では、電子回路で消費される電流の変動がマスクされて
いる動作時間の一部に、機密情報を含むメモリからの読取り命令が実行される時
間が含まれる。
によれば、少なくとも１つの命令が機密情報上で動作する複数の命令を実行する
。さらに、電子回路で消費される電流の変動を、機密情報上で動作する命令を実
行する時間を少なくとも含むが動作時間全体は含まない、動作時間の一部でのみ
隠す。より好ましい方法では、電子回路で消費される電流の変動がマスクされて
いる動作時間の一部に、機密情報を含むメモリからの読取り命令が実行される時
間が含まれる。
【００１０】
本発明の他の実施の態様では、機密情報を記憶するメモリを有するタイプの電
子回路が提供される。この電子回路は、電子回路で消費される電流の変動を隠す
マスク回路と、マスク回路を選択的にアクティブまたは非アクティブにする選択
回路とを具備している。好ましい一つの実施の態様では、選択回路が、レジスタ
に記憶された論理値に従ってマスク回路をアクティブまたは非アクティブにする
。 以下の詳細な説明によって本発明の他の目的、特徴および利点が明らかになる
であろう。しかし、詳細な説明および実施の態様は、本発明の好ましい実施の態
様を示す一方、例示として示されているだけであり、当然ながら本発明から逸脱
せずに様々な変更が可能である。
子回路が提供される。この電子回路は、電子回路で消費される電流の変動を隠す
マスク回路と、マスク回路を選択的にアクティブまたは非アクティブにする選択
回路とを具備している。好ましい一つの実施の態様では、選択回路が、レジスタ
に記憶された論理値に従ってマスク回路をアクティブまたは非アクティブにする
。 以下の詳細な説明によって本発明の他の目的、特徴および利点が明らかになる
であろう。しかし、詳細な説明および実施の態様は、本発明の好ましい実施の態
様を示す一方、例示として示されているだけであり、当然ながら本発明から逸脱
せずに様々な変更が可能である。
【００１１】
本発明の好ましい実施の態様を添付図面を参照して以下に詳細に説明する。
図３は、本発明の好ましい実施の態様の電子回路を示す。（図１の同一の要素
に対応する図３の要素には、同一の参照番号が付けられている。）図示されてい
るように、電子回路は、中央処理装置ＣＰＵと、中央処理装置ＣＰＵにより実行
される制御プログラムを永続的に記憶する第１の読取り専用メモリＲＯＭと、機
密情報を永続的に記憶する電気的に消去およびプログラム可能な第２の読取り専
用メモリＥＥＰＲＯＭとを具備している。電子回路は更に、回路の動作中に使用
される情報を一時的に記憶するランダムアクセスメモリＲＡＭと、バイナリ情報
を記憶する少なくとも１つのレジスタＲｅｇとを具備している。
に対応する図３の要素には、同一の参照番号が付けられている。）図示されてい
るように、電子回路は、中央処理装置ＣＰＵと、中央処理装置ＣＰＵにより実行
される制御プログラムを永続的に記憶する第１の読取り専用メモリＲＯＭと、機
密情報を永続的に記憶する電気的に消去およびプログラム可能な第２の読取り専
用メモリＥＥＰＲＯＭとを具備している。電子回路は更に、回路の動作中に使用
される情報を一時的に記憶するランダムアクセスメモリＲＡＭと、バイナリ情報
を記憶する少なくとも１つのレジスタＲｅｇとを具備している。
【００１２】
更に、本発明の好ましい実施の態様の電子回路は、特別な関数レジスタ１０が
含まれる。好ましい実施の態様では、ＲＯＭメモリ、ＲＡＭメモリおよび／また
はＥＥＰＲＯＭメモリで消費される電流の変動を隠す回路を、特別な関数レジス
タ１０の状態を基にしてアクティブまたは非アクティブにする。すなわち、レジ
スタ１０には、電子回路で消費される電流を隠す回路をアクティブまたは非アク
ティブにするために、所定の論理値またはその相補的な論理値が記憶されている
。 図４は、ＥＥＰＲＯＭメモリで消費される電流の変動を隠すマスク回路を示し
ている。図示されているように、マスク回路は、正の電源電圧Ｖｃｃを受ける正
の電源ノードと接地との間で、スイッチＳＷを介してＥＥＰＲＯＭメモリに直列
に接続された電流源ＩＣ１を有している。抵抗Ｒ１は、スイッチＳＷとＥＥＰＲ
ＯＭメモリとを接続しているノードＡと接地との間で、ＥＥＰＲＯＭの端子に並
列に接続される。
含まれる。好ましい実施の態様では、ＲＯＭメモリ、ＲＡＭメモリおよび／また
はＥＥＰＲＯＭメモリで消費される電流の変動を隠す回路を、特別な関数レジス
タ１０の状態を基にしてアクティブまたは非アクティブにする。すなわち、レジ
スタ１０には、電子回路で消費される電流を隠す回路をアクティブまたは非アク
ティブにするために、所定の論理値またはその相補的な論理値が記憶されている
。 図４は、ＥＥＰＲＯＭメモリで消費される電流の変動を隠すマスク回路を示し
ている。図示されているように、マスク回路は、正の電源電圧Ｖｃｃを受ける正
の電源ノードと接地との間で、スイッチＳＷを介してＥＥＰＲＯＭメモリに直列
に接続された電流源ＩＣ１を有している。抵抗Ｒ１は、スイッチＳＷとＥＥＰＲ
ＯＭメモリとを接続しているノードＡと接地との間で、ＥＥＰＲＯＭの端子に並
列に接続される。
【００１３】
スイッチＳＷが、マスク回路の活性化に対応する第１の状態にある時、ノード
Ａを電流源ＩＣ１の負端子に接続して、電流源ＩＣ１によって供給される電流Ｊ
１が、ＥＥＰＲＯＭにＩ３として、および／または、抵抗Ｒ１に電流Ｉ１として
流れるようにする。こうして、ＥＥＰＲＯＭと抵抗Ｒ１を流れる電流Ｉ１とＩ３
の合計Ｉ１＋Ｉ３は、一定であり、ＥＥＰＲＯＭメモリで読出し動作を実行する
際にも、電流Ｊ１に等しい。 図４の回路では、マイクロコントローラの動作中にＥＥＰＲＯＭを通る電流Ｉ
３の変動を適切に補正するためには、抵抗Ｒ１の値は、ＥＥＰＲＯＭメモリのイ
ンピーダンスの最小値と最大値の間になければならない。さらに、電流Ｊ１の値
は、マイクロコントローラの動作中にＥＥＰＲＯＭを通る電流Ｉ３の最大値を超
えるものでなければならない（この最大値は、ＥＥＰＲＯＭメモリで実行する動
作の最中に達成される）。限られた例では、電流Ｉ１はゼロでもよい。
Ａを電流源ＩＣ１の負端子に接続して、電流源ＩＣ１によって供給される電流Ｊ
１が、ＥＥＰＲＯＭにＩ３として、および／または、抵抗Ｒ１に電流Ｉ１として
流れるようにする。こうして、ＥＥＰＲＯＭと抵抗Ｒ１を流れる電流Ｉ１とＩ３
の合計Ｉ１＋Ｉ３は、一定であり、ＥＥＰＲＯＭメモリで読出し動作を実行する
際にも、電流Ｊ１に等しい。 図４の回路では、マイクロコントローラの動作中にＥＥＰＲＯＭを通る電流Ｉ
３の変動を適切に補正するためには、抵抗Ｒ１の値は、ＥＥＰＲＯＭメモリのイ
ンピーダンスの最小値と最大値の間になければならない。さらに、電流Ｊ１の値
は、マイクロコントローラの動作中にＥＥＰＲＯＭを通る電流Ｉ３の最大値を超
えるものでなければならない（この最大値は、ＥＥＰＲＯＭメモリで実行する動
作の最中に達成される）。限られた例では、電流Ｉ１はゼロでもよい。
【００１４】
スイッチＳＷが、マスク回路の非活性化に対応する第２の状態にある時、電源
電圧Ｖｃｃを受ける端子にノードＡを直接接続し、電流源ＩＣ１は、ＥＥＰＲＯ
Ｍにも抵抗Ｒ１にも全く電流を供給しない（すなわち、電流源が切り離されてい
る）。この状態で、電流Ｉ３および／またはＩ１はそれぞれ、電源電圧Ｖｃｃを
供給する端子から直接、ＥＥＰＲＯＭメモリおよび／または抵抗Ｒ１を流れる。
電流Ｉ３とＩ１のそれぞれの値は、非常に小さくてもよく、抵抗Ｒ１に対するＥ
ＥＰＲＯＭのインピーダンスによって決定される。
電圧Ｖｃｃを受ける端子にノードＡを直接接続し、電流源ＩＣ１は、ＥＥＰＲＯ
Ｍにも抵抗Ｒ１にも全く電流を供給しない（すなわち、電流源が切り離されてい
る）。この状態で、電流Ｉ３および／またはＩ１はそれぞれ、電源電圧Ｖｃｃを
供給する端子から直接、ＥＥＰＲＯＭメモリおよび／または抵抗Ｒ１を流れる。
電流Ｉ３とＩ１のそれぞれの値は、非常に小さくてもよく、抵抗Ｒ１に対するＥ
ＥＰＲＯＭのインピーダンスによって決定される。
【００１５】
電流Ｉ１とＩ３の合計値Ｉ１＋Ｉ３は、一定ではなく、ＥＥＰＲＯＭメモリに
おいて読出し動作を実行する際に変化する。更に、電流の合計値Ｉ１＋Ｉ３は、
特にＥＥＰＲＯＭメモリにおいて全く動作が実行されていない場合、非常に小さ
いことがある。いずれにせよ、電流の合計値Ｉ１＋Ｉ３は、スイッチＳＷが第１
の状態にある時に供給される電流Ｊ１の値より小さく、このため、マイクロコン
トローラによって少ししか電流が消費されない。図４に示されるマスク回路の構
造は、単なる例示にすぎない。さらなる実施の態様では、トランジスタ（例えば
ＭＯＳトランジスタを用いる）を基にした回路を通す等、任意の適切な方法でマ
スク回路を形成できる。
おいて読出し動作を実行する際に変化する。更に、電流の合計値Ｉ１＋Ｉ３は、
特にＥＥＰＲＯＭメモリにおいて全く動作が実行されていない場合、非常に小さ
いことがある。いずれにせよ、電流の合計値Ｉ１＋Ｉ３は、スイッチＳＷが第１
の状態にある時に供給される電流Ｊ１の値より小さく、このため、マイクロコン
トローラによって少ししか電流が消費されない。図４に示されるマスク回路の構
造は、単なる例示にすぎない。さらなる実施の態様では、トランジスタ（例えば
ＭＯＳトランジスタを用いる）を基にした回路を通す等、任意の適切な方法でマ
スク回路を形成できる。
【００１６】
図３のマイクロコントローラの各メモリ（すなわちＲＡＭ、ＲＯＭおよびＥＥ
ＰＲＯＭの各メモリ）には、図４に示されるマスク回路のようなマスク回路が備
えられている。特別な関数レジスタ１０に記憶される論理値は、それらスク回路
のスイッチＳＷの状態を制御し、それにより、それぞれ対応するマスク回路の状
態を制御する。すなわち、電子回路で消費される電流を隠す回路をアクティブま
たは非アクティブにすることが、特別な関数レジスタ１０の状態の関数である。
ここで、電子回路で消費される電流を隠す回路をアクティブまたは非アクティブ
にするために、特別な関数レジスタ１０の状態を変更する方法の例を説明する。
ＰＲＯＭの各メモリ）には、図４に示されるマスク回路のようなマスク回路が備
えられている。特別な関数レジスタ１０に記憶される論理値は、それらスク回路
のスイッチＳＷの状態を制御し、それにより、それぞれ対応するマスク回路の状
態を制御する。すなわち、電子回路で消費される電流を隠す回路をアクティブま
たは非アクティブにすることが、特別な関数レジスタ１０の状態の関数である。
ここで、電子回路で消費される電流を隠す回路をアクティブまたは非アクティブ
にするために、特別な関数レジスタ１０の状態を変更する方法の例を説明する。
【００１７】
図５は、ＲＯＭメモリに記憶されたマイクロコントローラ制御プログラムの一
連の命令を示している。このプログラムは、マイクロコントローラのアプリケー
ションの関数として書かれたものであり、ＲＯＭメモリに記憶されている。この
プログラムに含まれる命令は、マイクロコントローラの動作中、順番に実行され
る。プログラム開始命令ＳＴＡＲＴとプログラム終了命令ＥＮＤ間に、プログラ
ムは、一連の命令Ｉｎｓｔ１〜Ｉｎｓｔｎを含んでいる。これらの命令の内、特
定の命令Ｉｎｓｔｉによって、特定の論理値（例えば論理値１）が特別な関数レ
ジスタ１０に書き込まれ、スイッチＳＷが第１の状態に設定される。一連の命令
の中において命令Ｉｎｓｔｉの後に表われるもう１つの命令Ｉｎｓｔｊによって
、相補的論理値（例えば論理値０）が特別な関数レジスタ１０に書き込まれ、ス
イッチＳＷが第２の状態に設定される。
連の命令を示している。このプログラムは、マイクロコントローラのアプリケー
ションの関数として書かれたものであり、ＲＯＭメモリに記憶されている。この
プログラムに含まれる命令は、マイクロコントローラの動作中、順番に実行され
る。プログラム開始命令ＳＴＡＲＴとプログラム終了命令ＥＮＤ間に、プログラ
ムは、一連の命令Ｉｎｓｔ１〜Ｉｎｓｔｎを含んでいる。これらの命令の内、特
定の命令Ｉｎｓｔｉによって、特定の論理値（例えば論理値１）が特別な関数レ
ジスタ１０に書き込まれ、スイッチＳＷが第１の状態に設定される。一連の命令
の中において命令Ｉｎｓｔｉの後に表われるもう１つの命令Ｉｎｓｔｊによって
、相補的論理値（例えば論理値０）が特別な関数レジスタ１０に書き込まれ、ス
イッチＳＷが第２の状態に設定される。
【００１８】
図５に示されるように、これら２つの命令ＩｎｓｔｉとＩｎｓｔｊを、制御プ
ログラムの一連の命令に挿入して、それら命令の間に、ＥＥＰＲＯＭメモリから
読出すという命令を嵌め込む。この方法により、メモリで消費された電流を隠す
回路をアクティブにしながら、ＥＥＰＲＯＭメモリから読取られた機密情報をデ
ータバス上に出力する。すなわち、読出し命令の十分前に命令Ｉｎｓｔｉにより
マスク回路をアクティブにし、且つ読出し命令の十分後に命令Ｉｎｓｔｊにより
マスク回路を非アクティブにし、消費された電流の変動の隠蔽により、機密情報
がＥＥＰＲＯＭから実際に読取られている時間に発見を効果的に防止することが
できる。すなわち、本発明によれば、特にＥＥＰＲＯＭから読取る命令が実行さ
れている期間を含む動作時間の一部の間、電子回路で消費される電流の変動が隠
される。
ログラムの一連の命令に挿入して、それら命令の間に、ＥＥＰＲＯＭメモリから
読出すという命令を嵌め込む。この方法により、メモリで消費された電流を隠す
回路をアクティブにしながら、ＥＥＰＲＯＭメモリから読取られた機密情報をデ
ータバス上に出力する。すなわち、読出し命令の十分前に命令Ｉｎｓｔｉにより
マスク回路をアクティブにし、且つ読出し命令の十分後に命令Ｉｎｓｔｊにより
マスク回路を非アクティブにし、消費された電流の変動の隠蔽により、機密情報
がＥＥＰＲＯＭから実際に読取られている時間に発見を効果的に防止することが
できる。すなわち、本発明によれば、特にＥＥＰＲＯＭから読取る命令が実行さ
れている期間を含む動作時間の一部の間、電子回路で消費される電流の変動が隠
される。
【００１９】
更に、読出し動作中のみにマスク回路をアクティブにするとしたら、望ましい
マスク効果が得られない。このため、ＥＥＰＲＯＭメモリからの読出し動作を容
易に検出できないような十分な時間の間、マスク回路をアクティブにする。同時
に、マスク回路をアクティブにする時間全体（すなわち、命令ＩｎｓｔｉとＩｎ
ｓｔｊの間の時間）は、電子回路で消費される電流を、上記マスク回路を連続的
に動作させた場合に電子回路で消費される電流より実質的に少なくするように十
分に短くする。 かくして、電子回路で消費される電流の変動を隠す本発明の回路は「選択的」
にアクティブまたは非アクティブにされる。（本発明では、「選択的」という用
語は、意図的な活性化および非活性化を意味する。すなわち、電流の変動を常時
隠して電子回路の平均電流消費量を増加させるようなことなく、機密情報上で作
用する動作を実行する際に電子回路で消費される電流の変動を隠すという望まし
い効果を得るのに必要な時に、活性化および非活性化を意図的に行なう。）
マスク効果が得られない。このため、ＥＥＰＲＯＭメモリからの読出し動作を容
易に検出できないような十分な時間の間、マスク回路をアクティブにする。同時
に、マスク回路をアクティブにする時間全体（すなわち、命令ＩｎｓｔｉとＩｎ
ｓｔｊの間の時間）は、電子回路で消費される電流を、上記マスク回路を連続的
に動作させた場合に電子回路で消費される電流より実質的に少なくするように十
分に短くする。 かくして、電子回路で消費される電流の変動を隠す本発明の回路は「選択的」
にアクティブまたは非アクティブにされる。（本発明では、「選択的」という用
語は、意図的な活性化および非活性化を意味する。すなわち、電流の変動を常時
隠して電子回路の平均電流消費量を増加させるようなことなく、機密情報上で作
用する動作を実行する際に電子回路で消費される電流の変動を隠すという望まし
い効果を得るのに必要な時に、活性化および非活性化を意図的に行なう。）
【００２０】
図６は、図２と比較するために、本発明の好ましい実施の態様のマスク回路を
含む電子回路で消費される電流の時系列の変化を示す。曲線６１で示されるよう
に、それぞれ命令Ｉｎｓｔｉの実行と命令Ｉｎｓｔｊの実行によって、マスク回
路を最初の時間ｔｉにおいてアクティブにし、後の時間ｔｊにおいて非アクティ
ブにする。２つの時間ｔｉとｔｊとの間の時間部分の間では、電子回路で消費さ
れる電流が一定であり、且つＩconstに等しい。 すなわち、電流消費量は、ＲＯＭ、ＲＡＭ、および／またはＥＥＰＲＯＭのメ
モリで実行される読出し動作の関数としては変動しない。このため、不正なユー
ザは、ＩＣカードの実際の所有者の個人コードに対応するデータがマイクロコン
トローラのデータバス上にある正確な瞬間を判別することができない。破線６２
は、本発明のマスク回路を活性化しない場合の時間ｔｉとｔｊとの間にマイクロ
コントローラで消費される電流を示す。
含む電子回路で消費される電流の時系列の変化を示す。曲線６１で示されるよう
に、それぞれ命令Ｉｎｓｔｉの実行と命令Ｉｎｓｔｊの実行によって、マスク回
路を最初の時間ｔｉにおいてアクティブにし、後の時間ｔｊにおいて非アクティ
ブにする。２つの時間ｔｉとｔｊとの間の時間部分の間では、電子回路で消費さ
れる電流が一定であり、且つＩconstに等しい。 すなわち、電流消費量は、ＲＯＭ、ＲＡＭ、および／またはＥＥＰＲＯＭのメ
モリで実行される読出し動作の関数としては変動しない。このため、不正なユー
ザは、ＩＣカードの実際の所有者の個人コードに対応するデータがマイクロコン
トローラのデータバス上にある正確な瞬間を判別することができない。破線６２
は、本発明のマスク回路を活性化しない場合の時間ｔｉとｔｊとの間にマイクロ
コントローラで消費される電流を示す。
【００２１】
図６に示される実施の態様では、定電流値Ｉconstは実質的に、個々のメモリ
のマスク回路のそれぞれの電流源ＩＣ１の電流Ｊ１の合計に相当する（すなわち
、ＲＯＭ、ＲＡＭ、およびＥＥＰＲＯＭメモリのそれぞれのマスク回路を全て、
時間ｔｉとｔｊとの間で同時にアクティブにする）。しかし、別の実施の態様で
は、マスク回路を電子回路の他の場所（すなわちメモリ以外の場所）に設けても
よい。例えば、一つの実施の態様では、ＩＣカードに電力を供給するコンタクト
パッドの近くに設けられた１つのマスク回路しか含まれていない。しかし、この
ような態様で１つのマスク回路しか設置されていないと不正ユーザにより簡単に
打ち破られる。
のマスク回路のそれぞれの電流源ＩＣ１の電流Ｊ１の合計に相当する（すなわち
、ＲＯＭ、ＲＡＭ、およびＥＥＰＲＯＭメモリのそれぞれのマスク回路を全て、
時間ｔｉとｔｊとの間で同時にアクティブにする）。しかし、別の実施の態様で
は、マスク回路を電子回路の他の場所（すなわちメモリ以外の場所）に設けても
よい。例えば、一つの実施の態様では、ＩＣカードに電力を供給するコンタクト
パッドの近くに設けられた１つのマスク回路しか含まれていない。しかし、この
ような態様で１つのマスク回路しか設置されていないと不正ユーザにより簡単に
打ち破られる。
【００２２】
更に、本発明の実施の態様によっては、様々なメモリの電流源ＩＣ１の電流Ｊ
１が全て同じ値を有していないものもある。同様に、実施の態様によっては、マ
イクロコントローラの全メモリの一つ一つごとにマスク回路が備えられていない
。さらに、上述した本発明の実施の態様は、特に機密情報を記憶するメモリから
の読取り命令を実行する際に電子回路で消費される電流の変動を隠すことに関し
ているが、本発明はこのような場合に限定されるものではない。逆に、本発明は
、特に機密情報に関わる任意の動作の実行中に電子回路で消費される電流の変動
を隠蔽することに適用できる。
１が全て同じ値を有していないものもある。同様に、実施の態様によっては、マ
イクロコントローラの全メモリの一つ一つごとにマスク回路が備えられていない
。さらに、上述した本発明の実施の態様は、特に機密情報を記憶するメモリから
の読取り命令を実行する際に電子回路で消費される電流の変動を隠すことに関し
ているが、本発明はこのような場合に限定されるものではない。逆に、本発明は
、特に機密情報に関わる任意の動作の実行中に電子回路で消費される電流の変動
を隠蔽することに適用できる。
【図１】 従来の電子回路の内部機構を示すブロック図である。
【図２】 従来の電流変動隠蔽動作がある場合とない場合の、従来の電子回
路で消費される電流を示すタイミング図である。
路で消費される電流を示すタイミング図である。
【図３】 本発明の好ましい実施の態様の電子回路の内部機構を示すブロッ
ク図である。
ク図である。
【図４】 本発明の一つの実施の態様のマスク回路を示す回路図である。
【図５】 本発明の一つの実施の態様の電子回路の制御プログラムのフロー
チャートである。
チャートである。
【図６】 本発明の電流変動隠蔽動作がある場合とない場合の、実施の態様
の電子回路で消費される電流を示すタイミング図である。
の電子回路で消費される電流を示すタイミング図である。
ＲＯＭ 第１の読取り専用メモリ
ＥＥＰＲＯＭ 第２の読取り専用メモリ
ＲＡＭ ランダムアクセスメモリ
Ｒｅｇ レジスタ
ＤＢ データバス
ＣＰＵ 中央処理装置
１０ 特別な関数レジスタ
ＩＣ１ 電流源
ＳＷ スイッチ
Claims (8)
- 【請求項１】 可動中の電気回路が消費する電流(I)の変化を隠すマスク手
段を有し、このマスク手段を選択的にアクティブにする段階a)と、選択的に非ア
クティブにする段階b)とを有し、マスク手段をアクティブにする時と非アクティ
ブにする時との間の時間は管理時間の一部（ti−tj）だけであり、機密情報に関
する命令を実行する時間の部分がこの管理時間の一部によって隠されることを特
徴とする電気回路の管理方法。 - 【請求項２】 機密情報を記憶するメモリー(EPROM)の命令を実行している
間に上記電気回路が消費する電流(I)の変化を隠す請求項１に記載の方法。 - 【請求項３】 可動中の電気回路が消費する電流(I)の変化を隠すマスク手
段が上記電気回路の管理プログラムの第１の命令（命令i）でアクティブにされ
、次に第２の命令（命令j）で非アクティブにされ、これらの命令が機密情報に
関する命令を制御する、請求項1または２に記載の方法。 - 【請求項４】 第１の命令（命令i）および第２の命令（命令j）によって上
記電気回路のレジスタ(10)に相補的な論理値が各々書き込まれる、請求項３に記
載の方法。 - 【請求項５】 機密情報を記憶するメモリを有する型式の電子回路、特にマ
イクロコントローラにおいて、 可動中の電気回路が消費する電流(I)の変化を隠すマスク手段と、このマスク
手段を選択的にアクティブおよび非アクティブにする手段とを具備することを特
徴とする電子回路。 - 【請求項６】 レジスタ(10)を有し、このレジスタ(10)には上記電気回路が
消費する電流(I)の変化を隠すマスク手段を選択的にアクティブおよび非アクテ
ィブにする所定論理値および相補的論理値が各々書き込まれている請求項５に記
載の電子回路。 - 【請求項７】 中央処理装置(CPU)と、この中央処理装置(CPU)が実行する制
御プログラムを記憶する第１の不揮発メモリ(ROM)と、機密情報を記憶する第２
の不揮発メモリ(EEPROM)とを有する請求項６に記載の電子回路。 - 【請求項８】 上記制御プログラムが、上記レジスタに所定の論理値を書き
込ませる第１の命令（命令i）と相補的な論理値を上記レジスタに書き込ませる
第２の命令（命令j）とを有し、これらの第１の命令および第２の命令が機密情
報に関する命令、特に第２の不揮発メモリ(EEPROM)への書込を制御する、請求項
７に記載の電子回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9906499A FR2793904B1 (fr) | 1999-05-21 | 1999-05-21 | Procede et dispositif de gestion d'un circuit electronique |
| FR99/06499 | 1999-05-21 | ||
| PCT/FR2000/001347 WO2000072117A1 (fr) | 1999-05-21 | 2000-05-18 | Procede et dispositif de gestion d'un circuit electronique |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003500721A true JP2003500721A (ja) | 2003-01-07 |
Family
ID=9545886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000620444A Ceased JP2003500721A (ja) | 1999-05-21 | 2000-05-18 | 電子回路の管理の方法と装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7372965B1 (ja) |
| EP (1) | EP1181631A1 (ja) |
| JP (1) | JP2003500721A (ja) |
| FR (1) | FR2793904B1 (ja) |
| WO (1) | WO2000072117A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006524387A (ja) * | 2003-04-22 | 2006-10-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 暗号アプリケーションに対する電子回路装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6594760B1 (en) | 1998-12-21 | 2003-07-15 | Pitney Bowes Inc. | System and method for suppressing conducted emissions by a cryptographic device |
| EP1107191B1 (en) * | 1999-12-09 | 2007-06-27 | Pitney Bowes Inc. | System and method for suppressing conducted emissions by a cryptographic device comprising an integrated circuit |
| US6766455B1 (en) | 1999-12-09 | 2004-07-20 | Pitney Bowes Inc. | System and method for preventing differential power analysis attacks (DPA) on a cryptographic device |
| JP3977592B2 (ja) * | 2000-12-28 | 2007-09-19 | 株式会社東芝 | データ処理装置 |
| FR2822988B1 (fr) * | 2001-04-02 | 2003-08-15 | Oberthur Card Syst Sa | Procede de protection d'une entite electronique a microcircuit et entite electronique dotee d'une telle protection |
| JP4674440B2 (ja) | 2004-03-04 | 2011-04-20 | ソニー株式会社 | データ処理回路 |
| DE602006003886D1 (de) * | 2005-05-09 | 2009-01-08 | St Microelectronics Sa | Einrichtung zum schutz eines speichers vor fehlerinjektionsattacken |
| US20100264982A1 (en) | 2007-12-13 | 2010-10-21 | Nxp B.V. | Electronic circuit and method of masking current requirements of an electronic circuit |
| US20120124669A1 (en) * | 2010-11-12 | 2012-05-17 | International Business Machines Corporation | Hindering Side-Channel Attacks in Integrated Circuits |
| FR3007857B1 (fr) * | 2013-06-26 | 2018-11-16 | Stmicroelectronics (Rousset) Sas | Regulateur pour circuit integre |
| FR3042066B1 (fr) | 2015-10-01 | 2017-10-27 | Stmicroelectronics Rousset | Procede de lissage d'un courant consomme par un circuit integre et dispositif correspondant |
| FR3104751B1 (fr) | 2019-12-12 | 2021-11-26 | St Microelectronics Rousset | Procédé de lissage d’un courant consommé par un circuit intégré et dispositif correspondant |
| FR3113776A1 (fr) | 2020-08-25 | 2022-03-04 | Stmicroelectronics (Rousset) Sas | Alimentation de circuit électronique |
| FR3113777A1 (fr) | 2020-08-25 | 2022-03-04 | Stmicroelectronics (Rousset) Sas | Alimentation de circuit électronique |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6435679A (en) * | 1987-07-10 | 1989-02-06 | Sgs Thomson Microelectronics | Electric detector for binary logic level |
| JPH02199561A (ja) * | 1988-11-10 | 1990-08-07 | Sgs Thomson Microelectron Sa | 許可を得ていない保護データ検出に対する安全装置 |
| US5500601A (en) * | 1991-02-21 | 1996-03-19 | Sgs-Thomson Microelectronics, S.A. | Device for detecting the logic state of a memory cell |
| JPH09146761A (ja) * | 1995-11-28 | 1997-06-06 | Oki Electric Ind Co Ltd | 乱数発生回路 |
| JP2000196584A (ja) * | 1998-12-21 | 2000-07-14 | Pitney Bowes Inc | 暗号化デバイスによりエミッションを抑制するシステムと方法 |
| JP2003526134A (ja) * | 1998-11-03 | 2003-09-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電力消費が不明確であるデータキャリア |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5345112A (en) * | 1992-09-14 | 1994-09-06 | Cypress Semiconductor Corporation | Integrated circuit with programmable speed/power adjustment |
| DE19505097C1 (de) * | 1995-02-15 | 1996-06-05 | Siemens Ag | Verschlüsselungsvorrichtung |
| FR2745924B1 (fr) * | 1996-03-07 | 1998-12-11 | Bull Cp8 | Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre |
| FR2757972B1 (fr) * | 1996-12-31 | 1999-02-19 | Bull Cp8 | Procede de securisation d'un module de securite, et module de securite associe |
| US6064740A (en) * | 1997-11-12 | 2000-05-16 | Curiger; Andreas | Method and apparatus for masking modulo exponentiation calculations in an integrated circuit |
| US6304658B1 (en) * | 1998-01-02 | 2001-10-16 | Cryptography Research, Inc. | Leak-resistant cryptographic method and apparatus |
| FR2776410B1 (fr) * | 1998-03-20 | 2002-11-15 | Gemplus Card Int | Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur |
| ATE385089T1 (de) * | 1998-06-03 | 2008-02-15 | Cryptography Res Inc | Verwendung von unvorhersagbarer information zur leckminimierung von chipkarten und anderen kryptosystemen |
-
1999
- 1999-05-21 FR FR9906499A patent/FR2793904B1/fr not_active Expired - Fee Related
-
2000
- 2000-05-18 JP JP2000620444A patent/JP2003500721A/ja not_active Ceased
- 2000-05-18 WO PCT/FR2000/001347 patent/WO2000072117A1/fr not_active Application Discontinuation
- 2000-05-18 US US09/979,408 patent/US7372965B1/en not_active Expired - Fee Related
- 2000-05-18 EP EP00929632A patent/EP1181631A1/fr not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6435679A (en) * | 1987-07-10 | 1989-02-06 | Sgs Thomson Microelectronics | Electric detector for binary logic level |
| JPH02199561A (ja) * | 1988-11-10 | 1990-08-07 | Sgs Thomson Microelectron Sa | 許可を得ていない保護データ検出に対する安全装置 |
| US5500601A (en) * | 1991-02-21 | 1996-03-19 | Sgs-Thomson Microelectronics, S.A. | Device for detecting the logic state of a memory cell |
| JPH09146761A (ja) * | 1995-11-28 | 1997-06-06 | Oki Electric Ind Co Ltd | 乱数発生回路 |
| JP2003526134A (ja) * | 1998-11-03 | 2003-09-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電力消費が不明確であるデータキャリア |
| JP2000196584A (ja) * | 1998-12-21 | 2000-07-14 | Pitney Bowes Inc | 暗号化デバイスによりエミッションを抑制するシステムと方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006524387A (ja) * | 2003-04-22 | 2006-10-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 暗号アプリケーションに対する電子回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2793904A1 (fr) | 2000-11-24 |
| EP1181631A1 (fr) | 2002-02-27 |
| FR2793904B1 (fr) | 2001-07-27 |
| US7372965B1 (en) | 2008-05-13 |
| WO2000072117A1 (fr) | 2000-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003500721A (ja) | 電子回路の管理の方法と装置 | |
| US6698662B1 (en) | Devices for hiding operations performed in a microprocesser card | |
| US7343496B1 (en) | Secure transaction microcontroller with secure boot loader | |
| RU2154859C2 (ru) | Карточка с встроенным микропроцессором | |
| US5202923A (en) | Portable electronic device capable of registering subprograms | |
| CN101243451B (zh) | 保护嵌入式存储器的访问的方法和装置 | |
| US8886119B2 (en) | Coordinating multiple contactless data carriers | |
| JPH02210590A (ja) | データを記憶し処理するための携帯可能なデータ担体 | |
| JPH06276249A (ja) | 伝送制御方式 | |
| KR20090043823A (ko) | 외부 공격을 감지할 수 있는 메모리 시스템 | |
| JPH1050078A (ja) | 電気的に消去およびプログラムが可能なリード・オンリ・メモリの消去およびプログラミング保護方法および装置 | |
| CN101661565B (zh) | 具有Mifare仿真功能的智能卡的断电保护方法、装置及系统 | |
| US7454629B2 (en) | Electronic data processing device | |
| EP0971312B1 (en) | Voltage monitoring circuit and memory card incorporating the same | |
| JPH01233590A (ja) | 携帯可能電子装置 | |
| JP3668514B2 (ja) | 半導体記憶装置 | |
| JP3559498B2 (ja) | セキュリティ機能付きのカードリーダ装置 | |
| EP0788060B1 (en) | A portable terminal apparatus for an IC card for supplying a power source voltage in a predetermined timing | |
| KR20080041040A (ko) | 향상된 안정성을 갖는 집적 회로 카드 | |
| JP2005524915A (ja) | システムおよび認証方法 | |
| JP2002150246A (ja) | 携帯可能電子装置 | |
| JP3843777B2 (ja) | 半導体記憶装置 | |
| US7436702B2 (en) | Integrated circuit with a data memory protected against UV erasure | |
| JP2006195901A (ja) | 半導体装置 | |
| JP4246962B2 (ja) | 不正読取防止装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100901 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100908 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101001 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101008 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101101 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110421 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110614 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20111129 |