CN102024810B - 集成电路和电子设备 - Google Patents

集成电路和电子设备 Download PDF

Info

Publication number
CN102024810B
CN102024810B CN2010102817536A CN201010281753A CN102024810B CN 102024810 B CN102024810 B CN 102024810B CN 2010102817536 A CN2010102817536 A CN 2010102817536A CN 201010281753 A CN201010281753 A CN 201010281753A CN 102024810 B CN102024810 B CN 102024810B
Authority
CN
China
Prior art keywords
circuit
voltage
line
encrypted
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010102817536A
Other languages
English (en)
Other versions
CN102024810A (zh
Inventor
信方浩美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102024810A publication Critical patent/CN102024810A/zh
Application granted granted Critical
Publication of CN102024810B publication Critical patent/CN102024810B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07771—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card the record carrier comprising means for minimising adverse effects on the data communication capability of the record carrier, e.g. minimising Eddy currents induced in a proximate metal or otherwise electromagnetically interfering object
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773—Antenna details
    • G06K19/07775—Antenna details the antenna being on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)

Abstract

本发明公开了集成电路和电子设备。一种集成电路包括：半导体电路层；形成在半导体电路层上的金属层，所述金属层之一是其中形成有有源屏蔽的金属层；以及通过在位于其中形成有有源屏蔽的金属层之下的金属层中的至少一个金属层中形成图案而形成的天线。所述半导体电路层包括：加密电路，其被配置为接收驱动电压并执行加密运算；电源电路，其被配置为向加密电路提供驱动电压；以及电路系统，其被配置为从外部电源接收电源电压。

Description

集成电路和电子设备
技术领域
本发明涉及其中包括加密电路的集成电路以及电子设备。
背景技术
关于集成电路(IC)卡，当在IC卡与主计算机之间执行数据的发送/接收时，为了即使在IC卡中存储的机密信息在发送/接收数据的过程中发生泄露的情况下也防止发生问题，经加密的数据被用作要发送/接收的数据。
当前最常用作用于加密这种数据的方法的方法是数据加密标准(DES)。
在DES中，为了对数据加密，这种IC卡的所有者和主计算机具有相同的密钥。另外，在DES中，数据的发送方利用密钥对数据加密，并且发送经加密数据。数据的接收方利用同一密钥对数据解密，并且提取消息。
即使当恶意第三方在通信过程中秘密获得数据时，只要第三方没有密钥，第三方很难对数据解密并提取消息。
另外，关于用于执行加密/解密的密钥的数据被存储在设在IC卡中的非易失性存储器中，例如电可擦除可编程只读存储器(EEPROM)。
在加密/解密时，执行将关于密钥的数据直接传送到设在IC卡中的加密引擎的控制，而不使用中央处理单元(CPU)。利用该控制，使用了其中即使IC卡的所有者或者开发IC卡的工程师也无法提取关于密钥的数据的配置，从而保持了安全性。
存在两种类型的IC卡，即接触式IC卡和非接触式IC卡。
接触式IC卡的表面上具有多个金属端子。在使用IC卡时，IC卡被插入读写器设备。在这种情况下，在读写器设备中，金属端子与读写器设备相接触。读写器设备向IC卡提供电力和信号，从而使设在IC卡中的IC工作以使得必要处理被执行。
对于非接触式IC卡，例如使用图1所示的配置。
布置在非接触式IC卡1中的天线11接收来自读写器设备2的磁力线LM，并且把磁力线LM转换为指示出电动势的信号。在该示例中，信号被输入到射频(RF)芯片12，并且RF芯片12提取必要的信号。
在IC卡1中，根据在天线11中生成的电动势生成恒定电压。该恒定电压被提供给执行与安全相关联的处理的安全应用模块(SAM)芯片13，并且SAM芯片13执行必要的处理。
SAM芯片13所执行的处理的结果被发送回RF芯片12。在RF芯片12中，该结果被叠加于信号波形，并且被发送回读写器2。
在这种情况下，经加密数据被用作所发送/接收的信号。这保证了系统的安全性。
然而，P.Kocher等人已经报告了一种攻击方法(差分功率分析(DPA)攻击)，其中测量流经IC卡的消耗电流并且其中通过对消耗电流执行统计处理而提取密钥。
在DPA攻击中，使用大约1000种不同的明文执行加密运算。测量执行加密运算时的消耗电流以获得其波形。通过对消耗电流执行统计处理而提取密钥。
类似地，也可以对非接触式IC卡执行DPA攻击。只有执行与安全相关联的处理的SAM芯片被卸下。通过提供电力和必要的信号，使SAM芯片工作。相应地，DPA攻击可被执行。
另外，当流经IC芯片中的每个电路中用于输出的布线图案的电流发生改变时，在布线图案附近形成的微小磁场根据电流改变而改变。
如图2所示，当在将IC芯片安装在被密封的塑料封装中的状态下使小型线圈CL靠近该IC芯片时，可以获得一信号，该信号指示出其中线圈CL可以接收磁力线的小区域中的磁力线。
然后，利用输入到IC芯片/从IC芯片输出的信号与所获得的指示出磁力线的信号之间的关系来估计加密电路的位置。在该位置获得指示出磁力线的更具体信号的波形，并且执行与在DPA攻击中执行的处理类似的统计处理。如果正确地执行了对加密电路的位置的估计，那么可以获得诸如关于密钥的信息之类的安全信息。
上面的攻击被称为差分电磁分析(DEMA)攻击。关于DEMA攻击的特征，可以利用DEMA攻击执行以电路的一部分为目标的攻击。
图3是图示出DEMA攻击的特征的示图。
例如，当为了预防DPA攻击而布置使利用随机数控制的噪声电流流动的电路3时，确信地将指示出噪声电流的要素叠加于消耗电流的波形。
然而，在测量磁力线的情况下，由噪声电流引起的磁力线所指示出的磁场要素的强度随着离图3所示的噪声电流源的距离而减小。在离噪声电流源预定距离或者离其更远的区域中可以获得指示出不受噪声电流影响的磁力线的信号。
当作为DEMA攻击对象的电路(例如加密电路)存在于该区域时，可以获得指示出不受噪声电流影响的磁力线的信号。
作为针对DPA攻击和DEMA攻击的主要防御方法而提出的方法如下。第一种方法是这样一种方法，其中加密电路具有互补配置，从而使用其中不管明文数据如何结果都确信地改变的配置。第二种方法是其中利用随机数来干扰信号的方法。
当上面描述的第一种方法被使用时，电路尺寸和工作电流被增大。当第二种方法被使用时，因为存在将利用高阶DPA攻击来提取密钥的可能，因此对高阶DPA攻击的预防也是必要的。
在上面描述的第一种方法和第二种方法中的每一个中，IC用来工作的电力是从IC的电源端子提供的。因此，指示出在电路工作时消耗的电流的要素出现在IC的电源端子处。
例如，在日本未审查专利申请公开No.2000-196584中公开的方法是一常见方法，其中流经诸如加密电路之类的特定电路的电流不出现在IC的电源端子处。
图4是图示出其中使用了在日本未审查专利申请公开No.2000-196584中公开的方法的IC的一个配置示例的示图。
IC 4包括CPU 41、随机存取存储器(RAM)/只读存储器(ROM)42、EEPROM 43、加密电路44、电容器C和开关45。
在该配置中，设在IC 4中的加密电路44的电源线46经由开关45而连接到与外部电源相连的另一电源线47。
电容器C被布置在与加密相关联的电源线46和地(GND)线48之间。在执行除加密运算之外的操作时，开关45被开启，并且电容器C被充电。然后，在执行加密运算时，开关45被关断，并且利用经充电的电容器C中的电荷在加密电路44中执行加密运算。
发明内容
在上面的配置中，加密电路44的工作电流不出现在IC中的电源线上。因此，DPA攻击是不可能的。
另一方面，产生了由加密电路44的工作电流引起的微小磁场。如果没有为加密电路44提供对DEMA攻击的足够预防，那么有可能将利用DEMA攻击提取密钥。
另外，为了仅使用经充电电容器C中的电荷来实现加密运算一次，有必要准备具有相当大容量的电容器。
希望提供因为大型电容器是不必要的并且因为加密电路的工作电流不出现在集成电路的电源线上而能够对DPA攻击有抵抗力并且因为难以测量与电路工作相关联的磁场而能够对DEMA攻击有抵抗力的集成电路，并且希望提供电子设备。
根据本发明第一实施例的集成电路包括以下要素：半导体电路层；形成在半导体电路层上的金属层，所述金属层之一是其中形成有有源屏蔽的金属层；以及通过在位于其中形成有有源屏蔽的所述金属层之下的金属层中的至少一个金属层中形成图案而形成的天线。所述半导体电路层包括以下要素：加密电路，其被配置为接收驱动电压并执行加密运算；电源电路，其被配置为向所述加密电路提供所述驱动电压；以及电路系统，其被配置为从外部电源接收电源电压。
根据本发明第二实施例的电子设备包括具有加密电路的集成电路。所述集成电路包括以下要素：半导体电路层；形成在所述半导体电路层上的金属层，所述金属层之一是其中形成有有源屏蔽的金属层；以及通过在位于其中形成有有源屏蔽的所述金属层之下的金属层中的至少一个金属层中形成图案而形成的天线。所述半导体电路层包括以下要素：加密电路，其被配置为接收驱动电压并执行加密运算；电源电路，其被配置为向所述加密电路提供所述驱动电压；以及电路系统，其被配置为从外部电源接收电源电压。
根据本发明的实施例，因为大型电容器不是必需的并且因为加密电路的工作电流不出现在集成电路的电源线上而可以实现对DPA攻击的抵抗力，并且因为难以测量与电路操作相关联的磁场而可以实现对DEMA攻击的抵抗力。
附图说明
图1是图示出在使用非接触式IC卡的情况下的一个配置示例的示图；
图2是用于说明一种用于获得指示出磁力线的信号的方法的示图；
图3是用于说明DEMA攻击的特征的示图；
图4是图示出其中使用了在日本未审查专利申请公开No.2000-196584中公开的方法的IC的一个配置示例的示图；
图5包括图示出根据本发明第一实施例的具有加密处理电路的安全半导体大规模集成电路(LSI)的一个配置示例的多个示图；
图6是图示出根据第一实施例的安全LSI中用于生成恒定电压的更具体电路的配置的示图；
图7包括用于说明操作的多个时序图；
图8是用于说明第一实施例中对DEMA攻击有抵抗力的特征的示图；并且
图9是图示出根据第二实施例的安全LSI中用于生成恒定电压的更具体电路的配置的示图。
具体实施方式
在下文中，将参考附图描述本发明的实施例。
注意将按照如下段落标题的次序进行描述：
1.第一实施例
2.第二实施例
1.第一实施例
图5的(A)至(C)部分是图示出根据本发明第一实施例的具有加密处理电路的安全半导体LSI的一个示例的示图。
安全LSI 100被形成为作为电子设备的非接触式IC卡。
例如，如图5的(A)部分所示，作为示例示出的根据第一实施例的安全LSI 100是利用半导体层(硅(Si)层)和形成在该半导体层上并且其中形成有金属布线图案的五个金属层形成的，从而构成其中形成有半导体电路的IC芯片。
例如如下面描述向每个金属层指派配置和功能。
其中形成有水平方向上的信号线的层的配置和功能被指派给形成在Si层101上的第一金属层(1MT)102。
其中形成有垂直方向上的信号线的层的配置和功能被指派给形成在第一金属层102上的第二金属层(2MT)103。
其中形成有电源线和伪金属图案(dummy metal pattern)的层的配置和功能被指派给形成在第二金属层103上的第三金属层(3MT)104。
其中形成有接地线和伪金属图案的层的配置和功能被指派给形成在第三金属层104上的第四金属层(4MT)105。
其中形成有有源屏蔽的层的配置和功能被指派给形成在第四金属层105上的第五金属层(5MT)106。
在作为五个金属层中的顶层的第五金属层106中形成的有源屏蔽被形成为其中按照最小间隔布置具有最小线宽的信号线的图案。利用有源屏蔽，检测由于使用聚焦离子束(FIB)等的处理而引起信号线的断路或者短路。
接地线(基准电源线和地线)和电源线被分别布置在第四金属层105和第三金属层104中。此外，伪金属图案被布置在空白空间中。
伪金属图案是用于应对使用激光束照射的DPA攻击的光屏蔽图案。
在这种情况下，例如如图5的(B)部分所示，在第四金属层105中保留了预定区域，并且布置了金属天线图案110(在下文中被称为“金属天线110“)。
另一方面，在Si层101中，例如如图5的(C)部分所示，形成了电源电路120、加密电路130和用作电路系统的处理电路140。
电源电路120包括利用二极管桥构成的整流电路121，利用电容器C121构成的平滑电路122，利用n沟道金属氧化物半导体(NMOS)晶体管NT121构成的恒定电压发生电路123，以及用于使从恒定电压发生电路123输出的电压稳定的电容器C122。使电压稳定的稳压单元124是利用电容器C122构成的。
整流电路121的第一输入端子TI121和第二输入端子TI122连接到形成在第四金属层105中的金属天线110。
电源电路120具有与处理电路140的电源线和地线不同的第一电源线LV121和第一GND线(基准电源线)LV122。第一电源线LV121的两端之一经由NMOS晶体管NT121连接到整流电路121的第一输出端子TO121。第一GND线LV122的两端之一连接到整流电路121的第二输出端子TO122。
第一电源线LV121的另一端连接到加密电路130的电源端子T131。第一GND线LV122的另一端连接到加密电路130的GND端子T132。
如上所述，电源电路120的输出仅连接到加密电路130的电源端子。换言之，加密电路130仅接收从电源电路120提供的驱动电压。
通过使用上述配置，由金属天线110接收到的磁力线所指示出的电动势被转换为恒定电压。该恒定电压被用作加密电路130用来工作的电源电压。
如图5的(C)部分所示，处理电路140包括CPU 141、掩模(mask)ROM 142、RAM 143和非易失性存储器(EEPROM)144，CPU141用作执行对处理电路140的总体控制的控制单元。
电路系统是利用CPU 141、掩模ROM 142、RAM 143等构成的。
另外，第一实施例中的处理电路140具有第二电源线LV141和第二GND线LV142，第二电源线LV141和第二GND线LV142不同于电源电路120的电源线和地线，并且通过第二电源线LV141从外部电源提供外部电源电压“Vcc”。
CPU 141根据存储在掩模ROM 142中的程序或者通过访问RAM 143来执行对作为非接触式IC卡的安全LSI 100的总体控制。
CPU 141具有向加密电路130等发出加密命令的功能。
注意到在该示例中使用了如下配置：其中金属天线110仅被布置在第四金属层105中，第四金属层105被用作其中形成有GND布线图案的层。
然而，金属天线的配置不限于此。金属天线也可被布置在第三金属层104的区域中，第三金属层104被用作其中形成有电源布线图案的层。第四金属层105中的金属天线110和第三金属层104中的金属天线可被互相连接，并且这两个金属天线也可被用作一个天线。
注意到，在电源电路120中，等于或者高于外部电源电压Vcc的高电压被施加到从整流电路121到恒定电压发生电路123的路径。因此，高压晶体管是必需的。
然而，在EEPROM被用作其中存储有诸如关于加密密钥的信息之类的安全信息的非易失性存储器的情况下，利用等于或者高于外部电源电压Vcc的高电压来执行从EEPROM的擦除/对EEPROM的写入。因此，高压晶体管被准备。
因此，当所准备的高压晶体管也被用于该路径时，添加用于准备高压晶体管的新处理不是必需的。
另外，高电压被按照磁力线的改变频率周期性地施加到该路径。因此，为了预防由具有高电压的信号引起的CPU 141和布置在同一芯片上的其他电路的误动作，优选将沿着该路径的部件布置在具有与CPU 141和其他电路的阱相分离的阱的区域中，使得这些部件与CPU 141和其他电路电分离。
上面描述了根据第一实施例的安全LSI 100的基本总体配置。
接着，将描述根据第一实施例的安全LSI 100中用于生成恒定电压的更具体电路的配置以及该电路的操作。
图6是图示出根据第一实施例的安全LSI 100中用于生成恒定电压的更具体电路的配置的示图。
图7的(A)至(D)部分是用于说明图6所示电路的操作的时序图。
在图6所示的电路中，除了图5的(C)部分中示出的配置中包括的部件之外还提供了比较器125、电阻器R121和R122、电阻器R141和R142、NMOS晶体管NT151、以及p沟道金属氧化物半导体(PMOS)晶体管PT151。
电阻器R121和R122串联连接在电源电路120的第一电源线LV121与第一GND线LV122之间。电阻器R121和R122所共有的连接节点ND121连接到比较器125的反相输入端子(-)。
电阻器R141和R142串联连接在处理电路140的第二电源线LV141与第二GND线LV142之间。电阻器R141和R142所共有的连接节点ND141连接到比较器125的非反相输入端子(+)。
电源电路120的整流电路121的第二输出端子TO122和处理电路140中与外部电源相连的第二GND线LV142分别连接到NMOS晶体管NT151的源极和漏极。
NMOS晶体管NT151的栅极(控制端子)连接到第二电源线LV141，第二电源线LV141是用来提供外部电源电压Vcc的线路。
利用该配置，作为两个块的电源电路120和处理电路140的GND电平被控制，使得GND电平将是相同电平。
另外，如上所述，在电源电路120中，用来构成恒定电压发生电路123的NMOS晶体管NT121被布置在第一电源线LV121上。比较器125的输出连接到NMOS晶体管NT121的栅极(控制端子)。
比较器125将通过利用电阻器R141和R142划分外部电源电压Vcc得到的电压与通过利用电阻器R121和R122划分从恒定电压发生电路123输出的电压“VDES”得到的电压相比较。根据比较结果，比较器125控制是使NMOS晶体管NT121导通还是关断，从而控制从恒定电压发生电路123输出的电压，使得该电压将是预定电压。
另外，用来提供电压“VDES”(其是从恒定电压发生电路123输出的并且是稳压单元124两端的电压)的第一电源线LV121和用来提供外部电源电压Vcc的第二电源线LV141分别连接到PMOS晶体管PT151的源极和漏极。
PMOS晶体管PT151的栅极连接到用来提供控制信号
Figure BSA00000270730200101
的线路。
在IC芯片被形成在晶片上的状态下，提供给每个IC芯片的电力是从诸如测试器之类的测量设备提供的。因为难以考虑其中磁力线可被提供给IC芯片的环境，因此不向利用来自金属天线110的电力工作的加密电路130提供电力。因此，难以执行与加密相关联的测试。
为了防止不执行与加密相关联的测试，在第一实施例中，使用了如下配置：其中，通过至少在IC芯片被形成在晶片上的状态下将控制信号
Figure BSA00000270730200102
的电平设置为低，来把外部电源电压Vcc提供给加密电路130。
在这种情况下，在电源电路120中，不向从整流电路121到恒定电压发生电路123的路径(其包括比较器125)提供电力。因此，从比较器125输出的信号“Vo”的电平被设置为低，从而使NMOS晶体管NT121关断。因此，不发生在反向上向恒定电压发生电路提供外部电源电压。
然后，在出货之前的某一处理中执行将控制信号
Figure BSA00000270730200103
的电平固定为高的操作。关于在执行了该操作之后的电压“VDES”，经稳定的电压“VDES”被与外部电源相分离。因此，只有根据在金属天线110中生成的电动势而作为恒定电压生成的电压被提供给加密电路130。
另外，可以使用内置的熔丝(fuse)(内熔丝)代替PMOS晶体管PT151，并且可以使用其中在出货之前的某一处理中切断内熔丝的配置。
接着，将参考图7的(A)至(D)部分描述电源电路120的操作。
关于在金属天线110中生成的电动势，当磁力线的磁通量由φB[Wb]表示并且天线线圈的圈数由N[圈]表示时，电动势ε[V]根据电磁感应定律由下式表示。指示出电动势的电压信号具有在图7的(A)部分中示出的波形。
ϵ = - N dφB dt ...式1
当电压信号已经通过整流电路121时，电压信号具有在图7的(B)部分中示出的波形。然后，使用平滑电路122的平滑电容器C121，电压信号具有在图7的(C)部分中示出的波形。电压信号被施加到NMOS晶体管NT121的漏极。
NMOS晶体管NT121的栅极连接到比较器125的输出。由指示出利用电阻器对外部电源电压的划分的下式表示的电压Vref被提供给比较器125的基准侧输入(+)(其是两个输入之一)。
V ref = R 2 R 1 + R 2 · V cc ...式2
这里，R1和R2分别表示电阻器R141的电阻值和电阻器R142的电阻值。
由指示出利用电阻器对从恒定电压发生电路123输出的电压“VDES”的划分的下式表示的电压Vmon被施加到比较器125的另一输入(-)。
V mon = R 4 R 3 + R 4 · V DES ...式3
这里，R3和R4分别表示电阻器R121的电阻值和电阻器R122的电阻值。
例如，当等式R1/R2＝R3/R4成立时，在电源电路120中执行以下控制。
当关系VDES＜Vcc成立时，从比较器125输出的信号Vo的电平为高。因此，使NMOS晶体管NT121导通，并且执行向稳压单元124提供电荷的控制。
当关系VDES＞Vcc成立时，从比较器125输出的信号Vo的电平为低。因此，使NMOS晶体管NT121关断，并且执行停止提供电荷的控制。
因此，执行控制以使得提供给加密电路130的电源端子的电压VDES将与外部电源电压Vcc一致，从而得到在图7的(D)部分中示出的波形。
因此，CPU 141和加密电路130使用提供基本相同电压值的电源来工作，并且可被直接互相连接，而无需在其间提供电平位移电路等。
在上面的配置中，当CPU 141发出运算所必需的数据和运算开始命令时，加密电路130使用根据在金属天线110中生成的电动势生成的电压“VDES”来工作。电压VDES与外部电源电压Vcc相分离。
因此，由加密运算引起的泄露电流不出现在用于外部电源电压Vcc的第二电源线LV141上。难以获得包括泄露电流在内的消耗电流的波形。
另外，当对IC芯片执行DPA攻击时，有必要向第二电源线LV141提供外部电源电压Vcc，并且还有必要布置磁力线的源，例如如图8所示的读写器设备200。
如果不布置磁力线的源，那么在金属天线110中不生成电动势。结果，因为作为加密电路130的电源电压的电压VDES变为零，因此加密电路130不工作。作为DPA攻击的目标的泄露电流也不被生成。
另一方面，在DEMA攻击的情况下，如图8所示，由加密电路130的工作电流引起的微小磁力线被线圈210得到，并且统计处理被执行。
然而，在第一实施例中的配置中，为了使加密电路130工作，有必要将磁力线的源布置在IC芯片附近。因为磁力线的源的影响(噪声)，很难获得指示出由加密电路130的工作电流引起的微小磁力线的信号。
即使当得到指示出微小磁力线的信号时，信噪(S/N)比也极低。很难使用统计处理提取密钥。
2.第二实施例
图9是图示出根据第二实施例的安全LSI中用于生成恒定电压的更具体电路的配置的示图。
当将根据第二实施例的安全LSI 100A与根据第一实施例的安全LSI100相比较时，其间的差异如下。
首先，使用了如下配置：其中可以利用在提供根据在金属天线110中生成的电动势而作为恒定电压生成的电压的电源(a端子侧)与外部电源(b端子侧)之间的开关SW121来切换用于向加密电路130提供电力的电源。
其次，外部输入时钟信号CLK和根据在金属天线110中生成的电动势生成的电压VDi被输入到AND(与)电路AD151，并且从AND电路AD151输出的外部输入时钟信号CLK和电压VDi的AND信号作为时钟被输入到加密电路130。
在布置在第一电源线LV121上的开关SW121中，“b端子”被选择成在加密电路130不工作的时间段内建立连接。与加密电路130并行布置的电容器C123被流自第二电源线LV141(外部电源)的电流充电。
在该时间段期间，磁力线被转换为金属天线110中的电动势。电动势被整流以获得电压。该电压被平滑(smooth)，并且恒定电压被从经平滑的电压生成。电容器C122被该恒定电压充电。
然后，通过利用CPU 141发出加密命令在开关SW121中选择“a端子”来建立连接。
此后，在进行加密运算时，利用在电容器C123和C122中累积的电荷来执行加密运算。为了补偿在加密运算中消耗的电荷，利用在金属天线110中生成的电动势给这些电容器重新充电。按照这种方式，执行控制以使得加密电路130将工作。
因此，作为DPA攻击目标的加密运算是利用在电容器C123和C122中累积的电荷并利用提供根据在金属天线110中生成的电动势而作为恒定电压生成的电压的电源来执行的。因此，泄露电流不出现在电源端子处。
另外，关于根据在金属天线110中生成的电动势而生成的电压，仅需要补偿由加密运算引起的电压降低。这样，与第一实施例中的金属天线的尺寸相比，金属天线的尺寸可被减小。
这里，当不向IC芯片提供磁力线时，不从包括金属天线110的电源系统提供电力。
因此，未在电容器C122中累积电荷。然而，当通过发出加密命令在开关SW121中选择“a端子”来建立连接时，由于电荷的重新分配而利用在电容器C123中累积的电荷给电容器C122充电。
以这种方式，每当加密命令被发出时电容器C122两端的电压就被增大，并且在发出加密命令时被重新分配的电压被逐渐增大。
然后，当在已经多次发出加密命令之后发出加密命令时，正确地执行了在作为DEMA攻击目标的第一若干轮中的加密运算。有可能将得到指示出与加密操作相关联的磁力线的信号。
为了防止指示出与加密操作相关联的磁力线的信号被得到，例如通过对在金属天线110中生成的电动势进行整流和平滑而得到的电压VDi与从外部设备提供的时钟信号CLK的AND信号作为时钟CLK′被输入到加密电路130。因此，当未提供磁力线时，执行控制以使得将不会使加密电路工作。
还是在第二实施例中，在无法提供磁力线的状态(例如其中IC芯片被形成在晶片上的状态)下，难以执行与加密电路相关联的测试。
为了防止与加密电路相关联的测试不被执行，在出货之前的某一处理之前的处理中，在开关SW121中固定对“b端子”的选择。在出货之前的某一处理中，可以执行控制以使得对于加密运算的情况将以不可逆的方式执行从“b端子”到“a端子”的切换。
还是在第二实施例中，为了使加密电路工作，有必要如图8所示的生成磁力线的状态下使IC芯片工作。为此，即使当尝试获得由电路操作引起的微小磁力线时，由于从外部设备提供的磁力线的影响，难以获得DEMA攻击所必需的指示出微小磁力线的信号的波形。
如上所述，在第二实施例中，可以获得以下积极效果。
加密电路的电源不连接到IC芯片的电源端子。因此，泄露电流不出现在电源端子处。因此，DPA攻击是极其困难的。
为了使加密电路工作，有必要使IC芯片靠近磁力线的源。因此，难以获得指示出与加密电路的信号变化相关联的微小磁力线的信号的波形。因此，DEMA攻击是极其困难的。
本发明包含与2009年9月18日在日本专利厅提交的日本在先专利申请JP 2009-217482中公开的主题有关的主题，该申请的全部内容通过引用而结合于此。
本领域技术人员应当明白，根据设计要求以及其他因素可以发生各种修改、组合、子组合和变更，只要它们在所附权利要求或其等同物的范围内即可。

Claims (9)

1.一种集成电路，包括：
半导体电路层；
形成在所述半导体电路层上的金属层，所述金属层之一是其中形成有有源屏蔽的金属层；以及
通过在位于所述其中形成有有源屏蔽的金属层之下的金属层中的至少一个金属层中形成图案而形成的天线，
所述半导体电路层包括
加密电路，其被配置为接收驱动电压并利用该驱动电压执行加密运算，
电源电路，其被配置为根据在所述天线中生成的电动势生成所述驱动电压并向所述加密电路提供所述驱动电压，以及
电路系统，其被配置为从外部电源接收电源电压，其中所述驱动电压与所述电源电压相分离。
2.如权利要求1所述的集成电路，其中，所述电源电路包括
整流电路，其连接到所述天线并且被配置为对在所述天线中生成的电动势进行整流，
平滑电路，其被配置为使所述整流电路的输出平滑以获得电压，
恒定电压发生电路，其被配置为从经所述平滑电路平滑的电压生成一作为恒定电压的电压，使得所生成的电压和来自所述外部电源的电源电压是相同的电位，以及
稳压单元，其被配置为使已被所述恒定电压发生电路生成为恒定电压的电压稳定，并且被配置为把经稳定的电压作为所述驱动电压提供给所述加密电路。
3.如权利要求2所述的集成电路，
其中所述电源电路包括
第一电源线，以及
第一基准电源线，并且
所述整流电路包括
与所述第一电源线相连的第一输出端子，以及
与所述第一基准电源线相连的第二输出端子，并且
其中所述电路系统包括
与所述外部电源相连的第二电源线，以及
与外部基准电源相连的第二基准电源线，并且
其中所述电源电路的恒定电压发生电路包括
比较器，其被配置为将第一电压与第二电压相比较，所述第一电压是通过划分所述第一电源线与所述第一基准电源线之间端子电压而获得的，所述第二电压是通过划分所述第二电源线与所述第二基准电源线之间的端子电压而获得的，以及
晶体管，其被布置在所述第一电源线上并且其控制端子连接到所述比较器的输出。
4.如权利要求3所述的集成电路，
其中，当在所述恒定电压发生电路中所述第一电压低于所述第二电压时，所述晶体管被从所述比较器的输出端输出的信号导通，使得所述恒定电压发生电路向所述稳压单元提供电荷，并且
其中，当在所述恒定电压发生电路中所述第一电压高于所述第二电压时，所述晶体管被从所述比较器的输出端输出的信号关断，使得所述恒定电压发生电路停止向所述稳压单元提供电荷。
5.如权利要求1至4中任一个所述的集成电路，
其中所述电源电路包括
第一电源线，以及
第一基准电源线，并且
所述整流电路包括
与所述第一电源线相连的第一输出端子，以及
与所述第一基准电源线相连的第二输出端子，并且
其中所述电路系统包括
与所述外部电源相连的第二电源线，以及
与外部基准电源相连的第二基准电源线，并且
其中所述第二电源线和所述稳压单元的输出侧上的所述第一电源线经由晶体管相互连接，所述晶体管的控制端子连接到用来提供测试信号的线路。
6.如权利要求1至4中任一个所述的集成电路，还包括：
与所述加密电路并联的电容器；以及
开关，其被配置为能够向所述电容器和所述加密电路选择性地提供由所述电源电路生成并稳定的电压或者来自所述外部电源的电源电压，
其中，当在所述加密电路中执行加密运算时，所述开关向所述电容器和所述加密电路提供由所述电源电路生成并稳定的电压，并且
其中，除了当执行所述加密运算时之外，所述开关向所述电容器和所述加密电路提供来自所述外部电源的电源电压。
7.如权利要求6所述的集成电路，其中，根据在所述天线中生成的电动势生成的电压与外部输入时钟信号的AND信号作为时钟被输入到所述加密电路。
8.如权利要求1至4中任一个所述的集成电路，
其中所述电源电路包括
第一电源线，以及
第一基准电源线，并且
所述整流电路包括
与所述第一电源线相连的第一输出端子，以及
与所述第一基准电源线相连的第二输出端子，并且
其中所述电路系统包括
与所述外部电源相连的第二电源线，以及
与外部基准电源相连的第二基准电源线，并且
其中所述整流电路的第二输出端子与第二基准电源线经由晶体管相互连接，所述晶体管的控制端子连接到所述第二电源线。
9.一种包括含有加密电路的集成电路的电子设备，
所述集成电路包括
半导体电路层；
形成在所述半导体电路层上的金属层，所述金属层之一是其中形成有有源屏蔽的金属层；以及
通过在位于所述其中形成有有源屏蔽的金属层之下的金属层中的至少一个金属层中形成图案而形成的天线，
所述半导体电路层包括
加密电路，其被配置为接收驱动电压并利用该驱动电压执行加密运算，
电源电路，其被配置为根据在所述天线中生成的电动势生成所述驱动电压并向所述加密电路提供所述驱动电压，以及
电路系统，其被配置为从外部电源接收电源电压，其中所述驱动电压与所述电源电压相分离。
CN2010102817536A 2009-09-18 2010-09-13 集成电路和电子设备 Expired - Fee Related CN102024810B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009217482A JP5482048B2 (ja) 2009-09-18 2009-09-18 集積回路および電子機器
JP2009-217482 2009-09-18

Publications (2)

Publication Number Publication Date
CN102024810A CN102024810A (zh) 2011-04-20
CN102024810B true CN102024810B (zh) 2013-06-19

Family

ID=43027486

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102817536A Expired - Fee Related CN102024810B (zh) 2009-09-18 2010-09-13 集成电路和电子设备

Country Status (6)

Country Link
US (1) US8843763B2 (zh)
EP (1) EP2299391B1 (zh)
JP (1) JP5482048B2 (zh)
KR (1) KR101612562B1 (zh)
CN (1) CN102024810B (zh)
TW (1) TWI430182B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012111414B4 (de) * 2012-11-26 2018-10-04 Infineon Technologies Ag Master-Slave-Speicherschaltung
FR3053503B1 (fr) * 2016-06-30 2019-03-29 Stmicroelectronics (Rousset) Sas Procede de protection d'un circuit integre, et circuit integre correspondant
US20190007223A1 (en) * 2017-07-01 2019-01-03 Intel Corporation Techniques to power encryption circuitry

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196584A (ja) * 1998-12-21 2000-07-14 Pitney Bowes Inc 暗号化デバイスによりエミッションを抑制するシステムと方法
CN1525392A (zh) * 2003-02-06 2004-09-01 ���ǵ�����ʽ���� 具有防止功率分析攻击保护电路的智能卡及其操作方法
CN1602496A (zh) * 2001-12-13 2005-03-30 卡纳尔技术公司 抗电型分析的数字电子部件
CN1665180A (zh) * 2004-03-04 2005-09-07 索尼株式会社 数据处理电路及其控制方法
CN1918543A (zh) * 2003-12-19 2007-02-21 格姆普拉斯公司 防dpa类型的攻击的模取幂方法
CN1992080A (zh) * 2005-12-27 2007-07-04 株式会社半导体能源研究所 半导体器件
CN101197660A (zh) * 2006-12-07 2008-06-11 上海安创信息科技有限公司 防攻击标准加密标准的加密方法及其加密芯片
CN101488846A (zh) * 2009-02-24 2009-07-22 深圳先进技术研究院 密码保护方法和系统
WO2009089997A1 (fr) * 2008-01-11 2009-07-23 Proton World International N.V. Hierarchisation de cles cryptographiques dans un circuit electronique

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2642543B1 (fr) * 1989-01-27 1991-04-05 Gemplus Card Int Dispositif de securite pour circuit integre
EP1090468B1 (en) * 1998-06-26 2003-11-26 SAGEM Denmark A/S An apparatus and method for secure information processing
US6795837B1 (en) * 1999-03-31 2004-09-21 Intel Corporation Programmable random bit source
FR2796738B1 (fr) * 1999-07-22 2001-09-14 Schlumberger Systems & Service Micro-controleur securise contre les attaques en courant
JP4275110B2 (ja) * 2001-08-07 2009-06-10 株式会社ルネサステクノロジ 半導体装置およびｉｃカード
JP2004078898A (ja) * 2002-06-17 2004-03-11 Hitachi Ltd Ｉｃカード
JP2004078838A (ja) * 2002-08-22 2004-03-11 Toshiba Corp 携帯可能電子装置
JP4713963B2 (ja) * 2005-07-07 2011-06-29 矢崎総業株式会社 過電流検出装置
JP4786316B2 (ja) * 2005-12-05 2011-10-05 ルネサスエレクトロニクス株式会社 半導体集積回路装置及びそれを用いたｉｃカード
JP5153136B2 (ja) * 2005-12-28 2013-02-27 株式会社半導体エネルギー研究所 半導体装置の製造方法
US7966666B2 (en) * 2006-01-24 2011-06-21 Nds Limited Chip attack protection
JP4550860B2 (ja) * 2007-05-14 2010-09-22 株式会社東芝 複合ｉｃカード及び複合ｉｃカード用ｉｃモジュール

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196584A (ja) * 1998-12-21 2000-07-14 Pitney Bowes Inc 暗号化デバイスによりエミッションを抑制するシステムと方法
CN1602496A (zh) * 2001-12-13 2005-03-30 卡纳尔技术公司 抗电型分析的数字电子部件
CN1525392A (zh) * 2003-02-06 2004-09-01 ���ǵ�����ʽ���� 具有防止功率分析攻击保护电路的智能卡及其操作方法
CN1918543A (zh) * 2003-12-19 2007-02-21 格姆普拉斯公司 防dpa类型的攻击的模取幂方法
CN1665180A (zh) * 2004-03-04 2005-09-07 索尼株式会社 数据处理电路及其控制方法
CN1992080A (zh) * 2005-12-27 2007-07-04 株式会社半导体能源研究所 半导体器件
CN101197660A (zh) * 2006-12-07 2008-06-11 上海安创信息科技有限公司 防攻击标准加密标准的加密方法及其加密芯片
WO2009089997A1 (fr) * 2008-01-11 2009-07-23 Proton World International N.V. Hierarchisation de cles cryptographiques dans un circuit electronique
CN101488846A (zh) * 2009-02-24 2009-07-22 深圳先进技术研究院 密码保护方法和系统

Also Published As

Publication number Publication date
EP2299391A2 (en) 2011-03-23
CN102024810A (zh) 2011-04-20
KR101612562B1 (ko) 2016-04-14
JP5482048B2 (ja) 2014-04-23
EP2299391A3 (en) 2015-03-11
JP2011066813A (ja) 2011-03-31
US8843763B2 (en) 2014-09-23
TW201131480A (en) 2011-09-16
TWI430182B (zh) 2014-03-11
US20110072277A1 (en) 2011-03-24
KR20110031105A (ko) 2011-03-24
EP2299391B1 (en) 2018-10-17

Similar Documents

Publication Publication Date Title
CN105391542B (zh) 用于集成电路检测电磁故障注入攻击探测方法及探测器
Helinski et al. A physical unclonable function defined using power distribution system equivalent resistance variations
US9342710B2 (en) Electronic tamper detection
EP2819049B1 (en) Device with capacitive security shield
CN100394408C (zh) 电压低频干扰检测装置和方法
Lee et al. A Fully Integrated HF-Band Passive RFID Tag IC Using 0.18-$\mu\hbox {m} $ CMOS Technology for Low-Cost Security Applications
US20020166058A1 (en) Semiconductor integrated circuit on IC card protected against tampering
Wan et al. An invasive-attack-resistant PUF based on switched-capacitor circuit
CN104978499B (zh) 用于制造数字电路的方法和数字电路
CN102024810B (zh) 集成电路和电子设备
Wang et al. A highly stable and reliable 13.56-MHz RFID tag IC for contactless payment
Japa et al. Hardware security exploiting post-CMOS devices: fundamental device characteristics, state-of-the-art countermeasures, challenges and roadmap
JP6284630B2 (ja) セキュアシステムおよび保護方法
US7500110B2 (en) Method and arrangement for increasing the security of circuits against unauthorized access
TWI620094B (zh) 電荷分布控制系統、加密系統和藉由操作其防止以旁通道攻擊之方法
Bartík et al. A low-cost multi-purpose experimental fpga board for cryptography applications
US20110091034A1 (en) Secure Method for Cryptographic Computation and Corresponding Electronic Component
US10897352B2 (en) Cryptographic management of lifecycle states
Nagata et al. On-chip physical attack protection circuits for hardware security
Miura et al. Integrated-circuit countermeasures against information leakage through EM radiation
Sastry et al. Attacking embedded systems through fault injection
Martinasek et al. Optimization of differential power analysis
KR20030055745A (ko) 전자칩의 외부공격 탐지장치
JP2019016950A (ja) 電子装置、情報処理装置及び電子装置の制御方法
Bryant et al. A Brief Tutorial on Mixed Signal Approaches to Combat Electronic Counterfeiting

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130619

Termination date: 20210913

CF01 Termination of patent right due to non-payment of annual fee