【書類名】 明細書
【発明の名称】 半導体チップ及び半導体装置
【特許請求の範囲】
【請求項１】
半導体基板の主面に複数の回路素子が形成される半導体チップであって、
上記半導体基板の主面から裏面に貫通するように上記半導体基板の所定の位置に形成された複数のスルーホールと、
上記スルーホール内に形成された導電層と、
を有する半導体チップ。
【請求項２】
上記スルーホールの内周面に形成された絶縁層を有し、上記導電層が上記絶縁層上に形成されている請求項１に記載の半導体チップ。
【請求項３】
上記導電層が上記スルーホール内に充填された低融点金属である請求項１又は２に記載の半導体チップ。
【請求項４】
上記複数の回路素子を互いに電気的に接続するように上記半導体基板の主面上に形成された第１の金属薄膜と、
上記回路素子と上記導電層とを電気的に接続するように上記半導体基板の主面上に形成された第２の金属薄膜と、
を有する請求項１乃至３の何れかに記載の半導体チップ。
【請求項５】
請求項１乃至４の何れかに記載の半導体チップと、
上記半導体チップの上記複数のスルーホールに対応する位置に形成された複数の電極を有する搭載基板と、
を有し、上記搭載基板上に上記半導体チップが搭載され、上記半導体チップの回路素子と上記搭載基板の電極とが上記導電層により電気的に接続される半導体装置。
【請求項６】
複数の半導体チップが積層される半導体装置であって、
少なくとも１つの半導体チップが請求項１乃至４の何れかに記載の半導体チップであり、積層された半導体チップの回路素子が上記スルーホール内に形成された導電層により互いに電気的に接続される半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップ及びその半導体チップを搭載した半導体装置の技術分野にかかり、特に、医療用ＣＣＤ(Charge Coupled Device )等に特に有効な半導体組立技術に関する。
【０００２】
【従来の技術】
例えば、内視鏡等の医療用の撮影装置で用いられるＣＣＤ等の撮像デバイスには強い小型化の要求がある。従来のＣＣＤの組立方法は、図７に示すように、基板となるヘッダー１６４の中央部上に、半導体チップ１６６の半導体素子が形成された面を上方に向け、その裏面をヘッダー１６４側に向けて配置し、位置決めした後、接着固定しており、次いで、ヘッダー１６４の外周部に設けられ、リード１６８に接続されたリードパッド(接続部)１７０と、半導体チップ１６６の外周部に設けられたボンディングパッド１７２とをボンディングワイヤー１７４によって電気的に接続し、製品として完成させている。
【０００３】
しかしながら、このボンディングワイヤー１７４を接続させるためのリードパッド１７２は、半導体チップ１６６の外側に配置しなければならず、前述のＣＣＤを超小型化し、かつ、ヘッダー１６４上の面積を小さくするための大きな障害となっている。
【０００４】
また、特にＣＣＤ等の撮像デバイスの場合は、ボンディングワイヤー１７４による光の乱反射もＣＣＤ素子の性能を悪化させてしまう原因の１つとなるため、これを排除する技術も求められている。
【０００５】
【発明が解決しようとする課題】
本発明は、上記従来技術の不都合を解決するために創作されたものであり、その目的は、ボンディングワイヤーを用いることなく、半導体チップをボンディングすることができる半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体チップは、半導体基板の主面に複数の回路素子が形成される半導体チップであって、上記半導体基板の主面から裏面に貫通するように上記半導体基板の所定の位置に形成された複数のスルーホールと、上記スルーホール内に形成された導電層とを有する。
【０００７】
本発明の半導体チップは、更に、上記スルーホールの内周面に形成された絶縁層を有し、上記導電層が上記絶縁層上に形成されていてよい。
【０００８】
また、本発明の半導体チップは、上記導電層が上記スルーホール内に充填された低融点金属であってよい。
【０００９】
更に、本発明の半導体チップは、更に、上記複数の回路素子を互いに電気的に接続するように上記半導体基板の主面上に形成された第１の金属薄膜と、上記回路素子と上記導電層とを電気的に接続するように上記半導体基板の主面上に形成された第２の金属薄膜とを有してよい。
【００１０】
また、本発明の半導体装置は、上述の何れかの半導体チップと、上記半導体チップの上記複数のスルーホールに対応する位置に形成された複数の電極を有する搭載基板とを有し、上記搭載基板上に上記半導体チップが搭載され、上記半導体チップの回路素子と上記搭載基板の電極とが上記導電層により電気的に接続される。
【００１１】
更に、本発明の半導体装置は、複数の半導体チップが積層される半導体装置であって、上記半導体チップが上述の何れかの半導体チップであり、積層された半導体チップの回路素子が上記スルーホール内に形成された導電層により互いに電気的に接続される。
【００１２】
本発明は上記のように構成されており、半導体基板の所定位置に、表面から裏面まで貫通する複数のスルーホールが形成されており、このスルーホールを用いると、半導体チップを基板上に搭載することができる。
【００１３】
例えば、スルーホール内に絶縁膜が形成されている場合、スルーホール内を導電性物質で充填しても導電性物質と半導体基板とは短絡しない。従って、複数のスルーホール内に導電性物質を充填し、裏面に配置した基板と、半導体チップ表面側に形成された金属薄膜とを、互いに絶縁した状態で電気的に接続させることができる。この場合、半導体チップ中で半導体素子が形成された面を上方に向けることができるので、ＣＣＤに適している。
【００１４】
また、導電性物質に半田等の低融点金属を用いた場合、半導体チップと基板とを機械的にも接続させることができる。この場合、複数の半導体チップを積層させることもできる。
【００１５】
【発明の実施の形態】
以下に、添付の図面に示す実施形態に基づいて、本発明の半導体チップ及び半導体装置を詳細に説明する。
【００１６】
図１の符号１３は、本発明の半導体チップの一実施例であり、同図符号１０は、その半導体チップ１３が基板１５上に搭載された本発明の半導体装置の一実施例である。この図１は、本発明を説明するための概念図であり、ここでは半導体チップ１３は、例えば医療用ＣＣＤ等の高密度の集積回路である。
【００１７】
この半導体装置１０の基板１５は、絶縁物から成るヘッダー１４と、該ヘッダー１４に設けられた複数本のリード２４とを有している。
【００１８】
半導体チップ１３の片面には回路素子が形成されており、その面が上方に向けられ、裏面がヘッダー１４表面側に向けられた状態で、該ヘッダー１４上に固定されている。
【００１９】
この図１では、半導体チップ１３は、接着ペースト１６によってヘッダー１４上に貼付されているが、必ずしも接着ペースト１６は必要ではなく、後記詳述するように、スルーホール２０内に充填された半田等の低融点金属２８だけで、固定するようにしてもよい。
【００２０】
この半導体チップ１３には、図７に示す従来の半導体チップのボンディングパッドの形成位置に相当する外周部の所定位置に、半導体基板１８の表面から裏面まで貫通する複数のスルーホール２０が形成されている。
【００２１】
半導体チップ１３上には、不図示の金属薄膜から成る内部配線が引き回されており、半導体チップ１３の片面に形成された回路素子は、その内部配線によって相互に接続されている。また、半導体チップ１３のスルーホール２０上には、ボンディングパッド４２が形成されており、該ボンディングパッド４２は、内部配線によって回路素子が形成する電気回路に接続されている。
【００２２】
これに対し、ヘッダー１４の上部には、金属被膜で構成された複数のリードパッド(接続部)２６が、互いに絶縁した状態で形成されている。このリードパッド２６は、搭載対象の半導体チップ１３の各スルーホール２０の位置に対応した位置に形成されており、後述するように、各スルーホール２０内部に充填された低融点金属２８によって互いに電気的に接続されており、その結果、ヘッダー１４上のリードパッド２６は、低融点金属２８と、半導体チップ上のボンディングパッド４２と、内部配線とを介して、回路素子が構成する電気回路と接続されている。
【００２３】
以下、本発明の半導体装置１０の構造をより明確に理解するために、図２、図３、図４および図５を参照しながら、その製造工程および組立工程の手順の一例について説明する。
【００２４】
まず、半導体チップ１３の製造工程では、従来公知のウェハー製造工程を利用して、半導体基板であるシリコン基板１８の上にＣＣＤの素子を形成し、このシリコン基板１８の上全面に層間絶縁膜３０を堆積し、さらにこの層間絶縁膜３０の上に内部配線となるアルミ配線３２を形成した後、ボンディングパッドに相当する領域の中央部もしくはその近傍にスルーホール２０を形成する(図１(ａ))。
【００２５】
なお、スルーホール２０は、この段階では、シリコン基板１８の裏面まで貫通させるのではなく、例えばシリコン基板１８の厚さが４００μｍである場合、相対的に１００〜２００μｍまで掘る。このスルーホール２０は、例えばレーザーによる機械的な方法や、ウェットエッチングによる化学的な方法等を用いて形成することができるが、プラズマによるドライエッチングが、最も精度良くスルーホール２０を形成することができるため好ましい。
【００２６】
続いて、全面に表面保護膜３４を堆積し、その上にエッチングマスク(フォトレジスト)３６を形成して(図２(ｂ))、フォトリソグラフィー工程により、まず、スルーホール２０上およびスルーホール２０内の表面保護膜３４を除去し(図２(ｃ))、続いて、同じくフォトリソグラフィー工程によって、表面保護膜３４の一部をエッチング除去することにより、スルーホール２０開孔部周辺のアルミ配線３２の一部を露出させる(図２(ｄ))。
【００２７】
続いて、例えばシリコンナイトライド膜、シリコンオキサイド膜等の絶縁膜３８を表面全面に堆積し、スルーホール２０内にも絶縁膜３８を堆積させた後(図３(ｅ))、ドライエッチングにより、スルーホール２０内部に堆積された絶縁膜３８以外の、アルミ配線３２や表面保護膜３４上に堆積された絶縁膜３８を除去する(図３(ｆ))。この際、ドライエッチングを異方性エッチングで行うことにより、スルーホール２０内の絶縁膜３８を残しつつ、これ以外の部分の絶縁膜３８を除去することができる。
【００２８】
続いて、ボンディングパッドとなるアルミ層４０を表面全面に堆積し(図３(ｇ))、これをフォトリソグラフィー工程によってエッチングすることにより、スルーホール２０の内部を含み、露出させたアルミ配線３２に接触するまでの範囲にボンディングパッド４２を形成する(図３(ｈ))。
【００２９】
なお、このボンディングパッド４２は、低融点金属２８とアルミ配線３２とを接続させるものであり、電気的な接続を採るためには、アルミ配線３２自体を用いることも可能である。
【００３０】
ボンディングパッド４２は、図示例の場合、スルーホール２０内壁の一部にだけ残るようにしているが、本発明はこれに限定されず、スルーホール２０の内部全面に残すようにしてもよい。
【００３１】
続いて、スルーホール２０および半導体チップ１３の表面保護のために、ウェハーの表面全面をワックス４４でコーティングした後(図４(ｉ))、機械的切削研磨、化学的エッチング、又は両者を併用し、半導体基板（シリコン基板(ウェハー)）１８の裏面をスルーホール２０の底部に到達するまで研摩して除去する(図４(ｊ))。
【００３２】
その後、ＣＶＤ法(Chemical Vapor Deposition：化学気相成長法)により、例えばシリコンナイトライド膜やシリコンオキサイド膜等の絶縁膜４６をウェハーの裏面全面に堆積し、溶剤等を用いてウェハー表面にコーティングしたワックス４４を除去することにより、ウェハーの表面から裏面まで貫通するスルーホールを形成すると、本発明の一例の半導体チップ１３が得られる(図４(ｋ))。
【００３３】
以上の各工程を行った後、一旦ウェハー状態でプロービングテストを行った後、ダイシング工程によって個々のチップに分割し、良品だけを選択し、後記する組立工程を行う。
【００３４】
組立工程では、まず、ヘッダー１４上のリードパッド２６の上に形成された低融点金属２８と半導体チップ１２のスルーホール２０とを位置決めし、半導体チップ１２をヘッダー１４上に載置する(図５(ａ))。
【００３５】
ここで、ヘッダー１４の上部の、半導体チップ１２の各々スルーホール２０の形成位置に対応する各々の位置には、リード２４に接続されたリードパッド２６が形成されている。各々のリードパッド２６の上には、低温で溶融する低融点金属２８の層が予め形成されており、リードパッド２６が存しない部分には、必要に応じ、接着ペースト(図５(ａ)、(ｂ)では図示しない。)が配置されている。
【００３６】
半導体チップ１２の載置後、比較的低温の熱処理により、低融点金属２８の層を溶融させる。この時、低融点金属２８は、半導体チップ１２に形成されたスルーホール２０の裏面側開口部と接触しており、低融点金属２８の溶融物は、毛細管現象により半導体チップ１２のスルーホール２０内を上昇する。
【００３７】
低融点金属２８の溶融物がスルーホール２０上部まで達すると、半導体チップ１３表面に形成されたボンディングパッド４２と接触し、冷却すると、その間に金属結合が形成され、スルーホール２０内が低融点金属２８で充填された半導体チップ１３が得られる(図５(ｂ))。基板１５と半導体チップ１３とは、低融点金属２８によって電気的、機械的に強固に接続された半導体装置１０が得られる。
【００３８】
スルーホール２０の内周面及び半導体チップ１３の底面には、絶縁膜３８、４６が形成されているので、低融点金属２８は、半導体基板１８とは接触しておらず、半導体チップ１３の各ボンディングパッド４２が、低融点金属２８及びリードパッド２６によって、個別にリード２４に接続されている。
【００３９】
以上説明したように、本発明の半導体チップ１３及び半導体装置１０によれば、ボンディングワイヤーが不要であり、組立が容易である。また、本実施例のように、医療用のＣＣＤである場合、ボンディングワイヤーによる光の乱反射がなく、特性を向上させることができる。更にまた、ボンディングワイヤーが不要なため、ピン数が増加した場合であっても、組立工程が増加することはない。
【００４０】
なお、本発明の半導体装置１０では、ボンディングパッド４２を必ずしも半導体チップの外周部に配置する必要はない。例えば半導体チップ１３の中央部に集中的に配置したり、半導体チップ１３内の任意の位置に配置することもできる。従って、半導体チップ１３のサイズを小型化することができるし、また、ヘッダー１４も半導体チップ１３と同等のサイズまで小型化することができ、半導体装置１０全体のサイズを極めて小型化することができる。
【００４１】
次に、本発明の半導体装置の他の例について説明する。
図６の符号４８は、その半導体装置を示している。
この半導体装置４８では、３つの半導体チップ５１，５２，５４が積層されて１つの半導体チップ５０を形成しており、その半導体チップ５０が基板５６上に位置決めして組み立てられている。
【００４２】
半導体装置４８においては、下層の２個の半導体チップ５１、５２は、図１の半導体チップ１３と同じ構成を有するもので、図示例の場合、最下層の半導体チップ５１は、素子形成面の裏面を基板５６側に向け、基板５６上に配置されている。中央の半導体チップ５２は、素子形成面の裏面を最下層の半導体チップ５１に向け、その半導体チップ５１上に配置されている。
【００４３】
各半導体チップ５１、５２は、その外周付近の所定の位置に、半導体基板の表面から裏面まで貫通する複数のスルーホール５８が形成されており、各々のスルーホール５８の上部にはボンディングパッド６０が形成されている。
【００４４】
これに対し、基板５６は、図１に示すヘッダー１４に相当するもので、その上部には、半導体チップ５１の各々のスルーホール５８の形成位置に各々対応する位置に、図５(ａ)、(ｂ)で示したリード２４と同様のリード、又は半導体チップ５１上に形成された配線膜と同様の金属配線膜が形成されている。基板５６の各々のリード又は金属配線膜は、半導体チップ５１の各々のボンディングパッド６０と、半導体チップ５１のスルーホール５８の内部に充填されたソルダー６２を介して各々電気的に接続されている。
【００４５】
最上部の半導体チップ５４は、図示例の場合、例えば従来公知の製造工程によって製造されたもので、その外周部の所定の位置に、ボンディングパッドが形成されている。この半導体チップ５４は、素子形成面を、中層の半導体チップ５２の側に向けて半導体チップ５２の上層に積層配置されており、この半導体チップ５４の各々のボンディングパッドとこれに各々対応する半導体チップ５２のボンディングパッドとが、図示していないソルダーを介して各々電気的に接続されている。
【００４６】
なお、半導体チップ５１，５２は、ＣＣＤの場合と異なり、素子形成面の裏面を基板５６側に向けて配置する必要はなく、素子形成面を基板５６側に向けて配置してもよい。また、半導体チップ５４は、図示例のように、従来公知の製造方法によって製造されたものであれば、素子形成面をリードフレーム側に向けて配置する必要があるが、本発明を適用するものであれば、どちらの面を向けても配置可能である。
【００４７】
以上のように、本発明の半導体装置によれば、ボンディングワイヤーを使用しないため、複数の半導体チップを積層配置して、図示例のようなハイブリッド型の半導体装置を構成することも可能であり、実装面積の削減効果がある。
【００４８】
なお、以上は、半導体チップの半導体素子が形成された表面側からエッチングした後、裏面側から研磨してスルーホールを貫通させたが、本発明のスルーホールは、例えば半導体基板の裏面側から、機械的もしくは化学的に開孔させるようにしてもよい。
【００４９】
また、図６に示す例では、例えば半導体置チップ５１のスルーホール５８の形成位置に対応する位置に、半導体チップ５２のスルーホール５８が形成されているが、これも限定されず、例えば内部配線を引き回すことによって、半導体チップ５２のスルーホール５８を必要に応じて自由な位置に配置してもよい。また、半導体チップ５２の内部配線と基板５６のリードとを接続するための専用のスルーホール５８を半導体チップ５１に開孔してもよい。
【００５０】
また、上記例では、３個の半導体チップ５１、５２、５４を積層させたが、本発明はそれに限定されるものではなく、２個の半導体チップ又は４個以上の半導体チップを積層し、１個の半導体チップにしてもよい。
【００５１】
また、上記例では最上層の半導体チップ５４は、従来技術のものを用いたが、全て本発明の半導体チップを用いたもよい。
【００５２】
【発明の効果】
以上詳細に説明したように、本発明の半導体装置によれば、ボンディングワイヤーを使用せずに表面を上方に向けて組み立てられるため、ＣＣＤに適している。
また、端子数が増加した場合でも、組立工程は増加せず、従って、組立不良による歩留まり低下や、コスト増を防止することができる。
更にまた、ボンディングパッドを半導体チップの外周部に配置する必要がなく、自由な位置に配置できるため、設計の自由度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例の概念図である。
【図２】(ａ)〜(ｄ)：本発明の半導体装置の製造工程を表す一実施例の断面図である。
【図３】(ｅ)〜(ｈ)：本発明の半導体装置の製造工程の続きを表す一実施例の断面図である。
【図４】(ｉ)〜(ｋ)：本発明の半導体装置の製造工程の続きを表す一実施例の断面図である。
【図５】(ａ)〜(ｂ)：本発明の半導体装置の組立工程を表す一実施例の断面図である。
【図６】本発明の半導体装置の応用例の概念図である。
【図７】従来の半導体装置の一例の概念図である。
【符号の説明】
１０，４８……半導体装置 １２，１３，５０，５１，５２，５４……半導体チップ １４……ヘッダー １５、５６……基板 ２０，５８……スルーホール ２６……接続部(リードパッド) ２８……低融点金属 ３８……絶縁膜 ４２……ボンディングパッド
[Document name] Statement
[Title of Invention] Semiconductor chips and semiconductor devices
[Claims]
[Claim 1]
A semiconductor chip in which a plurality of circuit elements are formed on the main surface of a semiconductor substrate.
A plurality of through holes formed at predetermined positions of the semiconductor substrate so as to penetrate from the main surface to the back surface of the semiconductor substrate,
The conductive layer formed in the through hole and
Semiconductor chip with.
2.
The semiconductor chip according to claim 1, which has an insulating layer formed on the inner peripheral surface of the through hole, and the conductive layer is formed on the insulating layer.
3.
The semiconductor chip according to claim 1 or 2, wherein the conductive layer is a low melting point metal filled in the through holes.
4.
A first metal thin film formed on the main surface of the semiconductor substrate so as to electrically connect the plurality of circuit elements to each other.
A second metal thin film formed on the main surface of the semiconductor substrate so as to electrically connect the circuit element and the conductive layer, and
The semiconductor chip according to any one of claims 1 to 3.
5.
The semiconductor chip according to any one of claims 1 to 4,
A mounting substrate having a plurality of electrodes formed at positions corresponding to the plurality of through holes of the semiconductor chip, and
A semiconductor device in which the semiconductor chip is mounted on the mounting substrate, and the circuit elements of the semiconductor chip and the electrodes of the mounting substrate are electrically connected by the conductive layer.
6.
A semiconductor device in which a plurality of semiconductor chips are laminated.
A semiconductor in which at least one semiconductor chip is the semiconductor chip according to any one of claims 1 to 4, and circuit elements of the laminated semiconductor chips are electrically connected to each other by a conductive layer formed in the through hole. apparatus.
Description: TECHNICAL FIELD [Detailed description of the invention]
[0001]
[Technical field to which the invention belongs]
The present invention relates to a semiconductor chip and a technical field of a semiconductor device on which the semiconductor chip is mounted, and particularly relates to a semiconductor assembly technique particularly effective for a medical CCD (Charge Coupled Device) or the like.
0002.
[Conventional technology]
For example, there is a strong demand for miniaturization of imaging devices such as CCDs used in medical imaging devices such as endoscopes. As shown in FIG. 7, the conventional CCD assembly method is as shown in FIG.substrateOn the central portion of the header 164, the surface on which the semiconductor element of the semiconductor chip 166 is formed faces upward, and the back surface thereof faces the header 164 side. A lead pad (connection portion) 170 provided on the outer peripheral portion of the header 164 and connected to the lead 168 and a bonding pad 172 provided on the outer peripheral portion of the semiconductor chip 166 are electrically connected by a bonding wire 174 to form a product. It is completed as.
0003
However, the lead pad 172 for connecting the bonding wire 174 must be arranged outside the semiconductor chip 166, which is large for making the above-mentioned CCD ultra-miniaturized and reducing the area on the header 164. It is an obstacle.
0004
Further, particularly in the case of an imaging device such as a CCD, diffused reflection of light by the bonding wire 174 is also one of the causes of deteriorating the performance of the CCD element, and therefore, a technique for eliminating this is also required.
0005
[Problems to be Solved by the Invention]
The present invention has been created to solve the above-mentioned inconveniences of the prior art, and an object of the present invention is to provide a semiconductor device capable of bonding a semiconductor chip without using a bonding wire.
0006
[Means for solving problems]
In order to solve the above problems, the semiconductor chip of the present invention is a semiconductor chip in which a plurality of circuit elements are formed on the main surface of the semiconductor substrate, and the semiconductor penetrates from the main surface to the back surface of the semiconductor substrate. It has a plurality of through holes formed at predetermined positions on the substrate, and a conductive layer formed in the through holes.
0007
The semiconductor chip of the present invention may further have an insulating layer formed on the inner peripheral surface of the through hole, and the conductive layer may be formed on the insulating layer.
0008
Further, the semiconductor chip of the present invention may be a low melting point metal in which the conductive layer is filled in the through hole.
0009
Further, the semiconductor chip of the present invention further comprises a first metal thin film formed on the main surface of the semiconductor substrate so as to electrically connect the plurality of circuit elements to each other, and the circuit elements and the conductive layer. It may have a second metal thin film formed on the main surface of the semiconductor substrate so as to electrically connect the two.
0010
Further, the semiconductor device of the present invention includes any of the above-mentioned semiconductor chips and a mounting substrate having a plurality of electrodes formed at positions corresponding to the plurality of through holes of the above-mentioned semiconductor chip, and the above-mentioned mounting substrate. The semiconductor chip is mounted on the top, and the circuit elements of the semiconductor chip and the electrodes of the mounting substrate are electrically connected by the conductive layer.
0011
Further, the semiconductor device of the present invention is a semiconductor device in which a plurality of semiconductor chips are laminated, the semiconductor chip is any of the above-mentioned semiconductor chips, and the circuit element of the laminated semiconductor chip is in the through hole. They are electrically connected to each other by a conductive layer formed on the surface.
0012
The present invention is configured as described above, and a plurality of through holes penetrating from the front surface to the back surface are formed at predetermined positions on the semiconductor substrate. Using these through holes, a semiconductor chip can be formed.substrateCan be mounted on top.
0013
For example, when an insulating film is formed in the through hole, the conductive substance and the semiconductor substrate are not short-circuited even if the inside of the through hole is filled with the conductive substance. Therefore, a plurality of through holes are filled with a conductive substance and arranged on the back surface.substrateAnd the metal thin film formed on the surface side of the semiconductor chip can be electrically connected in a state of being insulated from each other. In this case, the surface on which the semiconductor element is formed in the semiconductor chip can be turned upward, which is suitable for a CCD.
0014.
In addition, when a low melting point metal such as solder is used as the conductive substance, it becomes a semiconductor chip.substrateCan also be mechanically connected. In this case, a plurality of semiconductor chips can be laminated.
0015.
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the semiconductor chip and the semiconductor device of the present invention will be described in detail based on the embodiments shown in the accompanying drawings.
0016.
Reference numeral 13 in FIG. 1 is an embodiment of the semiconductor chip of the present invention, and reference numeral 10 in FIG.substrate15 is an embodiment of the semiconductor device of the present invention mounted on the 15. FIG. 1 is a conceptual diagram for explaining the present invention, in which the semiconductor chip 13 is a high-density integrated circuit such as a medical CCD.
[0017]
Of this semiconductor device 10Board 15Is a header 14 made of an insulating material and the header 14Provided inIt has a plurality of leads 24.
0018
On one side of the semiconductor chip 13circuitThe element is formed, and is fixed on the header 14 in a state where the surface thereof is directed upward and the back surface is directed toward the front surface side of the header 14.
0019
In FIG. 1, the semiconductor chip13Is affixed on the header 14 by the adhesive paste 16, but the adhesive paste 16 is not always necessary, and as will be described in detail later, only the low melting point metal 28 such as solder filled in the through hole 20 is used. It may be fixed.
0020
The semiconductor chip 13 is formed with a plurality of through holes 20 penetrating from the front surface to the back surface of the semiconductor substrate 18 at predetermined positions on the outer peripheral portion corresponding to the formation position of the bonding pad of the conventional semiconductor chip shown in FIG. There is.
0021.
An internal wiring made of a metal thin film (not shown) is routed on the semiconductor chip 13, and the semiconductor chip 13 is laid out.13Formed on one sidecircuitThe elements are connected to each other by their internal wiring. Also, semiconductor chips13Bonding pad on the through hole 2042Is formed, and the bonding pad42By internal wiringcircuitIt is connected to the electric circuit formed by the element.
0022.
On the other hand, a plurality of lead pads (connection portions) 26 made of a metal coating are formed on the upper portion of the header 14 in a state of being insulated from each other. thisLeadThe pads 26 are formed at positions corresponding to the positions of the through holes 20 of the semiconductor chip 13 to be mounted, and as will be described later, the pads 26 are electrically electrically connected to each other by the low melting point metal 28 filled in the through holes 20. As a result, the lead pad 26 on the header 14 is connected to the low melting point metal 28 on the semiconductor chip.Bonding pad 42And through the internal wiringcircuitIt is connected to the electric circuit that the element constitutes.
[0023]
Hereinafter, in order to more clearly understand the structure of the semiconductor device 10 of the present invention, an example of the procedure of the manufacturing process and the assembling process will be described with reference to FIGS. 2, 3, 4, and 5.
0024
First, in the manufacturing process of the semiconductor chip 13, a CCD element is formed on a silicon substrate 18 which is a semiconductor substrate by using a conventionally known wafer manufacturing process, and an interlayer insulating film 30 is formed on the entire upper surface of the silicon substrate 18. Is further deposited, and an aluminum wiring 32 serving as an internal wiring is formed on the interlayer insulating film 30, and then a through hole 20 is formed in or near the central portion of the region corresponding to the bonding pad (FIG. 1A). ).
0025
At this stage, the through hole 20 is not penetrated to the back surface of the silicon substrate 18, but is relatively dug up to 100 to 200 μm when the thickness of the silicon substrate 18 is 400 μm, for example. The through holes 20 can be formed by, for example, a mechanical method using a laser, a chemical method using wet etching, or the like, but dry etching with plasma can form the through holes 20 with the highest accuracy. It is preferable because it can be done.
0026
Subsequently, a surface protective film 34 is deposited on the entire surface, and an etching mask (photoresist) 36 is formed on the etching mask (photoresist) 36 (FIG. 2B). The inner surface protective film 34 is removed (FIG. 2 (c)), and subsequently, a part of the surface protective film 34 is etched and removed by the same photolithography step, whereby the aluminum wiring around the opening of the through hole 20 is performed. A part of 32 is exposed (FIG. 2 (d)).
[0027]
Subsequently, for example, an insulating film 38 such as a silicon nitride film or a silicon oxide film is deposited on the entire surface, and the insulating film 38 is also deposited in the through hole 20 (FIG. 3 (e)), and then by dry etching. The insulating film 38 deposited on the aluminum wiring 32 and the surface protective film 34 other than the insulating film 38 deposited inside the through hole 20 is removed (FIG. 3 (f)). At this time, by performing dry etching by anisotropic etching, it is possible to remove the insulating film 38 in the other portion while leaving the insulating film 38 in the through hole 20.
[0028]
Subsequently, an aluminum layer 40 to be a bonding pad is deposited on the entire surface (FIG. 3 (g)), and this is etched by a photolithography process to form an exposed aluminum wiring 32 including the inside of the through hole 20. The bonding pad 42 is formed in the range until contact is formed (FIG. 3 (h)).
[0029]
The bonding pad 42 connects the low melting point metal 28 and the aluminum wiring 32, and the aluminum wiring 32 itself can be used in order to establish an electrical connection.
[0030]
In the illustrated example, the bonding pad 42 is left only on a part of the inner wall of the through hole 20, but the present invention is not limited to this, and the bonding pad 42 may be left on the entire inside of the through hole 20.
0031
Subsequently, in order to protect the surfaces of the through holes 20 and the semiconductor chip 13, the entire surface of the wafer is coated with wax 44 (FIG. 4 (i)), and then mechanical cutting and polishing, chemical etching, or both are used in combination. ,Semiconductor substrate (silicon substrate (wafer))The back surface of 18 is polished and removed until it reaches the bottom of the through hole 20 (FIG. 4 (j)).
[0032]
After that, an insulating film 46 such as a silicon nitride film or a silicon oxide film was deposited on the entire back surface of the wafer by a CVD method (Chemical Vapor Deposition), and coated on the wafer surface with a solvent or the like. By removing the wax 44, a through hole penetrating from the front surface to the back surface of the wafer is formed.13Is obtained (Fig. 4 (k)).
0033
After performing each of the above steps, a probing test is once performed in a wafer state, the chips are divided into individual chips by a dicing step, only non-defective products are selected, and the assembly step described later is performed.
0034
In the assembly process, first, the low melting point metal 28 formed on the lead pad 26 on the header 14 and the through hole 20 of the semiconductor chip 12 are positioned, and the semiconductor chip 12 is placed on the header 14 (FIG. 5). (a)).
0035.
Here, a lead pad 26 connected to the lead 24 is formed at each position of the upper part of the header 14 corresponding to the formation position of each through hole 20 of the semiconductor chip 12. A layer of a low melting point metal 28 that melts at a low temperature is formed in advance on each of the reed pads 26, and an adhesive paste (FIG. 5 (a), (B) is not shown).
0036
After the semiconductor chip 12 is placed, the layer of the low melting point metal 28 is melted by heat treatment at a relatively low temperature. At this time, the low melting point metal 28 is in contact with the back surface side opening of the through hole 20 formed in the semiconductor chip 12, and the melt of the low melting point metal 28 is inside the through hole 20 of the semiconductor chip 12 due to the capillary phenomenon. Ascend.
0037
When the melt of the low melting point metal 28 reaches the upper part of the through hole 20, it comes into contact with the bonding pad 42 formed on the surface of the semiconductor chip 13, and when cooled, a metal bond is formed between them, and the inside of the through hole 20 is the low melting point metal. A semiconductor chip 13 filled with 28 is obtained (FIG. 5 (b)).substrateA semiconductor device 10 is obtained in which the 15 and the semiconductor chip 13 are firmly electrically and mechanically connected by a low melting point metal 28.
[0038]
Since the insulating films 38 and 46 are formed on the inner peripheral surface of the through hole 20 and the bottom surface of the semiconductor chip 13, the low melting point metal 28 is not in contact with the semiconductor substrate 18, and each of the semiconductor chips 13 is not in contact with the semiconductor substrate 18. The bonding pad 42 is individually connected to the lead 24 by the low melting point metal 28 and the lead pad 26.
[0039]
As described above, the semiconductor chip of the present invention13And according to the semiconductor device 10, a bonding wire is not required and assembly is easy. Further, in the case of a medical CCD as in this embodiment, there is no diffused reflection of light by the bonding wire, and the characteristics can be improved. Furthermore, since the bonding wire is not required, the assembly process does not increase even if the number of pins increases.
0040
In the semiconductor device 10 of the present invention, the bonding pad 42 does not necessarily have to be arranged on the outer peripheral portion of the semiconductor chip. For example, it can be centrally arranged in the central portion of the semiconductor chip 13 or can be arranged at an arbitrary position in the semiconductor chip 13. Therefore, the size of the semiconductor chip 13 can be reduced, the header 14 can also be reduced to the same size as the semiconductor chip 13, and the size of the entire semiconductor device 10 can be extremely reduced. ..
[0041]
Next, another example of the semiconductor device of the present invention will be described.
Reference numeral 48 in FIG. 6 indicates the semiconductor device.
In this semiconductor device 48, three semiconductor chips 51, 52, and 54 are laminated to form one semiconductor chip 50, and the semiconductor chip 50 is formed.substrateIt is positioned and assembled on 56.
[0042]
In the semiconductor device 48, the two lower layer semiconductor chips 51 and 52 have the same configuration as the semiconductor chip 13 of FIG. 1, and in the illustrated example, the lowermost layer semiconductor chip 51 is the back surface of the element forming surface. TosubstrateToward the 56 sidesubstrateIt is located on 56. The semiconductor chip 52 in the center is arranged on the semiconductor chip 51 with the back surface of the element forming surface facing the semiconductor chip 51 in the lowermost layer.
[0043]
Each of the semiconductor chips 51 and 52 is formed with a plurality of through holes 58 penetrating from the front surface to the back surface of the semiconductor substrate at predetermined positions near the outer periphery thereof, and a bonding pad 60 is formed above each through hole 58. It is formed.
[0044]
On the other handsubstrateReference numeral 56 denotes a header 14 shown in FIG. 1, which is shown in FIGS. 5A and 5B at positions corresponding to the formation positions of the through holes 58 of the semiconductor chip 51 above the header 14. A lead similar to the lead 24 or a metal wiring film similar to the wiring film formed on the semiconductor chip 51 is formed.substrateEach lead or metal wiring film of 56 is electrically connected to each bonding pad 60 of the semiconductor chip 51 via a solder 62 filled inside the through hole 58 of the semiconductor chip 51.
0045
In the case of the illustrated example, the uppermost semiconductor chip 54 is manufactured by, for example, a conventionally known manufacturing process, and a bonding pad is formed at a predetermined position on the outer peripheral portion thereof. The semiconductor chip 54 is laminated and arranged on the upper layer of the semiconductor chip 52 with the element forming surface facing the side of the semiconductor chip 52 in the middle layer, and each bonding pad of the semiconductor chip 54 and the corresponding semiconductor chip are respectively arranged. The 52 bonding pads are electrically connected to each other via a solder (not shown).
[0046]
In addition, unlike the case of CCD, the semiconductor chips 51 and 52 have the back surface of the element forming surface.substrateIt is not necessary to arrange it toward the 56 side, and the element forming surface issubstrateIt may be arranged toward the 56 side. Further, if the semiconductor chip 54 is manufactured by a conventionally known manufacturing method as shown in the illustrated example, it is necessary to arrange the element forming surface toward the lead frame side, but the present invention is applied to the semiconductor chip 54. If so, it can be arranged with either side facing.
[0047]
As described above, according to the semiconductor device of the present invention, since the bonding wire is not used, it is possible to stack and arrange a plurality of semiconductor chips to form a hybrid type semiconductor device as shown in the illustrated example. It has the effect of reducing the mounting area.
0048
In the above, after etching from the front side where the semiconductor element of the semiconductor chip was formed, the through hole was penetrated by polishing from the back side. However, the through hole of the present invention is, for example, from the back side of the semiconductor substrate. The holes may be opened mechanically or chemically.
[0049]
Further, in the example shown in FIG. 6, for example, the through hole 58 of the semiconductor chip 52 is formed at a position corresponding to the formation position of the through hole 58 of the semiconductor placement chip 51, but this is also not limited, and for example, the internal wiring. The through holes 58 of the semiconductor chip 52 may be arranged at free positions as needed by routing the semiconductor chips 52. Also, with the internal wiring of the semiconductor chip 52substrateA dedicated through hole 58 for connecting the 56 leads may be opened in the semiconductor chip 51.
0050
Further, in the above example, three semiconductor chips 51, 52, and 54 are laminated, but the present invention is not limited thereto, and two semiconductor chips or four or more semiconductor chips are laminated and one It may be an individual semiconductor chip.
0051
Further, in the above example, the semiconductor chip 54 of the uppermost layer uses the one of the prior art, but the semiconductor chip of the present invention may be used for all of them.
[0052]
【Effect of the invention】
As described in detail above, the semiconductor device of the present invention is suitable for a CCD because it can be assembled with its surface facing upward without using a bonding wire.
Further, even if the number of terminals increases, the assembly process does not increase, so that it is possible to prevent a decrease in yield and an increase in cost due to poor assembly.
Furthermore, the bonding pad does not need to be arranged on the outer peripheral portion of the semiconductor chip and can be arranged at any position, so that the degree of freedom in design can be improved.
[Simple explanation of drawings]
FIG. 1 is a conceptual diagram of an embodiment of the semiconductor device of the present invention.
2 (a) to 2 (d): FIG. 2 is a cross-sectional view of an embodiment showing a manufacturing process of the semiconductor device of the present invention.
3 (e) to 3 (h): FIG. 3 is a cross-sectional view of an embodiment showing a continuation of the manufacturing process of the semiconductor device of the present invention.
4 (i) to 4 (k): FIG. 4 is a cross-sectional view of an embodiment showing a continuation of the manufacturing process of the semiconductor device of the present invention.
5 (a) to 5 (b): FIG. 5 is a cross-sectional view of an embodiment showing an assembly process of the semiconductor device of the present invention.
FIG. 6 is a conceptual diagram of an application example of the semiconductor device of the present invention.
FIG. 7 is a conceptual diagram of an example of a conventional semiconductor device.
[Explanation of symbols]
10,48 ... Semiconductor device 12,13,50,51,52,54 ... Semiconductor chip 14 ... Header 15,56 ...substrate 20, 58 …… Through hole 26 …… Connection part (lead pad) 28 …… Low melting point metal 38 …… Insulating film 42 …… Bonding pad