JP2001110980A - Semiconductor chip, manufacturing method thereof, semiconductor device, circuit board, and electronic device - Google Patents
Semiconductor chip, manufacturing method thereof, semiconductor device, circuit board, and electronic deviceInfo
- Publication number
- JP2001110980A JP2001110980A JP29016499A JP29016499A JP2001110980A JP 2001110980 A JP2001110980 A JP 2001110980A JP 29016499 A JP29016499 A JP 29016499A JP 29016499 A JP29016499 A JP 29016499A JP 2001110980 A JP2001110980 A JP 2001110980A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- conductive material
- filler
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体チップおよ
びその製造方法ならびに半導体装置ならびに回路基板な
らびに電子機器に係り、特に複数の半導体チップを積層
して用いるのに好適なものに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip, a method for manufacturing the same, a semiconductor device, a circuit board, and an electronic apparatus, and more particularly to a semiconductor chip suitable for stacking a plurality of semiconductor chips.
【0002】[0002]
【従来の技術】半導体装置の分野においては、近年半導
体装置の小型化、軽量化を目的として、単一のパッケー
ジ内に複数の半導体チップを設ける、特に各半導体チッ
プを積層状態に設けるものが多く開発されてきた。この
ような半導体装置は、マルチチップパッケージ(MC
P)、またはマルチチップモジュール(MCM)と呼ば
れている。このような装置の具体的な例としては、実開
昭62−158840号の発明が挙げられる。すなわ
ち、単一のセラミック・パッケージにおいて複数のチッ
プを積層し、各チップの電極をワイヤーで接続するもの
である。また、別な事例として、特開平11−1357
11号の発明のように、インターポーザと呼ばれる配線
基板に半導体チップを実装し、インターポーザ同士を相
互に接続するとともに、積層して単一の半導体装置とす
るものである。2. Description of the Related Art In the field of semiconductor devices, in recent years, in order to reduce the size and weight of semiconductor devices, a plurality of semiconductor chips are provided in a single package, and in particular, many semiconductor chips are provided in a stacked state. Has been developed. Such a semiconductor device is a multi-chip package (MC
P), or multi-chip module (MCM). A specific example of such a device is the invention disclosed in Japanese Utility Model Laid-Open No. Sho 62-158840. That is, a plurality of chips are stacked in a single ceramic package, and the electrodes of each chip are connected by wires. Another example is disclosed in Japanese Patent Application Laid-Open No. 11-1357.
As in the invention of No. 11, a semiconductor chip is mounted on a wiring board called an interposer, and the interposers are connected to each other and stacked to form a single semiconductor device.
【0003】[0003]
【発明が解決しようとする課題】ところが、積層される
半導体チップの大きさが略同一の場合、実開昭62−1
58840号の発明においては、最上部に位置する半導
体チップ以外のものは、その電極が上位に位置する半導
体チップで隠された状態になるので、ボンディングが困
難となる。また、特開平11−135711号の発明に
おいては、略同一の大きさの半導体チップを積層して単
一の半導体装置とすることは容易にできるが、各半導体
チップをインターポーザに実装し、さらにインターポー
ザ間の電気的接続を確保するために、実開昭62−15
8840号の発明よりも複雑な製造工程を要することに
なる。However, in the case where the size of the semiconductor chips to be stacked is substantially the same, the actual size of the semiconductor chip is as follows.
In the invention of No. 58840, bonding becomes difficult since the electrodes other than the uppermost semiconductor chip are hidden by the uppermost semiconductor chip. In the invention of Japanese Patent Application Laid-Open No. 11-135711, it is easy to stack semiconductor chips of substantially the same size to form a single semiconductor device. However, each semiconductor chip is mounted on an interposer, and the interposer is further mounted. In order to secure the electrical connection between
This requires a more complicated manufacturing process than the invention of No. 8840.
【0004】そこで、本発明は、前記した従来技術の欠
点を解消するためになされたもので、インターポーザ等
の他の部材を介することなく積層可能であり、積層した
半導体チップをその大きさに関係なく電気的に接続でき
る半導体チップおよびその製造方法ならびに半導体装置
ならびに回路基板ならびに電子機器を提供することを目
的としている。The present invention has been made to solve the above-mentioned drawbacks of the prior art, and can be stacked without interposing other members such as an interposer. It is an object of the present invention to provide a semiconductor chip, a method of manufacturing the same, a semiconductor device, a circuit board, and an electronic device that can be electrically connected without any problem.
【0005】[0005]
【課題を解決するための手段】本発明は、上記の目的を
達成するために、電極が形成されてなる半導体チップに
おいて、前記電極に接続されるとともに、少なくとも一
部が前記半導体チップの側面側に形成されてなる導電手
段を有することを特徴とするものとした。SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a semiconductor chip having electrodes formed thereon, wherein the semiconductor chip is connected to the electrodes and at least a part thereof is formed on a side surface of the semiconductor chip. And a conductive means formed on the substrate.
【0006】このように構成した本発明においては、半
導体チップの側面を電気的な接続に利用できるので、半
導体チップを複数層積層する構成を持つマルチチップパ
ケージに好適な半導体チップを提供できる。In the present invention having the above-described structure, the side surface of the semiconductor chip can be used for electrical connection, so that a semiconductor chip suitable for a multi-chip package having a configuration in which a plurality of semiconductor chips are stacked can be provided.
【0007】また、上記の半導体チップにおいて、前記
導電手段は、前記側面と前記半導体チップの能動素子形
成面とに跨って形成されてなる凹陥部に充填された導電
性のある充填材よりなることを特徴とするものとした。In the above-mentioned semiconductor chip, the conductive means is made of a conductive filler filled in a recess formed over the side surface and the active element forming surface of the semiconductor chip. .
【0008】このように構成した本発明においては、半
導体チップの能動素子形成面(以下、能動面とする)と
側面との両面から電極に接続できる。In the present invention having such a configuration, the electrodes can be connected to both the active element forming surface (hereinafter referred to as the active surface) and the side surface of the semiconductor chip.
【0009】また、上記の半導体チップにおいて、前記
凹陥部の内面に絶縁膜を形成してなることを特徴とする
ものとした。In the above-mentioned semiconductor chip, an insulating film is formed on an inner surface of the recess.
【0010】このように構成した本発明においては、充
填材と半導体チップの能動素子や金属配線層とを確実に
絶縁することができる。[0010] In the present invention having such a configuration, it is possible to reliably insulate the filler from the active elements of the semiconductor chip and the metal wiring layer.
【0011】なお、絶縁膜の材質としては、凹陥部の内
面に形成することが容易なシリコン酸化膜(SiO2)
またはシリコン窒化膜(SiN)が好ましい。The material of the insulating film is a silicon oxide film (SiO 2 ) which can be easily formed on the inner surface of the recess.
Alternatively, a silicon nitride film (SiN) is preferable.
【0012】また、上記の半導体チップにおいて、前記
側面の充填材以外の部分に絶縁膜を形成してなることを
特徴とするものとした。Further, in the above-mentioned semiconductor chip, an insulating film is formed on a portion other than the filler on the side surface.
【0013】このように構成した本発明においては、半
導体チップの能動素子や金属配線層を確実に絶縁保護す
ることができる。According to the present invention, the active elements and the metal wiring layers of the semiconductor chip can be reliably insulated and protected.
【0014】また、上記の半導体チップにおいて、前記
側面に形成された前記絶縁膜上に導電材を形成してなる
ことを特徴とするものとした。Further, in the above-mentioned semiconductor chip, a conductive material is formed on the insulating film formed on the side surface.
【0015】このように構成した本発明においては、半
導体チップの側面を電気的接続のために適宜利用するこ
とができる。In the present invention thus configured, the side surfaces of the semiconductor chip can be appropriately used for electrical connection.
【0016】また、上記の半導体チップにおいて、前記
導電材を前記電極に接続したことを特徴とするものとし
た。Further, in the above-mentioned semiconductor chip, the conductive material is connected to the electrode.
【0017】このように構成した本発明においては、半
導体チップの側面の任意の部位において半導体チップを
電気的に接続することができる。In the present invention configured as described above, the semiconductor chip can be electrically connected to an arbitrary portion on the side surface of the semiconductor chip.
【0018】また、上記の半導体チップにおいて、前記
半導体チップの側面に形成されてなる導電材と、前記電
極と前記導電材とを接続してなる第2の導電材と、によ
りなることを特徴とするものとした。Further, in the above-mentioned semiconductor chip, the semiconductor chip comprises a conductive material formed on a side surface of the semiconductor chip, and a second conductive material connecting the electrode and the conductive material. To do.
【0019】このように構成した本発明においては、半
導体チップの側面を電気的接続のために適宜利用するこ
とができる。In the present invention configured as described above, the side surface of the semiconductor chip can be appropriately used for electrical connection.
【0020】また、上記の半導体チップにおいて、前記
導電材は前記側面に形成された絶縁膜上に形成してなる
ことを特徴とするものとした。Further, in the above-mentioned semiconductor chip, the conductive material is formed on an insulating film formed on the side surface.
【0021】このように構成した本発明においては、導
電材と半導体チップの能動素子や金属配線層とを確実に
絶縁することができる。According to the present invention having such a configuration, it is possible to reliably insulate the conductive material from the active elements and the metal wiring layers of the semiconductor chip.
【0022】そして、半導体装置において、上記のいず
れかの半導体チップを複数層積層してなることを特徴と
するものとした。The semiconductor device is characterized in that any one of the above-mentioned semiconductor chips is laminated in a plurality of layers.
【0023】このように構成した本発明においては、側
面において電気的接続が可能な半導体チップを積層する
ので、略同一の大きさの半導体チップを積層することが
できるとともに、インターポーザ等の半導体チップを積
層状態で接続するための補助的手段が不要となる。In the present invention configured as described above, the semiconductor chips that can be electrically connected to each other on the side surface are stacked, so that semiconductor chips of substantially the same size can be stacked, and a semiconductor chip such as an interposer can be stacked. Auxiliary means for connecting in a stacked state is not required.
【0024】また、上記の半導体装置において、積層さ
れる半導体チップの前記電極または前記導電材の少なく
とも一方を前記半導体チップの側方に設けられる接続部
材により接続してなることを特徴とするものとした。In the above semiconductor device, at least one of the electrode and the conductive material of the stacked semiconductor chips is connected by a connecting member provided on a side of the semiconductor chip. did.
【0025】このように構成した本発明においては、積
層される各半導体チップ間の電気的導通を容易に確保で
きる。In the present invention configured as described above, electrical continuity between the stacked semiconductor chips can be easily ensured.
【0026】また、上記の半導体装置において、前記接
続部材はワイヤであることを特徴とするものとした。In the above-mentioned semiconductor device, the connection member is a wire.
【0027】このように構成した本発明においては、一
般的に使われているボンダで半導体チップを電気的に接
続できるので、製造コストの低減化を図ることができ
る。In the present invention configured as described above, the semiconductor chip can be electrically connected by a generally used bonder, so that the manufacturing cost can be reduced.
【0028】また、上記の半導体装置において、前記接
続部材は基板上に形成された配線パターンであることを
特徴とするものとした。In the above-described semiconductor device, the connection member is a wiring pattern formed on a substrate.
【0029】このように構成した本発明においては、積
層された半導体チップの側面を配線パターンに接続す
る、すなわち基板に貼りつけするだけで、半導体装置の
実装を行うことができる。In the present invention configured as described above, the semiconductor device can be mounted only by connecting the side surfaces of the stacked semiconductor chips to the wiring pattern, that is, by attaching the semiconductor chips to the substrate.
【0030】くわえて、回路基板において、上記のいず
れかの半導体装置が実装されてなることを特徴とするも
のとした。In addition, the present invention is characterized in that any one of the above semiconductor devices is mounted on a circuit board.
【0031】このように構成した本発明においては、上
述の半導体装置の必要とする実装面積がベアチップ相当
なので、従来よりも小型化された回路基板を提供するこ
とができる。In the present invention configured as described above, since the mounting area required for the above-described semiconductor device is equivalent to a bare chip, it is possible to provide a circuit board that is smaller than the conventional one.
【0032】さらに、電子機器において、上記の回路基
板を有することを特徴とするものとした。Further, an electronic device is provided with the above-mentioned circuit board.
【0033】このように構成した本発明においては、従
来よりも小型化された回路基板を利用するので、電子機
器自体の小型化を図ることが容易になる。In the present invention configured as described above, since the circuit board smaller than the conventional one is used, it is easy to reduce the size of the electronic device itself.
【0034】そして、電極が形成されてなる半導体チッ
プの製造方法において、前記半導体チップが形成されて
なる半導体ウェハーの第1の面に設けられた電極に凹陥
部を形成する工程と、前記凹陥部の内面に絶縁膜を形成
する工程と、前記凹陥部に導電性のある充填材を充填す
る工程と、前記第1の面に、前記半導体チップごとに、
かつ、少なくとも前記充填材の一部が切除されるように
溝部を形成する工程と、前記溝部に絶縁材を充填する工
程と、前記半導体ウェハーの第2の面を少なくとも前記
絶縁材が露出するまで研削する工程と、前記半導体ウェ
ハーを前記半導体チップごとに断裁する工程と、前記充
填材を被覆している前記絶縁材を除去する工程と、を少
なくとも有することを特徴とするものとした。In the method of manufacturing a semiconductor chip having electrodes formed thereon, a step of forming a recess in an electrode provided on a first surface of a semiconductor wafer having the semiconductor chip formed thereon; Forming an insulating film on the inner surface of the semiconductor device, filling the recessed portion with a conductive filler, and forming the first surface on each of the semiconductor chips,
Forming a groove so that at least a part of the filler is cut off, filling the groove with an insulating material, and exposing at least the insulating material to the second surface of the semiconductor wafer. The method includes at least a step of grinding, a step of cutting the semiconductor wafer for each semiconductor chip, and a step of removing the insulating material covering the filler.
【0035】このように構成した本発明においては、側
面において電気的接続を行うことが可能な半導体チップ
を容易に製造できる。According to the present invention configured as described above, it is possible to easily manufacture a semiconductor chip that can be electrically connected to the side surface.
【0036】また、上記の半導体チップの製造方法にお
いて、前記溝部に絶縁材を充填する前に前記溝部の内面
に導電材を形成する工程と、前記半導体ウェハーを前記
半導体チップごとに断裁した後に前記導電材を被覆して
いる前記絶縁材を除去する工程と、を有することを特徴
とするものとした。In the above method of manufacturing a semiconductor chip, a step of forming a conductive material on an inner surface of the groove before filling the groove with an insulating material; and a step of cutting the semiconductor wafer into each of the semiconductor chips. Removing the insulating material covering the conductive material.
【0037】このように構成した本発明においては、半
導体チップの側面に導電材を形成するとともに、導電材
を被覆してい絶縁材を除去することが容易にできる。In the present invention configured as described above, the conductive material is formed on the side surface of the semiconductor chip, and the conductive material is covered to easily remove the insulating material.
【0038】また、上記の半導体チップの製造方法にお
いて、前記導電材をメッキにより形成することを特徴と
するものとした。Further, in the above method for manufacturing a semiconductor chip, the conductive material is formed by plating.
【0039】このように構成した本発明においては、導
電材を低コストで簡便に形成することができる。In the present invention configured as described above, the conductive material can be easily formed at low cost.
【0040】また、上記の半導体チップの製造方法にお
いて、前記溝部をその深さが断裁された前記半導体チッ
プの厚さ以上になるように形成することを特徴とするも
のとした。In the above method for manufacturing a semiconductor chip, the groove is formed so that its depth is equal to or greater than the thickness of the cut semiconductor chip.
【0041】このように構成した本発明においては、半
導体ウェハーの研削後に、絶縁材を切断して行くこと
で、半導体ウェハーを半導体チップ毎に断裁することが
容易にできる。In the present invention configured as described above, by cutting the insulating material after grinding the semiconductor wafer, the semiconductor wafer can be easily cut for each semiconductor chip.
【0042】[0042]
【発明の実施の形態】以下に、本発明に係る配線基板も
しくはその製造方法または半導体装置ならびに回路基板
ならびに電子機器の好適な実施の形態について添付図面
を参照しながら詳細に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of a wiring board, a method of manufacturing the same, a semiconductor device, a circuit board, and electronic equipment according to the present invention will be described below in detail with reference to the accompanying drawings.
【0043】図1は、本発明の第1の実施の形態に係る
半導体チップの説明図であり、(1)は半導体チップの
斜視図であり、(2)は電極近傍の部分拡大斜視図であ
る。また、図2は、本発明の第2の実施の形態に係る半
導体チップの説明図であり、(1)は半導体チップの斜
視図であり、(2)は電極近傍の部分拡大斜視図であ
る。また、図3は、本発明の第2の実施の形態に係る導
電材の変形例を示す斜視図である。また、図4は、本発
明の第3の実施の形態に係る半導体チップの説明図であ
り、(1)は半導体チップの斜視図であり、(2)は電
極近傍の部分拡大側面図である。また、図5は、本発明
の第2の実施の形態に係る半導体チップを積層した半導
体装置の説明図であり、(1)は半導体チップをワイヤ
で接続したものの側面図であり、(2)は基板で接続し
たものの側面図である。また、図6は、本発明の実施の
形態に係る半導体チップの製造工程の説明図である。ま
た、図7は、本発明の実施の形態に係る半導体チップの
製造工程の説明図である。また、図8は、本発明の実施
の形態に係る半導体チップの製造工程の説明図である。
さらに、図9は、本発明の実施の形態に係る半導体装置
を実装した回路基板を備えた電子機器の説明図である。
くわえて、図10は、本発明の実施の形態に係る半導体
装置よりなるコンピュータの説明図である。FIG. 1 is an explanatory view of a semiconductor chip according to a first embodiment of the present invention, wherein (1) is a perspective view of the semiconductor chip, and (2) is a partially enlarged perspective view near an electrode. is there. FIGS. 2A and 2B are explanatory diagrams of a semiconductor chip according to a second embodiment of the present invention. FIG. 2A is a perspective view of the semiconductor chip, and FIG. 2B is a partially enlarged perspective view of the vicinity of the electrodes. . FIG. 3 is a perspective view showing a modified example of the conductive material according to the second embodiment of the present invention. FIGS. 4A and 4B are explanatory views of a semiconductor chip according to a third embodiment of the present invention. FIG. 4A is a perspective view of the semiconductor chip, and FIG. 4B is a partially enlarged side view near the electrodes. . FIG. 5 is an explanatory diagram of a semiconductor device in which semiconductor chips according to a second embodiment of the present invention are stacked, (1) is a side view of a semiconductor chip connected by wires, and (2) FIG. 3 is a side view of the components connected by a substrate. FIG. 6 is an explanatory diagram of a manufacturing process of the semiconductor chip according to the embodiment of the present invention. FIG. 7 is an explanatory diagram of a manufacturing process of the semiconductor chip according to the embodiment of the present invention. FIG. 8 is an explanatory diagram of a manufacturing process of the semiconductor chip according to the embodiment of the present invention.
FIG. 9 is an explanatory diagram of an electronic apparatus including a circuit board on which the semiconductor device according to the embodiment of the present invention is mounted.
FIG. 10 is an explanatory diagram of a computer including the semiconductor device according to the embodiment of the present invention.
【0044】まず、本発明の第1の実施の形態について
説明する。図1(1)に示すように、この実施の形態に
係る半導体チップ10は、電極パッド20と半導体チッ
プ10の側面14とに跨って設けられた凹陥部に充填材
22を充填している。なお、凹陥部の内面には図示しな
い絶縁膜が形成されている。さらに、図1(2)に示す
ように、側面14のうち充填材22が露出している部分
を除いて絶縁材40を設けている。充填材22は、その
上端部が電極パッド20と接続されている。また、充填
材22は、銅(Cu)により形成されており、導電性を
有する。また、絶縁材40は、BCB(Benzocyclobute
ne)により形成されており、絶縁性を有する。なお、電
極12は、アルミニウム(Al)、アルミニウム−シリ
コン(Al−Si)、銅、アルミニウム−シリコン−銅
(Al−Si−Cu)など一般的に電極や配線として用
いられているものであれば、どのような材質のものであ
っても良い。First, a first embodiment of the present invention will be described. As shown in FIG. 1A, in a semiconductor chip 10 according to the present embodiment, a filler 22 is filled in a recess provided over an electrode pad 20 and a side surface 14 of the semiconductor chip 10. An insulating film (not shown) is formed on the inner surface of the recess. Further, as shown in FIG. 1 (2), an insulating material 40 is provided except for a portion of the side surface 14 where the filler 22 is exposed. The filler 22 has its upper end connected to the electrode pad 20. The filler 22 is made of copper (Cu) and has conductivity. The insulating material 40 is made of BCB (Benzocyclobute).
ne) and has insulating properties. Note that the electrode 12 may be aluminum (Al), aluminum-silicon (Al-Si), copper, aluminum-silicon-copper (Al-Si-Cu), or any other electrode commonly used as an electrode or wiring. Any material may be used.
【0045】なお、充填材22の材質としては、導電性
を有するものであれば、後述する方法により凹陥部内に
充填することが容易にできるもの、例えば金(Au)、
ハンダなどの金属や金属ペースト(導電ペースト)など
が好ましい。また、低抵抗の多結晶シリコンを充填して
も良い。また、絶縁材40の材質は、BCBに限られる
ものではなく、他のエポキシ系樹脂でも良い。さらに、
半導体チップ本体部12に対して付着性の良いものなら
ば、他の樹脂でも良い。また、無機SOG、有機SOG
でも良い。The material of the filler 22 may be any material having conductivity, such as gold (Au), which can be easily filled into the recess by the method described later.
A metal such as solder or a metal paste (conductive paste) is preferable. Alternatively, low-resistance polycrystalline silicon may be filled. Further, the material of the insulating material 40 is not limited to BCB, but may be another epoxy resin. further,
Other resins may be used as long as they have good adhesion to the semiconductor chip body 12. In addition, inorganic SOG, organic SOG
But it is good.
【0046】したがって、第1の実施の形態に係る半導
体チップ10においては、電極パッド20とともに充填
材22においても外部との電気的接続が可能であり、充
填材22の半導体チップ10の側面14側に露出した部
分を利用すれば、当該側面14側から電気的に接続する
ことができる。また、側面14は、充填材22が露出し
た部分を除いて絶縁材40を設けているので、隣接する
充填材22の間の絶縁を確保することができ、さらに、
半導体チップ10内部の能動素子や金属配線層との絶縁
も確保することができる。なお、充填材22を設けた凹
陥部の内面には、絶縁膜が形成されているので、充填材
22から上記の能動素子等に対してリーク電流が流れる
ことが防止される。Therefore, in the semiconductor chip 10 according to the first embodiment, the filler 22 can be electrically connected to the outside together with the electrode pad 20, and the filler 22 is closer to the side surface 14 of the semiconductor chip 10. If the portion exposed to the side is used, it is possible to electrically connect from the side surface 14 side. In addition, since the side surface 14 is provided with the insulating material 40 except for the portion where the filler 22 is exposed, insulation between the adjacent fillers 22 can be ensured.
Insulation with active elements and metal wiring layers inside the semiconductor chip 10 can be ensured. Since an insulating film is formed on the inner surface of the recess provided with the filler 22, it is possible to prevent the leakage current from flowing from the filler 22 to the above-described active elements and the like.
【0047】なお、電極パッド20に貫通孔を設け、そ
の貫通孔に充填材22を充填するものとしても良い。こ
の場合、充填材22は、半導体チップ本体部12の側面
のより広い範囲に露出するので、電気的導通の確保がさ
らに容易になる。くわえて、充填材22の先端部が図示
しない能動面の裏面においても露出するので、半導体チ
ップ本体部12の能動面、側面14、裏面のすべてにお
いて電気的接続が可能となる。The electrode pad 20 may be provided with a through hole, and the through hole may be filled with the filler 22. In this case, the filler 22 is exposed in a wider area on the side surface of the semiconductor chip body 12, so that it is easier to ensure electrical conduction. In addition, since the tip of the filler 22 is also exposed on the back surface of the active surface (not shown), electrical connection is possible on all of the active surface, side surface 14 and back surface of the semiconductor chip body 12.
【0048】また、能動面や、側面14のうち充填材2
2が露出していないもの、あるいは裏面に、ポッティン
グ、蒸着、トランスファーモールドなどの方法で当該部
分を保護する絶縁膜を形成しても良い。この絶縁膜は、
シリコン酸化膜(SiO2)やシリコン窒化膜(Si
N)が最も好適である。さらに、電極パッド20および
/または充填材22と、外部装置との接続性を向上させ
るために、電極パッド20および/または充填材22の
上にメッキ、印刷、ボール搭載などの方法で、ハンダ、
金、銅などの金属や、それらの複合材料、導電性ペース
トなどの有機導電材料で突起状のものを形成しても良
い。くわえて、図1においては、半導体チップ10は、
相対向する2辺に電極パッド20を設けているものを例
として取り上げたが、その4辺すべてに電極パッド20
を設けているものであっても良い。The filler 2 in the active surface and the side surface 14
An insulating film for protecting the portion may be formed on the surface where 2 is not exposed or on the rear surface by a method such as potting, vapor deposition, or transfer molding. This insulating film
Silicon oxide film (SiO 2 ) or silicon nitride film (Si
N) is most preferred. Furthermore, in order to improve the connectivity between the electrode pad 20 and / or the filler 22 and an external device, the electrode pad 20 and / or the filler 22 may be soldered,
The protrusion may be formed of a metal such as gold or copper, or a composite material thereof, or an organic conductive material such as a conductive paste. In addition, in FIG. 1, the semiconductor chip 10
An example in which the electrode pads 20 are provided on two opposing sides has been described as an example.
May be provided.
【0049】続けて、第1の実施の形態に係る接続孔お
よび導電材を形成する工程について、図6〜8に従って
説明する。なお、以下の工程は、半導体ウェハにパター
ン形成を行った後に行われるものである。Next, a process for forming the connection hole and the conductive material according to the first embodiment will be described with reference to FIGS. The following steps are performed after pattern formation on a semiconductor wafer.
【0050】まず、図6(A)は、電極パッド20を中
央付近で断ち切った断面を表している。First, FIG. 6A shows a cross section of the electrode pad 20 cut off near the center.
【0051】最初に、図6(B)に示すように、電極パ
ッド20に凹陥部24をレーザ光によって穿設する。こ
の凹陥部24は、後述する充填材と電極パッド20との
電気的接続を確実にするために、凹陥部24の開口部が
電極パッド20に囲まれるように、すなわち、電極パッ
ド20の中に設けることが好ましいが、その開口部の一
部のみが電極パッド20に接しているように設けても構
わない。なお、いずれのばあいにも半導体チップ10の
内部に形成された能動素子や金属配線層を損なわない位
置に形成することが好ましい。また、凹陥部24の深さ
は、後述する充填材の表面積を確保するために十分なも
のにすることが好ましい。First, as shown in FIG. 6B, a recess 24 is formed in the electrode pad 20 by using a laser beam. The recess 24 is formed so that the opening of the recess 24 is surrounded by the electrode pad 20, that is, in the electrode pad 20, in order to ensure the electrical connection between the filling material described later and the electrode pad 20. Although it is preferable to provide it, it may be provided so that only a part of the opening is in contact with the electrode pad 20. In any case, it is preferable to form the active element and the metal wiring layer formed inside the semiconductor chip 10 at a position where they are not damaged. Further, it is preferable that the depth of the concave portion 24 is sufficient to secure the surface area of the filler described later.
【0052】また、凹陥部24の穿設方法は、ウェット
エッチングやドライエッチングで設けるものとしても良
い。エッチング法の場合、レーザ光を用いる方法よりも
穿孔に時間を要するが半導体チップ10の内部の能動素
子等を損傷する可能性が小さい。具体的な、他のエッチ
ング方法としては、ウェットエッチングはKOH等のア
ルカリ溶液、ドライエッチングはCF4等のエッチング
ガスを用いた方法、プラズマを用いた方法など、シリコ
ン加工で用いられるものを用いるようにすれば良い。The recess 24 may be formed by wet etching or dry etching. In the case of the etching method, a longer time is required for perforation than the method using a laser beam, but the possibility of damaging active elements inside the semiconductor chip 10 is small. As another specific etching method, a method used in silicon processing such as a method using an alkaline solution such as KOH for wet etching, a method using an etching gas such as CF 4 for dry etching, and a method using plasma may be used. You can do it.
【0053】次に、図6(C)に示すように、凹陥部2
4の内面に絶縁膜26を形成する。絶縁膜26は、熱酸
化法により凹陥部24の内面にシリコン酸化膜を形成す
ることにより行う。なお、半導体チップ10の能動面1
2に対して、保護膜としてのシリコン酸化膜をその表面
に形成することが一般的に行われているので、凹陥部の
内面へのシリコン酸化膜の形成は、能動面12に保護膜
を形成するのと同時に行うことが好ましい。また、熱酸
化時の加熱温度は、半導体チップの内部に形成された金
属配線層が溶融しない範囲とすることが好ましい。Next, as shown in FIG.
The insulating film 26 is formed on the inner surface of the substrate 4. The insulating film 26 is formed by forming a silicon oxide film on the inner surface of the recess 24 by a thermal oxidation method. The active surface 1 of the semiconductor chip 10
In general, a silicon oxide film as a protective film is formed on the surface of the active surface 12, so that the formation of the silicon oxide film on the inner surface of the recessed portion involves forming the protective film on the active surface 12. It is preferable to perform it at the same time. Further, it is preferable that the heating temperature during the thermal oxidation be in a range where the metal wiring layer formed inside the semiconductor chip is not melted.
【0054】なお、保護膜26の形成方法は、熱酸化法
に限られるものではなく、CVD法などシリコン酸化膜
の形成が可能な方法であるならば、どのような方法であ
っても良い。また、シリコン酸化膜に代えてシリコン窒
化膜を形成しても良い。The method of forming the protective film 26 is not limited to the thermal oxidation method, but may be any method such as a CVD method as long as it can form a silicon oxide film. Further, a silicon nitride film may be formed instead of the silicon oxide film.
【0055】次に、図6(D)に示すように、凹陥部2
4に充填材を充填する。すなわち、不図示のフォトレジ
ストを塗布し、続けてメッキを行うことによって、凹陥
部24に充填材22を充填する。充填材22を充填した
ら、不図示のフォトレジストを除去する。なお、充填材
22の材質は、メッキ法に適したものであれば、ハン
ダ、金(Au)、銅(Cu)などどのようなものでも良
い。また、メッキ法以外の方法、例えば印刷などによっ
て形成しても良い。その場合の導電材16の材質は、ア
ルミニウム、ハンダなどの金属や、それらの複合材料、
あるいは導電ペーストなどの有機導電材料でなどを用い
ても良い。Next, as shown in FIG.
4 is filled with a filler. That is, the recess 22 is filled with the filler 22 by applying a photoresist (not shown) and subsequently performing plating. After filling the filler 22, the photoresist (not shown) is removed. The material of the filler 22 may be any material such as solder, gold (Au), and copper (Cu) as long as it is suitable for the plating method. Further, it may be formed by a method other than the plating method, for example, printing. In this case, the material of the conductive material 16 is a metal such as aluminum or solder, or a composite material thereof,
Alternatively, an organic conductive material such as a conductive paste may be used.
【0056】さらに、以上の工程において充填材を形成
した半導体ウェハを半導体チップ毎に断裁する方法につ
いて述べる。Further, a method of cutting the semiconductor wafer on which the filler is formed in the above steps for each semiconductor chip will be described.
【0057】まず、図7(A)は、半導体ウェハ16の
断面の一部を表したものであり、図6と同様に電極パッ
ド20を中央付近で断ち切った断面を表している。符号
Aの範囲は、1つの半導体チップとして形成される範囲
を示している。なお、特に図示していないが、半導体ウ
ェハ16の符号Aに示した以外の部分においても、符号
Aに示した部分と同じ構成のものが1つの半導体チップ
となる部分毎に形成されている。First, FIG. 7A shows a part of a cross section of the semiconductor wafer 16 and shows a cross section in which the electrode pad 20 is cut off near the center similarly to FIG. The range indicated by the symbol A indicates a range formed as one semiconductor chip. Although not specifically shown, the same configuration as the portion indicated by the reference numeral A is formed for each portion of the semiconductor wafer 16 other than the reference numeral A, which is one semiconductor chip.
【0058】最初に、図7(B)に示すように、ダイサ
により半導体ウェハ16を半導体チップ毎にハーフカッ
トする。この際、充填材22の一部もカットされるよう
に切溝28を形成する。切溝28の深さは、後述する研
削工程後の半導体チップの厚さ以上とする。切溝28の
形成により、充填材22の一部が切溝28の内面に露出
することになる。なお、ハーフカットする方法として
は、ダイサによりダイシングする方法に限らず、半導体
ウェハ16とともに、電極20と充填材22をハーフカ
ットすることが可能であるならば、ドライエッチングま
たはウェットエッチングでハーフカットしても良い。エ
ッチング法による場合、エッチングの対象毎にエッチン
グガスまたはエッチング溶液等を切り替えても良い。First, as shown in FIG. 7B, the semiconductor wafer 16 is half-cut for each semiconductor chip by a dicer. At this time, the cut groove 28 is formed so that a part of the filler 22 is also cut. The depth of the cut groove 28 is set to be equal to or greater than the thickness of the semiconductor chip after the grinding step described later. Due to the formation of the cut groove 28, a part of the filler 22 is exposed on the inner surface of the cut groove 28. Note that the half-cutting method is not limited to the dicing method using a dicer. If the electrode 20 and the filler 22 can be half-cut together with the semiconductor wafer 16, the half-cutting may be performed by dry etching or wet etching. May be. In the case of using the etching method, an etching gas, an etching solution, or the like may be switched for each etching target.
【0059】次に、図7(C)に示すように、切溝28
に絶縁材40を充填する。絶縁材40は、前述のように
BCB等の樹脂からなり、これをスキージにより充填す
る。なお、充填方法は、スキージを用いる方法に限られ
るものではなく、絶縁材40の充填が可能であればどの
ような方法でも良い。充填後は、充填した絶縁材40に
応じた方法、例えば加熱する、紫外線を照射するなどの
方法により絶縁材40を硬化させる。Next, as shown in FIG.
Is filled with an insulating material 40. The insulating material 40 is made of a resin such as BCB as described above, and is filled with a squeegee. The filling method is not limited to a method using a squeegee, but may be any method as long as the insulating material 40 can be filled. After the filling, the insulating material 40 is cured by a method according to the filled insulating material 40, for example, by heating or irradiating ultraviolet rays.
【0060】次に、図7(D)に示すように、ラッピン
グ装置により、半導体ウェハ16を裏面側から研削す
る。この際、絶縁材40が露出するまで研削する。これ
により、半導体ウェハ16は個々の半導体チップ10に
分かれるが、これらの半導体チップ10はその周囲に形
成された絶縁材40によって相互に接着されている。Next, as shown in FIG. 7D, the semiconductor wafer 16 is ground from the back side by a lapping apparatus. At this time, grinding is performed until the insulating material 40 is exposed. As a result, the semiconductor wafer 16 is divided into individual semiconductor chips 10, and these semiconductor chips 10 are bonded to each other by an insulating material 40 formed around the semiconductor chips.
【0061】次に、図7(E)に示すように、ダイサに
より絶縁材40を半導体チップ毎にフルカットする。こ
のダイシングにより、各半導体チップ10はそれぞれ分
離されることになる。なお、ダイシングされずに、半導
体チップ10の側面に残る絶縁材40の厚さは、各充填
材22間、あるいは半導体チップ10の内部の能動素子
や金属配線層と充填材22に接続される外部装置との絶
縁性を確保するのに十分なものであることが好ましい。
なお、フルカットする方法としては、ダイサによりダイ
シングする方法に限らず、絶縁材40をフルカットする
ことが可能であるならば、ドライエッチングまたはウェ
ットエッチングでハーフカットしても良い。Next, as shown in FIG. 7E, the insulating material 40 is fully cut for each semiconductor chip by a dicer. By this dicing, each semiconductor chip 10 is separated. The thickness of the insulating material 40 remaining on the side surface of the semiconductor chip 10 without being diced is determined between the fillers 22 or between the active element or the metal wiring layer inside the semiconductor chip 10 and the external connected to the filler 22. Preferably, it is sufficient to ensure insulation from the device.
Note that the method of full cutting is not limited to the method of dicing with a dicer, and if the insulating material 40 can be fully cut, half cutting may be performed by dry etching or wet etching.
【0062】以上の工程は、すべてウェハプロセスであ
り、各半導体チップに対する処理を一括して行うことが
できる。The above steps are all wafer processes, and processing for each semiconductor chip can be performed collectively.
【0063】次に、図8(A)に示すように、絶縁材4
0が全面に付着した側面14に対して、エッチングによ
り絶縁材40の充填材22上に付着した部分を除去す
る。これにより、図8(B)に示すように、充填材22
が露出するので、露出した部分を外部装置(図示せず)
の電極等と接続すれば、半導体チップ10と外部装置と
の電気的接続が可能となる。Next, as shown in FIG.
With respect to the side surface 14 to which 0 is attached on the entire surface, a portion of the insulating material 40 attached to the filler 22 is removed by etching. As a result, as shown in FIG.
Is exposed, so that the exposed part is connected to an external device (not shown).
And the like, the electrical connection between the semiconductor chip 10 and an external device becomes possible.
【0064】さらに、本発明の第2の実施の形態につい
て説明する。図2(1)および(2)に示すように、第
1の実施の形態において説明した構成において、半導体
チップ10の側面14に導電材30を設けている。この
導電材30は、側面14側に露出した充填材22の一部
とその周囲を覆うように設けられている。なお、導電材
30の下部には、絶縁材40は設けられていない。ま
た、導電材30は、銅により形成されている。よって、
充填材22、ひいては電極パッド20と電気的に接続さ
れている。Further, a second embodiment of the present invention will be described. As shown in FIGS. 2A and 2B, the conductive material 30 is provided on the side surface 14 of the semiconductor chip 10 in the configuration described in the first embodiment. The conductive material 30 is provided so as to cover a part of the filler 22 exposed on the side surface 14 side and the periphery thereof. Note that the insulating material 40 is not provided below the conductive material 30. The conductive material 30 is formed of copper. Therefore,
The filler 22 is electrically connected to the electrode pad 20.
【0065】また、導電材30は、側面14において、
導電材30を形成しない部位にフォトレジストを設け、
続けて、メッキ法によりフォトレジストを設けていない
部分に銅を付着させることにより形成する。なお、導電
材30の材質は、メッキ法に適したものであれば、ハン
ダ、金(Au)、銅(Cu)などどのようなものでも良
い。また、メッキ法以外の方法、例えば印刷などによっ
て形成しても良い。その場合の導電材16の材質は、ア
ルミニウム、ハンダなどの金属や、それらの複合材料、
あるいは導電ペーストなどの有機導電材料でなどを用い
ても良い。Further, the conductive material 30 is
A photoresist is provided on a portion where the conductive material 30 is not formed,
Subsequently, copper is attached to a portion where no photoresist is provided by a plating method. The material of the conductive material 30 may be any material such as solder, gold (Au), or copper (Cu) as long as it is suitable for the plating method. Further, it may be formed by a method other than the plating method, for example, printing. In this case, the material of the conductive material 16 is a metal such as aluminum or solder, or a composite material thereof,
Alternatively, an organic conductive material such as a conductive paste may be used.
【0066】したがって、第2の実施の形態に係る半導
体チップ10においては、第1の実施の形態に係るもの
と同様の作用効果を奏するとともに、導電材30を設け
たことにより電気的接続に供する部分の面積が増えるの
で、第1の実施の形態に係るものよりも半導体チップの
側面での電気的接続がさらに容易にできる。Therefore, in the semiconductor chip 10 according to the second embodiment, the same operation and effects as those of the first embodiment are obtained, and the provision of the conductive material 30 provides electric connection. Since the area of the portion is increased, electrical connection on the side surface of the semiconductor chip can be more easily performed than that according to the first embodiment.
【0067】なお、導電材30は、半導体チップ10の
側面14側に露出した充填材22の全部を覆うものとし
ても良い。さらに、隣接する導電材30同士が接触しな
ければ、どのような形状としても良い。例えば、図3に
示すように、導電材32のように半導体チップ10の周
方向に延ばして形成したり、導電材34のように2つの
側面14に跨るように設けても良い。このようにすれ
ば、電気的接続を行う部位を自在に設定することができ
る。The conductive material 30 may cover all of the filler 22 exposed on the side surface 14 of the semiconductor chip 10. Further, any shape may be used as long as the adjacent conductive materials 30 do not contact each other. For example, as shown in FIG. 3, the conductive material 32 may be formed so as to extend in the circumferential direction of the semiconductor chip 10, or the conductive material 34 may be provided so as to straddle the two side surfaces 14. In this way, the site for electrical connection can be set freely.
【0068】また、第1の実施の形態と同様に、不図示
の能動面や、側面14のうち充填材22が露出していな
いもの、あるいは図示しない裏面に、ポッティング、蒸
着、トランスファーモールドなどの方法で当該部分を保
護する絶縁膜を形成しても良い。くわえて、電極パッド
20および/または充填材22および/または導電材3
0と、外部装置との接続性を向上させるために、電極パ
ッド20および/または充填材22および/または導電
材30の上にメッキ、印刷、ボール搭載などの方法で、
ハンダ、金、銅などの金属や、それらの複合材料、導電
性ペーストなどの有機導電材料で突起状のものを形成し
ても良い。In the same manner as in the first embodiment, potting, vapor deposition, transfer molding, or the like is performed on the active surface (not shown), the side surface 14 where the filler 22 is not exposed, or the back surface (not shown). An insulating film for protecting the portion may be formed by a method. In addition, the electrode pad 20 and / or the filler 22 and / or the conductive material 3
In order to improve the connectivity between the electrode pad 20 and an external device, the electrode pad 20 and / or the filler 22 and / or the conductive material 30 may be plated, printed, or mounted on a ball by a method such as ball mounting.
The protrusion may be formed of a metal such as solder, gold, or copper, or a composite material thereof, or an organic conductive material such as a conductive paste.
【0069】次に、本発明の第3の実施の形態について
説明する。図4(1)に示すように、半導体チップ10
は、電極パッド20に接続されるとともに、その端部を
半導体チップ10の能動面12の端縁部に合わせて位置
させた第1導電材36を設けている。さらに、半導体チ
ップ10の側面14に、その上端部が第1導電材36に
接続された第2導電材38を設けている。また、第1導
電材36および第2導電材38は、銅により形成されて
いる。よって、第2導電材は、電極パッド20と電気的
に接続されている。Next, a third embodiment of the present invention will be described. As shown in FIG. 4A, the semiconductor chip 10
Is provided with a first conductive material 36 which is connected to the electrode pad 20 and whose end is positioned along the edge of the active surface 12 of the semiconductor chip 10. Furthermore, a second conductive material 38 whose upper end is connected to the first conductive material 36 is provided on the side surface 14 of the semiconductor chip 10. Further, the first conductive material 36 and the second conductive material 38 are formed of copper. Therefore, the second conductive material is electrically connected to the electrode pad 20.
【0070】また、第1導電材36および第2導電材3
8は、能動面12および側面14において、導電材30
を形成しない部位にフォトレジストを設け、続けて、メ
ッキ法によりフォトレジストを設けていない部分に銅を
付着させることに形成する。なお、導電材30の材質
は、メッキ法に適したものであれば、ハンダ、金(A
u)、銅(Cu)などどのようなものでも良い。また、
メッキ法以外の方法、例えば印刷などによって形成して
も良い。その場合の導電材16の材質は、アルミニウ
ム、ハンダなどの金属や、それらの複合材料、あるいは
導電ペーストなどの有機導電材料でなどを用いても良
い。また、第1導電材36と第2導電材38とが別々の
材質および形成方法で形成されていても良い。The first conductive material 36 and the second conductive material 3
8 has a conductive material 30 on the active surface 12 and the side surface 14.
Is formed on a portion where no photoresist is formed, and then copper is adhered to a portion where no photoresist is provided by a plating method. The material of the conductive material 30 may be solder, gold (A) if it is suitable for the plating method.
u), copper (Cu) and the like. Also,
It may be formed by a method other than the plating method, for example, printing. In this case, the material of the conductive material 16 may be a metal such as aluminum or solder, a composite material thereof, or an organic conductive material such as a conductive paste. Further, the first conductive material 36 and the second conductive material 38 may be formed by different materials and forming methods.
【0071】したがって、第2の実施の形態に係る半導
体チップ10においては、従来の半導体チップに第1導
電材36および第2導電材38を付加しただけで、半導
体チップ10の側面14側から半導体チップ10に対す
る電気的接続を行うことができる。くわえて、半導体チ
ップ10に凹陥部を設けるなどの工程が不要である。Therefore, in the semiconductor chip 10 according to the second embodiment, only the first conductive material 36 and the second conductive material 38 are added to the conventional semiconductor chip, and the semiconductor Electrical connection to the chip 10 can be made. In addition, there is no need for a process such as providing a recess in the semiconductor chip 10.
【0072】また、第1および第2の実施の形態と同様
に、能動面12や側面14あるいは裏面に、ポッティン
グ、蒸着、トランスファーモールドなどの方法で当該部
分を保護する絶縁膜を形成しても良い。くわえて、第1
導電材36および/または第2導電材38と、外部装置
との接続性を向上させるために、第1導電材36および
/または第2導電材38の上にメッキ、印刷、ボール搭
載などの方法で、ハンダ、金、銅などの金属や、それら
の複合材料、導電性ペーストなどの有機導電材料で突起
状のものを形成しても良い。Similarly to the first and second embodiments, an insulating film for protecting the relevant portion may be formed on the active surface 12, the side surface 14, or the back surface by a method such as potting, vapor deposition, or transfer molding. good. In addition, the first
In order to improve the connectivity between the conductive material 36 and / or the second conductive material 38 and an external device, a method such as plating, printing, and mounting a ball on the first conductive material 36 and / or the second conductive material 38 Thus, a protrusion may be formed of a metal such as solder, gold, or copper, a composite material thereof, or an organic conductive material such as a conductive paste.
【0073】さらに、上述の実施の形態に係る半導体チ
ップを用いた半導体装置の例について述べる。Further, an example of a semiconductor device using the semiconductor chip according to the above embodiment will be described.
【0074】図5(1)は、第2の実施の形態に係る半
導体チップ10を5層にわたって積層して構成された半
導体装置100を示したものである。積層された半導体
チップ10は、接着剤56によって相互に接着されてお
り、くわえて、それぞれの導電材30がワイヤ50によ
って接続されている。さらに、外部接続用ワイヤによっ
て図示しない外部装置に接続されている。なお、ワイヤ
50は金により形成されている。なお、接着剤56は、
エポキシ系などの絶縁性がある樹脂を用いたものであれ
ばどのようなものでも良い。FIG. 5A shows a semiconductor device 100 formed by stacking five layers of semiconductor chips 10 according to the second embodiment. The stacked semiconductor chips 10 are bonded to each other by an adhesive 56, and in addition, the respective conductive members 30 are connected by wires 50. Furthermore, it is connected to an external device (not shown) by an external connection wire. Note that the wire 50 is formed of gold. The adhesive 56 is
Any material may be used as long as it uses an insulating resin such as an epoxy resin.
【0075】したがって、半導体装置100は、同一の
大きさの半導体チップを積層する場合でも、その側面に
設けた導電材30を利用することによって、相互接続が
容易にでき、外部装置との接続も外部接続用ワイヤ60
を介して容易にできる。さらに、半導体チップ10の相
互接続のためにインターポーザのような補助的手段を利
用する必要がない。Therefore, even when semiconductor chips of the same size are stacked, the semiconductor device 100 can be easily interconnected by using the conductive material 30 provided on the side surface, and can be connected to an external device. External connection wire 60
Can be easily done via Further, it is not necessary to use an auxiliary means such as an interposer for interconnecting the semiconductor chips 10.
【0076】なお、積層する半導体チップは、5層に限
られるものではなく、この構成により積層が可能な限り
何層積層しても良い。また、ワイヤの50の材質は、金
に限られるものではなく、アルミニウムなど他の金属を
適宜利用しても良い。また、半導体チップ10の間に放
熱板を挟み込んで積層する構成にしても良い。さらに、
以上の例においては、半導体チップ10相互の接続、お
よび外部装置との接続を、ワイヤによって行うものとし
たが、印刷により配線パターンを形成する、ヒートシー
ルを貼り付けるなど他の方法によって行っても良い。ま
た、各半導体チップ10の裏面を上側に向けて積層し、
最下層に位置する半導体チップ10の能動面に形成され
た電極を外部装置との接続に利用しても良い。この構成
の場合、外部接続用ワイヤ60を設ける必要がなくな
る。The number of semiconductor chips to be stacked is not limited to five, and any number of semiconductor chips may be stacked as much as possible. Further, the material of the wire 50 is not limited to gold, and other metals such as aluminum may be appropriately used. Alternatively, a configuration may be adopted in which a heat sink is sandwiched between the semiconductor chips 10 and stacked. further,
In the above example, the connection between the semiconductor chips 10 and the connection with the external device are performed by wires. However, the connection may be performed by another method such as forming a wiring pattern by printing or attaching a heat seal. good. Further, the semiconductor chips 10 are stacked with the back surface facing upward,
An electrode formed on the active surface of the semiconductor chip 10 located at the lowermost layer may be used for connection with an external device. In the case of this configuration, it is not necessary to provide the external connection wire 60.
【0077】また、図5(2)は、第2の実施の形態に
係る半導体チップ10を5層にわたって積層するととも
に、配線基板58に接続した半導体装置100を示した
ものである。各半導体チップ10は、接着剤56によっ
て接着されており、くわえて、それぞれの導電材30は
半導体チップの上下に配された配線基板58の配線パタ
ーン54に貼りつけされている。また、積層された半導
体チップ10は、接着剤56によって相互に接着されて
いる。また、半導体チップ10と、配線基板58とは、
導電性接着材料62で接着されている。FIG. 5B shows a semiconductor device 100 in which the semiconductor chips 10 according to the second embodiment are stacked over five layers and connected to a wiring board 58. Each semiconductor chip 10 is adhered by an adhesive 56. In addition, each conductive material 30 is attached to a wiring pattern 54 of a wiring board 58 disposed above and below the semiconductor chip. The stacked semiconductor chips 10 are bonded to each other by an adhesive 56. The semiconductor chip 10 and the wiring board 58
It is adhered with a conductive adhesive material 62.
【0078】なお、配線基板58の基板52の材質は、
有機系材料、無機系材料のいずれでも良い。有機系材料
については、ポリイミド、ポリエステル、ポリサルフォ
ン系樹脂などがあり、無機系材料については、シリコ
ン、ガラス、金属などがある。本発明に係る配線基板に
おいては、有機系ないし無機系いずれの材料を用いても
良く、両者を組み合わせたものでも良い。The material of the substrate 52 of the wiring substrate 58 is
Either an organic material or an inorganic material may be used. Examples of the organic material include polyimide, polyester, and polysulfone resin, and examples of the inorganic material include silicon, glass, and metal. In the wiring board according to the present invention, any of organic or inorganic materials may be used, or a combination of both materials may be used.
【0079】また、異方性導電性接着材料62は、シー
ト状のもの(ACF)でも、ペースト状のもの(AC
P)でも良い。さらに、導電材30と、配線パターン5
4との間にのみハンダ、ロウ材、異方性導電接着剤など
の導電性部材を配置し、その他の部分を樹脂で覆うよう
にしても良い。また、異方性導電性接着材料62の代わ
りに接着剤56を用いても良い。この場合、導電粒子が
存在しないので、半導体チップ間の電気的接続の信頼性
がやや落ちるが、異方性導電性接着材料を用いる場合よ
りもコスト的に割安になる。くわえて、導電材30に接
続されるのは、配線パターン54上に形成されたバンプ
であっても良い。また、半導体チップ10の間に放熱板
を挟み込んで積層する構成にしても良い。The anisotropic conductive adhesive material 62 may be a sheet (ACF) or a paste (ACF).
P) may be used. Further, the conductive material 30 and the wiring pattern 5
A conductive member such as a solder, a brazing material, or an anisotropic conductive adhesive may be arranged only between the first and fourth members, and the other portions may be covered with a resin. Further, an adhesive 56 may be used instead of the anisotropic conductive adhesive material 62. In this case, since the conductive particles are not present, the reliability of the electrical connection between the semiconductor chips is slightly reduced, but the cost is lower than in the case of using an anisotropic conductive adhesive material. In addition, the bumps formed on the wiring pattern 54 may be connected to the conductive material 30. Alternatively, a configuration may be adopted in which a heat sink is sandwiched between the semiconductor chips 10 and stacked.
【0080】以上のように、本発明の実施の形態に係る
半導体装置においては、半導体チップを複数層積層して
1つの半導体装置を形成する場合において、積層された
半導体チップ相互の電気的接続を行うための工程が容易
になる。また、実装面積の縮小化を図ることができるな
お、1つの半導体装置において、図5(1)に示した構
成と、図5(2)に示した構成とを組み合わせて利用し
ても良い。また、第1または第3の実施の形態に係る半
導体チップを上述の半導体装置に用いても良い。さら
に、上述の各実施の形態に係る半導体チップを適宜組み
合わせて1つの半導体装置を構成するものとしても良
い。As described above, in the semiconductor device according to the embodiment of the present invention, when a plurality of semiconductor chips are stacked to form one semiconductor device, the electrical connection between the stacked semiconductor chips is established. The steps for performing are facilitated. In addition, the mounting area can be reduced. In addition, in one semiconductor device, the configuration illustrated in FIG. 5A and the configuration illustrated in FIG. 5B may be used in combination. Further, the semiconductor chip according to the first or third embodiment may be used for the above-described semiconductor device. Furthermore, one semiconductor device may be configured by appropriately combining the semiconductor chips according to the above-described embodiments.
【0081】また、図9には、本発明の実施の形態に係
る半導体装置1100を実装した回路基板1000を示
している。回路基板1000には、例えばガラスエポキ
シ基板等の有機系基板を用いることが一般的である。回
路基板1000には、例えば銅からなるボンディング部
が所望の回路となるように形成されている。そして、ボ
ンディング部と半導体装置1100の外部電極とを機械
的に接続することでそれらの電気的導通が図られる。FIG. 9 shows a circuit board 1000 on which a semiconductor device 1100 according to the embodiment of the present invention is mounted. For the circuit board 1000, an organic substrate such as a glass epoxy substrate is generally used. On the circuit board 1000, a bonding portion made of, for example, copper is formed so as to form a desired circuit. Then, by electrically connecting the bonding portion and the external electrode of the semiconductor device 1100, their electrical continuity is achieved.
【0082】なお、半導体装置1100は、実装面積を
ベアチップにて実装する面積にまで小さくすることがで
きるので、この回路基板1000を電子機器に用いれば
電気機器自体の小型化が図れる。また、同一面積内にお
いては、より実装スペースを確保することができ、高機
能化を図ることも可能である。Since the mounting area of the semiconductor device 1100 can be reduced to the area for mounting with bare chips, the size of the electric equipment itself can be reduced by using the circuit board 1000 for electronic equipment. Further, in the same area, more mounting space can be secured, and higher functionality can be achieved.
【0083】そして、この回路基板1000を備える電
子機器として、図10にノート型パーソナルコンピュー
タ1200を示している。FIG. 10 shows a notebook personal computer 1200 as an electronic apparatus having the circuit board 1000.
【0084】[0084]
【発明の効果】以上に説明したように、本発明によれ
ば、電極が形成されてなる半導体チップにおいて、前記
電極に接続されるとともに、少なくとも一部が前記半導
体チップの側面側に形成されてなる導電手段を有する構
成としているため、半導体チップを積層して導電手段を
電気的に接続するだけで、半導体チップ同士の電気的接
続を行うことができるので、半導体チップ同士を電気的
に接続するための工程の簡略化が図れる。また、インタ
ーポーザを介することなく積層できるので、半導体装置
の小型化にも寄与するとともに、半導体装置のコストダ
ウンにも著しく寄与する。As described above, according to the present invention, in a semiconductor chip having an electrode formed thereon, the semiconductor chip is connected to the electrode and at least a part is formed on a side surface of the semiconductor chip. Since the semiconductor device has a configuration having conductive means, the semiconductor chips can be electrically connected only by stacking the semiconductor chips and electrically connecting the conductive means, so that the semiconductor chips are electrically connected to each other. Can be simplified. In addition, since the layers can be stacked without using an interposer, the semiconductor device can be downsized and the cost of the semiconductor device can be significantly reduced.
【図1】本発明の第1の実施の形態に係る半導体チップ
の説明図であり、(1)は半導体チップの斜視図であ
り、(2)は電極近傍の部分拡大斜視図である。FIG. 1 is an explanatory view of a semiconductor chip according to a first embodiment of the present invention, (1) is a perspective view of the semiconductor chip, and (2) is a partially enlarged perspective view near an electrode.
【図2】本発明の第2の実施の形態に係る半導体チップ
の説明図であり、(1)は半導体チップの斜視図であ
り、(2)は電極近傍の部分拡大斜視図である。FIGS. 2A and 2B are explanatory diagrams of a semiconductor chip according to a second embodiment of the present invention; FIG. 2A is a perspective view of the semiconductor chip; FIG.
【図3】本発明の第2の実施の形態に係る導電材の変形
例を示す斜視図である。FIG. 3 is a perspective view showing a modified example of the conductive material according to the second embodiment of the present invention.
【図4】本発明の第3の実施の形態に係る半導体チップ
の説明図であり、(1)は半導体チップの斜視図であ
り、(2)は電極近傍の部分拡大側面図である。FIG. 4 is an explanatory view of a semiconductor chip according to a third embodiment of the present invention, wherein (1) is a perspective view of the semiconductor chip, and (2) is a partially enlarged side view near an electrode.
【図5】本発明の第2の実施の形態に係る半導体チップ
を積層した半導体装置の説明図であり、(1)は半導体
チップをワイヤで接続したものの側面図であり、(2)
は基板で接続したものの側面図である。FIG. 5 is an explanatory view of a semiconductor device in which semiconductor chips according to a second embodiment of the present invention are stacked, (1) is a side view of a semiconductor chip connected by wires, and (2)
FIG. 3 is a side view of the components connected by a substrate.
【図6】本発明の実施の形態に係る半導体チップの製造
工程の説明図である。FIG. 6 is an explanatory diagram of a manufacturing process of the semiconductor chip according to the embodiment of the present invention.
【図7】本発明の実施の形態に係る半導体チップの製造
工程の説明図である。FIG. 7 is an explanatory diagram of a semiconductor chip manufacturing process according to the embodiment of the present invention.
【図8】本発明の実施の形態に係る半導体チップの製造
工程の説明図である。FIG. 8 is an explanatory diagram of a semiconductor chip manufacturing process according to the embodiment of the present invention.
【図9】本発明の実施の形態に係る半導体装置を実装し
た回路基板を備えた電子機器の説明図である。FIG. 9 is an explanatory diagram of an electronic apparatus including a circuit board on which the semiconductor device according to the embodiment of the present invention is mounted.
【図10】本発明の実施の形態に係る半導体装置よりな
るコンピュータの説明図である。FIG. 10 is an explanatory diagram of a computer including a semiconductor device according to an embodiment of the present invention.
10 半導体チップ 12 能動面 14 側面 16 半導体ウェハ 18 隣接する半導体チップ 20 電極パッド 22 充填材 24 凹陥部 26 絶縁膜 28 切溝 30 導電材 32 導電材 34 導電材 36 第1導電材 38 第2導電材 40 絶縁材 42 開口部 50 ワイヤ 52 基板 54 配線パターン 56 接着剤 58 配線基板 60 外部接続用ワイヤ 62 導電性接着材料 100 半導体装置 1000 回路基板 1100 半導体装置 1200 ノート型パーソナルコンピュータ DESCRIPTION OF SYMBOLS 10 Semiconductor chip 12 Active surface 14 Side surface 16 Semiconductor wafer 18 Adjacent semiconductor chip 20 Electrode pad 22 Filler 24 Depression 26 Insulating film 28 Cut groove 30 Conductive material 32 Conductive material 34 Conductive material 36 First conductive material 38 Second conductive material REFERENCE SIGNS LIST 40 insulating material 42 opening 50 wire 52 substrate 54 wiring pattern 56 adhesive 58 wiring substrate 60 external connection wire 62 conductive adhesive material 100 semiconductor device 1000 circuit substrate 1100 semiconductor device 1200 notebook personal computer
Claims (19)
いて、前記電極に接続されるとともに、少なくとも一部
が前記半導体チップの側面側に形成されてなる導電手段
を有することを特徴とする半導体チップ。1. A semiconductor chip having electrodes formed thereon, the semiconductor chip having conductive means connected to the electrodes and having at least a part formed on a side surface of the semiconductor chip.
チップの能動素子形成面とに跨って形成されてなる凹陥
部に充填された導電性のある充填材よりなることを特徴
とする請求項1に記載の半導体チップ。2. The semiconductor device according to claim 1, wherein the conductive means is made of a conductive filler filled in a recess formed over the side surface and the active element forming surface of the semiconductor chip. 2. The semiconductor chip according to 1.
ることを特徴とする請求項2に記載の半導体チップ。3. The semiconductor chip according to claim 2, wherein an insulating film is formed on an inner surface of the recess.
形成してなることを特徴とする請求項1乃至請求項3の
いずれかに記載の半導体チップ。4. The semiconductor chip according to claim 1, wherein an insulating film is formed on a portion other than the filler on the side surface.
電材を形成してなることを特徴とする請求項4に記載の
半導体チップ。5. The semiconductor chip according to claim 4, wherein a conductive material is formed on said insulating film formed on said side surface.
特徴とする請求項4または請求項5に記載の半導体チッ
プ。6. The semiconductor chip according to claim 4, wherein said conductive material is connected to said electrode.
面に形成されてなる導電材と、前記電極と前記導電材と
を接続してなる第2の導電材と、よりなることを特徴と
する請求項1に記載の半導体チップ。7. The conductive means comprises: a conductive material formed on a side surface of the semiconductor chip; and a second conductive material connecting the electrode and the conductive material. The semiconductor chip according to claim 1.
膜上に形成してなることを特徴とする請求項7に記載の
半導体チップ。8. The semiconductor chip according to claim 7, wherein said conductive material is formed on an insulating film formed on said side surface.
を特徴とする請求項5または請求項8に記載の半導体チ
ップ。9. The semiconductor chip according to claim 5, wherein the insulating material is formed of a resin.
載の半導体チップを複数層積層してなることを特徴とす
る半導体装置。10. A semiconductor device comprising a plurality of the semiconductor chips according to claim 1 stacked on each other.
極または前記導電材の少なくとも一方を前記半導体チッ
プの側方に設けられる接続部材により接続してなること
を特徴とする請求項10に記載の半導体装置。11. The semiconductor according to claim 10, wherein at least one of the electrode or the conductive material of the stacked semiconductor chips is connected by a connecting member provided on a side of the semiconductor chip. apparatus.
徴とする請求項11に記載の半導体装置。12. The semiconductor device according to claim 11, wherein said connection member is a wire.
線パターンであることを特徴とする請求項11に記載の
半導体装置。13. The semiconductor device according to claim 11, wherein said connection member is a wiring pattern formed on a substrate.
に記載の半導体装置が実装されてなることを特徴とする
回路基板。14. A circuit board on which the semiconductor device according to claim 10 is mounted.
ことを特徴とする電子機器。15. An electronic apparatus comprising the circuit board according to claim 14.
製造方法において、 前記半導体チップが形成されてなる半導体ウェハーの第
1の面に設けられた電極に凹陥部を形成する工程と、 前記凹陥部に導電性のある充填材を充填する工程と、 前記第1の面に、前記半導体チップごとに、かつ、少な
くとも前記充填材の一部が切除されるように溝部を形成
する工程と、 前記溝部に絶縁材を充填する工程と、 前記半導体ウェハーの第2の面を少なくとも前記絶縁材
が露出するまで研削する工程と、 前記半導体ウェハーを前記半導体チップごとに断裁する
工程と、 前記充填材を被覆している前記絶縁材を除去する工程
と、を少なくとも有することを特徴とする半導体チップ
の製造方法。16. A method of manufacturing a semiconductor chip having electrodes formed therein, wherein a step of forming a recess in an electrode provided on a first surface of a semiconductor wafer on which the semiconductor chip is formed; Filling the first surface with a conductive material, forming a groove in the first surface for each of the semiconductor chips, and cutting off at least a part of the filler. Filling an insulating material into the semiconductor wafer; grinding the second surface of the semiconductor wafer at least until the insulating material is exposed; cutting the semiconductor wafer into individual semiconductor chips; and covering the filler material And a step of removing the insulating material.
溝部の内面に導電材を形成する工程と、前記半導体ウェ
ハーを前記半導体チップごとに断裁した後に前記導電材
を被覆している前記絶縁材を除去する工程と、を有する
ことを特徴とする請求項16に記載の半導体チップの製
造方法。17. A step of forming a conductive material on an inner surface of the groove before filling the groove with an insulating material; and forming the conductive material on the semiconductor wafer after cutting the semiconductor wafer into individual semiconductor chips. 17. The method for manufacturing a semiconductor chip according to claim 16, further comprising: removing a material.
とを特徴とする請求項17に記載の半導体チップの製造
方法。18. The method according to claim 17, wherein the conductive material is formed by plating.
半導体チップの厚さ以上になるように形成することを特
徴とする請求項16乃至請求項18のいずれかに記載の
半導体チップ。19. The semiconductor chip according to claim 16, wherein said groove is formed so that its depth is equal to or greater than the thickness of said cut semiconductor chip.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29016499A JP3721890B2 (en) | 1999-10-12 | 1999-10-12 | Manufacturing method of semiconductor chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29016499A JP3721890B2 (en) | 1999-10-12 | 1999-10-12 | Manufacturing method of semiconductor chip |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001110980A true JP2001110980A (en) | 2001-04-20 |
JP3721890B2 JP3721890B2 (en) | 2005-11-30 |
Family
ID=17752594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29016499A Expired - Fee Related JP3721890B2 (en) | 1999-10-12 | 1999-10-12 | Manufacturing method of semiconductor chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3721890B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8304902B2 (en) | 2010-03-23 | 2012-11-06 | Sanken Electric Co., Ltd. | Semiconductor device |
-
1999
- 1999-10-12 JP JP29016499A patent/JP3721890B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8304902B2 (en) | 2010-03-23 | 2012-11-06 | Sanken Electric Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP3721890B2 (en) | 2005-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100621438B1 (en) | Stack chip package using photo sensitive polymer and manufacturing method thereof | |
JP3684978B2 (en) | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
US7291929B2 (en) | Semiconductor device and method of manufacturing thereof | |
EP2779231B1 (en) | Power overlay structure and method of making same | |
KR100938970B1 (en) | Semiconductor device and manufacturing method thereof | |
TWI628750B (en) | Power overlay structure and method of making same | |
JP4361820B2 (en) | Wafer level package, multi-stacked package, and manufacturing method thereof | |
JP3687435B2 (en) | Semiconductor chip and manufacturing method thereof, semiconductor device, computer, circuit board, and electronic device | |
EP1662566A2 (en) | Semiconductor device and method of fabricating the same | |
JP2003522401A (en) | Stacked integrated circuit package | |
JPH1154649A (en) | Semiconductor device and manufacture thereof | |
JP2010283349A (en) | Integrated circuit package including thermally and electrically conductive package lid | |
WO2005114728A1 (en) | Semiconductor device, wiring board and manufacturing method thereof | |
JP3189799B2 (en) | Method for manufacturing semiconductor device | |
JP2005026363A (en) | Semiconductor device and its manufacturing method | |
JP4828515B2 (en) | Manufacturing method of semiconductor device | |
CN110854093A (en) | Three-dimensional laminated packaging structure and manufacturing method thereof | |
JP2009064897A (en) | Semiconductor device, and its manufacturing method | |
US7253510B2 (en) | Ball grid array package construction with raised solder ball pads | |
US20220344300A1 (en) | Electronic device and manufacturing method thereof | |
CN110718529A (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2699929B2 (en) | Semiconductor device | |
JP3721890B2 (en) | Manufacturing method of semiconductor chip | |
JP4158008B2 (en) | Manufacturing method of semiconductor chip | |
JP4168494B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |