JP2000188298A - 電子部品の封止方法 - Google Patents
電子部品の封止方法Info
- Publication number
- JP2000188298A JP2000188298A JP36309198A JP36309198A JP2000188298A JP 2000188298 A JP2000188298 A JP 2000188298A JP 36309198 A JP36309198 A JP 36309198A JP 36309198 A JP36309198 A JP 36309198A JP 2000188298 A JP2000188298 A JP 2000188298A
- Authority
- JP
- Japan
- Prior art keywords
- sealing
- electronic component
- substrate
- auxiliary plate
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 封止樹脂の膜厚が必要な部分に確実な封止を
簡単に施すことができる電子部品の封止方法を提供する
提供する。 【解決手段】 基板１１上に半導体パッケージ１２を搭
載してリード１３で結線し、その後、半導体パッケージ
１２の上部に封止補助板１４を載置する。この封止補助
板１４は、半導体パッケージ１２の上面に電気絶縁性を
有する接着剤で仮止めされる。その後、封止樹脂１５を
ディッピングやディスペンスなどの方法でコーティング
する。このようにすることにより、半導体パッケージ１
２の周囲で且つ基板１１と封止補助板１４との間には、
封止樹脂１５が表面張力により入り込み、リード１３を
確実に樹脂封止することができる。
簡単に施すことができる電子部品の封止方法を提供する
提供する。 【解決手段】 基板１１上に半導体パッケージ１２を搭
載してリード１３で結線し、その後、半導体パッケージ
１２の上部に封止補助板１４を載置する。この封止補助
板１４は、半導体パッケージ１２の上面に電気絶縁性を
有する接着剤で仮止めされる。その後、封止樹脂１５を
ディッピングやディスペンスなどの方法でコーティング
する。このようにすることにより、半導体パッケージ１
２の周囲で且つ基板１１と封止補助板１４との間には、
封止樹脂１５が表面張力により入り込み、リード１３を
確実に樹脂封止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＩＣ，ＬＳ
Ｉ等の半導体パッケージや半導体チップの電子部品の封
止方法に関する。
Ｉ等の半導体パッケージや半導体チップの電子部品の封
止方法に関する。
【０００２】
【従来の技術】従来、電子部品を実装した基板の防水、
防湿などを目的とした樹脂封止は、基板を樹脂によりコ
ーティングする方法が一般にとられている。この方法
は、図５に示すように、図示しない配線パターンが表面
に形成された基板１の上に、ＩＣやＬＳＩ等の半導体パ
ッケージ２を搭載し、基板１側のインナリードと半導体
パッケージ２の図示しないバンプとの間を、リード３で
接続した後、封止樹脂４をコーティングするというもの
である。しかし、この方法では、封止樹脂の膜厚の制御
性が難しく、ともするとリード３が封止樹脂４の表面か
ら露出してしまうという問題点があった。そこで、基板
上にＩＣ，ＬＳＩ等の半導体パッケージ２のような高さ
のある電子部品の実装に際して、そのリード３の上部ま
で確実に保護したい場合には、封止樹脂の膜厚を稼ぐた
め、図６に示すように、基板１をケース５等に収納した
状態で樹脂４を充填する工法が用いられている。
防湿などを目的とした樹脂封止は、基板を樹脂によりコ
ーティングする方法が一般にとられている。この方法
は、図５に示すように、図示しない配線パターンが表面
に形成された基板１の上に、ＩＣやＬＳＩ等の半導体パ
ッケージ２を搭載し、基板１側のインナリードと半導体
パッケージ２の図示しないバンプとの間を、リード３で
接続した後、封止樹脂４をコーティングするというもの
である。しかし、この方法では、封止樹脂の膜厚の制御
性が難しく、ともするとリード３が封止樹脂４の表面か
ら露出してしまうという問題点があった。そこで、基板
上にＩＣ，ＬＳＩ等の半導体パッケージ２のような高さ
のある電子部品の実装に際して、そのリード３の上部ま
で確実に保護したい場合には、封止樹脂の膜厚を稼ぐた
め、図６に示すように、基板１をケース５等に収納した
状態で樹脂４を充填する工法が用いられている。
【０００３】
【発明が解決しようとする課題】しかしながら、前記の
ように封止樹脂４を充填する工法では、充填材料（封止
樹脂）の量が多くなることや、ケース５等を用いるた
め、コストが嵩むという問題点があった。さらに、この
ような充填工法では、一般的なコーティングとは別のデ
ィスペンス装置が必要になるなどの問題点があった。
ように封止樹脂４を充填する工法では、充填材料（封止
樹脂）の量が多くなることや、ケース５等を用いるた
め、コストが嵩むという問題点があった。さらに、この
ような充填工法では、一般的なコーティングとは別のデ
ィスペンス装置が必要になるなどの問題点があった。
【０００４】そこで、本発明は、封止樹脂の膜厚が必要
な部分に確実な封止を簡単に施すことができる電子部品
の封止方法を提供することを目的としている。
な部分に確実な封止を簡単に施すことができる電子部品
の封止方法を提供することを目的としている。
【０００５】
【課題を解決するための手段】請求項１記載の発明は、
電子部品の封止方法であって、電子部品を基板上に搭載
し、この基板側の配線部と前記電子部品側とを導線で接
続した後、前記電子部品の上に、当該電子部品の平面輪
郭より大きい封止補助板を、当該封止補助板の周縁部が
前記電子部品の上部周囲から外側へオーバーハングする
ように載せた状態で、封止樹脂をコーティングすること
を特徴とする。
電子部品の封止方法であって、電子部品を基板上に搭載
し、この基板側の配線部と前記電子部品側とを導線で接
続した後、前記電子部品の上に、当該電子部品の平面輪
郭より大きい封止補助板を、当該封止補助板の周縁部が
前記電子部品の上部周囲から外側へオーバーハングする
ように載せた状態で、封止樹脂をコーティングすること
を特徴とする。
【０００６】したがって、本発明では、封止補助板が電
子部品をオーバーハングするように覆うため、電子部品
の周囲で、且つ基板と封止補助板との間に、封止樹脂が
表面張力により容易に入り込み、電子部品と基板側の配
線部とを結ぶ導線を確実に封止することができる。この
ため、信頼性の高い電子部品の封止パッケージを得るこ
とができる。
子部品をオーバーハングするように覆うため、電子部品
の周囲で、且つ基板と封止補助板との間に、封止樹脂が
表面張力により容易に入り込み、電子部品と基板側の配
線部とを結ぶ導線を確実に封止することができる。この
ため、信頼性の高い電子部品の封止パッケージを得るこ
とができる。
【０００７】請求項２記載の発明は、請求項１記載の電
子部品の封止方法であって、前記電子部品は半導体パッ
ケージであり、前記導線はリードであることを特徴とす
る。
子部品の封止方法であって、前記電子部品は半導体パッ
ケージであり、前記導線はリードであることを特徴とす
る。
【０００８】したがって、本発明では、請求項１記載の
発明の作用に加えて、半導体パッケージの封止工程をよ
り簡単且つ確実に行うことができると共に、そのリード
を封止樹脂で確実に保護することができる。
発明の作用に加えて、半導体パッケージの封止工程をよ
り簡単且つ確実に行うことができると共に、そのリード
を封止樹脂で確実に保護することができる。
【０００９】請求項３記載の発明は、請求項１記載の電
子部品の封止方法であって、前記電子部品は半導体チッ
プであり、前記導線はボンディングワイヤであることを
特徴とする。
子部品の封止方法であって、前記電子部品は半導体チッ
プであり、前記導線はボンディングワイヤであることを
特徴とする。
【００１０】したがって、本発明では、請求項１記載の
発明の作用に加えて、半導体チップの封止工程をより簡
単且つ確実に行うことができると共に、その微細なボン
ディングワイヤを封止樹脂で確実に保護することができ
る。
発明の作用に加えて、半導体チップの封止工程をより簡
単且つ確実に行うことができると共に、その微細なボン
ディングワイヤを封止樹脂で確実に保護することができ
る。
【００１１】請求項４記載の発明は、請求項３に記載の
電子部品の封止方法であって、前記基板はハイブリッド
基板であり、前記半導体チップはベアチップであること
を特徴とする。
電子部品の封止方法であって、前記基板はハイブリッド
基板であり、前記半導体チップはベアチップであること
を特徴とする。
【００１２】したがって、本発明では、電子部品が混成
・配置されたハイブリッド基板上のベアチップを選択的
に樹脂封止することができる。このため、ハイブリッド
基板上に封止パッケージではなく半導体ベアチップを搭
載して適宜樹脂封止を行うことが可能になる。
・配置されたハイブリッド基板上のベアチップを選択的
に樹脂封止することができる。このため、ハイブリッド
基板上に封止パッケージではなく半導体ベアチップを搭
載して適宜樹脂封止を行うことが可能になる。
【００１３】請求項５記載の発明は、請求項３に記載の
電子部品の封止方法であって、前記封止補助板は、前記
半導体チップの上面中央に接合する接合部と前記半導体
チップをオーバーハング状に覆うひさし部とを備えるこ
とを特徴とする。
電子部品の封止方法であって、前記封止補助板は、前記
半導体チップの上面中央に接合する接合部と前記半導体
チップをオーバーハング状に覆うひさし部とを備えるこ
とを特徴とする。
【００１４】したがって、本発明では、半導体チップの
上部周縁に導線を引き出す例えばバンプやパッドがある
場合に、半導体チップの上部中央に封止補助板の接合部
を接合させることで、ボンディングワイヤに封止補助板
が接触することなく載置することができる。このため、
ボンディングワイヤを損傷することがなく、信頼性の高
い半導体チップの封止構造を得ることができる。
上部周縁に導線を引き出す例えばバンプやパッドがある
場合に、半導体チップの上部中央に封止補助板の接合部
を接合させることで、ボンディングワイヤに封止補助板
が接触することなく載置することができる。このため、
ボンディングワイヤを損傷することがなく、信頼性の高
い半導体チップの封止構造を得ることができる。
【００１５】請求項６記載の発明は、電子部品の封止方
法であって、複数の電子部品を基板上にそれぞれ搭載
し、この基板側の配線部と前記複数の電子部品側とを導
線でそれぞれ接続した後、これら複数の電子部品の上
に、当該各電子部品の平面輪郭より大きい封止補助板
を、当該封止補助板の周縁部が前記複数の電子部品の上
部周囲から外側へそれぞれオーバーハングするように載
せた状態で、封止樹脂をコーティングすることを特徴と
する。
法であって、複数の電子部品を基板上にそれぞれ搭載
し、この基板側の配線部と前記複数の電子部品側とを導
線でそれぞれ接続した後、これら複数の電子部品の上
に、当該各電子部品の平面輪郭より大きい封止補助板
を、当該封止補助板の周縁部が前記複数の電子部品の上
部周囲から外側へそれぞれオーバーハングするように載
せた状態で、封止樹脂をコーティングすることを特徴と
する。
【００１６】したがって、本発明では、封止補助板が複
数の電子部品をオーバーハングするように覆うため、複
数の電子部品を含む任意の回路エリアを選択的に封止す
ることが可能となる。
数の電子部品をオーバーハングするように覆うため、複
数の電子部品を含む任意の回路エリアを選択的に封止す
ることが可能となる。
【００１７】
【発明の実施の形態】以下、本発明に係る電子部品の封
止方法の詳細を図面に示す実施形態に基づいて説明す
る。
止方法の詳細を図面に示す実施形態に基づいて説明す
る。
【００１８】図１は、本発明に係る第１実施形態の電子
部品の封止方法で半導体パッケージを封止した構造を示
している。即ち、図１に示すように、一般的なＳＭＤ実
装基板等の基板１１上に半導体パッケージ（電子部品）
１２を搭載し、該基板１１上にパターン形成された配線
パターンと半導体パッケージ１２の図示しないバンプと
の間をリード（導線）１３で結線する。その後、半導体
パッケージ１２の上部に、この半導体パッケージ１２よ
り大きい矩形状の封止補助板１４を載置する。この封止
補助板１４は、半導体パッケージ１２の上面に、電気絶
縁性を有する接着剤で仮止めされる。そして、封止樹脂
１５をディッピングやディスペンスなどの方法でコーテ
ィングする。その結果、図１に示すように、半導体パッ
ケージ１２の周囲で且つ基板１１と封止補助板１４との
間には封止樹脂１５が表面張力により入り込み、リード
１３を確実に樹脂封止することができる。
部品の封止方法で半導体パッケージを封止した構造を示
している。即ち、図１に示すように、一般的なＳＭＤ実
装基板等の基板１１上に半導体パッケージ（電子部品）
１２を搭載し、該基板１１上にパターン形成された配線
パターンと半導体パッケージ１２の図示しないバンプと
の間をリード（導線）１３で結線する。その後、半導体
パッケージ１２の上部に、この半導体パッケージ１２よ
り大きい矩形状の封止補助板１４を載置する。この封止
補助板１４は、半導体パッケージ１２の上面に、電気絶
縁性を有する接着剤で仮止めされる。そして、封止樹脂
１５をディッピングやディスペンスなどの方法でコーテ
ィングする。その結果、図１に示すように、半導体パッ
ケージ１２の周囲で且つ基板１１と封止補助板１４との
間には封止樹脂１５が表面張力により入り込み、リード
１３を確実に樹脂封止することができる。
【００１９】この第１実施形態では、封止補助板１４を
半導体チップ１２の上部に載置して樹脂コーティングす
るという簡単な操作だけで、確実な樹脂封止を行うこと
ができる。
半導体チップ１２の上部に載置して樹脂コーティングす
るという簡単な操作だけで、確実な樹脂封止を行うこと
ができる。
【００２０】図２は、本発明に係る第２実施形態の電子
部品の封止方法を、ハイブリッド基板（基板）１６に搭
載した半導体チップ（電子部品）１２′に適用したもの
である。この第２実施形態では、各種の半導体チップ１
２′を樹脂封止しない状態でハイブリッド基板１６上に
搭載し、導線の接続を行った後に、各種の半導体チップ
１２′上に封止補助板１４を載せ、チップ部品毎に封止
樹脂をコーティングするものである。
部品の封止方法を、ハイブリッド基板（基板）１６に搭
載した半導体チップ（電子部品）１２′に適用したもの
である。この第２実施形態では、各種の半導体チップ１
２′を樹脂封止しない状態でハイブリッド基板１６上に
搭載し、導線の接続を行った後に、各種の半導体チップ
１２′上に封止補助板１４を載せ、チップ部品毎に封止
樹脂をコーティングするものである。
【００２１】この第２実施形態では、樹脂封止されてい
ないベアチップ等の半導体チップ部品を用いて、信頼性
の高いハイブリッド基板を構成することができる。
ないベアチップ等の半導体チップ部品を用いて、信頼性
の高いハイブリッド基板を構成することができる。
【００２２】図３は、本発明に係る第３実施形態の電子
部品の封止方法を用いて封止された半導体チップの構造
を示している。この第３実施形態では、封止補助板１４
が、半導体チップ（電子部品）１２′の上部中央に接合
する角柱状の接合部１４Ａと、半導体チップ１２′をオ
ーバーハング状に覆うひさし部１４Ｂとを備えてなる。
また、接合部１４Ａは、半導体チップ１２′の上面中央
に電気絶縁性を有する接着剤１７で仮止めされるように
なっている。この第３実施形態における他の工程は上記
した第１実施形態と同様である。
部品の封止方法を用いて封止された半導体チップの構造
を示している。この第３実施形態では、封止補助板１４
が、半導体チップ（電子部品）１２′の上部中央に接合
する角柱状の接合部１４Ａと、半導体チップ１２′をオ
ーバーハング状に覆うひさし部１４Ｂとを備えてなる。
また、接合部１４Ａは、半導体チップ１２′の上面中央
に電気絶縁性を有する接着剤１７で仮止めされるように
なっている。この第３実施形態における他の工程は上記
した第１実施形態と同様である。
【００２３】これにより、この第３実施形態では、半導
体チップ１２′の上面周縁にバンプが形成されている場
合に有効であり、バンプから引き出されるボンディング
ワイヤ（導線）１３′が封止補助板１４で損傷されるの
を防止することができる。
体チップ１２′の上面周縁にバンプが形成されている場
合に有効であり、バンプから引き出されるボンディング
ワイヤ（導線）１３′が封止補助板１４で損傷されるの
を防止することができる。
【００２４】図４は、本発明に係る第４実施形態の電子
部品の封止方法で半導体パッケージを封止した構造を示
している。即ち、図４に示すように、一般的なＳＭＤ実
装基板等の基板１１上に複数の半導体パッケージ（電子
部品）１２，１２，…をそれぞれ搭載し、該基板１１上
にパターン形成された複数の配線パターンと複数の半導
体パッケージ１２，１２，…の図示しないバンプとの間
をリード（導線）１３でそれぞれ結線する。その後、複
数の半導体パッケージ１２，１２，…の上部に、当該各
半導体パッケージ１２より大きい矩形状の封止補助板１
４′を載置する。この大きな封止補助板１４′は、複数
の半導体パッケージ１２，１２，…の上面に、電気絶縁
性を有する接着剤で仮止めされる。そして、封止樹脂１
５をディッピングやディスペンスなどの方法でコーティ
ングする。その結果、図１に示すように、複数の半導体
パッケージ１２，１２，…の周囲で且つ基板１１と封止
補助板１４′との間には封止樹脂１５が表面張力により
それぞれ入り込み、複数の半導体パッケージ１２，１
２，…の各リード１３を確実に樹脂封止することができ
る。これにより、複数の半導体チップ１２，１２，…を
含む任意の回路エリアを封止補助板１４′で選択的にか
つ確実に樹脂封止することができる。
部品の封止方法で半導体パッケージを封止した構造を示
している。即ち、図４に示すように、一般的なＳＭＤ実
装基板等の基板１１上に複数の半導体パッケージ（電子
部品）１２，１２，…をそれぞれ搭載し、該基板１１上
にパターン形成された複数の配線パターンと複数の半導
体パッケージ１２，１２，…の図示しないバンプとの間
をリード（導線）１３でそれぞれ結線する。その後、複
数の半導体パッケージ１２，１２，…の上部に、当該各
半導体パッケージ１２より大きい矩形状の封止補助板１
４′を載置する。この大きな封止補助板１４′は、複数
の半導体パッケージ１２，１２，…の上面に、電気絶縁
性を有する接着剤で仮止めされる。そして、封止樹脂１
５をディッピングやディスペンスなどの方法でコーティ
ングする。その結果、図１に示すように、複数の半導体
パッケージ１２，１２，…の周囲で且つ基板１１と封止
補助板１４′との間には封止樹脂１５が表面張力により
それぞれ入り込み、複数の半導体パッケージ１２，１
２，…の各リード１３を確実に樹脂封止することができ
る。これにより、複数の半導体チップ１２，１２，…を
含む任意の回路エリアを封止補助板１４′で選択的にか
つ確実に樹脂封止することができる。
【００２５】尚、前記第４実施形態では、１つの半導体
パッケージ１２だけではなく、複数の半導体パッケージ
１２，１２，…を、ある程度大きな封止補助板１４′で
オーバーハングするように覆って且つ封止樹脂１５でコ
ーティングしたが、電子部品は半導体パッケージに限ら
ず、例えば複数の半導体チップをある程度大きな封止補
助板でオーバーハング等するようにして当該複数の半導
体チップを含む任意の回路エリアを選択的に封止するよ
うにしてもよい。
パッケージ１２だけではなく、複数の半導体パッケージ
１２，１２，…を、ある程度大きな封止補助板１４′で
オーバーハングするように覆って且つ封止樹脂１５でコ
ーティングしたが、電子部品は半導体パッケージに限ら
ず、例えば複数の半導体チップをある程度大きな封止補
助板でオーバーハング等するようにして当該複数の半導
体チップを含む任意の回路エリアを選択的に封止するよ
うにしてもよい。
【００２６】
【発明の効果】以上の説明から明らかなように、請求項
１記載の発明によれば、封止補助板が電子部品をオーバ
ーハングするように覆うため、電子部品の周囲で、且つ
基板と封止補助板との間に、封止樹脂が表面張力により
容易に入り込み、電子部品と基板側の配線部とを結ぶ導
線を確実に封止する効果を有する。このため、信頼性の
高い電子部品の封止パッケージを得ることができる。
１記載の発明によれば、封止補助板が電子部品をオーバ
ーハングするように覆うため、電子部品の周囲で、且つ
基板と封止補助板との間に、封止樹脂が表面張力により
容易に入り込み、電子部品と基板側の配線部とを結ぶ導
線を確実に封止する効果を有する。このため、信頼性の
高い電子部品の封止パッケージを得ることができる。
【００２７】請求項２記載の発明によれば、請求項１記
載の発明の効果に加えて、半導体パッケージの封止工程
をより簡単且つ確実に行うことができると共に、そのリ
ードを封止樹脂で確実に保護することができる。
載の発明の効果に加えて、半導体パッケージの封止工程
をより簡単且つ確実に行うことができると共に、そのリ
ードを封止樹脂で確実に保護することができる。
【００２８】請求項３記載の発明によれば、請求項１記
載の発明の効果に加えて、半導体チップの封止工程をよ
り簡単且つ確実に行うことができると共に、その微細な
ボンディングワイヤを封止樹脂で確実に保護することが
できる。
載の発明の効果に加えて、半導体チップの封止工程をよ
り簡単且つ確実に行うことができると共に、その微細な
ボンディングワイヤを封止樹脂で確実に保護することが
できる。
【００２９】請求項４記載の発明によれば、電子部品が
混成・配置されたハイブリッド基板上のベアチップを選
択的に樹脂封止することができる。このため、ハイブリ
ッド基板上に封止パッケージではなく半導体ベアチップ
を搭載して適宜樹脂封止を行うことが可能になる。
混成・配置されたハイブリッド基板上のベアチップを選
択的に樹脂封止することができる。このため、ハイブリ
ッド基板上に封止パッケージではなく半導体ベアチップ
を搭載して適宜樹脂封止を行うことが可能になる。
【００３０】請求項５記載の発明によれば、半導体チッ
プの上部周縁に導線を引き出す例えばバンプやパッドが
ある場合に、半導体チップの上部中央に封止補助板の接
合部を接合させることで、ボンディングワイヤに封止補
助板が接触することなく載置することができる。このた
め、ボンディングワイヤを損傷することがなく、信頼性
の高い半導体チップの封止構造を得るという効果を有す
る。
プの上部周縁に導線を引き出す例えばバンプやパッドが
ある場合に、半導体チップの上部中央に封止補助板の接
合部を接合させることで、ボンディングワイヤに封止補
助板が接触することなく載置することができる。このた
め、ボンディングワイヤを損傷することがなく、信頼性
の高い半導体チップの封止構造を得るという効果を有す
る。
【００３１】請求項６記載の発明によれば、基板に実装
された複数の電子部品を封止補助板でオーバーハングす
るようにそれぞれ覆うため、複数の電子部品を含む任意
の回路エリアを選択的に封止することができる。
された複数の電子部品を封止補助板でオーバーハングす
るようにそれぞれ覆うため、複数の電子部品を含む任意
の回路エリアを選択的に封止することができる。
【図１】本発明に係る第１実施形態の電子部品の封止方
法で封止された半導体パッケージの断面図である。
法で封止された半導体パッケージの断面図である。
【図２】本発明に係る第２の実施形態の電子部品の封止
方法で封止されたハイブリッド基板の平面図である。
方法で封止されたハイブリッド基板の平面図である。
【図３】本発明に係る第３の実施形態の電子部品の封止
方法で封止された半導体チップの断面図である。
方法で封止された半導体チップの断面図である。
【図４】本発明に係る第４実施形態の電子部品の封止方
法で封止された複数の半導体パッケージの断面図であ
る。
法で封止された複数の半導体パッケージの断面図であ
る。
【図５】従来の電子部品の封止構造を示す断面図であ
る。
る。
【図６】従来の電子部品の他の封止構造を示す断面図で
ある。
ある。
１１ 基板 １２ 半導体パッケージ（電子部品） １２′ 半導体チップ（電子部品） １３ リード（導線） １３′ ボンディングワイヤ（導線） １４，１４′ 封止補助板 １４Ａ 接合部 １４Ｂ ひさし部 １５ 封止樹脂 １６ ハイブリッド基板（基板）
Claims (6)
- 【請求項１】 電子部品を基板上に搭載し、この基板側
の配線部と前記電子部品側とを導線で接続した後、前記
電子部品の上に、当該電子部品の平面輪郭より大きい封
止補助板を、当該封止補助板の周縁部が前記電子部品の
上部周囲から外側へオーバーハングするように載せた状
態で、封止樹脂をコーティングすることを特徴とする電
子部品の封止方法。 - 【請求項２】 請求項１記載の電子部品の封止方法であ
って、 前記電子部品は半導体パッケージであり、前記導線はリ
ードであることを特徴とする電子部品の封止方法。 - 【請求項３】 請求項１記載の電子部品の封止方法であ
って、 前記電子部品は半導体チップであり、前記導線はボンデ
ィングワイヤであることを特徴とする電子部品の封止方
法。 - 【請求項４】 請求項３に記載の電子部品の封止方法で
あって、 前記基板はハイブリッド基板であり、前記半導体チップ
はベアチップであることを特徴とする電子部品の封止方
法。 - 【請求項５】 請求項３に記載の電子部品の封止方法で
あって、 前記封止補助板は、前記半導体チップの上面中央に接合
する接合部と前記半導体チップをオーバーハング状に覆
うひさし部とを備えることを特徴とする電子部品の封止
方法。 - 【請求項６】 複数の電子部品を基板上にそれぞれ搭載
し、この基板側の配線部と前記複数の電子部品側とを導
線でそれぞれ接続した後、これら複数の電子部品の上
に、当該各電子部品の平面輪郭より大きい封止補助板
を、当該封止補助板の周縁部が前記複数の電子部品の上
部周囲から外側へそれぞれオーバーハングするように載
せた状態で、封止樹脂をコーティングすることを特徴と
する電子部品の封止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36309198A JP2000188298A (ja) | 1998-12-21 | 1998-12-21 | 電子部品の封止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36309198A JP2000188298A (ja) | 1998-12-21 | 1998-12-21 | 電子部品の封止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000188298A true JP2000188298A (ja) | 2000-07-04 |
Family
ID=18478485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36309198A Pending JP2000188298A (ja) | 1998-12-21 | 1998-12-21 | 電子部品の封止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000188298A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701053B2 (en) | 2003-05-09 | 2010-04-20 | Murata Manufacturing Co., Ltd. | Electronic component and method for producing the same |
| WO2018230811A1 (ko) * | 2017-06-15 | 2018-12-20 | 주식회사 엘지화학 | 부분 몰딩 처리된 기판과 부분 몰딩 장치 및 방법 |
-
1998
- 1998-12-21 JP JP36309198A patent/JP2000188298A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701053B2 (en) | 2003-05-09 | 2010-04-20 | Murata Manufacturing Co., Ltd. | Electronic component and method for producing the same |
| WO2018230811A1 (ko) * | 2017-06-15 | 2018-12-20 | 주식회사 엘지화학 | 부분 몰딩 처리된 기판과 부분 몰딩 장치 및 방법 |
| US10939542B2 (en) | 2017-06-15 | 2021-03-02 | Lg Chem, Ltd. | Partially molded substrate and partial molding device and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970002140B1 (ko) | 반도체 소자, 패키지 방법, 및 리드테이프 | |
| US7018871B2 (en) | Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such solder masks, and methods | |
| KR960705357A (ko) | 반도체 장치 | |
| KR950704838A (ko) | 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips) | |
| KR100926002B1 (ko) | 반도체 패키지 디바이스와 그의 형성 및 테스트 방법 | |
| KR0177395B1 (ko) | 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법 | |
| JP2781020B2 (ja) | 半導体装置およびその製造方法 | |
| US20030107138A1 (en) | Die package | |
| KR20080035210A (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
| US5951813A (en) | Top of die chip-on-board encapsulation | |
| JP2734424B2 (ja) | 半導体装置 | |
| JP2000188298A (ja) | 電子部品の封止方法 | |
| JP3078773B2 (ja) | 電子部品およびその製造方法 | |
| JP2001094046A (ja) | 半導体装置 | |
| JPH06334070A (ja) | 混成集積回路装置 | |
| JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
| US20230395478A1 (en) | Chip scale qfn plastic packaging system for high frequency integrated circuits | |
| JPH08264596A (ja) | 半導体装置 | |
| JP2583242Y2 (ja) | 半導体装置 | |
| US20050250251A1 (en) | Method and apparatus for decoupling conductive portions of a microelectronic device package | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| KR100352120B1 (ko) | 리드프레임의 구조 및 이를 이용한 반도체 패키지 | |
| JPS62296541A (ja) | 樹脂封止型半導体装置 | |
| JP2000031340A (ja) | 電子部品 | |
| JP2813587B2 (ja) | 半導体装置およびその製造方法 |