JP2000187240A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000187240A JP2000187240A JP36414698A JP36414698A JP2000187240A JP 2000187240 A JP2000187240 A JP 2000187240A JP 36414698 A JP36414698 A JP 36414698A JP 36414698 A JP36414698 A JP 36414698A JP 2000187240 A JP2000187240 A JP 2000187240A
- Authority
- JP
- Japan
- Prior art keywords
- reference signal
- liquid crystal
- electrode
- signal line
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 従来のアクティブマトリクス型液晶表示装置
では、スイッチング素子から電流が出力される第３の端
子をＮ型半導体基板で共通にするか、または透明基板上
に共通電極を配列する構造であるために、透過型液晶表
示装置の開口率を低下させる問題点があった。 【解決手段】 マトリクス状に設けられたスイッチング
素子と、スイッチング素子のゲート電極を各列毎に接続
された走査線と、スイツチング素子のドレイン電極と接
続された画素電極と、スイッチング素子のソース電極を
各列毎に接続された基準信号線と、走査線または該ゲー
ト電極または該基準信号線を絶縁保護するゲート絶縁膜
を有する画素基板と該画素電極の各々に対向する対向電
極と該対向電極を行毎に接続する表示信号線を有する対
向基板と該対向基板と画素基板の間に封入された液晶層
とからなる液晶表示装置において、走査線上のゲート電
極をくびらせて基準線幅を走査線幅より細くすることに
より、配線のロスをなくし開口率を向上させる。
では、スイッチング素子から電流が出力される第３の端
子をＮ型半導体基板で共通にするか、または透明基板上
に共通電極を配列する構造であるために、透過型液晶表
示装置の開口率を低下させる問題点があった。 【解決手段】 マトリクス状に設けられたスイッチング
素子と、スイッチング素子のゲート電極を各列毎に接続
された走査線と、スイツチング素子のドレイン電極と接
続された画素電極と、スイッチング素子のソース電極を
各列毎に接続された基準信号線と、走査線または該ゲー
ト電極または該基準信号線を絶縁保護するゲート絶縁膜
を有する画素基板と該画素電極の各々に対向する対向電
極と該対向電極を行毎に接続する表示信号線を有する対
向基板と該対向基板と画素基板の間に封入された液晶層
とからなる液晶表示装置において、走査線上のゲート電
極をくびらせて基準線幅を走査線幅より細くすることに
より、配線のロスをなくし開口率を向上させる。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
等のスイッチング素子を備えた液晶表示装置の電極の構
造に関する。
等のスイッチング素子を備えた液晶表示装置の電極の構
造に関する。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示装置は
図６に示すように、液晶層に電圧を印加するための複数
の画素電極８がマトリクス状に形成されている。この画
素電極８を、選択的に駆動するために、スイッチング素
子１がアクティブマトリクス基板に形成されて画素電極
８に接続されている。
図６に示すように、液晶層に電圧を印加するための複数
の画素電極８がマトリクス状に形成されている。この画
素電極８を、選択的に駆動するために、スイッチング素
子１がアクティブマトリクス基板に形成されて画素電極
８に接続されている。
【０００３】特開平７−１２８６８７号公報には、マト
リクス状に設けられたスイッチング素子１と、該スイッ
チング素子１のゲート電極を各列毎に接続された走査線
３と、該スイッチング素子のドレイン電極と接続された
画素電極８と、該スイッチング素子１のソース電極４を
各列毎に接続された基準信号線６と、走査線３またはゲ
ート電極２または基準信号線６を絶縁保護するゲート絶
縁膜９を有する画素基板と画素電極８の各々に対向する
対向電極と該対向電極を行毎に接続する表示信号線を有
する対向基板と該対向基板と画素基板の間に封入された
液晶層とからなる、液晶表示装置が開示されている。
リクス状に設けられたスイッチング素子１と、該スイッ
チング素子１のゲート電極を各列毎に接続された走査線
３と、該スイッチング素子のドレイン電極と接続された
画素電極８と、該スイッチング素子１のソース電極４を
各列毎に接続された基準信号線６と、走査線３またはゲ
ート電極２または基準信号線６を絶縁保護するゲート絶
縁膜９を有する画素基板と画素電極８の各々に対向する
対向電極と該対向電極を行毎に接続する表示信号線を有
する対向基板と該対向基板と画素基板の間に封入された
液晶層とからなる、液晶表示装置が開示されている。
【０００４】このような構造の液晶表示装置は、同一の
基板上で、走査線３と基準信号線６が交差することが無
いため、短絡や断線が発生しにくい特長を有しており、
製造工程で使用する生産設備の投資金額を大幅に圧縮す
ることができる。しかし、ゲート電極２の不良率を１桁
％以下に抑えなければならないために、アルミニウム
や、タンタルを走査線材料に用いる場合は、これらの金
属を陽極酸化をおこない、２層ゲート絶縁膜構造を行う
ことにより歩留を向上を図ることを行っていた。
基板上で、走査線３と基準信号線６が交差することが無
いため、短絡や断線が発生しにくい特長を有しており、
製造工程で使用する生産設備の投資金額を大幅に圧縮す
ることができる。しかし、ゲート電極２の不良率を１桁
％以下に抑えなければならないために、アルミニウム
や、タンタルを走査線材料に用いる場合は、これらの金
属を陽極酸化をおこない、２層ゲート絶縁膜構造を行う
ことにより歩留を向上を図ることを行っていた。
【０００５】
【発明が解決しようとする課題】しかしながら、特開平
７−１２８６８７号公報に記載されている構造では、ス
イッチング素子から電流が出力される第３の端子をＮ型
半導体基板で共通にするか、または透明基板上に共通電
極として配列するために、透過型液晶表示装置の開口率
を低下させるか、もしくは共通電極を具備しているため
開口率が低下する問題点があった。
７−１２８６８７号公報に記載されている構造では、ス
イッチング素子から電流が出力される第３の端子をＮ型
半導体基板で共通にするか、または透明基板上に共通電
極として配列するために、透過型液晶表示装置の開口率
を低下させるか、もしくは共通電極を具備しているため
開口率が低下する問題点があった。
【０００６】本発明は、マトリクス状に設けられたスイ
ッチング素子１と、該スイッチング素子１のゲート電極
２を各列毎に接続された走査線３と、該スイッチング素
子１のドレイン電極７と接続された画素電極８と、該ス
イッチング素子１のソース電極４を各列毎に接続された
基準信号線６と、該走査線３または該ゲート電極２また
は該基準信号線６を絶縁保護するゲート絶縁膜９を有す
る画素基板と、該画素電極８の各々に対向する対向電極
と該対向電極を行毎に接続する表示信号線を有する対向
基板と、該対向基板と画素基板の間に封入された液晶層
とからなる、液晶表示装置において、配線密度のロスを
なくしスイッチング素子１を突出させずに開口率の高い
液晶表示装置を実現することを目的とする。
ッチング素子１と、該スイッチング素子１のゲート電極
２を各列毎に接続された走査線３と、該スイッチング素
子１のドレイン電極７と接続された画素電極８と、該ス
イッチング素子１のソース電極４を各列毎に接続された
基準信号線６と、該走査線３または該ゲート電極２また
は該基準信号線６を絶縁保護するゲート絶縁膜９を有す
る画素基板と、該画素電極８の各々に対向する対向電極
と該対向電極を行毎に接続する表示信号線を有する対向
基板と、該対向基板と画素基板の間に封入された液晶層
とからなる、液晶表示装置において、配線密度のロスを
なくしスイッチング素子１を突出させずに開口率の高い
液晶表示装置を実現することを目的とする。
【０００７】
【課題を解決するための手段】本発明の請求項１記載の
液晶表示装置は、マトリクス状に設けられたスイッチン
グ素子と、該スイッチング素子のゲート電極を各列毎に
接続された走査線と、該スイッチング素子のドレイン電
極と接続された画素電極と、該スイッチング素子のソー
ス電極を各列毎に接続された基準信号線と、該走査線ま
たは該ゲート電極または該基準信号線を絶縁保護するゲ
ート絶縁膜を有する画素基板と、該画素電極の各々に対
向する対向電極と該対向電極を行毎に接続する表示信号
線を有する対向基板と、該対向基板と画素基板の間に封
入された液晶層とからなる、液晶表示装置において、該
走査線および該ゲート電極が一直線で交互に接続されか
つ該ゲート電極は該走査線の幅より小さいことを特徴と
する。
液晶表示装置は、マトリクス状に設けられたスイッチン
グ素子と、該スイッチング素子のゲート電極を各列毎に
接続された走査線と、該スイッチング素子のドレイン電
極と接続された画素電極と、該スイッチング素子のソー
ス電極を各列毎に接続された基準信号線と、該走査線ま
たは該ゲート電極または該基準信号線を絶縁保護するゲ
ート絶縁膜を有する画素基板と、該画素電極の各々に対
向する対向電極と該対向電極を行毎に接続する表示信号
線を有する対向基板と、該対向基板と画素基板の間に封
入された液晶層とからなる、液晶表示装置において、該
走査線および該ゲート電極が一直線で交互に接続されか
つ該ゲート電極は該走査線の幅より小さいことを特徴と
する。
【０００８】本発明の請求項２記載の液晶表示装置は、
マトリクス状に設けられたスイッチング素子と、該スイ
ッチング素子のゲート電極を各列毎に接続された走査線
と、該スイッチング素子のドレイン電極と接続された画
素電極と、該スイッチング素子のソース電極を各列毎に
接続された基準信号線と、該走査線または該ゲート電極
または該基準信号線を絶縁保護するゲート絶縁膜を有す
る画素基板と、該画素電極の各々に対向する対向電極と
該対向電極を行毎に接続する表示信号線を有する対向基
板と、該対向基板と画素基板の間に封入された液晶層と
からなる、液晶表示装置において、該基準信号線幅が該
走査線幅より小さいことを特徴とする。
マトリクス状に設けられたスイッチング素子と、該スイ
ッチング素子のゲート電極を各列毎に接続された走査線
と、該スイッチング素子のドレイン電極と接続された画
素電極と、該スイッチング素子のソース電極を各列毎に
接続された基準信号線と、該走査線または該ゲート電極
または該基準信号線を絶縁保護するゲート絶縁膜を有す
る画素基板と、該画素電極の各々に対向する対向電極と
該対向電極を行毎に接続する表示信号線を有する対向基
板と、該対向基板と画素基板の間に封入された液晶層と
からなる、液晶表示装置において、該基準信号線幅が該
走査線幅より小さいことを特徴とする。
【０００９】本発明の請求項３記載の液晶表示装置は、
該基準信号線が該走査線と同一の材料からなる第１層
と、該画素電極と同一の材料からなる第２層のうち、少
なくともその１層からなることを特徴とする。
該基準信号線が該走査線と同一の材料からなる第１層
と、該画素電極と同一の材料からなる第２層のうち、少
なくともその１層からなることを特徴とする。
【００１０】本発明の請求項４記載の液晶表示装置は、
該画基板上に複数の基準信号線を接続する連結線を備え
たことを特徴とする。
該画基板上に複数の基準信号線を接続する連結線を備え
たことを特徴とする。
【００１１】本発明の請求項５記載の液晶表示装置は、
該画素電極の一方方向に対応する走査線が隣接し、かつ
走査線に対して、上記方向と同一方向に対応する基準信
号線が隣接することを特徴とする。
該画素電極の一方方向に対応する走査線が隣接し、かつ
走査線に対して、上記方向と同一方向に対応する基準信
号線が隣接することを特徴とする。
【００１２】以下、上記構成による作用を説明する。本
発明のアクティブマトリクス型液晶表示装置において
は、走査線ライン上のゲート電極にくびれを設けること
により、基準信号線を走査線より細くして液晶表示装置
の開口率を向上させることができる。
発明のアクティブマトリクス型液晶表示装置において
は、走査線ライン上のゲート電極にくびれを設けること
により、基準信号線を走査線より細くして液晶表示装置
の開口率を向上させることができる。
【００１３】また、基準信号線の線幅をより小さくし開
口率を向上できる。また、本発明の請求項３記載の液晶
表示装置は、基準信号線幅を、走査線幅より小さくして
も、断線不良を生じることが少なく、配線幅を小さくし
ても抵抗値が小さくできるため開口率を向上することが
できる。本発明の請求項４記載の液晶表示装置は、画素
基板上に複数の基準信号線を接続する連結線を設けるこ
とにより、基準信号線の引回し部分を含めた全体の抵抗
値を小さくした状態で配線幅を縮小し開口率を向上させ
る。
口率を向上できる。また、本発明の請求項３記載の液晶
表示装置は、基準信号線幅を、走査線幅より小さくして
も、断線不良を生じることが少なく、配線幅を小さくし
ても抵抗値が小さくできるため開口率を向上することが
できる。本発明の請求項４記載の液晶表示装置は、画素
基板上に複数の基準信号線を接続する連結線を設けるこ
とにより、基準信号線の引回し部分を含めた全体の抵抗
値を小さくした状態で配線幅を縮小し開口率を向上させ
る。
【００１４】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。 （実施の形態１）本発明の液晶表示装置のスイッチング
素子１周辺の構造を図１および図２に示す。尚、図２は
図１のＡ−Ａ’断面を示す。マトリクス状に設けられた
アモルファスシリコン半導体などの３端子のスイッチン
グ素子１に、該スイッチング素子１のＮ型微結晶シリコ
ンからなるゲート電極２に対し、各列毎のゲート電極２
の間をつなぐ走査線３が配置されている。該スイッチン
グ素子１の各列毎の別の端子であるＮ型微結晶シリコン
からなるソース電極４にＩＴＯからなる接続線５を介し
て基準信号線６が接続され、該スイッチング素子１には
各々の別の端子であるドレイン電極７に１８０ｎｍ厚の
ＩＴＯからなる画素電極８が画素電極の最短延長線８ａ
を介して接続されている。
に説明する。 （実施の形態１）本発明の液晶表示装置のスイッチング
素子１周辺の構造を図１および図２に示す。尚、図２は
図１のＡ−Ａ’断面を示す。マトリクス状に設けられた
アモルファスシリコン半導体などの３端子のスイッチン
グ素子１に、該スイッチング素子１のＮ型微結晶シリコ
ンからなるゲート電極２に対し、各列毎のゲート電極２
の間をつなぐ走査線３が配置されている。該スイッチン
グ素子１の各列毎の別の端子であるＮ型微結晶シリコン
からなるソース電極４にＩＴＯからなる接続線５を介し
て基準信号線６が接続され、該スイッチング素子１には
各々の別の端子であるドレイン電極７に１８０ｎｍ厚の
ＩＴＯからなる画素電極８が画素電極の最短延長線８ａ
を介して接続されている。
【００１５】走査線３と基準信号線６は、同一材料でタ
ンタル系やアルミニウム系の金属材料が通常用いられる
が、これに限るものではない。本発明の実施の形態１で
は、ＴａＮ／Ｔａ／ＴａＮの３層構造にて試作を行い、
各層の厚みを各々６０ｎｍ／２６０ｎｍ／４０ｎｍとし
た。
ンタル系やアルミニウム系の金属材料が通常用いられる
が、これに限るものではない。本発明の実施の形態１で
は、ＴａＮ／Ｔａ／ＴａＮの３層構造にて試作を行い、
各層の厚みを各々６０ｎｍ／２６０ｎｍ／４０ｎｍとし
た。
【００１６】本実施の形態１では、ゲート電極２の上に
窒化シリコン膜を厚さ２００ｎｍの単層からなるゲート
絶縁膜９を介して、アモルファスシリコン半導体層１０
を形成した。ゲート絶縁膜９として従来の液晶表示装置
と異なり、Ｔａ膜の上に陽極酸化膜を形成しないことが
望ましいことが判った。
窒化シリコン膜を厚さ２００ｎｍの単層からなるゲート
絶縁膜９を介して、アモルファスシリコン半導体層１０
を形成した。ゲート絶縁膜９として従来の液晶表示装置
と異なり、Ｔａ膜の上に陽極酸化膜を形成しないことが
望ましいことが判った。
【００１７】その理由は下記〜に示す通りである。
プロセスを簡素化できる。本構造では断線等の不良
が殆ど発生しないために陽極酸化膜を必要としない。
陽極酸化膜の約半分の厚さを電極層として活用できるた
め配線抵抗の低抵抗化が可能となる。電極層として活用
しない場合は、配線の線幅を更に小さくしできるため
に、液晶表示装置の開口率を更に上げることが可能とな
る。また、このような構造の液晶表示装置を実現するた
めには、走査線３の側壁部分のテーパ角が１０°〜３０
°となるなだらかな形状を形成し上部に積層する膜のス
テップカバレッジが充分に行われるように、配慮してお
く必要がある。
プロセスを簡素化できる。本構造では断線等の不良
が殆ど発生しないために陽極酸化膜を必要としない。
陽極酸化膜の約半分の厚さを電極層として活用できるた
め配線抵抗の低抵抗化が可能となる。電極層として活用
しない場合は、配線の線幅を更に小さくしできるため
に、液晶表示装置の開口率を更に上げることが可能とな
る。また、このような構造の液晶表示装置を実現するた
めには、走査線３の側壁部分のテーパ角が１０°〜３０
°となるなだらかな形状を形成し上部に積層する膜のス
テップカバレッジが充分に行われるように、配慮してお
く必要がある。
【００１８】また、プロセスを更に短縮する目的で、図
２に示すようにゲート絶縁膜９とアモルファスシリコン
からなる半導体層１０とソース電極４およびドレイン電
極７を形成するＮ型微結晶シリコンの３層の外形パター
ンを１回のプロセスで一気に形成することができる。さ
らに、上層のＩＴＯからなるパターンをマスクにしてソ
ース電極４とドレイン電極７の分離を行うこともでき
る。また、図２には、ゲート電極２と走査線３のセンタ
ーが同一の直線上に配置した実施の形態１を示している
が、ゲート電極２の幅が走査線３の幅より小さい条件を
満足すれば、本目的は達成できるために、必ずしもそれ
ぞれのセンターが同一の直線上になるようパターンの配
置を行う必要はない。
２に示すようにゲート絶縁膜９とアモルファスシリコン
からなる半導体層１０とソース電極４およびドレイン電
極７を形成するＮ型微結晶シリコンの３層の外形パター
ンを１回のプロセスで一気に形成することができる。さ
らに、上層のＩＴＯからなるパターンをマスクにしてソ
ース電極４とドレイン電極７の分離を行うこともでき
る。また、図２には、ゲート電極２と走査線３のセンタ
ーが同一の直線上に配置した実施の形態１を示している
が、ゲート電極２の幅が走査線３の幅より小さい条件を
満足すれば、本目的は達成できるために、必ずしもそれ
ぞれのセンターが同一の直線上になるようパターンの配
置を行う必要はない。
【００１９】このようにして、マトリクス状に設けられ
たスイッチング素子１と、スイッチング素子１のゲート
電極２を各列毎に接続された走査線３と、スイッチング
素子１のドレイン電極７と接続された画素電極８とスイ
ッチング素子１のソース電極４を各列毎に接続された基
準信号線６と、走査線３または該ゲート電極２または該
基準信号線６を絶縁保護するゲート絶縁膜９を有する画
素基板と、該画素電極８の各々に対向する対向電極と該
対向電極を行毎に接続する表示信号線を有する対向基板
と、該対向基板と画素基板の間に封入された液晶層とか
らなる、液晶表示装置を、１５インチ型ＸＧＡ表示装置
として試作した。
たスイッチング素子１と、スイッチング素子１のゲート
電極２を各列毎に接続された走査線３と、スイッチング
素子１のドレイン電極７と接続された画素電極８とスイ
ッチング素子１のソース電極４を各列毎に接続された基
準信号線６と、走査線３または該ゲート電極２または該
基準信号線６を絶縁保護するゲート絶縁膜９を有する画
素基板と、該画素電極８の各々に対向する対向電極と該
対向電極を行毎に接続する表示信号線を有する対向基板
と、該対向基板と画素基板の間に封入された液晶層とか
らなる、液晶表示装置を、１５インチ型ＸＧＡ表示装置
として試作した。
【００２０】その結果、画素基板の歩留として９０％以
上が得られ、この結果から推定される見積原価は、従来
型のアクティブマトリクス基板に対し３０〜４０％程度
の大幅なコスト低減を図ることが可能となる見通が得ら
れた。上記試作品では、ゲート電極２の長さを１０μ
ｍ、幅を９μｍ、走査線３の幅を１５μｍ、基準信号線
６の幅を１５μｍ、基準信号線６と走査線３の間のギャ
ップを１５μｍした。さらに開口率を向上させるために
は、比抵抗の低い銅系の配線材料を用いることにより、
配線幅をさらに小さくすることができた。この場合、特
に基準信号線６と走査線３の間のギャップを１５μｍ以
下にすることができる。上記のように、走査線３上のゲ
ート電極２をくびらせて異なった幅として、基準信号線
６を走査線３より細くすることにより、配線部分から生
じる光学的なロスをなくして開口率を向上させた液示装
置を実現できた。
上が得られ、この結果から推定される見積原価は、従来
型のアクティブマトリクス基板に対し３０〜４０％程度
の大幅なコスト低減を図ることが可能となる見通が得ら
れた。上記試作品では、ゲート電極２の長さを１０μ
ｍ、幅を９μｍ、走査線３の幅を１５μｍ、基準信号線
６の幅を１５μｍ、基準信号線６と走査線３の間のギャ
ップを１５μｍした。さらに開口率を向上させるために
は、比抵抗の低い銅系の配線材料を用いることにより、
配線幅をさらに小さくすることができた。この場合、特
に基準信号線６と走査線３の間のギャップを１５μｍ以
下にすることができる。上記のように、走査線３上のゲ
ート電極２をくびらせて異なった幅として、基準信号線
６を走査線３より細くすることにより、配線部分から生
じる光学的なロスをなくして開口率を向上させた液示装
置を実現できた。
【００２１】前述したように、ゲート絶縁膜９として従
来の液晶表示装置と異なり、陽極酸化膜を形成しないこ
とが開口率向上の点で望ましいが、ゲート絶縁膜の一部
に陽極酸化膜があってもよい。尚、本実施形態１に示す
液晶表示装置の対向基板は、図５に示した構造と殆ど変
わらない対向基板を使用した。
来の液晶表示装置と異なり、陽極酸化膜を形成しないこ
とが開口率向上の点で望ましいが、ゲート絶縁膜の一部
に陽極酸化膜があってもよい。尚、本実施形態１に示す
液晶表示装置の対向基板は、図５に示した構造と殆ど変
わらない対向基板を使用した。
【００２２】（実施の形態２）本発明の液晶表示装置の
スイッチング素子１周辺の構造を図３および図４に示
す。尚、図４は図３のＡ−Ａ’断面図である。マトリク
ス状に設けられたアモルファスシリコン半導体などの３
端子のスイッチング素子１に、該スイッチング素子１の
ゲート電極２に走査線３がほぼ同一直線上に接続され、
該スイッチング素子１の各列毎のソース電極４に基準信
号線６が接続され、該スイッチング素子１の各々の別の
端子であるドレイン電極７に画素電極８が接続されてい
る。
スイッチング素子１周辺の構造を図３および図４に示
す。尚、図４は図３のＡ−Ａ’断面図である。マトリク
ス状に設けられたアモルファスシリコン半導体などの３
端子のスイッチング素子１に、該スイッチング素子１の
ゲート電極２に走査線３がほぼ同一直線上に接続され、
該スイッチング素子１の各列毎のソース電極４に基準信
号線６が接続され、該スイッチング素子１の各々の別の
端子であるドレイン電極７に画素電極８が接続されてい
る。
【００２３】本実施の形態２では、基準信号線６の一方
の側に窒化シリコンなどからなるゲート絶縁膜９を介し
て走査線３が近接している。また、他方の側に隣接する
画素電極８が近接している。
の側に窒化シリコンなどからなるゲート絶縁膜９を介し
て走査線３が近接している。また、他方の側に隣接する
画素電極８が近接している。
【００２４】基準信号６は、走査線３と同一材料で、Ｔ
ａＮ／Ｔａ／ＴａＮの３層構造の他Ｔａ系やＡｌ系など
の単層または多層の金属膜からなる下層基準信号線１１
と画素電極７と同一材料で、ＩＴＯなど透明導電膜から
なる上層基準信号線１２の２層以上の構造である。上層
基準信号線１２と下層基準信号線１１の一部にはゲート
絶縁膜９が介在し、基準信号線６の中央側で上下コンタ
クトをとっている。上層基準信号線１２の一方の側１２
ａは下層基準信号線１１の一方の端１１ａと走査線３の
平面の間まで延在し、一方の側のゲート絶縁膜９の段差
部９ａを上層基準信号線１２が覆っている。上層基準信
号線１２の他方の側１２ｂは、下層基準信号線１１の他
方の端１１ｂより、下層基準信号線１１の平面の中側に
ありゲート絶縁膜９の他方の側の段差部９ｂ覆わずに、
ほぼゲート絶縁膜９の端部９ｃと一致させて配置する。
また隣接を含む全画素電極８、８ａの周縁部や基準信号
線６の上部には２００ｎｍ厚さの窒化シリコンなどから
なる保護膜１３を形成し、配線の保護と異物などによる
短絡防止を図った。
ａＮ／Ｔａ／ＴａＮの３層構造の他Ｔａ系やＡｌ系など
の単層または多層の金属膜からなる下層基準信号線１１
と画素電極７と同一材料で、ＩＴＯなど透明導電膜から
なる上層基準信号線１２の２層以上の構造である。上層
基準信号線１２と下層基準信号線１１の一部にはゲート
絶縁膜９が介在し、基準信号線６の中央側で上下コンタ
クトをとっている。上層基準信号線１２の一方の側１２
ａは下層基準信号線１１の一方の端１１ａと走査線３の
平面の間まで延在し、一方の側のゲート絶縁膜９の段差
部９ａを上層基準信号線１２が覆っている。上層基準信
号線１２の他方の側１２ｂは、下層基準信号線１１の他
方の端１１ｂより、下層基準信号線１１の平面の中側に
ありゲート絶縁膜９の他方の側の段差部９ｂ覆わずに、
ほぼゲート絶縁膜９の端部９ｃと一致させて配置する。
また隣接を含む全画素電極８、８ａの周縁部や基準信号
線６の上部には２００ｎｍ厚さの窒化シリコンなどから
なる保護膜１３を形成し、配線の保護と異物などによる
短絡防止を図った。
【００２５】このように、上層基準信号線１２の一方の
側１２ａが下層基準信号線１１の一方の端１１ａと走査
線３の平面の間まで延在することにより、配線抵抗を低
減しソース電極４と基準信号線６の間で生じる短絡不良
を大幅に低減することができた。また、上層基準信号線
１２と他方の側１２ｂは、下層基準信号線１１の他方の
側１１ｂより、下層基準信号線１１の平面の中側にあ
り、ゲート絶縁膜９の他方の側の段差部９ｂを覆わず、
ほぼゲート絶縁膜９の端部９ｃに一致して配置すること
により、パターンを形成する際にこのようにすることに
より、上層のＩＴＯの２箇所の段差部分でのエッチング
レートが速いために隣接する画素電極８の短絡不良を防
止する効果が認められた。
側１２ａが下層基準信号線１１の一方の端１１ａと走査
線３の平面の間まで延在することにより、配線抵抗を低
減しソース電極４と基準信号線６の間で生じる短絡不良
を大幅に低減することができた。また、上層基準信号線
１２と他方の側１２ｂは、下層基準信号線１１の他方の
側１１ｂより、下層基準信号線１１の平面の中側にあ
り、ゲート絶縁膜９の他方の側の段差部９ｂを覆わず、
ほぼゲート絶縁膜９の端部９ｃに一致して配置すること
により、パターンを形成する際にこのようにすることに
より、上層のＩＴＯの２箇所の段差部分でのエッチング
レートが速いために隣接する画素電極８の短絡不良を防
止する効果が認められた。
【００２６】さらに図５に示すように、数百本ある基準
信号線６を互いに接続する連結線１４を１本〜数本以下
設けることが望ましい。本実施の形態２では、基準信号
線６の中央側で上下コンタクトをとった。上層基準信号
線１２の一方の側１２ａは下層基準信号線１１の一方の
端１１ａと走査線３の平面の間まで延在し、一方の側の
ゲート絶縁膜９の段差部９ａを上層基準信号線１２が覆
っている。上層基準信号線１２の他方の側１２ｂは、下
層基準信号線１１の他方の端１１ｂより、下層基準信号
線１１の平面の中側にありゲート絶縁膜９の他方の側の
段差部９ｂ覆わずに、ほぼゲート絶縁膜９の端部９ｃ一
致させて配置する。また隣接を含む画素電極８ａの周縁
部や基準信号線６の上部には２００ｎｍ厚さの窒化シリ
コンなどからなる保護膜１３を形成し、配線の保護と異
物などによる短絡防止を図った。
信号線６を互いに接続する連結線１４を１本〜数本以下
設けることが望ましい。本実施の形態２では、基準信号
線６の中央側で上下コンタクトをとった。上層基準信号
線１２の一方の側１２ａは下層基準信号線１１の一方の
端１１ａと走査線３の平面の間まで延在し、一方の側の
ゲート絶縁膜９の段差部９ａを上層基準信号線１２が覆
っている。上層基準信号線１２の他方の側１２ｂは、下
層基準信号線１１の他方の端１１ｂより、下層基準信号
線１１の平面の中側にありゲート絶縁膜９の他方の側の
段差部９ｂ覆わずに、ほぼゲート絶縁膜９の端部９ｃ一
致させて配置する。また隣接を含む画素電極８ａの周縁
部や基準信号線６の上部には２００ｎｍ厚さの窒化シリ
コンなどからなる保護膜１３を形成し、配線の保護と異
物などによる短絡防止を図った。
【００２７】数百本ある基準信号線６を互いに接続する
短絡線１８を１本から数本設けることにより、基準信号
線６の配線抵抗を格段に小さくすることができる。ただ
し短絡線１８と走査線３の交差部分での短絡不良を防止
するために、短絡線１８の本数は数本以下の方が望まし
い。また基準信号線６の外部からの信号入力端子１７
は、数１０本以上の走査線３の外部からの信号入力端子
１７に対し１箇所程度走査入力端子の並びに設け、外部
部品との端子間の接続を基準信号線６の端子と走査線３
の端子とで一括処理し、走査線３の信号入力端子の接続
ピッチを確保しかつ基準信号線６への、引き回し配線抵
抗値を低減させた。
短絡線１８を１本から数本設けることにより、基準信号
線６の配線抵抗を格段に小さくすることができる。ただ
し短絡線１８と走査線３の交差部分での短絡不良を防止
するために、短絡線１８の本数は数本以下の方が望まし
い。また基準信号線６の外部からの信号入力端子１７
は、数１０本以上の走査線３の外部からの信号入力端子
１７に対し１箇所程度走査入力端子の並びに設け、外部
部品との端子間の接続を基準信号線６の端子と走査線３
の端子とで一括処理し、走査線３の信号入力端子の接続
ピッチを確保しかつ基準信号線６への、引き回し配線抵
抗値を低減させた。
【００２８】本実施の形態２では、基準信号線６の幅を
１０μｍ、基準信号線６と走査線３の間のギャップを１
０μｍ、基準信号線６と隣接する画素電極８との間のギ
ャップを５μｍとし、実施の形態１より小さくし、その
分、画素電極８を大きくできた。上記のような設計寸法
で、基準信号線６を走査線３より線幅を細くすることに
より配線のロスをなくし、１５インチ型ＸＧＡ液晶表示
装置を試作した結果、画素基板の歩留は９０％以上が得
られ、製造原価が従来型のアクティブマトリクス基板に
対し３０〜４０％程度の大幅なコスト低減を図り、更に
開口率も大幅に向上させることができた。
１０μｍ、基準信号線６と走査線３の間のギャップを１
０μｍ、基準信号線６と隣接する画素電極８との間のギ
ャップを５μｍとし、実施の形態１より小さくし、その
分、画素電極８を大きくできた。上記のような設計寸法
で、基準信号線６を走査線３より線幅を細くすることに
より配線のロスをなくし、１５インチ型ＸＧＡ液晶表示
装置を試作した結果、画素基板の歩留は９０％以上が得
られ、製造原価が従来型のアクティブマトリクス基板に
対し３０〜４０％程度の大幅なコスト低減を図り、更に
開口率も大幅に向上させることができた。
【００２９】
【発明の効果】以上説明したように、本発明の請求項１
記載のアクティブマトリクス型液晶表示装置において
は、走査線ライン上のゲート電極にくびれを設けること
により、基準信号線を走査線より細くして、液晶表示装
置の開口率を向上させることができる効果を奏する。ま
た、本発明の請求項２記載のアクティブマトリクス型液
晶表示装置においては、基準信号線の線幅をより小さく
し開口率を向上できる効果を奏する。
記載のアクティブマトリクス型液晶表示装置において
は、走査線ライン上のゲート電極にくびれを設けること
により、基準信号線を走査線より細くして、液晶表示装
置の開口率を向上させることができる効果を奏する。ま
た、本発明の請求項２記載のアクティブマトリクス型液
晶表示装置においては、基準信号線の線幅をより小さく
し開口率を向上できる効果を奏する。
【００３０】また、本発明の請求項３記載の液晶表示装
置は、基準信号線幅を、走査線幅より小さくしても、断
線不良を生じることがなく抵抗値と配線幅のどちらも小
さくできるため開口率を更に向上することができる。本
発明の請求項４記載の液晶表示装置は、画素基板上に複
数の基準信号線を接続する連結線を設けることにより、
基準信号線の引き回し部分を含めた全体の抵抗値を小さ
くして、配線幅を縮小してもなお、開口率の向上を図る
効果を奏する。本発明の請求項５記載の液晶表示装置
は、接続線を設ける必要がなく最短距離でゲート電極と
基準信号線とを接続することから接続線と基準信号線を
最小寸法とすることができ開口率を向上させる効果を奏
する。
置は、基準信号線幅を、走査線幅より小さくしても、断
線不良を生じることがなく抵抗値と配線幅のどちらも小
さくできるため開口率を更に向上することができる。本
発明の請求項４記載の液晶表示装置は、画素基板上に複
数の基準信号線を接続する連結線を設けることにより、
基準信号線の引き回し部分を含めた全体の抵抗値を小さ
くして、配線幅を縮小してもなお、開口率の向上を図る
効果を奏する。本発明の請求項５記載の液晶表示装置
は、接続線を設ける必要がなく最短距離でゲート電極と
基準信号線とを接続することから接続線と基準信号線を
最小寸法とすることができ開口率を向上させる効果を奏
する。
【図１】本発明の実施形態１に係わるスイッチング素子
近傍の平面図である。
近傍の平面図である。
【図２】図１のＡ−Ａ′線による断面図である。
【図３】本発明の実施形態２に係わるスイッチング素子
近傍の平面図である。
近傍の平面図である。
【図４】図３のＡ−Ａ′線による断面図である。
【図５】本発明の基準信号線のパターンの一例を示す平
面図である。
面図である。
【図６】従来技術に係わる液晶表示装置の構成を示す回
路図である。
路図である。
【図７】従来技術に係わるスイッチング素子近傍の平面
図である。
図である。
【図８】従来技術に係わる改良された液晶表示装置の構
成を示す斜視図である。
成を示す斜視図である。
１ スイッチング素子 ２ ゲート電極 ３ 走査線 ４ ソース電極 ５ 接続線 ６ 基準信号線 ７ ドレイン電極 ８ 画素電極 ９ ゲート絶縁膜 １０ 半導体層 １１ 下層基準信号線 １２ 上層基準信号線 １３ 保護膜 １４ 連結線 １５ レジスト １６ａ 段差部 １６ｂ 段差部 １７ 信号入力端子 １８ 短絡線
フロントページの続き (72)発明者 波多野 晃継 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 2H092 HA28 JA26 JA35 JA38 JB23 JB24 JB33 JB35 JB57 KA05 KA12 KA16 KB05 KB24 NA07 NA16 NA27 NA28
Claims (5)
- 【請求項１】 マトリクス状に設けられたスイッチング
素子と、該スイッチング素子のゲート電極を各列毎に接
続された走査線と、該スイッチング素子のドレイン電極
と接続された画素電極と、該スイッチング素子のソース
電極を各列毎に接続された基準信号線と、該走査線また
は該ゲート電極または該基準信号線を絶縁保護するゲー
ト絶縁膜を有する画素基板と、 該画素電極の各々に対向する対向電極と該対向電極を行
毎に接続する表示信号線を有する対向基板と、 該対向基板と画素基板の間に封入された液晶層とからな
る、液晶表示装置において、 該走査線および該ゲート電極が一直線で交互に接続され
かつ該ゲート電極は該走査線の幅より小さいことを特徴
とする液晶表示装置。 - 【請求項２】 マトリクス状に設けられたスイッチング
素子と、該スイッチング素子のゲート電極を各列毎に接
続された走査線と、該スイッチング素子のドレイン電極
と接続された画素電極と、該スイッチング素子のソース
電極を各列毎に接続された基準信号線と、該走査線また
は該ゲート電極または該基準信号線を絶縁保護するゲー
ト絶縁膜を有する画素基板と、 該画素電極の各々に対向する対向電極と該対向電極を行
毎に接続する表示信号線を有する対向基板と、 該対向基板と画素基板の間に封入された液晶層とからな
る、液晶表示装置において、 該基準信号線幅が該走査線幅より小さいことを特徴とす
る液晶表示装置。 - 【請求項３】 該基準信号線が該走査線と同一の材料か
らなる第１層と、該画素電極と同一の材料からなる第２
層のうち、少なくともその１層からなることを特徴とす
る請求項２項に記載の液晶表示装置。 - 【請求項４】 該画基板上に、複数の基準信号線を接続
する連結線を備えたことを特徴とする請求項２または請
求項３に記載の液晶表示装置。 - 【請求項５】 該画素電極の一方方向に対応する走査線
が隣接し、かつ走査線に対して、上記方向と同一方向に
対応する基準信号線が隣接することを特徴とする請求項
２または請求項３または請求項４に記載の液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36414698A JP3540639B2 (ja) | 1998-12-22 | 1998-12-22 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36414698A JP3540639B2 (ja) | 1998-12-22 | 1998-12-22 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000187240A true JP2000187240A (ja) | 2000-07-04 |
| JP3540639B2 JP3540639B2 (ja) | 2004-07-07 |
Family
ID=18481093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36414698A Expired - Fee Related JP3540639B2 (ja) | 1998-12-22 | 1998-12-22 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3540639B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007264608A (ja) * | 2006-03-28 | 2007-10-11 | Au Optronics Corp | 液晶ディスプレイ |
-
1998
- 1998-12-22 JP JP36414698A patent/JP3540639B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007264608A (ja) * | 2006-03-28 | 2007-10-11 | Au Optronics Corp | 液晶ディスプレイ |
| JP4553318B2 (ja) * | 2006-03-28 | 2010-09-29 | 友達光電股▲ふん▼有限公司 | 液晶ディスプレイ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3540639B2 (ja) | 2004-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020113934A1 (en) | Array substrate and display unit using it and production method for array substrate | |
| TWI578388B (zh) | Semiconductor device | |
| KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100668567B1 (ko) | 표시 장치용 기판, 그 제조 방법 및 표시 장치 | |
| KR0149309B1 (ko) | 수리선을 가지고 있는 액정 표시 장치 | |
| US6678017B1 (en) | Display panel and method of fabricating the same | |
| JP2002277889A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
| JPH05243333A (ja) | 薄膜電界効果型トランジスタ基板 | |
| JP5479603B2 (ja) | 表示パネルおよびその製造方法 | |
| JP2776084B2 (ja) | アクティブマトリックス液晶表示装置 | |
| JP2000187240A (ja) | 液晶表示装置 | |
| JPH09325358A (ja) | 液晶表示装置およびその製造方法 | |
| JP3300336B2 (ja) | 液晶表示装置 | |
| JP3081125B2 (ja) | 配線付き基板 | |
| CN113192893A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| JPH09281525A (ja) | 液晶表示基板およびその製造方法 | |
| JPH08213631A (ja) | 薄膜半導体装置 | |
| KR20000038604A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP3962800B2 (ja) | 液晶表示装置の製造方法 | |
| JP3324535B2 (ja) | 表示パネル | |
| JPH11218782A (ja) | アクティブマトリックス型液晶表示装置 | |
| KR100495797B1 (ko) | 버퍼층을 이용한 액정 표시 장치용 박막 트랜지스터 기판 및그 제조 방법 | |
| JPH04338730A (ja) | アクティブマトリクス型液晶表示素子 | |
| KR100777698B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040325 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |