JP2000181459A - 波形合成装置および波形合成方法 - Google Patents

Abstract

(57)【要約】 【課題】 様々な音色の波形を合成できるうえ、波形合
成時のノイズ発生を抑止し、しかも多様な音色変化を付
加できる波形合成装置および波形合成方法を実現する。 【解決手段】 予め各要素波形毎に現在合成比率を乗算
し、その乗算結果を累算してなる演算波形を演算波形メ
モリに格納しておき、新たな合成比率が設定された要素
波形についてのみ、その新たに設定された合成比率と前
記現在合成比率との変化差分を乗算し、その乗算結果を
前記演算波形記憶手段に格納済みの演算波形に加算す
る。これにより演算量が縮小するから、要素波形の種類
を増やしたり、時間的変化のある要素波形データを使用
でき、各様な音色の波形を合成し得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子楽器に用いて
好適な波形合成装置および波形合成方法に関する。

【０００２】

【従来の技術】従来より、基本波およびその高調波成分
を重ね合わせて任意の倍音構造を持つ波形を合成する倍
音合成方式や、様々な波形周期や波形形状からなる複数
の要素波形を重ね合わせて所望の波形を合成する加算合
成方法が知られている。後者の加算合成方法に基づいて
構成される波形合成装置の一態様としては、様々な波形
周期や波形形状からなる複数の要素波形を予めメモリに
記憶しておき、所望の波形を合成するのに必要な要素波
形をメモリから読み出し、読み出した各要素波形につい
て、所定の重み付け乗算を行ってからそれらを加算して
波形合成するようにしている。

【０００３】

【発明が解決しようとする課題】ところで、上述した従
来の加算合成方法による波形合成装置では、下記（イ）
〜（ハ）項に列記する問題が生じる。 （イ）各要素波形毎に重みを乗算してから加算し合うこ
とから、波形合成にかかわる演算量が膨大になる結果、
波形合成に用いる要素波形数が制限されたり、時間的変
化が少ない波形に制限される等、各様な音色の波形を合
成することができない。 （ロ）また、音色が時間的に変化するような波形を合成
しようとする場合には、メモリに記憶された要素波形を
読み出しながら、そのメモリに記憶される要素波形を音
色変化に対応させて書き換える必要があるが、そのよう
にすると、読み出した要素波形と新たに書き換えた要素
波形とが不連続になり易く、この波形不連続がノイズ発
生要因になる虞がある。 （ハ）従来、加算合成する際の比率を調整可能とした操
作子を備える波形合成装置も案出されているおり、こう
した装置では、その操作子の操作量に対応した一律の合
成比率にて全ての要素波形を加算合成する為、合成され
る波形の音色変化が一様で単調なものになってしまい、
音色変化が付け難い。

【０００４】そこで本発明は、このような事情に鑑みて
なされたもので、様々な音色の波形を合成できるうえ、
波形合成時のノイズ発生を抑止し、しかも多様な音色変
化を付加できる波形合成装置および波形合成方法を提供
することを目的としている。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の波形合成装置では、波形属性が異
なる複数の要素波形を記憶する要素波形記憶手段と、前
記各要素波形毎の合成比率を設定する比率設定手段と、
この比率設定手段によって設定される現在合成比率を、
前記要素波形記憶手段から読み出した各要素波形にそれ
ぞれ乗算し、それら乗算結果を累算してなる演算波形を
形成して演算波形記憶手段に格納する第１の波形形成手
段と、前記比率設定手段にて新たな合成比率が設定され
た要素波形についてのみ、新たに設定された合成比率と
前記現在合成比率とその変化差分を乗算し、その乗算結
果を前記演算波形記憶手段に格納済みの演算波形に加算
する第２の波形形成手段とを具備することを特徴とす
る。

【０００６】請求項２に記載の波形合成方法では、複数
の要素波形毎の合成比率を設定する比率設定過程と、こ
の比率設定過程にて設定された現在合成比率を各要素波
形にそれぞれ乗算し、それら乗算結果を累算してなる演
算波形を形成して演算波形記憶手段に格納する第１の波
形形成過程と、前記比率設定過程にて新たな合成比率が
設定された要素波形についてのみ、新たに設定された合
成比率と前記現在合成比率との変化差分を乗算し、その
乗算結果を前記演算波形記憶手段に格納済みの演算波形
に加算する第２の波形形成過程とを具備することを特徴
とする。

【０００７】請求項３に記載の波形合成装置では、請求
項１記載の波形合成装置にさらに、前記演算波形記憶手
段に格納される演算波形を、少なくとも２系統の波形記
憶手段のいずれかに転送する波形転送手段と、前記２系
統の波形記憶手段の内、一方側の波形記憶手段に転送済
みの演算波形を読み出して楽音形成する際に、前記第２
の波形形成手段にて合成比率の変化に応じて新演算波形
が形成された場合、一方側の波形記憶手段から合成比率
変化前の旧演算波形を読み出してフェードアウトさせる
一方、前記波形転送手段にて他方側の波形記憶手段に転
送された合成比率変化後の新演算波形を読み出してフェ
ードインさせ、新旧両演算波形をクロスフェードさせて
楽音形成する楽音形成手段とを設けたことを特徴とす
る。

【０００８】請求項４に記載の波形合成方法では、請求
項２記載の波形合成方法にさらに、前記演算波形記憶手
段に格納される演算波形を、少なくとも２系統の波形記
憶手段のいずれかに転送する波形転送過程と、前記２系
統の波形記憶手段の内、一方側の波形記憶手段に転送済
みの演算波形を読み出して楽音形成する際に、前記第２
の波形形成過程にて合成比率の変化に対応して新演算波
形が形成された場合、一方側の波形記憶手段から読み出
した合成比率変化前の旧演算波形をフェードアウトさせ
つつ、前記波形転送過程にて他方側の波形記憶手段に転
送された合成比率変化後の新演算波形を読み出してフェ
ードインさせ、新旧両演算波形をクロスフェードさせて
楽音形成する楽音形成過程とを設けたことを特徴とす
る。

【０００９】好ましい態様として、上記請求項１に従属
する請求項５に記載の波形合成装置によれば、前記比率
設定手段は、各要素波形毎に対応して設けられた操作子
と、これら操作子の操作位置に対応した合成比率を発生
する合成比率発生手段とから構成され、各要素波形毎に
個々独立して合成比率を設定することを特徴としてい
る。

【００１０】第１の発明では、現在合成比率を各要素波
形にそれぞれ乗算し、それら乗算結果を累算してなる演
算波形を形成して演算波形記憶手段に格納しておき、新
たな合成比率が設定された要素波形についてのみ、その
新たに設定された合成比率と前記現在合成比率との変化
差分を乗算し、その乗算結果を前記演算波形記憶手段に
格納済みの演算波形に加算するので、合成比率が変化し
ていない要素波形データについては波形演算の対象から
除外でき、これ故、合成比率が変化していない要素波形
データについても全て加算し直すという無駄な演算プロ
セスを回避して演算量を縮小し得る結果、ＣＰＵの負荷
軽減を達成でき、したがって、取り扱う要素波形データ
の種類を増やしたり、時間的変化のある要素波形データ
を使用可能になる為、各様な音色の波形を合成すること
が可能になる。

【００１１】また、第２の発明では、２系統の波形記憶
手段の内、一方側の波形記憶手段に転送済みの演算波形
を読み出して楽音形成する際に、合成比率の変化に対応
して新演算波形が形成された場合、一方側の波形記憶手
段から読み出した合成比率変化前の旧演算波形をフェー
ドアウトさせつつ、他方側の波形記憶手段に転送された
合成比率変化後の新演算波形を読み出してフェードイン
させ、新旧両演算波形をクロスフェードさせて楽音形成
するので、波形不連続に起因するノイズ発生を抑止する
ことが可能になる。さらに、第３の発明では、各要素波
形毎に合成比率を個別に設定し得るようにしたので、合
成される波形の音色変化を多様化することが可能にな
る。

【００１２】

【発明の実施の形態】本発明による波形合成装置は、電
子楽器やＤＴＭ装置の音源に適用され得る。以下では、
本発明の実施の一形態による電子楽器を実施例に挙げ、
それについて図面を参照して説明する。 Ａ．実施例の構成 （１）全体構成 図１は、実施の一形態による電子楽器の全体構成を示す
ブロック図である。この図において、１は楽器パネル前
面に配設される電源スイッチや音色を選択する音色スイ
ッチ等の各種スイッチから成るパネルスイッチ群であ
り、各スイッチ操作に応じたスイッチイベント信号を発
生する。２は鍵盤であり、押離鍵操作（演奏操作）に応
じたキーオン／キーオフ信号、キーコードおよび押鍵速
度（強度）に対応したベロシティ等の演奏情報を発生す
る。

【００１３】３は楽器各部を制御するＣＰＵであり、主
に上記スイッチイベント信号および演奏情報に応じた楽
音パラメータを発生し、これを後述する音源９に供給し
て波形制御態様を指示する。なお、このＣＰＵ３により
実現される処理動作については追って述べる。４はＲＯ
Ｍであり、上記ＣＰＵ３にロードされる各種制御プログ
ラムを記憶する他、波形合成に用いる要素波形データや
変換テーブルＴＢＬ（後述する）を複数記憶する。本実
施例の場合、ＲＯＭ４には、図２に図示するように、正
弦波、三角波および鋸歯状波からなる８種類の要素波形
データＷ０〜Ｗ７を備える。これら８種類の要素波形デ
ータＷ０〜Ｗ７の内、要素波形データＷ０〜Ｗ３が波形
グループＧＲ１を、要素波形データＷ４〜Ｗ７が波形グ
ループＧＲ２を形成しており、それら波形グループが意
図するところについては追って述べる。

【００１４】なお、このＲＯＭ４に記憶されるプログラ
ムや波形データ類は、記録媒体を備える外部記憶装置
（図示略）に記憶しておく態様としても良く、記録媒体
としては固定的あるいは着脱自在な媒体に磁気記録、光
磁気記録、光学的記録する他、ＩＣカードのようにフラ
ッシュメモリ等の書き換え可能な不揮発性の半導体メモ
リを用いても良い。また、ＲＯＭ４に記憶されるプログ
ラムや波形データ類は、通信回線等を介して接続された
他の機器から受信して上述の記録媒体に記憶する態様に
することも可能であるし、ＲＯＭ４の代りに設けたフラ
ッシュメモリ等の書き換え可能な不揮発性メモリにダウ
ンロードする構成にしても良い。

【００１５】５は上記ＣＰＵ３のワークエリアとして使
用されるＲＡＭであり、各種レジスタ・フラグデータを
保持するレジスタエリアＲＥと、後述する演算波形デー
タを一時記憶する波形データエリアＷＥとを備える。レ
ジスタエリアＲＥには、後述する現在合成比率レジスタ
ＣＲＡＴＥ（０）〜ＣＲＡＴＥ（７）および目的合成比
率レジスタＯＲＡＴＥ（０）〜ＯＲＡＴＥ（７）が設け
られている。一方、波形データエリアＷＥには、波形グ
ループＧＲ１，ＧＲ２毎の演算波形データを個別に一時
記憶する演算波形メモリＣＷＭ１，ＣＷＭ２が設けられ
ている。

【００１６】６はＬＣＤパネルおよび表示ドライバ等か
ら構成される表示部であり、ＣＰＵ３から供給される表
示制御信号に応じて楽器全体の動作状態や各種設定状態
を表示する。７はスライダ操作子群であり、上述した要
素波形データＷ０〜Ｗ７についての合成比率を調整する
８個のスライダ操作子７ａと、これらスライダ操作子７
ａの各出力を時分割出力するアナログマルチプレクサ７
ｂと、このアナログマルチプレクサ７ｂの出力をＡ／Ｄ
変換して出力するＡ／Ｄ変換器７ｃとから構成される。
８はＣＰＵ３の指示の下にＲＡＭ５の演算波形メモリＣ
ＷＭ１，ＣＷＭ２から転送される演算波形データを記憶
する波形メモリである。この波形メモリ８は、波形グル
ープＧＲ１，ＧＲ２毎に２系統の波形メモリ８−１，８
−２を備えている。

【００１７】音源９は波形グループＧＲ１，ＧＲ２に対
応した２系統構成を有し、各系統は要素９ａ〜９ｄから
なる。９ａは波形メモリ８に格納された演算波形データ
を読み出す読み出し部、９ｂはＣＰＵ３から供給される
楽音パラメータに応じたエンベロープ信号を発生するエ
ンベロープジェネレータである。９ｃは読み出し部９ａ
が波形メモリ８から読み出した演算波形データに対し
て、エンベロープジェネレータ９ｂが出力するエンベロ
ープ信号を乗算した後にレベル増幅して出力する増幅
器、９ｄは各系統出力を加算する加算器である。１０は
音源９から出力される楽音波形についてＤ／Ａ変換した
後、不要ノイズを除去する等のフィルタリングを施し、
これを増幅してスピーカから発音するサウンドシテムで
ある。

【００１８】（２）機能構成 次に、図３を参照して上記構成において具現される波形
合成機能について述べる。この図において、ＴＢＬ０〜
ＴＢＬ７は、それぞれ上述したＲＯＭ４に記憶される変
換テーブルである。これら変換テーブルＴＢＬ０〜ＴＢ
Ｌ７は、図４に図示する一例のように、スライダ操作子
７ａのスライダ操作位置ＯＰを読み出しアドレスとし
て、対応する合成比率ＳＲを読み出すものである。これ
ら変換テーブルＴＢＬ０〜ＴＢＬ７は、それぞれ要素波
形データＷ０〜Ｗ７に対応して設けられており、各変換
テーブルＴＢＬ０〜ＴＢＬ７から出力される合成比率Ｓ
Ｒは上述した目的合成比率レジスタＯＲＡＴＥ（０）〜
ＯＲＡＴＥ（７）にストアされる。したがって、本実施
例では各要素波形データ毎に個々独立して合成比率を調
整可能とし、しかも合成比率を木目細かく調整したい操
作範囲では緩やかな変換特性としている為、各様な音色
変化を付加し得るようになっている。

【００１９】さて、再び図３に戻り機能構成の説明を進
める。図３において、Ｍ１〜Ｍ８はそれぞれ係数乗算器
であり、ＲＯＭ４から読み出される要素波形データＷ０
〜Ｗ７に、上記各変換テーブルＴＢＬ０〜ＴＢＬ７から
出力される合成比率ＳＲを各々乗算して出力する。ＡＤ
Ｄ１，ＡＤＤ２は波形グループＧＲ１，ＧＲ２にそれぞ
れ対応して設けられる加算器である。加算器ＡＤＤ１は
波形グループＧＲ１における係数乗算器Ｍ１〜Ｍ４の各
出力を加算して演算波形データを発生し、一方、加算器
ＡＤＤ２は波形グループＧＲ２における係数乗算器Ｍ５
〜Ｍ６の各出力を加算して演算波形データを発生する。
これら加算器ＡＤＤ１，ＡＤＤ２により生成される演算
波形データは、波形グループ別の演算波形メモリＣＷＭ
１，ＣＷＭ２にそれぞれ格納される。

【００２０】現在合成比率レジスタＣＲＡＴＥ（０）〜
ＣＲＡＴＥ（７）は、上記演算波形メモリＣＷＭ１，Ｃ
ＷＭ２に格納される各演算波形データを生成した時に用
いた合成比率ＳＲを記憶する。一方、目的合成比率レジ
スタＯＲＡＴＥ（０）〜ＯＲＡＴＥ（７）は、現在のス
ライダ操作子７ａの操作位置に対応して各変換テーブル
ＴＢＬ０〜ＴＢＬ７から出力される合成比率ＳＲを記憶
する。つまり、スライダ操作子７ａが操作されると、そ
の操作に応じて変化する合成比率ＳＲが目的合成比率レ
ジスタＯＲＡＴＥ（０）〜ＯＲＡＴＥ（７）に更新登録
される。現在合成比率レジスタＣＲＡＴＥ（０）〜ＣＲ
ＡＴＥ（７）と目的合成比率レジスタＯＲＡＴＥ（０）
〜ＯＲＡＴＥ（７）との間に差分が生じると、その差分
に対応して新たに波形合成演算を行い、その結果を演算
波形メモリＣＷＭ１，ＣＷＭ２に格納し直す。

【００２１】演算波形メモリＣＷＭ１，ＣＷＭ２にスト
アされた演算波形データは、ＣＰＵ３の制御の下に波形
メモリ８に転送される。この波形転送の際、波形メモリ
８の語長（転送ビット長）は、演算波形メモリＣＷＭ
１，ＣＷＭ２の語長以下であるので、演算波形データの
下位ビットを切捨てて転送する。波形メモリ８では、波
形グループＧＲ１，ＧＲ２毎に２系統の波形メモリ８−
１，８−２を備えており、音源９側が読み出しを行って
いない側の波形メモリ８−１（あるいは波形メモリ８−
２）に演算波形データを転送する。両系統の波形メモリ
８−１，８−２がともに音源９より占有されている時は
どちらか一方側の系統が空くまで波形転送は行われな
い。波形グループＧＲ１，ＧＲ２毎に設けられる音源９
は、それぞれ対応する波形メモリ８−１（あるいは波形
メモリ８−２）から読み出した演算波形データに基づ
き、ＣＰＵ３から指示される波形制御態様に従って波形
制御する。

【００２２】以上のように、本実施例では、現在設定さ
れている各要素波形データ毎の合成比率を現在合成比率
レジスタＣＲＡＴＥ（０）〜ＣＲＡＴＥ（７）にストア
すると共に、これら現在合成比率レジスタＣＲＡＴＥ
（０）〜ＣＲＡＴＥ（７）にストアされた合成比率に従
って波形合成された演算波形データを対応する演算波形
メモリＣＷＭ１，ＣＷＭ２に格納しておき、スライダ操
作に応じて合成比率が変化したら、変化した合成比率を
目標値としてその変化差分を要素波形データに乗算し、
この乗算結果を演算波形メモリＣＷＭ１，ＣＷＭ２に記
憶済みの演算波形データに加算する。この後、演算波形
メモリＣＷＭ１，ＣＷＭ２に記憶される演算波形データ
の内、必要なビット長分を抽出して波形メモリ８側に転
送し直して音源９に与えるようなっている。

【００２３】そして、こうした波形合成機能を備えたこ
とにより、 （イ）合成比率が変化していない要素波形については波
形演算の対象から除外でき、これ故、合成比率が変化し
ていない要素波形についても全て加算し直すという無駄
な演算プロセスを回避して演算量を縮小し得る。また、
合成比率が変化した要素波形についてのみ波形演算の対
象として演算量を縮小したから、要素波形の種類を増や
すことが可能となり、各様な音色の波形を合成し得る。 （ロ）また、２系統分割された波形メモリ８−１，８−
２を備え、一方側が読み出されている時に他方側へ演算
波形データをストアするようにし、読み出しを一方側か
ら他方側へ切り替える際に、一方側から読み出される波
形をフェードアウトさせつつ、他方側から読み出される
波形をフェードインさせる、所謂クロスフェード読み出
しを行ってメモリ切り替え時の波形不連続によるノイズ
発生を抑止し得る。 （ハ）さらに、要素波形毎に合成比率を個別に調整し得
るようにしたので、合成される波形の音色変化を多様化
することが可能になる。

【００２４】Ｂ．実施例の動作 次に、図５〜図１６を参照して実施例の動作について説
明する。ここでは、ＣＰＵ３側動作と音源９側動作とに
分けて説明する。また、後述するメインルーチンにてコ
ールされる各処理ルーチンは実際には前述した波形グル
ープＧＲ１，ＧＲ２毎に時分割処理されるものである
が、以下では説明の簡略化を図る為、１つの波形グルー
プにて実行されるものとして説明する。

【００２５】（１）ＣＰＵ３側動作 メインルーチンの動作（概略動作） さて、上記構成による実施例に電源が投入されると、Ｃ
ＰＵ３はＲＯＭ４から所定の制御プログラムを読み出し
てロードし、図５に示すメインルーチンを実行してステ
ップＳＡ１に処理を進める。ステップＳＡ１では、ＲＡ
Ｍ５に格納される各種レジスタ／フラグをゼロリセット
したり初期値をセットする他、音源９に対して各種レジ
スタ／フラグ類の初期化指示を与える等のイニシャライ
ズ処理を行う。このイニシャライズ処理では、各スライ
ダ操作子７ａのスライダ操作位置に対応した合成比率を
現在合成比率レジスタＣＲＡＴＥ（０）〜ＣＲＡＴＥ
（７）にストアする処理も含まれる。

【００２６】イニシャライズ処理が完了すると、ＣＰＵ
３はステップＳＡ２に処理を進め、前述したパネルスイ
ッチ群１のスイッチ操作に応じて要素波形を選択した
り、あるいはスライダ操作子群７の操作に応じて合成比
率を発生するスイッチ処理を行う。なお、追って詳述す
るスイッチ処理ルーチンでは、スライダ操作子群７の操
作に応じて合成比率を発生する処理動作にのみ言及して
いる。次いで、ステップＳＡ３では、鍵盤１の各鍵につ
いてイベントの有無を検出すべく鍵走査を行い、その結
果に応じて押離鍵操作がなされた鍵についての発音指示
もしくは消音指示を音源９に与えたり、波形転送指示す
る鍵盤処理を行う。

【００２７】この後、ステップＳＡ４では、波形合成に
用いる要素波形毎の現在合成比率および目標合成比率に
応じて波形合成演算して演算波形データを生成する波形
演算処理を実行し、続くステップＳＡ５では、生成した
演算波形データを演算波形メモリＣＷＭ１，ＣＷＭ２
（図３参照）に転送する波形転送処理を行う。この後、
ＣＰＵ３はステップＳＡ６に処理を進め、演奏情報に応
じて生成した楽音パラメータに従って音源９側が発生す
る楽音を修飾したり効果付与する等のその他の処理を実
行する。これ以後、電源がオフ設定される迄、上記ステ
ップＳＡ２〜ＳＡ６を繰り返し実行して楽音を形成して
行く。

【００２８】スイッチ処理ルーチンの動作 次に、図６を参照してスイッチ処理ルーチンの動作につ
いて説明する。なお、以下ではスライダ操作子群７にか
かわる動作について述べる。上述したメインルーチンの
ステップＳＡ２（図５参照）を経て図６に示すスイッチ
処理ルーチンが起動されると、ＣＰＵ３はステップＳＢ
１に処理を進め、ポインタレジスタｉをゼロリセットす
る。そして、ステップＳＢ２では、アナログマルチプレ
クサ７ｂの出力ポートを、上記ポインタレジスタｉの値
に対応して切り替え、このｉ番目の出力ポートからのス
ライダ出力をＡ／Ｄ変換器７ｃに入力させる。次いで、
ステップＳＢ３ではＡ／Ｄ変換器７ｃにてＡ／Ｄ変換さ
れたスライダ出力をレジスタＶＤＡにストアする。

【００２９】こうして、レジスタＶＤＡにｉ番目のスラ
イダ出力がストアされると、ＣＰＵ３はステップＳＢ４
に処理を進め、今回、レジスタＶＤＡにストアしたスラ
イダ出力値がレジスタｖ（ｉ）に格納される前回値と一
致するか否か、つまり、ｉ番目のスライダ操作子７ａが
操作されたかどうかを判断する。ここで、今回値と前回
値とが一致しなければ、判断結果は「ＮＯ」となり、次
のステップＳＢ５に処理を進める。ステップＳＢ５で
は、レジスタＶＡＤに格納されるスライド出力の上位８
ビットを読み出しアドレスとして、対応する変換テーブ
ルＴＢＬ（ｉ）から合成比率を読み出してレジスタγに
ストアする。続いて、ステップＳＢ６では、レジスタγ
に格納された合成比率を目標合成比率レジスタＯＲＡＴ
Ｅ（ｉ）にセットする。

【００３０】次いで、ステップＳＢ７に進むと、レジス
タＶＤＡにストアした今回値を、レジスタｖ（ｉ）に前
回値として更新登録する。そして、次のステップＳＢ８
に進み、ポインタレジスタｉの値を１インクリメントし
て歩進させ、続くステップＳＢ９では歩進したポインタ
レジスタｉの値が「４」か否か、つまり、１つの波形グ
ループにアサインされる全ての要素波形について合成比
率γを生成し終えたかどうかを判断する。そして、合成
比率γの生成が完了していないと、ここでの判断結果が
「ＮＯ」となり、上述したステップＳＢ２に処理を戻
し、歩進したポインタレジスタｉの値に対応してスライ
ダ出力を抽出し、それが変化したかどうかを判断し、変
化していない時には上記ステップＳＢ４の判断結果が
「ＹＥＳ」となり、ステップＳＢ９に処理を進め、ステ
ップＳＢ９にて全ての要素波形について合成比率γを生
成し終えたと判断された場合に本ルーチンを完了する。
このように、スイッチ処理ルーチンでは、上述したイニ
シャライズ処理時点からスライド操作がなされたスライ
ダ操作子７ａについてのみ、その合成比率γを新たに求
めて目標合成比率レジスタＯＲＡＴＥに登録するように
している。

【００３１】鍵盤処理ルーチンの動作 次に、図７〜図８を参照して鍵盤処理ルーチンの動作に
ついて説明する。前述したメインルーチンのステップＳ
Ａ３（図５参照）を介して図７に示す鍵盤処理ルーチン
が実行されると、ＣＰＵ３はステップＳＣ１に処理を進
め、鍵走査を行うべくレジスタｎに格納される鍵番号ｎ
をゼロリセットし、続くステップＳＣ２では、この鍵番
号ｎに対応する鍵の状態を判別する。以下、「オンイベ
ント」、「オフイベント」および「鍵変化無し」の各状
態別の処理について述べる。

【００３２】（イ）オンイベントの場合 鍵番号ｎに対応した鍵が押鍵され、鍵状態がオフからオ
ンに変化するオンイベントが発生すると、ＣＰＵ３は上
記ステップＳＣ２を経てステップＳＣ３に進み、レジス
タＣＨをゼロリセットしてステップＳＣ４に処理を進め
る。なお、このレジスタＣＨとは、発音チャンネル番号
を保持するレジスタであり、本実施例では、波形グルー
プＧＲ１，ＧＲ２毎に４つの同時発音チャンネルを備え
ているものとする。

【００３３】＜発音チャンネルに空きが無い場合＞さ
て、ステップＳＣ４に進むと、ＣＰＵ３は発音フラグＯ
ＮＦ（ＣＨ）が「０」であるか否か、つまり、発音チャ
ンネル番号ＣＨが空き状態にあるかどうかを判断する。
ここで、発音チャンネル番号ＣＨが発音状態にあれば、
判断結果は「ＮＯ」となり、ステップＳＣ５に処理を進
め、空きチャンネルを探すべく発音チャンネル番号ＣＨ
を１インクリメントして歩進させ、続くステップＳＣ６
ではこの歩進された発音チャンネル番号ＣＨが「４」で
あるか否か、すなわち、全ての発音チャンネルについて
空き状態の有無を探し終えたかどうかを判断する。

【００３４】そして、全発音チャンネルについて空き状
態の有無を探し終えた場合には、ここでの判断結果が
「ＹＥＳ」となり、図８に示すステップＳＣ７に処理を
進め、鍵番号ｎを１インクリメントして歩進させ、続く
ステップＳＣ８では歩進された鍵番号ｎが鍵数を超えた
否か、つまり、鍵走査が一巡したかどうかを判断する。
鍵走査が一巡していない場合には、判断結果が「ＮＯ」
となり、上述したステップＳＣ２（図７参照）に処理を
戻し、次の鍵について再び状態判別を進める。

【００３５】＜発音チャンネルに空きがある場合＞一
方、上記ステップＳＣ４〜ＳＣ６による空きチャンネル
検索の過程で空き状態の発音チャンネルが見つかると、
ステップＳＣ４の判断結果は「ＹＥＳ」となり、ステッ
プＳＣ９に処理を進め、発音レジスタＮＯＴＥ（ＣＨ）
に鍵番号ｎをストアする。そして、ステップＳＣ１０に
進み、発音フラグＯＮＦ（ＣＨ）に「１」をセットして
発音状態にある旨を表わしてから、ステップＳＣ１１に
進み、発音チャンネル番号ＣＨ、オンイベントおよび発
音レジスタＮＯＴＥ（ＣＨ）にストアされた鍵番号ｎを
それぞれ音源９側へ転送して発音指示を与える。

【００３６】こうして、音源９に発音指示が与えられる
と、ＣＰＵ３はステップＳＣ１２〜ＳＣ１７を実行し
て、下記ａ〜ｃ項に列記する場合分けに対応したフラグ
設定を行う。 ａ．波形メモリ８−１側に演算波形データが書き込まれ
ている場合 この場合、後述する波形転送処理ルーチンの動作にてフ
ラグＷＦ１が「１」にセットされるので、ステップＳＣ
１２の判断結果は「ＹＥＳ」となり、ステップＳＣ１３
に処理を進め、フラグＲＦ２を「１」にセットする。こ
れにより、波形メモリ８−２側が読み出し対象に設定さ
れる。そして以後、ＣＰＵ３は前述したステップＳＣ７
（図８参照）に処理を進め、鍵走査を進めるべく鍵番号
ｎを歩進させる。

【００３７】ｂ．波形メモリ８−２側に演算波形データ
が書き込まれている場合 この場合、後述する波形転送処理ルーチンの動作にてフ
ラグＷＦ２が「１」にセットされるので、ステップＳＣ
１２の判断結果は「ＮＯ」となり、ステップＳＣ１４に
処理を進め、ここでの判断結果が「ＹＥＳ」となり、ス
テップＳＣ１５に処理を進める。そして、ステップＳＣ
１５ではフラグＲＦ１を「１」にセットして、波形メモ
リ８−１側を読み出し対象に設定する。この後、ＣＰＵ
３は前述したステップＳＣ７（図８参照）に処理を進
め、鍵走査を進めるべく鍵番号ｎを歩進させる。

【００３８】ｃ．波形メモリ８−１側への演算波形デー
タ転送が完了した場合 この場合、後述する波形転送処理ルーチンの動作にてフ
ラグＡＷＡが「０」にセットされるので、ステップＳＣ
１６の判断結果が「ＹＥＳ」となり、ステップＳＣ１７
に処理を進め、フラグＲＦ１を「１」にセットして、波
形メモリ８−１側を読み出し対象に設定した後、前述し
たステップＳＣ７（図８参照）に処理を進め、鍵走査を
進めるべく鍵番号ｎを歩進させる。

【００３９】以上のように、鍵走査中にオンイベントが
発生し、そのオンイベントをアサインできる発音チャン
ネルが見つかると、ＣＰＵ３はそのオンイベント、鍵番
号ｎおよび発音割当てした発音チャンネル番号ＣＨを音
源９に転送すると共に、波形メモリ８−１，８−２の波
形書き込み状況（あるいは転送状況）に応じて読み出し
対象となる波形メモリを表わすフラグを設定する。

【００４０】（ロ）オフイベントの場合 次に、鍵走査中にオフイベントが発生した場合の処理に
ついて述べる。鍵番号ｎに対応した鍵が離鍵され、鍵状
態がオフからオンに変化するオフイベントが発生する
と、ＣＰＵ３は前述したステップＳＣ２（図７参照）を
介して図８に示すステップＳＣ１８に処理を進め、発音
チャンネル番号ＣＨをゼロリセットしてステップＳＣ１
９に処理を進める。ステップＳＣ１９では、発音フラグ
ＯＮＦ（ＣＨ）が「１」であるか否か、つまり、発音チ
ャンネル番号ＣＨが発音中であるかどうかを判断する。

【００４１】そして、発音チャンネル番号ＣＨが発音中
であると、判断結果は「ＹＥＳ」となり、ステップＳＣ
２０に処理を進め、発音レジスタＮＯＴＥ（ＣＨ）の値
が鍵番号ｎに一致するか否か、すなわち、消音すべき発
音チャンネルであるかどうかを判断する。ここで、発音
レジスタＮＯＴＥ（ＣＨ）の値が鍵番号ｎに一致し、消
音すべき発音チャンネルであるならば、次のステップＳ
Ｃ２１に進み、発音フラグＯＮＦ（ＣＨ）を「０」にセ
ットすると共に、次のステップＳＣ２２にて発音チャン
ネル番号ＣＨ、オフイベントおよび発音レジスタＮＯＴ
Ｅ（ＣＨ）にストアされた鍵番号ｎを音源９側へ転送し
て消音指示する。この後、前述したステップＳＣ７，Ｓ
Ｃ８を介して鍵走査を進行させる。

【００４２】一方、上記ステップＳＣ１９，ＳＣ２０の
判断結果が「ＮＯ」の場合、すなわち、消音すべき発音
チャンネルでなければ、ステップＳＣ２３を経て発音チ
ャンネル番号ＣＨを歩進させ、続くステップＳＣ２４で
は全ての発音チャンネルについて検索し終えたかどうか
を判断する。そして、その検索の途中であれば、このス
テップＳＣ２４の判断結果は「ＮＯ」となり、上述した
ステップＳＣ１９に処理を戻して消音すべき発音チャン
ネルを探して行く。これに対し、全ての発音チャンネル
について検索し終えても、オフイベントを発生した鍵の
楽音が割当てられた発音チャンネルが見つからない場
合、例えば、最古離鍵方式などの周知のトランケート処
理によって既に強制的に消音されてしまっている場合に
は、上記ステップＳＣ２４の判断結果が「ＹＥＳ」とな
り、ステップＳＣ７，ＳＣ８に処理を実行する。

【００４３】（ハ）鍵変化無しの場合 鍵番号ｎに対応した鍵状態が変化しない場合には、前述
したステップＳＣ２（図７参照）を介して図８に示すス
テップＳＣ７に処理を進め、鍵番号ｎを歩進させた後、
ステップＳＣ８に進み、この歩進した鍵番号ｎが鍵数を
超えたか否か、つまり、鍵走査が一巡したかどうかを判
断し、一巡していないならば、前述のステップＳＣ２に
処理を戻すが、鍵走査が一巡したならば、本ルーチンを
完了する。

【００４４】波形演算処理ルーチンの動作 次に、図９を参照して波形演算処理ルーチンの動作につ
いて説明する。前述したメインルーチンのステップＳＡ
４（図５参照）を介して図９に示す波形演算処理ルーチ
ンが実行されると、ＣＰＵ３はステップＳＤ１に処理を
進め、要素波形番号ｅを格納するレジスタｅをゼロリセ
ットした後、ステップＳＤ２に進み、波形サンプル番号
数ｎを格納するレジスタｎをゼロリセットする。そし
て、ステップＳＤ３〜ＳＤ５では、要素波形番号ｅの要
素波形データを形成する各波形サンプル毎に、目標合成
比率と現在合成比率との差分を乗算した結果を累算して
演算波形データを形成し、演算波形メモリＣＷＭ（図３
参照）中のレジスタＡｗａｖｅ（ｎ）にストアする。な
お、ステップＳＤ３において、レジスタＥｌｅｍｅｎｔ
（ｅ）（ｎ）とは、要素波形番号ｅの要素波形データに
おける波形サンプル番号数ｎの波形値を格納するレジス
タであり、その波形値はＲＯＭ４から読み出される。

【００４５】こうして、ステップＳＤ３〜ＳＤ５を介し
て、目標合成比率と現在合成比率との差分が生じた要素
波形番号ｅの要素波形データの波形サンプルを累算し終
えると、ステップＳＤ５の判断結果が「ＹＥＳ」とな
り、ＣＰＵ３はステップＳＤ６に処理を進め、要素波形
番号ｅを歩進する。そして、次のステップＳＤ７では、
歩進された要素波形番号ｅが「８」に達したか、つま
り、全ての要素波形データを用いた波形演算が完了した
かどうかを判断する。ここで、波形演算の途中であれ
ば、判断結果は「ＮＯ」となり、一旦、本ルーチンを完
了させる。すなわち、１つの要素波形を用いた波形演算
が終わる毎に本ルーチンを完了させており、連続して波
形演算を行わないようにするで他の処理の遅延要因とな
らないようにしている。一方、全ての要素波形データを
用いた波形演算が完了した時には、上記ステップＳＤ７
の判断結果は「ＹＥＳ」となり、ステップＳＤ８にて要
素波形番号ｅをゼロリセットした後、ステップＳＤ９に
進み、転送フラグＴＥＮＳＯＦを「１」にセットして演
算波形メモリＣＷＭから波形メモリ８側への転送準備完
了の旨を表わした後、本ルーチンを完了させる。

【００４６】波形転送処理ルーチンの動作 次に、図１０を参照して波形転送処理ルーチンの動作に
ついて説明する。前述したメインルーチンのステップＳ
Ａ５（図５参照）を介して図１０に示す波形転送処理ル
ーチンが実行されると、ＣＰＵ３はステップＳＥ１に処
理を進め、転送フラグＴＥＮＳＯＦが「０」か否かを判
断する。演算波形メモリＣＷＭから波形メモリ８側への
転送準備が完了していないと、この転送フラグＴＥＮＳ
ＯＦは「０」だから、この場合、判断結果は「ＹＥＳ」
となり、何も処理せずに本ルーチンを完了させる。一
方、全ての要素波形データを用いた波形演算が完了し、
これにより演算波形メモリＣＷＭから波形メモリ８側へ
の転送準備が完了すると、転送フラグＴＥＮＳＯＦが上
述した波形演算処理ルーチンにおいて「１」にセットさ
れる為、このステップＳＥ１の判断結果は「ＮＯ」とな
り、ステップＳＥ２〜ＳＥ４にて転送先の波形メモリ８
−１，８−２の状態を勘案していずれ側に転送するかを
判断する。以下、波形メモリ８−１に転送するケースと
波形メモリ８−２に転送するケースとに場合分けして動
作説明を進める。

【００４７】（イ）波形メモリ８−１側に転送する場合 この場合、波形メモリ８−１側が読み出し状態になく、
波形メモリ８−２側が読み出し対象に設定されている時
にはフラグＲＦ１が「０」で、フラグＲＦ２が「１」で
あるから、ステップＳＥ２の判断結果が「ＹＥＳ」、ス
テップＳＥ３の判断結果が「ＮＯ」となってステップＳ
Ｅ５に処理を進めるか、あるいは波形メモリ８−１，８
−２が共に読み出し状態ではないが、波形メモリ８−２
側では波形転送完了直後であると、フラグＲＦ１，ＲＦ
２が共に「０」で、フラグＡＷＡが「１」になるから、
ステップＳＥ２，ＳＥ３の各判断結果が「ＹＥＳ」とな
り、ステップＳＥ４の判断結果が「ＹＥＳ」となってス
テップＳＥ５に処理を進める。

【００４８】こうした状況に基づいてステップＳＥ５に
進むと、フラグＷＦ１を「１」にセットし、続くステッ
プＳＥ６にて演算波形メモリＣＷＭの内容を波形メモリ
８−１側に転送する。そして、波形転送が完了すると、
ステップＳＥ７，ＳＥ８にてフラグＷＦ１およびフラグ
ＡＷＡの双方をゼロリセットする。フラグＡＷＡがゼロ
リセットされることで、波形メモリ８−１側への波形転
送完了の旨が表わされる。そして、この後、ステップＳ
Ｅ９では、転送フラグＴＥＮＳＯＦをもゼロリセットす
ると共に、変更データを送信してから本ルーチンを完了
させる。なお、ここで言う変更データとは、合成比率の
変化に応じて新たに波形演算された演算波形データを指
す。

【００４９】（ロ）波形メモリ８−２側に転送する場合 この場合、波形メモリ８−１側が読み出し状態にある時
にフラグＲＦ１が「１」となるから、ステップＳＥ２の
判断結果は「ＮＯ」となってステップＳＥ１０に処理を
進めるか、あるいは波形メモリ８−１，８−２が共に読
み出し状態ではないが、波形メモリ８−１側では波形転
送完了直後であると、フラグＲＦ１，ＲＦ２が共に
「０」で、フラグＡＷＡが「０」になるから、ステップ
ＳＥ２，ＳＥ３の各判断結果が「ＹＥＳ」となり、ステ
ップＳＥ４の判断結果が「ＮＯ」となってステップＳＥ
１０に処理を進める。そして、ステップＳＥ１０では、
フラグＷＦ２を「１」にセットし、続くステップＳＥ１
１にて演算波形メモリＣＷＭの内容を波形メモリ８−２
側に転送する。そして、波形転送が完了すると、ステッ
プＳＥ１２，ＳＥ１３にてフラグＷＦ１をゼロリセット
する一方、フラグＡＷＡに「１」をセットし、波形メモ
リ８−２側への波形転送完了の旨を表わしてから上記ス
テップＳＥ９を介して本ルーチンを完了させる。

【００５０】タイマインタラプト処理ルーチンの動作 ＣＰＵ３では上述のメインルーチンを実行中に、図１１
〜図１４に図示するタイマインタラプト処理ルーチンを
一定周期毎に起動する。このタイマインタラプト処理ル
ーチンでは、発音が割当てられた発音チャンネルについ
て、発音すべき音高に対応した読み出しアドレスを発生
し、これに従って波形メモリ８−１（あるいは８−２）
から演算波形データを読み出し、これを各発音チャンネ
ル毎に累算して波形形成する処理を担っており、特に、
合成比率の変化に応じて波形メモリ８−１，８−２から
の読み出しを一方側から他方側へ切り替える際に、一方
側から読み出す波形をフェードアウトさせ、他方側から
読み出す波形をフェードインさせる、所謂クロスフェー
ドを行うことを特徴とする。以下、こうした処理を実現
するタイマインタラプト処理ルーチンについて詳述す
る。

【００５１】まず、割込みタイミングになると、ＣＰＵ
３は割込みマスクを解除して図１１に示すタイマインタ
ラプト処理ルーチンを実行し、ステップＳＦ１に処理を
進めてポインタレジスタｉに格納される発音チャンネル
番号ｉと、波形累算値を格納するレジスタＯＵＴとを共
にゼロリセットして初期化する。次いで、ステップＳＦ
２に進むと、フラグＯＮＦ（ｉ）が「１」か否か、つま
り、発音チャンネル番号ｉが発音状態にあるかどうかを
判断する。ここで、消音状態であれば、判断結果は「Ｎ
Ｏ」となり、図１４に示すステップＳＦ３に処理を進め
て発音チャンネル番号ｉを１インクリメントして歩進さ
せ、続くステップＳＦ４ではこの歩進された発音チャン
ネル番号ｉが「８」であるか、すなわち、全ての発音チ
ャンネルについて発音の有無を検索する発音チャンネル
サーチが一巡したかどうかを判断する。そして、発音チ
ャンネルサーチが一巡し終えた場合には、判断結果が
「ＹＥＳ」となり、本ルーチンを完了させるが、発音チ
ャンネルサーチの途中であると、ここでの判断結果は
「ＮＯ」となり、再び上述したステップＳＦ２（図１１
参照）に処理を戻して発音チャンネルサーチを続ける。

【００５２】そして、ステップＳＦ２において発音状態
にあるチャンネルが見つかると、判断結果が「ＹＥＳ」
となり、ＣＰＵ３はステップＳＦ５に処理を進め、アド
レスレジスタＡＤＤ（ｉ）に格納される読み出し開始ア
ドレスＳＴＡＲＴ ＡＤＤＲＥＳＳを、レジスタＰＩＴ
ＣＨ（ｉ）に格納される鍵番号ｎに従って歩進させ、読
み出しアドレスを発生する。なお、上記アドレスレジス
タＡＤＤ（ｉ）には、後述する音源９側処理（発音処理
ルーチン）にて読み出し開始アドレスＳＴＡＲＴ ＡＤ
ＤＲＥＳＳがセットされるようになっている。

【００５３】こうして、ピッチ（音高）に応じた読み出
しアドレス（以下、読み出しアドレスＡＤＤ（ｉ）と記
す）が生成されると、ＣＰＵ３はステップＳＦ６に処理
を進め、読み出しアドレスＡＤＤ（ｉ）が終端アドレス
ＥＮＤ ＡＤＤＲＥＳＳを超えたか否かを判断し、終端
アドレスＥＮＤ ＡＤＤＲＥＳＳを超えた場合には、次
のステップＳＦ７に進み、読み出しアドレスＡＤＤ
（ｉ）を読み出し開始アドレスＳＴＡＲＴ ＡＤＤＲＥ
ＳＳにリセットしてステップＳＦ８に処理を進めるが、
終端アドレスＥＮＤ ＡＤＤＲＥＳＳを超えていない時
にはアドレスリセットせずにステップＳＦ８に処理を進
める。ステップＳＦ８以降では、波形メモリ８−１，８
−２への波形転送状況に応じた読み出し形態、すなわ
ち、波形メモリ８−１，８−２の一方側から読み出した
波形をフェードアウトさせ、他方側から読み出した波形
をフェードインさせるクロスフェード読み出しを行う
か、あるいは波形メモリ８−１，８−２の一方側から読
み出した波形をそのままリリースさせるようになってお
り、以下、各ケース毎に動作説明する。

【００５４】（イ）フェードアウト処理 発音中に合成比率が変化し、これに応じて現在読み出し
中の波形メモリから他方側の波形メモリに切り替える場
合、後述する発音処理ルーチンによって現在読み出し中
にある演算波形データをフェードアウトさせるべくフラ
グＦＯＦ（ｉ）が「１」にセットされる。そして、フラ
グＦＯＦ（ｉ）が「１」になると、ステップＳＦ８の判
断結果が「ＹＥＳ」となり、ステップＳＦ９に処理を進
める。ステップＳＦ９では、フラグＡＷＡが「０」か否
か、つまり、波形メモリ８−１側への波形転送が完了し
ているかどうかを判断する。ここで、波形メモリ８−１
側への波形転送が完了していると、判断結果は「ＹＥ
Ｓ」となり、ステップＳＦ１０に処理を進め、読み出し
アドレスＡＤＤ（ｉ）に応じて波形メモリ８−１側から
演算波形データを読み出してレジスタＷＡ（ｉ）にスト
アするが、波形メモリ８−１側への波形転送が完了して
いない場合には、判断結果が「ＮＯ」となり、ステップ
ＳＦ１１に処理を進め、読み出しアドレスＡＤＤ（ｉ）
に応じて波形メモリ８−２側から演算波形データを読み
出す。

【００５５】そして、ステップＳＦ１２では、レジスタ
ＷＡ（ｉ）に格納された演算波形データについて、その
波形値レベルを時間経過に連れて滑らかに低減させるフ
ェードアウト処理を施す。次いで、ステップＳＦ１３に
進むと、このフェードアウト処理された演算波形データ
が「０」、つまり、消音レベルに達したかどうかを判断
し、消音レベルに達した場合には判断結果が「ＹＥＳ」
となり、ステップＳＦ１４に進み、フラグＦＯＦ（ｉ）
をゼロリセットした後、続くステップＳＦ１５にてフラ
グＯＮＦ（ｉ）をゼロリセットして消音状態を表わして
から、図１３に示すステップＳＦ１６に処理を進める。

【００５６】一方、ステップＳＦ１３にて演算波形デー
タが消音レベルに達していない場合には、判断結果が
「ＮＯ」となり、ステップＳＦ１６（図１３参照）に処
理を進める。ステップＳＦ１６では、レジスタＷＡ
（ｉ）に格納される演算波形データをレジスタＯＵＴに
累算し、続くステップＳＦ１７では発音チャンネル番号
ｉを１インクリメントして歩進させる。次いで、ステッ
プＳＦ１８では、全ての発音チャンネルについて発音の
有無を検索する発音チャンネルサーチが一巡したかどう
かを判断し、発音チャンネルサーチの途中ならば、判断
結果は「ＮＯ」となり、前述したステップＳＦ２（図１
１参照）に処理を戻す。

【００５７】（ロ）フェードイン処理 こうして、現在発音中にある読み出し波形についてのフ
ェードアウト処理が完了すると、フラグＦＯＦ（ｉ）が
ゼロリセットされ、これにより上述したステップＳＦ８
（図１１参照）の判断結果が「ＮＯ」となり、図１２に
示すステップＳＦ１９に処理を進める。ステップＳＦ１
９ではフラグＦＩＦ（ｉ）が「１」であるか否かを判断
するが、この場合、後述する発音処理ルーチンによって
フラグＦＩＦ（ｉ）が「１」にセットされるから、判断
結果は「ＹＥＳ」となり、ステップＳＦ２０に処理を進
める。ステップＳＦ２０では、フラグＡＷＡが「１」か
否か、つまり、波形メモリ８−２側への波形転送が完了
しているかどうかを判断する。ここで、波形メモリ８−
２側への波形転送が完了していると、判断結果は「ＹＥ
Ｓ」となり、ステップＳＦ２１に処理を進め、読み出し
アドレスＡＤＤ（ｉ）に応じて波形メモリ８−２側から
演算波形データを読み出してレジスタＷＡ（ｉ）にスト
アするが、波形メモリ８−２側への波形転送が完了して
いない場合には、判断結果が「ＮＯ」となり、ステップ
ＳＦ２２に処理を進め、読み出しアドレスＡＤＤ（ｉ）
に応じて波形メモリ８−１側から演算波形データを読み
出す。

【００５８】そして、ステップＳＦ２３では、レジスタ
ＷＡ（ｉ）に格納された演算波形データについて、その
波形値レベルを時間経過に連れて緩やかに増加させるフ
ェードイン処理を施す。次いで、ステップＳＦ２４で
は、このフェードイン処理が完了したか否かを判断し、
完了していなければ、判断結果は「ＮＯ」となり、前述
したステップＳＦ１６（図１３参照）に処理を進める。
一方、フェードイン処理が完了すると、判断結果は「Ｙ
ＥＳ」となり、ステップＳＦ２５に処理を進めてフラグ
ＦＩＦ（ｉ）をゼロリセットしてから前述したステップ
ＳＦ１６に処理を進める。そして、ステップＳＦ１６で
は、レジスタＷＡ（ｉ）に格納される演算波形データを
レジスタＯＵＴに累算し、続くステップＳＦ１７では発
音チャンネル番号ｉを１インクリメントして歩進させ
る。次いで、ステップＳＦ１８では、全ての発音チャン
ネルについて発音の有無を検索する発音チャンネルサー
チが一巡したかどうかを判断し、発音チャンネルサーチ
が一巡し終えたならば、判断結果は「ＹＥＳ」となり、
ステップＳＦ２６に進む。

【００５９】そして、ステップＳＦ２６に進むと、ＣＰ
Ｕ３は発音チャンネル番号ｉをゼロリセットし、続くス
テップＳＦ２７では、この発音チャンネル番号ｉに対応
するフラグＦＩＦ（ｉ）およびフラグＦＯＦ（ｉ）が共
に「０」であるか、すなわち、上述したフェードアウト
処理とフェードイン処理とにより施されるクロスフェー
ドが完了したかどうかを判断する。そして、クロスフェ
ード中であると、判断結果は「ＮＯ」となり、一旦、本
ルーチンを完了させるが、クロスフェード完了したなら
ば、判断結果が「ＹＥＳ」となり、次のステップＳＦ２
８に処理を進め、発音チャンネル番号ｉを歩進させる。

【００６０】次いで、ステップＳＦ２９では、全ての発
音チャンネルについてクロスフェード完了の有無を調べ
終えたかどうかを判断する。そして、その途中である
と、ここでの判断結果は「ＮＯ」となり、上記ステップ
ＳＦ２７に処理を戻すが、調べ終えた場合には判断結果
が「ＹＥＳ」となり、ステップＳＦ３０に進む。そし
て、ステップＳＦ３０では、フラグＡＷＡが「１」、つ
まり、波形メモリ８−２側への波形転送が完了したかど
うかを判断し、波形転送が完了していれば、ステップＳ
Ｆ３１に進み、フラグＲＦ１をゼロリセットし、一方、
波形転送が完了していなければ、ステップＳＦ３２に進
み、フラグＲＦ２をゼロリセットして本ルーチンを完了
させる。

【００６１】（ハ）リリース処理 さて、発音中に合成比率が変化せず、波形メモリ８−
１，８−２の切り替えを必要としない場合には、フラグ
ＦＯＦ（ｉ）およびフラグＦＩＦ（ｉ）は共に「０」に
セットされているので、上述したステップＳＦ８，ＳＦ
１９の各判断結果は「ＮＯ」となり、図１２に示すステ
ップＳＦ３３に処理を進める。ステップＳＦ３３では、
フラグＲＦ１が「１」か否か、つまり、波形メモリ８−
１側が読み出し対象に設定されているかどうかを判断す
る。ここで、波形メモリ８−１側が読み出し対象に設定
されていれば、判断結果は「ＹＥＳ」となり、次のステ
ップＳＦ３４に処理を進め、読み出しアドレスＡＤＤ
（ｉ）に応じて波形メモリ８−１から演算波形データを
読み出してレジスタＷＡ（ｉ）にストアする。

【００６２】一方、波形メモリ８−１側が読み出し対象
に設定されていない場合には、上記ステップＳＦ３３の
判断結果が「ＮＯ」となり、ステップＳＦ３５に進み、
波形メモリ８−２側が読み出し対象に設定されているか
否かを判断する。そして、波形メモリ８−２側が読み出
し対象に設定されているならば、ここでの判断結果は
「ＹＥＳ」となり、ステップＳＦ３６に処理を進め、読
み出しアドレスＡＤＤ（ｉ）に応じて波形メモリ８−２
から演算波形データを読み出してレジスタＷＡ（ｉ）に
ストアする。

【００６３】こうして、読み出し対象とされた波形メモ
リ８−１（あるいは波形メモリ８−２）から演算波形デ
ータが読み出されると、ＣＰＵ３はステップＳＦ３７に
進み、フラグＲＥＬＦ（ｉ）が「１」、つまり、発音チ
ャンネル番号ｉの消音に対応したリリース指示が音源９
側から出されているかどうかを判断する。ここで、リリ
ース指示が出されていれば、判断結果が「ＹＥＳ」とな
り、次のステップＳＦ３８にてレジスタＷＡ（ｉ）に格
納される演算波形データについてリリース処理を施す。
そしてこの後、図１４に示すステップＳＦ３９に進み、
レジスタＷＡ（ｉ）に格納される演算波形データの波形
値が「０」以下、すなわち、リリースし終えたかどうか
を判断する。

【００６４】ここで、演算波形データがリリースし終え
ていない場合には、判断結果が「ＮＯ」となり、ステッ
プＳＦ４２に処理を進め、レジスタＷＡ（ｉ）に格納さ
れる演算波形データをレジスタＯＵＴに累算し、この
後、前述したステップＳＦ３以降に処理を進める。な
お、リリース指示が出されず、上述したステップＳＦ３
７の判断結果が「ＮＯ」となる場合も、同様にステップ
ＳＦ４２にて演算波形データをレジスタＯＵＴに累算し
た後、ステップＳＦ３以降に処理を進める。一方、レジ
スタＷＡ（ｉ）に格納される演算波形データの波形値が
「０」以下となり、リリースし終えた場合には、上記ス
テップＳＦ３９の判断結果が「ＹＥＳ」となり、ステッ
プＳＦ４０に処理を進め、フラグＯＮＦ（ｉ）をゼロリ
セットして消音状態に設定し、続くステップＳＦ４１で
は、フラグＲＥＬＦ（ｉ）をゼロリセットしてリリース
完了状態を設定する。そして、この後、上述したステッ
プＳＦ４２に進み、演算波形データをレジスタＯＵＴに
累算した後、ステップＳＦ３以降に処理を進める。

【００６５】（２）音源９側動作（発音処理ルーチンの
動作） 次に、音源９側動作として図１５〜図１６を参照して発
音処理ルーチンの動作について説明する。前述したＣＰ
Ｕ３側動作と同様、電源投入と共に音源９では本ルーチ
ンを実行してステップＳＧ１に処理を進め、同時発音チ
ャンネル数をカウントするレジスタｍをゼロリセットし
て初期化する。次いで、ステップＳＧ２では、ＣＰＵ３
側からのイベントを受信したか否かを判断する。以下、
ＣＰＵ３側からイベントを受信した場合と、合成比率の
変化に対応した変更データを受信した場合とに分けて動
作説明して行く。

【００６６】イベント受信時の動作 ＣＰＵ３側からのイベントを受信すると、ステップＳＧ
２の判断結果は「ＹＥＳ」となり、ステップＳＧ３以降
に進み、受信したイベント内容に応じた処理を実行す
る。以下、オンイベント受信時の動作とオフイベント受
信時の動作とに分けて説明する。 （イ）オンイベント受信時の動作 押鍵操作に対応したオンイベントを受信した場合には、
ステップＳＧ３の判断結果が「ＹＥＳ」となり、ステッ
プＳＧ４に処理を進め、レジスタｊに格納される発音チ
ャンネル番号ｊをゼロリセットする。次いで、ステップ
ＳＧ５では、フラグＯＮ（ｊ）が「０」、つまり、発音
チャンネル番号ｊが消音状態にあるかどうかを判断す
る。ここで、発音中であると、判断結果は「ＮＯ」とな
り、消音状態にある空きチャンネルを探すべくステップ
ＳＧ１０に処理を進めて発音チャンネル番号ｊを歩進さ
せるが、消音状態となる空きチャンネルであれば、判断
結果が「ＹＥＳ」となり、次のステップＳＧ６に処理を
進める。

【００６７】ステップＳＧ６では、検索した空きチャン
ネルに新たな発音を割当てるべくフラグＯＮ（ｊ）に
「１」をセットし、続くステップＳＧ７では前述した鍵
盤処理ルーチン（図７参照）にて発音レジスタＮＯＴＥ
（ＣＨ）にストアされた鍵番号ｎをレジスタＰＩＴＣＨ
（ｊ）にセットする。次いで、ステップＳＧ８では、読
み出し開始アドレスＳＴＡＲＴ ＡＤＤＲＥＳＳをレジ
スタＡＤＤ（ｊ）にセットする。この後、ステップＳＧ
９に進み、同時発音チャンネル数ｍを１インクリメント
して歩進させる。

【００６８】こうして、オンイベントに対応した新たな
発音割当てが完了すると、音源９ではステップＳＧ１０
に処理を進め、空きチャンネルを探すべく発音チャンネ
ル番号ｊを歩進させ、続くステップＳＧ１１では、同時
発音チャンネル数ｍが「４」もしくは発音チャンネル番
号ｊが「８」のいずれかに達したか否か、すなわち、さ
らなる発音割当てが可能な状態にあるかどうかを判断す
る。そして、いずれの条件にも合致せず、さらなる発音
割当てが可能な場合には、判断結果が「ＮＯ」となり、
上述したステップＳＧ４に処理を戻すが、一方、さらな
る発音割当てが不可能な場合には、判断結果が「ＹＥ
Ｓ」となり後述するステップＳＧ１９に処理を進める。

【００６９】（ロ）オフイベント受信時の動作 さて、一方、押鍵操作に対応したオフイベントを受信す
ると、前述したステップＳＧ３の判断結果が「ＮＯ」と
なり、ステップＳＧ１２に処理を進め、発音チャンネル
番号ｊをゼロリセットした後、次のステップＳＧ１３で
は、フラグＯＮ（ｊ）が「１」、つまり、発音チャンネ
ル番号ｊが発音状態にあるかどうかを判断する。ここ
で、消音状態であれば、判断結果は「ＮＯ」となり、発
音中のチャンネルを探すべくステップＳＧ１７に処理を
進めて発音チャンネル番号ｊを歩進させるが、発音中の
チャンネルならば、判断結果が「ＹＥＳ」となり、次の
ステップＳＧ１４に処理を進める。

【００７０】そして、ステップＳＧ１４ではレジスタＰ
ＩＴＣＨ（ｊ）に格納される鍵番号ｎと、発音レジスタ
ＮＯＴＥ（ＣＨ）にストアされた鍵番号ｎとが同一であ
るか、つまり、消音すべき発音チャンネルであるかどう
かを判断する。ここで、消音すべき発音チャンネルであ
ると、判断結果は「ＹＥＳ」となり、次のステップＳＧ
１５に処理を進め、フラグＲＥＬＦ（ｊ）に「１」をセ
ットしてＣＰＵ３側にリリース指示した後、ステップＳ
Ｇ１６に進む。一方、消音すべき発音チャンネルでない
場合には、上記ステップＳＧ１４の判断結果が「ＮＯ」
となり、ステップＳＧ１７に処理を進める。

【００７１】ステップＳＧ１６では、消音に応じて同時
発音チャンネル数ｍを１デクリメントし、続くステップ
ＳＧ１７では発音中のチャンネルを探すべく発音チャン
ネル番号ｊを歩進させた後、ステップＳＧ１８に進み、
発音チャンネル番号ｊが「８」に達したか否か、つま
り、全ての発音チャンネルについて発音状態にあるかど
うかを判断する発音検索が完了したかどうかを判断す
る。そして、発音検索が完了した時には、ここでの判断
結果が「ＹＥＳ」となり、後述するステップＳＧ１９に
処理を進める。一方、発音検索が完了していなければ、
判断結果は「ＮＯ」となり、上述したステップＳＧ１２
に処理を戻して発音検索を続ける。

【００７２】変更データ受信時の動作 次に、ＣＰＵ３から変更データを受信した場合、すなわ
ち、合成比率の変化に対応した変更データがＣＰＵ３側
から供給されると、音源９では前述したステップＳＧ２
を介して図１６に示すステップＳＧ１９に処理を進め、
ここでの判断結果が「ＹＥＳ」となり、ステップＳＧ２
０に進む。ステップＳＧ２０では、発音チャンネル番号
ｊをゼロリセットした後、続くステップＳＧ２１〜ＳＧ
２３では発音チャンネル番号ｊを歩進させながら発音中
のチャンネルを検索する。そして、発音中のチャンネル
が検索された場合、つまり、フラグＯＮ（ｊ）が「１」
となる発音チャンネルが見つかると、ステップＳＧ２１
の判断結果が「ＹＥＳ」となり、ステップＳＧ２４に進
み、その発音チャンネルにアサインされるフラグＦＯＦ
（ｊ）に「１」をセットし、ＣＰＵ３側に発音チャンネ
ル番号ｊの発音チャンネルから発音中の楽音、つまり、
変更データ以前の発音をフェードアウトさせるよう指示
する。

【００７３】次いで、ステップＳＧ２５〜ＳＧ３１で
は、合成比率の変化に対応した変更データをフェードイ
ンさせるよう指示する。すなわち、まずステップＳＧ２
５にて発音チャンネル番号ｋをゼロリセットし、続くス
テップＳＧ２６では発音チャンネル番号ｋが消音状態に
あるか否かを判断する。そして、消音状態でなければ、
判断結果が「ＮＯ」となり、ステップＳＧ３０に処理を
進めて発音チャンネル番号ｋを歩進させる。そしてこの
後、ステップＳＧ３１にて全てのチャンネルについて消
音検索し終えたかどうかを判断する。消音検索の途中で
あると、判断結果は「ＮＯ」となり、上述したステップ
ＳＧ２６に処理を戻す。

【００７４】そして、ステップＳＧ２６にて消音状態に
ある発音チャンネルが見つかると、判断結果が「ＹＥ
Ｓ」となり、次のステップＳＧ２７にてフラグＦＩＦ
（ｋ）を「１」にセットしてＣＰＵ３側にフェードイン
指示を与える。この後、フェードアウトさせた発音をフ
ェードインに引継ぐ為、レジスタＰＩＴＣＨ（ｊ）に格
納されている鍵番号ｎをレジスタＰＩＴＣＨ（ｋ）にス
トアし直す。続いて、ステップＳＧ２９では、アドレス
レジスタＡＤＤ（ｋ）に変更データを読み出す為の読み
出し開始アドレスＳＴＡＲＴ ＡＤＤＲＥＳＳをセット
した後、上述したステップＳＧ３０に処理を進める。

【００７５】以上のように、本実施例では、予め各要素
波形データ毎に現在合成比率を乗算し、それら乗算結果
を累算して形成した演算波形データを演算波形メモリに
格納しておき、各要素波形データに対応して設けられた
スライド操作子のいずれかが操作されたら、その操作に
応じて合成比率が変化した要素波形データについて、変
化した合成比率（目標合成比率）と現在合成比率とその
変化差分を乗算し、この乗算結果を演算波形メモリに記
憶済みの演算波形データに加算するようにしたので、合
成比率が変化していない要素波形データについては波形
演算の対象から除外できる。したがって、合成比率が変
化していない要素波形データについても全て加算し直す
という無駄な演算プロセスを回避して演算量を縮小し得
る為、ＣＰＵ３側の負荷軽減を達成でき、その結果、取
り扱う要素波形データの種類を増やしたり、時間的変化
のある要素波形データを使用可能になるから、各様な音
色の波形を合成することができる。

【００７６】また、本実施例では、スライダ操作に応じ
て合成比率が変化した場合、それに応じて新たに波形合
成された演算波形データ（変更データ）が、２系統の波
形メモリ８−１，８−２の内の一方側を読み出している
最中に他方側へ転送されるようにし、例えば、合成比率
が変化する以前の演算波形データ（旧データ）が波形メ
モリ８−１から読み出されている時に、合成比率の変化
に応じて新たに波形合成された変更データが波形メモリ
８−２に転送された場合、波形メモリ８−１側から読み
出される旧データをフェードアウトさせつつ、波形メモ
リ８−２側から読み出される変更データをフェードイン
させる、所謂クロスフェード読み出しを行うようにした
ので、メモリ切り替え時の波形不連続によるノイズ発生
を抑止することができる。さらに、この実施例では、各
要素波形データ毎に合成比率を個別に調整し得るように
対応するスライダ操作子７ａや変換テーブルＴＢＬを設
けたので、合成される波形の音色変化を多様化すること
も可能になっている。

【００７７】

【発明の効果】請求項１記載の波形合成装置および請求
項２記載の波形合成方法によれば、現在合成比率を各要
素波形にそれぞれ乗算し、それら乗算結果を累算してな
る演算波形を形成して演算波形記憶手段に格納してお
き、新たな合成比率が設定された要素波形についての
み、その新たに設定された合成比率と前記現在合成比率
との変化差分を乗算し、その乗算結果を前記演算波形記
憶手段に格納済みの演算波形に加算するので、合成比率
が変化していない要素波形データについては波形演算の
対象から除外でき、これ故、合成比率が変化していない
要素波形データについても全て加算し直すという無駄な
演算プロセスを回避して演算量を縮小し得る結果、ＣＰ
Ｕの負荷軽減を達成でき、したがって、取り扱う要素波
形データの種類を増やしたり、時間的変化のある要素波
形データを使用可能になる為、各様な音色の波形を合成
することができる。また、請求項３記載の波形合成装置
および請求項４記載の波形合成方法によれば、２系統の
波形記憶手段の内、一方側の波形記憶手段に転送済みの
演算波形を読み出して楽音形成する際に、合成比率の変
化に対応して新演算波形が形成された場合、一方側の波
形記憶手段から読み出した合成比率変化前の旧演算波形
をフェードアウトさせつつ、他方側の波形記憶手段に転
送された合成比率変化後の新演算波形を読み出してフェ
ードインさせ、新旧両演算波形をクロスフェードさせて
楽音形成するので、波形不連続に起因するノイズ発生を
抑止することが可能になる。さらに、請求項５記載の波
形合成装置によれば、各要素波形毎に合成比率を個別に
設定し得るようにしたので、合成される波形の音色変化
を多様化することができる。

【図面の簡単な説明】

【図１】本発明による実施例の全体構成を示すブロック
図である。

【図２】要素波形データＷ０〜Ｗ７の一例を示す波形図
である。

【図３】波形合成機能の構成を示すブロック図である。

【図４】変換テーブルＴＢＬ０〜ＴＢＬ７の各変換特性
の一例を示す図である。

【図５】メインルーチンの動作を示すフローチャートで
ある。

【図６】スイッチ処理ルーチンの動作を示すフローチャ
ートである。

【図７】鍵盤処理ルーチンの動作を示すフローチャート
である。

【図８】鍵盤処理ルーチンの動作を示すフローチャート
である。

【図９】波形演算処理ルーチンの動作を示すフローチャ
ートである。

【図１０】波形転送処理ルーチンの動作を示すフローチ
ャートである。

【図１１】タイマインタラプト処理ルーチンの動作を示
すフローチャートである。

【図１２】タイマインタラプト処理ルーチンの動作を示
すフローチャートである。

【図１３】タイマインタラプト処理ルーチンの動作を示
すフローチャートである。

【図１４】タイマインタラプト処理ルーチンの動作を示
すフローチャートである。

【図１５】音源９側の発音処理ルーチンの動作を示すフ
ローチャートである。

【図１６】音源９側の発音処理ルーチンの動作を示すフ
ローチャートである。

【符号の説明】

１ パネルスイッチ群 ２ 鍵盤 ３ ＣＰＵ（第１および第２の波形形成手段、波形転送
手段、楽音形成手段） ４ ＲＯＭ（要素波形記憶手段、比率設定手段） ５ ＲＡＭ（演算波形記憶手段） ６ 表示部 ７ スライダ操作子群（比率設定手段 ８ 波形メモリ（２系統の波形記憶手段） ９ 音源（楽音形成手段） １０ サウンドシステム

Claims (5)

【特許請求の範囲】
1. 【請求項１】 波形属性が異なる複数の要素波形を記憶
   する要素波形記憶手段と、 前記各要素波形毎の合成比率を設定する比率設定手段
   と、 この比率設定手段によって設定される現在合成比率を、
   前記要素波形記憶手段から読み出した各要素波形にそれ
   ぞれ乗算し、それら乗算結果を累算してなる演算波形を
   形成して演算波形記憶手段に格納する第１の波形形成手
   段と、 前記比率設定手段にて新たな合成比率が設定された要素
   波形についてのみ、新たに設定された合成比率と前記現
   在合成比率とその変化差分を乗算し、その乗算結果を前
   記演算波形記憶手段に格納済みの演算波形に加算する第
   ２の波形形成手段とを具備することを特徴とする波形合
   成装置。
2. 【請求項２】 複数の要素波形毎の合成比率を設定する
   比率設定過程と、 この比率設定過程にて設定された現在合成比率を各要素
   波形にそれぞれ乗算し、それら乗算結果を累算してなる
   演算波形を形成して演算波形記憶手段に格納する第１の
   波形形成過程と、 前記比率設定過程にて新たな合成比率が設定された要素
   波形についてのみ、新たに設定された合成比率と前記現
   在合成比率との変化差分を乗算し、その乗算結果を前記
   演算波形記憶手段に格納済みの演算波形に加算する第２
   の波形形成過程とを具備することを特徴とする波形合成
   方法。
3. 【請求項３】 請求項１記載の波形合成装置において、
   さらに、 前記演算波形記憶手段に格納される演算波形を、少なく
   とも２系統の波形記憶手段のいずれかに転送する波形転
   送手段と、 前記２系統の波形記憶手段の内、一方側の波形記憶手段
   に転送済みの演算波形を読み出して楽音形成する際に、
   前記第２の波形形成手段にて合成比率の変化に応じて新
   演算波形が形成された場合、一方側の波形記憶手段から
   合成比率変化前の旧演算波形を読み出してフェードアウ
   トさせる一方、前記波形転送手段にて他方側の波形記憶
   手段に転送された合成比率変化後の新演算波形を読み出
   してフェードインさせ、新旧両演算波形をクロスフェー
   ドさせて楽音形成する楽音形成手段とを設けたことを特
   徴とする波形合成装置。
4. 【請求項４】 上記請求項２記載の波形合成方法におい
   て、さらに、 前記演算波形記憶手段に格納される演算波形を、少なく
   とも２系統の波形記憶手段のいずれかに転送する波形転
   送過程と、 前記２系統の波形記憶手段の内、一方側の波形記憶手段
   に転送済みの演算波形を読み出して楽音形成する際に、
   前記第２の波形形成過程にて合成比率の変化に対応して
   新演算波形が形成された場合、一方側の波形記憶手段か
   ら読み出した合成比率変化前の旧演算波形をフェードア
   ウトさせつつ、前記波形転送過程にて他方側の波形記憶
   手段に転送された合成比率変化後の新演算波形を読み出
   してフェードインさせ、新旧両演算波形をクロスフェー
   ドさせて楽音形成する楽音形成過程とを設けたことを特
   徴とする波形合成方法。
5. 【請求項５】 前記比率設定手段は、各要素波形毎に対
   応して設けられた操作子と、これら操作子の操作位置に
   対応した合成比率を発生する合成比率発生手段とから構
   成され、各要素波形毎に個々独立して合成比率を設定す
   ることを特徴とする請求項１記載の波形合成装置。