JP2000181366A

JP2000181366A - 表示装置

Info

Publication number: JP2000181366A
Application number: JP10359620A
Authority: JP
Inventors: Masaharu Shiotani; 雅治塩谷
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1998-12-17
Filing date: 1998-12-17
Publication date: 2000-06-30
Anticipated expiration: 2018-12-17
Also published as: JP3952618B2

Abstract

(57)【要約】【課題】有機ＥＬ表示装置において、ブラックマスク
を用いて黒を表現する際に、ブラックマスクが視認され
るのを防止する。【解決手段】有機ＥＬ表示装置の一画素には、三つの
第一〜第三ＥＬ素子１８、１９、２０が互いに離間した
状態で配置されている。また、第一〜第三ＥＬ素子１
８、１９、２０の各発光領域の周囲はブラックマスク２
５で覆われている。そして、一画素ｐに複数の発光領域
を互いに離間させて配置することにより、各発光領域間
に配置されるブラックマスク２５の幅を狭くすることが
できる。それによって、ブラックマスク２５の線幅を所
定の距離から人間に視認できない細いものとすることが
できる。すなわち、黒を表現するために、反射光の一部
を吸収するフィルタを用いずにブラックマスク２５を用
いるものとしても、ブラックマスク２５により表示が妨
げられることがない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ブラックマスクに
より黒を表現する自発光表示装置に関する。

【０００２】

【従来の技術】自発光素子を用いた表示装置としては、
エレクトロルミネッセンス（以下、ＥＬと称する）素子
を用いたもの、特に複数の有機ＥＬ素子を用いたＥＬ表
示装置が知られている。このＥＬ表示装置において
は、自発光するＥＬ素子により多色発光カラー表示も可
能であるが、ＥＬ表示装置の表示部においてＥＬ素子を
非発光状態としても、そのままでは、表示部のＥＬ素子
のカソード電極を含む各画素の構成要素が光りを反射す
るため、暗い色、特に黒を表現することが困難である。
そこで、このような自発光表示装置において、黒を表現
する（ブラックレベルを確保する）手法として、光の透
過率を制限するフィルタを表示装置の表示面に配置して
表示面を覆ってしまう手法（透過率制限法）が、最も一
般的に使用されている。

【０００３】すなわち、上述の手法によれば、表示装置
の表示部に当たる光は、フィルタを透過してＥＬ素子等
に当たって反射し、反射光が再びフィルタを透過するこ
とになり、フィルタの光透過率が低ければ、反射光が極
めて弱くなり、表示部に光りが吸収された状態となるこ
とで、黒を表現することができる。しかし、上述のよう
な手法は、技術的に容易であるが、フィルタの背面側に
配置されたＥＬ素子からの発光がフィルターを透過する
ことで、ＥＬ素子からの光りがフィルタに妨げられるこ
とになる。このようなフィルタとしては最もロスの少な
い円偏光フィルタでも表示光の大幅なロスが避けられな
いという課題がある。

【０００４】そして、このようなフィルタを用いた表示
装置においては、フィルタを透過した表示光を所望の輝
度とするために、自発光素子の輝度を高く設定する必要
があり、その分消費電力も高くなるので、フィルタによ
り黒を表現することが、低消費電力の表示装置を実現す
る際のネックになっている。以上のことから、低消費電
極の自発光表示装置において黒を表現するには、フィル
タを使わない方法を採用する必要がある。

【０００５】そして、フィルタを使わないで黒を表現す
る方法としては、図１７に示すように、画素の全面積に
対する発光源１の面積率（以下、開口率と称する）を大
幅に削減するとともに、空いた残面積に可視光の吸収率
が高い素材、すなわち、ブラックマスク２を配置するブ
ラックマスク開口率制限法がある。ブラックマスク２を
用いた場合には、図１７に示すように、ガラス基板４上
にブラックマスク２及びそれらの間隙に透明部材５を設
け、透明部材５上に発光源１が設けられた構造となり、
ブラックマスク２に当たった外光は、そのほとんどが吸
収され、反射光が僅かなものとなるとともに、発光源に
当たった外光は、その一部が反射することになるが、発
光源自体の開口率が少ないので、全体としての反射光は
僅かなものとなる。一方、発光源からの表示光３は、ほ
とんど妨げられることがなく、その多くを表示に利用す
ることができる。従って、ブラックマスク２を用いた黒
の表現は、低消費電力の表示装置を実現するのに原理的
に適している。

【０００６】

【発明が解決しようとする課題】ところで、ブラックマ
スクを用いた場合には、画素ピッチが有る程度長い場合
に、一つの画素の発光源から上記画素に隣接する画素の
発光源までのブラックマスクの幅が、人間の目に視認可
能な幅と成ってしまい、表示を行った場合に、ブラック
マスクが格子状に見えてしまうという課題があった。図
１８は、有機ＥＬ素子を用いた多色発光カラー表示装置
の表示部の一部を示す平面図である。この表示装置にお
いては、カラー配列が縦ストライプ、すなわち、各列毎
にＲＧＢ（赤、緑、青）の各色の画素ｐが繰り返して配
置された状態となっており、縦一列を見た場合には、各
画素ｐが全て同じ色の画素となっているとともに、横一
行を見た場合には、三つの画素ｐ毎にＲＧＢ一組とされ
ている。

【０００７】従って、横に三つ並んだ一組の画素ｐが、
表示される画像上において、一つの色を示すことにな
り、三つ並んだ一組の画素の形状がほぼ正方形となるよ
うになっているので、各画素は縦長の矩形状とされ、例
えば、その縦横比が略３：１とされている。そして、各
画素においては、ＥＬ素子の露出した発光領域６の周囲
をブラックマスク２が囲むように配置されるとともに、
発光領域６は、画素とほぼ同様の矩形状とされて、画素
の中央部に配置されている。

【０００８】そして、上記表示装置においては、画素ピ
ッチが１９８μｍとされており、上述のように矩形状の
画素の縦の長さが１９８μｍとされ、横の長さが６６μ
ｍとされている。そして、発光領域６のサイズは、縦の
長さが６２μｍ、横の長さが２０μｍとされている。従
って、縦方向の隣り合う発光領域６間に配置されたブラ
ックマスク２の幅が１３６μｍとなり、横方向に隣り合
う発光領域６間に配置されたブラックマスク２の幅が４
６μｍとなる。

【０００９】ここで、このようなディスプレイを携帯情
報機器に適用したときの視認者とディスプレイとの一般
的な視認距離を３００[ｍｍ]程度とすると、通常視認で
きる最小間隔は、９０μｍであり、縦方向の隣り合う発
光領域６間に配置されたブラックマスク２の線幅が１３
６μｍとされた場合に、少なくとも３０ｃｍの距離から
十分に視認できる線幅となる。一方、横方向に隣り合う
発光領域６間に配置されたブラックマスク２は、その線
幅が４６μｍなので、３０ｃｍの距離からは視認できな
い。

【００１０】従って、この表示装置においては、画像を
表示した際に横方向のストライブ（格子）状にブラック
マスク２が見えてしまうことになる。また、単色発光表
示の表示装置においては、上述のカラーの表示装置の横
に並んだ三つの画素が一つの画素となるので、この場合
には、横方向に隣り合う発光領域６間に配置されたブラ
ックマスクの幅も広くなり、画像を表示した際に縦横の
格子状にブラックマスク２が見えてしまうことになる。

【００１１】本発明は上記事情に鑑みてなされたもので
あり、ブラックマスクを用いて黒を表現することで消費
電力の低減を図るとともに、表示中にブラックマスクが
視認されるのを抑制することができ、また、さらに消費
電力の低減を図ることができる表示装置を提供すること
を目的とする。

【００１２】

【課題を解決するための手段】本発明の請求項１記載の
表示装置は、各画素毎に、それぞれ、表示を同時に制御
される複数の表示領域が互いに離間した状態で配置され
ることを特徴とする。

【００１３】上記構成によれば、画素ピッチがある程度
長く、かつ、表示領域の開口率、すなわち、最も暗い輝
度階調をより暗くしてコントラスト比を高くするために
画素の全面積に対する発光領域の面積率を極めて小さく
設定した場合に、隣り合う表示領域間に配置されるスペ
ース（例えば遮光膜）の幅が長くなり、遮光膜が視認可
能な幅となってしまうような場合に、各画素に複数の表
示領域を互いに離間して配置すること、すなわち、各画
素内に複数の表示領域を分散して配置することにより、
各表示領域間の幅を狭くすることができるので、遮光膜
の幅を狭くして、遮光膜が視認される状態となるのを抑
制することができる。

【００１４】なお、一つの自発光素子を備えるととも
に、一画素内の遮光膜に複数の開口を設け、これらの開
口から自発光素子がそれぞれ露出するようにすれば、一
画素内に複数の表示領域を設けることも可能であり、こ
れによって遮光膜が視認される状態となるようにするこ
とが可能であるが、消費電力を考慮した場合に、自発光
素子の多くの部分が遮光膜と重なった状態となるような
構成は好ましくなく、一画素に複数の表示領域に対応す
る複数の自発光素子を配置することが好ましい。

【００１５】また、上記自発光素子とは、例えば、有機
ＥＬ素子であるが、自発光素子が有機ＥＬ素子でなくと
も、上述の効果を奏することが可能であり、自発光素子
として機能するものであれば、本発明に用いることがで
きる。また、遮光膜は、可視光を反射しずらい素材、す
なわち、可視光吸収の高い素材からなるものであれば黒
色でなくてもよい。また、一画素内の複数の表示領域
は、互いに離間するとともに、少なくとも一部の表示領
域が画素の中央部ではなく、隣接する画素に近接する位
置、すなわち、画素の周縁部に配置され、隣接する画素
の表示領域に近づくように配置されていることが好まし
い。

【００１６】本発明の請求項３記載の表示装置は、請求
項１又は２に記載の表示装置において、前記複数の表示
領域の離間距離は９０μｍより短いことを特徴とする。
このため空間周波数の観点から複数の表示領域間のスペ
ースを視認しにくくなり、良好な表示特性を得ることが
できる。本発明の請求項４記載の表示装置は、請求項１
乃至３に記載の表示装置において、前記複数の表示領域
は等間隔に離間されていることを特徴とする。このた
め、表示領域間のスペースの距離を最も効率的に短くす
ることができる。本発明の請求項５記載の表示装置は、
請求項１乃至４に記載の表示装置において、各画素の前
記複数の表示領域にそれぞれ複数の自発光素子が設けら
れ、かつ、前記複数の自発光素子が、各画素毎に設けら
れたアクティブ素子により発光を制御されるとともに、
前記複数の自発光素子が上記アクティブ素子に直列に接
続されていることを特徴とする。

【００１７】上記構成によれば、請求項１記載の構成と
同様の効果を奏するとともに、自発光素子が電流を流す
ことにより発光するものである場合に、一画素に複数個
の自発光素子を備えることにより、各自発光素子に流れ
る電流の値を低くしても、一個の自発光素子に高い値の
電流を流した場合と同様の輝度を得ることができる。こ
れにより、複数個の自発光素子を電気的に直列にアクテ
ィブ素子に接続するものとした場合には、複数個の自然
発光素子を合わせた輝度レベルと同じ輝度レベルの一個
の自然発光素子をアクティブ素子に接続した場合に比較
して、アクティブ素子を流れる電流の値を低くすること
ができるので、アクティブ素子における損失電力を低減
することができる。従って、上述のような構成とするこ
とにより、アクティブ素子における損失電力を低減して
自発光表示装置全体の消費電力の低減を図ることができ
る。

【００１８】なお、上記自発光素子には、上述のよう
に、例えば、有機ＥＬ素子があるが、アクティブ素子に
より流れる電流を制御することで発光を制御することが
できる自発光素子であれば、有機ＥＬ素子以外であって
も良い。また、上記アクティブ素子は、例えば、ＴＦＴ
であるが、上記有機ＥＬ素子は、電流が流れている間だ
け発光し、アクティブ素子は基本的に外部からデータと
なる信号が入力された間だけ電流を出力するので、一フ
レーム分の表示データを各画素のアクティブ素子に入力
している間、所定期間だけ自発光素子が発光状態を保て
るように。データ信号が入力され終わった後も僅かな時
間だけ、ＥＬ素子に電流が流れるようになった機構を有
する必要がある。また、アクティブ素子として、入力さ
れたデータ信号を記憶するメモリ性を有するダブルゲー
トメモリ薄膜トランジスタ（以後、ＤＧメモリＴＦＴと
称する）のような素子を用いた場合には、記憶されたデ
ータに基づいて１フレーム分の時間の間に多数回、ＥＬ
素子を光らせるようにして、１フレーム分の間ほぼ連続
した表示を行うものとしても良い。

【００１９】本発明の請求項６記載の表示装置は、請求
項５記載の表示装置において、上記アクティブ素子がメ
モリ性を有するトランジスタであることを特徴とする。
上記構成によれば、メモリ性を有するトランジスタを用
いることにより、例えば、一回、自発光素子を発光させ
るか否かを示すデータの信号が書き込まれたメモリ性を
有するトランジスタにおいて、各画素のアクティブ素子
に順次データを出力する間に、発光を示すデータを記憶
したアクティブ素子に接続された発光素子を多数回発光
させるようにすることができ、単位時間当たりの発光回
数を多くすることにより、連続した状態に視認させるこ
とができる表示を行うことができる。

【００２０】すなわち、電流が流れている間だけ発光す
る自発光素子と、データ信号が入力している間だけ電流
を出力するアクティブ素子を用いて、自発光素子を駆動
する場合には、例えば、二個のトランジスタと付加容量
とを用いて、アクティブ素子に信号が入力し終わった後
も所定時間だけ自発光素子が発光し続けるようにする必
要があったが、上述のメモリ性を有するトランジスタを
用いた場合には、一つのアクティブ素子を用いて、自発
光素子を駆動することができるので、各画素において二
つのトランジスタを用いた場合よりも、自発光表示装置
の構成を簡略化することができる。

【００２１】

【発明の実施の形態】以下に、本発明の実施の形態の第
一例の表示装置を図面を参照して説明する。図１は第一
例の自発光表示装置の一画素の構成を説明するための回
路図であり、図２は表示装置の一画素のカソードを除く
平面構造を示すものであり、図３は上記一画素の断面構
造を示すものであり、図４は表示装置の表示画面の一部
を示すものである。

【００２２】なお、第一例の表示装置は、本発明を有機
ＥＬ表示装置に応用したものであり、図１〜３に示され
るような画素ｐが、その一部を図４に示すように、マト
リクス状に多数整列された状態で配設されることにより
表示装置の表示部分が構成されるものである。そして、
表示装置の表示部分の各画素ｐのアクティブ素子に信号
を出力するためのドライバや電源等が接続されることに
より画像が表示可能なものであり、単色発光表示、多色
発光カラー表示が可能な画像表示装置とすることができ
る。

【００２３】図１に示すように、第一例の自発光表示装
置の一画素ｐにおいては、選択ライン１１（ゲートライ
ン）にゲート電極１３ａが接続され、データライン１２
（ドレインライン）にドレイン電極１３ｂが接続された
選択トランジスタ１３と、該選択トランジスタ１３のソ
ース電極１３ｃにゲート電極１４ａを接続され、ドレイ
ン電極１４ｂにＥＬ用電源から電圧が供給されるＥＬ電
源ライン１５が接続された駆動トランジスタ１４とを備
えている。また、選択トランジスタ１３のソース電極
１３ｃと駆動トランジスタ１４のゲート電極１４ａとを
繋ぐ接続ライン１６には付加容量１７が設けられてい
る。

【００２４】そして、第一例においては、駆動トランジ
スタ１４のソース電極１４ｃに第一ＥＬ素子１８と、第
二ＥＬ素子１９と、第三ＥＬ素子２０とが並列に接続さ
れている。また、第一〜第三ＥＬ素子１８，１９，２０
のアノード２２（図２，３に図示）が駆動トランジスタ
１４のソース電極１４ｃに接続され、カソード２３（図
３に図示）が接地されている。そして、図２及び図３の
一画素ｐの平面構造及び断面構造を参照して、一画素ｐ
の構造をより具体的に説明すると、例えば、図２に示す
ように、画素ｐの横の各行毎に選択ライン１１が左右に
延在して配置され、画素ｐの縦の各列毎にデータライン
１２が上下に延在して配置されている。また、画素ｐの
縦の列毎にＥＬ用の電源に接続されたＥＬ電源ライン１
５が上下に延在して配置されている。

【００２５】そして、上述のように選択トランジスタ１
３のドレイン電極１３ｂがデータライン１２に接続さ
れ、選択トランジスタ１３のゲート電極１３ａが選択ラ
イン１１に接続されている。また、選択トランジスタ１
３のソース電極１３ｃは、接続ライン１６を介して駆動
トランジスタ１４に接続されている。また、接続ライン
１６には、付加容量１７が設けられており、該付加容量
１７は、ＥＬ電源ライン１５に沿った接続ライン１６と
その上に設けられたゲート絶縁膜と、ゲート絶縁膜上に
設けられたキャパシタ電極１７ａとから構成されてい
る。なお、キャパシタ電極１７ａは、例えば、後述する
各画素ｐ共通のカソード２３に接続されている。また、
付加容量１７は、上述のものに限られるものではなく、
どのような形でも静電容量を有し、選択ライン１１もし
くはデータライン１２の電圧がしきい値未満となった後
も所定の間、駆動トランジスタ１４のゲート電極に印加
する所定の電圧を保持できるものならば良い。

【００２６】また、駆動トランジスタ１４は、上述のよ
うに、そのゲート電極１４ａが接続ライン１６を介して
選択トランジスタ１３のソース電極１３ｃに接続される
とともに、そのドレイン電極１４ｂがＥＬ電源ライン１
５に接続されている。そして、駆動トランジスタ１４の
ソース電極１４ｃに、第一〜第三ＥＬ素子１８、１９、
２０共通のアノード２２が接続されている。

【００２７】また、アノード２２に対向するように全画
素ｐ共通のカソード２３（図３に図示）が設けられてい
る。そして、第一〜第三ＥＬ素子１８、１９、２０は、
それら共通のアノード２２と全画素ｐ共通のカソード２
３との間に、三つの発光部１８ａ、１９ａ、２０ａを配
置することにより形成されている。また、カソード２３
は接地された状態となっている。なお、アノード２２
は、例えば、ＩＴＯからなる透明電極であり、カソード
２３は、望ましくは仕事関数の低い金属等の元素からな
るものであり、発光部１８ａ、１９ａ、２０ａは、周知
の有機ＥＬ層として、例えば、正孔輸送層、発光層、電
子輸送層等からなるものである。

【００２８】また、第一〜第三ＥＬ素子１８、１９、２
０は、アノード２２とカソード２３とが共通となってお
り、見方を変えれば、一つのＥＬ素子に三つの有機ＥＬ
層が互いに離間した状態で配置されたものとみなすこと
もできる（すなわち、一つのＥＬ素子に三つの発光領域
が有るとみなすこともできる）が、ここでは、三つの発
光部１８ａ、１９ａ、２０ａと、これら発光部１８ａ、
１９ａ、２０ａにそれぞれちょうど重なるアノード２２
及びカソード２３の部分とをそれぞれ第一〜第三ＥＬ素
子１８、１９、２０とみなし、三つの発光部１８ａ、１
９ａ、２０ａの位置を第一〜第三ＥＬ素子１８、１９、
２０の位置とみなすものとする。

【００２９】そして、第一例においては、画素ｐの形状
を縦横比がほぼ３：１とされた縦長の矩形状とし、第一
〜第三ＥＬ素子１８、１９、２０が縦に一列に並んだ状
態とするとともに、第一〜第三ＥＬ素子１８、１９、２
０が互いにほぼ等間隔で配置されているものとする。さ
らに、縦一列の画素ｐにおいて、上側の画素ｐの一番下
側の第三ＥＬ素子２０と、下側の画素ｐの一番上側の第
一ＥＬ素子１８との間隔が、一画素ｐ内の各ＥＬ素子１
８、１９、２０同士の間隔とほぼ等しいものとされてい
る。すなわち、一列の画素ｐ中に設けられた各ＥＬ素子
１８、１９、２０は、一列に並んだ状態に配置されると
ともに、一列の全ての画素ｐ内のＥＬ素子１８、１９、
２０がほぼ等間隔で配置されている。

【００３０】また、図３の断面構造に示すように、表示
装置の各画素ｐは、ガラス基板２４上に形成されるもの
であり、ガラス基板２４上には、発光部１８ａ、１９
ａ、２０ａの発光領域（図３においては１８ａだけを図
示）を除く部分にブラックマスク２５（例えば、反射防
止膜（遮光幕）としての酸化クロム）が形成されてい
る。そして、このブラックマスク２５の層上に、絶縁膜
２６が形成されている。この絶縁膜２６上の選択トラン
ジスタ１３及び駆動トランジスタ１４となる部分に、表
面に陽極酸化膜を有するゲート電極１３ａ、１４ａが形
成されている。

【００３１】そして、上述のようにゲート電極１３ａ、
１４ａが形成された絶縁膜２６上を、ゲート電極１３
ａ、１５ａも覆ってしまうようにゲート絶縁膜２７（例
えば、ＳｉＮ）が形成されている。また、ゲート絶縁膜
２７の下には、選択トランジスタ１３のゲート電極１３
ａに接続される選択ライン１１（図３において図示略）
や、選択トランジスタ１３のソース電極１３ｃと駆動ト
ランジスタ１４のゲート電極１４ａとを繋ぐ接続ライン
１６（ゲート配線となる、例えば、Ａｌ合金）が形成さ
れている。なお、図３において、接続ライン１６とゲー
ト電極１４ａとは離れているが、これらは図２に示すよ
うに接続されている。

【００３２】そして、ゲート絶縁膜２７上に、選択トラ
ンジスタ１３及び駆動トランジスタ１４のチャネルが形
成される領域となるｉ−Ｓｉ層１３ｄ、１４ｄ（真性半
導体層）が形成され、その上に絶縁材料からなるブロッ
キング層１３ｅ、１４ｅが形成され、該ブロッキング層
１３ｅ、１４ｅの左右にドレイン領域１３ｆ、１４ｆ
（ｎ+Ｓｉ）とソース領域１３ｇ、１４ｇ（ｎ+Ｓｉ）と
がそれぞれ形成されている。また、ドレイン領域１３
ｆ、１４ｆ上にドレイン電極１３ｂ、１４ｂ（例えば、
Ａｌ合金）が設けられ、ソース領域１３ｇ、１４ｇ上に
ソース電極１３ｃ、１４ｃが設けられている。

【００３３】また、上記ゲート絶縁膜２７上には、第一
〜第三ＥＬ素子１８、１９、２０共通のアノード２２が
形成されるとともに、アノード２２に接続された駆動ト
ランジスタ１４のソース電極１４ｃが形成されている。
ゲート絶縁膜２７上には、さらにドレイン電極１３ｂ、
１４ｂやソース電極１３ｃ、１４ｃと同時に一括してパ
ターニング形成して得られるＥＬ電源ライン１５及びデ
ータライン１２が設けられている。そして、上記ゲート
絶縁膜２７上に形成された選択トランジスタ１３、駆動
トランジスタ１４及びアノード２２上には、オーバーコ
ート層２８（例えば、ＳｉＮ）が形成されている。な
お、オーバーコード層２８は、選択トランジスタ１３及
び駆動トランジスタ１４を保護するとともに、アノード
２２とカソード２３との間の上記層間絶縁膜となるもの
である。

【００３４】そして、上記オーバーコート層２８には、
発光部１８ａ、１９ａ、２０ａとなる有機ＥＬ層がアノ
ード２２に接合する部分（発光領域、なお、図３におい
ては、アノード２２に一つの発光部１８ａが接続する部
分だけを図示）にそれぞれ開口部が形成され、この開口
部において、アノード２２と、有機ＥＬ層である発光部
１８ａ、１９ａ、２０ａと、カソード２３とが重なって
有機ＥＬ素子を構成するようになっている。そして、カ
ソード２３上には、パッシベーション層２９が形成さ
れ、該パッシベーション層２９が、その下の各層を保護
するようになっている。

【００３５】以上のような構造の画素ｐを有する第一例
の表示装置においては、図４に一部が示されるように上
記画素ｐが配列されている。そして、上述のように、画
素ｐの形状を縦横比がほぼ３：１とされた縦長の矩形状
とし、横に三つ並んだ画素ｐを一組とするとともに、こ
の一組の画素に、ＲＧＢ各色の画素ｐが一つずつ配置さ
れるようになっている。すなわち、三つの画素ｐからな
る一組の画素で画像の一つの最小部分の色をカラーで表
示できるようになっている。

【００３６】そして、上述のように縦一列の各画素の各
ＥＬ素子１８，１９，２０が（図４においては実際には
ＥＬ素子１８，１９，２０の露出した発光領域が図示さ
れている）上下に互いに等間隔に配置された状態となっ
ている。また、左右に並んだ画素において、それぞれ三
つのＥＬ素子１８，１９，２０の上下位置が等しくされ
ているとともに、画素ｐの形状が縦横比３：１とされ
て、横に並んだ三つの画素ｐを合わせた形状がほぼ正方
形とされているので、横に並んだ各ＥＬ素子１８、１
９、２０も等間隔に配置されるとともに、この間隔が縦
に並んだ各ＥＬ素子１８、１９、２０の間隔とほぼ等し
くなっている。

【００３７】また、ここで、第一例の表示装置における
画素ピッチを１９８μｍとし、矩形状の画素の縦の長さ
を１９８μｍ、横の長さを６６μｍとし、各ＥＬ素子
（発光領域）の形状を横の幅が２０μｍ、縦の幅が２１
μｍとされたほぼ正方形とすると、各ＥＬ素子１８、１
９、２０同士の縦横の間隔は４５μｍとなり、上述のよ
うにＥＬ素子１８，１９、２０を配置した場合に、縦横
の格子状に配置されるブラックマスク２５の線幅は、４
６μｍとほぼ同程度の長さになる。また、各ＥＬ素子１
８，１９，２０の縦横のピッチは（空間周波数は）、６
６μｍとなる。

【００３８】従って、このようなディスプレイを携帯情
報機器に適用したときの視認者とディスプレイと一般的
な視認距離を３００[ｍｍ]程度とすると、最小間隔９０
μｍより小さいので、ブラックマスク２５を明確に視認
できないとともに、各ＥＬ素子１８，１９，２０を一つ
ずつ点として明確に視認することができないことにな
り、表示装置に画像を表示した場合に、なめらかな画像
を表示することができる。すなわち、ブラックマスク２
５が格子状に見えたり、各画素が点として認識されて粗
い画像となったりすることがない。

【００３９】また、一画素ｐのサイズと各発光領域のサ
イズとを上述のようにした場合には、一画素ｐ中に示す
発光領域の開口率がほぼ１０％となり、ブラックマスク
２５の面積率が９０％となるので、十分にブラックレベ
ルを確保することができる。すなわち、本発明は、発光
領域の開口率を１０％以下とすることにより、ブラック
マスク２５の線幅が太くなってしまった場合に、特に有
効である。例えば、ブラックマスク２５を視認できない
ように、一画素ｐの開口率を大きくして、ブラックマス
ク２５の線幅を狭くすることも可能であるが、この場合
には、十分なブラックレベルを確保することができなく
なる可能性があり、ブラックレベルを確保しながらブラ
ックマスク２５の線幅を細くするには、上述のように、
一画素ｐ中の発光領域を複数とするとともに、各発光領
域を離間するように配置することが有効である。

【００４０】なお、画素ピッチが、例えば、６６μｍ未
満とされていれば、一画素中の発光領域を複数とすると
ともに、各発光領域を離間して配置しなくとも、３０ｃ
ｍの距離からブラックマスク２５や各画素ｐが視認され
ることがなく、必ずしも、一画素中の発光領域を複数と
する必要はない。従って、本発明は、画素ピッチが６６
μｍ以上とされた表示装置に有効であり、特に画素ピッ
チが１００μｍ以上とされた表示装置に有効である。し
かし、表示装置をもっと近づいて見た場合にも、ブラッ
クマスク２５や各画素を視認できないようにしたい場合
などには、画素ピッチが６６μｍ未満でも、一画素中の
発光領域を複数とするとともに、各発光領域を離間して
配置することが有効である。

【００４１】また、一画素ｐ中における発光領域の数
は、三つに限定されるものではなく、画素ピッチや開口
率等に基づいて、ブラックマスク２５が視認されたり、
発光領域が点として視認されたりしないように決められ
るものである。例えば、画素ピッチが長く、開口率が小
さければ、一画素ｐ中の発光領域の数を多くする必要が
あり、画素ピッチが短く、開口率が大きければ、一画素
ｐ中の発光領域の数は、少なくとも良い。また、発光領
域の縦横のサイズ及びブラックマスクの線幅は、上述の
３０ｃｍから視認できる長さである９０μｍの半分、す
なわち、４５μｍ程度からそれ以下とされることが好ま
しい。

【００４２】また、第一例では、ＲＧＢのカラー配列を
縦ストライプとしたが、他の配列（例えばデルタ配置な
ど）にも、本発明を応用可能である。また、一画素の形
状が例えば、矩形状ではなく、単色発光表示などの場合
のようにほぼ正方形状の場合には、画素が矩形状の場合
のように、複数の発光領域を一列に並べるのではなく、
縦方向と横方向で一辺に同じ数だけ配列する方が望まし
い。例えば、画素ピッチが１９８μｍ程度の単色発光表
示装置の場合には、画素ｐ内の発光領域を縦横に３×３
で配置することが有効である。

【００４３】また、第一例では、アクティブ素子を用い
た例を示したが、単純マトリックスの表示装置にも応用
可能である。なお、一般に、ＴＦＴ等のアクティブ素子
を集積した基板は、比較的高温で作成されるために、最
下層にカラーフィルタを導入することが難しく、有機Ｅ
Ｌ素子自体の多色発光によるカラー表示を行うことが望
ましいが、カラーフィルタを用いない場合、最も暗い輝
度階調レベルは、ブラックマスクのみに依存されること
になり、上述のように発光領域の開口率が低くなるよう
な構造では、相対的にブラックマスクの面積割合が高く
なるので、特に有効である。

【００４４】一方、単純マトリックスの場合には、カラ
ーフィルタを用いることが容易なので、カラーフィルタ
を用いるものとすれば、カラーフィルタにより反射光が
制限され、ブラックマスクを用いるものとしても、発光
領域の開口率を大きくすることが可能であり、必ずし
も、本発明を適用しなくとも良いが、画素ピッチが大き
い場合などには、単純マトリックスで、かつ、カラーフ
ィルタを用いた場合でも、本発明が有効となる。

【００４５】次に、図５〜図９を参照して、本発明の実
施の形態の第二例の表示装置を説明する。図５は第二例
の表示装置の一画素の構成を説明するための回路図であ
り、図６は上記一画素のＥＬ素子のカソード及びキャパ
シタ電極を除いた平面構造を示すものであり、図７は上
記一画素の平面構造を示すものであり、図８は第一例と
第二例とでの駆動トランジスタにおける電位損失の違い
を示すグラフであり、図９は従来例と第二例とでのＥＬ
素子の電流特性の違いを示すグラフである。

【００４６】なお、第二例の表示装置は、第一例の表示
装置が、一画素ｐ内の三つの第一〜第三ＥＬ素子１８、
１９、２０において、アノード２２とカソード２３とを
共通とすることにより、第一〜第三ＥＬ素子１８、１
９、２０を並列にアクティブ素子に接続していたの対し
て、第一〜第三ＥＬ素子３１、３２、３３を直列にアク
ティブ素子に接続するようにしたものであり、その他の
点については、第一例の表示装置とほぼ同様の構成を有
するものである。また、第二例の表示装置において、第
一例の表示装置と同様の構成要素には、同一の符号を付
すとともに、その説明を一部省略する。

【００４７】図５に示すように、第二例の表示装置の一
画素においては、第一例と同様に、選択ライン１１にゲ
ート電極１３ａが接続され、データライン１２にドレイ
ン電極１３ｂが接続された選択トランジスタ１３と、該
選択トランジスタ１３のソース電極１３ｃにゲート電極
１４ａを接続され、ドレイン電極１４ｂにＥＬ用電源が
接続された駆動トランジスタ１４とを備えている。ま
た、選択トランジスタ１３のソース電極１３ｃと駆動ト
ランジスタ１４のゲート電極１４ａとの間には付加容量
１７が介在されている。

【００４８】そして、第二例においては、駆動トランジ
スタ１４のソース電極１４ｃに第一ＥＬ素子３１と、第
二ＥＬ素子３２と、第三ＥＬ素子３３とが直列に接続さ
れている。そして、図６及び図７の一画素ｐの平面構造
を参照して、一画素ｐの構造を説明すると、第一例と同
様に、選択ライン１１と、データライン１２と、ＥＬ電
源ライン１５とが配置されるとともに、第二例において
は、画素ｐの横の行毎に、ＧＮＤライン３４が左右に延
在して配置されている。これは、後述するように第一例
において各ＥＬ素子１８，１９，２０のカソード２３が
全画素ｐ共通となっていたのに、第二例においては、各
画素ｐ毎にカソード３１ｂ、３２ｂ、３３ｂがパターニ
ングされるので、各画素ｐ毎のカソード３１ｂ、３２
ｂ、３３ｂを接地するためにＧＮＤライン３４が必要と
なる。

【００４９】また、第一例と同様に選択トランジスタ１
３と駆動トランジスタ１４とが配置されている。そし
て、駆動トランジスタ１４のソース電極１４ｃに、第一
ＥＬ素子３１のアノード３１ａが接続され、第二ＥＬ素
子３２のアノード３２ａが第一ＥＬ素子３１のカソード
３１ｂに接続され、第三ＥＬ素子３３のアノード３３ａ
が第二ＥＬ素子３２のカソード３２ｂに接続され、第三
ＥＬ素子３３のカソード３３ｂがＧＮＤライン３４に接
続されている。

【００５０】そして、第一ＥＬ素子３１のアノード３１
ａとカソード３１ｂとの間に有機ＥＬ層である発光部３
１ｃが配置され、第二ＥＬ素子３２のアノード３２ａと
カソード３２ｂとの間に有機ＥＬ層である発光部３２ｃ
が配置され、第三ＥＬ素子３３のアノード３３ａとカソ
ード３３ｂとの間に有機ＥＬ層である発光部３３ｃが配
置されている。なお、第二例においても、付加容量１７
は、ＥＬ電源ライン１５に沿った接続ライン１６とその
上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設け
られたキャパシタ電極１７ａとから構成されるが。キャ
パシタ電極１７ａは、例えば、ＧＮＤライン３４の引き
出し線部３４ａに接続されている。

【００５１】また、第二例の表示装置の一画素ｐの断面
構造は、以下に記載する部分を除いて、第一例の表示装
置の一画素ｐの断面構造とほぼ同様の構造となる。すな
わち、第一例の表示装置において、アノード２２とカソ
ード２３との間の層間絶縁膜となるオーバーコート層２
８の開口部には、アノード２２に接合する部分に発光部
１８ａ、１９ａ、２０ａとなる有機ＥＬ層が形成され、
この開口部において、アノード２２と、有機ＥＬ層であ
る発光部１８ａ、１９ａ、２０ａと、カソード２３とが
重なって有機ＥＬ素子を構成するようになっていたが、
第二例においては、オーバーコート層２８の発光部３１
ｃ、３２ｃ、３３ｃの位置に開口部が形成されるととも
に、第二ＥＬ素子３２のアノード３２ａと第一ＥＬ素子
３１のカソード３１ｂとが接続され部分と、第三ＥＬ素
子３３のアノード３３ａと第二ＥＬ素子３２のカソード
３２ｂとが接続される部分に開口部が形成されている。

【００５２】また、上述のように第二例においては、カ
ソード３１ｂ、３２ｂ、３３ｂがパターニングされ、第
三ＥＬ素子３３のカソード３３ｂがＧＮＤライン３４と
接続されている。なお、第二例において、第一〜第三Ｅ
Ｌ素子３１，３２，３３や、その他の部位の素材は、第
一例とほぼ同様なものとなっている。

【００５３】そして、第二例においても、ブラックマス
ク２５が用いられており、第一例の図４に示す画素配列
と同様の画素配列を有するとともに、各画素ｐのサイズ
及び第一〜第三ＥＬ素子３１、３２、３３のブラックマ
スク２５から露出する発光部３１ｃ、３２ｃ、３３ｃの
サイズ及び配置が同様のものとなっており、第一例と同
様の作用効果を得ることができるようになっている。

【００５４】そして、以上のように一つの画素における
一つのＥＬ素子を三つに分割した状態に第一〜第三ＥＬ
素子３１、３２、３３を設け、これら第一〜第三ＥＬ素
子３１、３２、３３を直列に駆動トランジスタ１４に接
続した場合には、従来のＥＬ素子を用いた表示装置や第
一例の表示装置に対して、以下のような作用効果を得る
ことができる。

【００５５】まず、第一例の表示装置の図１に示すよう
な回路において、第一〜第三ＥＬ素子１８，１９，２０
を所定輝度で発光するための駆動条件をそれぞれ電圧７
[Ｖ]と、電流ｉ／３（三つを並列に繋いだ場合に合わせ
てｉの電流）とし、駆動トランジスタ１４が図８に示さ
れるような特性を有するものとする。なお、駆動トラン
ジスタ１４は、例えば、図８に示すような特性を有する
ものとした場合に、並列に繋がれた三つのＥＬ素子１
８，１９，２０を駆動するための所望のドレイン電流ｉ
を確保して定電流特性を得るためには、ゲート電圧Ｖｇ
＝２０[Ｖ]が必要となり、このときの定電流領域は、ソ
ース・ドレイン間の電圧であるドレイン電圧Ｖｄが１０
[Ｖ]以上の場合となる。すなわち、駆動トランジスタ１
４となるＴＦＴのドレイン−ソース間において、最低１
０[Ｖ]の電位損失が必要となる。

【００５６】以上のことから、駆動トランジスタ１４に
おける損失電力は、電流ｉが流れるとともに電位損失が
１０[Ｖ]以上であることから約１０ｉとなる。また、三
つのＥＬ素子１８，１９、２０においては、７ｉの電力
が消費されることになる。そして、駆動トランジスタ１
４と三つのＥＬ素子１８，１９、２０とで消費される消
費電力は、１０ｉ＋７ｉとなる。

【００５７】そして、この消費電力における駆動トラン
ジスタ１４の損失電力の割合は、１０ｉ／１７ｉ＝１０
／１７、すなわち５８．８％となる。なお、第一例のよ
うに三つのＥＬ素子１８，１９、２０を並列に繋ぐので
はなく、これら三つのＥＬ素子１８，１９，２０を一つ
にまとめて一画素ｐに一つのＥＬ素子を配置した場合、
すなわち、従来のＥＬ素子を用いた表示装置の場合にお
いては、一つのＥＬ素子の駆動条件を電圧７[Ｖ]と、電
流ｉとすれば、第一例の場合とほぼ同様の結果となる。

【００５８】それに対して第二例においては、第一〜第
三ＥＬ素子３１，３２，３３の駆動条件を第一例と同じ
に電圧７[Ｖ]と、電流ｉ／３とした場合に、これら第一
〜第三ＥＬ素子３１、３２、３３が直列に接続されてい
るので、合計２１[Ｖ]の駆動電圧が必要となる。一方駆
動電流は、第一〜第三ＥＬ素子３１、３２、３３が直列
に接続されているので、ｉ／３となる。

【００５９】そして、駆動トランジスタ１４の電流−電
圧特性を図８に示すようなものと設定した場合に、第二
例においては、駆動トランジスタ１４から三つのＥＬ素
子３１、３２、３３に流すための電流ｉ／３を確保して
定電流特性を得るためには、ゲート電圧がＶｇ＝１１．
５[Ｖ]必要であり、また、この時の定電流領域は、Ｖｄ
が５[Ｖ]以上であり、駆動トランジスタ１４において最
低５[Ｖ]の電位損失が必要となる。すなわち、従来及び
第一例においては、駆動トランジスタ１４における電位
損失が１０[Ｖ]であったものを第二例においては５[Ｖ]
に減少させることができる。

【００６０】従って、駆動トランジスタ１４における損
失電力は、（５／３）ｉ＝約１．６７ｉとなり、従来の
１０ｉに比較して約１／６に軽減できることになる。ま
た、駆動トランジスタ１４と三つのＥＬ素子３１、３
２、３３とで消費される消費電力中における駆動トラン
ジスタ１４の損失電力の割合は、駆動トランジスタ１４
における損失電力（５／３）ｉを駆動トランジスタの損
失電力（５／３）ｉと三つのＥＬ素子３１、３２、３３
における消費電力７[Ｖ]×（ｉ／３）［Ａ］×３との和
で割った値、すなわち、（５×（ｉ／３）／（５＋２
１）／（ｉ／３）となり、全消費電力の約１９％とな
る。また、第一例の駆動トランジスタ１４と三つのＥＬ
素子１８、１９、２０との消費電力が１７ｉに対し第一
例の駆動トランジスタ１４と三つのＥＬ素子３１、３
２、３３との消費電力は８．７ｉとなり、さらに駆動ト
ランジスタ１４へのゲート電圧も第一例の方が高いた
め、選択トランジスタ１３を駆動するための消費電力も
第二例の方が小さく、全体の消費電力も第二例の方が小
さい。以上により、表示装置の各画素の三つの第一〜第
三ＥＬ素子３１、３２、３３を直列に接続することによ
り、従来の一つの画素に一つだけＥＬ素子を配置した場
合や、第一例のように一つの画素に複数のＥＬ素子を配
置し、これを並列に接続した場合に比較して、駆動トラ
ンジスタ１４における損失電力を大幅に削減し、表示装
置における消費電力の低減を図ることができる。

【００６１】また、上述のように、画素に一つだけ設け
られた従来のＥＬ素子をほぼ三分割したのとほぼ同様の
ＥＬ素子を三つ設け、これを直列に接続した場合には、
ＥＬ素子における静電容量成分Ｃelが以下のように大幅
に減少することになる。まず、従来、画素に一つだけＥ
Ｌ素子を設けた場合のＥＬ素子の静電容量をＣ1とし、
第二例の三つのＥＬ素子の静電容量を合わせた合成容量
をＣ3とし、第二例の三つのＥＬ素子のうちの一個のＥ
Ｌ素子の静電容量をＣ2とする。

【００６２】そして、ＥＬ素子１個当たりの静電容量Ｃ
2は、従来のＥＬ素子を三分割したのと同様の構成、す
なわち、ＥＬ素子の面積を従来のほぼ１／３としている
ので、Ｃ2＝Ｃ1／３となる。そして、この第二例のＥＬ
素子を直列三段で合成した場合の合成容量Ｃ3は、Ｃ3＝１／（１／Ｃ2＋１／Ｃ2＋１／Ｃ2）＝Ｃ1／９となり、従来の１／９の静電容量となる。

【００６３】そして、三つのＥＬ素子からなるＥＬ部に
おける蓄積電荷Ｑ3は、ＥＬ素子一つにかけられる電圧
をＶ（上述のように従来の一つのＥＬ素子にかけられる
電圧と同じ）とした場合に、Ｑ3＝Ｃ3×（３×Ｖ）＝Ｃ１×Ｖ／３となり、従来の１／３となる。

【００６４】そして、一般に、静電容量による充電／放
電現象により、ＥＬ素子の発光に寄与する実行電流は減
少する。特に、立ち上がり／立ち下がりにおいて、その
減少率が極めて大きくなり、結果として、ＥＬ素子の発
光応答性を著しく悪化させる。第二例においては、上述
のように従来に比較して、例えば、静電容量を１／９に
減少させることが可能であり、ＥＬ素子の応答特性を大
きく改善できる。

【００６５】すなわち、このように静電容量を減少させ
た場合に、図９（Ａ）に示す従来のＥＬ素子において
は、立ち上がり時に電流がすぐにピークに至らずになだ
らかに立ち上がり、立ち下がり時に電流がすぐに低下せ
ずに尾を引いた状態となるのに対して、図９（Ｂ）に示
す第二例の三段直列のＥＬ素子においては、立ち上がり
時に、電流がすぐにピークに至り、立ち下がり時もほと
んど尾を引かない状態とすることができる。従って、第
二例の三段直列のＥＬ素子においては、高速応答・正確
な輝度制御が実現でき、高品位表示に有用である。

【００６６】次に、、図１０〜図１３を参照して、本発
明の実施の形態の第三例の表示装置を説明する。図１０
は第三例の表示装置の一画素の構成を説明するための回
路図であり、図１１は上記一画素のＥＬ素子のカソード
及びキャパシタ電極を除いた平面構造を示すものであ
り、図１２は上記一画素の平面構造を示すものであり、
図１３は上記一画素の一部の断面構造を示すものであ
る。

【００６７】なお、第三例の表示装置は、第二例の表示
装置が、ＥＬ素子のアノードをアクティブ素子に接続し
ていたの対して、ＥＬ素子のカソードをアクティブ素子
に接続したものであり、その他の点については、第二例
の表示装置とほぼ同様の構成を有するものである。ま
た、第三例の表示装置において、第二例の表示装置と同
様の構成要素及び第一例の表示装置と同様の構成要素に
は、同一の符号を付すとともに、その説明を一部省略す
る。

【００６８】図１０に示すように、第三例の表示装置に
おいては、第二例と同様に、選択トランジスタ１３と、
駆動トランジスタ１４とを備えている。そして、第三例
においては、駆動トランジスタ１４のソース電極１４ｃ
が接地され、ドレイン電極１４ｂに第一ＥＬ素子３１
と、第二ＥＬ素子３２と、第三ＥＬ素子３３とが直列に
接続され、さらに、第一ＥＬ素子３１と、第二ＥＬ素子
３２と、第三ＥＬ素子３３とが直列にＥＬ用電源に接続
されている。また、図１１及び図１２の一画素ｐの平面
構造を参照して、一画素ｐの構造をより具体的に説明す
ると、例えば、第二例と同様に、選択ライン１１と、デ
ータライン１２と、ＥＬ電源ライン１５と、ＧＮＤライ
ン３４とが配置されている。なお、第三例においては、
ＥＬ電源ライン１５の位置と、ＧＮＤライン３４の位置
とが第二例の場合と比べて互いに入れ替わった状態とな
っている。

【００６９】そして、駆動トランジスタ１４は、そのゲ
ート電極１４ａが第二例と同様に、選択トランジスタ１
３のソース電極１３ｃに接続ライン１６を介して接続さ
れ、ソース電極１４ｃが第二例と異なりＧＮＤライン３
４が接続されている。そして、駆動トランジスタ１４の
ドレイン電極１４ｂに、第一ＥＬ素子３１のカソード３
１ｂが接続され、第二ＥＬ素子３２のカソード３２ｂが
第一ＥＬ素子３１のアノード３１ａに接続され、第三Ｅ
Ｌ素子３３のカソード３３ｂが第二ＥＬ素子３２のアノ
ード３２ａに接続され、第三ＥＬ素子３３のアノード３
３ａがＥＬ電源ライン１５に接続されている。また、付
加容量１７のキャパシタ電極１７ａは、ゲート絶縁膜２
７に設けられたコンタクトホールを介してＥＬ電源ライ
ン１５の引き出し線１５ａに接続されている。

【００７０】また、図１３の断面構造に示すように、第
三例の表示装置は、第一例の表示装置と同様に、ガラス
基板２４上に、ブラックマスク２５、絶縁膜２６が形成
されている。また、絶縁膜２６上に、選択トランジスタ
１３及び駆動トランジスタ１４（ゲート絶縁膜２７を含
む）が形成されている。また、ゲート絶縁膜２７上に
は、第一例と異なり、かつ、第二例と同様に、三つのア
ノード３１ａ、３２ａ、３３ａが形成されている（図１
３には一つのアノード３１ａだけを図示）。

【００７１】そして、ゲート絶縁膜２７上の選択トラン
ジスタ１３及び駆動トランジスタ１４の部分と、透明な
アノード３１ａ、３２ａ、３３ａ上には、絶縁物からな
るオーバーコート層２８が形成されている。そして、上
記オーバーコート層２８には、上記駆動トランジスタ１
４のドレイン電極１４ｂと、第一ＥＬ素子３１のカソー
ド３１ｂとを接合する部分、発光部３１ｃ、３２ｃ、３
３ｃとなる有機ＥＬ層がアノード３１ａ、３２ａ、３３
ａに接合する部分（発光領域、なお、図１３において
は、一つのアノード３１ａに発光部３１ｃが接続する部
分だけを図示）、アノード３１ａ、３２ａがそれぞれカ
ソード３２ｂ、３３ｂに接続する部分（図１３において
図示略）にそれぞれ開口部が形成されている。

【００７２】また、オーバーコート層２８（層間絶縁
膜）の開口部の周縁部は、開口部が上に向かうにつれて
広くなるようにテーパ状に形成されている。そして、上
記アノード３１ａ、３２ａ、３３ａ上のオーバーコート
層２８（層間絶縁膜）の開口部の部分に開口部より広い
範囲に渡って発光部３１ｃ、３２ｃ、３３ｃとなる有機
ＥＬ層が形成されている。

【００７３】そして、この有機ＥＬ層である発光部３１
ｃ、３２ｃ、３３ｃ上にそれぞれ発光部３１ｃ、３２
ｃ、３３ｃより広い範囲に渡ってカソード３１ｂ、３２
ｂ、３３ｂが形成されている。なお、第一ＥＬ素子３１
のカソード３１ｂは駆動トランジスタ１４のドレイン電
極１４ｂに接続され、第二ＥＬ素子３２のカソード３２
ｂは第一ＥＬ素子３１のアノード３１ａに至るように形
成されてアノード３１ａに接続され、第三ＥＬ素子３３
のカソード３３ｂは第二ＥＬ素子３２のアノード３２ａ
に至るように形成されてアノード３２ａに接続される。

【００７４】また、上述のようにオーバーコート層２８
（層間絶縁膜）のアノード３１ａ、３２ａ、３３ａ上の
開口部の周縁部がテーパとなっているので、この周縁部
上に形成された発光部３１ｃ、３２ｃ、３３ｃ及びカソ
ード３１ｂ、３２ｂ、３３ｂは、上記テーパの角度に沿
ってアノード３１ａ、３２ａ、３３ａに至り、オーバー
コード層２８の開口部で、アノード３１ａ、３２ａ、３
３ａに対向するようになっている。そして、上記開口部
の周縁部のテーパの角度、すなわちアノード３１ａ、３
２ａ、３３ａが形成された平面と、オーバーコート層２
８の開口部の周縁部の内面とがなす角度θは、２０度〜
５０度となっている。

【００７５】従って、オーバーコート層２８が形成され
た後に形成される上記発光部３１ｃ、３２ｃ、３３ｃ及
びカソード３１ｂ、３２ｂ、３３ｂは、上記２０度〜５
０度の角度でアノード３１ａ、３２ａ、３３ａに至り、
アノード３１ａ、３２ａ、３３ａに対向する部分でアノ
ード３１ａ、３２ａ、３３ａと平行となる。そして、カ
ソード３１ｂ、３２ｂ、３３ｂ及びオーバーコート層２
８上には、パッシベーション層２９が形成され、該パッ
シベーション層２９が、その下の各層を保護するように
なっている。

【００７６】このような構成を有する第三例の表示装置
によれば、第一例及び第二例の表示装置と同様の作用効
果を奏することができるとともに、さらに、直列に繋が
れた複数の第一〜第三ＥＬ素子３１、３２、３３のうち
の一端側の第一ＥＬ素子３１のカソード３１ｂが駆動ト
ランジスタ１４のドレイン電極１４ｂに接続され、他端
側の第三ＥＬ素子３３のアノード３３ａがＥＬ電源ライ
ン１５に接続され、駆動トランジスタ１４のソース電極
１４ｃがＧＮＤライン３４に接続されて接地されている
ので、駆動トランジスタ１４のゲート電位が直接ＧＮＤ
レベルに対して定まるので、コントロール性、応答速度
に優れたものとすることができる。

【００７７】次に、図１４〜図１６を参照して、本発明
の実施の形態の第四例の表示装置を説明する。図１４は
第四例の表示装置の一画素の構成を説明するための回路
図であり、図１５及び図１６は第四例の表示装置の駆動
方法を説明するための複数画素を含む回路図である。

【００７８】なお、第四例の表示装置は、第二例の表示
装置の選択トランジスタ１３と駆動トランジスタ１４と
付加容量１７とに代えて、一つのＤＧメモリＴＦＴ４１
を用いたものであり、その他の点については、第二例の
表示装置とほぼ同様の構成を有するものである。また、
第四例の表示装置において、第二例の表示装置と同様の
構成要素には、同一の符号を付すとともに、その説明を
一部省略する。

【００７９】図１４に示すように、第四例の表示装置に
おいては、選択ライン１１（Select）に第一ゲート電極
４１ａが接続され、データライン１２(Data)に第二ゲー
ト電極４１ｂが接続され、ＥＬ電源ライン１５にドレイ
ン電極４１ｃが接続され、第一ＥＬ素子３１にソース電
極４１ｄが接続されたＤＧメモリＴＦＴ４１を備えてい
る。そして、駆動トランジスタ１４とＤＧメモリＴＦＴ
４１とが異なる以外は、第二例と同様に、三つの第一〜
第三ＥＬ素子３１、３２、３３がソース電極４１ｄに直
列に接続されている。

【００８０】すなわち、ソース電極４１ｄに、第二例と
同様に、第一ＥＬ素子３１のアノード３１ａが接続さ
れ、第二ＥＬ素子３２のアノード３２ａが第一ＥＬ素子
３１のカソード３１ｂに接続され、第三ＥＬ素子３３の
アノード３３ａが第二ＥＬ素子３２のカソード３２ｂに
接続され、第三ＥＬ素子３３のカソード３３ｂが接地さ
れ、すなわち、ＧＮＤライン３４に接続されている。

【００８１】上記ＤＧメモリＴＦＴ４１は、ゲートを二
つ有するとともに、キャリアをトラップすることによ
り、メモリ性を有するものとなっている。そして、ＤＧ
メモリＴＦＴ４１においては、例えば、可視光が入射さ
れると電子−正孔を内部に発生させるチャネル領域（ｉ
−ａ−Ｓｉ）と、該チャネル領域上の左右側部にそれぞ
れ形成されたソース領域及びドレイン領域（ｎ+Ｓｉ）
と、ソース領域、ドレイン領域にそれぞれ接続されたソ
ース電極４１ｄ、ドレイン電極４１ｃと、上記チャネル
領域より基板側にチャネル領域との間に下部ゲート絶縁
膜を介して設けられた透明な下部ゲート電極（第一ゲー
ト電極４１ａ）と、上記チャネル領域の上方側、すなわ
ち、基板の反対側に、チャネル領域との間に上部ゲート
絶縁膜を介して設けられた上部ゲート電極（第二ゲート
電極４１ｂ）を備えたものである。なお、下部ゲート電
極と上下ゲート電極とは、図１４〜１６上で上下逆にな
っている。

【００８２】そして、上記下部ゲート絶縁膜は、ＳｉＮ
からなるとともに、その表層部（チャネル領域に接する
側）に、ストイオキメトリなＳｉとＮとの比が３：４な
のに対して、ＳｉとＮとの比をストイオキメトリからず
らして、１：１程度としたＳｉリッチなトラップ領域が
形成されている。そして、このトラップ領域は、キャリ
ア（正孔、電子）をトラップすることができるようにな
っている。

【００８３】このようなｎチャネル型ＤＧメモリＴＦＴ
４１は、例えば、第二ゲート電極４１ｂのゲート電圧を
０Ｖとするとともに、ソース−ドレイン間に電圧を印加
した状態で、例えば、第一ゲート電極４１ａのゲート電
圧を上げていった場合のドレイン電流の変化と、次い
で、第一ゲート電極４１ａのゲート電圧を下げっていっ
た場合のドレイン電流の変化とが異なるヒステリシス特
性を有するものとなっている。そして、このようなＤＧ
メモリＴＦＴ４１においては、トラップ領域にトラップ
されたキャリアの有無やキャリアの極性等により、第一
ゲート電極４１ａのゲート電圧が同じでも、ドレイン電
流が流れる場合と流れない場合が生じるようになってい
る。

【００８４】例えば、ＤＧメモリＴＦＴ４１をｎチャネ
ルとし、トラップ領域に電子が蓄積している場合には、
トラップ領域に蓄積された電子の電界によりチャネル領
域に正孔が誘起され、第一ゲート電極４１ａに正のゲー
ト電圧を印加した場合に、このゲート電圧がチャネル形
成が可能なしきい値電圧より僅かに高くても、トラップ
領域に蓄積している電子の電界に相殺されて、チャネル
領域にドレイン電流を流すことが可能な連続したチャネ
ルが形成されず、ドレイン電流が流れないことになる。

【００８５】一方、トラップ領域に正孔が蓄積している
場合には、トラップ領域に蓄積した正孔の電界によりチ
ャネル領域に電子が誘起され、第一ゲート電極４１ａに
ゲート電圧を印加した場合に、このゲート電圧がチャネ
ル形成が可能なしきい値電圧より僅かに低くくても、ト
ラップ領域に蓄積した正孔との相互作用により、チャネ
ル領域にドレイン電流を流すことが可能な連続したチャ
ネルが形成され、ドレイン電流が流れることになる。従
って、トラップ領域における蓄積されたキャリアの有無
及び極性により、第一ゲート電極４１ａに同じレベルの
ゲート電圧を印加しても、ドレイン電流が流れてＥＬ素
子が発光する場合と、ドレイン電流が流れずにＥＬ素子
が発光しない場合とがある。

【００８６】また、トラップ領域へのキャリアの蓄積方
法は、例えば、ソース・ドレイン間に＋１０Ｖの電位差
の状態で第一ゲート電極４１ａを０Ｖとして、第二ゲー
ト電極４１ｂに正のゲート電圧を印加した場合に、ｎチ
ャネルが形成され、ソース領域及びドレイン領域を形成
するｎ+層からキャリア領域に電子が移動し、該電子が
トラップ領域にトラップされる。この場合、可視光の入
射にかかわらず、比較的短時間で電子は蓄積される。ま
た、この状態でキャリア領域に光を照射するとともに、
第二ゲート電極４１ｂに負のゲート電圧を印加した場合
に、キャリア領域に光の照射により正孔−電子対が生じ
るとともに、この正孔−電子対の電子が上記ｎ+層から
なるソース領域及びドレイン電極に移動し、正孔がトラ
ップ領域に取り込まれて上述の電子と置換され、さら
に、正孔が蓄積する。また、トラップ領域への電子の蓄
積に際しては、キャリア領域に光を照射するものとして
も良い。上記第一例〜第四例では、表示装置として自発
光素子である有機ＥＬ素子を適用したが、これに限ら
ず、反射型液晶表示素子やバックライトを備えた液晶表
示装置のようなものにも適用できる。

【００８７】

【発明の効果】本発明の請求項１記載の表示装置によれ
ば、画素ピッチがある程度長く、かつ、自発光素子の発
光領域の開口率、すなわち、画素の全面積に対する発光
領域の面積率が極めて小さい場合に、隣り合う発光領域
間に配置されるブラックマスク等のスペースの幅が長く
なり、ブラックマスクが視認可能な幅となってしまうよ
うな場合に、各画素に複数の発光領域を互いに離間して
配置すること、すなわち、各画素内に複数の発光領域を
分散して配置することにより、各発光領域間の幅を狭く
することができるので、ブラックマスクの幅を狭くし
て、ブラックマスクが視認される状態となるのを抑制す
ることができる。

【００８８】本発明の請求項５記載の表示装置によれ
ば、複数個の自発光素子を電気的に直列にアクティブ素
子に接続するものとした場合には、複数個の自然発光素
子を合わせた輝度レベルと同じ輝度レベルの一個の自然
発光素子をアクティブ素子に接続した場合に比較して、
アクティブ素子を流れる電流の値を低くすることができ
るので、アクティブ素子における損失電力を低減するこ
とができる。従って、上述のような構成とすることによ
り、アクティブ素子における損失電力を低減して自発光
表示装置全体の消費電力の低減を図ることができる。

【００８９】本発明の請求項６記載の表示装置によれ
ば、電流が流れている間だけ発光する自発光素子と、デ
ータ信号が入力している間だけ電流を出力するアクティ
ブ素子を用いて、自発光素子を駆動する場合に、例え
ば、二個のトランジスタと付加容量とを用いて、アクテ
ィブ素子に信号が入力し終わった後も所定時間が自発光
素子が発光し続けるようにする必要があったが、上述の
メモリ性を有するトランジスタを用いた場合には、一つ
のアクティブ素子を用いて、自発光素子を駆動すること
ができるので、各画素において二つのトランジスタを用
いた場合よりも、自発光表示装置の構成を簡略化するこ
とができる。

【図面の簡単な説明】

【図１】本発明の実施の形態の第一例の表示装置の一画
素の構成を説明するための回路図である。

【図２】第一例の表示装置の一画素の平面構造を説明す
るための図面である。

【図３】第一例の表示装置の一画素の断面構造を説明す
るための図面である。

【図４】第一例の表示装置の表示画面におけるブラック
マスクと発光領域との関係を説明するための図面であ
る。

【図５】本発明の実施の形態の第二例の表示装置の一画
素の構成を説明するための回路図である。

【図６】第二例の表示装置の一画素の平面構造を説明す
るための図面である。

【図７】第二例の表示装置の一画素の平面構造を説明す
るための図面である。

【図８】第二例の表示装置の駆動トランジスタにおける
損失電位と第一例（従来）のＥＬ表示装置の駆動トラン
ジスタにおける損失電位との違いを説明するためのグラ
フである。

【図９】第二例の表示装置のＥＬ素子における電流特性
と、従来例のＥＬ表示装置のＥＬ素子における電流特性
との違いを説明するためのグラフである。

【図１０】本発明の実施の形態の第三例の表示装置の一
画素の構成を説明するための回路図である。

【図１１】第三例の表示装置の一画素の平面構造を説明
するための図面である。

【図１２】第三例の表示装置の一画素の平面構造を説明
するための図面である。

【図１３】第三例の表示装置の一画素の断面構造を説明
するための図面である。

【図１４】本発明の実施の形態の第四例の表示装置の一
画素の構成を説明するための回路図である。

【図１５】第四例の表示装置における駆動方法を説明す
るための回路図である。

【図１６】第四例の表示装置における駆動方法を説明す
るための回路図である。

【図１７】従来例のＥＬ表示装置のブラックマスクの機
能を説明するための図面である。

【図１８】従来例のＥＬ表示装置の表示画面におけるブ
ラックマスクと発光領域との関係を説明するための図面
である。

【符号の説明】

１３選択トランジスタ（アクティブ素子）１４駆動トランジスタ（アクティブ素子）１８第一ＥＬ素子（自発光素子、発光領域）１９第二ＥＬ素子（自発光素子、発光領域）２０第三ＥＬ素子（自発光素子、発光領域）２５ブラックマスク３１第一ＥＬ素子（自発光素子、発光領域）３２第二ＥＬ素子（自発光素子、発光領域）３３第三ＥＬ素子（自発光素子、発光領域）４１ＤＧメモリＴＦＴ（メモリ性を有するトラン
ジスタ）

Claims

【特許請求の範囲】

【請求項１】各画素毎に、それぞれ、表示を同時に制
御される複数の表示領域が互いに離間した状態で配置さ
れることを特徴とする表示装置。
【請求項２】請求項１記載の表示装置において、前記
複数の表示領域間には遮光膜が設けられていることを特
徴とする表示装置。
【請求項３】請求項１または２に記載の表示装置にお
いて、前記複数の表示領域の離間距離は９０μｍより短
いことを特徴とする表示装置。
【請求項４】請求項１乃至３に記載の表示装置におい
て、前記複数の表示領域は等間隔に離間されていること
を特徴とする表示装置。
【請求項５】請求項１乃至４に記載の表示装置におい
て、各画素の前記複数の表示領域にそれぞれ複数の自発
光素子が設けられ、かつ、前記複数の自発光素子が、各
画素毎に設けられたアクティブ素子により発光を制御さ
れるとともに、前記複数の自発光素子が上記アクティブ
素子に直列に接続されていることを特徴とする表示装
置。
【請求項６】請求項５記載の表示装置において、上記
アクティブ素子がメモリ性を有するトランジスタである
ことを特徴とする表示装置。