JP2000174125A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 不純物拡散層に対するコンタクト孔の合わせ
ズレによる短絡やリークを生じないようにした、溝型素
子分離を用いた半導体装置を提供する。 【解決手段】 ｐ型シリコン基板１に、ＳＴＩ法により
素子分離絶縁膜４を埋め込み、ｎ⁺型拡散層５を含む素
子を形成する。素子を覆って層間絶縁膜６を堆積し、コ
ンタクト孔７を開ける。コンタクト孔７が合わせズレに
より素子分離絶縁膜４にかかった場合に素子分離絶縁膜
４に形成される溝８を埋めるように、コンタクト孔７に
側壁絶縁膜９を形成する。その後配線層１０を形成す
る。溝８に絶縁膜９を埋め込むことにより、配線層１０
と基板１の短絡は防止される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、溝型素子分離技
術により素子が集積形成される半導体装置とその製造方
法に関する。

【０００２】

【従来の技術】近年半導体集積回路は、素子の微細化と
高集積化がますます進んでいる。この様な半導体集積回
路においては、コンタクト孔と素子分離領域との合わせ
余裕がなく、コンタクト孔の一部が素子分離領域に重な
る事態が生じる。これにより素子分離絶縁膜がエッチン
グされると、コンタクト孔の底部には、配線を接続すべ
き不純物拡散層の下地の基板領域が露出する。この状態
で配線層を形成すると、配線層が基板領域に短絡するこ
とになる。

【０００３】このようなコンタクト孔での短絡を防止す
るため、素子分離にＬＯＣＯＳ法を適用した従来の半導
体集積回路では、コンタクト孔を介して不純物を再度イ
オン注入する、コンタクト再拡散技術が用いられてい
る。図９は、このコンタクト再拡散技術を説明するため
の図である。シリコン基板９１にＬＯＣＯＳ法による素
子分離酸化膜９２が形成され、この素子分離酸化膜９２
により区画された素子領域に、拡散層９３を含む素子が
形成される。素子が形成された基板には層間絶縁膜９４
が堆積され、これにコンタクト孔９５が形成される。

【０００４】図示のように、コンタクト孔９５が素子分
離絶縁膜９２上に重なり、素子分離絶縁膜９２がエッチ
ングされると、基板９１が露出する。この場合、コンタ
クト孔９５を介して、拡散層９３と同じ導電型の不純物
をイオン注入することにより、拡散層９６を形成する。
これにより、コンタクト孔９５を介して拡散層９３に接
続される配線が基板９１に短絡する事故は防止される。

【０００５】しかし最近は、素子分離領域の縮小のため
に、ＬＯＣＯＳ法に代わって溝型素子分離技術、即ちＳ
ＴＩ（Shallow Trench Isolation）技術が用いられるこ
とが多い。この場合には、上述のコンタクト再拡散技術
はそのまま適用することができない。そのことを、図１
０を参照して説明する。図１０（ａ）に示すように、シ
リコン基板１０１の素子分離領域には溝１０２が形成さ
れ、この溝１０２に素子分離絶縁膜１０３が埋め込まれ
る。素子分離絶縁膜１０３により区画された素子領域
に、拡散層１０４を含む素子が形成され、この上が層間
絶縁膜１０５で覆われる。層間絶縁膜１０５にはコンタ
クト孔１０６が形成される。

【０００６】素子分離用溝１０２及びコンタクト孔１０
６共に、通常ＲＩＥ法により略垂直形状に加工される。
このため、図１０（ａ）に示すように、コンタクト孔１
０６が素子分離絶縁膜１０３にかかって形成されると、
コンタクト孔１０６をオーバーエッチングした時、素子
分離絶縁膜１０３の拡散層１０４側の端部に略垂直形状
の溝１０７が形成される。溝１０７が拡散層１０４より
深く形成されると、拡散層１０４の下の基板（又はウェ
ル）１０１が溝１０７の側面に露出した状態になる。

【０００７】この様な深い溝１０７が形成されると、コ
ンタクト再拡散技術を利用してコンタクト孔９５を介し
てイオン注入を行い、拡散層を形成しようとしても、加
速電圧の設定が困難である。何故なら、溝１０７の深さ
に応じて加速電圧を設定しなければならず、場合によっ
ては複数回のイオン注入を行わなければならないからで
ある。またコンタクト再拡散により、図１０（ｂ）のよ
うに、素子領域の側面にできた溝１０７の側面をカバー
するように拡散層１０８を形成することができたとす
る。この場合には、拡散層１０４とその下の拡散層１０
８のトータルの拡散深さｘｊは大きくなり、素子分離絶
縁膜１０３を挟んで隣接する拡散層１０４との間の距離
Ｌが小さいものとなる。従って、素子分離性能が低下す
る。

【０００８】

【発明が解決しようとする課題】以上のように、溝型素
子分離を用いた半導体装置においては、コンタクト孔が
合わせズレにより素子分離絶縁膜に重なったとき、従来
のコンタクト再拡散技術では対処できない場合がある。

【０００９】この問題を解決する一つの有効な方法は、
コンタクト孔のオーバーエッチングを防止するために、
層間絶縁膜の下地にエッチングストッパ膜を介在させる
ことである。エッチングストッパ膜は、絶縁性が高く且
つ、層間絶縁膜との間でエッチング選択比が大きくとれ
る材料であることが必要である。通常層間絶縁膜にはシ
リコン酸化膜が用いられるから、これに対して好ましい
エッチングストッパ膜としては、シリコン窒化膜が選ば
れることになる。

【００１０】しかし、ＭＯＳトランジスタ等に直接接す
る状態で、ＬＰＣＶＤ法やプラズマＣＶＤ法によりシリ
コン窒化膜を堆積すると、堆積時にシリコン窒化膜に取
り込まれる水分等に起因してゲート酸化膜の劣化が生じ
るおそれがある。特に、トンネル酸化膜を用いる不揮発
性半導体メモリ等においては、トンネル酸化膜の劣化に
より、メモリ性能に大きな影響が出る場合があることが
確認されている。また素子の微細化に伴いコンタクト孔
のアスペクト比が大きくなると、層間絶縁膜であるシリ
コン酸化膜とエッチングストッパとしてのシリコン窒化
膜のエッチング選択比が不十分となり、オーバーエッチ
ングをうまく防止できなくなる場合も生じ得る。

【００１１】この発明は、不純物拡散層に対するコンタ
クト孔の合わせズレがあった場合に無用な短絡やリーク
を生じないようにした、溝型素子分離を用いた半導体装
置とその製造方法を提供することを目的としている。

【００１２】

【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、半導体基板の素子分離領域に形成され
第１の溝に第１の絶縁膜を埋め込む工程と、前記半導体
基板に不純物拡散層を含む素子を形成する工程と、前記
素子を覆って第２の絶縁膜を堆積する工程と、前記第２
の絶縁膜に前記不純物拡散層に対するコンタクト孔を形
成する工程と、前記コンタクト孔の内面に、コンタクト
孔が前記第１の絶縁膜に重なったときに前記不純物拡散
層に接する部分で前記第１の絶縁膜に形成される第２の
溝の少なくとも側面を覆うように、第３の絶縁膜を形成
する工程と、前記コンタクト孔を介して前記不純物拡散
層に接続される配線層を形成する工程とを有することを
特徴とする。

【００１３】この発明において、前記第３の絶縁膜は、
（ａ）前記第２の溝の幅の１／２以上の膜厚をもって堆
積され、その後エッチバックされて、前記第２の溝を埋
めるように残されるか、或いは（ｂ）前記第２の溝の幅
の１／２以下の膜厚をもって堆積され、その後エッチバ
ックされて、前記第２の溝の側面を覆うように残され
る。

【００１４】またこの発明において、前記第３の絶縁膜
は、半導体装置に要求される性能に応じて、（１）シリ
コン酸化膜とこの上に積層されたシリコン窒化膜とから
なる２層構造を有するものとするか、（２）第１のシリ
コン酸化膜とこの上に順次積層されたシリコン窒化膜及
び第２のシリコン酸化膜からなる３層構造を有するもの
とするか、或いは（３）第１のシリコン酸化膜とこの上
に順次積層された第１のシリコン窒化膜、第２のシリコ
ン酸化膜及び第２のシリコン窒化膜からなる４層構造を
有するものとする。

【００１５】更にこの発明において、好ましくは前記第
３の絶縁膜は、シラン系ガスと窒素を含むガスをプラズ
マ分解して得られる活性なＳｉとＮとを基板面に搬送す
ることにより堆積されるシリコン窒化膜を含むものとす
る。更にまた、この発明において、前記第３の絶縁膜を
形成した後、前記コンタクト孔を介して前記不純物拡散
層と同じ導電型となる不純物をイオン注入する工程を付
加することは有効である。

【００１６】この発明に係る半導体装置は、半導体基板
と、この半導体基板の素子分離領域に形成された第１の
溝に埋め込まれた第１の絶縁膜と、前記半導体基板に形
成された不純物拡散層を含む素子と、前記素子を覆って
形成された第２の絶縁膜と、前記第２の絶縁膜に形成さ
れたコンタクト孔を介して前記不純物拡散層に接続され
る配線層と、前記コンタクト孔の内面に、コンタクト孔
の一部が前記第１の絶縁膜に重なったときに前記不純物
拡散層に接する部分で前記第１の絶縁膜に形成される第
２の溝の少なくとも側面を覆うように形成された第３の
絶縁膜とを有することを特徴とする。

【００１７】この発明によると、溝型素子分離技術を用
い、且つコンタクトの合わせ余裕がない状態で半導体素
子を高密度に集積形成する場合に、不純物拡散層に対す
るコンタクト部でのリークや短絡を確実に防止すること
ができる。

【００１８】

【発明の実施の形態】実施の形態１ 図１〜図３は、この発明の実施の形態１による半導体集
積回路の製造工程を示す。図１（ａ）に示すように、ｐ
型シリコン基板１上にシリコン窒化膜２によりエッチン
グマスクをパターン形成し、素子分離領域をＲＩＥ法に
よりエッチングして、略垂直形状を持つ素子分離用溝３
を形成する。次に、素子分離用絶縁膜として、ＣＶＤ法
によるシリコン酸化膜４を堆積し、シリコン窒化膜２を
ストッパとしてＣＭＰ処理を行って、図１（ｂ）に示す
ように、素子分離用溝３に埋め込む。

【００１９】その後、シリコン窒化膜２を除去して、図
１（ｃ）に示すように、ｎ⁺型不純物拡散層５を含むＭ
ＯＳトランジスタ等の素子形成を行う。拡散層５は具体
的には、ＭＯＳトランジスタのソース、ドレイン領域で
ある。続いて、図２（ａ）に示すように、素子形成され
た基板の表面を覆って、シリコン酸化膜からなる層間絶
縁膜６を堆積する。そしてこの層間絶縁膜６に、リソグ
ラフィ工程とＲＩＥ工程を経て、拡散層５に対するコン
タクト孔７を形成する。コンタクト孔７は、略垂直形状
をもって形成される。図２（ａ）では、コンタクト孔７
が合わせズレにより素子分離絶縁膜４に一部重なり、且
つオーバーエッチングにより素子分離絶縁膜４の拡散層
５に接する部分に、拡散層５より深く溝８が形成された
状態を示している。溝８の側面には、ｐ型シリコン基板
１が露出する。

【００２０】この後、図２（ｂ）に示すように、全面に
絶縁膜９を堆積する。この実施の形態では、絶縁膜９と
してはＣＶＤ法によるシリコン酸化膜を用いる。また絶
縁膜９は、素子分離絶縁膜４に形成される溝８の幅をＷ
としたとき、Ｗ／２以上の膜厚をもって堆積する。これ
により、図２（ｂ）に示すように、溝８は絶縁膜９で埋
め込まれる。

【００２１】続いて、絶縁膜９をＲＩＥ法によりエッチ
バックして、図３（ａ）に示すように、コンタクト孔７
の側壁に残し、コンタクト孔７の底部に拡散層５の面を
露出させる。このとき溝８は、絶縁膜９により埋め込ま
れたままである。その後、図３（ｂ）に示すように、コ
ンタクト孔７を介して拡散層５に接続される金属配線層
１０を層間絶縁膜６上に形成する。

【００２２】この実施の形態によると、コンタクト再拡
散技術では対処が難しい溝型素子分離構造でのコンタク
ト合わせズレに対して、コンタクトの短絡やリークを簡
単且つ確実に防止することができる。また、コンタクト
孔７に配線材料を埋め込む前には、通常ウェットエッチ
ングによる前処理工程が入る。絶縁膜９として、この前
処理に対して耐性のある材料を用いると、前処理により
コンタクト孔７の径が広がることを防止することがで
き、コンタクト部の短絡事故に対するマージンが向上す
る。

【００２３】更にこの実施の形態では、層間絶縁膜の下
地にエッチングストッパとしてシリコン窒化膜を形成す
る場合のように、ゲート酸化膜等の劣化を生じることが
ない。従って特に、酸化膜の劣化の影響が大きいトンネ
ル酸化膜を用いた不揮発性半導体メモリ等に適用したと
きに、有効である。

【００２４】実施の形態２ 実施の形態１では、合わせズレにより素子分離絶縁膜４
に形成される溝８が絶縁膜９により完全に埋められる場
合を示した。図３に示すように、絶縁膜９はコンタクト
孔７の側壁に残るから、この絶縁膜９の膜厚を余り大き
くすると、コンタクト孔７の径がそれだけ小さくなって
しまう。これはコンタクト抵抗の増大を招く。

【００２５】この点を考慮して、素子分離絶縁膜４に形
成される溝８の幅Ｗに対して、絶縁膜９の膜厚をＷ／２
以下に設定した場合の例を、図３（ａ）に対応させて図
４に示す。プロセスは、実施の形態１と同じである。図
示のように絶縁膜９は溝８を完全には埋めることなく、
コンタクト孔９の内面、及び溝８に露出する拡散層５と
その下の基板１の側面を覆う状態に形成される。この場
合、絶縁膜９の膜厚は、コンタクト孔７に埋め込まれる
配線材料と基板１との間の絶縁耐圧を十分に保証できる
ように選択される。具体的に３Ｖ電源の集積回路であれ
ば、８ｎｍ程度の膜厚が限界である。

【００２６】実施の形態３ コンタクト孔７の底部には、良好なコンタクトをとるた
めにバリアメタルが形成されることが多い。バリアメタ
ルとして代表的にはチタン（Ｔｉ）膜が用いられるが、
Ｔｉはシリコン酸化膜と反応を起こし絶縁性能を低下さ
せる。従って、実施の形態２の薄い絶縁膜９をシリコン
酸化膜単層で形成した場合には、十分な絶縁耐性が得ら
れないおそれがある。また、シリコン酸化膜単層では、
欠陥が発生しやすい。

【００２７】図５は、この点を考慮した実施の形態を、
図４に対応させて示している。絶縁膜９としてこの実施
の形態では、シリコン酸化膜９ａとこれに積層したシリ
コン窒化膜９ｂの２層構造としている。図５では、コン
タクト孔７にバリアメタルとしてＴｉ膜１１を形成し、
タングステン（Ｗ）１２をコンタクトプラグとして埋め
込んだ状態を示している。絶縁膜９をこの様な２層構造
とすれば、シリコン窒化膜９ｂがＴｉ膜１１とシリコン
酸化膜９ａとの反応を抑制すると同時に、絶縁膜９の欠
陥密度を低下させる。これにより高い絶縁耐性が得られ
る。

【００２８】実施の形態４ 絶縁膜９として、実施の形態３のようにシリコン酸化膜
／シリコン窒化膜の積層構造を用いると、コンタクト部
での基板への短絡はほぼ確実に防止することができる。
しかし、拡散層５が例えばＮＭＯＳトランジスタのドレ
インであり、基板に対して正バイアスが与えられる場
合、溝８のｐ型基板１側の側壁のリークが比較的大きい
ものとなる。これは、極めて小さいリークしか許容され
ない携帯機器等の用途に用いられる半導体装置において
は問題になる。

【００２９】これに対処するためには、図６に示すよう
に、絶縁膜９を、その最下層にシリコン酸化膜９ａを用
い、その上にシリコン窒化膜９ｂ、更にその上にシリコ
ン酸化膜９ｃを積層した３層構造とすることが好まし
い。これにより、素子にどの様な極性の電圧が印加され
る場合にも、リーク電流を低レベルに抑えることができ
る。

【００３０】実施の形態５ 実施の形態４のように、絶縁膜９をシリコン酸化膜／シ
リコン窒化膜／シリコン酸化膜の３層構造とした場合に
も、実施の形態３で説明したようにコンタクト孔底部の
バリアメタルとしてＴｉ膜が用いられた場合、Ｔｉ膜に
接する最上層のシリコン酸化膜９ｃがＴｉとの反応で破
壊されるおそれがある。そうすると、結果的に図５に示
すシリコン窒化膜／シリコン酸化膜の２層構造と同等の
絶縁性しか示さなくなる。

【００３１】このような事態を避けるためには、図７に
示すように、絶縁膜９を、その最下層にシリコン酸化膜
９ａを用い、その上にシリコン窒化膜９ｂ、更にその上
にシリコン酸化膜９ｃを積層し、更にその上にシリコン
窒化膜９ｄを積層した４層構造とすることが好ましい。
これにより、一層優れた絶縁耐性が得られる。

【００３２】実施の形態６ 減圧ＣＶＤ法やプラズマＣＶＤ法により堆積されるシリ
コン窒化膜は、通常単層膜では特に低電界領域でのリー
ク電流が大きい。このため、実施の形態３乃至５に説明
したように、シリコン酸化膜との積層構造とすることに
より、リーク電流を抑制することが重要になる。この様
な低電界領域でのリーク電流は、膜内に存在するトラッ
プ準位を介した、Frenkel-Poole電流機構によるもので
ある。

【００３３】しかし近年、シリコン窒化膜中のトラップ
準位密度を低減し、電流機構をFowler-Nordheim型に近
いものとする技術が開発されている。これは、Jet Vapo
r Deposition（ＪＶＤ）と称される膜堆積方法、即ちシ
ラン系ガスと窒素を含むガス、例えばＳｉＨ₄／ＮＨ₃を
プラズマ分解して得られる活性なＳｉとＮとを基板面に
搬送することにより、シリコン窒化膜を堆積するもので
ある（例えば、T.P.Ma, “Gate dielectric properties
of silicon nitride films formed by jet vapor depo
sition", Applied Surface Science,pp259-267(1997)参
照）。

【００３４】この様な低トラップ密度のシリコン窒化膜
であれば、絶縁膜９としてシリコン窒化膜単層を用いた
場合にも、優れた絶縁性が得られる。また、図５乃至図
７に示す積層構造の絶縁膜９のなかのシリコン窒化膜と
して、同様にＪＶＤ法によるトラップ密度の低いものを
用いることは有効である。

【００３５】実施の形態７ 絶縁膜９をコンタクト孔７及び溝８の側壁にのみ形成す
るためには、前述のように、膜堆積とエッチバックを行
う。このとき、エッチバックには、多少オーバーエッチ
ングが必要であるため、図８（ａ）に示すように側壁絶
縁膜の上部が後退する。後退量ｘが、拡散層５の拡散深
さｘｊより小さい場合は問題ないが、形成される素子が
微細素子であって、ｘｊが小さい場合、図８（ａ）に示
すように、ｘ＞ｘｊになると、コンタクト孔７に埋め込
まれる配線材料と基板１の間で短絡が生じる。

【００３６】しかし、この絶縁膜９のエッチバックは、
薄い絶縁膜に対するものであるから、オーバーエッチン
グ量の制御は比較的簡単であり、後退量ｘが拡散深さｘ
ｊを大きく上回ることはない。従ってこの場合、図８
（ｂ）に示すように、コンタクト孔７を介してｎ型不純
物をイオン注入して、ｎ⁺型拡散層５に重ねてｎ型拡散
層１３を形成する。これにより、容易に短絡防止が可能
である。この場合のイオン注入は、側壁絶縁膜９がない
状態で溝８の側壁を全てｎ型化する場合と異なり、難し
い加速電圧の調整や複数の加速電圧設定によるイオン注
入工程の繰り返しは要らない。

【００３７】実際的なプロセスに近い数値例を挙げて説
明する。コンタクト孔７の深さが１μｍであるとし、こ
のコンタクト孔７のエッチング工程で３０％のオーバー
エッチングがかかると、溝８は深さ約３００ｎｍとな
る。ｎ⁺型拡散層５がＮＭＯＳトランジスタのドレイン
又はソースであるとすると、その接合深さｘｊは通常１
００ｎｍ以下である。従ってこのまま配線材料をコンタ
クト孔７に埋め込むと短絡を生じる。

【００３８】そこで、絶縁膜９として例えば、シリコン
酸化膜６ｎｍとシリコン窒化膜６ｎｍの積層膜を堆積
し、これをＲＩＥ法によりエッチバックする。このとき
オーバーエッチング量は、３０−５０％見込めばよく、
図８（ａ）に示す絶縁膜９の後退量ｘは、６ｎｍ程度で
ある。この程度の後退量では、上述のように接合深さｘ
ｊが１００ｎｍあれば、短絡は起こらないが、エッチバ
ック後の化学処理による後退、絶縁膜厚の誤差、接合深
さが極めて浅い場合等には、ｘ＞ｘｊとなる場合があり
得る。例えば、ｘｊ＝２０ｎｍ、ｘ＝３０ｎｍといった
状態になり得る。

【００３９】そこで、エッチバック後、例えばリンを適
当な加速電圧でイオン注入して、コンタクト孔７の部分
のみ接合深さが３０ｎｍ以上となるように、図８（ｂ）
に示すようにｎ型層１３を形成する。その後、バリアメ
タルとしてＴｉ膜及びＴｉＮ膜を堆積し、更にＷ膜を堆
積して、これをＣＭＰ処理して、図５に例示したよう
に、コンタクト孔７にプラグとして埋め込む。その後、
層間絶縁膜６上に金属配線をパターン形成する。

【００４０】この発明は、上記実施の形態に限られな
い。上記実施の形態では、ＮＭＯＳトランジスタのソー
ス、ドレインを想定したｎ型拡散層に対するコンタクト
部を取り上げたが、ＰＭＯＳトランジスタのソース、ド
レインとなるｐ型拡散層に対するコンタクト部にも同様
の構造、プロセスが適用できる。また上記実施の形態で
は、ｐ型シリコン基板に直接拡散層が形成された素子構
造を例示したが、通常集積回路では素子領域に応じてｐ
型或いはｎ型ウェルが形成される。これらのウェルに素
子が形成される場合にも同様にこの発明は適用できる。
更に図５では、コンタクト孔７にＷプラグを埋め込んだ
例を挙げたが、高濃度に不純物をドープした多結晶シリ
コンやアモルファスシリコン等を埋め込んでもよい。

【００４１】

【発明の効果】以上述べたようにこの発明によれば、溝
型素子分離技術を用い、且つ合わせ余裕がない状態で半
導体素子を高密度に集積形成する場合に、不純物拡散層
に対するコンタクト部でのリークや短絡を確実に防止す
ることができる。

【図面の簡単な説明】

【図１】この発明の実施の形態１による製造工程を示す
断面図である。

【図２】同実施の形態１による製造工程を示す断面図で
ある。

【図３】同実施の形態１による製造工程を示す断面図で
ある。

【図４】この発明の実施の形態２による要部工程を示す
断面図である。

【図５】この発明の実施の形態３による要部工程を示す
断面図である。

【図６】この発明の実施の形態４による要部工程を示す
断面図である。

【図７】この発明の実施の形態５による要部工程を示す
断面図である。

【図８】この発明の実施の形態７による要部工程を示す
断面図である。

【図９】ＬＯＣＯＳ法による半導体集積回路のコンタク
ト再拡散技術を説明するための図である。

【図１０】溝型素子分離による半導体集積回路のコンタ
クト部の問題を説明するための図である。

【符号の説明】

１…ｐ型シリコン基板、２…シリコン窒化膜、３…素子
分離用溝、４…素子分離絶縁膜、５…ｎ⁺型不純物拡散
層、６…層間絶縁膜、７…コンタクト孔、８…溝、９…
絶縁膜、１０…金属配線、１１…Ｔｉ膜、１２…Ｗ膜、
９ａ，９ｃ…シリコン酸化膜、９ｂ，９ｄ…シリコン窒
化膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 有留 誠一 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 Ｆターム(参考） 5F032 AA35 AA44 CA17 DA02 DA23 DA30 DA33 5F033 JJ18 JJ19 KK01 QQ13 QQ31 QQ37 QQ48 RR04 RR06 SS11 TT02 TT07

Claims (9)

【特許請求の範囲】
1. 【請求項１】 半導体基板の素子分離領域に形成された
   第１の溝内に第１の絶縁膜を埋め込む工程と、 前記半導体基板に不純物拡散層を含む素子を形成する工
   程と、 前記素子を覆って第２の絶縁膜を堆積する工程と、 前記第２の絶縁膜に前記不純物拡散層に対するコンタク
   ト孔を形成する工程と、 前記コンタクト孔の内面に、コンタクト孔が前記第１の
   絶縁膜に重なったときに前記不純物拡散層に接する部分
   で前記第１の絶縁膜に形成される第２の溝の少なくとも
   側面を覆うように、第３の絶縁膜を形成する工程と、 前記コンタクト孔を介して前記不純物拡散層に接続され
   る配線層を形成する工程とを有することを特徴とする半
   導体装置の製造方法。
2. 【請求項２】 前記第３の絶縁膜は、前記第２の溝の幅
   の１／２以上の膜厚をもって堆積され、その後エッチバ
   ックされて、前記第２の溝を埋めるように残されること
   を特徴とする請求項１記載の半導体装置の製造方法。
3. 【請求項３】 前記第３の絶縁膜は、前記第２の溝の幅
   の１／２以下の膜厚をもって堆積され、その後エッチバ
   ックされて、前記第２の溝の側面を覆うように残される
   ことを特徴とする請求項１記載の半導体装置の製造方
   法。
4. 【請求項４】 前記第３の絶縁膜は、シリコン酸化膜と
   この上に積層されたシリコン窒化膜とからなる２層構造
   を有することを特徴とする請求項１記載の半導体装置の
   製造方法。
5. 【請求項５】 前記第３の絶縁膜は、第１のシリコン酸
   化膜とこの上に順次積層されたシリコン窒化膜及び第２
   のシリコン酸化膜からなる３層構造を有することを特徴
   とする請求項１記載の半導体装置の製造方法。
6. 【請求項６】 前記第３の絶縁膜は、第１のシリコン酸
   化膜とこの上に順次積層された第１のシリコン窒化膜、
   第２のシリコン酸化膜及び第２のシリコン窒化膜からな
   る４層構造を有することを特徴とする請求項１記載の半
   導体装置の製造方法。
7. 【請求項７】 前記第３の絶縁膜は、シラン系ガスと窒
   素を含むガスをプラズマ分解して得られる活性なＳｉと
   Ｎとを基板面に搬送することにより堆積されるシリコン
   窒化膜を含むことを特徴とする請求項１記載の半導体装
   置の製造方法。
8. 【請求項８】 前記第３の絶縁膜を形成した後、前記コ
   ンタクト孔を介して前記不純物拡散層と同じ導電型とな
   る不純物をイオン注入する工程を有することを特徴とす
   る請求項１記載の半導体装置の製造方法。
9. 【請求項９】 半導体基板と、 この半導体基板の素子分離領域に形成された第１の溝に
   埋め込まれた第１の絶縁膜と、 前記半導体基板に形成された不純物拡散層を含む素子
   と、 前記素子を覆って形成された第２の絶縁膜と、 前記第２の絶縁膜に形成されたコンタクト孔を介して前
   記不純物拡散層に接続される配線層と、 前記コンタクト孔の内面に、コンタクト孔の一部が前記
   第１の絶縁膜に重なったときに前記不純物拡散層に接す
   る部分で前記第１の絶縁膜に形成される第２の溝の少な
   くとも側面を覆うように形成された第３の絶縁膜とを有
   することを特徴とする半導体装置。