JP2000171822A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JP2000171822A
JP2000171822A JP35544498A JP35544498A JP2000171822A JP 2000171822 A JP2000171822 A JP 2000171822A JP 35544498 A JP35544498 A JP 35544498A JP 35544498 A JP35544498 A JP 35544498A JP 2000171822 A JP2000171822 A JP 2000171822A
Authority
JP
Japan
Prior art keywords
active element
line
element substrate
liquid crystal
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP35544498A
Other languages
Japanese (ja)
Inventor
Shinji Danjo
信二 檀上
Toshifumi Hioki
利文 日置
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP35544498A priority Critical patent/JP2000171822A/en
Publication of JP2000171822A publication Critical patent/JP2000171822A/en
Abandoned legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To largely decreased waste parts of a substrate when plural active element substrates are obtained by cutting a glass substrate having size corresponding to plural active element substrates. SOLUTION: A power feeding line 13 for anode oxidation extending in the row direction out of power feeding lines 13 for anode oxidation of a lattice shape is provided in the upper edge part of an active element substrate forming region 3, and a power feeding line 13 for anode oxidation extending in the column direction is provided in the left edge part of the active element substrate forming region 3. Since a surplus region is not provided between active element substrate forming regions 3 being adjacent in the vertical direction and a single cut line 2 is formed between them, while a surplus region is not provided between active element substrate forming regions 3 being adjacent in the horizontal direction, a single cut line 2 is formed between them, a glass substrate 1 not be wasted even if it is cut in either of the row direction and the column direction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は液晶表示装置に関
する。
[0001] The present invention relates to a liquid crystal display device.

【0002】[0002]

【従来の技術】アクティブマトリクス型の液晶表示装置
を製造する場合、生産性の向上を図るために、アクティ
ブ素子基板のベースとなるガラス等からなる透明基板と
して、アクティブ素子基板複数個分に対応する大きさの
ものを用意し、そして所定の工程までは複数個分を一括
して製造し、その後各単体に分断して製造することがあ
る。また、スイッチング素子として薄膜トランジスタを
備えたアクティブ素子基板を製造する場合、薄膜トラン
ジスタのゲート絶縁膜の絶縁耐圧を補うために、薄膜ト
ランジスタのゲート電極等を例えばAlによって形成
し、陽極酸化処理を行うことにより、ゲート電極等の表
面にAl−Oxからなる陽極酸化膜を形成することがあ
る。
2. Description of the Related Art When an active matrix type liquid crystal display device is manufactured, a plurality of active element substrates are used as a transparent substrate made of glass or the like as a base of the active element substrate in order to improve productivity. There is a case where a product having a size is prepared, a plurality of components are manufactured at a time until a predetermined process is performed, and then the components are divided into individual units. Further, when manufacturing an active element substrate having a thin film transistor as a switching element, in order to compensate for the withstand voltage of a gate insulating film of the thin film transistor, a gate electrode or the like of the thin film transistor is formed of, for example, Al, and anodizing is performed. An anodic oxide film made of Al-Ox may be formed on the surface of a gate electrode or the like.

【0003】図3は従来のこのような液晶表示装置を説
明するために示すもので、アクティブ素子基板複数個分
に対応する大きさのガラス基板上に形成されたものの一
部を省略した全体的な等価回路的平面図を示し、図4は
その一部の等価回路的平面図を示したものである。アク
ティブ素子基板複数個分に対応する大きさのガラス基板
1は、最終的には一点鎖線で示すカットライン2に沿っ
て切断されることにより、各単体に分断されるようにな
っている。この場合、カットライン2で囲まれた領域は
アクティブ素子基板形成領域3となっており、その周囲
は余剰領域4となっている。
FIG. 3 is a view for explaining such a conventional liquid crystal display device, which is entirely formed on a glass substrate having a size corresponding to a plurality of active element substrates, with a part thereof omitted. FIG. 4 shows a partial plan view of an equivalent circuit. The glass substrate 1 having a size corresponding to a plurality of active element substrates is finally cut along a cut line 2 indicated by a dashed line, so that the glass substrate 1 is divided into individual units. In this case, the area surrounded by the cut line 2 is the active element substrate formation area 3, and the surrounding area is the surplus area 4.

【0004】アクティブ素子基板形成領域3には、マト
リクス状に配置された複数の画素電極5と、これらの画
素電極5にそれぞれ接続された薄膜トランジスタ6と、
行方向に延ばされ、薄膜トランジスタ6に走査信号を供
給するための複数の走査ライン7と、列方向に延ばさ
れ、薄膜トランジスタ6にデータ信号を供給するための
複数のデータライン8と、行方向に延ばされ、画素電極
5との間で補助容量部Csを形成する複数の補助容量ラ
イン9と、図3において右下部に配置された複数の入力
ライン10と、複数の画素電極5の周囲に配置された枠
状の短絡リング11と、短絡リング11の外側において
短絡リング11と各データライン8とにそれぞれ接続さ
れた2つずつの静電保護素子12とが設けられている。
余剰領域4には陽極酸化用給電ライン13が格子状に設
けられている。
In the active element substrate formation region 3, a plurality of pixel electrodes 5 arranged in a matrix, a thin film transistor 6 connected to each of the pixel electrodes 5,
A plurality of scanning lines 7 extending in the row direction for supplying a scanning signal to the thin film transistor 6; a plurality of data lines 8 extending in the column direction for supplying a data signal to the thin film transistor 6; , A plurality of auxiliary capacitance lines 9 forming an auxiliary capacitance portion Cs with the pixel electrodes 5, a plurality of input lines 10 arranged at the lower right in FIG. , And two electrostatic protection elements 12 connected to the short-circuit ring 11 and the respective data lines 8 outside the short-circuit ring 11 are provided.
In the surplus area 4, anodizing power supply lines 13 are provided in a lattice shape.

【0005】そして、走査ライン7の右端部は、アクテ
ィブ素子基板形成領域3の右辺部の図3において点線で
示す半導体チップ搭載エリア14内を通過した後、陽極
酸化用給電ライン13に接続されている。各走査ライン
7は、図示はしないが半導体チップ搭載エリア14内に
設けられた接続端子に接続され、各接続端子には半導体
チップの各電極がフェースダウンボンデイングされる。
データライン8の上端部は陽極酸化用給電ライン13に
接続されている。データライン8の下端部は、アクティ
ブ素子基板形成領域3の下辺部の図3において点線で示
す半導体チップ搭載エリア15内まで延ばされている。
各データライン8は、図示はしないが半導体チップ搭載
エリア15内に設けられた接続端子に接続され、各接続
端子には半導体チップの各電極がフェースダウンボンデ
イングされる。補助容量ライン9の左端部は共通ライン
16を介して陽極酸化用給電ライン13に接続されてい
る。入力ライン10の一端部は陽極酸化用給電ライン1
3に接続されている。入力ライン10の他端部は半導体
チップ搭載エリア14、15内まで延ばされている。短
絡リング11の左辺部上下端は共通ライン16に接続さ
れている。なお、所定の工程後に、陽極酸化用給電ライ
ン13を一方の電極として陽極酸化処理を行うことによ
り、薄膜トランジスタ6のゲート電極等の表面には陽極
酸化膜(図示せず)が形成されている。
The right end of the scanning line 7 passes through a semiconductor chip mounting area 14 indicated by a dotted line in FIG. 3 on the right side of the active element substrate forming area 3 and is connected to a power supply line 13 for anodic oxidation. I have. Although not shown, each scanning line 7 is connected to a connection terminal provided in the semiconductor chip mounting area 14, and each connection terminal is face-down bonded with each electrode of the semiconductor chip.
The upper end of the data line 8 is connected to the power supply line 13 for anodic oxidation. The lower end of the data line 8 extends to the inside of the semiconductor chip mounting area 15 indicated by a dotted line in FIG.
Although not shown, each data line 8 is connected to a connection terminal provided in a semiconductor chip mounting area 15, and each connection terminal is face-down bonded with each electrode of the semiconductor chip. The left end of the auxiliary capacitance line 9 is connected to an anodizing power supply line 13 via a common line 16. One end of the input line 10 is a feed line 1 for anodic oxidation.
3 is connected. The other end of the input line 10 extends into the semiconductor chip mounting areas 14 and 15. The upper and lower ends of the short side ring 11 are connected to a common line 16. After a predetermined process, anodizing is performed on the surface of the gate electrode and the like of the thin film transistor 6 by performing anodizing using the anodizing power supply line 13 as one electrode.

【0006】[0006]

【発明が解決しようとする課題】ところで、従来のこの
ようなアクティブ素子基板では、製造する際に、アクテ
ィブ素子基板形成領域3の周囲に余剰領域4を設け、こ
の余剰領域4に陽極酸化用給電ライン13を設けている
ので、カットライン2に沿って切断した後においては、
余剰領域4を廃棄することになる。したがって、この廃
棄する余剰領域4の分だけ無駄になり、ひいてはコスト
高になるという問題があった。この発明の課題は、アク
ティブ素子基板複数個分に対応する大きさの基板の廃棄
部分を大幅に少なくすることである。
By the way, in such a conventional active element substrate, a surplus area 4 is provided around the active element substrate forming area 3 during manufacturing, and the surplus area 4 is supplied with an anodizing power supply. Since the line 13 is provided, after cutting along the cut line 2,
The surplus area 4 is discarded. Therefore, there is a problem that the waste area 4 is wasted by the amount of the surplus area 4 to be discarded, and the cost is increased. SUMMARY OF THE INVENTION It is an object of the present invention to significantly reduce the discarded portion of a substrate having a size corresponding to a plurality of active element substrates.

【0007】[0007]

【課題を解決するための手段】この発明は、互いに直交
する走査ライン及びデータラインと前記走査ライン及び
前記データラインにスイッチング素子を介して接続され
た画素電極とを備えたアクティブ素子基板と、対向電極
を備えた対向基板とがほぼ枠状のシール材を介して貼り
合わされた液晶表示装置において、前記アクティブ素子
基板上の前記シール材の外側において前記走査ラインの
一端部側に半導体チップに接続される接続端子を設け、
前記アクティブ素子基板上の前記シール材の外側におい
て前記データラインの一端部側に半導体チップに接続さ
れる接続端子を設け、前記アクティブ素子基板上におい
て前記走査ラインの他端部側及び前記データラインの他
端部側にほぼL字状の陽極酸化用給電ラインを設けたも
のである。この発明によれば、アクティブ素子基板上の
所定の箇所にほぼL字状の陽極酸化用給電ラインを設け
ているので、アクティブ素子基板複数個分に対応する大
きさの基板の廃棄部分を大幅に少なくすることができ
る。
According to the present invention, there is provided an active element substrate having a scanning line and a data line orthogonal to each other and a pixel electrode connected to the scanning line and the data line via a switching element. In a liquid crystal display device in which an opposing substrate provided with electrodes is bonded via a substantially frame-shaped sealing material, a semiconductor chip is connected to one end of the scanning line outside the sealing material on the active element substrate. Connection terminals
A connection terminal connected to a semiconductor chip is provided on one end side of the data line outside the sealing material on the active element substrate, and the other end of the scan line and the data line are provided on the active element substrate. A substantially L-shaped anodizing power supply line is provided on the other end side. According to the present invention, a substantially L-shaped anodizing power supply line is provided at a predetermined position on the active element substrate, so that a discarded portion of a substrate having a size corresponding to a plurality of active element substrates can be greatly reduced. Can be reduced.

【0008】[0008]

【発明の実施の形態】図1はこの発明の一実施形態にお
ける液晶表示装置を説明するために示すもので、アクテ
ィブ素子基板複数個分に対応する大きさのガラス基板上
に形成されたものの一部を省略した全体的な等価回路的
平面図を示したものである。この図において、図3と同
一名称部分には同一の符号を付し、その説明を適宜省略
する。図1において、図3に示す従来例と異なる点は、
上下方向に隣接するアクティブ素子基板形成領域3間に
余剰領域を設けずに、その間のカットライン2を1本と
しているとともに、左右方向に隣接するアクティブ素子
基板形成領域3間にも余剰領域を設けずに、その間のカ
ットライン2をも1本としている点である。このため、
格子状の陽極酸化用給電ライン13のうち行方向に延び
る陽極酸化用給電ライン13は、アクティブ素子基板形
成領域3の上辺部に設けられ、列方向に延びる陽極酸化
用給電ライン13は、アクティブ素子基板形成領域3の
左辺部に設けられている。この場合、アクティブ素子基
板形成領域3の左辺部に設けられた陽極酸化用給電ライ
ン13は、図3に示す共通ライン16を兼用している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a liquid crystal display device according to an embodiment of the present invention, in which a liquid crystal display device formed on a glass substrate having a size corresponding to a plurality of active element substrates is shown. FIG. 2 is a plan view of an entire equivalent circuit in which parts are omitted. In this figure, the same reference numerals are given to the same parts as those in FIG. 3, and the description thereof will be omitted as appropriate. 1 is different from the conventional example shown in FIG.
An extra area is not provided between the active element substrate forming areas 3 adjacent in the vertical direction, and one cut line 2 is provided therebetween, and an extra area is provided between the active element substrate forming areas 3 adjacent in the horizontal direction. Instead, one cut line 2 is also provided between them. For this reason,
Of the grid-like anodizing power supply lines 13, the anodizing power supply lines 13 extending in the row direction are provided on the upper side of the active element substrate formation region 3, and the anodizing power supply lines 13 extending in the column direction are connected to the active element. It is provided on the left side of the substrate forming region 3. In this case, the power supply line 13 for anodic oxidation provided on the left side of the active element substrate formation region 3 also serves as the common line 16 shown in FIG.

【0009】このように、このアクティブ素子基板で
は、上下方向に隣接するアクティブ素子基板形成領域3
間に余剰領域を設けずに、その間のカットライン2を1
本としているとともに、左右方向に隣接するアクティブ
素子基板形成領域3間にも余剰領域を設けずに、その間
のカットライン2をも1本としているので、行方向及び
列方向のいずれに切断しても、ガラス基板1が無駄とな
ることがない。したがって、アクティブ素子基板複数個
分に対応する大きさのガラス基板1の廃棄部分を大幅に
少なくすることができ、ひいてはコストを低減すること
ができる。
As described above, in this active element substrate, the active element substrate formation region 3 vertically adjacent to the active element substrate is formed.
With no surplus area between them, cut line 2 between
Since there is no extra area between the active element substrate forming areas 3 adjacent to each other in the left-right direction, and only one cut line 2 is provided between the active element substrate forming areas 3, the cutting is performed in either the row direction or the column direction. Also, the glass substrate 1 is not wasted. Therefore, the discarded portion of the glass substrate 1 having a size corresponding to a plurality of active element substrates can be significantly reduced, and the cost can be reduced.

【0010】ここで、格子状の陽極酸化用給電ライン1
3のうち行方向に延びる陽極酸化用給電ライン13をア
クティブ素子基板形成領域3の上辺部に設ける理由につ
いて説明する。行方向に延びる陽極酸化用給電ライン1
3をアクティブ素子基板形成領域3の下辺部に設ける場
合には、半導体チップ搭載エリア15とその外側のカッ
トライン2との間に設けることとなるが、このようにす
ると、半導体チップ搭載エリア15とその外側のカット
ライン2との間の間隔が大きくなり、特に、陽極酸化用
給電ライン13の幅は比較的大きいので、当該間隔がか
なり大きくなり、ひいては液晶表示装置の額縁の幅が大
きくなってしまう。これに対し、行方向に延びる陽極酸
化用給電ライン13をアクティブ素子基板形成領域3の
上辺部に設けると、液晶表示パネルの額縁の幅を小さく
することができる。また、格子状の陽極酸化用給電ライ
ン13のうち列方向に延びる陽極酸化用給電ライン13
をアクティブ素子基板形成領域3の左辺部に設ける理由
も同じである。
Here, the grid-like anodic oxidation feed line 1
The reason why the anodic oxidation power supply line 13 extending in the row direction among the three elements 3 is provided on the upper side of the active element substrate formation region 3 will be described. Anodizing power supply line 1 extending in the row direction
When the semiconductor chip mounting area 3 is provided on the lower side of the active element substrate formation area 3, the semiconductor element mounting area 15 is provided between the semiconductor chip mounting area 15 and the cut line 2 outside the semiconductor chip mounting area 15. Since the space between the outer cut line 2 and the power supply line 13 for anodic oxidation is relatively large, the space becomes considerably large, and the width of the frame of the liquid crystal display device becomes large. I will. On the other hand, when the anodic oxidation power supply line 13 extending in the row direction is provided on the upper side of the active element substrate formation region 3, the width of the frame of the liquid crystal display panel can be reduced. The anodizing power supply line 13 extending in the column direction among the grid-like anodizing power supply lines 13.
Is provided on the left side of the active element substrate formation region 3 for the same reason.

【0011】次に、カットライン2に沿って切断するこ
とにより得られたアクティブ素子基板を備えた液晶表示
装置の一例について、図2を参照して説明する。この液
晶表示装置は、カットライン2に沿って切断することに
より得られたアクティブ素子基板21と、対向電極(図
示せず)を備えた対向基板22とをほぼ枠状のシール材
23を介して貼り合わせた構造となっている。この場
合、陽極酸化用給電ライン13は、ガラス基板1上の上
辺部及び左辺部にほぼL字状に設けられている。そし
て、シール材23の上辺部は、陽極酸化用給電ライン1
3の上辺部と静電保護素子12との間に配置され、各デ
ータライン8の他端部側を横断して形成されている。シ
ール材23の下辺部は、短絡ライン11の下辺部と半導
体チップ搭載エリア15との間に配置され、各データラ
イン8の一端部側を横断して形成されている。シール材
23の左辺部は、陽極酸化用給電ライン13の左辺部と
短絡ライン11の左辺部との間に配置され、各補助容量
ライン9を横断して形成されている。シール材23の右
辺部は、短絡ライン11の右辺部と半導体チップ搭載エ
リア14との間に配置され、各走査ライン7の一端部側
を横断して形成されている。なお、シール材23の左辺
部のほぼ中央には液晶注入口23aが形成されており、
この液晶注入口23aは、液晶注入後、図示しない樹脂
により封止される。
Next, an example of a liquid crystal display device having an active element substrate obtained by cutting along a cut line 2 will be described with reference to FIG. In this liquid crystal display device, an active element substrate 21 obtained by cutting along a cut line 2 and a counter substrate 22 provided with a counter electrode (not shown) are interposed via a substantially frame-shaped sealing material 23. It has a laminated structure. In this case, the anodizing power supply line 13 is provided substantially in an L shape on the upper side and the left side on the glass substrate 1. The upper side of the sealing material 23 is the power supply line 1 for anodic oxidation.
3 is disposed between the upper side portion and the electrostatic protection element 12, and is formed across the other end of each data line 8. The lower side of the sealing material 23 is disposed between the lower side of the short-circuit line 11 and the semiconductor chip mounting area 15 and is formed across one end of each data line 8. The left side of the sealing material 23 is disposed between the left side of the anodizing power supply line 13 and the left side of the short-circuit line 11, and is formed across each auxiliary capacitance line 9. The right side portion of the sealing material 23 is disposed between the right side portion of the short-circuit line 11 and the semiconductor chip mounting area 14 and is formed across one end of each scanning line 7. In addition, a liquid crystal injection port 23a is formed substantially at the center of the left side of the sealing material 23.
After the liquid crystal is injected, the liquid crystal injection port 23a is sealed with a resin (not shown).

【0012】シール材23を以上のように配置すると、
シール材23の上辺部下におけるデータライン8の配置
状態とシール材23の下辺部下におけるデータライン8
の配置状態とが同じとなり、またシール材23の左辺部
下における補助容量ライン9の配置状態とシール材23
の右辺部下における走査ライン7の配置状態とが同じと
なり、しかもシール材23全体としてもその下のデータ
ライン8等の配線の配置状態がほぼ同じとなるので、シ
ール材23の部分におけるセルギャップをほぼ均一にす
ることができる。
When the sealing material 23 is arranged as described above,
The arrangement state of the data lines 8 below the upper side of the sealing material 23 and the data lines 8 below the lower side of the sealing material 23
And the arrangement state of the auxiliary capacitance line 9 below the left side of the seal member 23 and the seal member 23
Since the arrangement state of the scanning lines 7 under the right side of FIG. 7 is the same, and the arrangement state of the wiring such as the data lines 8 under the seal member 23 as a whole is substantially the same, the cell gap in the seal member 23 is reduced. It can be almost uniform.

【0013】なお、上記実施形態においては、行方向に
延ばされた複数の走査ライン7を左辺部の列方向に延び
る陽極酸化用給電ライン13に接続されない場合で説明
したが、各走査ライン7をこの左辺部の陽極酸化用給電
ライン13に接続するようにしてもよい。また、上記で
は、補助容量ライン9を有する実施形態としたが、画素
電極5を上下方向に隣接する走査ライン7に重合し、補
助容量を画素電極5と走査ライン7とにより形成するこ
とにより、補助容量ライン9を省略したアクティブ素子
基板にも適用可能である。また、上記では、アクティブ
素子基板形成領域3内に半導体チップ搭載エリア14、
15を設けた構成としたが、アクティブ素子基板形成領
域3内には、各走査ライン7及び各データライン8に接
続される接続端子を形成し、この端子部に接続されるコ
ネクタを介して各半導体チップに接続する構成としても
よい。さらに、シール材23の上辺部及び左辺部を陽極
酸化用給電ライン13上に配置するようにしてもよい。
In the above embodiment, the case where the plurality of scanning lines 7 extending in the row direction are not connected to the power supply line 13 for anodic oxidation extending in the column direction on the left side has been described. May be connected to the power supply line 13 for anodic oxidation on the left side. Further, in the above, the embodiment having the auxiliary capacitance line 9 has been described. However, the pixel electrode 5 is overlapped with the vertically adjacent scanning line 7, and the auxiliary capacitance is formed by the pixel electrode 5 and the scanning line 7. The present invention is also applicable to an active element substrate in which the auxiliary capacitance line 9 is omitted. In the above description, the semiconductor chip mounting area 14 is located in the active element substrate formation area 3.
In the active element substrate forming region 3, connection terminals connected to the scanning lines 7 and the data lines 8 are formed. It may be configured to be connected to a semiconductor chip. Further, the upper side and the left side of the sealing material 23 may be arranged on the power supply line 13 for anodic oxidation.

【0014】[0014]

【発明の効果】以上説明したように、この発明によれ
ば、アクティブ素子基板上の所定の箇所にほぼL字状の
陽極酸化用給電ラインを設けているので、アクティブ素
子基板複数個分に対応する大きさの基板の廃棄部分を大
幅に少なくすることができ、ひいてはコストを低減する
ことができる。
As described above, according to the present invention, a substantially L-shaped anodic oxidation feed line is provided at a predetermined position on the active element substrate, so that the power supply line can be used for a plurality of active element substrates. The size of the substrate can be greatly reduced, and the cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施形態における液晶表示装置を
説明するために示すもので、アクティブ素子基板複数個
分に対応する大きさのガラス基板上に形成されたものの
一部を省略した全体的な等価回路的平面図。
FIG. 1 is a view for explaining a liquid crystal display device according to an embodiment of the present invention, in which a part formed on a glass substrate having a size corresponding to a plurality of active element substrates is partially omitted. FIG.

【図2】図1に示すガラス基板を切断することにより得
られたアクティブ素子基板を備えた液晶表示装置の一例
を説明するために示す平面図。
FIG. 2 is a plan view illustrating an example of a liquid crystal display device including an active element substrate obtained by cutting the glass substrate shown in FIG.

【図3】従来の液晶表示装置を説明するために示すもの
で、アクティブ素子基板複数個分に対応する大きさのガ
ラス基板上に形成されたものの一部を省略した全体的な
等価回路的平面図。
FIG. 3 is a view for explaining a conventional liquid crystal display device, and is an overall equivalent circuit plane in which a part formed on a glass substrate having a size corresponding to a plurality of active element substrates is omitted. FIG.

【図4】図3に示すものの一部の等価回路的平面図。FIG. 4 is an equivalent circuit plan view of a part of the one shown in FIG. 3;

【符号の説明】[Explanation of symbols]

1 ガラス基板 2 カットライン 3 アクティブ素子基板形成領域 5 画素電極 6 薄膜トランジスタ 7 走査ライン 8 データライン 9 補助容量ライン 13 陽極酸化用給電ライン 14、15 半導体チップ搭載領域 DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Cut line 3 Active element substrate formation area 5 Pixel electrode 6 Thin film transistor 7 Scan line 8 Data line 9 Auxiliary capacitance line 13 Power supply line for anodic oxidation 14, 15 Semiconductor chip mounting area

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 互いに直交する走査ライン及びデータラ
インと前記走査ライン及び前記データラインにスイッチ
ング素子を介して接続された画素電極とを備えたアクテ
ィブ素子基板と、対向電極を備えた対向基板とがほぼ枠
状のシール材を介して貼り合わされた液晶表示装置にお
いて、前記アクティブ素子基板上の前記シール材の外側
において前記走査ラインの一端部側に半導体チップに接
続される接続端子が設けられ、前記アクティブ素子基板
上の前記シール材の外側において前記データラインの一
端部側に半導体チップに接続される接続端子が設けら
れ、前記アクティブ素子基板上において前記走査ライン
の他端部側及び前記データラインの他端部側にほぼL字
状の陽極酸化用給電ラインが設けられていることを特徴
とする液晶表示装置。
1. An active element substrate including a scanning line and a data line orthogonal to each other, a pixel electrode connected to the scanning line and the data line via a switching element, and a counter substrate including a counter electrode. In a liquid crystal display device bonded via a substantially frame-shaped sealing material, a connection terminal connected to a semiconductor chip is provided on one end side of the scanning line outside the sealing material on the active element substrate, A connection terminal connected to a semiconductor chip is provided on one end side of the data line outside the sealing material on the active element substrate, and the other end of the scan line and the data line on the active element substrate are connected to each other. A liquid crystal display device comprising a substantially L-shaped anodic oxidation power supply line provided at the other end.
【請求項2】 請求項1記載の発明において、前記アク
ティブ素子基板上の前記シール材の外側には半導体チッ
プ搭載エリアが形成され、前記アクティブ素子基板上の
接続端子は、前記半導体チップ搭載エリア内に形成され
ていることを特徴とする液晶表示装置。
2. The semiconductor chip mounting area according to claim 1, wherein a semiconductor chip mounting area is formed outside the seal material on the active element substrate, and a connection terminal on the active element substrate is in the semiconductor chip mounting area. A liquid crystal display device formed on a liquid crystal display.
【請求項3】 請求項1記載の発明において、前記シー
ル材は、前記各データラインの他端部側を横断して形成
されていることを特徴とする液晶表示装置。
3. The liquid crystal display device according to claim 1, wherein the sealing material is formed across the other end of each of the data lines.
【請求項4】 請求項3記載の発明において、前記デー
タラインの他端部側には前記データラインを接続する短
絡リングが形成され、前記シール材は、前記データライ
ンの他端部側において、前記陽極酸化用給電ラインと前
記短絡リング間に配置されていることを特徴とする液晶
表示装置。
4. The data line according to claim 3, wherein a short-circuit ring for connecting the data line is formed at the other end of the data line, and the sealing material is provided at the other end of the data line. A liquid crystal display device, which is disposed between the anodizing power supply line and the short-circuit ring.
【請求項5】 請求項1記載の発明において、前記アク
ティブ素子基板上には、前記走査ライン間に補助容量ラ
インが設けられ、該各補助容量ラインは前記走査ライン
の他端部側付近の前記陽極酸化用給電ラインに接続さ
れ、前記シール材は、前記走査ラインの他端部側におけ
る前記該各補助容量ラインを横断して形成されているこ
とを特徴とする液晶表示装置。
5. The method according to claim 1, wherein an auxiliary capacitance line is provided between the scanning lines on the active element substrate, and each of the auxiliary capacitance lines is provided near the other end of the scanning line. A liquid crystal display device connected to an anodizing power supply line, wherein the sealing material is formed across the auxiliary capacitance lines on the other end side of the scanning line.
JP35544498A 1998-12-01 1998-12-01 Liquid crystal display device Abandoned JP2000171822A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35544498A JP2000171822A (en) 1998-12-01 1998-12-01 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35544498A JP2000171822A (en) 1998-12-01 1998-12-01 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2000171822A true JP2000171822A (en) 2000-06-23

Family

ID=18443996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35544498A Abandoned JP2000171822A (en) 1998-12-01 1998-12-01 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2000171822A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100506348B1 (en) * 2002-05-15 2005-08-04 가부시키가이샤 히타치 디스프레이즈 Image display apparatus
KR100871501B1 (en) 2002-01-04 2008-12-05 샤프 가부시키가이샤 Substrate for display device and display device with the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871501B1 (en) 2002-01-04 2008-12-05 샤프 가부시키가이샤 Substrate for display device and display device with the same
US7626646B2 (en) 2002-01-04 2009-12-01 Sharp Kabushiki Kaisha Substrate for display device and display device equipped therewith
KR100506348B1 (en) * 2002-05-15 2005-08-04 가부시키가이샤 히타치 디스프레이즈 Image display apparatus

Similar Documents

Publication Publication Date Title
TW473629B (en) Liquid crystal display device and its manufacture
US7605901B2 (en) Liquid crystal cell assembly and liquid crystal cell manufacturing method
US9176346B2 (en) Liquid crystal display panel and liquid crystal display comprising auxiliary electrode and gate wiring connected in parallel
KR20010069091A (en) method for fabricating the array substrate for liquid crystal display device
JP2003161957A (en) Liquid crystal display device and method for manufacturing the same
JP2002196355A (en) Liquid crystal display device
JPH05165060A (en) Liquid crystal display device
JPH11149087A (en) Liquid crystal display device
JP3648596B2 (en) Semiconductor chip bonding structure and display device having the structure
US7009676B1 (en) Structure of a pad in a liquid crystal display device and a method for manufacturing thereof
JP2000171822A (en) Liquid crystal display device
JPH02277027A (en) Liquid crystal display device
JPS58184758A (en) Method for correction of defect on matrix array
JP3265702B2 (en) Thin film transistor panel
JP3397810B2 (en) Liquid crystal display
JPH09281525A (en) Liquid crystal display substrate and its production
JPH11101985A (en) Liquid crystal display device
JPH11218782A (en) Active matrix type liquid crystal display device
JP3223394B2 (en) Manufacturing method of liquid crystal display device
JP3786180B2 (en) Liquid crystal display
JP3747760B2 (en) Manufacturing method of liquid crystal cell
JPS59143126A (en) Liquid crystal cell
JPH10253991A (en) Liquid crystal display device
JPH0258028A (en) Liquid crystal display device
CN218630456U (en) Wiring structure of electronic paper display array substrate

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050628

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20050809