JPH0258028A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH0258028A JPH0258028A JP63208301A JP20830188A JPH0258028A JP H0258028 A JPH0258028 A JP H0258028A JP 63208301 A JP63208301 A JP 63208301A JP 20830188 A JP20830188 A JP 20830188A JP H0258028 A JPH0258028 A JP H0258028A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- signal line
- liquid crystal
- electrode
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 46
- 239000010409 thin film Substances 0.000 claims abstract description 55
- 230000007547 defect Effects 0.000 abstract description 14
- 238000005530 etching Methods 0.000 abstract description 5
- 238000003754 machining Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 69
- 239000010410 layer Substances 0.000 description 28
- 239000004065 semiconductor Substances 0.000 description 16
- 239000011521 glass Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 229910018888 PSV2 Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000975 dye Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 2
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 2
- 229910004444 SUB1 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004043 dyeing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N iridium(IV) oxide Inorganic materials O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶表示装置、特に、アクティブ・マトリッ
クス方式で構成される液晶表示装置に適用して有効な技
術に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a technique that is effective when applied to a liquid crystal display device, particularly a liquid crystal display device configured using an active matrix method.
アクティブ・マトリックス方式の液晶表示装置はマトリ
ックス状に複数の画素を配置している。An active matrix type liquid crystal display device has a plurality of pixels arranged in a matrix.
各画素は、水平方向に延在する複数の走査信号線(ゲー
ト信号線)とそれと交差する垂直方向に延在する複数の
映像信号線(ドレイン信号線)とで周囲を囲まれた領域
内に配置されている。Each pixel is located within an area surrounded by a plurality of horizontally extending scanning signal lines (gate signal lines) and a plurality of vertically extending video signal lines (drain signal lines) that intersect with the horizontally extending scanning signal lines. It is located.
前記各画素は特開昭60−261173号公報に記載さ
れるように縦型薄膜トランジスタ(TPT)と画素電極
との直列回路で構成されている。Each pixel is constituted by a series circuit of a vertical thin film transistor (TPT) and a pixel electrode, as described in Japanese Patent Laid-Open No. 60-261173.
縦型薄膜トランジスタは、ドレイン電極上に半導体層、
ソース電極を順次積層し、前記半導体層の周囲を取り囲
むようにゲート絶縁膜を介してリング状のゲート電極が
設けられている。ドレイン電極は映像信号線に接続され
ている。ソース電極は画素電極に接続されている。ゲー
ト電極は走査信号線に接続されている。A vertical thin film transistor has a semiconductor layer on the drain electrode,
Source electrodes are sequentially stacked, and a ring-shaped gate electrode is provided via a gate insulating film so as to surround the semiconductor layer. The drain electrode is connected to a video signal line. The source electrode is connected to the pixel electrode. The gate electrode is connected to a scanning signal line.
この縦型薄膜トランジスタは、リング状のゲート電極に
沿ってチャネル領域が形成されるので、チャネル幅を増
加し、駆動能力を向上することができる。したがって、
縦型薄膜トランジスタは小型化することができるので、
液晶表示装置は開口率を向上できる特徴がある。In this vertical thin film transistor, the channel region is formed along the ring-shaped gate electrode, so that the channel width can be increased and the driving ability can be improved. therefore,
Vertical thin film transistors can be made smaller, so
Liquid crystal display devices have the characteristic of being able to improve the aperture ratio.
前記液晶表示装置の各画素の縦型薄膜トランジスタは、
チャネル長(ゲート長)を規定するゲート電極の膜厚や
半導体層の膜厚が製造プロセスによってばらつきを生じ
易い。このため、縦型薄膜トランジスタは均一なトラン
ジスタ特性を得ることができないという問題点があった
。The vertical thin film transistor of each pixel of the liquid crystal display device is
The thickness of the gate electrode and the thickness of the semiconductor layer, which define the channel length (gate length), tend to vary depending on the manufacturing process. For this reason, there is a problem in that vertical thin film transistors cannot obtain uniform transistor characteristics.
また、前述の液晶表示装置は、縦型薄膜トランジスタの
ドレイン電極−ゲート電極間或は映像信号線−走査信号
線間が短絡し易く、短絡した場合には線欠陥が生じるの
で1表示品質が低下するという問題点があった。さらに
、前記縦型薄膜トランジスタのドレイン電極−ゲート電
極間が短絡した場合、この画素を映像信号線から切断し
て線欠陥を回避することが可能であるが、点欠陥は回避
することができないので、やはり表示品質が低下すると
いう問題点があった。In addition, in the above-mentioned liquid crystal display device, short circuits easily occur between the drain electrode and the gate electrode of the vertical thin film transistor or between the video signal line and the scanning signal line, and when a short circuit occurs, a line defect occurs, resulting in a decrease in display quality. There was a problem. Furthermore, if there is a short circuit between the drain electrode and the gate electrode of the vertical thin film transistor, it is possible to disconnect this pixel from the video signal line to avoid line defects, but point defects cannot be avoided. There was still a problem that the display quality deteriorated.
本発明の目的は、液晶表示装置において、画素の薄膜ト
ランジスタのトランジスタ特性を均一化すると共に、薄
膜トランジスタを小型化して開口率を向上することが可
能な技術を提供することにある。An object of the present invention is to provide a technique that can uniformize the transistor characteristics of thin film transistors of pixels in a liquid crystal display device, reduce the size of the thin film transistors, and improve the aperture ratio.
本発明の他の目的は、前記液晶表示装置において、前記
目的に加えて1点欠陥及び線欠陥を低減し1表示品質を
向上することが可能な技術を提供することにある。Another object of the present invention is to provide, in addition to the above-mentioned object, a technique capable of reducing single-point defects and line defects and improving display quality in the liquid crystal display device.
本発明の前記ならびにその他の目的と新規な特徴は1本
明細書の記述及び添付図面によって明らかになるであろ
う。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。A brief overview of typical inventions disclosed in this application is as follows.
(1)液晶表示装置において、薄膜トランジスタを横型
で構成し、この横型薄膜トランジスタのドレイン電極(
又はソース電極)の周囲を取り囲むようにソース電極(
又はドレイン電極)を構成する。(1) In a liquid crystal display device, the thin film transistor is configured horizontally, and the drain electrode (
or source electrode) so as to surround the source electrode (or source electrode).
or drain electrode).
(2)前記横型薄膜トランジスタの映像信号線に接続さ
れるドレイン電極を複数に分割する。(2) The drain electrode connected to the video signal line of the lateral thin film transistor is divided into a plurality of parts.
(3)前記横型薄膜トランジスタのドレイン電極、ソー
ス電極の夫々は走査信号線と映像信号線との間に設けら
れた導電層で形成し、かつ前記ドレイン電極は映像信号
線と電気的に接続する。(3) Each of the drain electrode and source electrode of the horizontal thin film transistor is formed of a conductive layer provided between a scanning signal line and a video signal line, and the drain electrode is electrically connected to the video signal line.
上述した手段(1)によれば、前記薄膜トランジスタの
チャネル長はばらつきの小さいエツチング加工で規定さ
れるので、トランジスタ特性を均一化することができる
と共に、前記薄膜トランジスタのチャネル幅を大きくし
駆動能力を増加し。According to the above-mentioned means (1), the channel length of the thin film transistor is defined by etching processing with small variations, so that the transistor characteristics can be made uniform, and the channel width of the thin film transistor can be increased to increase the driving capability. death.
薄膜トランジスタを小型化することができるので、画素
電極の平面サイズを増加し、開口率を向上する柔とがで
きる。Since the thin film transistor can be miniaturized, it is possible to increase the planar size of the pixel electrode and improve the aperture ratio.
上述した手段(2)によれば、前記薄膜トランジスタの
複数のうちの1つのドレイン電極又はソース電極とゲー
ト電極との間が短絡した場合、その短絡個所のドレイン
電極又はソース電極と映像信号線との間を切断してもそ
の他の部分が正常に機能するので、液晶表示装置の線欠
陥及び点欠陥を低減し、表示品質を向上することができ
る。According to the above-mentioned means (2), when there is a short circuit between the drain electrode or source electrode and the gate electrode of one of the plurality of thin film transistors, the connection between the drain electrode or source electrode at the short circuit point and the video signal line is Even if the gap is cut, other parts function normally, so line defects and point defects in the liquid crystal display device can be reduced and display quality can be improved.
上述した手段(3)によれば、前記走査信号線と映像信
号線との間に少なくとも2層の絶縁膜を介在させ、両者
の交差部分での短絡する確率を低減することができるの
で、液晶表示装置の線欠陥を低減し1表示品質を向上す
ることができる。また、走査信号線と映像信号線との間
に形成される静電容量を低減することができる。According to the above-mentioned means (3), at least two layers of insulating film are interposed between the scanning signal line and the video signal line, and the probability of short circuit at the intersection between the two can be reduced, so that the liquid crystal Line defects in the display device can be reduced and display quality can be improved. Further, the capacitance formed between the scanning signal line and the video signal line can be reduced.
以下1本発明の構成について、アクティブ・マトリック
ス方式を採用する液晶表示装置に本発明を適用した一実
施例とともに説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The configuration of the present invention will be described below along with an embodiment in which the present invention is applied to a liquid crystal display device employing an active matrix method.
なお、実施例を説明するための全図において、同−機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。In all the figures for explaining the embodiments, parts having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted.
(実施例I)
本発明の実施例Iである液晶表示装置の液晶表示部の一
画素を第2図(要部平面図)で示し、第2図の1−1切
断線で切った断面を第1図で示す。(Example I) One pixel of the liquid crystal display part of the liquid crystal display device which is Example I of the present invention is shown in FIG. This is shown in Figure 1.
第1図及び第2図に示すように、液晶表示装置は、1.
1 [1mm1程度の厚さを有する下部透明ガラス基板
SUB 1の内側(液晶側)の表面上に、横型薄膜トラ
ンジスタTPTを有している。横型薄膜トランジスタT
PTは、主に、ゲート電極GT、ゲート絶縁膜として使
用される絶縁膜(JI、チャネル形成領域として使用さ
れるi型半導体層AS、ソース電極(又はドレイン電1
)SDI、ドレイン電極(又はソース電極)SD2で構
成されている。As shown in FIGS. 1 and 2, the liquid crystal display device includes 1.
1 [A horizontal thin film transistor TPT is provided on the inner surface (liquid crystal side) of a lower transparent glass substrate SUB 1 having a thickness of about 1 mm1. Horizontal thin film transistor T
PT mainly includes a gate electrode GT, an insulating film (JI) used as a gate insulating film, an i-type semiconductor layer AS used as a channel formation region, a source electrode (or drain electrode 1),
) SDI, and a drain electrode (or source electrode) SD2.
前記グー1〜電極GTは、例えばスパッタ法で堆積した
Cr膜g1.を用い、約1000[人]程度の膜厚で形
成されている。ゲート電極GTは、走査信号線(ゲート
信号線又は水平信号線)GLと同一製造工程(同一導電
層)で形成され、走査信号線GLに一体化されている。The goo1 to electrode GT are made of a Cr film g1.g1 deposited by sputtering, for example. It is formed with a film thickness of approximately 1,000 [people]. The gate electrode GT is formed in the same manufacturing process (same conductive layer) as the scanning signal line (gate signal line or horizontal signal line) GL, and is integrated with the scanning signal line GL.
走査信号線GLは前記CP膜gl上にA Q (A n
−S i )膜g2を積層した複合膜で形成されてい
る。Aff膜g2は、スパッタ法で堆積し、約1000
[人]程度の膜厚で形成する。このAI2膜g2は走査
信号線GLの抵抗値を低減するように構成されている。The scanning signal line GL is A Q (A n
-S i ) It is formed of a composite film in which the film g2 is laminated. The Aff film g2 is deposited by sputtering and has a thickness of about 1000
Formed with a film thickness of about [a person]. This AI2 film g2 is configured to reduce the resistance value of the scanning signal line GL.
走査信号線GLは、第1図に示すように水平方向に延在
しており1図示していないが垂直方向に複数本配置され
ている。As shown in FIG. 1, the scanning signal lines GL extend horizontally, and although not shown in FIG. 1, a plurality of scanning signal lines GL are arranged vertically.
絶縁膜GIはゲート電極GT及び走査信号線GLの上層
に形成されている。絶縁膜GIは、例えばプラズマCV
D法で堆積させた窒化珪素膜を用い、約3000[人]
程度の膜厚で形成されている。The insulating film GI is formed on the gate electrode GT and the scanning signal line GL. The insulating film GI may be formed by, for example, plasma CV
Approximately 3000 [people] using silicon nitride film deposited by D method
It is formed with a film thickness of approximately
i型半導体層Asはゲート絶縁膜G1の上層に鳥形状で
構成されている。i型半導体層ASは、CVD法で堆積
させた非晶質珪素膜又は多結晶珪素膜で形成し、約25
00[人コ程度の膜厚で形成されている。i型半導体層
ASは主に横型薄膜トランジスタTPTのチャネル形成
領域として使用されている。The i-type semiconductor layer As is formed in a bird shape above the gate insulating film G1. The i-type semiconductor layer AS is formed of an amorphous silicon film or a polycrystalline silicon film deposited by the CVD method, and has a thickness of about 25
00[It is formed with a film thickness comparable to that of a human body. The i-type semiconductor layer AS is mainly used as a channel formation region of the lateral thin film transistor TPT.
ソース電極SD1. ドレイン電極SD2の夫々はi
型半導体層As上に夫々離隔して設けられている。ソー
ス電極SDIとドレイン電極SD2とは回路のバイアス
極性が変ると動作上ソースとドレインが入れ替わる。つ
まり、横型薄膜トランジスタTPTは絶縁ゲート型電界
効果トランジスタFETと同様に双方向性で構成されて
いる。Source electrode SD1. Each of the drain electrodes SD2 is i
They are provided separately on the type semiconductor layer As. The source electrode SDI and the drain electrode SD2 are operationally switched between source and drain when the bias polarity of the circuit changes. In other words, the lateral thin film transistor TPT is bidirectional, like the insulated gate field effect transistor FET.
ソース電極SD1. ドレイン電極SD2の夫々は、
同一製造工程で形成されており、例えばi型半導体層A
Sに接触する下層側から、n゛゛半導体層(図示しない
)、Cr膜を順次積層した複合膜で構成されている。n
゛゛半導体層は、非晶質珪素膜又は多結晶珪素膜で形成
され、約500[人]程度の膜厚で形成されている。n
゛型型半体体層、i型半導体層ASとCr膜との接触抵
抗値を低減するように構成されている。Cr膜は1例え
ばスパッタ法で堆積し、600[人]程度の膜厚で形成
する。Source electrode SD1. Each of the drain electrodes SD2 is
For example, the i-type semiconductor layer A
It is composed of a composite film in which a n semiconductor layer (not shown) and a Cr film are sequentially laminated from the bottom layer that contacts S. n
``The semiconductor layer is formed of an amorphous silicon film or a polycrystalline silicon film, and has a thickness of about 500 [layers]. n
It is configured to reduce the contact resistance value between the ゛-type half body layer, the i-type semiconductor layer AS, and the Cr film. The Cr film is deposited by, for example, a sputtering method, and is formed to a thickness of about 600 [layers].
ソース電極SDI、ドレイン電極SD2の夫々は前述の
ようにi型半導体層As上に平面的に配置され、映像信
号はl型半導体層ASの表面を横方向(水平方向)に流
れるので、この薄膜トランジスタTPTは横型で構成さ
れている。横型薄膜トランジスタTPTはソース電極S
DI、ドレイン電極SD2の夫々をエツチング加工でパ
ターンニングしチャネル長(ゲート長)を高精度で規定
することができるので、この加工精度は縦型薄膜トラン
ジスタのそれに比べて高く、又製造上容易に得ることが
できる。つまり、横型薄膜トランジスタTPTは、縦型
薄膜トランジスタに比べてトランジスタ特性を均一化す
ることができる。As described above, each of the source electrode SDI and drain electrode SD2 is arranged in a plane on the i-type semiconductor layer As, and since the video signal flows laterally (horizontally) on the surface of the l-type semiconductor layer AS, this thin film transistor The TPT is configured horizontally. The lateral thin film transistor TPT has a source electrode S
Since the channel length (gate length) can be defined with high precision by patterning each of the DI and drain electrode SD2 by etching, the processing precision is higher than that of a vertical thin film transistor, and it is easy to obtain in manufacturing. be able to. In other words, the lateral thin film transistor TPT can have more uniform transistor characteristics than the vertical thin film transistor.
前記ソース電極SDIは、第1図及び第2図に示すよう
に、ドレイン電極SD2の周囲を取り囲むように配置さ
れている。具体的には、ソース電極SDIは、平面形状
が方形状に形成されたドレイン電極SD2の周囲と所定
の寸法(チャネル長)を持って離隔し、ドレイン電極S
D2の周囲に沿って構成されている。このように構成さ
れる横型薄膜トランジスタTPTは、ドレイン電極SD
2の周囲に沿った長さでチャネル幅を形成することがで
きるので、チャネル幅を長くすることができる。As shown in FIGS. 1 and 2, the source electrode SDI is arranged to surround the drain electrode SD2. Specifically, the source electrode SDI is spaced apart by a predetermined dimension (channel length) from the periphery of the drain electrode SD2, which has a rectangular planar shape.
It is configured along the periphery of D2. The lateral thin film transistor TPT configured in this way has a drain electrode SD
Since the channel width can be formed along the length along the periphery of 2, the channel width can be increased.
また、前記ドレイン電極SD2は1つの画素内において
複数に分割され、分割された夫々のドレイン電極SD2
は夫々独立に同一の映像信号線DLに接続されている。Further, the drain electrode SD2 is divided into a plurality of parts within one pixel, and each of the divided drain electrodes SD2
are each independently connected to the same video signal line DL.
映像信号線DLはソース電極SDI及びドレイン電極S
D2の上部に層間絶縁膜ILを介在させて延在している
。映像信号線DLはMO膜dり上1cA11!(An−
Si)膜d2を積層した複合膜で形成されている。MO
膜膜上1、スパッタ法で堆積させ、約1000[人コ程
度の膜厚で形成されている。A4膜d2は、スパッタ法
で堆積させ、3500[入コ程度の膜厚で形成されてい
る。AQ膜d2は映像信号線DLの抵抗値を低減するよ
うに構成されている。映像信号線DLは第1図に示すよ
うに走査信号線GLと交差する垂直方向に延在し、図示
していないが水平方向に複数本配置されている。前記ド
レイン電極SD2には、層間絶縁膜ILに形成された接
続孔THを通して映像信号線DLのMO膜膜上1接続さ
れている。前記層間絶縁膜ILは、例えばプラズマCV
D法で堆積させた窒化珪素膜を用い、約100oOロ人
コ程度の膜厚で形成されている。The video signal line DL has a source electrode SDI and a drain electrode S
It extends above D2 with an interlayer insulating film IL interposed therebetween. The video signal line DL is above the MO film 1cA11! (An-
It is formed of a composite film in which Si) films d2 are laminated. M.O.
The film 1 is deposited by sputtering to a film thickness of about 1000 mm. The A4 film d2 is deposited by sputtering and has a thickness of about 3,500 mm. The AQ film d2 is configured to reduce the resistance value of the video signal line DL. As shown in FIG. 1, the video signal lines DL extend in the vertical direction intersecting the scanning signal lines GL, and a plurality of video signal lines DL are arranged in the horizontal direction, although not shown. The drain electrode SD2 is connected to the MO film of the video signal line DL through a connection hole TH formed in the interlayer insulating film IL. The interlayer insulating film IL may be formed by, for example, plasma CV.
A silicon nitride film deposited by the D method is used to have a film thickness of approximately 100 μm.
前記ソース電極SDIには、画素毎に設けられた透明電
極(画素電極)IrO2が接続されている。A transparent electrode (pixel electrode) IrO2 provided for each pixel is connected to the source electrode SDI.
透明電極I’TOIは、液晶表示部の画素電極の一方を
構成する。透明電極IT○1は、絶縁膜GI上に設けら
れており、例えばスパッタ法で堆積され、1200[人
]程度の膜厚で形成されている。The transparent electrode I'TOI constitutes one of the pixel electrodes of the liquid crystal display section. The transparent electrode IT○1 is provided on the insulating film GI, and is deposited by, for example, a sputtering method, and is formed to have a film thickness of about 1200 [layers].
前記横型薄膜トランジスタTPT及び透明電極ITOI
上には保護膜PSVIが設けられている。The lateral thin film transistor TPT and the transparent electrode ITOI
A protective film PSVI is provided thereon.
保護膜PSVIは、主に横型薄膜トランジスタTPTを
湿気等から保護するために形成されており、透明性が高
くしかも耐湿性の良いものを使用する。The protective film PSVI is formed mainly to protect the horizontal thin film transistor TPT from moisture, etc., and a film having high transparency and good moisture resistance is used.
保護膜PSVIは、例えばプラズマCVD法で堆積した
酸化珪素膜や窒化珪素膜で形成され、8000[人]程
度の膜厚で形成されている。The protective film PSVI is formed of, for example, a silicon oxide film or a silicon nitride film deposited by a plasma CVD method, and has a thickness of about 8000 [layers].
薄膜トランジスタTFT上の保護膜PSVIの上部には
、外部光がチャネル形成領域として使用されるl型半導
体層ASに入射されないように、遮光膜LSが設けられ
ている。遮光膜LSは、光に対する遮光性が高くしかも
導電性を有するように例えばAQ膜(或はA fl −
S i 、 A Q −Cu 。A light shielding film LS is provided above the protective film PSVI on the thin film transistor TFT to prevent external light from entering the l-type semiconductor layer AS used as a channel formation region. The light shielding film LS is made of, for example, an AQ film (or A fl -
S i , A Q -Cu.
Cr膜等)で形成されており、スパッタ法で堆積し10
00〜4000[人]程度の膜厚で形成されている。Cr film, etc.) and is deposited by sputtering.
It is formed with a film thickness of about 00 to 4000 [people].
液晶LCは、下部透明ガラス基板SUB 1と上部透明
ガラス基板5UB2との間に形成された空間内に、液晶
分子の向きを設定する下部配向膜○RII及び上部配向
11iJORI2に規定され、封入されている。The liquid crystal LC is defined by a lower alignment film ○RII for setting the orientation of liquid crystal molecules and an upper alignment film 11iJORI2, and is sealed in a space formed between a lower transparent glass substrate SUB1 and an upper transparent glass substrate 5UB2. There is.
下部配向膜0RIIは下部透明ガラス基板5UBl側の
保護膜psviの上部に形成される。The lower alignment film 0RII is formed on the protective film psvi on the lower transparent glass substrate 5UBl side.
上部透明ガラス基板5UB2の内側(液晶側)の表面に
は、カラーフィルタFIL、保護[PSV2、共通透明
電極(共通画素電極)IrO2及び前記上部配向膜○R
I2が順次積層して設けられている。On the inner surface (liquid crystal side) of the upper transparent glass substrate 5UB2, a color filter FIL, a protection [PSV2], a common transparent electrode (common pixel electrode) IrO2, and the upper alignment film ○R are provided.
I2 are sequentially stacked.
重訳共通透明電極IT○2は、下部透明ガラス基板SU
B i側に画素毎に設けられた透明電極ITOIに対向
し、隣接する他の共通透明電極IT○2と一体に構成さ
れている。The retranslated common transparent electrode IT○2 is connected to the lower transparent glass substrate SU.
It faces the transparent electrode ITOI provided for each pixel on the B i side and is configured integrally with another adjacent common transparent electrode IT○2.
カラーフィルタFILは、アクリル樹脂等の樹脂材料で
形成される染色基材を各画素毎に染料で染め分けること
により形成されている。染料の染め分けは、フォトリソ
グラフィ技術を用いて行っている。The color filter FIL is formed by dyeing a dyed base material made of a resin material such as acrylic resin with a dye for each pixel. Dyeing is done using photolithography technology.
保護膜PSV2は、前記カラーフィルタFILを異なる
色に染め分けた染料が液晶LCに漏れることを防止する
ために設けられている。保護膜PSV2は、例えば、ア
クリル樹脂、エポキシ樹脂等の透明樹脂材料で形成され
ている。The protective film PSV2 is provided to prevent the dyes used to dye the color filter FIL into different colors from leaking into the liquid crystal LC. The protective film PSV2 is made of, for example, a transparent resin material such as acrylic resin or epoxy resin.
この液晶表示装置は、下部透明ガラス基板5UBl側、
上部透明ガラス基板5UB2側の夫々の層を別々に形成
し、その後、上下透明ガラス基板SUB 1及び5UB
2を重ね合せ、両者間に液晶LCを封入することによっ
て組み立てられる。This liquid crystal display device has a lower transparent glass substrate 5UBl side,
Each layer on the upper transparent glass substrate 5UB2 side is formed separately, and then the upper and lower transparent glass substrates SUB1 and 5UB are formed separately.
2 are stacked on top of each other and a liquid crystal LC is sealed between the two.
下部透明ガラス基板SUB 1、上部透明ガラス基板5
UB2の夫々の外側の表面には偏光板P○Lが形成され
ている。Lower transparent glass substrate SUB 1, upper transparent glass substrate 5
A polarizing plate P○L is formed on the outer surface of each UB2.
このように、液晶表示装置において、薄膜トランジスタ
TPTを横型で構成し、この横型薄膜トランジスタのド
レイン電極SD2の周囲を取り囲むようにソース電極S
DIを構成することにより、前記横型薄膜トランジスタ
TPTのチャネル長はばらつきの小さいエツチング加工
で規定されるので、トランジスタ特性を均一化すること
ができると共に、前記横型薄膜トランジスタTPTのチ
ャネル幅を大きくし駆動能力を増加し、横型薄膜トラン
ジスタを小型化することができるので、透明電極IT○
1の平面サイズを増加し、開口率を向上することができ
る。In this way, in the liquid crystal display device, the thin film transistor TPT is configured horizontally, and the source electrode S surrounds the drain electrode SD2 of the horizontal thin film transistor.
By configuring DI, the channel length of the lateral thin film transistor TPT is defined by etching processing with small variations, so that the transistor characteristics can be made uniform, and the channel width of the lateral thin film transistor TPT can be increased to increase the driving capability. Transparent electrode IT○
It is possible to increase the plane size of 1 and improve the aperture ratio.
また、前記横型薄膜トランジスタTPTの映像信号線D
Lに接続されるドレイン電極SD2を複数に分割(本
実施例では3つだがこれに限定されない)することによ
り、前記横型薄膜トランジスタTPTの複数のうちの1
つのドレイン准極SD2とゲート電極GTとの間が短絡
した場合、その短絡個所のドレイン電極SD2と映像信
号線DLとの間を切断してもその他の部分が正常に機能
する(SD2−GTが絶縁分離されている)ので、液晶
表示装置の線欠陥及び点欠陥を低減し、表示品質を向上
することができる。前記ドレイン電極SD2と映像信号
線DLとの切断は、フォトリソグラフィ技術を用いたエ
ツチング、レーザビームを用いた溶断等によって行う。Further, the video signal line D of the horizontal thin film transistor TPT
By dividing the drain electrode SD2 connected to L into a plurality of parts (three in this embodiment, but not limited to this), one of the plurality of lateral thin film transistors TPT
If there is a short circuit between two drain quasi-electrodes SD2 and the gate electrode GT, the other parts will function normally even if the short circuit between the drain electrode SD2 and the video signal line DL is disconnected (SD2-GT is (insulated and separated), line defects and point defects in the liquid crystal display device can be reduced and display quality can be improved. The drain electrode SD2 and the video signal line DL are cut by etching using photolithography, fusing using a laser beam, or the like.
また、前記横型薄膜トランジスタTPTのドレイン電極
SD2、ソース電極SDIの夫々を走査信号線GLと映
像信号線DLとの間に設けられた導電層で形成し、かつ
前記ドレイン電極SD2を映像信号線DLと電気的に接
続することにより、前記走査信号線OLと映像信号線D
Lとの間に少なくとも2層の絶縁膜GT及びILを介在
させ。Further, each of the drain electrode SD2 and source electrode SDI of the horizontal thin film transistor TPT is formed of a conductive layer provided between the scanning signal line GL and the video signal line DL, and the drain electrode SD2 is connected to the video signal line DL. By electrically connecting the scanning signal line OL and the video signal line D.
At least two layers of insulating films GT and IL are interposed between L and L.
走査信号線GLと映像信号線DLとの交差部(クロスオ
ーバ部)での短絡する確率を低減することができるので
、液晶表示装置の線欠陥を低減し。It is possible to reduce the probability of a short circuit at the intersection (crossover section) between the scanning signal line GL and the video signal line DL, thereby reducing line defects in the liquid crystal display device.
表示品質を向上することができる。また、走査信号線G
Lと映像信号線DLとの間に形成される静電容量を低減
することができる。Display quality can be improved. In addition, the scanning signal line G
The capacitance formed between L and the video signal line DL can be reduced.
(実施例■)
本実施例■は、前記液晶表示装置において、横型薄膜ト
ランジスタのソース電極、ドレイン電極の夫々と映像信
号線とを同一製造工程で形成した。(Example 2) In this example 2, the source electrode and drain electrode of the lateral thin film transistor and the video signal line were formed in the same manufacturing process in the liquid crystal display device.
本発明の第2実施例である。This is a second embodiment of the present invention.
本発明の実施例Hである液晶表示装置の液晶表示部の一
画素を第3図(要部平面図)で示し、第3図のrV−m
V切断線で切った断面を第4図で示す。One pixel of the liquid crystal display part of the liquid crystal display device which is Example H of the present invention is shown in FIG. 3 (principal part plan view).
FIG. 4 shows a cross section taken along the V cutting line.
本実施例Hの液晶表示装置は、各画素の横型薄膜トラン
ジスタTPTのソース電極SDI、ドレイン電極SD2
の夫々と映像信号線DLとが同一製造工程で形成されて
いる。つまり、ソース電極SDI、ドレイン電極SD2
の夫々はMO膜d1で形成されている。映像信号線DL
はMO膜d1及びその上部に積層されたAQ膜d2から
なる複合膜で形成されている。したがって、横型薄膜ト
ランジスタTPTのソース電極SDIは、ドレイン領域
SD2の周囲の一部を除きその大半を取り囲むように構
成されている。The liquid crystal display device of Example H has a source electrode SDI and a drain electrode SD2 of the lateral thin film transistor TPT of each pixel.
and the video signal line DL are formed in the same manufacturing process. In other words, the source electrode SDI, the drain electrode SD2
are each formed of an MO film d1. Video signal line DL
is formed of a composite film consisting of an MO film d1 and an AQ film d2 laminated on top of the MO film d1. Therefore, the source electrode SDI of the lateral thin film transistor TPT is configured to surround most of the drain region SD2 except for a part of its periphery.
このように構成される液晶表示装置は、前記実施例■と
同様の効果を奏することができると共に。The liquid crystal display device configured in this manner can provide the same effects as in the embodiment (2).
製造工程数を低減することができる効果を奏することが
できる。The effect of reducing the number of manufacturing steps can be achieved.
(実施例■)
本実施例■は、前記液晶表示装置の横型薄膜1−ランジ
スタのソース電極、ドレイン電極の夫々を他の形状で構
成した1本発明の第3実施例である。(Embodiment 2) Embodiment 2 is a third embodiment of the present invention in which each of the source electrode and drain electrode of the horizontal thin film transistor of the liquid crystal display device is configured in a different shape.
本発明の実施例■である液晶表示装置の各画素の簿膜ト
ランジスタのソース電極及びドレイン電極を第5図乃至
第7図(要部概略平面図)で示す。A source electrode and a drain electrode of a film transistor of each pixel of a liquid crystal display device according to the embodiment (2) of the present invention are shown in FIGS. 5 to 7 (schematic plan views of main parts).
第5図に示す横型薄膜トランジスタT P Tのソース
電極SDI、ドレイン電極SD2の夫々は平面形状を円
形状で構成している。The source electrode SDI and drain electrode SD2 of the lateral thin film transistor TPT shown in FIG. 5 each have a circular planar shape.
第6図に示す横型薄膜トランジスタTPTのソース電極
SD1、ドレイン電極SD2の夫々は平面形状を海星形
状で構成している。Each of the source electrode SD1 and drain electrode SD2 of the lateral thin film transistor TPT shown in FIG. 6 has a planar shape of a sea star.
第7図に示す横型薄膜トランジスタTPTのソース電極
SDI、ドレイン電極SD2の夫々は平面形状を渦巻形
状で構成している。Each of the source electrode SDI and drain electrode SD2 of the lateral thin film transistor TPT shown in FIG. 7 has a spiral planar shape.
いずれの場合においても横型薄膜トランジスタTPTの
チャネル幅を増大することができるので、前記実施例■
と同様の効果を奏することができる。In either case, the channel width of the lateral thin film transistor TPT can be increased.
The same effect can be achieved.
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。As above, the invention made by the present inventor has been specifically explained based on the above embodiments, but the present invention is not limited to the above embodiments, and can be modified in various ways without departing from the gist thereof. Of course.
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.
液晶表示装置において、画素の薄膜トランジスタのトラ
ンジスタ特性を均一化すると共に、薄膜トランジスタを
小型化して開口率を向上することができる。In a liquid crystal display device, transistor characteristics of thin film transistors of pixels can be made uniform, the thin film transistors can be made smaller, and the aperture ratio can be improved.
また、前記液晶表示装置において、点欠陥及び線欠陥を
低減し、表示品質を向上することができる。Further, in the liquid crystal display device, point defects and line defects can be reduced and display quality can be improved.
第1図は、本発明の実施例Iである液晶表示装置の液晶
表示部の一画素を示す要部断面図、第2図は、前記画素
の平面図、
第3図は、本発明の実施例■である液晶表示装置の液晶
表示部の一画素を示す要部平面図、第4図は、前記画素
の要部断面図、
第5図乃至第7図は、本発明の実施例■である液晶表示
装置の各画素の薄膜トランジスタのソース電極及びドレ
イン電極を示す要部概略平面図である。
図中、SUB・・・透明ガラス基板、GL・・・走査信
号線、DL・・・映像信号線、GI・・・絶縁膜、GT
・・・ゲート電極、AS・・・i型半導体層、SDI・
・・ソース電極、SD2・・・ドレイン電極、psv・
・・保護膜、LS・・遮光膜、TH・・・接続孔、LC
・・・液晶、TPT・・横型薄膜トランジスタである。
第2図
第3図FIG. 1 is a cross-sectional view of a main part showing one pixel of a liquid crystal display part of a liquid crystal display device according to Embodiment I of the present invention, FIG. 2 is a plan view of the pixel, and FIG. 3 is an embodiment of the present invention. FIG. 4 is a plan view of a main part showing one pixel of a liquid crystal display part of a liquid crystal display device according to example (2), and FIG. 4 is a cross-sectional view of a main part of the pixel. FIG. 2 is a schematic plan view of a main part showing a source electrode and a drain electrode of a thin film transistor of each pixel of a certain liquid crystal display device. In the figure, SUB...transparent glass substrate, GL...scanning signal line, DL...video signal line, GI...insulating film, GT
...gate electrode, AS...i-type semiconductor layer, SDI
・・Source electrode, SD2 ・・Drain electrode, psv・
・・Protective film, LS・・Light shielding film, TH・・Connection hole, LC
...Liquid crystal, TPT...horizontal thin film transistor. Figure 2 Figure 3
Claims (1)
ジスタと画素電極との直列回路で形成された画素を配置
する液晶表示装置において、前記薄膜トランジスタを横
型で構成し、該薄膜トランジスタのドレイン電極又はソ
ース電極の周囲を取り囲むようにソース電極又はドレイ
ン電極を構成したことを特徴とする液晶表示装置。 2、前記薄膜トランジスタの映像信号線に接続されるド
レイン電極又はソース電極は複数に分割されていること
を特徴とする特許請求の範囲第1項に記載の液晶表示装
置。 3、前記薄膜トランジスタのドレイン電極、ソース電極
の夫々は前記走査信号線と映像信号線との間に設けられ
た導電層で形成され、かつ前記ドレイン電極又はソース
電極は映像信号線と電気的に接続されていることを特徴
とする特許請求の範囲第1項又は第2項に記載の液晶表
示装置。[Scope of Claims] 1. In a liquid crystal display device in which a pixel formed by a series circuit of a thin film transistor and a pixel electrode is arranged at the intersection of a scanning signal line and a video signal line, the thin film transistor is configured horizontally, A liquid crystal display device characterized in that a source electrode or a drain electrode is configured to surround the drain electrode or source electrode of the thin film transistor. 2. The liquid crystal display device according to claim 1, wherein the drain electrode or source electrode connected to the video signal line of the thin film transistor is divided into a plurality of parts. 3. Each of the drain electrode and source electrode of the thin film transistor is formed of a conductive layer provided between the scanning signal line and the video signal line, and the drain electrode or the source electrode is electrically connected to the video signal line. A liquid crystal display device according to claim 1 or 2, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63208301A JPH0258028A (en) | 1988-08-24 | 1988-08-24 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63208301A JPH0258028A (en) | 1988-08-24 | 1988-08-24 | Liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0258028A true JPH0258028A (en) | 1990-02-27 |
Family
ID=16553985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63208301A Pending JPH0258028A (en) | 1988-08-24 | 1988-08-24 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0258028A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09501509A (en) * | 1993-07-29 | 1997-02-10 | ハネウエル・インコーポレーテッド | Silicon pixel electrode |
JP2002215065A (en) * | 2000-11-02 | 2002-07-31 | Seiko Epson Corp | Organo-electroluminescence device and its manufacturing method and electronic equipment |
JP2008005716A (en) * | 2006-06-27 | 2008-01-17 | Nishimuragumi:Kk | Part for movement controlling facility for creeping animal and movement controlling facility provided with the part |
JP4768078B1 (en) * | 2010-10-29 | 2011-09-07 | ヤマト発動機株式会社 | Floating type wave absorber |
JP2018157078A (en) * | 2017-03-17 | 2018-10-04 | Necライティング株式会社 | Field-effect transistor and electronic device |
-
1988
- 1988-08-24 JP JP63208301A patent/JPH0258028A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09501509A (en) * | 1993-07-29 | 1997-02-10 | ハネウエル・インコーポレーテッド | Silicon pixel electrode |
JP2002215065A (en) * | 2000-11-02 | 2002-07-31 | Seiko Epson Corp | Organo-electroluminescence device and its manufacturing method and electronic equipment |
US7253433B2 (en) | 2000-11-02 | 2007-08-07 | Seiko Epson Corporation | Organic electroluminescent device, method of manufacturing the same, and electronic apparatus |
US7718453B2 (en) | 2000-11-02 | 2010-05-18 | Seiko Epson Corporation | Organic electroluminescent device, method of manufacturing the same, and electronic apparatus |
US7951627B2 (en) | 2000-11-02 | 2011-05-31 | Seiko Epson Corporation | Organic electroluminescent device, method of manufacturing the same, and electronic apparatus |
JP2008005716A (en) * | 2006-06-27 | 2008-01-17 | Nishimuragumi:Kk | Part for movement controlling facility for creeping animal and movement controlling facility provided with the part |
JP4768078B1 (en) * | 2010-10-29 | 2011-09-07 | ヤマト発動機株式会社 | Floating type wave absorber |
JP2018157078A (en) * | 2017-03-17 | 2018-10-04 | Necライティング株式会社 | Field-effect transistor and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6028653A (en) | Active matrix liquid crystal display panel having an improved numerical aperture and display reliability and wiring designing method therefor | |
US6674499B2 (en) | Active matrix liquid crystal display apparatus | |
KR100260359B1 (en) | Lcd and method for manufacturing the same | |
US6421102B2 (en) | Liquid crystal display with pixel electrodes formed in a plurality of matrix-like regions and manufacturing method thereof | |
KR950019865A (en) | LCD and its manufacturing method | |
KR20020054608A (en) | method for fabricating a black matrix of LCD | |
US20060131582A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
KR100282681B1 (en) | LCD and its manufacturing method | |
US6545731B2 (en) | Liquid crystal display device having light isolation structure | |
JPH0258028A (en) | Liquid crystal display device | |
JPH02277027A (en) | Liquid crystal display device | |
JPH0258030A (en) | Liquid crystal display device | |
KR20000011559A (en) | Liquid crystal display and manufacturing method thereof | |
JP2735236B2 (en) | Manufacturing method of liquid crystal display device | |
JPH09101541A (en) | Array substrate for display device and its production | |
KR20030058056A (en) | Liquid crystal display device | |
JP2644751B2 (en) | Liquid crystal display | |
JP2001051300A (en) | Liquid crystal display device | |
JPH0261620A (en) | Liquid crystal display device | |
KR100951359B1 (en) | Thin film diode panel and manufacturing method of the same | |
JPH0527249A (en) | Active matrix substrate | |
JP2002082337A (en) | Liquid crystal display | |
JPH05119332A (en) | Liquid crystal display device | |
JPH0272329A (en) | Liquid crystal display device | |
JPH09101542A (en) | Array substrate for display device and its production |