JP2000164978A - 半導体レーザ素子 - Google Patents
半導体レーザ素子Info
- Publication number
- JP2000164978A JP2000164978A JP10335255A JP33525598A JP2000164978A JP 2000164978 A JP2000164978 A JP 2000164978A JP 10335255 A JP10335255 A JP 10335255A JP 33525598 A JP33525598 A JP 33525598A JP 2000164978 A JP2000164978 A JP 2000164978A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- refractive index
- semiconductor laser
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】高出力半導体レーザの共振器後端面高反射膜に
おいて四分の一波長膜を積層すると膜層数が増え、膜厚
ずれによる反射率低下、長時間プロセス、膜応力による
膜はがれなどの問題があった。 【解決手段】赤色高出力半導体レーザ後端面部の高反射
膜として、レーザの発振波長において透明で、低屈折率
膜の屈折率の値を高屈折率膜の屈折率の値で除したとき
に0.72以下になるような膜の組み合わせを用いて積層膜
層数を減らすことにより、不良率を低減し、工程を簡略
化する。
おいて四分の一波長膜を積層すると膜層数が増え、膜厚
ずれによる反射率低下、長時間プロセス、膜応力による
膜はがれなどの問題があった。 【解決手段】赤色高出力半導体レーザ後端面部の高反射
膜として、レーザの発振波長において透明で、低屈折率
膜の屈折率の値を高屈折率膜の屈折率の値で除したとき
に0.72以下になるような膜の組み合わせを用いて積層膜
層数を減らすことにより、不良率を低減し、工程を簡略
化する。
Description
【０００１】
【発明の属する技術分野】本発明はAlGaInP系高出力半
導体レーザ素子の改良に係り、特にその共振器端面高反
射膜に関する。
導体レーザ素子の改良に係り、特にその共振器端面高反
射膜に関する。
【０００２】
【従来の技術】AlGaInP系高出力半導体レーザは光ディ
スク、デジタル・ビデオ・ディスク等の光源として用い
られ、高出力化および高信頼度化が求められている。こ
れを達成するには、レーザの動作電流を高くするとレー
ザ結晶の劣化が早まり高信頼性が得られないため、動作
電流を低いままで高出力動作を達成する構造が必要とな
る。
スク、デジタル・ビデオ・ディスク等の光源として用い
られ、高出力化および高信頼度化が求められている。こ
れを達成するには、レーザの動作電流を高くするとレー
ザ結晶の劣化が早まり高信頼性が得られないため、動作
電流を低いままで高出力動作を達成する構造が必要とな
る。
【０００３】その方法の一つとして、共振器の光出射端
面すなわち前面と非出射端面すなわち後面との反射率の
比が大きくなるように保護膜を成膜し、レーザの微分量
子効率を高くする方法がある。前面の反射率はレーザ発
振しきい電流値の増大を防ぎ、光ディスク等からの戻り
光雑音を抑えるために約6％程度以上である必要がある
ため、後面の反射率はできるだけ高く例えば90％程度に
設定する必要がある。
面すなわち前面と非出射端面すなわち後面との反射率の
比が大きくなるように保護膜を成膜し、レーザの微分量
子効率を高くする方法がある。前面の反射率はレーザ発
振しきい電流値の増大を防ぎ、光ディスク等からの戻り
光雑音を抑えるために約6％程度以上である必要がある
ため、後面の反射率はできるだけ高く例えば90％程度に
設定する必要がある。
【０００４】通常、高反射膜は屈折率n0の基板表面に低
屈折率n1、高屈折率n2の四分の一波長膜を交互に重ねて
一組としたものを積み重ねて用いる。藤原史郎編、光学
薄膜（共立出版）によると上記2種類の膜をp周期積層し
た場合の振幅反射率rは数１となり、エネルギー反射率R
は振幅反射率rの2乗となる。
屈折率n1、高屈折率n2の四分の一波長膜を交互に重ねて
一組としたものを積み重ねて用いる。藤原史郎編、光学
薄膜（共立出版）によると上記2種類の膜をp周期積層し
た場合の振幅反射率rは数１となり、エネルギー反射率R
は振幅反射率rの2乗となる。
【０００５】
【数１】r＝（n0n2 2p−n1 2p）／（n0n2 2p＋n1 2p） 上記数１に従えば、例えば発振波長が650nmのレーザの
場合、後面の反射率を90％程度にするために、屈折率1.
46のSiO2と屈折率1.96のSiNとの四分の一波長膜を用い
るものとすると、5周期10層の積層膜が必要となる。
場合、後面の反射率を90％程度にするために、屈折率1.
46のSiO2と屈折率1.96のSiNとの四分の一波長膜を用い
るものとすると、5周期10層の積層膜が必要となる。
【０００６】
【発明が解決しようとする課題】従来の技術では650nm
帯半導体レーザ共振器後面の保護膜の作製にはSiO2とSi
Nの四分の一波長膜を用いると、90%以上の反射率を確保
するためには5周期10層の積層膜が必要であるが、スパ
ッタリングにより成膜すると膜厚ずれにより反射率低下
が起こり、十分な発振効率が得られなかった。また、プ
ロセス時間が長い、膜応力による膜はがれが生じやすい
などの問題があった。また、SiNのかわりに屈折率がよ
り大きいアモルファスSiを用いれば、少ない層数でより
高反射率の膜が得られるが、スパッタリングによる成膜
では赤色レーザの光を吸収してしまうため、劣化を早め
てしまうという問題があった。
帯半導体レーザ共振器後面の保護膜の作製にはSiO2とSi
Nの四分の一波長膜を用いると、90%以上の反射率を確保
するためには5周期10層の積層膜が必要であるが、スパ
ッタリングにより成膜すると膜厚ずれにより反射率低下
が起こり、十分な発振効率が得られなかった。また、プ
ロセス時間が長い、膜応力による膜はがれが生じやすい
などの問題があった。また、SiNのかわりに屈折率がよ
り大きいアモルファスSiを用いれば、少ない層数でより
高反射率の膜が得られるが、スパッタリングによる成膜
では赤色レーザの光を吸収してしまうため、劣化を早め
てしまうという問題があった。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、本発明ではレーザの発振波長において透明で、かつ
屈折率比の大きい二つの材料を選ぶことによって、90%
以上の反射率を確保すると同時に積層膜総数を減らすこ
とを考案した。
に、本発明ではレーザの発振波長において透明で、かつ
屈折率比の大きい二つの材料を選ぶことによって、90%
以上の反射率を確保すると同時に積層膜総数を減らすこ
とを考案した。
【０００８】すなわち本発明の半導体レーザ素子は、活
性層と上記活性層を挟んで設けた活性層よりも広い禁制
帯幅で互いに異なる導電型を有する半導体層よりなる二
種類のクラッド層を有し、上記層構造の最上層および最
下層には電極を有し、層構造に垂直に設けた結晶面を反
射鏡として共振器を構成し、少なくとも一方の共振器端
面に第１の誘電体膜または半導体膜と第２の誘電体膜ま
たは半導体膜とを交互に積層した保護膜を有する半導体
レーザにおいて、上記保護膜を形成する材料として、使
用温度および上記半導体レーザの発振波長領域における
上記共振器端面に積層する第１の膜の屈折率を第２の膜
の屈折率で除した値が0.72以下である組み合わせとし、
上記積層膜の4周期以下の積層数を有する保護膜を形成
したときの発振波長の光に対する反射率が90%以上とし
たことを特徴とする。
性層と上記活性層を挟んで設けた活性層よりも広い禁制
帯幅で互いに異なる導電型を有する半導体層よりなる二
種類のクラッド層を有し、上記層構造の最上層および最
下層には電極を有し、層構造に垂直に設けた結晶面を反
射鏡として共振器を構成し、少なくとも一方の共振器端
面に第１の誘電体膜または半導体膜と第２の誘電体膜ま
たは半導体膜とを交互に積層した保護膜を有する半導体
レーザにおいて、上記保護膜を形成する材料として、使
用温度および上記半導体レーザの発振波長領域における
上記共振器端面に積層する第１の膜の屈折率を第２の膜
の屈折率で除した値が0.72以下である組み合わせとし、
上記積層膜の4周期以下の積層数を有する保護膜を形成
したときの発振波長の光に対する反射率が90%以上とし
たことを特徴とする。
【０００９】特に上記保護膜を形成する第１の膜がMg
F2、SiO2、Al2O3、MgOのいずれかであることが好まし
く、上記保護膜を形成する第２の膜がSiNx、AlNx、Ti
O2、SiCのいずれかであることが好ましい。
F2、SiO2、Al2O3、MgOのいずれかであることが好まし
く、上記保護膜を形成する第２の膜がSiNx、AlNx、Ti
O2、SiCのいずれかであることが好ましい。
【００１０】発振波長が650nmのレーザの場合、図１の
ような3周期6層の積層膜の組み合わせでは、低屈折率膜
12としてMgF2またはSiO2を用い、高屈折率膜13としてTi
O2を用いる組み合わせ、または低屈折率膜12としてAl2O
3またはMgO、高屈折率膜13としてSiCを用いる組み合わ
せなどがある。
ような3周期6層の積層膜の組み合わせでは、低屈折率膜
12としてMgF2またはSiO2を用い、高屈折率膜13としてTi
O2を用いる組み合わせ、または低屈折率膜12としてAl2O
3またはMgO、高屈折率膜13としてSiCを用いる組み合わ
せなどがある。
【００１１】2周期4層の積層膜の組み合わせでは、低屈
折率膜としてMgF2またはSiO2、高屈折率膜としてSiCの
組み合わせがある。ここで、図１の10はレーザ結晶、11
は前端面保護膜、12および13は後端面保護膜となる多層
膜である。
折率膜としてMgF2またはSiO2、高屈折率膜としてSiCの
組み合わせがある。ここで、図１の10はレーザ結晶、11
は前端面保護膜、12および13は後端面保護膜となる多層
膜である。
【００１２】
【発明の実施の形態】（実施例１）本発明の第１の実施
例における半導体レーザの構造、製造方法および特性を
図２から図７を用いて説明する。
例における半導体レーザの構造、製造方法および特性を
図２から図７を用いて説明する。
【００１３】まず、有機金属気相成長法を用いて図２の
ような断面構造のダブルへテロ構造を作製する。同図に
おいて、101はGaAs基板を示しており、このGaAs基板101
の面方位は（100）面である。この基板101上にn型In0.5
（Ga0.3Al0.7）0.5Pからなる厚さ1.8μm程度のn型クラ
ッド層102、アンドープIn0.5（Ga0.7Al0.3）0.5Pからな
る光ガイド層103で挾持されている多重量子井戸活性層1
04、p型In0.5（Ga0.3Al0.7）0.5Pからなる厚さ1.5μm程
度のp型クラッド層105、p型In0.5Ga0.5P層106、およびn
型GaAsキャップ層107を順次結晶成長する。多重量子井
戸活性層104は同図の円内に拡大して示すように、3層の
In0.51Ga0.49P（7nm）ウエル層108と2層のIn0.5（Ga0.7
Al0.3）0.5Pバリア層109を積層して形成している。
ような断面構造のダブルへテロ構造を作製する。同図に
おいて、101はGaAs基板を示しており、このGaAs基板101
の面方位は（100）面である。この基板101上にn型In0.5
（Ga0.3Al0.7）0.5Pからなる厚さ1.8μm程度のn型クラ
ッド層102、アンドープIn0.5（Ga0.7Al0.3）0.5Pからな
る光ガイド層103で挾持されている多重量子井戸活性層1
04、p型In0.5（Ga0.3Al0.7）0.5Pからなる厚さ1.5μm程
度のp型クラッド層105、p型In0.5Ga0.5P層106、およびn
型GaAsキャップ層107を順次結晶成長する。多重量子井
戸活性層104は同図の円内に拡大して示すように、3層の
In0.51Ga0.49P（7nm）ウエル層108と2層のIn0.5（Ga0.7
Al0.3）0.5Pバリア層109を積層して形成している。
【００１４】このウエハを以下の手順で図３のような構
造に加工する。熱化学堆積法によりSiO2膜（図示せず）
を堆積し、ホトリソグラフ技術を用いて上記SiO2膜を幅
約5μmのストライプ状に加工する。このSiO2ストライプ
をマスクとしてp型クラッド層105の途中までをリッジ状
に加工し、このSiO2ストライプをマスクとしてn型GaAs
電流ブロック層111の選択成長を行う。GaAsキャップ層1
07を取り除いた後、n型GaAs電流ブロック層111およびp
型In0.5Ga0.5P層106上には、p型GaAsからなるコンタク
ト層112を介してAu−Zn合金からなるp側電極113が設け
られている。そして、GaAs基板101の裏面には、Au−Ge
合金からなるn側電極114が設けられている。このような
構造のウエハ14を図４（a）の状態から同図（b）のよう
に長さ約600μmの幅を持つバー状ウエハ15に劈開する。
ここで、16は素子端面となる側面をさしている。
造に加工する。熱化学堆積法によりSiO2膜（図示せず）
を堆積し、ホトリソグラフ技術を用いて上記SiO2膜を幅
約5μmのストライプ状に加工する。このSiO2ストライプ
をマスクとしてp型クラッド層105の途中までをリッジ状
に加工し、このSiO2ストライプをマスクとしてn型GaAs
電流ブロック層111の選択成長を行う。GaAsキャップ層1
07を取り除いた後、n型GaAs電流ブロック層111およびp
型In0.5Ga0.5P層106上には、p型GaAsからなるコンタク
ト層112を介してAu−Zn合金からなるp側電極113が設け
られている。そして、GaAs基板101の裏面には、Au−Ge
合金からなるn側電極114が設けられている。このような
構造のウエハ14を図４（a）の状態から同図（b）のよう
に長さ約600μmの幅を持つバー状ウエハ15に劈開する。
ここで、16は素子端面となる側面をさしている。
【００１５】共振器の光出射端面側に図５のAl2O3およ
びSiターゲット1を持つRFマグネトロンスパッタリング
装置により、図６（a）に示すように、低反射率保護膜1
7としてAl2O3膜を成膜する。ここで、図５において1は
スパッタリングターゲット、2は成膜室、3はシャッタ
ー、4は排気設備、5は試料ステージ、6は試料ホルダ、7
はスパッタ材料、15はバー状の試料を示す。
びSiターゲット1を持つRFマグネトロンスパッタリング
装置により、図６（a）に示すように、低反射率保護膜1
7としてAl2O3膜を成膜する。ここで、図５において1は
スパッタリングターゲット、2は成膜室、3はシャッタ
ー、4は排気設備、5は試料ステージ、6は試料ホルダ、7
はスパッタ材料、15はバー状の試料を示す。
【００１６】バー状の試料15を裏返してもう一方の共振
器端面に酸素ガスおよびメタンガスを交互に導入するこ
とによりSiO2とSiCの四分の一波長膜を交互に2周期成膜
し、高反射膜18とする。このバー状のウエハ15を図６
（b）のように劈開してレーザチップ19とする。
器端面に酸素ガスおよびメタンガスを交互に導入するこ
とによりSiO2とSiCの四分の一波長膜を交互に2周期成膜
し、高反射膜18とする。このバー状のウエハ15を図６
（b）のように劈開してレーザチップ19とする。
【００１７】この方法によればレーザ後端面保護膜の反
射率の波長依存性は図７のようになり、680nmでの反射
率は約90％となった。また、本実施例の半導体レーザは
波長680nm、しきい値電流は約60mA、微分量子効率が約
0.9で室温連続発振し、最大光出力は約90mWで、光出力5
0mWにおいて5000時間以上の連続動作が可能であった。
射率の波長依存性は図７のようになり、680nmでの反射
率は約90％となった。また、本実施例の半導体レーザは
波長680nm、しきい値電流は約60mA、微分量子効率が約
0.9で室温連続発振し、最大光出力は約90mWで、光出力5
0mWにおいて5000時間以上の連続動作が可能であった。
【００１８】（実施例２）本発明の第２の実施例の半導
体レーザの構造および製造方法を図８から図１１に示
す。
体レーザの構造および製造方法を図８から図１１に示
す。
【００１９】まず、有機金属気相成長法により図８のよ
うなダブルヘテロ構造を作製する。201はGaAs基板を示
しており、このGaAs基板201は、（100）面から〔011〕
方向に7度傾斜した面方位を有している。この基板上にn
型In0.5（Ga0.3Al0.7）0.5Pからなる厚さ1.8μm程度のn
型クラッド層102、多重量子井戸活性層202、p型In
0.5（Ga0.3Al0.7）0.5Pからなる厚さ1.5μm程度のp型ク
ラッド層105、p型In0.5Ga0.5P層106、およびn型GaAsキ
ャップ層107を順次結晶成長する。活性層202は厚さ5nm
のIn0.55Ga0.45P層203と厚さ5nmのIn0.45（Ga0.5A
l0.5）0.55P層204が4周期積層した多重量子井戸構造と
なっている。
うなダブルヘテロ構造を作製する。201はGaAs基板を示
しており、このGaAs基板201は、（100）面から〔011〕
方向に7度傾斜した面方位を有している。この基板上にn
型In0.5（Ga0.3Al0.7）0.5Pからなる厚さ1.8μm程度のn
型クラッド層102、多重量子井戸活性層202、p型In
0.5（Ga0.3Al0.7）0.5Pからなる厚さ1.5μm程度のp型ク
ラッド層105、p型In0.5Ga0.5P層106、およびn型GaAsキ
ャップ層107を順次結晶成長する。活性層202は厚さ5nm
のIn0.55Ga0.45P層203と厚さ5nmのIn0.45（Ga0.5A
l0.5）0.55P層204が4周期積層した多重量子井戸構造と
なっている。
【００２０】このような半導体積層構造を持ったウエハ
に厚さ100nmのSiN膜（図示せず）をスパッタ法により堆
積する。このSiN膜をレーザストライプの方向と直交す
る幅30μmから50μmのストライプ状に取り除き、さらに
このストライプ部分のGaAs107も化学エッチングにより
除去する。この時、GaAsのエッチングはSiN膜の下にサ
イドエッチングが約2μm入る時間とする。このウエハに
Siイオン打ち込みおよびそれに連続してSiより浅く水素
イオン打ち込みを行い、700℃程度の熱処理によりSiの
拡散を行い、レーザ端面窓構造および窓部の非励起構造
を作製する。
に厚さ100nmのSiN膜（図示せず）をスパッタ法により堆
積する。このSiN膜をレーザストライプの方向と直交す
る幅30μmから50μmのストライプ状に取り除き、さらに
このストライプ部分のGaAs107も化学エッチングにより
除去する。この時、GaAsのエッチングはSiN膜の下にサ
イドエッチングが約2μm入る時間とする。このウエハに
Siイオン打ち込みおよびそれに連続してSiより浅く水素
イオン打ち込みを行い、700℃程度の熱処理によりSiの
拡散を行い、レーザ端面窓構造および窓部の非励起構造
を作製する。
【００２１】このようなウエハのSiN膜を取り除き、さ
らにn型GaAs層107も取り除いた後、p型GaAs層を再成長
する。さらに、その上に熱化学堆積法によりSiO2膜（図
示せず）を堆積し、ホトリソグラフ技術を用いてSiO2膜
を幅約5μmのストライプ状に加工する。このSiO2ストラ
イプをマスクとしてp型クラッド層105の途中までをリッ
ジ状に加工し、このSiO2ストライプをマスクとしてn型G
aAs電流ブロック層111の選択成長を行う。GaAs再成長層
を取り除いた後、n型GaAs電流ブロック層111およびp型I
n0.5Ga0.5P層106上には、p型GaAsからなるコンタクト層
112を介してAu−Zn合金からなるp側電極113が設けられ
ている。そして、GaAs基板201の裏面には、Au−Ge合金
からなるn側電極114が設けられている。
らにn型GaAs層107も取り除いた後、p型GaAs層を再成長
する。さらに、その上に熱化学堆積法によりSiO2膜（図
示せず）を堆積し、ホトリソグラフ技術を用いてSiO2膜
を幅約5μmのストライプ状に加工する。このSiO2ストラ
イプをマスクとしてp型クラッド層105の途中までをリッ
ジ状に加工し、このSiO2ストライプをマスクとしてn型G
aAs電流ブロック層111の選択成長を行う。GaAs再成長層
を取り除いた後、n型GaAs電流ブロック層111およびp型I
n0.5Ga0.5P層106上には、p型GaAsからなるコンタクト層
112を介してAu−Zn合金からなるp側電極113が設けられ
ている。そして、GaAs基板201の裏面には、Au−Ge合金
からなるn側電極114が設けられている。
【００２２】このような構造のウエハのレーザ端面（窓
領域）および中心部（窓領域以外）における断面図はそ
れぞれ図９、図１０となる。このウエハを長さ約600μm
に劈開する。劈開の位置はSiを拡散した窓構造を設けた
領域のほぼ中央となるように制御を行う。
領域）および中心部（窓領域以外）における断面図はそ
れぞれ図９、図１０となる。このウエハを長さ約600μm
に劈開する。劈開の位置はSiを拡散した窓構造を設けた
領域のほぼ中央となるように制御を行う。
【００２３】共振器の光出射端面側に図１１のAl、Siお
よびTiターゲットそれぞれ別室に持つECRスパッタリン
グ装置を用いて、クリーニングのためと端面の電流リー
クを抑制するためにレーザ端面に水素プラズマ照射した
後、Al系成膜室にて窒素ガスを導入してAlN膜を数原子
層成膜し、次に酸素ガスを導入してAl2O3膜を成膜す
る。ここで、図１１において、1はスパッタリングター
ゲット、2は成膜室、4は排気設備、6は試料ホルダ、7は
スパッタ材料、8はECRプラズマ発生装置、15はバー状の
試料を示す。
よびTiターゲットそれぞれ別室に持つECRスパッタリン
グ装置を用いて、クリーニングのためと端面の電流リー
クを抑制するためにレーザ端面に水素プラズマ照射した
後、Al系成膜室にて窒素ガスを導入してAlN膜を数原子
層成膜し、次に酸素ガスを導入してAl2O3膜を成膜す
る。ここで、図１１において、1はスパッタリングター
ゲット、2は成膜室、4は排気設備、6は試料ホルダ、7は
スパッタ材料、8はECRプラズマ発生装置、15はバー状の
試料を示す。
【００２４】バー状の試料15を裏返してもう一方の共振
器端面にはSi系成膜室に酸素ガスを導入してSiO2を成膜
し、自動搬送でTi系成膜室に試料を移動させ酸素ガスを
導入してTiO2を成膜し、それぞれ膜厚を四分の一波長と
して交互に3周期成膜する。このバー状のウエハを劈開
してレーザチップとする。
器端面にはSi系成膜室に酸素ガスを導入してSiO2を成膜
し、自動搬送でTi系成膜室に試料を移動させ酸素ガスを
導入してTiO2を成膜し、それぞれ膜厚を四分の一波長と
して交互に3周期成膜する。このバー状のウエハを劈開
してレーザチップとする。
【００２５】この方法によればレーザ後面の保護膜の65
0nmにおける反射率は約90％となった。本実施例の半導
体レーザは波長650nm、しきい値電流は約60mA、微分量
子効率が約0.9で室温連続発振し、最大光出力は約200mW
で、光出力80mWにおいて5000時間以上の連続動作が可能
であった。
0nmにおける反射率は約90％となった。本実施例の半導
体レーザは波長650nm、しきい値電流は約60mA、微分量
子効率が約0.9で室温連続発振し、最大光出力は約200mW
で、光出力80mWにおいて5000時間以上の連続動作が可能
であった。
【００２６】（実施例３）本発明第３の実施例の半導体
レーザの構造および製造方法を図１２から図１５を用い
て説明する。まず、有機金属気相成長法を用いて図１２
のようなダブルヘテロ構造を作製する。101はGaAs基板
を示しており、このGaAs基板101の面方位は（100）面で
ある。この基板上にn型In0.5（Ga0.3Al0.7）0.5Pからな
る厚さ1.8μm程度のn型クラッド層102、アンドープIn
0.5（Ga0.7Al0.3）0.5Pからなる光ガイド層103で挾持さ
れているIn0.6Ga0.4P活性層301、p型In0.5（Ga0.3A
l0.7）0.5Pからなる厚さ1.5μm程度のp型クラッド層10
5、p型In0.5Ga0.5P層106、およびn型GaAsキャップ層107
を順次結晶成長する。本実施例のIn0.6Ga0.4P活性層は
自然超格子が形成される条件で結晶成長する。
レーザの構造および製造方法を図１２から図１５を用い
て説明する。まず、有機金属気相成長法を用いて図１２
のようなダブルヘテロ構造を作製する。101はGaAs基板
を示しており、このGaAs基板101の面方位は（100）面で
ある。この基板上にn型In0.5（Ga0.3Al0.7）0.5Pからな
る厚さ1.8μm程度のn型クラッド層102、アンドープIn
0.5（Ga0.7Al0.3）0.5Pからなる光ガイド層103で挾持さ
れているIn0.6Ga0.4P活性層301、p型In0.5（Ga0.3A
l0.7）0.5Pからなる厚さ1.5μm程度のp型クラッド層10
5、p型In0.5Ga0.5P層106、およびn型GaAsキャップ層107
を順次結晶成長する。本実施例のIn0.6Ga0.4P活性層は
自然超格子が形成される条件で結晶成長する。
【００２７】次に、このような半導体積層構造を持った
ウエハに厚さ100nmのSiN膜（図示せず）をスパッタ法に
より堆積する。このSiN膜をレーザストライプの方向と
直交する幅30μmから50μmのストライプ状に取り除き、
さらにこのストライプ部分のGaAsも化学エッチングによ
り除去する。この時、GaAsのエッチングはSiN膜の下に
サイドエッチングが約2μm入る時間とする。
ウエハに厚さ100nmのSiN膜（図示せず）をスパッタ法に
より堆積する。このSiN膜をレーザストライプの方向と
直交する幅30μmから50μmのストライプ状に取り除き、
さらにこのストライプ部分のGaAsも化学エッチングによ
り除去する。この時、GaAsのエッチングはSiN膜の下に
サイドエッチングが約2μm入る時間とする。
【００２８】次に、スパッタ法によりZnO膜（図示せ
ず）の堆積を行った。このようなウエハを摂氏500度か
ら600度に加熱することによりZnO膜からの亜鉛拡散を行
った。拡散時間は亜鉛がn型GaAs基板に達しないように
選んだ。
ず）の堆積を行った。このようなウエハを摂氏500度か
ら600度に加熱することによりZnO膜からの亜鉛拡散を行
った。拡散時間は亜鉛がn型GaAs基板に達しないように
選んだ。
【００２９】このようなウエハのSiN膜を取り除き、さ
らにn型GaAs層107も取り除いた後、p型GaAs層を再成長
する。さらに、熱化学堆積法によりSiO2膜（図示せず）
を堆積し、ホトリソグラフ技術を用いてSiO2膜を幅約5
μmのストライプ状に加工する。このSiO2ストライプを
マスクとしてp型クラッド層105の途中までをリッジ状に
加工し、このSiO2ストライプをマスクとしてn型In0.5Ga
0.5P電流ブロック層302の選択成長を行った。
らにn型GaAs層107も取り除いた後、p型GaAs層を再成長
する。さらに、熱化学堆積法によりSiO2膜（図示せず）
を堆積し、ホトリソグラフ技術を用いてSiO2膜を幅約5
μmのストライプ状に加工する。このSiO2ストライプを
マスクとしてp型クラッド層105の途中までをリッジ状に
加工し、このSiO2ストライプをマスクとしてn型In0.5Ga
0.5P電流ブロック層302の選択成長を行った。
【００３０】p型GaAs再成長層を取り除いた後、n型In
0.5Ga0.5P電流ブロック層302およびp型In0.5Ga0.5P層10
6上には、p型GaAsからなるコンタクト層112を介してAu
−Zn合金からなるp側電極113が設けられている。そし
て、GaAs基板101の裏面には、Au−Ge合金からなるn側電
極114が設けられている。
0.5Ga0.5P電流ブロック層302およびp型In0.5Ga0.5P層10
6上には、p型GaAsからなるコンタクト層112を介してAu
−Zn合金からなるp側電極113が設けられている。そし
て、GaAs基板101の裏面には、Au−Ge合金からなるn側電
極114が設けられている。
【００３１】このような構造のウエハは図１３（窓領
域）および図１４（窓領域以外）に示すような断面構造
を有する。このウエハを長さ約600μmに劈開してレーザ
チップとする。劈開の位置はZnO膜のストライプを設け
た領域となるように劈開位置の制御を行った。
域）および図１４（窓領域以外）に示すような断面構造
を有する。このウエハを長さ約600μmに劈開してレーザ
チップとする。劈開の位置はZnO膜のストライプを設け
た領域となるように劈開位置の制御を行った。
【００３２】長さ約600μmの幅を持つバー状に劈開して
共振器の光出射端面側に図１５のSiターゲットを持つEC
Rスパッタリング装置により、始め窒素ガスを導入してS
iN膜を、次に酸素ガスを導入してSiO2膜を成膜する。装
置内にて試料ホルダ6を支持棒9により裏返して、もう一
方の共振器端面を上面に出す。この面に酸素ガスを導入
してSiO2膜とメタンガスを導入してSiC膜をそれぞれ膜
厚を四分の一波長ずつ2周期成膜する。このバー状のウ
エハを劈開してレーザチップとする。
共振器の光出射端面側に図１５のSiターゲットを持つEC
Rスパッタリング装置により、始め窒素ガスを導入してS
iN膜を、次に酸素ガスを導入してSiO2膜を成膜する。装
置内にて試料ホルダ6を支持棒9により裏返して、もう一
方の共振器端面を上面に出す。この面に酸素ガスを導入
してSiO2膜とメタンガスを導入してSiC膜をそれぞれ膜
厚を四分の一波長ずつ2周期成膜する。このバー状のウ
エハを劈開してレーザチップとする。
【００３３】この方法によればレーザ後面の保護膜の68
0nmでの反射率は約90％となった。本実施例の半導体レ
ーザは波長680nm、しきい値電流は約60mA、微分量子効
率が約0.9で室温連続発振し、最大光出力は約90mWで、
光出力50mWにおいて5000時間以上の連続動作が可能であ
った。
0nmでの反射率は約90％となった。本実施例の半導体レ
ーザは波長680nm、しきい値電流は約60mA、微分量子効
率が約0.9で室温連続発振し、最大光出力は約90mWで、
光出力50mWにおいて5000時間以上の連続動作が可能であ
った。
【００３４】
【発明の効果】本発明によれば半導体レーザの後面側保
護膜を、従来より少ない積層膜でより高反射率に形成す
ることができるので、膜厚ずれによる反射率低下の影響
を低減し、工程を簡略化することができる。また、高出
力半導体レーザの動作電流の低減により定消費電力およ
び長寿命化を実現することができる。さらに、光ディス
ク、デジタル・ビデオ・ディスク等のシステムに搭載さ
れた場合、全体の消費電力低減、故障率低減、放熱機構
の簡素化につながる。
護膜を、従来より少ない積層膜でより高反射率に形成す
ることができるので、膜厚ずれによる反射率低下の影響
を低減し、工程を簡略化することができる。また、高出
力半導体レーザの動作電流の低減により定消費電力およ
び長寿命化を実現することができる。さらに、光ディス
ク、デジタル・ビデオ・ディスク等のシステムに搭載さ
れた場合、全体の消費電力低減、故障率低減、放熱機構
の簡素化につながる。
【図１】本発明の一実施例の半導体レーザの構造を示す
側断面図。
側断面図。
【図２】本発明の第１の実施例における半導体レーザの
結晶成長層を示す断面図。
結晶成長層を示す断面図。
【図３】本発明の第１の実施例における半導体レーザの
断面構造図。
断面構造図。
【図４】本発明の第１の実施例におけるウエハ劈開形状
を示す斜視図。
を示す斜視図。
【図５】本発明の第１の実施例における端面保護膜作製
装置の概略構成図。
装置の概略構成図。
【図６】本発明の第１の実施例におけるウエハ劈開形状
を示す斜視図。
を示す斜視図。
【図７】本発明の第１の実施例における半導体レーザ後
面の反射率の波長依存性を示す測定図。
面の反射率の波長依存性を示す測定図。
【図８】本発明の第２の実施例における半導体レーザの
結晶成長層を示す断面図。
結晶成長層を示す断面図。
【図９】本発明の第２の実施例における半導体レーザの
窓領域部分の断面図。
窓領域部分の断面図。
【図１０】本発明の第２の実施例における半導体レーザ
の窓領域以外の部分の断面図。
の窓領域以外の部分の断面図。
【図１１】本発明の第２の実施例における端面保護膜作
製装置を示す概略構成図。
製装置を示す概略構成図。
【図１２】本発明の第３の実施例における半導体レーザ
の結晶成長層を示す断面図。
の結晶成長層を示す断面図。
【図１３】本発明の第３の実施例における半導体レーザ
の窓領域部分の断面図。
の窓領域部分の断面図。
【図１４】本発明の第３の実施例における半導体レーザ
の窓領域以外の部分の断面図。
の窓領域以外の部分の断面図。
【図１５】本発明の第３の実施例における端面保護膜作
製装置の概略構成図。
製装置の概略構成図。
【符号の説明】 1…スパッタリングターゲット、2…成膜室、3…シャッ
ター、4…排気設備、5…ステージ、6…試料ホルダ、7…
スパッタ材料、8…ECRプラズマ発生装置、9…上下回転
支持棒、10…レーザ結晶、11…前端面保護膜、12…第１
の後端面保護膜、13…第２の後端面保護膜、14…レーザ
用ウエハ、15…レーザバー、16…素子端面、17…低反射
率端面保護膜、18…高反射率端面保護膜、19…レーザチ
ップ、101…GaAs基板、102…n型In0.5（Ga0.3Al0.7）
0.5Pクラッド層、103…アンドープIn0.5（Ga0.7Al0.3）
0.5P光ガイド層、104…多重量子井戸活性層、105…p型I
n0.5（Ga0.3Al0.7）0.5Pクラッド層、106…p型In0.5Ga
0.5P層、107…n型GaAsキャップ層、108…In0.51Ga0.49P
ウエル層、109…In0.5（Ga0.7Al0.3）0.5Pバリア層、11
1…n型GaAs電流ブロック層、112…p型GaAsコンタクト
層、113…p側電極、114…n側電極、115…不純物原子を
拡散した領域、201…GaAs基板、202…多重量子井戸活性
層、203…In0.55Ga0.45Pウエル層、204…In0.45（Ga0.5
Al0.5）0.55Pバリア層、301…In0.6Ga0.4P活性層、302
…n型In0.5Ga0.5P電流ブロック層。
ター、4…排気設備、5…ステージ、6…試料ホルダ、7…
スパッタ材料、8…ECRプラズマ発生装置、9…上下回転
支持棒、10…レーザ結晶、11…前端面保護膜、12…第１
の後端面保護膜、13…第２の後端面保護膜、14…レーザ
用ウエハ、15…レーザバー、16…素子端面、17…低反射
率端面保護膜、18…高反射率端面保護膜、19…レーザチ
ップ、101…GaAs基板、102…n型In0.5（Ga0.3Al0.7）
0.5Pクラッド層、103…アンドープIn0.5（Ga0.7Al0.3）
0.5P光ガイド層、104…多重量子井戸活性層、105…p型I
n0.5（Ga0.3Al0.7）0.5Pクラッド層、106…p型In0.5Ga
0.5P層、107…n型GaAsキャップ層、108…In0.51Ga0.49P
ウエル層、109…In0.5（Ga0.7Al0.3）0.5Pバリア層、11
1…n型GaAs電流ブロック層、112…p型GaAsコンタクト
層、113…p側電極、114…n側電極、115…不純物原子を
拡散した領域、201…GaAs基板、202…多重量子井戸活性
層、203…In0.55Ga0.45Pウエル層、204…In0.45（Ga0.5
Al0.5）0.55Pバリア層、301…In0.6Ga0.4P活性層、302
…n型In0.5Ga0.5P電流ブロック層。
Claims (3)
- 【請求項１】活性層と上記活性層を挟んで設けた活性層
よりも広い禁制帯幅で互いに異なる導電型を有する半導
体層よりなる二種類のクラッド層を有し、上記層構造の
最上層および最下層には電極を有し、層構造に垂直に設
けた結晶面を反射鏡として共振器を構成し、少なくとも
一方の共振器端面に第１の誘電体膜または半導体膜と第
２の誘電体膜または半導体膜とを交互に積層した保護膜
を有する半導体レーザにおいて、上記保護膜を形成する
材料として、使用温度および上記半導体レーザの発振波
長領域における上記共振器端面に積層する第１の膜の屈
折率を第２の膜の屈折率で除した値が0.72以下である組
み合わせとし、上記積層膜の4周期以下の積層数を有す
る保護膜を形成したときの発振波長の光に対する反射率
が90%以上としたことを特徴とする半導体レーザ素子。 - 【請求項２】請求項１記載の保護膜を形成する第１の膜
がMgF2、SiO2、Al2O3、MgOのいずれかであることを特徴
とする半導体レーザ素子。 - 【請求項３】請求項１記載の保護膜を形成する第２の膜
がSiNx、AlNx、TiO2、SiCのいずれかであることを特徴
とする半導体レーザ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10335255A JP2000164978A (ja) | 1998-11-26 | 1998-11-26 | 半導体レーザ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10335255A JP2000164978A (ja) | 1998-11-26 | 1998-11-26 | 半導体レーザ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000164978A true JP2000164978A (ja) | 2000-06-16 |
Family
ID=18286486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10335255A Pending JP2000164978A (ja) | 1998-11-26 | 1998-11-26 | 半導体レーザ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000164978A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068782A (ja) * | 1999-08-31 | 2001-03-16 | Matsushita Electronics Industry Corp | 半導体発光装置およびその製造方法 |
| US6798811B1 (en) | 1999-11-30 | 2004-09-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser device, method for fabricating the same, and optical disk apparatus |
| CN100407463C (zh) * | 2002-09-27 | 2008-07-30 | 三菱电机株式会社 | 半导体光电器件 |
| US7505500B2 (en) | 2006-02-22 | 2009-03-17 | Sony Corporation | Laser diode and method of manufacturing the same |
| JP2013191622A (ja) * | 2012-03-12 | 2013-09-26 | Mitsubishi Electric Corp | 半導体発光素子及びその製造方法 |
-
1998
- 1998-11-26 JP JP10335255A patent/JP2000164978A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001068782A (ja) * | 1999-08-31 | 2001-03-16 | Matsushita Electronics Industry Corp | 半導体発光装置およびその製造方法 |
| US6798811B1 (en) | 1999-11-30 | 2004-09-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser device, method for fabricating the same, and optical disk apparatus |
| US7292615B2 (en) | 1999-11-30 | 2007-11-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser device, method for fabricating the same, and optical disk apparatus |
| CN100407463C (zh) * | 2002-09-27 | 2008-07-30 | 三菱电机株式会社 | 半导体光电器件 |
| CN100485986C (zh) * | 2002-09-27 | 2009-05-06 | 三菱电机株式会社 | 半导体光电器件 |
| US7505500B2 (en) | 2006-02-22 | 2009-03-17 | Sony Corporation | Laser diode and method of manufacturing the same |
| JP2013191622A (ja) * | 2012-03-12 | 2013-09-26 | Mitsubishi Electric Corp | 半導体発光素子及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2971435B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP3774503B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH09162496A (ja) | 半導体レーザ及びその製造方法 | |
| KR100621117B1 (ko) | 반도체 레이저 및 그 제조 방법 | |
| JP2003264333A (ja) | 半導体レーザ素子 | |
| JPH08298351A (ja) | 誘電体多層反射膜 | |
| US20110057220A1 (en) | Nitride semiconductor light-emitting device | |
| US6787381B2 (en) | Semiconductor laser and method of production of the same | |
| JP3523700B2 (ja) | 窒化物半導体レーザ素子 | |
| CN112342514A (zh) | 一种半导体激光器腔面镀膜方法及半导体激光器 | |
| JP2006228826A (ja) | 半導体レーザ | |
| JP2870486B2 (ja) | 半導体レーザ素子 | |
| JPH1168256A (ja) | 窒化物半導体レーザ素子 | |
| US7852893B2 (en) | Semiconductor laser device | |
| US20100133582A1 (en) | Nitride semiconductor light emitting device | |
| JP5260828B2 (ja) | 窒化物半導体レーザ素子 | |
| JP2000164978A (ja) | 半導体レーザ素子 | |
| JPH1117248A (ja) | 半導体レーザ用高反射膜構造および半導体レーザ | |
| JPH11121864A (ja) | 面発光レーザ及びその製造方法 | |
| US7555026B2 (en) | Semiconductor laser device | |
| JP3646302B2 (ja) | 半導体レーザ | |
| JP4799339B2 (ja) | 窒化物半導体発光素子 | |
| JP4066317B2 (ja) | 半導体レーザ素子、その製造方法及び光ディスク装置 | |
| JP3290646B2 (ja) | 半導体レーザ素子、その製造方法及び光ディスク装置 | |
| JP2000036633A (ja) | 半導体レ―ザ |