JP2000162257A - マルチポ―トデバイス解析装置及び解析方法 - Google Patents
マルチポ―トデバイス解析装置及び解析方法Info
- Publication number
- JP2000162257A JP2000162257A JP11047696A JP4769699A JP2000162257A JP 2000162257 A JP2000162257 A JP 2000162257A JP 11047696 A JP11047696 A JP 11047696A JP 4769699 A JP4769699 A JP 4769699A JP 2000162257 A JP2000162257 A JP 2000162257A
- Authority
- JP
- Japan
- Prior art keywords
- port
- multiport
- network analyzer
- terminal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
Abstract
(57)【要約】
【課題】 ３個以上の入出力端子を有したマルチポート
デバイスの特性を解析するためのマルチポートデバイス
解析装置。 【解決手段】 このマルチポートデバイス解析装置は、
一方のポートから試験信号を送出し、他方ののポートか
ら入力信号を受信するように構成され、被試験デバイス
の特性をベクトル値で解析するネットワークアナライザ
と、そのネットワークアナライザの上記ポートに接続さ
れ、内部のスイッチにより、ネットワークアナライザの
それらポートを３個以上のポートに変換するマルチポー
トテストセットとを有し、被試験マルチポートデバイス
をそのマルチポートテストセットに変換器を介さずに接
続して、そのデバイスの特性データをベクトル値で解析
する。
デバイスの特性を解析するためのマルチポートデバイス
解析装置。 【解決手段】 このマルチポートデバイス解析装置は、
一方のポートから試験信号を送出し、他方ののポートか
ら入力信号を受信するように構成され、被試験デバイス
の特性をベクトル値で解析するネットワークアナライザ
と、そのネットワークアナライザの上記ポートに接続さ
れ、内部のスイッチにより、ネットワークアナライザの
それらポートを３個以上のポートに変換するマルチポー
トテストセットとを有し、被試験マルチポートデバイス
をそのマルチポートテストセットに変換器を介さずに接
続して、そのデバイスの特性データをベクトル値で解析
する。
Description
【０００１】
【発明の属する技術分野】本発明は３個以上の入出力端
子を有したマルチポートデバイスの特性を解析するため
のマルチポートデバイス解析装置および方法に関し、特
に平衡（バランス）入出力端子を有するマルチポートデ
バイスや入出力インピーダンスの異なるマルチポートデ
バイスを、既存の不平衡（アンバランス）２ポート型ネ
ットワークアナライザと不平衡３ポート以上のマルチポ
ートテストセットを用いて解析することができるマルチ
ポートデバイス解析装置および方法に関する。
子を有したマルチポートデバイスの特性を解析するため
のマルチポートデバイス解析装置および方法に関し、特
に平衡（バランス）入出力端子を有するマルチポートデ
バイスや入出力インピーダンスの異なるマルチポートデ
バイスを、既存の不平衡（アンバランス）２ポート型ネ
ットワークアナライザと不平衡３ポート以上のマルチポ
ートテストセットを用いて解析することができるマルチ
ポートデバイス解析装置および方法に関する。
【０００２】
【従来の技術】各種通信システムに用いる通信装置や通
信部品の特性解析には、ネットワークアナライザを用い
ることが多い。ネットワークアナライザは通信システム
に用いている例えば高周波部品（被試験デバイス）等に
掃引周波数信号を与えて、その周波数応答を見ることに
より、その被試験デバイスの伝達関数や反射特性、ある
いは群遅延等の各種試験パラメータを得ている。
信部品の特性解析には、ネットワークアナライザを用い
ることが多い。ネットワークアナライザは通信システム
に用いている例えば高周波部品（被試験デバイス）等に
掃引周波数信号を与えて、その周波数応答を見ることに
より、その被試験デバイスの伝達関数や反射特性、ある
いは群遅延等の各種試験パラメータを得ている。
【０００３】ネットワークアナライザは、通常１個の入
力ポートと１個の出力ポートの計２ポートで構成されて
おり、入力ポートから被試験デバイスに掃引周波数信号
（試験信号）を与え、出力ポートは被試験デバイスの応
答出力信号を受信する。ネットワークアナライザの入力
ポートと出力ポートは、スイッチ操作により切り換える
ことができるように構成されている場合が多い。そのよ
うなネットワークアナライザの概略構成例を図５のブロ
ック図により示す。
力ポートと１個の出力ポートの計２ポートで構成されて
おり、入力ポートから被試験デバイスに掃引周波数信号
（試験信号）を与え、出力ポートは被試験デバイスの応
答出力信号を受信する。ネットワークアナライザの入力
ポートと出力ポートは、スイッチ操作により切り換える
ことができるように構成されている場合が多い。そのよ
うなネットワークアナライザの概略構成例を図５のブロ
ック図により示す。
【０００４】図５のネットワークアナライザの構成と動
作を簡単に説明する。ネットワークアナライザ１０は、
２個の入出力ポートＰ１とＰ２を有し、それらがブリッ
ジ（または方向性結合器）１１と１２にそれぞれ接続さ
れている。ブリッジ１１と１２は信号分離回路として機
能する。ブリッジ１１および１２にはスイッチ１３によ
り選択されたいずれか一方に、信号源１５からの試験信
号が与えられ、選択された側のポートＰ１またはＰ２か
ら、被試験デバイスに試験信号が与えられるようにされ
る。信号源１５からの試験信号は基準信号としてネット
ワークアナライザ内部にも与えられる。
作を簡単に説明する。ネットワークアナライザ１０は、
２個の入出力ポートＰ１とＰ２を有し、それらがブリッ
ジ（または方向性結合器）１１と１２にそれぞれ接続さ
れている。ブリッジ１１と１２は信号分離回路として機
能する。ブリッジ１１および１２にはスイッチ１３によ
り選択されたいずれか一方に、信号源１５からの試験信
号が与えられ、選択された側のポートＰ１またはＰ２か
ら、被試験デバイスに試験信号が与えられるようにされ
る。信号源１５からの試験信号は基準信号としてネット
ワークアナライザ内部にも与えられる。
【０００５】すなわちこの基準信号とブリッジからの入
力信号は、それぞれの周波数変換器１７、１８、１９に
与えられて、低周波数の信号に変換される。周波数変換
された入力信号と基準信号は、それぞれ対応するＡＤ変
換器２１、２２、２３によりデジタル信号に変換され
る。これらのデジタル信号は、デジタル信号処理プロセ
ッサ（ＤＳＰ）２５により信号処理されて、伝達関数、
スキャッタリングパラメータ、群遅延等のデータが求め
られる。これらの特性データはシステム全体の動作を統
括するＣＰＵ２８の制御のもとに、表示器２９により各
種のフォーマットで表示される。
力信号は、それぞれの周波数変換器１７、１８、１９に
与えられて、低周波数の信号に変換される。周波数変換
された入力信号と基準信号は、それぞれ対応するＡＤ変
換器２１、２２、２３によりデジタル信号に変換され
る。これらのデジタル信号は、デジタル信号処理プロセ
ッサ（ＤＳＰ）２５により信号処理されて、伝達関数、
スキャッタリングパラメータ、群遅延等のデータが求め
られる。これらの特性データはシステム全体の動作を統
括するＣＰＵ２８の制御のもとに、表示器２９により各
種のフォーマットで表示される。
【０００６】ところで、被試験デバイスである通信部品
等には、２端子のみならず、３端子や４端子等の構成を
有するものがある（以下必要に応じて「マルチポートデ
バイス」という）。このようなマルチポートデバイス
を、２ポートのネットワークアナライザで特性解析する
には、図６（Ａ）に示すように、被試験デバイス３０の
端子のいずれかを特性インピーダンスで終端して測定を
行うことができる。
等には、２端子のみならず、３端子や４端子等の構成を
有するものがある（以下必要に応じて「マルチポートデ
バイス」という）。このようなマルチポートデバイス
を、２ポートのネットワークアナライザで特性解析する
には、図６（Ａ）に示すように、被試験デバイス３０の
端子のいずれかを特性インピーダンスで終端して測定を
行うことができる。
【０００７】しかしこの構成では、さまざまな不都合を
伴うため、図６（Ｂ）に示すような、マルチポートテス
トセットを用いた構成が用いられる。マルチポートテス
トセットは、２ポートのネットワークアナライザとマル
チポートデバイスの間に備えられ、マルチポートデバイ
スの特性解析を正確かつ容易に行うことを目的としてい
る。このようなマルチポートテストセット２０とネット
ワークアナライザ１０、およびマルチポートデバイス３
０の接続関係は図６（Ｂ）のようになる。この例ではマ
ルチポートテストセット２０は４個の入出力ポートＱ１
〜Ｑ４を有している。
伴うため、図６（Ｂ）に示すような、マルチポートテス
トセットを用いた構成が用いられる。マルチポートテス
トセットは、２ポートのネットワークアナライザとマル
チポートデバイスの間に備えられ、マルチポートデバイ
スの特性解析を正確かつ容易に行うことを目的としてい
る。このようなマルチポートテストセット２０とネット
ワークアナライザ１０、およびマルチポートデバイス３
０の接続関係は図６（Ｂ）のようになる。この例ではマ
ルチポートテストセット２０は４個の入出力ポートＱ１
〜Ｑ４を有している。
【０００８】上記のような高周波帯のネットワークアナ
ライザやマルチポートテストセットでは、各ポートは不
平衡（アンバランス）となっており、入出力インピーダ
ンスも５０オーム（あるいは７５オーム）の固定となっ
ている。また従来の被試験デバイスは、アンバランス且
つインピーダンス５０オームの構成がほとんどであっ
た。
ライザやマルチポートテストセットでは、各ポートは不
平衡（アンバランス）となっており、入出力インピーダ
ンスも５０オーム（あるいは７５オーム）の固定となっ
ている。また従来の被試験デバイスは、アンバランス且
つインピーダンス５０オームの構成がほとんどであっ
た。
【０００９】しかし半導体技術の進歩や通信システムの
複雑高度化にともない、最近のマルチポートデバイスに
は、平衡（バランス）出力構成でインピーダンス１５０
オームのような、従来の被試験デバイスとは、構成を異
にするものが現れている。そのようなマルチポートデバ
イス４０の概略構成例を図７の回路図に示す。この例で
は、入力端子Ｔ１はアンバランス型でインピーダンスは
５０オームとなっており、出力端子Ｔ２とＴ３間はバラ
ンス型でインピーダンスは１５０オームとなっている。
複雑高度化にともない、最近のマルチポートデバイスに
は、平衡（バランス）出力構成でインピーダンス１５０
オームのような、従来の被試験デバイスとは、構成を異
にするものが現れている。そのようなマルチポートデバ
イス４０の概略構成例を図７の回路図に示す。この例で
は、入力端子Ｔ１はアンバランス型でインピーダンスは
５０オームとなっており、出力端子Ｔ２とＴ３間はバラ
ンス型でインピーダンスは１５０オームとなっている。
【００１０】従来技術において、このようなバランス型
でインピーダンスの比較的高いマルチポートデバイス
を、アンバランス型でインピーダンスの低いネットワー
クアナライザやマルチポートテストセットにより試験す
るためには、図８のような構成により行っている。すな
わち、被試験デバイス４０にバランス・アンバランス変
換器４２を接続して、被試験デバイスのバランス出力を
アンバランスに変換している。変換器４２の入力端子Ｔ
４とＴ５間はバランス型の１５０Ωになっており、被試
験デバイスの出力端子Ｔ２とＴ３にそれぞれ接続され
る。変換器４２の出力端子Ｔ６はアンバランス型の５０
Ωになっている。したがって、入力端子Ｔ１と出力端子
Ｔ６をネットワークアナライザに接続することにより被
試験デバイスの特性を求めている。
でインピーダンスの比較的高いマルチポートデバイス
を、アンバランス型でインピーダンスの低いネットワー
クアナライザやマルチポートテストセットにより試験す
るためには、図８のような構成により行っている。すな
わち、被試験デバイス４０にバランス・アンバランス変
換器４２を接続して、被試験デバイスのバランス出力を
アンバランスに変換している。変換器４２の入力端子Ｔ
４とＴ５間はバランス型の１５０Ωになっており、被試
験デバイスの出力端子Ｔ２とＴ３にそれぞれ接続され
る。変換器４２の出力端子Ｔ６はアンバランス型の５０
Ωになっている。したがって、入力端子Ｔ１と出力端子
Ｔ６をネットワークアナライザに接続することにより被
試験デバイスの特性を求めている。
【００１１】
【発明が解決しようとする課題】この変換器を用いた従
来の測定方法では、測定結果にはバランス・アンバラン
ス変換器４２の特性が含まれることとなり、被試験デバ
イス４０のみの真の測定値を得ることができない。ま
た、変換器４２を使用しているため、例えば図８におけ
る構成では、被試験デバイスの入力端子Ｔ１と変換器の
出力端子Ｔ６、およびそれらの２端子間の特性は測定す
ることはできるが、それ以外の端子に関してはその特性
を知ることができない。
来の測定方法では、測定結果にはバランス・アンバラン
ス変換器４２の特性が含まれることとなり、被試験デバ
イス４０のみの真の測定値を得ることができない。ま
た、変換器４２を使用しているため、例えば図８におけ
る構成では、被試験デバイスの入力端子Ｔ１と変換器の
出力端子Ｔ６、およびそれらの２端子間の特性は測定す
ることはできるが、それ以外の端子に関してはその特性
を知ることができない。
【００１２】例えば、被試験デバイスのバランス出力の
各端子Ｔ２やＴ３の特性を得ることはできない。またバ
ランス・アンバランス変換器４２は被試験デバイスの出
力インピーダンスをマルチポートテストセット２０やネ
ットワークアナライザ１０のインピーダンスに変換する
機能を有することが必要であるので、被試験デバイスの
インピーダンス値に応じて各種の変換器を用意する必要
が生じる。
各端子Ｔ２やＴ３の特性を得ることはできない。またバ
ランス・アンバランス変換器４２は被試験デバイスの出
力インピーダンスをマルチポートテストセット２０やネ
ットワークアナライザ１０のインピーダンスに変換する
機能を有することが必要であるので、被試験デバイスの
インピーダンス値に応じて各種の変換器を用意する必要
が生じる。
【００１３】したがって、本発明の目的は、従来の一般
的な被試験部品等と異なる入出力端子構造やインピーダ
ンスを有するマルチポートデバイスの被試験デバイスを
正確に測定することができるマルチポートデバイス解析
装置と方法を提供することにある。本発明の他の目的
は、バランス・アンバランス変換器を用いずに、バラン
ス出力を有する被試験マルチポートデバイスを測定する
ことができるマルチポートデバイス解析装置と方法を提
供することにある。
的な被試験部品等と異なる入出力端子構造やインピーダ
ンスを有するマルチポートデバイスの被試験デバイスを
正確に測定することができるマルチポートデバイス解析
装置と方法を提供することにある。本発明の他の目的
は、バランス・アンバランス変換器を用いずに、バラン
ス出力を有する被試験マルチポートデバイスを測定する
ことができるマルチポートデバイス解析装置と方法を提
供することにある。
【００１４】本発明のさらに他の目的は、アンバランス
入出力ポートを有するマルチポートテストセットやネッ
トワークアナライザを用いて、バランスポートを有する
マルチポートデバイスを測定することができるマルチポ
ートデバイス解析装置と方法を提供することにある。本
発明のさらに他の目的は、所定のインピーダンスに設定
された入出力ポートを有するマルチポートテストセット
やネットワークアナライザを用いて、そのインピーダン
スと異なるインピーダンスを有するマルチポートデバイ
スを測定することができるマルチポートデバイス解析装
置と方法を提供することにある。
入出力ポートを有するマルチポートテストセットやネッ
トワークアナライザを用いて、バランスポートを有する
マルチポートデバイスを測定することができるマルチポ
ートデバイス解析装置と方法を提供することにある。本
発明のさらに他の目的は、所定のインピーダンスに設定
された入出力ポートを有するマルチポートテストセット
やネットワークアナライザを用いて、そのインピーダン
スと異なるインピーダンスを有するマルチポートデバイ
スを測定することができるマルチポートデバイス解析装
置と方法を提供することにある。
【００１５】
【課題を解決するための手段】本発明のマルチポートデ
バイス解析装置では、３個以上の端子を有するマルチポ
ートデバイスを試験するために、一方のポートから試験
信号を送出し、他方のポートから入力信号を受信するよ
うに構成され、被試験デバイスの特性をベクトル値で解
析するネットワークアナライザと、そのネットワークア
ナライザの上記ポートに接続され、内部のスイッチによ
り、ネットワークアナライザのそれらのポートを３個以
上のポートに変換するマルチポートテストセットとを有
し、被試験マルチポートデバイスをこのマルチポートテ
ストセットに直接的に変換器を介さずに接続して、その
デバイスの特性データをベクトル値で解析することを特
徴とする。
バイス解析装置では、３個以上の端子を有するマルチポ
ートデバイスを試験するために、一方のポートから試験
信号を送出し、他方のポートから入力信号を受信するよ
うに構成され、被試験デバイスの特性をベクトル値で解
析するネットワークアナライザと、そのネットワークア
ナライザの上記ポートに接続され、内部のスイッチによ
り、ネットワークアナライザのそれらのポートを３個以
上のポートに変換するマルチポートテストセットとを有
し、被試験マルチポートデバイスをこのマルチポートテ
ストセットに直接的に変換器を介さずに接続して、その
デバイスの特性データをベクトル値で解析することを特
徴とする。
【００１６】さらに本発明のマルチポートデバイス解析
装置では、そのネットワークアナライザとマルチポート
テストセットが接続された状態で且つ被試験マルチポー
トデバイスを接続するケーブルを含めた校正（キャリブ
レーション）を行い、それにより得られた誤差補正値を
ネットワークアナライザに記憶し、被試験マルチポート
デバイスをそのマルチポートテストセットに変換器を介
さずに接続して、そのデバイスの特性ベクトルデータを
求め、上記誤差補正値を適用してその特性ベクトルデー
タの誤差補正を実施して、そのデバイスの解析をする。
装置では、そのネットワークアナライザとマルチポート
テストセットが接続された状態で且つ被試験マルチポー
トデバイスを接続するケーブルを含めた校正（キャリブ
レーション）を行い、それにより得られた誤差補正値を
ネットワークアナライザに記憶し、被試験マルチポート
デバイスをそのマルチポートテストセットに変換器を介
さずに接続して、そのデバイスの特性ベクトルデータを
求め、上記誤差補正値を適用してその特性ベクトルデー
タの誤差補正を実施して、そのデバイスの解析をする。
【００１７】さらに本発明のマルチポートデバイス解析
装置では、被試験マルチポートデバイスの各端子におけ
る特性ベクトルデータを求め、その各端子のベクトルデ
ータを任意のインピーダンス値に対応するデータに変換
して、そのデバイスの解析をする。またその被試験デバ
イスの各アンバランス端子における特性ベクトルデータ
を求め、その各アンバランス端子のベクトルデータを任
意の２端子間のバランス端子データに変換して、そのデ
バイスの特性解析をする。
装置では、被試験マルチポートデバイスの各端子におけ
る特性ベクトルデータを求め、その各端子のベクトルデ
ータを任意のインピーダンス値に対応するデータに変換
して、そのデバイスの解析をする。またその被試験デバ
イスの各アンバランス端子における特性ベクトルデータ
を求め、その各アンバランス端子のベクトルデータを任
意の２端子間のバランス端子データに変換して、そのデ
バイスの特性解析をする。
【００１８】
【発明の実施の形態】本発明の実施例を図面を参照して
説明する。図１は本発明のマルチポートデバイス解析装
置により図７に示すようなマルチポートデバイスを測定
する際の概略構成例を示すブロック図である。この場合
において、ネットワークアナライザ１０とマルチポート
テストセット５０の各入出力ポートはアンバランス型で
あり、そのインピーダンスは例えば５０オームであるも
のとする。それに対し、被試験部品であるマルチポート
デバイス４０はアンバランス入力とバランス出力の形態
であり、出力インピーダンスは１５０Ωであるものとす
る。
説明する。図１は本発明のマルチポートデバイス解析装
置により図７に示すようなマルチポートデバイスを測定
する際の概略構成例を示すブロック図である。この場合
において、ネットワークアナライザ１０とマルチポート
テストセット５０の各入出力ポートはアンバランス型で
あり、そのインピーダンスは例えば５０オームであるも
のとする。それに対し、被試験部品であるマルチポート
デバイス４０はアンバランス入力とバランス出力の形態
であり、出力インピーダンスは１５０Ωであるものとす
る。
【００１９】図６（Ｂ）の例と同様に、本発明において
図１に示すように、２ポートＰ１、Ｐ２のネットワーク
アナライザにマルチポートテストセット５０を接続し
て、３個以上の入出力ポートＱ１〜Ｑ４を構成する。被
試験マルチポートデバイス４０は、マルチポートテスト
セット５０の入出力ポートに直接的（変換器を介さず）
に接続され、この状態で各種データがネットワークアナ
ライザ１０により求められる。マルチポートテストセッ
ト５０は、この例では２個のスイッチを内蔵しており、
それぞれがネットワークアナライザ１０からの制御信号
Ｓにより個別に制御される。また、ネットワークアナラ
イザの一方のポートは信号源出力ポートであり、他方の
ポートは信号入力ポートになっている。ネットワークア
ナライザは図５の構成例で示すように、この信号源出力
ポートと信号入力ポートとを逆に切り替えることができ
る。
図１に示すように、２ポートＰ１、Ｐ２のネットワーク
アナライザにマルチポートテストセット５０を接続し
て、３個以上の入出力ポートＱ１〜Ｑ４を構成する。被
試験マルチポートデバイス４０は、マルチポートテスト
セット５０の入出力ポートに直接的（変換器を介さず）
に接続され、この状態で各種データがネットワークアナ
ライザ１０により求められる。マルチポートテストセッ
ト５０は、この例では２個のスイッチを内蔵しており、
それぞれがネットワークアナライザ１０からの制御信号
Ｓにより個別に制御される。また、ネットワークアナラ
イザの一方のポートは信号源出力ポートであり、他方の
ポートは信号入力ポートになっている。ネットワークア
ナライザは図５の構成例で示すように、この信号源出力
ポートと信号入力ポートとを逆に切り替えることができ
る。
【００２０】被試験マルチポートデバイスの測定に先だ
って、測定システム全体としての校正（キャリブレーシ
ョン）をして誤差補正を行うことが望ましい。このため
には、例えば被試験デバイスに接続するケーブルの先端
にオープン、ショート、あるいは特性インピーダンスで
の終端等の設定をして、それぞれの状態で各スキャッタ
リング（Ｓ）パラメータのベクトル値を求め、その値を
誤差補正値としてネットワークアナライザ内のメモリ
（図示せず）に格納する。
って、測定システム全体としての校正（キャリブレーシ
ョン）をして誤差補正を行うことが望ましい。このため
には、例えば被試験デバイスに接続するケーブルの先端
にオープン、ショート、あるいは特性インピーダンスで
の終端等の設定をして、それぞれの状態で各スキャッタ
リング（Ｓ）パラメータのベクトル値を求め、その値を
誤差補正値としてネットワークアナライザ内のメモリ
（図示せず）に格納する。
【００２１】次に被試験部品であるマルチポートデバイ
ス４０を各ケーブルに接続する。被試験マルチポートデ
バイス４０の入力端子Ｔ１にはマルチポートテストセッ
ト５０のポートＱ２を経てネットワークアナライザのポ
ートＰ１から入力信号が与えられる。被試験デバイス４
０のバランス出力端子Ｔ２はマルチポートテストセット
５０のポートＱ３を経て、ネットワークアナライザの入
力ポートＰ２に接続される。被試験デバイス４０の他方
のバランス出力端子Ｔ３は、マルチポートテストセット
５０により、所定のインピーダンス値である抵抗５０オ
ームに終端される。
ス４０を各ケーブルに接続する。被試験マルチポートデ
バイス４０の入力端子Ｔ１にはマルチポートテストセッ
ト５０のポートＱ２を経てネットワークアナライザのポ
ートＰ１から入力信号が与えられる。被試験デバイス４
０のバランス出力端子Ｔ２はマルチポートテストセット
５０のポートＱ３を経て、ネットワークアナライザの入
力ポートＰ２に接続される。被試験デバイス４０の他方
のバランス出力端子Ｔ３は、マルチポートテストセット
５０により、所定のインピーダンス値である抵抗５０オ
ームに終端される。
【００２２】この状態でネットワークアナライザ１０に
より、伝達関数や各スキャッタリング（Ｓ）パラメータ
が測定される。またスイッチＳＷ２の切り替えにより、
バランス出力端子Ｔ２が終端抵抗５０オームに接続さ
れ、バランス出力端子Ｔ３がマルチポートテストセット
のポートＱ４を経て、ネットワークアナライザの入力ポ
ートＰ２に接続される。この状態でネットワークアナラ
イザ１０により、伝達関数や各Ｓパラメータが測定され
る。
より、伝達関数や各スキャッタリング（Ｓ）パラメータ
が測定される。またスイッチＳＷ２の切り替えにより、
バランス出力端子Ｔ２が終端抵抗５０オームに接続さ
れ、バランス出力端子Ｔ３がマルチポートテストセット
のポートＱ４を経て、ネットワークアナライザの入力ポ
ートＰ２に接続される。この状態でネットワークアナラ
イザ１０により、伝達関数や各Ｓパラメータが測定され
る。
【００２３】これらの測定値は絶対値のみならず位相を
含めたベクトル値として測定され、それらがメモリ（図
示せず）に記憶され、図５のＤＳＰ２５あるいはＣＰＵ
２８により信号処理される。先に求めた誤差補正値を用
いて、測定ベクトル値の補正が行われる。ＤＳＰ等によ
る信号処理のうち、本発明に特有なものはインピーダン
ス変換処理とアンバランス・バランス変換処理である。
含めたベクトル値として測定され、それらがメモリ（図
示せず）に記憶され、図５のＤＳＰ２５あるいはＣＰＵ
２８により信号処理される。先に求めた誤差補正値を用
いて、測定ベクトル値の補正が行われる。ＤＳＰ等によ
る信号処理のうち、本発明に特有なものはインピーダン
ス変換処理とアンバランス・バランス変換処理である。
【００２４】インピーダンス変換処理は、上記の構成に
より得られた測定値を異なるインピーダンス系での測定
値に変換する計算処理である。上記のようにネットワー
クアナライザ１０とマルチポートテストセット５０は、
５０オーム系のインピーダンスで構成されており、被試
験デバイス４０の出力インピーダンスは１５０Ωであ
る。したがって、上記構成で得られた測定値はインピー
ダンス不整合の状態で得られたものである。この測定値
をインピーダンスが整合していた場合、すなわちマルチ
ポートテストセットとネットワークアナライザのインピ
ーダンスが、１５０オームであったと仮定した場合の特
性測定値に変換する。この変換処理の結果はディスプレ
イ上に表示される。
より得られた測定値を異なるインピーダンス系での測定
値に変換する計算処理である。上記のようにネットワー
クアナライザ１０とマルチポートテストセット５０は、
５０オーム系のインピーダンスで構成されており、被試
験デバイス４０の出力インピーダンスは１５０Ωであ
る。したがって、上記構成で得られた測定値はインピー
ダンス不整合の状態で得られたものである。この測定値
をインピーダンスが整合していた場合、すなわちマルチ
ポートテストセットとネットワークアナライザのインピ
ーダンスが、１５０オームであったと仮定した場合の特
性測定値に変換する。この変換処理の結果はディスプレ
イ上に表示される。
【００２５】アンバランス・バランス変換処理は、上記
の構成により得られた測定値を、バランス出力での測定
値に変換する計算処理である。上記のようにネットワー
クアナライザ１０とマルチポートテストセット５０の各
ポートはアンバランス型となっており、被試験デバイス
の出力はバランス型となっている。したがって、上記構
成で得られた測定値を、バランス型出力端子から得られ
るべき測定値、すなわち被試験マルチポートデバイス４
０の出力端子Ｔ２とＴ３との両端間で得られるべき測定
値に演算による変換処理を行う。この変換処理の結果は
ディスプレイ上に表示される。
の構成により得られた測定値を、バランス出力での測定
値に変換する計算処理である。上記のようにネットワー
クアナライザ１０とマルチポートテストセット５０の各
ポートはアンバランス型となっており、被試験デバイス
の出力はバランス型となっている。したがって、上記構
成で得られた測定値を、バランス型出力端子から得られ
るべき測定値、すなわち被試験マルチポートデバイス４
０の出力端子Ｔ２とＴ３との両端間で得られるべき測定
値に演算による変換処理を行う。この変換処理の結果は
ディスプレイ上に表示される。
【００２６】図２は本発明のマルチポートデバイス解析
装置による測定プロセスを示すフローチャートである。
ステップ１ではネットワークアナライザ、マルチポート
テストセットおよび測定用ケーブル等を含めた測定シス
テム全体のキャリブレーションを行う。これにより得ら
れた誤差測定値は、ネットワークアナライザのメモリに
格納され、実際の測定データが得られた際にその測定デ
ータを補正する。ステップ２では被試験マルチポートデ
バイスを図１の構成により特性測定し、ベクトルデータ
を得る。代表的なベクトル測定データ例としては、Ｓパ
ラメータがあり、このデータをネットワークアナライザ
のメモリに格納し、上記誤差補正値を用いて誤差補正を
行う。
装置による測定プロセスを示すフローチャートである。
ステップ１ではネットワークアナライザ、マルチポート
テストセットおよび測定用ケーブル等を含めた測定シス
テム全体のキャリブレーションを行う。これにより得ら
れた誤差測定値は、ネットワークアナライザのメモリに
格納され、実際の測定データが得られた際にその測定デ
ータを補正する。ステップ２では被試験マルチポートデ
バイスを図１の構成により特性測定し、ベクトルデータ
を得る。代表的なベクトル測定データ例としては、Ｓパ
ラメータがあり、このデータをネットワークアナライザ
のメモリに格納し、上記誤差補正値を用いて誤差補正を
行う。
【００２７】誤差補正された測定データは、ステップ３
において、インピーダンス変換処理が行われる。これに
より５０オーム系のシステムで求めた測定データを、被
試験マルチポートデバイスのインピーダンスにマッチし
たデータに変換する。さらにステップ４において、アン
バランス・バランス変換処理が行われる。これにより被
試験デバイスの出力端子をアンバランスで接続して得ら
れた測定データを、本来の被試験マルチポートデバイス
のバランス端子間での出力特性データに変換する。イン
ピーダンス変換処理とアンバランス・バランス変換処理
の先行順はいずれでもよい。この変換処理により得られ
たデータをステップ５においてネットワークアナライザ
で表示する。
において、インピーダンス変換処理が行われる。これに
より５０オーム系のシステムで求めた測定データを、被
試験マルチポートデバイスのインピーダンスにマッチし
たデータに変換する。さらにステップ４において、アン
バランス・バランス変換処理が行われる。これにより被
試験デバイスの出力端子をアンバランスで接続して得ら
れた測定データを、本来の被試験マルチポートデバイス
のバランス端子間での出力特性データに変換する。イン
ピーダンス変換処理とアンバランス・バランス変換処理
の先行順はいずれでもよい。この変換処理により得られ
たデータをステップ５においてネットワークアナライザ
で表示する。
【００２８】上述したインピーダンス変換処理とアンバ
ランス・バランス変換処理をより具体的に説明する。図
３および図４はこれらの変換処理の概念を示す回路図で
ある。図３において被試験マルチポートデバイス４０ａ
にはポート数変換回路６０やマッチング回路６２が接続
された形となっているが、これらの付加回路は物理的な
ものではなく、変換演算の概念を示す仮想的回路であ
る。同様に図４において被試験マルチポートデバイス４
０ｂにはポート数変換回路６０ａと６０ｂが接続された
形となっているが、これらの付加回路は物理的なもので
はなく、変換演算の概念を示す仮想的回路である。図４
の例は、被試験マルチポートデバイス４０ｂの入力端子
と出力端子の双方ともにバランス型となっている場合を
示す。
ランス・バランス変換処理をより具体的に説明する。図
３および図４はこれらの変換処理の概念を示す回路図で
ある。図３において被試験マルチポートデバイス４０ａ
にはポート数変換回路６０やマッチング回路６２が接続
された形となっているが、これらの付加回路は物理的な
ものではなく、変換演算の概念を示す仮想的回路であ
る。同様に図４において被試験マルチポートデバイス４
０ｂにはポート数変換回路６０ａと６０ｂが接続された
形となっているが、これらの付加回路は物理的なもので
はなく、変換演算の概念を示す仮想的回路である。図４
の例は、被試験マルチポートデバイス４０ｂの入力端子
と出力端子の双方ともにバランス型となっている場合を
示す。
【００２９】インピーダンス変換処理の一例を次に示
す。上述の例のように、図３の被試験デバイス４０ａの
入力端子Ｔ１は５０オームの不平衡、出力端子Ｔ２とＴ
３間は１５０Ωの平衡であり、それぞれの端子における
Ｓパラメータを５０オーム不平衡のテストセット５０と
ネットワークアナライザ１０で測定する場合を想定す
る。この場合、その測定されたＳパラメータを、出力端
子Ｔ２とＴ３のそれぞれのインピーダンスを７５Ω不平
衡にしたときのＳパラメータに変換する。その変換処理
をした場合、その出力端子Ｔ２とＴ３の両端子間のイン
ピダンスは、１５０Ωのバランスと等価になる。
す。上述の例のように、図３の被試験デバイス４０ａの
入力端子Ｔ１は５０オームの不平衡、出力端子Ｔ２とＴ
３間は１５０Ωの平衡であり、それぞれの端子における
Ｓパラメータを５０オーム不平衡のテストセット５０と
ネットワークアナライザ１０で測定する場合を想定す
る。この場合、その測定されたＳパラメータを、出力端
子Ｔ２とＴ３のそれぞれのインピーダンスを７５Ω不平
衡にしたときのＳパラメータに変換する。その変換処理
をした場合、その出力端子Ｔ２とＴ３の両端子間のイン
ピダンスは、１５０Ωのバランスと等価になる。
【００３０】一般に、あるｎポート回路網について、規
格化インピーダンスがＺ１、Ｚ２、…、…、Ｚｎである
ときのＳパラメータの行列をＳとし、規格化インピーダ
ンスが、Ｚ１”、Ｚ２”、…、…、Ｚｎ”であるときの
Ｓパラメータの行列をＳ”とすると、Ｓ”は［数１］の
式によって計算される。
格化インピーダンスがＺ１、Ｚ２、…、…、Ｚｎである
ときのＳパラメータの行列をＳとし、規格化インピーダ
ンスが、Ｚ１”、Ｚ２”、…、…、Ｚｎ”であるときの
Ｓパラメータの行列をＳ”とすると、Ｓ”は［数１］の
式によって計算される。
【００３１】
【数１】
【００３２】［数１］の式において、Ａ、Ｂ、Ｃ及びＤ
は、［数２］のような行列であり、また、Ｉは単位行列
である。
は、［数２］のような行列であり、また、Ｉは単位行列
である。
【００３３】
【数２】
【００３４】したがって、上記の関係式において、測定
値としてのＳパラメータを行列Ｓにあてはめ、変換前の
インピーダンスＺ１、Ｚ２、…、…、Ｚｎと変換後のイ
ンピーダンスＺ１”、Ｚ２”、…、…、Ｚｎ”を代入す
ると、インピーダンス変換後のＳパラメータＳ”が得ら
れる。図３の例では、Ｚ１、Ｚ２、Ｚ３のそれぞれを５
０オームとし、Ｚ１”を５０オーム、Ｚ２”とＺ３”を
それぞれ７５オームとしてＳパラメータＳ”を計算す
る。これにより、出力インピーダンス１５０オームにお
けるＳパラメータが得られたことによる。以上が本発明
によるインピーダンス変換処理の一例である。
値としてのＳパラメータを行列Ｓにあてはめ、変換前の
インピーダンスＺ１、Ｚ２、…、…、Ｚｎと変換後のイ
ンピーダンスＺ１”、Ｚ２”、…、…、Ｚｎ”を代入す
ると、インピーダンス変換後のＳパラメータＳ”が得ら
れる。図３の例では、Ｚ１、Ｚ２、Ｚ３のそれぞれを５
０オームとし、Ｚ１”を５０オーム、Ｚ２”とＺ３”を
それぞれ７５オームとしてＳパラメータＳ”を計算す
る。これにより、出力インピーダンス１５０オームにお
けるＳパラメータが得られたことによる。以上が本発明
によるインピーダンス変換処理の一例である。
【００３５】本発明によるバランス・アンバランス変換
処理の一例を以下に説明する。図３や図４に示すよう
に、被試験デバイス４０ａあるいは４０ｂのバランス端
子をアンバランスに変換することは、仮想的なポート数
変換回路６０，６０ａ，６０ｂ、により、ポート数を変
換することに相当する。例えば図３の於ける被試験デバ
イス４０ａのポート数は３であり、これをポート数変換
回路６０により、全体としてポート数を２に変換するこ
とになる。この場合、３ポートの被試験デバイス４０ａ
のＳパラメータの行列（上述の例ではこのときの規格化
インピーダンスはＺ１＝５０オーム、Ｚ２＝７５オー
ム、Ｚ３＝７５オームである）は［数３］のようにあら
わせる。
処理の一例を以下に説明する。図３や図４に示すよう
に、被試験デバイス４０ａあるいは４０ｂのバランス端
子をアンバランスに変換することは、仮想的なポート数
変換回路６０，６０ａ，６０ｂ、により、ポート数を変
換することに相当する。例えば図３の於ける被試験デバ
イス４０ａのポート数は３であり、これをポート数変換
回路６０により、全体としてポート数を２に変換するこ
とになる。この場合、３ポートの被試験デバイス４０ａ
のＳパラメータの行列（上述の例ではこのときの規格化
インピーダンスはＺ１＝５０オーム、Ｚ２＝７５オー
ム、Ｚ３＝７５オームである）は［数３］のようにあら
わせる。
【００３６】
【数３】
【００３７】このような３ポートの回路網を２ポートの
回路網にしたときのＳパラメータ（上述の例ではこのと
きの規格化インピーダンスＺ１＝５０オーム、Ｚ２＋Ｚ
３＝１５０オーム、）は［数４］のようになる。
回路網にしたときのＳパラメータ（上述の例ではこのと
きの規格化インピーダンスＺ１＝５０オーム、Ｚ２＋Ｚ
３＝１５０オーム、）は［数４］のようになる。
【００３８】
【数４】
【００３９】［数４］の行列式におけるＳ１１”、Ｓ１
２”、Ｓ２１”、Ｓ２２”はそれぞれ［数５］に示す数
式となる。
２”、Ｓ２１”、Ｓ２２”はそれぞれ［数５］に示す数
式となる。
【００４０】
【数５】
【００４１】［数５］の各式を用いることにより、３ポ
ートの回路網が２ポートの回路網に変換される。したが
って、例えば図３において端子Ｔ１と端子Ｔ４間のＳパ
ラメータを求めたことになる。上述したように、この場
合のポート数変換回路６０は計算式を導くための仮想的
な回路であることに注意されたい。またここでは特に説
明しないが、マッチング回路６２も仮想的なものであ
り、インピーダンスマッチングを計算上で行うための概
念を現している。
ートの回路網が２ポートの回路網に変換される。したが
って、例えば図３において端子Ｔ１と端子Ｔ４間のＳパ
ラメータを求めたことになる。上述したように、この場
合のポート数変換回路６０は計算式を導くための仮想的
な回路であることに注意されたい。またここでは特に説
明しないが、マッチング回路６２も仮想的なものであ
り、インピーダンスマッチングを計算上で行うための概
念を現している。
【００４２】図４における例では、被試験マルチポート
デバイス４０ｂは４ポート回路網となっており、そのた
めにポート数変換回路が入力側と出力側とにそれぞれ設
けられている。この場合のインピーダンス変換処理やバ
ランス・アンバランス変換処理は、数式がより複雑にな
ることを除き、上記の図３の例と基本的に同じである。
デバイス４０ｂは４ポート回路網となっており、そのた
めにポート数変換回路が入力側と出力側とにそれぞれ設
けられている。この場合のインピーダンス変換処理やバ
ランス・アンバランス変換処理は、数式がより複雑にな
ることを除き、上記の図３の例と基本的に同じである。
【００４３】
【発明の効果】以上のように、本発明のマルチポートデ
バイス解析装置によれば、従来の一般的な被試験部品等
と異なる入出力端子構造やインピーダンスを有するマル
チポートの被試験デバイスを正確に測定することができ
る。また、従来のバランス・アンバランス変換器を用い
ずに、バランス出力を有する被試験マルチポートデバイ
スを測定することができる。さらに、アンバランス入出
力ポートを有するマルチポートテストセットやネットワ
ークアナライザを用いて、バランス端子を有するマルチ
ポートデバイスを測定することができる。
バイス解析装置によれば、従来の一般的な被試験部品等
と異なる入出力端子構造やインピーダンスを有するマル
チポートの被試験デバイスを正確に測定することができ
る。また、従来のバランス・アンバランス変換器を用い
ずに、バランス出力を有する被試験マルチポートデバイ
スを測定することができる。さらに、アンバランス入出
力ポートを有するマルチポートテストセットやネットワ
ークアナライザを用いて、バランス端子を有するマルチ
ポートデバイスを測定することができる。
【００４４】本発明のマルチポートデバイス解析装置に
よれば、所定のインピーダンスに設定された入出力ポー
トを有するマルチポートテストセットやネットワークア
ナライザを用いて、そのインピーダンスと異なるインピ
ーダンスを有するマルチポートデバイスを測定すること
ができる。
よれば、所定のインピーダンスに設定された入出力ポー
トを有するマルチポートテストセットやネットワークア
ナライザを用いて、そのインピーダンスと異なるインピ
ーダンスを有するマルチポートデバイスを測定すること
ができる。
【図１】本発明のマルチポートデバイス解析装置により
図７に示すようなマルチポートデバイスを測定する際の
概略構成例を示すブロック図である。
図７に示すようなマルチポートデバイスを測定する際の
概略構成例を示すブロック図である。
【図２】本発明のマルチボードデバイス解析装置による
測定プロセスを示すフローチャートである。
測定プロセスを示すフローチャートである。
【図３】本発明によるインピーダンス変換やバランス・
アンバランス変換等の演算処理の概念を示す回路図であ
る。
アンバランス変換等の演算処理の概念を示す回路図であ
る。
【図４】本発明によるインピーダンス変換やバランス・
アンバランス変換等の演算処理の概念を示す回路図であ
る。
アンバランス変換等の演算処理の概念を示す回路図であ
る。
【図５】２ポート入出力を有する一般的なネットワーク
アナライザの概略構成例のブロック図である。
アナライザの概略構成例のブロック図である。
【図６】図６（Ａ）はマルチポートデバイスを２ポート
のネットワークアナライザで測定するための概略構成を
示すブロック図である。図６（Ｂ）はマルチポートデバ
イスを測定するためのマルチポートテストセットと図５
のネットワークアナライザを組み合わせた場合の概略構
成を示すブロック図である。
のネットワークアナライザで測定するための概略構成を
示すブロック図である。図６（Ｂ）はマルチポートデバ
イスを測定するためのマルチポートテストセットと図５
のネットワークアナライザを組み合わせた場合の概略構
成を示すブロック図である。
【図７】本発明のマルチポートデバイス解析装置により
測定するマルチポートデバイスの構成例を示す回路図で
ある。
測定するマルチポートデバイスの構成例を示す回路図で
ある。
【図８】従来技術において、図７に示すマルチポートデ
バイスを変換器を用いて測定する場合の構成を示す回路
図である。
バイスを変換器を用いて測定する場合の構成を示す回路
図である。
１０ ネットワークアナライザ １１、１２ ブリッジ １３ スイッチ（ＳＷ） １５ 信号源 １７、１８、１９ 周波数変換器 ２１、２２、２３ アナログ／デジタル変換器（Ａ／
Ｄ） ２５ デジタル信号処理プロセッサ（ＤＳＰ） ２８ ＣＰＵ ２９ 表示器（ディスプレイ） ３０、４０、 マルチポートデバイス（被測定デバイ
ス） ４０ａ、４０ｂ マルチポートデバイス（被測定デバ
イス） ４２ 変換器 ５０ マルチポートテストセット ６０、６０ａ、６０ｂ ポート数変換回路 ６２ マッチング回路 Ｐ１、Ｐ２、Ｑ１〜Ｑ４、Ｔ１〜Ｔ６ 端子（ポー
ト）
Ｄ） ２５ デジタル信号処理プロセッサ（ＤＳＰ） ２８ ＣＰＵ ２９ 表示器（ディスプレイ） ３０、４０、 マルチポートデバイス（被測定デバイ
ス） ４０ａ、４０ｂ マルチポートデバイス（被測定デバ
イス） ４２ 変換器 ５０ マルチポートテストセット ６０、６０ａ、６０ｂ ポート数変換回路 ６２ マッチング回路 Ｐ１、Ｐ２、Ｑ１〜Ｑ４、Ｔ１〜Ｔ６ 端子（ポー
ト）
Claims (11)
- 【請求項１】 ３個以上の端子を有するマルチポートデ
バイスを試験するためのマルチポートデバイス解析装置
において、 一方のポートから試験信号を送出し、他方のポートから
入力信号を受信するように構成され、被試験デバイスの
特性をベクトル値で解析するネットワークアナライザ
と、 そのネットワークアナライザの上記ポートに接続され、
内部のスイッチにより、ネットワークアナライザのそれ
らポートを３個以上のポートに変換するマルチポートテ
ストセットとを有し、 被試験マルチポートデバイスをそのマルチポートテスト
セットに直接的に接続して、そのデバイスの特性データ
をベクトル値で解析することを特徴とするマルチポート
デバイス解析装置。 - 【請求項２】 上記ネットワークアナライザとマルチポ
ートテストセットが接続された状態で且つ被試験マルチ
ポートデバイスを接続するケーブルを含めたキャリブレ
ーションを行い、それにより得られた誤差補正値をネッ
トワークアナライザに記憶し、被試験マルチポートデバ
イスをそのマルチポートテストセットに直接的に接続し
て、そのデバイスの特性ベクトルデータを求め、上記誤
差補正値を適用してその特性ベクトルデータの誤差補正
を実施して、そのデバイスの解析をすることを特徴とす
る請求項１のマルチポートデバイス解析装置。 - 【請求項３】 そのデバイスの各端子における特性のベ
クトルデータを求め、その各端子のベクトルデータを任
意のインピーダンス値に対応するデータに変換して、そ
のデバイスの解析をすることを特徴とする請求項１に記
載のマルチポートデバイス解析装置。 - 【請求項４】 そのデバイスの各アンバランス端子にお
ける特性ベクトルデータを求め、その各アンバランス端
子のベクトルデータを任意の２端子間のバランス端子デ
ータに変換して、そのデバイスの解析をすることを特徴
とする請求項１に記載のマルチポートデバイス解析装
置。 - 【請求項５】 そのデバイスの各アンバランス端子にお
ける特性のベクトルデータを求め、その各端子のベクト
ルデータを任意のインピーダンス値に対応するデータに
変換し、かつそのデバイスの各アンバランス端子におけ
る特性ベクトルデータを、その各アンバランス端子のベ
クトルデータを任意の２端子間のバランス端子データに
変換して、そのデバイスの解析をすることを特徴とする
請求項１に記載のマルチポートデバイス解析装置。 - 【請求項６】 ３個以上の端子を有するマルチポートデ
バイスを試験するためのマルチポートデバイス解析装置
において、 一方のポートから試験信号を送出し、他方のポートから
入力信号を受信するように構成され、被試験デバイスの
特性をベクトル値で解析するネットワークアナライザ
と、 そのネットワークアナライザの上記ポートに接続され、
内部のスイッチにより、ネットワークアナライザのそれ
らのポートを３個以上のポートに変換するマルチポート
テストセットとを有し、 被試験マルチポートデバイスをそのマルチポートテスト
セットに変換器を介さずに直接的に接続して、そのデバ
イスの各端子における特性のベクトルデータを求め、そ
の各端子のベクトルデータを任意のインピーダンス値に
対応するデータに変換して、そのデバイスの解析をする
ことを特徴とするマルチポートデバイス解析装置。 - 【請求項７】 ３個以上の端子を有するマルチポートデ
バイスを試験するためのマルチポートデバイス解析装置
において、 一方のポートから試験信号を送出し、他方のポートから
入力信号を受信するように構成され、被試験デバイスの
特性をベクトル値で解析するネットワークアナライザ
と、 そのネットワークアナライザの上記ポートに接続され、
内部のスイッチにより、ネットワークアナライザのそれ
らポートを３個以上のポートに変換するマルチポートテ
ストセットとを有し、 被試験マルチポートデバイスをそのマルチポートテスト
セットに変換器を介さずに直接的に接続して、そのデバ
イスの各端子における特性ベクトルデータを求め、その
各端子のベクトルデータを任意の２端子間のデータに変
換して、そのデバイスの解析をすることを特徴とするマ
ルチポートデバイス解析装置。 - 【請求項８】 ３個以上の端子を有するマルチポートデ
バイスを試験するための、以下のステップよりなるマル
チポートデバイス解析方法：一方のポートから試験信号
を送出し、他方のポートから入力信号を受信するように
構成され、被試験デバイスの特性をベクトル値で解析す
るネットワークアナライザを備え、 そのネットワークアナライザの上記ポートに接続され、
内部のスイッチにより、ネットワークアナライザのそれ
らポートを３個以上のポートに変換するマルチポートテ
ストセットを備え、 そのネットワークアナライザとマルチポートテストセッ
トを接続し且つ被試験マルチポートデバイスを接続する
ケーブルをマルチポートテストセットに接続し、 所定の項目についてキャリブレーションを行い、それに
より得られた誤差補正値をネットワークアナライザに記
憶し、 被試験マルチポートデバイスをそのマルチポートテスト
セットに上記接続ケーブルを通して直接的に接続して、
そのデバイスの特性ベクトルデータを求め、 上記誤差補正値を適用してその特性ベクトルデータの誤
差補正を実施して、そのデバイスの解析をする。 - 【請求項９】 そのデバイスの各端子に於ける特性のベ
クトルデータを求め、その各端子のベクトルデータを任
意のインピーダンス値に対応するデータに変換して、そ
のデバイスの解析をするステップをさらに含む請求項８
に記載のマルチポートデバイス解析方法。 - 【請求項１０】 そのデバイスの各アンバランス端子に
おける特性ベクトルデータを求め、その各アンバランス
端子のベクトルデータを任意の２端子間のバランス端子
データに変換して、そのデバイスの解析をするステップ
を含む請求項８に記載のマルチポートデバイス解析方
法。 - 【請求項１１】 そのデバイスの各アンバランス端子に
おける特性のベクトルデータを求め、その各端子のベク
トルデータを任意のインピーダンス値に対応するデータ
に変換し、かつそのデバイスの各アンバランス端子にお
ける特性ベクトルデータを、その各アンバランス端子の
ベクトルデータを任意の２端子間のバランス端子データ
に変換して、そのデバイスの解析をするステップをさら
に有する請求項８に記載のマルチポートデバイス解析方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/201,302 US6347382B1 (en) | 1998-11-30 | 1998-11-30 | Multi-port device analysis apparatus and method |
| US09/201302 | 1998-11-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000162257A true JP2000162257A (ja) | 2000-06-16 |
Family
ID=22745300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11047696A Pending JP2000162257A (ja) | 1998-11-30 | 1999-02-25 | マルチポ―トデバイス解析装置及び解析方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6347382B1 (ja) |
| JP (1) | JP2000162257A (ja) |
| DE (1) | DE19957327B4 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002152150A (ja) * | 2001-09-26 | 2002-05-24 | Agilent Technologies Japan Ltd | マルチポートデバイスを測定するためのテストセット |
| KR20050097228A (ko) * | 2004-03-31 | 2005-10-07 | 엠-디스플레이 옵트로닉스 코퍼레이션 | 광시야각 극초 미세 반투과형 수직 정렬 액정표시소자 |
| WO2005116669A1 (ja) * | 2004-05-25 | 2005-12-08 | Murata Manufacturing Co., Ltd. | 測定誤差の補正方法及び電子部品特性測定装置 |
| JP2007057416A (ja) * | 2005-08-25 | 2007-03-08 | Murata Mfg Co Ltd | 測定誤差の補正方法 |
| KR100691955B1 (ko) * | 2001-09-07 | 2007-03-09 | 가부시키가이샤 무라타 세이사쿠쇼 | 네트워크 애널라이저 및 이 네트워크 애널라이저에 의한측정 방법, 및 이 네트워크 애널라이저를 포함한 부품선별 장치 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6550029B1 (en) * | 1999-10-08 | 2003-04-15 | Emc Corporation | Testing system and methods with protocol pattern injection and external verification |
| US6571187B1 (en) * | 2000-02-09 | 2003-05-27 | Avaya Technology Corp. | Method for calibrating two port high frequency measurements |
| EP1320763A4 (en) * | 2000-09-18 | 2005-07-27 | Agilent Technologies Inc | METHOD AND APPARATUS FOR CHARACTERIZING ASYMMETRIC OR SYMMETRIC MULTITERMINAL DEVICES |
| US6920407B2 (en) * | 2000-09-18 | 2005-07-19 | Agilent Technologies, Inc. | Method and apparatus for calibrating a multiport test system for measurement of a DUT |
| US7401326B1 (en) | 2001-10-24 | 2008-07-15 | Finisar Corporation | Compiling protocol analysis code using protocol database |
| WO2003087856A1 (fr) * | 2002-04-17 | 2003-10-23 | Advantest Corporation | Analyseur de reseau, procede d'analyse de reseau, correcteur automatique, procede de correction, programme, et support d'enregistrement |
| US6757625B2 (en) * | 2002-04-22 | 2004-06-29 | Agilent Technologies, Inc. | Method, apparatus, and article of manufacture for predicting electrical behavior of a multiport device having balanced device ports |
| US6997753B2 (en) * | 2003-10-22 | 2006-02-14 | Gore Enterprise Holdings, Inc. | Apparatus, system and method for improved calibration and measurement of differential devices |
| US20080020726A1 (en) * | 2006-07-14 | 2008-01-24 | Blackham David V | N-port signal separation apparatus with improved frequency selectivity and dynamic range |
| US11041894B2 (en) * | 2017-08-18 | 2021-06-22 | Rohde & Schwarz Gmbh & Co. Kg | Vector network analyzer with digital interface |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4982164A (en) * | 1988-04-22 | 1991-01-01 | Rhode & Schwarz Gmbh & Co. K.G. | Method of calibrating a network analyzer |
| US5365514A (en) * | 1993-03-01 | 1994-11-15 | International Business Machines Corporation | Event driven interface for a system for monitoring and controlling a data communications network |
| US5467021A (en) * | 1993-05-24 | 1995-11-14 | Atn Microwave, Inc. | Calibration method and apparatus |
| US5793954A (en) * | 1995-12-20 | 1998-08-11 | Nb Networks | System and method for general purpose network analysis |
| US5794008A (en) * | 1996-02-28 | 1998-08-11 | Raytheon Company | Electrical network modeling tool and analyzer |
| US6147501A (en) * | 1997-08-26 | 2000-11-14 | Hewlett-Packard Company | Automatic calibration of a network analyzer |
| US6065137A (en) * | 1998-04-06 | 2000-05-16 | Hewlett-Packard Company | Network analyzer measurement method using adaptive signal processing |
-
1998
- 1998-11-30 US US09/201,302 patent/US6347382B1/en not_active Expired - Fee Related
-
1999
- 1999-02-25 JP JP11047696A patent/JP2000162257A/ja active Pending
- 1999-11-29 DE DE19957327A patent/DE19957327B4/de not_active Revoked
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691955B1 (ko) * | 2001-09-07 | 2007-03-09 | 가부시키가이샤 무라타 세이사쿠쇼 | 네트워크 애널라이저 및 이 네트워크 애널라이저에 의한측정 방법, 및 이 네트워크 애널라이저를 포함한 부품선별 장치 |
| JP2002152150A (ja) * | 2001-09-26 | 2002-05-24 | Agilent Technologies Japan Ltd | マルチポートデバイスを測定するためのテストセット |
| KR20050097228A (ko) * | 2004-03-31 | 2005-10-07 | 엠-디스플레이 옵트로닉스 코퍼레이션 | 광시야각 극초 미세 반투과형 수직 정렬 액정표시소자 |
| WO2005116669A1 (ja) * | 2004-05-25 | 2005-12-08 | Murata Manufacturing Co., Ltd. | 測定誤差の補正方法及び電子部品特性測定装置 |
| JPWO2005116669A1 (ja) * | 2004-05-25 | 2008-04-03 | 株式会社村田製作所 | 測定誤差の補正方法及び電子部品特性測定装置 |
| US7885779B2 (en) | 2004-05-25 | 2011-02-08 | Murata Manufacturing Co., Ltd. | Measurement error correcting method and electronic component characteristic measurement device |
| JP2007057416A (ja) * | 2005-08-25 | 2007-03-08 | Murata Mfg Co Ltd | 測定誤差の補正方法 |
| JP4670549B2 (ja) * | 2005-08-25 | 2011-04-13 | 株式会社村田製作所 | 測定誤差の補正方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19957327B4 (de) | 2005-02-17 |
| DE19957327A1 (de) | 2000-05-31 |
| US6347382B1 (en) | 2002-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6882160B2 (en) | Methods and computer program products for full N-port vector network analyzer calibrations | |
| JP2000162257A (ja) | マルチポ―トデバイス解析装置及び解析方法 | |
| US6937032B2 (en) | Method, apparatus, and article of manufacture for characterizing a device and predicting electrical behavior of the device in a circuit | |
| JP2807177B2 (ja) | 回路網測定装置及び校正方法 | |
| US6147501A (en) | Automatic calibration of a network analyzer | |
| JPH11326413A (ja) | ネットワ―ク・アナライザにおける測定誤差補正方法 | |
| US20040246004A1 (en) | Calibration method for carrying out multiport measurements on semiconductor wafers | |
| US5608330A (en) | Method for calibrating a network analyzer according to the seven-term principle | |
| JPH11352163A (ja) | ネットワ―ク・アナライザの校正方法 | |
| US6417674B1 (en) | Two port self-calibration for an N-port network analyzer | |
| KR20010108174A (ko) | 멀티-포트 디바이스 분석 장치와 방법 및 그 컬리브레이션방법 | |
| JP2004512504A (ja) | 複数端子不平衡又は平衡装置の線形同定方法及び装置 | |
| US20080278176A1 (en) | Calibrated s-parameter measurements of a high impedance probe | |
| JPH0339663A (ja) | 回路網解析向け試験用セット | |
| JP4124841B2 (ja) | ネットワーク・アナライザ、高周波周波数特性測定装置および誤差要因測定方法 | |
| JP4274462B2 (ja) | 誤差要因取得用装置、方法、プログラムおよび記録媒体 | |
| US10041986B2 (en) | Balanced bridge | |
| JPH11211766A (ja) | 自動キャリブレーション装置 | |
| US6571187B1 (en) | Method for calibrating two port high frequency measurements | |
| US7769555B2 (en) | Method for calibration of a vectorial network analyzer | |
| JP2005274531A (ja) | ネットワークアナライザ、伝送トラッキング測定方法、ネットワーク解析方法、プログラムおよび記録媒体 | |
| Adamian et al. | A novel procedure for characterization of multiport high-speed balanced devices | |
| JP2001272428A (ja) | ネットワークアナライザ、ネットワーク分析方法およびネットワーク分析プログラムを記録した記録媒体 | |
| JP3976866B2 (ja) | ハイブリッドトランスの校正方法及び校正装置 | |
| US11474137B2 (en) | Test system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080522 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081010 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090218 |