JP2000156366A - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JP2000156366A JP2000156366A JP10329780A JP32978098A JP2000156366A JP 2000156366 A JP2000156366 A JP 2000156366A JP 10329780 A JP10329780 A JP 10329780A JP 32978098 A JP32978098 A JP 32978098A JP 2000156366 A JP2000156366 A JP 2000156366A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- film
- dry etching
- etching method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 通常の半導体製造プロセスのＳＡＣ加工で用
いるエッチング装置を用いて、その性能を損うことなく
配線構造の層間耐圧の劣化を防止し、配線構造の微細化
を達成できるドライエッチング方法を提供する。 【解決手段】 反応室にエッチングガスを導入し、この
エッチングガスをプラズマ化してエッチングを行うドラ
イエッチング方法において、前記エッチングガスとし
て、ＣおよびＦを含むガスを主ガスとし、この主ガスに
一般式がＮＯXで表わされる添加ガスを混合して用い
る。 【効果】 ＳＡＣ加工において層間膜７をエッチングす
る際、ストッパのＳｉ3Ｎ4膜６との選択比を高め、配線
層１０を形成した場合に、ゲート電極３との間の層間耐
圧を十分に保つ。
いるエッチング装置を用いて、その性能を損うことなく
配線構造の層間耐圧の劣化を防止し、配線構造の微細化
を達成できるドライエッチング方法を提供する。 【解決手段】 反応室にエッチングガスを導入し、この
エッチングガスをプラズマ化してエッチングを行うドラ
イエッチング方法において、前記エッチングガスとし
て、ＣおよびＦを含むガスを主ガスとし、この主ガスに
一般式がＮＯXで表わされる添加ガスを混合して用い
る。 【効果】 ＳＡＣ加工において層間膜７をエッチングす
る際、ストッパのＳｉ3Ｎ4膜６との選択比を高め、配線
層１０を形成した場合に、ゲート電極３との間の層間耐
圧を十分に保つ。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造プロセ
スで用いるドライエッチング方法に関する。より詳しく
は、エッチングガスをプラズマ化して酸化膜のエッチン
グを行うドライエッチング方法に関するものである。
スで用いるドライエッチング方法に関する。より詳しく
は、エッチングガスをプラズマ化して酸化膜のエッチン
グを行うドライエッチング方法に関するものである。
【０００２】
【従来の技術】半導体製造プロセスにおいて、上下配線
層を接続するために層間膜にコンタクトホールを形成
し、金属膜を積層してこれをエッチバックしてコンタク
トを形成するＳＡＣ（Self Aligned Contact）が用いら
れている。
層を接続するために層間膜にコンタクトホールを形成
し、金属膜を積層してこれをエッチバックしてコンタク
トを形成するＳＡＣ（Self Aligned Contact）が用いら
れている。
【０００３】図３は、従来のＳＡＣ加工プロセスの工程
説明図であり、（Ａ）はコンタクト形成時、（Ｂ）は配
線層形成時の断面図である。Ｓｉ基板２１の上にゲート
酸化膜２２を例えば拡散層によって形成し、その上にゲ
ート電極２３を形成する。さらにその上にオフセット酸
化膜２４をＣＶＤ法によって形成する。
説明図であり、（Ａ）はコンタクト形成時、（Ｂ）は配
線層形成時の断面図である。Ｓｉ基板２１の上にゲート
酸化膜２２を例えば拡散層によって形成し、その上にゲ
ート電極２３を形成する。さらにその上にオフセット酸
化膜２４をＣＶＤ法によって形成する。
【０００４】これらゲート酸化膜２２、ゲート電極２
３、オフセット酸化膜２４の側面にはＬＤＤ サイドウ
ォール膜２５を、例えばＣＶＤ法によって酸化膜を堆積
した後、ドライエッチ法によって形成する。これらの上
にはＳＡＣ加工時にエッチングのストッパーとなるＳｉ
3Ｎ4膜２６を例えばＣＶＤ法によって形成し、層間膜２
７をその上に例えばＣＶＤ法によって形成する。その上
にレジスト２８をコンタクト径０．４μｍの大きさで前
記層間膜２７上にパターニングする。パターニングした
前記レジスト２８をマスクとして異方性エッチングによ
り層間膜２７にコンタクトホール２９を形成する。その
後レジスト２８を酸素プラズマなどで剥離し、ウェーハ
全面をエッチバックすることによってＳＡＣを形成し、
例えばＣＶＤ法で配線層３０を形成する。
３、オフセット酸化膜２４の側面にはＬＤＤ サイドウ
ォール膜２５を、例えばＣＶＤ法によって酸化膜を堆積
した後、ドライエッチ法によって形成する。これらの上
にはＳＡＣ加工時にエッチングのストッパーとなるＳｉ
3Ｎ4膜２６を例えばＣＶＤ法によって形成し、層間膜２
７をその上に例えばＣＶＤ法によって形成する。その上
にレジスト２８をコンタクト径０．４μｍの大きさで前
記層間膜２７上にパターニングする。パターニングした
前記レジスト２８をマスクとして異方性エッチングによ
り層間膜２７にコンタクトホール２９を形成する。その
後レジスト２８を酸素プラズマなどで剥離し、ウェーハ
全面をエッチバックすることによってＳＡＣを形成し、
例えばＣＶＤ法で配線層３０を形成する。
【０００５】このようなＳＡＣ加工プロセスにおいて、
層間膜２７のエッチング条件として、例えばマグネトロ
ン型プラズマエッチング装置を用いて、装置内の圧力を
４０ｍＴｏｒｒ、印加ＲＦパワーの大きさを１３００
Ｗ、エッチングガスを例えばＣ4Ｆ8：１８sccm＋ＣＯ：
３００sccm＋Ａｒ：４００sccm、下部電極を例えば３５
℃の条件でエッチングを行うとエッチング速度が４５０
ｎｍ、均一性が３．３％、対Ｓｉ3Ｎ4膜（肩部）との選
択比が１２．８であった。
層間膜２７のエッチング条件として、例えばマグネトロ
ン型プラズマエッチング装置を用いて、装置内の圧力を
４０ｍＴｏｒｒ、印加ＲＦパワーの大きさを１３００
Ｗ、エッチングガスを例えばＣ4Ｆ8：１８sccm＋ＣＯ：
３００sccm＋Ａｒ：４００sccm、下部電極を例えば３５
℃の条件でエッチングを行うとエッチング速度が４５０
ｎｍ、均一性が３．３％、対Ｓｉ3Ｎ4膜（肩部）との選
択比が１２．８であった。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来のＳＡＣ加工におけるドライエッチング方法において
は、層間膜２７をエッチングする際の対Ｓｉ3Ｎ4膜２６
の選択比が小さく、図３（Ａ）に示すように、Ｓｉ3Ｎ4
膜２６の肩部Ｋがエッチングされて薄くなる。このた
め、このＳｉ3Ｎ4膜２６をエッチバックして除去した後
配線層３０を形成する際、オフセット酸化膜２４ととも
にサイドウォール２５が大きくエッチングされ、同図
（Ｂ）に示すように、サイドウォール２５の肩部Ｊが薄
くなる。この結果、ゲート電極２３と配線層３０との間
の層間耐圧が劣化する。このような層間耐圧は半導体装
置の特性のうちでも重要な特性であり、その劣化により
半導体装置の信頼性が低下する。
来のＳＡＣ加工におけるドライエッチング方法において
は、層間膜２７をエッチングする際の対Ｓｉ3Ｎ4膜２６
の選択比が小さく、図３（Ａ）に示すように、Ｓｉ3Ｎ4
膜２６の肩部Ｋがエッチングされて薄くなる。このた
め、このＳｉ3Ｎ4膜２６をエッチバックして除去した後
配線層３０を形成する際、オフセット酸化膜２４ととも
にサイドウォール２５が大きくエッチングされ、同図
（Ｂ）に示すように、サイドウォール２５の肩部Ｊが薄
くなる。この結果、ゲート電極２３と配線層３０との間
の層間耐圧が劣化する。このような層間耐圧は半導体装
置の特性のうちでも重要な特性であり、その劣化により
半導体装置の信頼性が低下する。
【０００７】この状態を図４を用いてさらに説明する。
層間膜２７のオーバーエッチを３０％とした場合、Ｓｉ
3Ｎ4膜２６のＣ部にかかるオーバーエッチ量は、図のＡ
に対して３０％オーバーエッチするエッチング量からＢ
を差引いた量となる。
層間膜２７のオーバーエッチを３０％とした場合、Ｓｉ
3Ｎ4膜２６のＣ部にかかるオーバーエッチ量は、図のＡ
に対して３０％オーバーエッチするエッチング量からＢ
を差引いた量となる。
【０００８】したがって、Ｓｉ3Ｎ4膜２６のＣ部に対す
る選択比Ｒは、 Ｒ＝（Ｃ部にかかるオーバーエッチ量）／Ｓｉ3Ｎ4膜の厚さ ＝（Ａ×１．３−Ｂ）／Ｃ となる。この選択比にしたがってＳｉ3Ｎ4膜の肩部Ｃが
大きくエッチングされる。このようにＳｉ3Ｎ4膜の肩部
が大きくエッチングされる理由は、Ｓｉ3Ｎ4膜上への保
護膜の形成量が少ないためと考えられる。従来のエッチ
ング条件では、エッチングガス中でエッチャントとして
作用するＦをＣＯによりＣＯＦとして掃気してＳｉ3Ｎ4
膜への作用を抑えるとともにこのＳｉ3Ｎ4膜上にＣを多
く含む保護膜を形成する。しかしながら、従来のエッチ
ングガスでは、ＣＯのみでＦを除去しているため、Ｆの
除去効果が小さくＳｉ3Ｎ4膜上に十分な保護膜が形成さ
れないと考えられる。
る選択比Ｒは、 Ｒ＝（Ｃ部にかかるオーバーエッチ量）／Ｓｉ3Ｎ4膜の厚さ ＝（Ａ×１．３−Ｂ）／Ｃ となる。この選択比にしたがってＳｉ3Ｎ4膜の肩部Ｃが
大きくエッチングされる。このようにＳｉ3Ｎ4膜の肩部
が大きくエッチングされる理由は、Ｓｉ3Ｎ4膜上への保
護膜の形成量が少ないためと考えられる。従来のエッチ
ング条件では、エッチングガス中でエッチャントとして
作用するＦをＣＯによりＣＯＦとして掃気してＳｉ3Ｎ4
膜への作用を抑えるとともにこのＳｉ3Ｎ4膜上にＣを多
く含む保護膜を形成する。しかしながら、従来のエッチ
ングガスでは、ＣＯのみでＦを除去しているため、Ｆの
除去効果が小さくＳｉ3Ｎ4膜上に十分な保護膜が形成さ
れないと考えられる。
【０００９】このようなＳｉ3Ｎ4膜の肩部のエッチング
量を少なくするために、保護膜を厚く形成して異方性エ
ッチングを行うことが考えられる。このためには、エッ
チングガス中で保護膜デポジションの作用があるＣＯを
増やすことが考えられるが、このＣＯはデポジションの
作用が強く、ＣＯを増やすと保護膜を過剰に形成してコ
ンタクトホールの抜け性が劣化し、エッチングストップ
を引き起こす結果となる。したがって、肩部のエッチン
グ量を少なくして、且つ異方性エッチングにより微細な
コンタクトホールを形成することは非常に困難であっ
た。
量を少なくするために、保護膜を厚く形成して異方性エ
ッチングを行うことが考えられる。このためには、エッ
チングガス中で保護膜デポジションの作用があるＣＯを
増やすことが考えられるが、このＣＯはデポジションの
作用が強く、ＣＯを増やすと保護膜を過剰に形成してコ
ンタクトホールの抜け性が劣化し、エッチングストップ
を引き起こす結果となる。したがって、肩部のエッチン
グ量を少なくして、且つ異方性エッチングにより微細な
コンタクトホールを形成することは非常に困難であっ
た。
【００１０】本発明は上記従来技術を考慮したものであ
って、通常の半導体製造プロセスのＳＡＣ加工で用いる
エッチング装置を用いて、その性能を損うことなく配線
構造の層間耐圧の劣化を防止し、配線構造の微細化を達
成できるドライエッチング方法の提供を目的とする。
って、通常の半導体製造プロセスのＳＡＣ加工で用いる
エッチング装置を用いて、その性能を損うことなく配線
構造の層間耐圧の劣化を防止し、配線構造の微細化を達
成できるドライエッチング方法の提供を目的とする。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明では、反応室にエッチングガスを導入し、こ
のエッチングガスをプラズマ化してエッチングを行うド
ライエッチング方法において、前記エッチングガスとし
て、ＣおよびＦを含むガスを主ガスとし、この主ガスに
一般式がＮＯXで表わされる添加ガスを混合して用いる
ことを特徴とするドライエッチング方法を提供する。
め、本発明では、反応室にエッチングガスを導入し、こ
のエッチングガスをプラズマ化してエッチングを行うド
ライエッチング方法において、前記エッチングガスとし
て、ＣおよびＦを含むガスを主ガスとし、この主ガスに
一般式がＮＯXで表わされる添加ガスを混合して用いる
ことを特徴とするドライエッチング方法を提供する。
【００１２】この構成によれば、添加したＮＯXによ
り、エッチャントのＦの作用を抑え、例えばＳｉ3Ｎ4膜
のストッパに対する選択比を向上させてこのＳｉ3Ｎ4膜
の肩部のエッチング量を抑制し、異方性エッチングによ
り微細加工が可能になる。
り、エッチャントのＦの作用を抑え、例えばＳｉ3Ｎ4膜
のストッパに対する選択比を向上させてこのＳｉ3Ｎ4膜
の肩部のエッチング量を抑制し、異方性エッチングによ
り微細加工が可能になる。
【００１３】好ましい構成例では、前記ＮＯXは、ＮＯ
である。この構成ではＮＯを添加することにより、例え
ばＳｉ3Ｎ4膜のストッパに対する選択比を向上させてこ
のＳｉ3Ｎ4膜の肩部のエッチング量を抑制し、異方性エ
ッチングにより微細加工が可能になる。
である。この構成ではＮＯを添加することにより、例え
ばＳｉ3Ｎ4膜のストッパに対する選択比を向上させてこ
のＳｉ3Ｎ4膜の肩部のエッチング量を抑制し、異方性エ
ッチングにより微細加工が可能になる。
【００１４】別の好ましい構成例では、前記ＮＯXは、
ＮＯ2である。この構成ではＮＯ2を添加することによ
り、例えばＳｉ3Ｎ4膜のストッパに対する選択比を向上
させてこのＳｉ3Ｎ4膜の肩部のエッチング量を抑制し、
異方性エッチングにより微細加工が可能になる。
ＮＯ2である。この構成ではＮＯ2を添加することによ
り、例えばＳｉ3Ｎ4膜のストッパに対する選択比を向上
させてこのＳｉ3Ｎ4膜の肩部のエッチング量を抑制し、
異方性エッチングにより微細加工が可能になる。
【００１５】本発明のドライエッチング方法は半導体製
造プロセスにおけるＳＡＣ加工に適用することが効果的
であり、したがって、本発明では、基板上にゲート電極
を形成し、このゲート電極を覆う酸化膜を形成し、この
酸化膜上にＳｉ3Ｎ4膜を介して層間膜を形成し、この層
間膜をエッチングしてコンタクトホールを形成する半導
体装置製造プロセスで用いるエッチング方法において、
エッチングガスとして、ＣおよびＦを含むガスを主ガス
とし、この主ガスに一般式がＮＯXで表わされる添加ガ
スを混合して用いることを特徴とするドライエッチング
方法を提供する。 この構成により、ＳＡＣ製造プロセ
スで層間膜をエッチングする場合、Ｓｉ3Ｎ4膜のエッチ
ング量を抑えてゲート電極を覆う酸化膜のエッチングを
抑え、酸化膜の厚さを十分に保ってゲート電極を確実に
保護し、配線層との間の層間耐圧を十分に確保すること
ができる。
造プロセスにおけるＳＡＣ加工に適用することが効果的
であり、したがって、本発明では、基板上にゲート電極
を形成し、このゲート電極を覆う酸化膜を形成し、この
酸化膜上にＳｉ3Ｎ4膜を介して層間膜を形成し、この層
間膜をエッチングしてコンタクトホールを形成する半導
体装置製造プロセスで用いるエッチング方法において、
エッチングガスとして、ＣおよびＦを含むガスを主ガス
とし、この主ガスに一般式がＮＯXで表わされる添加ガ
スを混合して用いることを特徴とするドライエッチング
方法を提供する。 この構成により、ＳＡＣ製造プロセ
スで層間膜をエッチングする場合、Ｓｉ3Ｎ4膜のエッチ
ング量を抑えてゲート電極を覆う酸化膜のエッチングを
抑え、酸化膜の厚さを十分に保ってゲート電極を確実に
保護し、配線層との間の層間耐圧を十分に確保すること
ができる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づいて説明する。
て図面に基づいて説明する。
【００１７】図１は、本発明の実施形態によるＳＡＣ加
工プロセスの工程説明図であり、（Ａ）は、本発明のド
ライエッチング方法を用いたときの半導体の断面図であ
り、（Ｂ）は、その後に配線層を形成したときの断面図
である。
工プロセスの工程説明図であり、（Ａ）は、本発明のド
ライエッチング方法を用いたときの半導体の断面図であ
り、（Ｂ）は、その後に配線層を形成したときの断面図
である。
【００１８】Ｓｉ基板１の上にゲート酸化膜２を例えば
拡散法によって形成し、その上にゲート電極３を形成す
る。さらにその上にオフセット酸化膜４をＣＶＤ法によ
って形成する。これらゲート酸化膜２、ゲート電極３、
オフセット酸化膜４の横にはＬＤＤ サイドウォール膜
５を、例えばＣＶＤ法によって酸化膜を堆積した後、ド
ライエッチ法によって形成する。これらの上にはＳＡＣ
加工時にエッチングのストッパーとなるＳｉ3Ｎ4膜６を
例えばＣＶＤ法によって形成し、層間膜７をその上に例
えばＣＶＤ法によって形成する。その上にレジスト８を
コンタクト径０．４μｍの大きさで前記層間膜７上にパ
ターニングする。パターニングした前記レジスト８をマ
スクとして異方性エッチングにより層間膜２７にコンタ
クトホール２９を形成する。その後レジスト２８を酸素
プラズマなどで剥離し、ウェーハ全面をエッチバックす
ることによってＳＡＣを形成し、例えばＣＶＤ法で配線
層１０を形成する。
拡散法によって形成し、その上にゲート電極３を形成す
る。さらにその上にオフセット酸化膜４をＣＶＤ法によ
って形成する。これらゲート酸化膜２、ゲート電極３、
オフセット酸化膜４の横にはＬＤＤ サイドウォール膜
５を、例えばＣＶＤ法によって酸化膜を堆積した後、ド
ライエッチ法によって形成する。これらの上にはＳＡＣ
加工時にエッチングのストッパーとなるＳｉ3Ｎ4膜６を
例えばＣＶＤ法によって形成し、層間膜７をその上に例
えばＣＶＤ法によって形成する。その上にレジスト８を
コンタクト径０．４μｍの大きさで前記層間膜７上にパ
ターニングする。パターニングした前記レジスト８をマ
スクとして異方性エッチングにより層間膜２７にコンタ
クトホール２９を形成する。その後レジスト２８を酸素
プラズマなどで剥離し、ウェーハ全面をエッチバックす
ることによってＳＡＣを形成し、例えばＣＶＤ法で配線
層１０を形成する。
【００１９】図２は、エッチングを行う時のドライエッ
チング装置の概略図である。この装置は、反応室にガス
を導入し、高周波によってガスをプラズマ化し、エッチ
ングを行うマグネトロン型ドライエッチング装置であ
る。
チング装置の概略図である。この装置は、反応室にガス
を導入し、高周波によってガスをプラズマ化し、エッチ
ングを行うマグネトロン型ドライエッチング装置であ
る。
【００２０】このエッチング装置は、ガスインレット１
１を有する上部電極１２と、この上部電極１２に対向し
て配置された下部電極１５を反応室１８内に備える。下
部電極１５上にエッチング対象物となるウェーハ１４が
搭載される。下部電極１５には高周波電源１６が接続さ
れる。上部電極１１の下部周縁には下部電極１４を囲む
ようにシールドリング１３が設けられる。上部電極１１
の外周部分には永久磁石１７が配設される。
１を有する上部電極１２と、この上部電極１２に対向し
て配置された下部電極１５を反応室１８内に備える。下
部電極１５上にエッチング対象物となるウェーハ１４が
搭載される。下部電極１５には高周波電源１６が接続さ
れる。上部電極１１の下部周縁には下部電極１４を囲む
ようにシールドリング１３が設けられる。上部電極１１
の外周部分には永久磁石１７が配設される。
【００２１】このような構成において、ガスインレット
１１からエッチングガスを反応室１８内に導入しなが
ら、高周波電源１６により高周波を印加することによ
り、エッチングガスがプラズマ化し、このプラズマによ
りウェーハ１４がエッチングされる。
１１からエッチングガスを反応室１８内に導入しなが
ら、高周波電源１６により高周波を印加することによ
り、エッチングガスがプラズマ化し、このプラズマによ
りウェーハ１４がエッチングされる。
【００２２】このエッチング装置を用いて前記ＳＡＣ加
工プロセスを実施する場合、以下の条件１、２のエッチ
ング条件で層間膜７をエッチングした。
工プロセスを実施する場合、以下の条件１、２のエッチ
ング条件で層間膜７をエッチングした。
【００２３】条件１ 装置内圧力：４０mTorr 印加ＲＦパワー：１３００Ｗ エッチングガス： 主ガス：Ｃ4Ｆ8１８sccm＋ＣＯ２００sccm＋Ａｒ４００
sccm 添加ガス：ＮＯ５０sccm 下部電極温度：３５℃ この条件でエッチングを行うと、エッチング速度は４３
７ｎｍ／ｍｉｎ、均一性が３．８％、対Ｓｉ3Ｎ4膜（肩
部）の選択比が１４．２であった。
sccm 添加ガス：ＮＯ５０sccm 下部電極温度：３５℃ この条件でエッチングを行うと、エッチング速度は４３
７ｎｍ／ｍｉｎ、均一性が３．８％、対Ｓｉ3Ｎ4膜（肩
部）の選択比が１４．２であった。
【００２４】このように、エッチングガスとして、Ｃ4
Ｆ8とＣＯとＡｒとからなる主ガスにＮＯを添加ガスと
して混合することにより、対Ｓｉ3Ｎ4膜の選択比を大き
くして、Ｓｉ3Ｎ4膜の肩部のエッチング量を抑えて精密
な異方性エッチングを行うことができた。
Ｆ8とＣＯとＡｒとからなる主ガスにＮＯを添加ガスと
して混合することにより、対Ｓｉ3Ｎ4膜の選択比を大き
くして、Ｓｉ3Ｎ4膜の肩部のエッチング量を抑えて精密
な異方性エッチングを行うことができた。
【００２５】条件２ 装置内圧力：４０mTorr 印加ＲＦパワー：１３００Ｗ エッチングガス： 主ガス：Ｃ4Ｆ8１８sccm＋ＣＯ２００sccm＋Ａｒ４００
sccm 添加ガス：ＮＯ2５０sccm 下部電極温度：３５℃ この条件でエッチングを行うと、エッチング速度は４３
２ｎｍ／ｍｉｎ、均一性が４．２％、対Ｓｉ3Ｎ4膜（肩
部）の選択比が１３．７であった。
sccm 添加ガス：ＮＯ2５０sccm 下部電極温度：３５℃ この条件でエッチングを行うと、エッチング速度は４３
２ｎｍ／ｍｉｎ、均一性が４．２％、対Ｓｉ3Ｎ4膜（肩
部）の選択比が１３．７であった。
【００２６】このように、エッチングガスとして、Ｃ4
Ｆ8とＣＯとＡｒとからなる主ガスにＮＯ2を添加ガスと
して混合することにより、対Ｓｉ3Ｎ4膜の選択比を大き
くして、Ｓｉ3Ｎ4膜の肩部のエッチング量を抑えて精密
な異方性エッチングを行うことができた。
Ｆ8とＣＯとＡｒとからなる主ガスにＮＯ2を添加ガスと
して混合することにより、対Ｓｉ3Ｎ4膜の選択比を大き
くして、Ｓｉ3Ｎ4膜の肩部のエッチング量を抑えて精密
な異方性エッチングを行うことができた。
【００２７】なお、主ガスのＣ4Ｆ8に代えてその他のＣ
XＦYあるいはＣXＨYＦZで表わされるガスを用いてもよ
く、またＣＯに代えてＣＯ2やＯ2を用いてもよい。
XＦYあるいはＣXＨYＦZで表わされるガスを用いてもよ
く、またＣＯに代えてＣＯ2やＯ2を用いてもよい。
【００２８】また、層間膜としては、ＳｉＯ2 やＢＰＳ
ＧあるいはＰＳＧ等を用いることができる。
ＧあるいはＰＳＧ等を用いることができる。
【００２９】
【発明の効果】以上説明したように、本発明では、エッ
チングガスに添加したＮＯXにより、エッチャントのＦ
の作用を抑え、例えばＳｉ3Ｎ4膜のストッパに対する選
択比を向上させてこのＳｉ3Ｎ4膜の肩部のエッチング量
を抑制し、異方性エッチングにより微細加工が可能にな
る。これにより、半導体装置のＳＡＣ加工を行う場合、
ゲート電極を保護するサイドウォールのエッチングを抑
制し、Ａｌ配線等の配線層との間の層間耐圧を十分確保
することができ、配線構造の信頼性を高めることができ
る。
チングガスに添加したＮＯXにより、エッチャントのＦ
の作用を抑え、例えばＳｉ3Ｎ4膜のストッパに対する選
択比を向上させてこのＳｉ3Ｎ4膜の肩部のエッチング量
を抑制し、異方性エッチングにより微細加工が可能にな
る。これにより、半導体装置のＳＡＣ加工を行う場合、
ゲート電極を保護するサイドウォールのエッチングを抑
制し、Ａｌ配線等の配線層との間の層間耐圧を十分確保
することができ、配線構造の信頼性を高めることができ
る。
【００３０】また、添加ガスは、反応室内の堆積物に対
してクリーニングの働きが強いＯを含むガスであるた
め、反応室内の汚れを抑えることができる。さらに、Ｓ
ＡＣ加工のコンタクトホールを形成した後のアッシング
や洗浄も容易にできる。
してクリーニングの働きが強いＯを含むガスであるた
め、反応室内の汚れを抑えることができる。さらに、Ｓ
ＡＣ加工のコンタクトホールを形成した後のアッシング
や洗浄も容易にできる。
【図１】 （Ａ）は、本発明のドライエッチング方法を
用いたときの半導体の断面図であり、（Ｂ）は、その後
に配線層を形成したときの断面図。
用いたときの半導体の断面図であり、（Ｂ）は、その後
に配線層を形成したときの断面図。
【図２】 エッチングを行う時のドライエッチング装置
の概略図
の概略図
【図３】 従来の半導体装置の製造方法であり、（Ａ）
はコンタクト形成時、（Ｂ）は配線層形成時の断面図。
はコンタクト形成時、（Ｂ）は配線層形成時の断面図。
【図４】 層間膜をドライエッチングしたときの断面
図。
図。
１：基板、２：ゲート酸化膜、３：ゲート電極、４：オ
フセット酸化膜、５：ＬＤＤ サイドウォール、６：Ｓ
ｉ3Ｎ4膜、７：層間膜、８：レジスト、９：コンタクト
ホール、１０：配線層、１１：ガスインレット、１２：
上部電極、１３：シールドリング、１４：ウェーハ、１
５：下部電極、１６：高周波電源、１７：永久磁石。
フセット酸化膜、５：ＬＤＤ サイドウォール、６：Ｓ
ｉ3Ｎ4膜、７：層間膜、８：レジスト、９：コンタクト
ホール、１０：配線層、１１：ガスインレット、１２：
上部電極、１３：シールドリング、１４：ウェーハ、１
５：下部電極、１６：高周波電源、１７：永久磁石。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 DD04 DD08 DD16 DD17 DD66 DD67 DD72 EE03 EE06 EE08 EE09 EE12 EE15 EE17 GG14 HH14 5F004 AA05 AA13 BA08 BB07 BB13 DA00 DA15 DA16 DA23 DA28 DB03 DB04 DB06 DB07 EA23 EA27 EA33 EB01 EB02 EB03 5F033 QQ09 QQ10 QQ12 QQ16 QQ23 QQ31 QQ35 QQ37 RR04 RR06 RR14 RR15 SS11 TT02 TT08 VV06 XX03
Claims (4)
- 【請求項１】反応室にエッチングガスを導入し、 このエッチングガスをプラズマ化してエッチングを行う
ドライエッチング方法において、 前記エッチングガスとして、ＣおよびＦを含むガスを主
ガスとし、この主ガスに一般式がＮＯXで表わされる添
加ガスを混合して用いることを特徴とするドライエッチ
ング方法。 - 【請求項２】前記ＮＯXは、ＮＯであることを特徴とす
る請求項１に記載のドライエッチング方法。 - 【請求項３】前記ＮＯXは、ＮＯ2であることを特徴とす
る請求項１に記載のドライエッチング方法。 - 【請求項４】基板上にゲート電極を形成し、 このゲート電極を覆う酸化膜を形成し、 この酸化膜上にＳｉ3Ｎ4膜を介して層間膜を形成し、 この層間膜をエッチングしてコンタクトホールを形成す
る半導体装置製造プロセスで用いるエッチング方法にお
いて、 エッチングガスとして、ＣおよびＦを含むガスを主ガス
とし、この主ガスに一般式がＮＯXで表わされる添加ガ
スを混合して用いることを特徴とするドライエッチング
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10329780A JP2000156366A (ja) | 1998-11-19 | 1998-11-19 | ドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10329780A JP2000156366A (ja) | 1998-11-19 | 1998-11-19 | ドライエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000156366A true JP2000156366A (ja) | 2000-06-06 |
Family
ID=18225192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10329780A Pending JP2000156366A (ja) | 1998-11-19 | 1998-11-19 | ドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000156366A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7173339B1 (en) | 1998-06-22 | 2007-02-06 | Micron Technology, Inc. | Semiconductor device having a substrate an undoped silicon oxide structure and an overlaying doped silicon oxide structure with a sidewall terminating at the undoped silicon oxide structure |
| US7319075B2 (en) | 1998-06-22 | 2008-01-15 | Micron Technology, Inc. | Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby |
-
1998
- 1998-11-19 JP JP10329780A patent/JP2000156366A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7173339B1 (en) | 1998-06-22 | 2007-02-06 | Micron Technology, Inc. | Semiconductor device having a substrate an undoped silicon oxide structure and an overlaying doped silicon oxide structure with a sidewall terminating at the undoped silicon oxide structure |
| US7319075B2 (en) | 1998-06-22 | 2008-01-15 | Micron Technology, Inc. | Etchant with selectivity for doped silicon dioxide over undoped silicon dioxide and silicon nitride, processes which employ the etchant, and structures formed thereby |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5160407A (en) | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer | |
| JP5183850B2 (ja) | 有機ケイ酸塩誘電体の層を有する半導体ウエハからフォトレジストを剥離する方法 | |
| US20060128159A1 (en) | Method of removing etch residues | |
| JP2913936B2 (ja) | 半導体装置の製造方法 | |
| US6500767B2 (en) | Method of etching semiconductor metallic layer | |
| JP4451934B2 (ja) | 導電層をエッチングする方法及び集積回路 | |
| JP2006108268A (ja) | 強誘電体キャパシタ構造およびその作製方法 | |
| US20020182851A1 (en) | Process for preparing cu damascene interconnection | |
| US6498106B1 (en) | Prevention of defects formed in photoresist during wet etching | |
| JPH05304119A (ja) | ポリシリコン膜のエッチング方法 | |
| US5741742A (en) | Formation of aluminum-alloy pattern | |
| US6743725B1 (en) | High selectivity SiC etch in integrated circuit fabrication | |
| US6596630B2 (en) | Method of cleaning a silicon substrate after blanket depositing a tungsten film by dipping in a solution of hydrofluoric acid, hydrochloric acid, and/or ammonium hydroxide | |
| JP2000156366A (ja) | ドライエッチング方法 | |
| JP3259529B2 (ja) | 選択エッチング方法 | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| JP3696655B2 (ja) | 配線形成方法 | |
| KR100338823B1 (ko) | 반도체장치의 게이트전극 제조방법 | |
| JP3371180B2 (ja) | 配線形成方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 | |
| JPH0318023A (ja) | 半導体装置の製造方法 | |
| JP2000156367A (ja) | ドライエッチング方法 | |
| JP3187020B2 (ja) | 半導体装置の製造方法 |