JP2000152029A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JP2000152029A JP2000152029A JP10320780A JP32078098A JP2000152029A JP 2000152029 A JP2000152029 A JP 2000152029A JP 10320780 A JP10320780 A JP 10320780A JP 32078098 A JP32078098 A JP 32078098A JP 2000152029 A JP2000152029 A JP 2000152029A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain control
- operation area
- output
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 入力映像信号方式や入力映像信号源が相違し
た場合でも、コントラスト低下や白つぶれが生じないＡ
ＧＣ（自動利得制御）動作を行うこと。 【解決手段】 アナログの入力映像信号を利得制御可能
に増幅して出力するゲインコントロールアンプ１２と、
このアンプ１２の出力信号をディジタル信号に変換して
出力するＡ／Ｄ変換器１４と、入力映像信号の同期信号
に基づいて、入力映像信号の映像有効期間をＡＧＣ動作
領域とするための信号を生成するＡＧＣ動作領域生成部
２４と、このＡＧＣ動作領域信号の出力している間Ａ／
Ｄ変換器１４の出力信号を基準信号と比較し、対応した
ＡＧＣ動作用の利得制御信号を出力する利得制御部１６
ａと、この利得制御信号をアナログ信号に変換し利得制
御信号としてアンプ１２へ出力するＤ／Ａ変換器１８と
を具備し、映像有効期間のみ入力映像信号のレベルを監
視してＡＧＣ動作を行う。
た場合でも、コントラスト低下や白つぶれが生じないＡ
ＧＣ（自動利得制御）動作を行うこと。 【解決手段】 アナログの入力映像信号を利得制御可能
に増幅して出力するゲインコントロールアンプ１２と、
このアンプ１２の出力信号をディジタル信号に変換して
出力するＡ／Ｄ変換器１４と、入力映像信号の同期信号
に基づいて、入力映像信号の映像有効期間をＡＧＣ動作
領域とするための信号を生成するＡＧＣ動作領域生成部
２４と、このＡＧＣ動作領域信号の出力している間Ａ／
Ｄ変換器１４の出力信号を基準信号と比較し、対応した
ＡＧＣ動作用の利得制御信号を出力する利得制御部１６
ａと、この利得制御信号をアナログ信号に変換し利得制
御信号としてアンプ１２へ出力するＤ／Ａ変換器１８と
を具備し、映像有効期間のみ入力映像信号のレベルを監
視してＡＧＣ動作を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログの入力映
像信号を利得制御可能に増幅して出力するゲインコント
ロールアンプを具備し、入力映像信号のレベルが変動し
ても常に一定レベルの映像信号が出力するようにゲイン
コントロールアンプの利得を自動的に制御する自動利得
制御回路に関するものである。
像信号を利得制御可能に増幅して出力するゲインコント
ロールアンプを具備し、入力映像信号のレベルが変動し
ても常に一定レベルの映像信号が出力するようにゲイン
コントロールアンプの利得を自動的に制御する自動利得
制御回路に関するものである。
【０００２】
【従来の技術】従来の自動利得制御回路は、図６に示す
ように、入力端子１０に入力したアナログの映像信号を
利得制御可能に増幅して出力するゲインコントロールア
ンプ１２と、このゲインコントロールアンプ１２の出力
側に順次結合されたＡ／Ｄ（アナログ／ディジタル）変
換器１４、利得制御部１６及びＤ／Ａ（ディジタル／ア
ナログ）変換器１８とで構成され、利得制御部１６が入
力映像信号に含まれる同期信号の最低レベルを検出して
基準レベルＥｒと比較し、検出レベルを基準レベルＥｒ
と一致させるための利得制御信号をＤ／Ａ変換器１８を
介してゲインコントロールアンプ１２へ出力することに
よって、入力端子１０に入力した映像信号のレベルが変
動してもＡ／Ｄ変換器１４から映像処理ブロック２０へ
出力する映像信号のピークレベルが常に一定の望ましい
ピークレベルＶｒとなるように制御していた。
ように、入力端子１０に入力したアナログの映像信号を
利得制御可能に増幅して出力するゲインコントロールア
ンプ１２と、このゲインコントロールアンプ１２の出力
側に順次結合されたＡ／Ｄ（アナログ／ディジタル）変
換器１４、利得制御部１６及びＤ／Ａ（ディジタル／ア
ナログ）変換器１８とで構成され、利得制御部１６が入
力映像信号に含まれる同期信号の最低レベルを検出して
基準レベルＥｒと比較し、検出レベルを基準レベルＥｒ
と一致させるための利得制御信号をＤ／Ａ変換器１８を
介してゲインコントロールアンプ１２へ出力することに
よって、入力端子１０に入力した映像信号のレベルが変
動してもＡ／Ｄ変換器１４から映像処理ブロック２０へ
出力する映像信号のピークレベルが常に一定の望ましい
ピークレベルＶｒとなるように制御していた。
【０００３】例えば、図７の（ａ）に示すように入力端
子１０に入力した映像信号のピークレベルがＶｒより大
きいときには、同期信号の最低レベルもＥｒより低いの
で、ゲインコントロールアンプ１２へ出力する利得制御
信号を小さくして増幅率を下げる（減衰する）。図７
（ｂ）に示すように入力端子１０に入力した映像信号の
ピークレベルがＶｒより小さいときには、同期信号の最
低レベルもＥｒより高いので、ゲインコントロールアン
プ１２へ出力する利得制御信号を大きくして増幅率を上
げる（増幅する）。このような増幅率を上下する制御に
よって、Ａ／Ｄ変換器１４から映像処理ブロック２０へ
出力する映像信号のピークレベルが常にＶｒとなるよう
にしていた。
子１０に入力した映像信号のピークレベルがＶｒより大
きいときには、同期信号の最低レベルもＥｒより低いの
で、ゲインコントロールアンプ１２へ出力する利得制御
信号を小さくして増幅率を下げる（減衰する）。図７
（ｂ）に示すように入力端子１０に入力した映像信号の
ピークレベルがＶｒより小さいときには、同期信号の最
低レベルもＥｒより高いので、ゲインコントロールアン
プ１２へ出力する利得制御信号を大きくして増幅率を上
げる（増幅する）。このような増幅率を上下する制御に
よって、Ａ／Ｄ変換器１４から映像処理ブロック２０へ
出力する映像信号のピークレベルが常にＶｒとなるよう
にしていた。
【０００４】
【発明が解決しようとする課題】しかしながら、図６に
示した従来例では、利得制御部１６が同期信号（例えば
水平同期信号）の最低レベルを検出して基準レベルＥｒ
と比較し、検出レベルを基準レベルＥｒと一致させるた
めの利得制御信号をゲインコントロールアンプ１２へ出
力する制御をしていたので、入力映像信号の方式や入力
映像信号源の相違により同期信号の最低レベルにバラツ
キがあると、適切なＡＧＣ（自動利得制御）動作を行う
ことができないという問題点があった。例えば、ＮＴＳ
Ｃ（National TV System Committee）方式の映像信号、
ＰＡＬ（Phase Alternation by Line）方式の映像信
号、ビデオデッキからの映像信号等の入力映像信号の方
式の違いや、放送波映像信号、ビデオデッキからの映像
信号等の入力映像信号源の違いによって、映像信号と同
期信号の大きさの比率が相違するため、同期信号の最低
レベルを基準レベルＥｒと一致させる制御をしても、Ａ
／Ｄ変換器１４から映像処理ブロック２０へ出力する映
像信号にバラツキが生じるという問題点があった。
示した従来例では、利得制御部１６が同期信号（例えば
水平同期信号）の最低レベルを検出して基準レベルＥｒ
と比較し、検出レベルを基準レベルＥｒと一致させるた
めの利得制御信号をゲインコントロールアンプ１２へ出
力する制御をしていたので、入力映像信号の方式や入力
映像信号源の相違により同期信号の最低レベルにバラツ
キがあると、適切なＡＧＣ（自動利得制御）動作を行う
ことができないという問題点があった。例えば、ＮＴＳ
Ｃ（National TV System Committee）方式の映像信号、
ＰＡＬ（Phase Alternation by Line）方式の映像信
号、ビデオデッキからの映像信号等の入力映像信号の方
式の違いや、放送波映像信号、ビデオデッキからの映像
信号等の入力映像信号源の違いによって、映像信号と同
期信号の大きさの比率が相違するため、同期信号の最低
レベルを基準レベルＥｒと一致させる制御をしても、Ａ
／Ｄ変換器１４から映像処理ブロック２０へ出力する映
像信号にバラツキが生じるという問題点があった。
【０００５】また、パソコン（パーソナルコンピュー
タ）のＲ、Ｇ、Ｂ信号のように同期信号が含まれていな
い入力映像信号に対してはＡＧＣ動作を行うことができ
ないという問題点があった。また、入力映像信号の全領
域のＡＰＬ（平均輝度レベル）を望ましいレベルに制御
する方法も考えられるが、入力映像信号の方式によって
映像信号以外の期間にある同期信号、カラーバースト、
文字信号、コピー防止信号などの付加情報の信号レベル
を取り込み、ゲインコントロールアンプ１２の利得が望
ましい値より低下してコントラストが低下したり、映像
信号の無い期間ではＡＰＬが下がり過ぎるためゲインコ
ントロールアンプ１２の利得が望ましい値より大きくな
り過ぎて白つぶれが生じたりするという問題点があっ
た。
タ）のＲ、Ｇ、Ｂ信号のように同期信号が含まれていな
い入力映像信号に対してはＡＧＣ動作を行うことができ
ないという問題点があった。また、入力映像信号の全領
域のＡＰＬ（平均輝度レベル）を望ましいレベルに制御
する方法も考えられるが、入力映像信号の方式によって
映像信号以外の期間にある同期信号、カラーバースト、
文字信号、コピー防止信号などの付加情報の信号レベル
を取り込み、ゲインコントロールアンプ１２の利得が望
ましい値より低下してコントラストが低下したり、映像
信号の無い期間ではＡＰＬが下がり過ぎるためゲインコ
ントロールアンプ１２の利得が望ましい値より大きくな
り過ぎて白つぶれが生じたりするという問題点があっ
た。
【０００６】本発明は上述の問題点に鑑みなされたもの
で、入力映像信号の方式が相違したり入力映像信号源が
相違した場合でも、コントラスト低下や白つぶれが生じ
ない適切なＡＧＣ動作を行うことのできる自動利得制御
回路を提供することを目的とするものである。
で、入力映像信号の方式が相違したり入力映像信号源が
相違した場合でも、コントラスト低下や白つぶれが生じ
ない適切なＡＧＣ動作を行うことのできる自動利得制御
回路を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】発明による自動利得制御
回路は、アナログの入力映像信号を利得制御可能に増幅
して出力するゲインコントロールアンプと、このゲイン
コントロールアンプの出力信号をディジタル信号に変換
して出力するＡ／Ｄ変換器と、入力映像信号の同期信号
に基づいて、入力映像信号の映像有効期間をＡＧＣ動作
領域とするためのＡＧＣ動作領域信号を生成するＡＧＣ
動作領域生成部と、このＡＧＣ動作領域生成部で生成し
たＡＧＣ動作領域信号の出力している間Ａ／Ｄ変換器の
出力信号を基準信号と比較し、対応したＡＧＣ動作用の
利得制御信号を出力する利得制御部と、この利得制御部
の出力信号をアナログ信号に変換し利得制御信号として
ゲインコントロールアンプへ出力するＤ／Ａ変換器とを
具備してなることを特徴とするものである。
回路は、アナログの入力映像信号を利得制御可能に増幅
して出力するゲインコントロールアンプと、このゲイン
コントロールアンプの出力信号をディジタル信号に変換
して出力するＡ／Ｄ変換器と、入力映像信号の同期信号
に基づいて、入力映像信号の映像有効期間をＡＧＣ動作
領域とするためのＡＧＣ動作領域信号を生成するＡＧＣ
動作領域生成部と、このＡＧＣ動作領域生成部で生成し
たＡＧＣ動作領域信号の出力している間Ａ／Ｄ変換器の
出力信号を基準信号と比較し、対応したＡＧＣ動作用の
利得制御信号を出力する利得制御部と、この利得制御部
の出力信号をアナログ信号に変換し利得制御信号として
ゲインコントロールアンプへ出力するＤ／Ａ変換器とを
具備してなることを特徴とするものである。
【０００８】ＡＧＣ動作領域生成部が入力映像信号の映
像有効期間（例えば有効走査期間）を動作領域とするた
めの信号を生成し、利得制御部が、ＡＧＣ動作領域信号
の出力している間Ａ／Ｄ変換器の出力信号を基準信号と
比較し、対応したＡＧＣ動作用の利得制御信号をＤ／Ａ
変換器を介してゲインコントロールアンプへ出力するの
で、映像有効期間のみ入力映像信号のレベルを監視して
ＡＧＣ動作を行うことができる。このため、入力映像信
号の映像有効期間外に含まれている同期信号、カラーバ
ーストなどの付加情報に無関係なＡＧＣ動作を行うこと
ができ、入力映像信号方式が相違したり入力映像信号源
が相違した場合でも、コントラスト低下や白つぶれの生
じない適切なＡＧＣ動作を行うことができる。
像有効期間（例えば有効走査期間）を動作領域とするた
めの信号を生成し、利得制御部が、ＡＧＣ動作領域信号
の出力している間Ａ／Ｄ変換器の出力信号を基準信号と
比較し、対応したＡＧＣ動作用の利得制御信号をＤ／Ａ
変換器を介してゲインコントロールアンプへ出力するの
で、映像有効期間のみ入力映像信号のレベルを監視して
ＡＧＣ動作を行うことができる。このため、入力映像信
号の映像有効期間外に含まれている同期信号、カラーバ
ーストなどの付加情報に無関係なＡＧＣ動作を行うこと
ができ、入力映像信号方式が相違したり入力映像信号源
が相違した場合でも、コントラスト低下や白つぶれの生
じない適切なＡＧＣ動作を行うことができる。
【０００９】ＡＧＣ動作領域生成部の構成を簡単にする
ために、ＡＧＣ動作領域生成部を、水平同期信号をリセ
ット信号としてクロックを計数する水平カウンタと、垂
直同期信号をリセット信号として水平同期信号を計数す
る垂直カウンタと、水平カウンタの計数値をデコードし
て水平動作領域信号を出力する水平デコーダと、垂直カ
ウンタの計数値をデコードして垂直動作領域信号を出力
する垂直デコーダと、水平デコーダの出力信号と垂直デ
コーダの出力信号との論理積信号をＡＧＣ動作領域信号
として出力する論理積回路とで構成する。
ために、ＡＧＣ動作領域生成部を、水平同期信号をリセ
ット信号としてクロックを計数する水平カウンタと、垂
直同期信号をリセット信号として水平同期信号を計数す
る垂直カウンタと、水平カウンタの計数値をデコードし
て水平動作領域信号を出力する水平デコーダと、垂直カ
ウンタの計数値をデコードして垂直動作領域信号を出力
する垂直デコーダと、水平デコーダの出力信号と垂直デ
コーダの出力信号との論理積信号をＡＧＣ動作領域信号
として出力する論理積回路とで構成する。
【００１０】入力映像信号のピークレベルを予めピーク
レベル用に設定された基準レベルと一致するように制御
するために、利得制御部が、Ａ／Ｄ変換器の出力信号を
映像信号のピークレベル用に設定された基準信号と比較
し、対応したＡＧＣ動作用の利得制御信号を出力するよ
うに構成する。
レベル用に設定された基準レベルと一致するように制御
するために、利得制御部が、Ａ／Ｄ変換器の出力信号を
映像信号のピークレベル用に設定された基準信号と比較
し、対応したＡＧＣ動作用の利得制御信号を出力するよ
うに構成する。
【００１１】入力映像信号の平均値レベルを予め平均値
レベル用に設定された基準レベルと一致するように制御
するために、利得制御部が、Ａ／Ｄ変換器の出力信号を
映像信号の平均値レベル用に設定された基準信号と比較
し、対応したＡＧＣ動作用の利得制御信号を出力するよ
うに構成する。
レベル用に設定された基準レベルと一致するように制御
するために、利得制御部が、Ａ／Ｄ変換器の出力信号を
映像信号の平均値レベル用に設定された基準信号と比較
し、対応したＡＧＣ動作用の利得制御信号を出力するよ
うに構成する。
【００１２】
【発明の実施の形態】本発明による自動利得制御回路の
一実施形態例を図１を用いて説明する。図１において図
６と同一部分は同一符号とする。図１において、１０は
映像信号の入力端子で、この入力端子１０には、利得制
御可能なゲインコントロールアンプ１２、Ａ／Ｄ変換器
１４、利得制御部１６ａ及びＤ／Ａ変換器１８が順次結
合している。前記Ａ／Ｄ変換器１４の出力側には映像処
理ブロック２０が結合している。２２は同期信号の入力
端子で、この入力端子２２にはＡＧＣ動作領域生成部２
４が結合している。このＡＧＣ動作領域生成部２４は、
入力した同期信号に基づいて入力映像信号の映像有効期
間（例えば有効走査期間）をＡＧＣ動作領域とするため
のＡＧＣ動作領域信号を生成し、ゲート信号として前記
利得制御部１６ａへ出力する。
一実施形態例を図１を用いて説明する。図１において図
６と同一部分は同一符号とする。図１において、１０は
映像信号の入力端子で、この入力端子１０には、利得制
御可能なゲインコントロールアンプ１２、Ａ／Ｄ変換器
１４、利得制御部１６ａ及びＤ／Ａ変換器１８が順次結
合している。前記Ａ／Ｄ変換器１４の出力側には映像処
理ブロック２０が結合している。２２は同期信号の入力
端子で、この入力端子２２にはＡＧＣ動作領域生成部２
４が結合している。このＡＧＣ動作領域生成部２４は、
入力した同期信号に基づいて入力映像信号の映像有効期
間（例えば有効走査期間）をＡＧＣ動作領域とするため
のＡＧＣ動作領域信号を生成し、ゲート信号として前記
利得制御部１６ａへ出力する。
【００１３】前記利得制御部１６ａは、具体的には、図
２に示すように比較器２６、論理積回路２８、検出器３
０及び積分器３２で構成されている。前記比較器２６は
前記Ａ／Ｄ変換器１４から出力したディジタルの映像信
号Ｖをピークレベル用に設定された基準レベルＶｒと比
較して差分（Ｖ−Ｖｒ）を出力し、前記論理積回路２８
はＡＧＣ動作領域信号をゲート信号として差分（Ｖ−Ｖ
ｒ）の通過を制御する。前記基準レベルＶｒは、前記映
像信号Ｖが８ビット信号のときには、「Ｆ８」や「Ｆ
９」（１６進数表示）に設定される。前記検出器３０
は、映像信号ＶとＡＧＣ動作レベルＶａの差分（Ｖ−Ｖ
ａ）が０より小さいときは０を出力し、０以上のときは
比較器２６の差分（Ｖ−Ｖｒ）を出力する。前記積分器
３２は、前記検出器３０の検出信号を積算し、検出器３
０の出力が０のときは現在の電圧を標準の利得制御信号
として出力し、検出器３０の出力が０より低いときには
ゲインコントロールアンプ１２の利得を現在より低くす
るための利得制御信号を出力し、検出器３０の出力が０
より高いときにはゲインコントロールアンプ１２の利得
を現在より高くするための利得制御信号を出力する。前
記利得制御部１６ａは、ＡＧＣ動作領域信号をゲート信
号として差分（Ｖ−Ｖｒ）の通過を制御する論理積回路
２８以外は、図６に示した従来例の利得制御部１６と同
様の構成である。なお、図１では、図２において利得制
御部１６ａに入力する基準レベルＶｒとＡＧＣ動作レベ
ルＶａの表示を省略している。
２に示すように比較器２６、論理積回路２８、検出器３
０及び積分器３２で構成されている。前記比較器２６は
前記Ａ／Ｄ変換器１４から出力したディジタルの映像信
号Ｖをピークレベル用に設定された基準レベルＶｒと比
較して差分（Ｖ−Ｖｒ）を出力し、前記論理積回路２８
はＡＧＣ動作領域信号をゲート信号として差分（Ｖ−Ｖ
ｒ）の通過を制御する。前記基準レベルＶｒは、前記映
像信号Ｖが８ビット信号のときには、「Ｆ８」や「Ｆ
９」（１６進数表示）に設定される。前記検出器３０
は、映像信号ＶとＡＧＣ動作レベルＶａの差分（Ｖ−Ｖ
ａ）が０より小さいときは０を出力し、０以上のときは
比較器２６の差分（Ｖ−Ｖｒ）を出力する。前記積分器
３２は、前記検出器３０の検出信号を積算し、検出器３
０の出力が０のときは現在の電圧を標準の利得制御信号
として出力し、検出器３０の出力が０より低いときには
ゲインコントロールアンプ１２の利得を現在より低くす
るための利得制御信号を出力し、検出器３０の出力が０
より高いときにはゲインコントロールアンプ１２の利得
を現在より高くするための利得制御信号を出力する。前
記利得制御部１６ａは、ＡＧＣ動作領域信号をゲート信
号として差分（Ｖ−Ｖｒ）の通過を制御する論理積回路
２８以外は、図６に示した従来例の利得制御部１６と同
様の構成である。なお、図１では、図２において利得制
御部１６ａに入力する基準レベルＶｒとＡＧＣ動作レベ
ルＶａの表示を省略している。
【００１４】前記ＡＧＣ動作領域生成部２４は、具体的
には、図３に示すように水平カウンタ３４、垂直カウン
タ３６、水平デコーダ３８、垂直デコーダ４０及び論理
積回路４２で構成されている。前記水平カウンタ３４は
水平同期信号ＨＤをリセット信号としてクロックＣＫを
計数し、前記垂直カウンタ３６は垂直同期信号ＶＤをリ
セット信号として水平同期信号ＨＤを計数し、前記水平
デコーダ３８は前記水平カウンタ３４の計数値をデコー
ドして水平動作領域信号ＡＧｈを出力し、前記垂直デコ
ーダ４０は前記垂直カウンタ３６の計数値をデコードし
て垂直動作領域信号ＡＧｖを出力し、前記論理積回路４
２は水平動作領域信号ＡＧｈと垂直動作領域信号ＡＧｖ
の論理積信号をＡＧＣ動作領域信号として出力する。前
記水平動作領域信号ＡＧｈは、例えば、水平有効走査期
間Ｈレベル、水平帰線期間Ｌレベルとなるパルス信号か
らなり、前記垂直動作領域信号ＡＧｖは、例えば、垂直
有効走査期間Ｈレベル、垂直帰線期間Ｌレベルとなるパ
ルス信号からなっている。なお、図１では、図３におい
てＡＧＣ動作領域生成部２４に入力するクロックＣＫの
表示を省略している。
には、図３に示すように水平カウンタ３４、垂直カウン
タ３６、水平デコーダ３８、垂直デコーダ４０及び論理
積回路４２で構成されている。前記水平カウンタ３４は
水平同期信号ＨＤをリセット信号としてクロックＣＫを
計数し、前記垂直カウンタ３６は垂直同期信号ＶＤをリ
セット信号として水平同期信号ＨＤを計数し、前記水平
デコーダ３８は前記水平カウンタ３４の計数値をデコー
ドして水平動作領域信号ＡＧｈを出力し、前記垂直デコ
ーダ４０は前記垂直カウンタ３６の計数値をデコードし
て垂直動作領域信号ＡＧｖを出力し、前記論理積回路４
２は水平動作領域信号ＡＧｈと垂直動作領域信号ＡＧｖ
の論理積信号をＡＧＣ動作領域信号として出力する。前
記水平動作領域信号ＡＧｈは、例えば、水平有効走査期
間Ｈレベル、水平帰線期間Ｌレベルとなるパルス信号か
らなり、前記垂直動作領域信号ＡＧｖは、例えば、垂直
有効走査期間Ｈレベル、垂直帰線期間Ｌレベルとなるパ
ルス信号からなっている。なお、図１では、図３におい
てＡＧＣ動作領域生成部２４に入力するクロックＣＫの
表示を省略している。
【００１５】つぎに、図１、図２及び図３に示した実施
形態例の作用を図４及び図５を併用して説明する。説明
の便宜上、入力端子１０に入力する映像信号が映像信号
と同期信号とカラーバーストを合成した複合カラー映像
信号であり、入力端子２２に入力する同期信号が複合カ
ラー映像信号から分離した水平同期信号ＨＤと垂直同期
信号ＶＤである場合について説明する。
形態例の作用を図４及び図５を併用して説明する。説明
の便宜上、入力端子１０に入力する映像信号が映像信号
と同期信号とカラーバーストを合成した複合カラー映像
信号であり、入力端子２２に入力する同期信号が複合カ
ラー映像信号から分離した水平同期信号ＨＤと垂直同期
信号ＶＤである場合について説明する。
【００１６】（イ）入力端子１０に入力した映像信号が
図４（ａ）、水平カウンタ３４に入力したクロックが同
図（ｂ）に示すような信号であるとすると、水平カウン
タ３４の計数値は、同図（ｃ）に示すように水平同期信
号ＨＤの立ち下がりでリセットされてクロックＣＫを計
数する。水平デコーダ３８は、水平カウンタ３４の計数
値がｈ１、ｈ２になったときをデコードし、図４（ｄ）
に示すような水平有効走査期間Ｔｈ１の間Ｈレベル、水
平帰線期間Ｔｈ２の間Ｌレベルとなる水平動作領域信号
ＡＧｈを出力する。ｈ１、ｈ２は水平同期信号ＨＤの立
ち下がり時から映像信号の始期、終期までの時間に対応
したクロック数に相当し、Ｔｈ１＋Ｔｈ２＝Ｔｈ（水平
走査期間）である。
図４（ａ）、水平カウンタ３４に入力したクロックが同
図（ｂ）に示すような信号であるとすると、水平カウン
タ３４の計数値は、同図（ｃ）に示すように水平同期信
号ＨＤの立ち下がりでリセットされてクロックＣＫを計
数する。水平デコーダ３８は、水平カウンタ３４の計数
値がｈ１、ｈ２になったときをデコードし、図４（ｄ）
に示すような水平有効走査期間Ｔｈ１の間Ｈレベル、水
平帰線期間Ｔｈ２の間Ｌレベルとなる水平動作領域信号
ＡＧｈを出力する。ｈ１、ｈ２は水平同期信号ＨＤの立
ち下がり時から映像信号の始期、終期までの時間に対応
したクロック数に相当し、Ｔｈ１＋Ｔｈ２＝Ｔｈ（水平
走査期間）である。
【００１７】（ロ）垂直カウンタ３６に入力した垂直同
期信号ＶＤ、水平同期信号ＨＤが図５の（ａ）、（ｂ）
に示すような信号であるとすると、垂直カウンタ３６の
計数値は、同図（ｃ）に示すように垂直同期信号ＶＤの
立ち下がりでリセットされて水平同期信号ＨＤを計数す
る。垂直デコーダ４０は、垂直カウンタ３６の計数値が
ｖ１、ｖ２になったときをデコードし、図５（ｄ）に示
すような垂直有効走査期間Ｔｖ１の間Ｈレベル、垂直帰
線期間Ｔｖ２の間Ｌレベルとなる垂直動作領域信号ＡＧ
ｖを出力する。ｖ１、ｖ２は垂直同期信号ＶＤの立ち下
がり時から映像信号の始期、終期までの時間に対応した
水平同期信号ＨＤの数に相当し、Ｔｖ１＋Ｔｖ２＝Ｔｖ
（垂直走査期間）である。入力映像信号がＮＴＳＣ方式
の複合カラー映像信号（例えばＴＶ信号）の場合には、
ｖ１は１９（１フィールド２６２．５本の走査線の第２
２本目の走査線に相当）、ｖ２は２６０（１フィールド
２６２．５本の走査線の第２６２．５（又は２６３）本
目の走査線に相当）となる。
期信号ＶＤ、水平同期信号ＨＤが図５の（ａ）、（ｂ）
に示すような信号であるとすると、垂直カウンタ３６の
計数値は、同図（ｃ）に示すように垂直同期信号ＶＤの
立ち下がりでリセットされて水平同期信号ＨＤを計数す
る。垂直デコーダ４０は、垂直カウンタ３６の計数値が
ｖ１、ｖ２になったときをデコードし、図５（ｄ）に示
すような垂直有効走査期間Ｔｖ１の間Ｈレベル、垂直帰
線期間Ｔｖ２の間Ｌレベルとなる垂直動作領域信号ＡＧ
ｖを出力する。ｖ１、ｖ２は垂直同期信号ＶＤの立ち下
がり時から映像信号の始期、終期までの時間に対応した
水平同期信号ＨＤの数に相当し、Ｔｖ１＋Ｔｖ２＝Ｔｖ
（垂直走査期間）である。入力映像信号がＮＴＳＣ方式
の複合カラー映像信号（例えばＴＶ信号）の場合には、
ｖ１は１９（１フィールド２６２．５本の走査線の第２
２本目の走査線に相当）、ｖ２は２６０（１フィールド
２６２．５本の走査線の第２６２．５（又は２６３）本
目の走査線に相当）となる。
【００１８】（ハ）水平デコーダ３８から出力する水平
動作領域信号ＡＧｈは、垂直動作領域信号ＡＧｖとのタ
イミングを考えると、図５（ｅ）に示すような信号とな
るので、論理積回路４２は同図（ｆ）に示すようなＡＧ
Ｃ動作領域信号を利得制御部１６ａへ出力する。
動作領域信号ＡＧｈは、垂直動作領域信号ＡＧｖとのタ
イミングを考えると、図５（ｅ）に示すような信号とな
るので、論理積回路４２は同図（ｆ）に示すようなＡＧ
Ｃ動作領域信号を利得制御部１６ａへ出力する。
【００１９】（ニ）入力端子１０に入力した複合カラー
映像信号は、ゲインコントロールアンプ１２で増幅さ
れ、Ａ／Ｄ変換器１４でディジタル信号に変換され、映
像処理ブロック２０及び利得制御部１６ａに入力する。
映像信号は、ゲインコントロールアンプ１２で増幅さ
れ、Ａ／Ｄ変換器１４でディジタル信号に変換され、映
像処理ブロック２０及び利得制御部１６ａに入力する。
【００２０】利得制御部１６ａは、その比較器２６がＡ
／Ｄ変換器１４から出力したディジタルの映像信号Ｖを
基準レベルＶｒと比較して差分（Ｖ−Ｖｒ）を出力し、
論理積回路２８がＡＧＣ動作領域信号をゲート信号とし
て差分（Ｖ−Ｖｒ）を通過させ、検出器３０が映像信号
ＶとＡＧＣ動作レベルの差分（Ｖ−Ｖａ）が０より小さ
いときには０を、０以上のときには比較器２６の差分
（Ｖ−Ｖｒ）を検出値として出力し、積分器３２はＡＧ
Ｃ動作開始から検出値を積算し、積算値を利得制御信号
として出力する。この利得制御信号がＤ／Ａ変換器１８
でアナログ信号に変換されゲートコントロールアンプ１
２に入力することによって、入力映像信号のレベルが変
動しても常に一定レベルの映像信号が映像処理ブロック
２０へ出力するように、ゲインコントロールアンプ１２
の利得が自動的に制御されるＡＧＣ動作を行うことがで
きる。このため、利得制御部１６ａでの制御動作を入力
映像信号の映像有効期間のみで行うことができ、映像有
効期間以外の期間にある同期信号、カラーバーストなど
の付加情報の影響を排除することができる。したがっ
て、コントラスト低下や白つぶれの生じない適切なＡＧ
Ｃ動作を行うことができる。
／Ｄ変換器１４から出力したディジタルの映像信号Ｖを
基準レベルＶｒと比較して差分（Ｖ−Ｖｒ）を出力し、
論理積回路２８がＡＧＣ動作領域信号をゲート信号とし
て差分（Ｖ−Ｖｒ）を通過させ、検出器３０が映像信号
ＶとＡＧＣ動作レベルの差分（Ｖ−Ｖａ）が０より小さ
いときには０を、０以上のときには比較器２６の差分
（Ｖ−Ｖｒ）を検出値として出力し、積分器３２はＡＧ
Ｃ動作開始から検出値を積算し、積算値を利得制御信号
として出力する。この利得制御信号がＤ／Ａ変換器１８
でアナログ信号に変換されゲートコントロールアンプ１
２に入力することによって、入力映像信号のレベルが変
動しても常に一定レベルの映像信号が映像処理ブロック
２０へ出力するように、ゲインコントロールアンプ１２
の利得が自動的に制御されるＡＧＣ動作を行うことがで
きる。このため、利得制御部１６ａでの制御動作を入力
映像信号の映像有効期間のみで行うことができ、映像有
効期間以外の期間にある同期信号、カラーバーストなど
の付加情報の影響を排除することができる。したがっ
て、コントラスト低下や白つぶれの生じない適切なＡＧ
Ｃ動作を行うことができる。
【００２１】前記実施形態例では、利得制御部は、Ａ／
Ｄ変換器の出力信号Ｖを映像信号のピークレベル用に設
定された基準信号Ｖｒと比較し、対応したＡＧＣ動作用
の利得制御信号を出力するように構成したが、本発明は
これに限るものでなく、Ａ／Ｄ変換器の出力信号を基準
信号と比較し、対応したＡＧＣ動作用の利得制御信号を
出力するものであればよい。例えば、利得制御部は、Ａ
／Ｄ変換器の出力信号を映像信号の平均値レベル用に設
定された基準信号と比較し、対応したＡＧＣ動作用の利
得制御信号を出力するように構成してもよい。具体的に
は、利得制御部は比較器、論理積回路、検出器及び積分
器で構成され、比較器はＡ／Ｄ変換器から出力したディ
ジタルの映像信号Ｖを平均値レベル用に設定された基準
レベルＶｒと比較して差分（Ｖ−Ｖｒ）を出力し、論理
積回路はＡＧＣ動作領域信号をゲート信号として差分
（Ｖ−Ｖｒ）の通過を制御し、検出器は、差分（Ｖ−Ｖ
ｒ）が設定範囲（例えば−Ｖａ（ｖ）から＋Ｖｂ（ｖ）
までの範囲）内か否かを検出し、設定範囲内のときには
０（ｖ）を、設定範囲より高いときには−α（ｖ）を、
設定範囲より低いときには＋β（ｖ）をそれぞれ検出信
号として出力する。Ｖａ、Ｖｂ、α、βは正の設定値で
ある。そして、積分器は、ＡＧＣ動作開始から検出器の
検出信号を積算し、検出器の出力が０のときは現在の電
圧を標準の利得制御信号として出力し、検出器の出力が
０より低いときにはゲインコントロールアンプの利得を
現在より低くするための利得制御信号を出力し、検出器
の出力が０より高いときにはゲインコントロールアンプ
の利得を現在より高くするための利得制御信号を出力す
る。
Ｄ変換器の出力信号Ｖを映像信号のピークレベル用に設
定された基準信号Ｖｒと比較し、対応したＡＧＣ動作用
の利得制御信号を出力するように構成したが、本発明は
これに限るものでなく、Ａ／Ｄ変換器の出力信号を基準
信号と比較し、対応したＡＧＣ動作用の利得制御信号を
出力するものであればよい。例えば、利得制御部は、Ａ
／Ｄ変換器の出力信号を映像信号の平均値レベル用に設
定された基準信号と比較し、対応したＡＧＣ動作用の利
得制御信号を出力するように構成してもよい。具体的に
は、利得制御部は比較器、論理積回路、検出器及び積分
器で構成され、比較器はＡ／Ｄ変換器から出力したディ
ジタルの映像信号Ｖを平均値レベル用に設定された基準
レベルＶｒと比較して差分（Ｖ−Ｖｒ）を出力し、論理
積回路はＡＧＣ動作領域信号をゲート信号として差分
（Ｖ−Ｖｒ）の通過を制御し、検出器は、差分（Ｖ−Ｖ
ｒ）が設定範囲（例えば−Ｖａ（ｖ）から＋Ｖｂ（ｖ）
までの範囲）内か否かを検出し、設定範囲内のときには
０（ｖ）を、設定範囲より高いときには−α（ｖ）を、
設定範囲より低いときには＋β（ｖ）をそれぞれ検出信
号として出力する。Ｖａ、Ｖｂ、α、βは正の設定値で
ある。そして、積分器は、ＡＧＣ動作開始から検出器の
検出信号を積算し、検出器の出力が０のときは現在の電
圧を標準の利得制御信号として出力し、検出器の出力が
０より低いときにはゲインコントロールアンプの利得を
現在より低くするための利得制御信号を出力し、検出器
の出力が０より高いときにはゲインコントロールアンプ
の利得を現在より高くするための利得制御信号を出力す
る。
【００２２】前記実施形態例では、ＡＧＣ動作領域生成
部の構成を簡単にするために、ＡＧＣ動作領域生成部
を、水平同期信号をリセット信号としてクロックを計数
する水平カウンタと、垂直同期信号をリセット信号とし
て水平同期信号を計数する垂直カウンタと、水平カウン
タの計数値をデコードして水平動作領域信号を出力する
水平デコーダと、垂直カウンタの計数値をデコードして
垂直動作領域信号を出力する垂直デコーダと、水平デコ
ーダの出力信号と垂直デコーダの出力信号との論理積信
号をＡＧＣ動作領域信号として出力する論理積回路とで
構成したが、本発明はこれに限るものでなく、入力映像
信号の同期信号に基づいて、入力映像信号の映像有効期
間を動作領域とするためのＡＧＣ動作領域信号を生成す
るものであればよい。
部の構成を簡単にするために、ＡＧＣ動作領域生成部
を、水平同期信号をリセット信号としてクロックを計数
する水平カウンタと、垂直同期信号をリセット信号とし
て水平同期信号を計数する垂直カウンタと、水平カウン
タの計数値をデコードして水平動作領域信号を出力する
水平デコーダと、垂直カウンタの計数値をデコードして
垂直動作領域信号を出力する垂直デコーダと、水平デコ
ーダの出力信号と垂直デコーダの出力信号との論理積信
号をＡＧＣ動作領域信号として出力する論理積回路とで
構成したが、本発明はこれに限るものでなく、入力映像
信号の同期信号に基づいて、入力映像信号の映像有効期
間を動作領域とするためのＡＧＣ動作領域信号を生成す
るものであればよい。
【００２３】
【発明の効果】発明による自動利得制御回路は、ゲイン
コントロールアンプ、Ａ／Ｄ変換器、ＡＧＣ動作領域生
成部、利得制御部及びＤ／Ａ変換器を具備し、ＡＧＣ動
作領域生成部が、入力映像信号の同期信号に基づいて入
力映像信号の映像有効期間をＡＧＣ動作領域とするため
の信号を生成し、利得制御部が、ＡＧＣ動作領域信号の
出力している間、Ａ／Ｄ変換器の出力信号を基準信号と
比較しＡＧＣ動作用の利得制御信号をＤ／Ａ変換器を介
してゲインコントロールアンプへ出力するように構成し
たので、映像有効期間のみ入力映像信号のレベルを監視
してＡＧＣ動作を行うことができる。このため、入力映
像信号の映像有効期間外に含まれている同期信号、カラ
ーバーストなどの付加情報に無関係なＡＧＣ動作を行う
ことができ、入力映像信号方式が相違したり入力映像信
号源が相違した場合でも、コントラスト低下や白つぶれ
の生じない適切なＡＧＣ動作を行うことができる。
コントロールアンプ、Ａ／Ｄ変換器、ＡＧＣ動作領域生
成部、利得制御部及びＤ／Ａ変換器を具備し、ＡＧＣ動
作領域生成部が、入力映像信号の同期信号に基づいて入
力映像信号の映像有効期間をＡＧＣ動作領域とするため
の信号を生成し、利得制御部が、ＡＧＣ動作領域信号の
出力している間、Ａ／Ｄ変換器の出力信号を基準信号と
比較しＡＧＣ動作用の利得制御信号をＤ／Ａ変換器を介
してゲインコントロールアンプへ出力するように構成し
たので、映像有効期間のみ入力映像信号のレベルを監視
してＡＧＣ動作を行うことができる。このため、入力映
像信号の映像有効期間外に含まれている同期信号、カラ
ーバーストなどの付加情報に無関係なＡＧＣ動作を行う
ことができ、入力映像信号方式が相違したり入力映像信
号源が相違した場合でも、コントラスト低下や白つぶれ
の生じない適切なＡＧＣ動作を行うことができる。
【００２４】ＡＧＣ動作領域生成部を、水平走査期間の
ドットクロックを計数する水平カウンタと、垂直走査期
間の間ドットクロックを計数する垂直カウンタと、水平
カウンタの計数値をデコードして水平動作領域信号を出
力する水平デコーダと、垂直カウンタの計数値をデコー
ドして垂直動作領域信号を出力する垂直デコーダと、水
平デコーダの出力信号と垂直デコーダの出力信号との論
理積信号をＡＧＣ動作領域信号として出力する論理積回
路とで構成した場合には、ＡＧＣ動作領域生成部の構成
を簡単にすることができる。
ドットクロックを計数する水平カウンタと、垂直走査期
間の間ドットクロックを計数する垂直カウンタと、水平
カウンタの計数値をデコードして水平動作領域信号を出
力する水平デコーダと、垂直カウンタの計数値をデコー
ドして垂直動作領域信号を出力する垂直デコーダと、水
平デコーダの出力信号と垂直デコーダの出力信号との論
理積信号をＡＧＣ動作領域信号として出力する論理積回
路とで構成した場合には、ＡＧＣ動作領域生成部の構成
を簡単にすることができる。
【００２５】利得制御部が、Ａ／Ｄ変換器の出力信号を
映像信号のピークレベル用に設定された基準信号と比較
し、ＡＧＣ動作用の利得制御信号を出力するように構成
した場合には、入力映像信号のピークレベルを予めピー
クレベル用に設定された基準レベルと一致するように制
御することができる。
映像信号のピークレベル用に設定された基準信号と比較
し、ＡＧＣ動作用の利得制御信号を出力するように構成
した場合には、入力映像信号のピークレベルを予めピー
クレベル用に設定された基準レベルと一致するように制
御することができる。
【００２６】利得制御部が、Ａ／Ｄ変換器の出力信号を
映像信号の平均値レベル用に設定された基準信号と比較
し、ＡＧＣ動作用の利得制御信号を出力するように構成
した場合には、入力映像信号の平均値レベルを予め平均
値レベル用に設定された基準レベルと一致するように制
御することができる。
映像信号の平均値レベル用に設定された基準信号と比較
し、ＡＧＣ動作用の利得制御信号を出力するように構成
した場合には、入力映像信号の平均値レベルを予め平均
値レベル用に設定された基準レベルと一致するように制
御することができる。
【図１】本発明による自動利得制御回路の一実施形態例
を示すブロック図である。
を示すブロック図である。
【図２】図１の利得制御部１６ａの具体例を示すブロッ
ク図である。
ク図である。
【図３】図１のＡＧＣ動作領域生成部２４の具体例を示
すブロック図である。
すブロック図である。
【図４】図３の水平カウンタ３４及び水平デコーダ３８
の作用を説明する図である。
の作用を説明する図である。
【図５】図３の垂直カウンタ３６、垂直デコーダ４０及
び論理積回路４２の作用を説明する図である。
び論理積回路４２の作用を説明する図である。
【図６】従来例を示すブロック図である。
【図７】図６の作用を説明する図である。
１０…映像信号の入力端子、 １２…ゲインコントロー
ルアンプ、 １４…Ａ／Ｄ変換器、 １６、１６ａ…利
得制御部、 １８…Ｄ／Ａ変換器、 ２０…映像処理ブ
ロック、 ２２…同期信号の入力端子、 ２４…ＡＧＣ
動作領域生成部、 ２６…比較器、 ２８、４２…論理
積回路、 ３０…検出器、 ３２…積分器、 ３４…水
平カウンタ、 ３６…垂直カウンタ、 ３８…水平デコ
ーダ、４０…垂直デコーダ、 ＡＧｈ…水平動作領域信
号、 ＡＧｖ…垂直動作領域信号、 ＨＤ…水平同期信
号、 Ｔｈ…水平走査期間、 Ｔｈ１…水平有効走査期
間、 Ｔｈ２…水平帰線期間、 Ｔｖ…垂直走査期間、
Ｔｖ１…垂直有効走査期間、 Ｔｖ２…垂直帰線期
間、 Ｖ…Ａ／Ｄ変換器の出力信号、 Ｖｒ…基準レベ
ル（基準信号）、 ＶＤ…垂直同期信号。
ルアンプ、 １４…Ａ／Ｄ変換器、 １６、１６ａ…利
得制御部、 １８…Ｄ／Ａ変換器、 ２０…映像処理ブ
ロック、 ２２…同期信号の入力端子、 ２４…ＡＧＣ
動作領域生成部、 ２６…比較器、 ２８、４２…論理
積回路、 ３０…検出器、 ３２…積分器、 ３４…水
平カウンタ、 ３６…垂直カウンタ、 ３８…水平デコ
ーダ、４０…垂直デコーダ、 ＡＧｈ…水平動作領域信
号、 ＡＧｖ…垂直動作領域信号、 ＨＤ…水平同期信
号、 Ｔｈ…水平走査期間、 Ｔｈ１…水平有効走査期
間、 Ｔｈ２…水平帰線期間、 Ｔｖ…垂直走査期間、
Ｔｖ１…垂直有効走査期間、 Ｔｖ２…垂直帰線期
間、 Ｖ…Ａ／Ｄ変換器の出力信号、 Ｖｒ…基準レベ
ル（基準信号）、 ＶＤ…垂直同期信号。
フロントページの続き (72)発明者 小野寺 純一 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 Ｆターム(参考） 5C021 PA17 PA85 PA86 XA01 XA13 YC01 YC02 5J022 AC02 BA08 CD03 CF01 5J100 JA02 LA07 LA09 LA11 LA12 QA01 SA03
Claims (4)
- 【請求項１】アナログの入力映像信号を利得制御可能に
増幅して出力するゲインコントロールアンプと、このゲ
インコントロールアンプの出力信号をディジタル信号に
変換して出力するＡ／Ｄ変換器と、前記入力映像信号の
同期信号に基づいて、前記入力映像信号の映像有効期間
をＡＧＣ動作領域とするための信号を生成するＡＧＣ動
作領域生成部と、このＡＧＣ動作領域生成部で生成した
ＡＧＣ動作領域信号の出力している間前記Ａ／Ｄ変換器
の出力信号を基準信号と比較し、対応したＡＧＣ動作用
の利得制御信号を出力する利得制御部と、この利得制御
部の出力信号をアナログ信号に変換し利得制御信号とし
て前記ゲインコントロールアンプへ出力するＤ／Ａ変換
器とを具備してなることを特徴とする自動利得制御回
路。 - 【請求項２】ＡＧＣ動作領域生成部は、水平同期信号を
リセット信号としてクロックを計数する水平カウンタ
と、垂直同期信号をリセット信号として水平同期信号を
計数する垂直カウンタと、前記水平カウンタの計数値を
デコードして水平動作領域信号を出力する水平デコーダ
と、前記垂直カウンタの計数値をデコードして垂直動作
領域信号を出力する垂直デコーダと、前記水平デコーダ
の出力信号と前記垂直デコーダの出力信号との論理積信
号をＡＧＣ動作領域信号として出力する論理積回路とか
らなる請求項１記載の自動利得制御回路。 - 【請求項３】利得制御部は、Ａ／Ｄ変換器の出力信号を
映像信号のピークレベル用に設定された基準信号と比較
し、対応したＡＧＣ動作用の利得制御信号を出力してな
る請求項１又は２記載の自動利得制御回路。 - 【請求項４】利得制御部は、Ａ／Ｄ変換器の出力信号を
映像信号の平均値レベル用に設定された基準信号と比較
し、対応したＡＧＣ動作用の利得制御信号を出力してな
る請求項１又は２記載の自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10320780A JP2000152029A (ja) | 1998-11-11 | 1998-11-11 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10320780A JP2000152029A (ja) | 1998-11-11 | 1998-11-11 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000152029A true JP2000152029A (ja) | 2000-05-30 |
Family
ID=18125173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10320780A Pending JP2000152029A (ja) | 1998-11-11 | 1998-11-11 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000152029A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100535359B1 (ko) * | 2002-11-08 | 2005-12-09 | 비오이 하이디스 테크놀로지 주식회사 | 영상표시장치 및 그 영상신호 제어방법 |
| US7233367B2 (en) | 2003-06-05 | 2007-06-19 | Samsung Electronics Co., Ltd. | Display apparatus and control method of picture thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03154478A (ja) * | 1989-11-10 | 1991-07-02 | Sony Corp | 自動画質調整装置 |
| JPH05292532A (ja) * | 1992-04-11 | 1993-11-05 | Sony Corp | 撮像装置 |
| JPH05308605A (ja) * | 1992-04-30 | 1993-11-19 | Fuji Photo Film Co Ltd | ビデオ信号変換装置 |
| JPH05315962A (ja) * | 1992-04-17 | 1993-11-26 | Sony Corp | Ａ／ｄ変換装置 |
-
1998
- 1998-11-11 JP JP10320780A patent/JP2000152029A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03154478A (ja) * | 1989-11-10 | 1991-07-02 | Sony Corp | 自動画質調整装置 |
| JPH05292532A (ja) * | 1992-04-11 | 1993-11-05 | Sony Corp | 撮像装置 |
| JPH05315962A (ja) * | 1992-04-17 | 1993-11-26 | Sony Corp | Ａ／ｄ変換装置 |
| JPH05308605A (ja) * | 1992-04-30 | 1993-11-19 | Fuji Photo Film Co Ltd | ビデオ信号変換装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100535359B1 (ko) * | 2002-11-08 | 2005-12-09 | 비오이 하이디스 테크놀로지 주식회사 | 영상표시장치 및 그 영상신호 제어방법 |
| US7233367B2 (en) | 2003-06-05 | 2007-06-19 | Samsung Electronics Co., Ltd. | Display apparatus and control method of picture thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5585860A (en) | Reproduction circuit for skin color in video signals | |
| KR20070098864A (ko) | 지연된 비디오와 오디오의 동기 | |
| US5555026A (en) | Method and apparatus for stabilizing a video state of a video display having a picture-in-picture function | |
| US7443455B2 (en) | Automatic gain control based on multiple input references in a video decoder | |
| JPH09312852A (ja) | 自動ビーム電流制限装置 | |
| JP2000152029A (ja) | 自動利得制御回路 | |
| KR100750100B1 (ko) | 아날로그/디지털 변환기를 구비한 영상처리장치 | |
| KR100436231B1 (ko) | 피디피 텔레비젼의 자동 밝기 제어 장치 | |
| KR850008086A (ko) | 빔 전류 저감장치 | |
| JP2001136463A (ja) | 映像信号再生装置 | |
| KR930011970B1 (ko) | 색도 과부하 제어 시스템 | |
| US6441871B1 (en) | Method for correcting amplitude of synchronizing signal of composite video signal and device therefor | |
| JPS6068781A (ja) | 文字放送受信装置 | |
| JPH10164458A (ja) | ビデオ信号処理装置 | |
| JP2000350095A (ja) | 映像処理装置 | |
| KR100362156B1 (ko) | 디지털 티브이의 영상 모드 검출 장치 및 방법 | |
| KR930010367B1 (ko) | 영상동기신호 보호회로 | |
| KR100264323B1 (ko) | 텔레비젼의 표준신호레벨 조정방법 및 그 장치 | |
| KR930001756Y1 (ko) | 자막정보표시문자의 밝기 및 색상 자동조절회로 | |
| KR200160088Y1 (ko) | 텍스트 문자 밝기 조정 장치 | |
| JPH08322003A (ja) | 黒伸長処理装置 | |
| JP2001094826A (ja) | 自動利得制御回路 | |
| JPH08307883A (ja) | 撮像装置のホワイトバランス制御装置 | |
| JPH10262197A (ja) | ペデスタルレベル検出方法及びその回路及びテレビジョン装置 | |
| JPH11164226A (ja) | Ａｇｃ回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050331 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080311 |