JP2000152029A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JP2000152029A JP2000152029A JP10320780A JP32078098A JP2000152029A JP 2000152029 A JP2000152029 A JP 2000152029A JP 10320780 A JP10320780 A JP 10320780A JP 32078098 A JP32078098 A JP 32078098A JP 2000152029 A JP2000152029 A JP 2000152029A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain control
- operation area
- output
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 入力映像信号方式や入力映像信号源が相違し
た場合でも、コントラスト低下や白つぶれが生じないA
GC(自動利得制御)動作を行うこと。 【解決手段】 アナログの入力映像信号を利得制御可能
に増幅して出力するゲインコントロールアンプ12と、
このアンプ12の出力信号をディジタル信号に変換して
出力するA/D変換器14と、入力映像信号の同期信号
に基づいて、入力映像信号の映像有効期間をAGC動作
領域とするための信号を生成するAGC動作領域生成部
24と、このAGC動作領域信号の出力している間A/
D変換器14の出力信号を基準信号と比較し、対応した
AGC動作用の利得制御信号を出力する利得制御部16
aと、この利得制御信号をアナログ信号に変換し利得制
御信号としてアンプ12へ出力するD/A変換器18と
を具備し、映像有効期間のみ入力映像信号のレベルを監
視してAGC動作を行う。
た場合でも、コントラスト低下や白つぶれが生じないA
GC(自動利得制御)動作を行うこと。 【解決手段】 アナログの入力映像信号を利得制御可能
に増幅して出力するゲインコントロールアンプ12と、
このアンプ12の出力信号をディジタル信号に変換して
出力するA/D変換器14と、入力映像信号の同期信号
に基づいて、入力映像信号の映像有効期間をAGC動作
領域とするための信号を生成するAGC動作領域生成部
24と、このAGC動作領域信号の出力している間A/
D変換器14の出力信号を基準信号と比較し、対応した
AGC動作用の利得制御信号を出力する利得制御部16
aと、この利得制御信号をアナログ信号に変換し利得制
御信号としてアンプ12へ出力するD/A変換器18と
を具備し、映像有効期間のみ入力映像信号のレベルを監
視してAGC動作を行う。
Description
【0001】
【発明の属する技術分野】本発明は、アナログの入力映
像信号を利得制御可能に増幅して出力するゲインコント
ロールアンプを具備し、入力映像信号のレベルが変動し
ても常に一定レベルの映像信号が出力するようにゲイン
コントロールアンプの利得を自動的に制御する自動利得
制御回路に関するものである。
像信号を利得制御可能に増幅して出力するゲインコント
ロールアンプを具備し、入力映像信号のレベルが変動し
ても常に一定レベルの映像信号が出力するようにゲイン
コントロールアンプの利得を自動的に制御する自動利得
制御回路に関するものである。
【0002】
【従来の技術】従来の自動利得制御回路は、図6に示す
ように、入力端子10に入力したアナログの映像信号を
利得制御可能に増幅して出力するゲインコントロールア
ンプ12と、このゲインコントロールアンプ12の出力
側に順次結合されたA/D(アナログ/ディジタル)変
換器14、利得制御部16及びD/A(ディジタル/ア
ナログ)変換器18とで構成され、利得制御部16が入
力映像信号に含まれる同期信号の最低レベルを検出して
基準レベルErと比較し、検出レベルを基準レベルEr
と一致させるための利得制御信号をD/A変換器18を
介してゲインコントロールアンプ12へ出力することに
よって、入力端子10に入力した映像信号のレベルが変
動してもA/D変換器14から映像処理ブロック20へ
出力する映像信号のピークレベルが常に一定の望ましい
ピークレベルVrとなるように制御していた。
ように、入力端子10に入力したアナログの映像信号を
利得制御可能に増幅して出力するゲインコントロールア
ンプ12と、このゲインコントロールアンプ12の出力
側に順次結合されたA/D(アナログ/ディジタル)変
換器14、利得制御部16及びD/A(ディジタル/ア
ナログ)変換器18とで構成され、利得制御部16が入
力映像信号に含まれる同期信号の最低レベルを検出して
基準レベルErと比較し、検出レベルを基準レベルEr
と一致させるための利得制御信号をD/A変換器18を
介してゲインコントロールアンプ12へ出力することに
よって、入力端子10に入力した映像信号のレベルが変
動してもA/D変換器14から映像処理ブロック20へ
出力する映像信号のピークレベルが常に一定の望ましい
ピークレベルVrとなるように制御していた。
【0003】例えば、図7の(a)に示すように入力端
子10に入力した映像信号のピークレベルがVrより大
きいときには、同期信号の最低レベルもErより低いの
で、ゲインコントロールアンプ12へ出力する利得制御
信号を小さくして増幅率を下げる(減衰する)。図7
(b)に示すように入力端子10に入力した映像信号の
ピークレベルがVrより小さいときには、同期信号の最
低レベルもErより高いので、ゲインコントロールアン
プ12へ出力する利得制御信号を大きくして増幅率を上
げる(増幅する)。このような増幅率を上下する制御に
よって、A/D変換器14から映像処理ブロック20へ
出力する映像信号のピークレベルが常にVrとなるよう
にしていた。
子10に入力した映像信号のピークレベルがVrより大
きいときには、同期信号の最低レベルもErより低いの
で、ゲインコントロールアンプ12へ出力する利得制御
信号を小さくして増幅率を下げる(減衰する)。図7
(b)に示すように入力端子10に入力した映像信号の
ピークレベルがVrより小さいときには、同期信号の最
低レベルもErより高いので、ゲインコントロールアン
プ12へ出力する利得制御信号を大きくして増幅率を上
げる(増幅する)。このような増幅率を上下する制御に
よって、A/D変換器14から映像処理ブロック20へ
出力する映像信号のピークレベルが常にVrとなるよう
にしていた。
【0004】
【発明が解決しようとする課題】しかしながら、図6に
示した従来例では、利得制御部16が同期信号(例えば
水平同期信号)の最低レベルを検出して基準レベルEr
と比較し、検出レベルを基準レベルErと一致させるた
めの利得制御信号をゲインコントロールアンプ12へ出
力する制御をしていたので、入力映像信号の方式や入力
映像信号源の相違により同期信号の最低レベルにバラツ
キがあると、適切なAGC(自動利得制御)動作を行う
ことができないという問題点があった。例えば、NTS
C(National TV System Committee)方式の映像信号、
PAL(Phase Alternation by Line)方式の映像信
号、ビデオデッキからの映像信号等の入力映像信号の方
式の違いや、放送波映像信号、ビデオデッキからの映像
信号等の入力映像信号源の違いによって、映像信号と同
期信号の大きさの比率が相違するため、同期信号の最低
レベルを基準レベルErと一致させる制御をしても、A
/D変換器14から映像処理ブロック20へ出力する映
像信号にバラツキが生じるという問題点があった。
示した従来例では、利得制御部16が同期信号(例えば
水平同期信号)の最低レベルを検出して基準レベルEr
と比較し、検出レベルを基準レベルErと一致させるた
めの利得制御信号をゲインコントロールアンプ12へ出
力する制御をしていたので、入力映像信号の方式や入力
映像信号源の相違により同期信号の最低レベルにバラツ
キがあると、適切なAGC(自動利得制御)動作を行う
ことができないという問題点があった。例えば、NTS
C(National TV System Committee)方式の映像信号、
PAL(Phase Alternation by Line)方式の映像信
号、ビデオデッキからの映像信号等の入力映像信号の方
式の違いや、放送波映像信号、ビデオデッキからの映像
信号等の入力映像信号源の違いによって、映像信号と同
期信号の大きさの比率が相違するため、同期信号の最低
レベルを基準レベルErと一致させる制御をしても、A
/D変換器14から映像処理ブロック20へ出力する映
像信号にバラツキが生じるという問題点があった。
【0005】また、パソコン(パーソナルコンピュー
タ)のR、G、B信号のように同期信号が含まれていな
い入力映像信号に対してはAGC動作を行うことができ
ないという問題点があった。また、入力映像信号の全領
域のAPL(平均輝度レベル)を望ましいレベルに制御
する方法も考えられるが、入力映像信号の方式によって
映像信号以外の期間にある同期信号、カラーバースト、
文字信号、コピー防止信号などの付加情報の信号レベル
を取り込み、ゲインコントロールアンプ12の利得が望
ましい値より低下してコントラストが低下したり、映像
信号の無い期間ではAPLが下がり過ぎるためゲインコ
ントロールアンプ12の利得が望ましい値より大きくな
り過ぎて白つぶれが生じたりするという問題点があっ
た。
タ)のR、G、B信号のように同期信号が含まれていな
い入力映像信号に対してはAGC動作を行うことができ
ないという問題点があった。また、入力映像信号の全領
域のAPL(平均輝度レベル)を望ましいレベルに制御
する方法も考えられるが、入力映像信号の方式によって
映像信号以外の期間にある同期信号、カラーバースト、
文字信号、コピー防止信号などの付加情報の信号レベル
を取り込み、ゲインコントロールアンプ12の利得が望
ましい値より低下してコントラストが低下したり、映像
信号の無い期間ではAPLが下がり過ぎるためゲインコ
ントロールアンプ12の利得が望ましい値より大きくな
り過ぎて白つぶれが生じたりするという問題点があっ
た。
【0006】本発明は上述の問題点に鑑みなされたもの
で、入力映像信号の方式が相違したり入力映像信号源が
相違した場合でも、コントラスト低下や白つぶれが生じ
ない適切なAGC動作を行うことのできる自動利得制御
回路を提供することを目的とするものである。
で、入力映像信号の方式が相違したり入力映像信号源が
相違した場合でも、コントラスト低下や白つぶれが生じ
ない適切なAGC動作を行うことのできる自動利得制御
回路を提供することを目的とするものである。
【0007】
【課題を解決するための手段】発明による自動利得制御
回路は、アナログの入力映像信号を利得制御可能に増幅
して出力するゲインコントロールアンプと、このゲイン
コントロールアンプの出力信号をディジタル信号に変換
して出力するA/D変換器と、入力映像信号の同期信号
に基づいて、入力映像信号の映像有効期間をAGC動作
領域とするためのAGC動作領域信号を生成するAGC
動作領域生成部と、このAGC動作領域生成部で生成し
たAGC動作領域信号の出力している間A/D変換器の
出力信号を基準信号と比較し、対応したAGC動作用の
利得制御信号を出力する利得制御部と、この利得制御部
の出力信号をアナログ信号に変換し利得制御信号として
ゲインコントロールアンプへ出力するD/A変換器とを
具備してなることを特徴とするものである。
回路は、アナログの入力映像信号を利得制御可能に増幅
して出力するゲインコントロールアンプと、このゲイン
コントロールアンプの出力信号をディジタル信号に変換
して出力するA/D変換器と、入力映像信号の同期信号
に基づいて、入力映像信号の映像有効期間をAGC動作
領域とするためのAGC動作領域信号を生成するAGC
動作領域生成部と、このAGC動作領域生成部で生成し
たAGC動作領域信号の出力している間A/D変換器の
出力信号を基準信号と比較し、対応したAGC動作用の
利得制御信号を出力する利得制御部と、この利得制御部
の出力信号をアナログ信号に変換し利得制御信号として
ゲインコントロールアンプへ出力するD/A変換器とを
具備してなることを特徴とするものである。
【0008】AGC動作領域生成部が入力映像信号の映
像有効期間(例えば有効走査期間)を動作領域とするた
めの信号を生成し、利得制御部が、AGC動作領域信号
の出力している間A/D変換器の出力信号を基準信号と
比較し、対応したAGC動作用の利得制御信号をD/A
変換器を介してゲインコントロールアンプへ出力するの
で、映像有効期間のみ入力映像信号のレベルを監視して
AGC動作を行うことができる。このため、入力映像信
号の映像有効期間外に含まれている同期信号、カラーバ
ーストなどの付加情報に無関係なAGC動作を行うこと
ができ、入力映像信号方式が相違したり入力映像信号源
が相違した場合でも、コントラスト低下や白つぶれの生
じない適切なAGC動作を行うことができる。
像有効期間(例えば有効走査期間)を動作領域とするた
めの信号を生成し、利得制御部が、AGC動作領域信号
の出力している間A/D変換器の出力信号を基準信号と
比較し、対応したAGC動作用の利得制御信号をD/A
変換器を介してゲインコントロールアンプへ出力するの
で、映像有効期間のみ入力映像信号のレベルを監視して
AGC動作を行うことができる。このため、入力映像信
号の映像有効期間外に含まれている同期信号、カラーバ
ーストなどの付加情報に無関係なAGC動作を行うこと
ができ、入力映像信号方式が相違したり入力映像信号源
が相違した場合でも、コントラスト低下や白つぶれの生
じない適切なAGC動作を行うことができる。
【0009】AGC動作領域生成部の構成を簡単にする
ために、AGC動作領域生成部を、水平同期信号をリセ
ット信号としてクロックを計数する水平カウンタと、垂
直同期信号をリセット信号として水平同期信号を計数す
る垂直カウンタと、水平カウンタの計数値をデコードし
て水平動作領域信号を出力する水平デコーダと、垂直カ
ウンタの計数値をデコードして垂直動作領域信号を出力
する垂直デコーダと、水平デコーダの出力信号と垂直デ
コーダの出力信号との論理積信号をAGC動作領域信号
として出力する論理積回路とで構成する。
ために、AGC動作領域生成部を、水平同期信号をリセ
ット信号としてクロックを計数する水平カウンタと、垂
直同期信号をリセット信号として水平同期信号を計数す
る垂直カウンタと、水平カウンタの計数値をデコードし
て水平動作領域信号を出力する水平デコーダと、垂直カ
ウンタの計数値をデコードして垂直動作領域信号を出力
する垂直デコーダと、水平デコーダの出力信号と垂直デ
コーダの出力信号との論理積信号をAGC動作領域信号
として出力する論理積回路とで構成する。
【0010】入力映像信号のピークレベルを予めピーク
レベル用に設定された基準レベルと一致するように制御
するために、利得制御部が、A/D変換器の出力信号を
映像信号のピークレベル用に設定された基準信号と比較
し、対応したAGC動作用の利得制御信号を出力するよ
うに構成する。
レベル用に設定された基準レベルと一致するように制御
するために、利得制御部が、A/D変換器の出力信号を
映像信号のピークレベル用に設定された基準信号と比較
し、対応したAGC動作用の利得制御信号を出力するよ
うに構成する。
【0011】入力映像信号の平均値レベルを予め平均値
レベル用に設定された基準レベルと一致するように制御
するために、利得制御部が、A/D変換器の出力信号を
映像信号の平均値レベル用に設定された基準信号と比較
し、対応したAGC動作用の利得制御信号を出力するよ
うに構成する。
レベル用に設定された基準レベルと一致するように制御
するために、利得制御部が、A/D変換器の出力信号を
映像信号の平均値レベル用に設定された基準信号と比較
し、対応したAGC動作用の利得制御信号を出力するよ
うに構成する。
【0012】
【発明の実施の形態】本発明による自動利得制御回路の
一実施形態例を図1を用いて説明する。図1において図
6と同一部分は同一符号とする。図1において、10は
映像信号の入力端子で、この入力端子10には、利得制
御可能なゲインコントロールアンプ12、A/D変換器
14、利得制御部16a及びD/A変換器18が順次結
合している。前記A/D変換器14の出力側には映像処
理ブロック20が結合している。22は同期信号の入力
端子で、この入力端子22にはAGC動作領域生成部2
4が結合している。このAGC動作領域生成部24は、
入力した同期信号に基づいて入力映像信号の映像有効期
間(例えば有効走査期間)をAGC動作領域とするため
のAGC動作領域信号を生成し、ゲート信号として前記
利得制御部16aへ出力する。
一実施形態例を図1を用いて説明する。図1において図
6と同一部分は同一符号とする。図1において、10は
映像信号の入力端子で、この入力端子10には、利得制
御可能なゲインコントロールアンプ12、A/D変換器
14、利得制御部16a及びD/A変換器18が順次結
合している。前記A/D変換器14の出力側には映像処
理ブロック20が結合している。22は同期信号の入力
端子で、この入力端子22にはAGC動作領域生成部2
4が結合している。このAGC動作領域生成部24は、
入力した同期信号に基づいて入力映像信号の映像有効期
間(例えば有効走査期間)をAGC動作領域とするため
のAGC動作領域信号を生成し、ゲート信号として前記
利得制御部16aへ出力する。
【0013】前記利得制御部16aは、具体的には、図
2に示すように比較器26、論理積回路28、検出器3
0及び積分器32で構成されている。前記比較器26は
前記A/D変換器14から出力したディジタルの映像信
号Vをピークレベル用に設定された基準レベルVrと比
較して差分(V−Vr)を出力し、前記論理積回路28
はAGC動作領域信号をゲート信号として差分(V−V
r)の通過を制御する。前記基準レベルVrは、前記映
像信号Vが8ビット信号のときには、「F8」や「F
9」(16進数表示)に設定される。前記検出器30
は、映像信号VとAGC動作レベルVaの差分(V−V
a)が0より小さいときは0を出力し、0以上のときは
比較器26の差分(V−Vr)を出力する。前記積分器
32は、前記検出器30の検出信号を積算し、検出器3
0の出力が0のときは現在の電圧を標準の利得制御信号
として出力し、検出器30の出力が0より低いときには
ゲインコントロールアンプ12の利得を現在より低くす
るための利得制御信号を出力し、検出器30の出力が0
より高いときにはゲインコントロールアンプ12の利得
を現在より高くするための利得制御信号を出力する。前
記利得制御部16aは、AGC動作領域信号をゲート信
号として差分(V−Vr)の通過を制御する論理積回路
28以外は、図6に示した従来例の利得制御部16と同
様の構成である。なお、図1では、図2において利得制
御部16aに入力する基準レベルVrとAGC動作レベ
ルVaの表示を省略している。
2に示すように比較器26、論理積回路28、検出器3
0及び積分器32で構成されている。前記比較器26は
前記A/D変換器14から出力したディジタルの映像信
号Vをピークレベル用に設定された基準レベルVrと比
較して差分(V−Vr)を出力し、前記論理積回路28
はAGC動作領域信号をゲート信号として差分(V−V
r)の通過を制御する。前記基準レベルVrは、前記映
像信号Vが8ビット信号のときには、「F8」や「F
9」(16進数表示)に設定される。前記検出器30
は、映像信号VとAGC動作レベルVaの差分(V−V
a)が0より小さいときは0を出力し、0以上のときは
比較器26の差分(V−Vr)を出力する。前記積分器
32は、前記検出器30の検出信号を積算し、検出器3
0の出力が0のときは現在の電圧を標準の利得制御信号
として出力し、検出器30の出力が0より低いときには
ゲインコントロールアンプ12の利得を現在より低くす
るための利得制御信号を出力し、検出器30の出力が0
より高いときにはゲインコントロールアンプ12の利得
を現在より高くするための利得制御信号を出力する。前
記利得制御部16aは、AGC動作領域信号をゲート信
号として差分(V−Vr)の通過を制御する論理積回路
28以外は、図6に示した従来例の利得制御部16と同
様の構成である。なお、図1では、図2において利得制
御部16aに入力する基準レベルVrとAGC動作レベ
ルVaの表示を省略している。
【0014】前記AGC動作領域生成部24は、具体的
には、図3に示すように水平カウンタ34、垂直カウン
タ36、水平デコーダ38、垂直デコーダ40及び論理
積回路42で構成されている。前記水平カウンタ34は
水平同期信号HDをリセット信号としてクロックCKを
計数し、前記垂直カウンタ36は垂直同期信号VDをリ
セット信号として水平同期信号HDを計数し、前記水平
デコーダ38は前記水平カウンタ34の計数値をデコー
ドして水平動作領域信号AGhを出力し、前記垂直デコ
ーダ40は前記垂直カウンタ36の計数値をデコードし
て垂直動作領域信号AGvを出力し、前記論理積回路4
2は水平動作領域信号AGhと垂直動作領域信号AGv
の論理積信号をAGC動作領域信号として出力する。前
記水平動作領域信号AGhは、例えば、水平有効走査期
間Hレベル、水平帰線期間Lレベルとなるパルス信号か
らなり、前記垂直動作領域信号AGvは、例えば、垂直
有効走査期間Hレベル、垂直帰線期間Lレベルとなるパ
ルス信号からなっている。なお、図1では、図3におい
てAGC動作領域生成部24に入力するクロックCKの
表示を省略している。
には、図3に示すように水平カウンタ34、垂直カウン
タ36、水平デコーダ38、垂直デコーダ40及び論理
積回路42で構成されている。前記水平カウンタ34は
水平同期信号HDをリセット信号としてクロックCKを
計数し、前記垂直カウンタ36は垂直同期信号VDをリ
セット信号として水平同期信号HDを計数し、前記水平
デコーダ38は前記水平カウンタ34の計数値をデコー
ドして水平動作領域信号AGhを出力し、前記垂直デコ
ーダ40は前記垂直カウンタ36の計数値をデコードし
て垂直動作領域信号AGvを出力し、前記論理積回路4
2は水平動作領域信号AGhと垂直動作領域信号AGv
の論理積信号をAGC動作領域信号として出力する。前
記水平動作領域信号AGhは、例えば、水平有効走査期
間Hレベル、水平帰線期間Lレベルとなるパルス信号か
らなり、前記垂直動作領域信号AGvは、例えば、垂直
有効走査期間Hレベル、垂直帰線期間Lレベルとなるパ
ルス信号からなっている。なお、図1では、図3におい
てAGC動作領域生成部24に入力するクロックCKの
表示を省略している。
【0015】つぎに、図1、図2及び図3に示した実施
形態例の作用を図4及び図5を併用して説明する。説明
の便宜上、入力端子10に入力する映像信号が映像信号
と同期信号とカラーバーストを合成した複合カラー映像
信号であり、入力端子22に入力する同期信号が複合カ
ラー映像信号から分離した水平同期信号HDと垂直同期
信号VDである場合について説明する。
形態例の作用を図4及び図5を併用して説明する。説明
の便宜上、入力端子10に入力する映像信号が映像信号
と同期信号とカラーバーストを合成した複合カラー映像
信号であり、入力端子22に入力する同期信号が複合カ
ラー映像信号から分離した水平同期信号HDと垂直同期
信号VDである場合について説明する。
【0016】(イ)入力端子10に入力した映像信号が
図4(a)、水平カウンタ34に入力したクロックが同
図(b)に示すような信号であるとすると、水平カウン
タ34の計数値は、同図(c)に示すように水平同期信
号HDの立ち下がりでリセットされてクロックCKを計
数する。水平デコーダ38は、水平カウンタ34の計数
値がh1、h2になったときをデコードし、図4(d)
に示すような水平有効走査期間Th1の間Hレベル、水
平帰線期間Th2の間Lレベルとなる水平動作領域信号
AGhを出力する。h1、h2は水平同期信号HDの立
ち下がり時から映像信号の始期、終期までの時間に対応
したクロック数に相当し、Th1+Th2=Th(水平
走査期間)である。
図4(a)、水平カウンタ34に入力したクロックが同
図(b)に示すような信号であるとすると、水平カウン
タ34の計数値は、同図(c)に示すように水平同期信
号HDの立ち下がりでリセットされてクロックCKを計
数する。水平デコーダ38は、水平カウンタ34の計数
値がh1、h2になったときをデコードし、図4(d)
に示すような水平有効走査期間Th1の間Hレベル、水
平帰線期間Th2の間Lレベルとなる水平動作領域信号
AGhを出力する。h1、h2は水平同期信号HDの立
ち下がり時から映像信号の始期、終期までの時間に対応
したクロック数に相当し、Th1+Th2=Th(水平
走査期間)である。
【0017】(ロ)垂直カウンタ36に入力した垂直同
期信号VD、水平同期信号HDが図5の(a)、(b)
に示すような信号であるとすると、垂直カウンタ36の
計数値は、同図(c)に示すように垂直同期信号VDの
立ち下がりでリセットされて水平同期信号HDを計数す
る。垂直デコーダ40は、垂直カウンタ36の計数値が
v1、v2になったときをデコードし、図5(d)に示
すような垂直有効走査期間Tv1の間Hレベル、垂直帰
線期間Tv2の間Lレベルとなる垂直動作領域信号AG
vを出力する。v1、v2は垂直同期信号VDの立ち下
がり時から映像信号の始期、終期までの時間に対応した
水平同期信号HDの数に相当し、Tv1+Tv2=Tv
(垂直走査期間)である。入力映像信号がNTSC方式
の複合カラー映像信号(例えばTV信号)の場合には、
v1は19(1フィールド262.5本の走査線の第2
2本目の走査線に相当)、v2は260(1フィールド
262.5本の走査線の第262.5(又は263)本
目の走査線に相当)となる。
期信号VD、水平同期信号HDが図5の(a)、(b)
に示すような信号であるとすると、垂直カウンタ36の
計数値は、同図(c)に示すように垂直同期信号VDの
立ち下がりでリセットされて水平同期信号HDを計数す
る。垂直デコーダ40は、垂直カウンタ36の計数値が
v1、v2になったときをデコードし、図5(d)に示
すような垂直有効走査期間Tv1の間Hレベル、垂直帰
線期間Tv2の間Lレベルとなる垂直動作領域信号AG
vを出力する。v1、v2は垂直同期信号VDの立ち下
がり時から映像信号の始期、終期までの時間に対応した
水平同期信号HDの数に相当し、Tv1+Tv2=Tv
(垂直走査期間)である。入力映像信号がNTSC方式
の複合カラー映像信号(例えばTV信号)の場合には、
v1は19(1フィールド262.5本の走査線の第2
2本目の走査線に相当)、v2は260(1フィールド
262.5本の走査線の第262.5(又は263)本
目の走査線に相当)となる。
【0018】(ハ)水平デコーダ38から出力する水平
動作領域信号AGhは、垂直動作領域信号AGvとのタ
イミングを考えると、図5(e)に示すような信号とな
るので、論理積回路42は同図(f)に示すようなAG
C動作領域信号を利得制御部16aへ出力する。
動作領域信号AGhは、垂直動作領域信号AGvとのタ
イミングを考えると、図5(e)に示すような信号とな
るので、論理積回路42は同図(f)に示すようなAG
C動作領域信号を利得制御部16aへ出力する。
【0019】(ニ)入力端子10に入力した複合カラー
映像信号は、ゲインコントロールアンプ12で増幅さ
れ、A/D変換器14でディジタル信号に変換され、映
像処理ブロック20及び利得制御部16aに入力する。
映像信号は、ゲインコントロールアンプ12で増幅さ
れ、A/D変換器14でディジタル信号に変換され、映
像処理ブロック20及び利得制御部16aに入力する。
【0020】利得制御部16aは、その比較器26がA
/D変換器14から出力したディジタルの映像信号Vを
基準レベルVrと比較して差分(V−Vr)を出力し、
論理積回路28がAGC動作領域信号をゲート信号とし
て差分(V−Vr)を通過させ、検出器30が映像信号
VとAGC動作レベルの差分(V−Va)が0より小さ
いときには0を、0以上のときには比較器26の差分
(V−Vr)を検出値として出力し、積分器32はAG
C動作開始から検出値を積算し、積算値を利得制御信号
として出力する。この利得制御信号がD/A変換器18
でアナログ信号に変換されゲートコントロールアンプ1
2に入力することによって、入力映像信号のレベルが変
動しても常に一定レベルの映像信号が映像処理ブロック
20へ出力するように、ゲインコントロールアンプ12
の利得が自動的に制御されるAGC動作を行うことがで
きる。このため、利得制御部16aでの制御動作を入力
映像信号の映像有効期間のみで行うことができ、映像有
効期間以外の期間にある同期信号、カラーバーストなど
の付加情報の影響を排除することができる。したがっ
て、コントラスト低下や白つぶれの生じない適切なAG
C動作を行うことができる。
/D変換器14から出力したディジタルの映像信号Vを
基準レベルVrと比較して差分(V−Vr)を出力し、
論理積回路28がAGC動作領域信号をゲート信号とし
て差分(V−Vr)を通過させ、検出器30が映像信号
VとAGC動作レベルの差分(V−Va)が0より小さ
いときには0を、0以上のときには比較器26の差分
(V−Vr)を検出値として出力し、積分器32はAG
C動作開始から検出値を積算し、積算値を利得制御信号
として出力する。この利得制御信号がD/A変換器18
でアナログ信号に変換されゲートコントロールアンプ1
2に入力することによって、入力映像信号のレベルが変
動しても常に一定レベルの映像信号が映像処理ブロック
20へ出力するように、ゲインコントロールアンプ12
の利得が自動的に制御されるAGC動作を行うことがで
きる。このため、利得制御部16aでの制御動作を入力
映像信号の映像有効期間のみで行うことができ、映像有
効期間以外の期間にある同期信号、カラーバーストなど
の付加情報の影響を排除することができる。したがっ
て、コントラスト低下や白つぶれの生じない適切なAG
C動作を行うことができる。
【0021】前記実施形態例では、利得制御部は、A/
D変換器の出力信号Vを映像信号のピークレベル用に設
定された基準信号Vrと比較し、対応したAGC動作用
の利得制御信号を出力するように構成したが、本発明は
これに限るものでなく、A/D変換器の出力信号を基準
信号と比較し、対応したAGC動作用の利得制御信号を
出力するものであればよい。例えば、利得制御部は、A
/D変換器の出力信号を映像信号の平均値レベル用に設
定された基準信号と比較し、対応したAGC動作用の利
得制御信号を出力するように構成してもよい。具体的に
は、利得制御部は比較器、論理積回路、検出器及び積分
器で構成され、比較器はA/D変換器から出力したディ
ジタルの映像信号Vを平均値レベル用に設定された基準
レベルVrと比較して差分(V−Vr)を出力し、論理
積回路はAGC動作領域信号をゲート信号として差分
(V−Vr)の通過を制御し、検出器は、差分(V−V
r)が設定範囲(例えば−Va(v)から+Vb(v)
までの範囲)内か否かを検出し、設定範囲内のときには
0(v)を、設定範囲より高いときには−α(v)を、
設定範囲より低いときには+β(v)をそれぞれ検出信
号として出力する。Va、Vb、α、βは正の設定値で
ある。そして、積分器は、AGC動作開始から検出器の
検出信号を積算し、検出器の出力が0のときは現在の電
圧を標準の利得制御信号として出力し、検出器の出力が
0より低いときにはゲインコントロールアンプの利得を
現在より低くするための利得制御信号を出力し、検出器
の出力が0より高いときにはゲインコントロールアンプ
の利得を現在より高くするための利得制御信号を出力す
る。
D変換器の出力信号Vを映像信号のピークレベル用に設
定された基準信号Vrと比較し、対応したAGC動作用
の利得制御信号を出力するように構成したが、本発明は
これに限るものでなく、A/D変換器の出力信号を基準
信号と比較し、対応したAGC動作用の利得制御信号を
出力するものであればよい。例えば、利得制御部は、A
/D変換器の出力信号を映像信号の平均値レベル用に設
定された基準信号と比較し、対応したAGC動作用の利
得制御信号を出力するように構成してもよい。具体的に
は、利得制御部は比較器、論理積回路、検出器及び積分
器で構成され、比較器はA/D変換器から出力したディ
ジタルの映像信号Vを平均値レベル用に設定された基準
レベルVrと比較して差分(V−Vr)を出力し、論理
積回路はAGC動作領域信号をゲート信号として差分
(V−Vr)の通過を制御し、検出器は、差分(V−V
r)が設定範囲(例えば−Va(v)から+Vb(v)
までの範囲)内か否かを検出し、設定範囲内のときには
0(v)を、設定範囲より高いときには−α(v)を、
設定範囲より低いときには+β(v)をそれぞれ検出信
号として出力する。Va、Vb、α、βは正の設定値で
ある。そして、積分器は、AGC動作開始から検出器の
検出信号を積算し、検出器の出力が0のときは現在の電
圧を標準の利得制御信号として出力し、検出器の出力が
0より低いときにはゲインコントロールアンプの利得を
現在より低くするための利得制御信号を出力し、検出器
の出力が0より高いときにはゲインコントロールアンプ
の利得を現在より高くするための利得制御信号を出力す
る。
【0022】前記実施形態例では、AGC動作領域生成
部の構成を簡単にするために、AGC動作領域生成部
を、水平同期信号をリセット信号としてクロックを計数
する水平カウンタと、垂直同期信号をリセット信号とし
て水平同期信号を計数する垂直カウンタと、水平カウン
タの計数値をデコードして水平動作領域信号を出力する
水平デコーダと、垂直カウンタの計数値をデコードして
垂直動作領域信号を出力する垂直デコーダと、水平デコ
ーダの出力信号と垂直デコーダの出力信号との論理積信
号をAGC動作領域信号として出力する論理積回路とで
構成したが、本発明はこれに限るものでなく、入力映像
信号の同期信号に基づいて、入力映像信号の映像有効期
間を動作領域とするためのAGC動作領域信号を生成す
るものであればよい。
部の構成を簡単にするために、AGC動作領域生成部
を、水平同期信号をリセット信号としてクロックを計数
する水平カウンタと、垂直同期信号をリセット信号とし
て水平同期信号を計数する垂直カウンタと、水平カウン
タの計数値をデコードして水平動作領域信号を出力する
水平デコーダと、垂直カウンタの計数値をデコードして
垂直動作領域信号を出力する垂直デコーダと、水平デコ
ーダの出力信号と垂直デコーダの出力信号との論理積信
号をAGC動作領域信号として出力する論理積回路とで
構成したが、本発明はこれに限るものでなく、入力映像
信号の同期信号に基づいて、入力映像信号の映像有効期
間を動作領域とするためのAGC動作領域信号を生成す
るものであればよい。
【0023】
【発明の効果】発明による自動利得制御回路は、ゲイン
コントロールアンプ、A/D変換器、AGC動作領域生
成部、利得制御部及びD/A変換器を具備し、AGC動
作領域生成部が、入力映像信号の同期信号に基づいて入
力映像信号の映像有効期間をAGC動作領域とするため
の信号を生成し、利得制御部が、AGC動作領域信号の
出力している間、A/D変換器の出力信号を基準信号と
比較しAGC動作用の利得制御信号をD/A変換器を介
してゲインコントロールアンプへ出力するように構成し
たので、映像有効期間のみ入力映像信号のレベルを監視
してAGC動作を行うことができる。このため、入力映
像信号の映像有効期間外に含まれている同期信号、カラ
ーバーストなどの付加情報に無関係なAGC動作を行う
ことができ、入力映像信号方式が相違したり入力映像信
号源が相違した場合でも、コントラスト低下や白つぶれ
の生じない適切なAGC動作を行うことができる。
コントロールアンプ、A/D変換器、AGC動作領域生
成部、利得制御部及びD/A変換器を具備し、AGC動
作領域生成部が、入力映像信号の同期信号に基づいて入
力映像信号の映像有効期間をAGC動作領域とするため
の信号を生成し、利得制御部が、AGC動作領域信号の
出力している間、A/D変換器の出力信号を基準信号と
比較しAGC動作用の利得制御信号をD/A変換器を介
してゲインコントロールアンプへ出力するように構成し
たので、映像有効期間のみ入力映像信号のレベルを監視
してAGC動作を行うことができる。このため、入力映
像信号の映像有効期間外に含まれている同期信号、カラ
ーバーストなどの付加情報に無関係なAGC動作を行う
ことができ、入力映像信号方式が相違したり入力映像信
号源が相違した場合でも、コントラスト低下や白つぶれ
の生じない適切なAGC動作を行うことができる。
【0024】AGC動作領域生成部を、水平走査期間の
ドットクロックを計数する水平カウンタと、垂直走査期
間の間ドットクロックを計数する垂直カウンタと、水平
カウンタの計数値をデコードして水平動作領域信号を出
力する水平デコーダと、垂直カウンタの計数値をデコー
ドして垂直動作領域信号を出力する垂直デコーダと、水
平デコーダの出力信号と垂直デコーダの出力信号との論
理積信号をAGC動作領域信号として出力する論理積回
路とで構成した場合には、AGC動作領域生成部の構成
を簡単にすることができる。
ドットクロックを計数する水平カウンタと、垂直走査期
間の間ドットクロックを計数する垂直カウンタと、水平
カウンタの計数値をデコードして水平動作領域信号を出
力する水平デコーダと、垂直カウンタの計数値をデコー
ドして垂直動作領域信号を出力する垂直デコーダと、水
平デコーダの出力信号と垂直デコーダの出力信号との論
理積信号をAGC動作領域信号として出力する論理積回
路とで構成した場合には、AGC動作領域生成部の構成
を簡単にすることができる。
【0025】利得制御部が、A/D変換器の出力信号を
映像信号のピークレベル用に設定された基準信号と比較
し、AGC動作用の利得制御信号を出力するように構成
した場合には、入力映像信号のピークレベルを予めピー
クレベル用に設定された基準レベルと一致するように制
御することができる。
映像信号のピークレベル用に設定された基準信号と比較
し、AGC動作用の利得制御信号を出力するように構成
した場合には、入力映像信号のピークレベルを予めピー
クレベル用に設定された基準レベルと一致するように制
御することができる。
【0026】利得制御部が、A/D変換器の出力信号を
映像信号の平均値レベル用に設定された基準信号と比較
し、AGC動作用の利得制御信号を出力するように構成
した場合には、入力映像信号の平均値レベルを予め平均
値レベル用に設定された基準レベルと一致するように制
御することができる。
映像信号の平均値レベル用に設定された基準信号と比較
し、AGC動作用の利得制御信号を出力するように構成
した場合には、入力映像信号の平均値レベルを予め平均
値レベル用に設定された基準レベルと一致するように制
御することができる。
【図1】本発明による自動利得制御回路の一実施形態例
を示すブロック図である。
を示すブロック図である。
【図2】図1の利得制御部16aの具体例を示すブロッ
ク図である。
ク図である。
【図3】図1のAGC動作領域生成部24の具体例を示
すブロック図である。
すブロック図である。
【図4】図3の水平カウンタ34及び水平デコーダ38
の作用を説明する図である。
の作用を説明する図である。
【図5】図3の垂直カウンタ36、垂直デコーダ40及
び論理積回路42の作用を説明する図である。
び論理積回路42の作用を説明する図である。
【図6】従来例を示すブロック図である。
【図7】図6の作用を説明する図である。
10…映像信号の入力端子、 12…ゲインコントロー
ルアンプ、 14…A/D変換器、 16、16a…利
得制御部、 18…D/A変換器、 20…映像処理ブ
ロック、 22…同期信号の入力端子、 24…AGC
動作領域生成部、 26…比較器、 28、42…論理
積回路、 30…検出器、 32…積分器、 34…水
平カウンタ、 36…垂直カウンタ、 38…水平デコ
ーダ、40…垂直デコーダ、 AGh…水平動作領域信
号、 AGv…垂直動作領域信号、 HD…水平同期信
号、 Th…水平走査期間、 Th1…水平有効走査期
間、 Th2…水平帰線期間、 Tv…垂直走査期間、
Tv1…垂直有効走査期間、 Tv2…垂直帰線期
間、 V…A/D変換器の出力信号、 Vr…基準レベ
ル(基準信号)、 VD…垂直同期信号。
ルアンプ、 14…A/D変換器、 16、16a…利
得制御部、 18…D/A変換器、 20…映像処理ブ
ロック、 22…同期信号の入力端子、 24…AGC
動作領域生成部、 26…比較器、 28、42…論理
積回路、 30…検出器、 32…積分器、 34…水
平カウンタ、 36…垂直カウンタ、 38…水平デコ
ーダ、40…垂直デコーダ、 AGh…水平動作領域信
号、 AGv…垂直動作領域信号、 HD…水平同期信
号、 Th…水平走査期間、 Th1…水平有効走査期
間、 Th2…水平帰線期間、 Tv…垂直走査期間、
Tv1…垂直有効走査期間、 Tv2…垂直帰線期
間、 V…A/D変換器の出力信号、 Vr…基準レベ
ル(基準信号)、 VD…垂直同期信号。
フロントページの続き (72)発明者 小野寺 純一 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 Fターム(参考) 5C021 PA17 PA85 PA86 XA01 XA13 YC01 YC02 5J022 AC02 BA08 CD03 CF01 5J100 JA02 LA07 LA09 LA11 LA12 QA01 SA03
Claims (4)
- 【請求項1】アナログの入力映像信号を利得制御可能に
増幅して出力するゲインコントロールアンプと、このゲ
インコントロールアンプの出力信号をディジタル信号に
変換して出力するA/D変換器と、前記入力映像信号の
同期信号に基づいて、前記入力映像信号の映像有効期間
をAGC動作領域とするための信号を生成するAGC動
作領域生成部と、このAGC動作領域生成部で生成した
AGC動作領域信号の出力している間前記A/D変換器
の出力信号を基準信号と比較し、対応したAGC動作用
の利得制御信号を出力する利得制御部と、この利得制御
部の出力信号をアナログ信号に変換し利得制御信号とし
て前記ゲインコントロールアンプへ出力するD/A変換
器とを具備してなることを特徴とする自動利得制御回
路。 - 【請求項2】AGC動作領域生成部は、水平同期信号を
リセット信号としてクロックを計数する水平カウンタ
と、垂直同期信号をリセット信号として水平同期信号を
計数する垂直カウンタと、前記水平カウンタの計数値を
デコードして水平動作領域信号を出力する水平デコーダ
と、前記垂直カウンタの計数値をデコードして垂直動作
領域信号を出力する垂直デコーダと、前記水平デコーダ
の出力信号と前記垂直デコーダの出力信号との論理積信
号をAGC動作領域信号として出力する論理積回路とか
らなる請求項1記載の自動利得制御回路。 - 【請求項3】利得制御部は、A/D変換器の出力信号を
映像信号のピークレベル用に設定された基準信号と比較
し、対応したAGC動作用の利得制御信号を出力してな
る請求項1又は2記載の自動利得制御回路。 - 【請求項4】利得制御部は、A/D変換器の出力信号を
映像信号の平均値レベル用に設定された基準信号と比較
し、対応したAGC動作用の利得制御信号を出力してな
る請求項1又は2記載の自動利得制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10320780A JP2000152029A (ja) | 1998-11-11 | 1998-11-11 | 自動利得制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10320780A JP2000152029A (ja) | 1998-11-11 | 1998-11-11 | 自動利得制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000152029A true JP2000152029A (ja) | 2000-05-30 |
Family
ID=18125173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10320780A Pending JP2000152029A (ja) | 1998-11-11 | 1998-11-11 | 自動利得制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000152029A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100535359B1 (ko) * | 2002-11-08 | 2005-12-09 | 비오이 하이디스 테크놀로지 주식회사 | 영상표시장치 및 그 영상신호 제어방법 |
US7233367B2 (en) | 2003-06-05 | 2007-06-19 | Samsung Electronics Co., Ltd. | Display apparatus and control method of picture thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03154478A (ja) * | 1989-11-10 | 1991-07-02 | Sony Corp | 自動画質調整装置 |
JPH05292532A (ja) * | 1992-04-11 | 1993-11-05 | Sony Corp | 撮像装置 |
JPH05308605A (ja) * | 1992-04-30 | 1993-11-19 | Fuji Photo Film Co Ltd | ビデオ信号変換装置 |
JPH05315962A (ja) * | 1992-04-17 | 1993-11-26 | Sony Corp | A/d変換装置 |
-
1998
- 1998-11-11 JP JP10320780A patent/JP2000152029A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03154478A (ja) * | 1989-11-10 | 1991-07-02 | Sony Corp | 自動画質調整装置 |
JPH05292532A (ja) * | 1992-04-11 | 1993-11-05 | Sony Corp | 撮像装置 |
JPH05315962A (ja) * | 1992-04-17 | 1993-11-26 | Sony Corp | A/d変換装置 |
JPH05308605A (ja) * | 1992-04-30 | 1993-11-19 | Fuji Photo Film Co Ltd | ビデオ信号変換装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100535359B1 (ko) * | 2002-11-08 | 2005-12-09 | 비오이 하이디스 테크놀로지 주식회사 | 영상표시장치 및 그 영상신호 제어방법 |
US7233367B2 (en) | 2003-06-05 | 2007-06-19 | Samsung Electronics Co., Ltd. | Display apparatus and control method of picture thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5585860A (en) | Reproduction circuit for skin color in video signals | |
KR20070098864A (ko) | 지연된 비디오와 오디오의 동기 | |
US5555026A (en) | Method and apparatus for stabilizing a video state of a video display having a picture-in-picture function | |
US7443455B2 (en) | Automatic gain control based on multiple input references in a video decoder | |
JPH09312852A (ja) | 自動ビーム電流制限装置 | |
JP2000152029A (ja) | 自動利得制御回路 | |
KR100750100B1 (ko) | 아날로그/디지털 변환기를 구비한 영상처리장치 | |
KR100436231B1 (ko) | 피디피 텔레비젼의 자동 밝기 제어 장치 | |
KR850008086A (ko) | 빔 전류 저감장치 | |
JP2001136463A (ja) | 映像信号再生装置 | |
KR930011970B1 (ko) | 색도 과부하 제어 시스템 | |
US6441871B1 (en) | Method for correcting amplitude of synchronizing signal of composite video signal and device therefor | |
JPS6068781A (ja) | 文字放送受信装置 | |
JPH10164458A (ja) | ビデオ信号処理装置 | |
JP2000350095A (ja) | 映像処理装置 | |
KR100362156B1 (ko) | 디지털 티브이의 영상 모드 검출 장치 및 방법 | |
KR930010367B1 (ko) | 영상동기신호 보호회로 | |
KR100264323B1 (ko) | 텔레비젼의 표준신호레벨 조정방법 및 그 장치 | |
KR930001756Y1 (ko) | 자막정보표시문자의 밝기 및 색상 자동조절회로 | |
KR200160088Y1 (ko) | 텍스트 문자 밝기 조정 장치 | |
JPH08322003A (ja) | 黒伸長処理装置 | |
JP2001094826A (ja) | 自動利得制御回路 | |
JPH08307883A (ja) | 撮像装置のホワイトバランス制御装置 | |
JPH10262197A (ja) | ペデスタルレベル検出方法及びその回路及びテレビジョン装置 | |
JPH11164226A (ja) | Agc回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080311 |