JP2000151082A - 基板の導電パターンメッキ方法 - Google Patents

基板の導電パターンメッキ方法

Info

Publication number
JP2000151082A
JP2000151082A JP10326198A JP32619898A JP2000151082A JP 2000151082 A JP2000151082 A JP 2000151082A JP 10326198 A JP10326198 A JP 10326198A JP 32619898 A JP32619898 A JP 32619898A JP 2000151082 A JP2000151082 A JP 2000151082A
Authority
JP
Japan
Prior art keywords
conductive pattern
plating
electrode
contact
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10326198A
Other languages
English (en)
Inventor
Takahiro Ishikawa
貴啓 石川
Hironobu Kanazawa
宏信 金沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP10326198A priority Critical patent/JP2000151082A/ja
Publication of JP2000151082A publication Critical patent/JP2000151082A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 本発明は、導電パターンの表面に形成される
メッキ層の厚さが均一化されるようにした、基板の導電
パターンメッキ方法を提供することを目的とする。 【解決手段】 基板10の表面に形成された導電パター
ン11に対して電極12を当接させて、この電極を介し
て導電パターンにメッキ用の電圧を印加してメッキを行
なうようにした基板の導電パターンメッキ方法におい
て、複数箇所にて導電パターン11に対してそれぞれ電
極12を当接させて、各電極から導電パターンに対して
メッキ用の電圧を印加することにより、メッキを行なう
ように、基板の導電パターンメッキ方法を構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばフレキシブ
ルプリント基板,リジッド基板等における導電パターン
に対してメッキを施すための方法に関するものである。
【0002】
【従来の技術】従来、例えばフレキシブルプリント基板
の導電パターンに対してメッキを施す場合、図5に示す
ように、フレキシブルプリント基板1の表面に形成され
た導電パターン2に対して、その一端2aにメッキ用電
極3を当接させて、導電パターン2全体に対して所定電
圧を印加することにより、電解メッキ法等により、メッ
キすべき金属イオンを導電パターン2の表面全体に吸着
させるようにしている。
【0003】
【発明が解決しようとする課題】しかしながら、このよ
うなメッキ方法においては、導電パターン2自体が抵抗
を有していることから、メッキ用電極3から遠くなるに
つれて、メッキ用電極3により印加される電圧が徐々に
降下することになる。このため、導電パターン2上に成
形されたメッキ層4は、図6に示すように、メッキ用電
極3から離れるに従って、その厚さtが薄くなる傾向に
あり、特に導電パターン2が長い場合には、メッキ用電
極3が当接される部分と、これから最も離れた部分にお
けるメッキ層4の厚さtの差が著しく大きくなってしま
うという問題があった。
【0004】本発明は、以上の点に鑑み、導電パターン
の表面に形成されるメッキ層の厚さが均一化されるよう
にした、基板の導電パターンメッキ方法を提供すること
を目的としている。
【0005】
【課題を解決するための手段】上記目的は、本発明によ
れば、基板の表面に形成された導電パターンに対して電
極を当接させて、この電極を介して導電パターンにメッ
キ用の電圧を印加してメッキを行なうようにした基板の
導電パターンメッキ方法において、複数箇所にて導電パ
ターンに対してそれぞれ電極を当接させて、各電極から
導電パターンに対してメッキ用の電圧を印加することに
より、メッキを行なうことを特徴とする、基板の導電パ
ターンメッキ方法により、達成される。
【0006】本発明による基板の導電パターンメッキ方
法は、好ましくは、各電極が所定のピッチで導電パター
ンに対して当接される。
【0007】本発明による基板の導電パターンメッキ方
法は、好ましくは、導電パターンの各電極が当接される
部分が、他の部分に比較して幅広に構成されている。
【0008】上記構成によれば、基板本体の表面に形成
された導電パターンの複数箇所にて、それぞれ電極が当
接され、メッキ用の電圧が印加されることになる。従っ
て、導電パターンが抵抗を有していても、各電極からメ
ッキ用の電圧が印加されることにより、導電パターン全
体の電圧がほぼ均一化されることになる。従って、電解
メッキ法等により導電パターンの表面全体に亘って形成
されるメッキ層は、その厚さが均一化され得ることにな
るので、メッキされた導電パターンの全体に亘って良好
な導電特性が得られることになる。
【0009】各電極が所定のピッチで導電パターンに対
して当接される場合には、導電パターン全体における各
電極から印加されるメッキ用の電圧がより一層均一化さ
れ得ることになり、導電パターンの表面に形成されるメ
ッキ層もより一層均一な厚さとなり、導電特性が向上す
ることになる。
【0010】導電パターンの各電極が当接される部分
が、他の部分に比較して幅広に構成されている場合に
は、この部分には電極の当接によりメッキ層が形成され
ないが、この部分が幅広に形成されていることにより、
この部分の周囲にメッキされる導電パターンの部分が存
在することにより、メッキされた導電パターンが電極当
接部分にて抵抗が大きくなって、全体として抵抗のバラ
ツキが発生することが防止され得ることになる。
【0011】
【発明の実施の形態】以下、図面に示した実施形態に基
づいて、本発明を詳細に説明する。図1は、本発明によ
る基板の導電パターンメッキ方法の一実施形態における
メッキ前の状態を示している。図1において、フレキシ
ブルプリント基板10は、その表面に形成された導電パ
ターン11を備えている。
【0012】そして、この導電パターン11に対してメ
ッキを施す際には、図1に示すように、導電パターン1
1の複数箇所(図示の場合、左右両端及び中央部)に対
して、それぞれメッキ用電極12を当接させて、導電パ
ターン11全体に対して所定電圧を印加する。そして、
電解メッキ法等により、メッキすべき金属イオンを導電
パターン11の表面全体に吸着させるようになってい
る。
【0013】本発明実施形態による導電パターンメッキ
方法は、以上のように構成されており、図1に示すよう
に、導電パターン11の複数箇所に対して、それぞれメ
ッキ用電極12を当接させて、各電極12から導電パタ
ーン11に対してメッキ用の電圧を印加する。
【0014】これにより、導電パターン11は、その長
手方向に関して複数箇所に当接された電極12を介して
メッキ用の電圧が印加されることから、導電パターン1
1全体の電圧がほぼ均一化されることになる。
【0015】この状態から、電解メッキ法等によって、
メッキすべき金属イオンが導電パターン11の表面全体
に吸着されることにより、導電パターン11にメッキが
施されることになる。その際、導電パターン11全体の
電圧がほぼ均一化されていることから、導電パターン1
1の表面に形成されるメッキ層13の厚さは、全体とし
てほぼ均一になり、メッキされた導電パターン11の導
電特性が良好になる。
【0016】ここで、各電極12は、図3(A)に示す
ように、幅が一定に形成された導電パターン11に対し
て当接される。従って、上述のように導電パターン11
の表面にメッキ層13が形成されたとき、電極12が当
接する部分には、メッキ層13が形成され得ず、図3
(B)に示すように、孔13aが形成されてしまう。こ
のため、導電パターン11は、この孔13aの領域で僅
かに抵抗が大きくなり、フレキシブルプリント基板10
の使用目的によっては、この孔13aによる抵抗のバラ
ツキにより影響を無視できないことがある。
【0017】このような孔13aによる抵抗増大を防止
するためには、図4(A)に示すように、前以て導電パ
ターン11の電極12が当接される部分11aを、幅広
に形成しておけばよい。そして、このように形成された
導電パターン11に対して、電極12を当接させると、
図4(A)に示すように、電極が当接される領域では、
当接された電極12の周りに、幅広部分11aが位置す
ることになる。
【0018】従って、電極12から導電パターン11に
対してメッキ用電圧を印加して、電解メッキ法等により
メッキを施すと、図4(B)に示すように、電極12が
当接する部分には、メッキ層13が形成され得ず、孔1
3aが形成されるが、この孔13aの周りでは、上記幅
広部分11aにメッキ層13が形成されることになる。
これにより、孔13aの領域にて、導電パターン11の
電気抵抗が増大して、抵抗のバラツキが発生するような
ことはなく、導電パターン11の導電特性が良好に保持
され得ることになる。
【0019】上述した実施形態においては、フレキシブ
ルプリント基板10の場合について説明したが、これに
限らず、リジッド基板等の他の種類の導電パターンを備
えた基板に対しても、本発明による導電パターンメッキ
方法を適用し得ることは明らかである。また、上述した
実施形態においては、導電パターン11に対して当接さ
れる電極12は、三つ設けられているが、これに限ら
ず、導電パターン11の長さ,形状等に対応して、導電
パターン11全体のメッキ用電圧が均一化され得るよう
に、適宜の数の電極が、適宜の間隔で導電パターン11
に対して当接され得ることは明らかである。
【0020】
【発明の効果】以上述べたように、本発明によれば、基
板本体の表面に形成された導電パターンの複数箇所に
て、それぞれ電極が当接され、メッキ用の電圧が印加さ
れることになる。従って、導電パターンが抵抗を有して
いても、各電極からメッキ用の電圧が印加されることに
より、導電パターン全体の電圧がほぼ均一化されること
になる。従って、電解メッキ法等により導電パターンの
表面全体に亘って形成されるメッキ層は、その厚さが均
一化され得ることになるので、メッキされた導電パター
ンの全体に亘って良好な導電特性が得られることにな
る。
【0021】各電極が所定のピッチで導電パターンに対
して当接される場合には、導電パターン全体における各
電極から印加されるメッキ用の電圧がより一層均一化さ
れ得ることになり、導電パターンの表面に形成されるメ
ッキ層もより一層均一な厚さとなり、導電特性が向上す
ることになる。
【0022】導電パターンの各電極が当接される部分
が、他の部分に比較して幅広に構成されている場合に
は、この部分には電極の当接によりメッキ層が形成され
ないが、この部分が幅広に形成されていることにより、
この部分の周囲にメッキされる導電パターンの部分が存
在することにより、メッキされた導電パターンが電極当
接部分にて抵抗が大きくなって、全体として抵抗のバラ
ツキが発生することが防止され得ることになる。
【0023】かくして、本発明によれば、導電パターン
の表面に形成されるメッキ層の厚さが均一化されるよう
にした、極めて優れた基板の導電パターンメッキ方法が
提供され得ることになる。
【図面の簡単な説明】
【図1】本発明による基板の導電パターンメッキ方法に
おけるメッキ前の状態を示す概略斜視図である。
【図2】図1の導電パターンメッキ方法におけるメッキ
後の状態を示す概略斜視図である。
【図3】図1の導電パターンメッキ方法における導電パ
ターンの電極当接部を示し、(A)はメッキ前,及び
(B)はメッキ後の状態を示す部分斜視図である。
【図4】図1の導電パターンメッキ方法の変形例におけ
る導電パターンの電極当接部を示し、(A)はメッキ
前,及び(B)はメッキ後の状態を示す部分斜視図であ
る。
【図5】従来の基板の導電パターンメッキ方法における
メッキ前の状態を示す概略斜視図である。
【図6】図5の導電パターンメッキ方法におけるメッキ
後の状態を示す概略斜視図である。
【符号の説明】
10 フレキシブルプリント基板 11 導電パターン 11a 幅広部分 12 電極 13 メッキ層 13a 孔

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板の表面に形成された導電パターンに
    対して電極を当接させて、この電極を介して導電パター
    ンにメッキ用の電圧を印加してメッキを行なうようにし
    た基板の導電パターンメッキ方法において、 複数箇所にて導電パターンに対してそれぞれ電極を当接
    させて、 各電極から導電パターンに対してメッキ用の電圧を印加
    することにより、メッキを行なうことを特徴とする、基
    板の導電パターンメッキ方法。
  2. 【請求項2】 各電極が所定のピッチで導電パターンに
    対して当接されることを特徴とする、請求項1に記載の
    基板の導電パターンメッキ方法。
  3. 【請求項3】 導電パターンの各電極が当接される部分
    が、他の部分に比較して幅広に構成されていることを特
    徴とする、請求項1に記載の基板の導電パターンメッキ
    方法。
JP10326198A 1998-11-17 1998-11-17 基板の導電パターンメッキ方法 Pending JP2000151082A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10326198A JP2000151082A (ja) 1998-11-17 1998-11-17 基板の導電パターンメッキ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10326198A JP2000151082A (ja) 1998-11-17 1998-11-17 基板の導電パターンメッキ方法

Publications (1)

Publication Number Publication Date
JP2000151082A true JP2000151082A (ja) 2000-05-30

Family

ID=18185118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10326198A Pending JP2000151082A (ja) 1998-11-17 1998-11-17 基板の導電パターンメッキ方法

Country Status (1)

Country Link
JP (1) JP2000151082A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2847761A1 (fr) * 2002-11-27 2004-05-28 Framatome Connectors Int Dispositif de metallisation de formes imprimees munies de pistes conductrices d'electricite et procede de metallisation associe

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2847761A1 (fr) * 2002-11-27 2004-05-28 Framatome Connectors Int Dispositif de metallisation de formes imprimees munies de pistes conductrices d'electricite et procede de metallisation associe
WO2004052062A1 (fr) * 2002-11-27 2004-06-17 Fci Dispositif de metallisation de formes imprimees munies de pistes conductrices d'electricite et procede de metallisation associe

Similar Documents

Publication Publication Date Title
US7907046B2 (en) Chip resistor and method for producing the same
JPH0251270B2 (ja)
JP3442403B2 (ja) 電気絶縁性支持体上に金属導体路パターンを形成させる方法
JP2000151082A (ja) 基板の導電パターンメッキ方法
JPH0268988A (ja) 表面実装プリント配線板
JP4875327B2 (ja) チップ抵抗器の製造方法
JP2003101162A (ja) フレキシブルプリント基板
JPS61268090A (ja) 印刷配線板
US20080217383A1 (en) Manufacturing method of printed circuit board
JP3961997B2 (ja) 高周波プリント配線板
TW202135618A (zh) 配線電路基板及其製造方法
JP2573072B2 (ja) 電気的接続部材の製造方法
JP2004023082A (ja) プリント基板
JP2007535143A (ja) プリント配線板および/または相応の構造物を製造するための方法
JPH10233568A (ja) プリント配線基板の製造方法及びこれに用いるメッキ用治具
JP2000208890A (ja) 配線用基板
JPS6024199B2 (ja) めつき用通電体
JPH0992967A (ja) プリント配線板およびその製造方法
KR0172683B1 (ko) 납 도포를 위한 간격이 형성된 마스크
JPH0747898Y2 (ja) Fpbに於けるジヤンパー回路
JPH09172238A (ja) 回路基板の接続端子
KR830002578B1 (ko) 후막파인 패턴도전체(厚膜 fine patterned 導電體)의 제조 방법
JPH0368187A (ja) フレキシブル回路基板
JPH09326538A (ja) フレキシブル印刷配線基板
JP2002290000A (ja) メタルドーム付きプリント配線板