JP2000150471A - Etching apparatus and manufacture of semiconductor device utilizing the same - Google Patents

Etching apparatus and manufacture of semiconductor device utilizing the same

Info

Publication number
JP2000150471A
JP2000150471A JP10317594A JP31759498A JP2000150471A JP 2000150471 A JP2000150471 A JP 2000150471A JP 10317594 A JP10317594 A JP 10317594A JP 31759498 A JP31759498 A JP 31759498A JP 2000150471 A JP2000150471 A JP 2000150471A
Authority
JP
Japan
Prior art keywords
etching
focus ring
etching apparatus
forming
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10317594A
Other languages
Japanese (ja)
Inventor
Yasutoshi Noda
泰利 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10317594A priority Critical patent/JP2000150471A/en
Publication of JP2000150471A publication Critical patent/JP2000150471A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an etching apparatus which prevents that a deposited substance of reactive product by the etching is formed on a focus ring and can reduce a program and a method of manufacturing semiconductor device using the same etching apparatus. SOLUTION: In an etching apparatus 11 comprising an upper electrode 2 and a lower electrode 3 provided opposed with each other and a focus ring 4 placing an etching object 5 on this lower electrode 3 and surrounding the etching area 10, a focus ring 4 is formed of SiC. Since the focus ring 4 consisting of SiC is used, even if a reactive product is adhered and deposited to the surface of focus ring 4 in the course of the etching, the focus ring itself consisting of SiC is etched and therefore the deposited substance is simultaneously separated and evacuated. Accordingly, the deposited substance is no longer dropped on the wafer surface not to generate residues of etching. As a result, short-circuiting of wiring resulting from the residue of etching can be prevented, reliability of wiring structure in the fine pattern can be enhanced and manufacturing yield can also be improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、エッチング装置お
よびこれを用いた半導体装置の製造方法に関する。より
詳しくは、エッチング対象物の周囲にフォーカスリング
を設けたエッチング装置およびこれを用いた半導体装置
の製造方法に関するものである。
The present invention relates to an etching apparatus and a method for manufacturing a semiconductor device using the same. More specifically, the present invention relates to an etching apparatus provided with a focus ring around an object to be etched and a method for manufacturing a semiconductor device using the same.

【0002】[0002]

【従来の技術】半導体装置は、高集積化および高機能化
が要求され、これに伴って微細加工技術の重要性が高ま
る一方である。このような半導体装置の微細化により、
配線の幅やコンタクトホール、スルーホール等の径の寸
法も微細化する。このような配線等の微細化に対処し
て、層間絶縁膜にスルーホールを形成した後、このスル
ーホールをタングステン等のメタルで一旦埋め、その
後、上層のアルミニウム配線膜を形成するというメタル
プラグ技術が用いられている。この場合、絶縁膜上のタ
ングステンをマグネトロンエッチャー等のプラズマエッ
チング装置によりエッチバックして除去している。
2. Description of the Related Art Semiconductor devices are required to have higher integration and higher functionality, and the fine processing technology is becoming increasingly important. With such miniaturization of semiconductor devices,
The dimensions of the width of the wiring and the diameter of the contact holes, through holes, etc. are also reduced. In response to such miniaturization of wiring and the like, a metal plug technology that forms a through hole in an interlayer insulating film, fills the through hole with a metal such as tungsten, and then forms an upper aluminum wiring film. Is used. In this case, the tungsten on the insulating film is removed by etching back using a plasma etching apparatus such as a magnetron etcher.

【0003】図5は、半導体装置の製造工程で用いられ
るエッチング装置の要部構成図である。このエッチング
装置11は、反応室1と、この反応室1内に互いに対向
する状態で設けられた上部電極2および下部電極3と、
下部電極3の上面であるウェーハ載置面3aを底面とし
てその周囲に設けられたフォーカスリング34とを有す
る。下部電極3内には冷却ガス等の冷媒通路6が形成さ
れている。下部電極3のウェーハ載置面3a上に真空チ
ャック又は静電チャック(図示しない)等によりウェー
ハ5が吸着されて保持される。上部電極2には高周波電
源7が接続され、高周波を印加することにより、上部電
極2及び下部電極3間にプラズマを励起してプラズマ領
域10を形成する。反応室1には、プロセスガスを導入
するためのガス導入管8およびプロセスガスや反応生成
物を排出するための排気管9が接続される。
[0005] FIG. 5 is a configuration diagram of a main part of an etching apparatus used in a manufacturing process of a semiconductor device. The etching apparatus 11 includes: a reaction chamber 1; an upper electrode 2 and a lower electrode 3 provided in the reaction chamber 1 so as to face each other;
There is a focus ring 34 provided around the lower surface of the lower electrode 3 with the wafer mounting surface 3a serving as the upper surface as a bottom surface. A coolant passage 6 for cooling gas or the like is formed in the lower electrode 3. The wafer 5 is sucked and held on the wafer mounting surface 3a of the lower electrode 3 by a vacuum chuck or an electrostatic chuck (not shown). A high frequency power supply 7 is connected to the upper electrode 2, and by applying a high frequency, plasma is excited between the upper electrode 2 and the lower electrode 3 to form a plasma region 10. A gas introduction pipe 8 for introducing a process gas and an exhaust pipe 9 for discharging a process gas and a reaction product are connected to the reaction chamber 1.

【0004】このようなエッチング装置を用いてウェー
ハの表面をエッチングする場合には、まず下部電極3の
ウェーハ載置面3a上にウェーハ5を載置し、ウェーハ
5の側周をフォーカスリング34で囲む。その後、反応
室1内にプロセスガスを導入した状態で上部電極2に高
周波を印加し、これによって反応室1内にプロセスガス
のプラズマを発生させ、プラズマをウェーハ表面に供給
する。そして、このプラズマによって当該ウェーハの表
面をエッチングする。この際、ウェーハ5の側周を囲む
状態でフォーカスリング34が設けられていることによ
り、プラズマ領域が安定して形成されるとともに下部電
極3上に載置したウェーハ5表面にプラズマが均等に供
給され、エッチングにおけるウェーハ面内均一性が得ら
れる。従来このようなフォーカスリング34はアルミナ
または石英で作られていた。
When the surface of a wafer is etched by using such an etching apparatus, first, the wafer 5 is placed on the wafer placement surface 3a of the lower electrode 3, and the side circumference of the wafer 5 is focused by a focus ring 34. Surround. Thereafter, a high frequency is applied to the upper electrode 2 while the process gas is introduced into the reaction chamber 1, thereby generating a plasma of the process gas in the reaction chamber 1 and supplying the plasma to the wafer surface. Then, the surface of the wafer is etched by the plasma. At this time, since the focus ring 34 is provided so as to surround the side circumference of the wafer 5, the plasma region is formed stably and the plasma is uniformly supplied to the surface of the wafer 5 placed on the lower electrode 3. Thus, uniformity in the wafer surface in the etching can be obtained. Conventionally, such a focus ring 34 is made of alumina or quartz.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記エ
ッチング装置およびこれを用いたエッチング工程におい
ては、以下のような問題がある。すなわち、図5に示し
たように、上記構成のエッチング装置では、下部電極3
の側周にフォーカスリングを用いているが、このフォー
カスリング34の材質がアルミナの場合、エッチングに
よる反応生成物がこのフォーカスリング34の表面に付
着し、ウェーハの処理枚数を重ねることによってフォー
カスリング34の表面に上記反応生成物による堆積物が
構成されるようになる。ところが、エッチングの際に
は、プラズマから受ける直接的な熱や、上部電極2及び
反応室1の側壁からの輻射熱によって、フォーカスリン
グ34の表面温度が上昇する。
However, the above-described etching apparatus and the etching process using the same have the following problems. That is, as shown in FIG. 5, in the etching apparatus having the above configuration, the lower electrode 3
When the focus ring 34 is made of alumina, a reaction product by etching adheres to the surface of the focus ring 34, and the focus ring 34 is processed by stacking the number of processed wafers. Deposits are formed on the surface of the substrate by the reaction product. However, at the time of etching, the surface temperature of the focus ring 34 increases due to direct heat received from the plasma or radiant heat from the upper electrode 2 and the side wall of the reaction chamber 1.

【0006】このため、上記堆積物がフォーカスリング
34の表面から剥れやすくなり、エッチング途中に堆積
物がウェーハの表面に落下する場合がある。このような
場合には、この堆積物がエッチングのマスクになり、ウ
ェーハの表面にエッチング残りが生じる。
For this reason, the deposit tends to peel off from the surface of the focus ring 34, and the deposit may fall on the surface of the wafer during etching. In such a case, the deposit serves as an etching mask, and etching residue remains on the surface of the wafer.

【0007】また、フォーカスリング34の材質が石英
の場合、エッチングの際にフォーカスリング34にプラ
ズマが供給されるため、フォーカスリング34がエッチ
ングされて、O2(酸素)を発生する。メタルプラグ形
成プロセスにおけるスルーホール内に形成されたプラグ
はW(タングステン)で構成されるため、上記酸素が、
プラグのタングステンをエッチングする。これにより、
プラグロスが大きくなる。
When the material of the focus ring 34 is quartz, plasma is supplied to the focus ring 34 during etching, so that the focus ring 34 is etched to generate O 2 (oxygen). Since the plug formed in the through hole in the metal plug forming process is made of W (tungsten), the above oxygen is
Etch the tungsten of the plug. This allows
Plug loss increases.

【0008】この点についてさらに詳しく説明する。半
導体装置の高集積化の要求に伴う微細加工技術の進歩に
よって、配線の寸法及び、コンタクトホールなどのスル
ーホールの径の微細化が進み、上記スルーホール内には
タングステンのようにより低抵抗な導電性材料を用いた
プラグが形成されるようになっている。そして、上記エ
ッチング装置を用いてこのプラグを形成する場合には、
まず、図6(A)に示すように、基板21上に下層配線
22を形成し、その上に層間絶縁膜31を形成する。こ
の層間絶縁膜31に形成したスルーホール12内に埋め
込む状態で密着層13及びタングステン膜14を積層し
て、その後これらをエッチバックしている。そして、図
6(B)に示すように、スルーホール12内のみに密着
層13及びタングステン膜14を残し、これをプラグ1
4aとして形成している。
[0008] This point will be described in more detail. Advances in microfabrication technology accompanying the demand for higher integration of semiconductor devices have led to the miniaturization of wiring dimensions and the diameter of through holes such as contact holes, and the lower through holes in the above through holes have conductive properties such as tungsten. A plug using a conductive material is formed. And when this plug is formed using the above etching apparatus,
First, as shown in FIG. 6A, a lower wiring 22 is formed on a substrate 21, and an interlayer insulating film 31 is formed thereon. The adhesion layer 13 and the tungsten film 14 are laminated in a state of being buried in the through hole 12 formed in the interlayer insulating film 31, and thereafter, they are etched back. Then, as shown in FIG. 6B, the adhesion layer 13 and the tungsten film 14 are left only in the through hole 12, and this is
4a.

【0009】ところが、上述のように、上記エッチング
装置でフォーカスリング34の材質をアルミナとした場
合、図6(A)のように、タングステン膜のエッチバッ
ク途中でウェーハの表面に堆積物aが剥がれ落ちた場合
には、この堆積物aがマスクになる。この結果、エッチ
バック終了後に層間絶縁膜31上に上層配線(図示省
略)を形成した場合に、この上層配線間に図6(B)に
示すエッチング残りbが残存することになる。このエッ
チング残りbは、上層配線間をショートさせ、半導体製
品の歩留りを低下させる要因になる。これは、堆積物a
自体が層間絶縁膜31上に残った場合でも同様であり、
この堆積物aが上記上層配線間をショートさせる要因に
なる。
However, as described above, when the material of the focus ring 34 is alumina in the above etching apparatus, the deposit a is peeled off on the surface of the wafer during the etch back of the tungsten film as shown in FIG. When it falls, this deposit a becomes a mask. As a result, when an upper layer wiring (not shown) is formed on the interlayer insulating film 31 after the end of the etch back, an etching residue b shown in FIG. 6B remains between the upper layer wirings. This etching residue b causes a short circuit between the upper wirings, which causes a reduction in the yield of semiconductor products. This is the sediment a
The same applies to the case where the film itself remains on the interlayer insulating film 31,
The deposit a causes a short circuit between the upper wirings.

【0010】また、上記プラグの形成以外であっても、
例えば配線をパターニングする際のエッチングにおいて
上記堆積物aがウェーハ上に脱落した場合には、この堆
積物aが配線間をショートさせる要因になる。
In addition, other than the formation of the plug,
For example, if the deposit a drops on the wafer during etching when patterning the wiring, the deposit a causes a short circuit between the wirings.

【0011】また、上記エッチング装置でフォーカスリ
ング34の材質を石英とした場合、タングステン膜をエ
ッチバックする際は、エッチング中にフォーカスリング
34にプラズマが供給されるため、フォーカスリング3
4がエッチングされて、O2(酸素)を発生する。スル
ーホール内に形成されたプラグはW(タングステン)で
できているため、上記酸素が、プラグのタングステンを
エッチングする。このことにより、図6(B)に示すよ
うにプラグロスLが大きくなる。そして、後の工程で層
間絶縁膜31上に上層配線(図示省略)を形成した場合
に、スルーホールにおいて上層配線のカバレッジが悪化
する。この上層配線のカバレッジ悪化は、半導体製品の
品質を低下させる要因になる。また、程度が悪ければオ
ープンの要因となり、半導体製品の歩留りを低下させる
要因になる。
When the focus ring 34 is made of quartz in the above etching apparatus, plasma is supplied to the focus ring 34 during etching when etching back the tungsten film.
4 is etched to generate O 2 (oxygen). Since the plug formed in the through hole is made of W (tungsten), the oxygen etches the tungsten of the plug. As a result, the plug loss L increases as shown in FIG. Then, when an upper layer wiring (not shown) is formed on the interlayer insulating film 31 in a later step, the coverage of the upper layer wiring in the through hole deteriorates. The deterioration of the coverage of the upper wiring becomes a factor for lowering the quality of the semiconductor product. On the other hand, if the degree is poor, it will be an open factor, which will reduce the yield of semiconductor products.

【0012】本発明は、上記従来技術を考慮したもので
あって、エッチングによる反応生成物の堆積物がフォー
カスリングに形成されることを防止でき、かつプラグロ
スを低減できるエッチング装置及びこれを用いた半導体
装置の製造方法を提供することを目的とする。
The present invention has been made in consideration of the above-mentioned conventional technique, and uses an etching apparatus capable of preventing a deposit of a reaction product by etching from being formed on a focus ring and reducing plug loss, and an apparatus using the same. It is an object to provide a method for manufacturing a semiconductor device.

【0013】[0013]

【課題を解決するための手段】前記目的を達成するた
め、本発明では、対向配置した上部電極および下部電極
を備え、該下部電極上にエッチング対象物を載置すると
ともに、エッチング領域を囲むフォーカスリングを備え
たエッチング装置において、前記フォーカスリングはS
iCからなることを特徴とするエッチング装置を提供す
る。
In order to achieve the above-mentioned object, according to the present invention, there is provided an upper electrode and a lower electrode which are arranged to face each other, an object to be etched is placed on the lower electrode, and a focus which surrounds the etching region is provided. In an etching apparatus provided with a ring, the focus ring is S
An etching apparatus characterized by comprising iC is provided.

【0014】この構成によれば、エッチングの途中でフ
ォーカスリングの表面に反応生成物が付着して堆積して
も、SiCからなるフォーカスリング自体がエッチング
されるので、このとき同時に堆積物が剥がされ排気され
る。したがって、この堆積物がウェーハ表面に落下して
エッチング残りを生じさせることがなくなる。
According to this structure, even if a reaction product adheres and deposits on the surface of the focus ring during the etching, the focus ring itself made of SiC is etched. At this time, the deposit is simultaneously peeled off. Exhausted. Therefore, the deposit does not fall on the wafer surface to cause etching residue.

【0015】また、SiCのフォーカスリング自体がエ
ッチングされる際、酸素が発生しないため、メタルプラ
グ形成プロセスにおいて、プラグを形成するタングステ
ン等のメタルをエッチングしない。したがって、プラグ
ロスが小さくなり、上層配線のカバレッジが向上し、配
線構造の信頼性が高められる。
Further, since oxygen is not generated when the SiC focus ring itself is etched, a metal such as tungsten for forming a plug is not etched in the metal plug forming process. Therefore, the plug loss is reduced, the coverage of the upper layer wiring is improved, and the reliability of the wiring structure is improved.

【0016】好ましい構成例では、前記上部電極および
下部電極間にプラズマを発生させてエッチング領域を形
成することを特徴としている。
In a preferred configuration example, plasma is generated between the upper electrode and the lower electrode to form an etching region.

【0017】この構成によれば、特にプラズマエッチン
グ装置において、フォーカスリングをSiCで構成する
ことによって、反応生成物の堆積物付着を防止し、また
酸素発生によるプラグのエッチングを防止するという作
用効果が顕著に得られる。
According to this configuration, particularly in a plasma etching apparatus, by forming the focus ring with SiC, it is possible to prevent the deposit of reaction products from adhering and to prevent the plug from being etched due to the generation of oxygen. Remarkably obtained.

【0018】本発明ではさらに半導体装置の製造方法と
して、上部電極に対向する下部電極上に、エッチングす
べき薄膜が形成された半導体ウェーハを載置し、この下
部電極の半導体ウェーハ載置部周囲にフォーカスリング
を設けたエッチング装置を用いて前記半導体ウェーハ上
に形成された薄膜をエッチングする工程を含む半導体装
置の製造方法において、前記エッチング装置は、SiC
からなるフォーカスリングを備えたことを特徴とするエ
ッチング装置を用いた半導体装置の製造方法を提供す
る。
According to the present invention, as a method of manufacturing a semiconductor device, a semiconductor wafer having a thin film to be etched is mounted on a lower electrode opposed to an upper electrode, and the semiconductor wafer is placed around the semiconductor wafer mounting portion of the lower electrode. A method of manufacturing a semiconductor device, comprising: etching a thin film formed on a semiconductor wafer using an etching device provided with a focus ring.
A method for manufacturing a semiconductor device using an etching apparatus, comprising: a focus ring comprising:

【0019】この構成によれば、半導体製造プロセスで
のエッチング工程において、前述の本発明のエッチング
装置を用いた場合の作用効果が得られる。すなわち、エ
ッチングの途中でフォーカスリングの表面に反応生成物
が付着して堆積しても、SiCからなるフォーカスリン
グ自体がエッチングされるので、このとき同時に堆積物
が剥がされ排気される。したがって、この堆積物がウェ
ーハ表面に落下してエッチング残りを生じさせることが
なくなる。
According to this configuration, in the etching step in the semiconductor manufacturing process, the operation and effect when the above-described etching apparatus of the present invention is used can be obtained. That is, even if a reaction product adheres and deposits on the surface of the focus ring during the etching, the focus ring itself made of SiC is etched, and at this time, the deposit is peeled off and exhausted at the same time. Therefore, the deposit does not fall on the wafer surface to cause etching residue.

【0020】また、SiCのフォーカスリング自体がエ
ッチングされる際、酸素が発生しないため、メタルプラ
グ形成プロセスにおいて、プラグを形成するタングステ
ン等のメタルをエッチングしない。したがって、プラグ
ロスが小さくなり、上層配線のカバレッジが向上し、配
線構造の信頼性が高められる。
Further, since oxygen is not generated when the SiC focus ring itself is etched, a metal such as tungsten for forming a plug is not etched in a metal plug forming process. Therefore, the plug loss is reduced, the coverage of the upper layer wiring is improved, and the reliability of the wiring structure is improved.

【0021】好ましい構成例では、前記半導体ウェーハ
上に前記エッチングすべき薄膜を形成するプロセスは、
前記半導体ウェーハ上に下層導電層を形成するステップ
と、この下層導電層上に層間絶縁膜を形成するステップ
と、この層間絶縁膜に接続孔を形成するステップと、こ
の接続孔内面を覆って前記層間絶縁膜上に密着層を形成
するステップと、この密着層上にメタル層を形成して前
記接続孔を埋めるステップとからなり、前記エッチング
装置を用いて前記メタル層および密着層をエッチバック
するステップと、このエッチバックプロセスにより接続
孔内にメタルプラグを形成するステップと、このメタル
プラグを覆って上層配線を形成するステップとを含むこ
とを特徴としている。
In a preferred configuration example, the process of forming the thin film to be etched on the semiconductor wafer includes:
Forming a lower conductive layer on the semiconductor wafer; forming an interlayer insulating film on the lower conductive layer; forming a connection hole in the interlayer insulating film; and covering the inner surface of the connection hole. Forming an adhesion layer on the interlayer insulation film and forming a metal layer on the adhesion layer to fill the connection holes, and etching back the metal layer and the adhesion layer using the etching apparatus. And a step of forming a metal plug in the connection hole by the etch back process, and a step of forming an upper layer wiring covering the metal plug.

【0022】この構成によれば、層間絶縁膜の接続孔に
メタルを埋設してメタルプラグを形成する半導体装置の
製造プロセスにおいて、フォーカスリング上に付着した
エッチングの反応生成物の堆積物はフォーカスリングと
ともにエッチングされて排気されるため、この堆積物が
ウェーハ表面に落下付着してメタル層のエッチング残り
が生じることがなくなり、配線間のショートがなくなっ
て信頼性の高いメタルプラグ構造が得られる。また、S
iCのフォーカスリング自体がエッチングされる際、酸
素が発生しないため、プラグを形成するタングステン等
のメタルをエッチングしない。したがって、プラグロス
が小さくなり、上層配線のカバレッジが向上し、配線構
造の信頼性が高められる。
According to this structure, in the manufacturing process of a semiconductor device in which a metal plug is formed by burying a metal in a connection hole of an interlayer insulating film, a deposit of an etching reaction product attached on the focus ring is removed from the focus ring. In addition, since the deposit is dropped and adhered to the wafer surface, the metal layer is not left unetched, so that a short circuit between wirings is eliminated, and a highly reliable metal plug structure can be obtained. Also, S
Since oxygen is not generated when the iC focus ring itself is etched, a metal such as tungsten forming a plug is not etched. Therefore, the plug loss is reduced, the coverage of the upper layer wiring is improved, and the reliability of the wiring structure is improved.

【0023】[0023]

【発明の実施の形態】図1は、本発明の実施の形態に係
るエッチング装置の要部構成図である。このエッチング
装置は平行平板型のエッチング装置であり、前述の図5
のエッチング装置と比べ、フォーカスリングの材質が異
なり、その他の構成は実質上図5の構成と同様である。
すなわち、このエッチング装置11は、反応室1と、こ
の反応室1内に互いに対向する状態で設けられた上部電
極2および下部電極3と、下部電極3の上面であるウェ
ーハ載置面3aを底面としてその周囲に設けられたフォ
ーカスリング4とを有する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a configuration diagram of a main part of an etching apparatus according to an embodiment of the present invention. This etching apparatus is a parallel plate type etching apparatus, and is described in FIG.
The material of the focus ring is different from that of the above etching apparatus, and the other configuration is substantially the same as the configuration of FIG.
That is, the etching apparatus 11 includes a reaction chamber 1, an upper electrode 2 and a lower electrode 3 provided in the reaction chamber 1 so as to face each other, and a wafer mounting surface 3 a which is the upper surface of the lower electrode 3. And a focus ring 4 provided therearound.

【0024】下部電極3内には冷却ガス等の冷媒通路6
が形成されている。下部電極3のウェーハ載置面3a上
に真空チャック又は静電チャック(図示しない)等によ
りウェーハ5が吸着されて保持される。上部電極2には
高周波電源7が接続され、高周波を印加することによ
り、上部電極2及び下部電極3間にプラズマを励起して
プラズマ領域10を形成する。反応室1には、プロセス
ガスを導入するためのガス導入間8およびプロセスガス
や反応生成物を排出するための排気管9が接続される。
In the lower electrode 3, a coolant passage 6 for cooling gas or the like is provided.
Are formed. The wafer 5 is sucked and held on the wafer mounting surface 3a of the lower electrode 3 by a vacuum chuck or an electrostatic chuck (not shown). A high frequency power supply 7 is connected to the upper electrode 2, and by applying a high frequency, plasma is excited between the upper electrode 2 and the lower electrode 3 to form a plasma region 10. The reaction chamber 1 is connected to a gas inlet 8 for introducing a process gas and an exhaust pipe 9 for discharging a process gas and a reaction product.

【0025】この反応室1は、ロードロック室(図示し
ない)に接続され、このロードロック室から反応室1内
に真空状態を保持したままウェーハが搬入される。この
ようなロードロック室は、この反応室以外にも複数の反
応室に接続されて全体としてマルチチャンバ型のエッチ
ング装置として構成されていてもよく、またウェーハを
待機させるカセット室に接続されていてもよい。
The reaction chamber 1 is connected to a load lock chamber (not shown), and a wafer is loaded from the load lock chamber into the reaction chamber 1 while maintaining a vacuum state. Such a load lock chamber may be connected to a plurality of reaction chambers in addition to the reaction chamber and configured as a multi-chamber type etching apparatus as a whole, or may be connected to a cassette chamber for holding a wafer. Is also good.

【0026】本実施形態のエッチング装置では、フォー
カスリング4の材質はSiCで構成されている。上記構
成のエッチング装置において、排気管9からの排気によ
って、反応室1内を所定の減圧状態にし、ガス導入管8
からプロセスガスを導入して上部電極2に高周波電源7
から高周波を印加することにより、反応室1内でプロセ
スガスのプラズマが発生する。この際、フォーカスリン
グ4により上下の電極2、3間にプラズマ領域10が安
定して形成されるとともに、下部電極3上に載置したウ
ェーハ5にプラズマが均等に供給され、このプラズマに
よってウェーハ5の表面がエッチングされる。そして同
時に、SiCからなるフォーカスリング4の表面がエッ
チングされる。このため、エッチングの途中でフォーカ
スリングに反応生成物の堆積物が表面に付着しても、フ
ォーカスリング自体がエッチングされるので、この時、
同時に堆積物が剥がされ排気される。
In the etching apparatus of this embodiment, the material of the focus ring 4 is made of SiC. In the etching apparatus having the above configuration, the inside of the reaction chamber 1 is brought into a predetermined reduced pressure state by the exhaust from the exhaust pipe 9,
A process gas is introduced from the
, A plasma of the process gas is generated in the reaction chamber 1. At this time, the plasma region 10 is stably formed between the upper and lower electrodes 2 and 3 by the focus ring 4, and the plasma is uniformly supplied to the wafer 5 placed on the lower electrode 3. Is etched. At the same time, the surface of the focus ring 4 made of SiC is etched. For this reason, even if the deposit of the reaction product adheres to the surface of the focus ring during the etching, the focus ring itself is etched.
At the same time, the deposit is peeled off and exhausted.

【0027】また、フォーカスリング自体がエッチング
される際、酸素を発生させないためプラグを形成するタ
ングステンをエッチングしない。従って、エッチングに
よる反応生成物の堆積物がフォーカスリングに形成され
ることがなく、かつプラグを形成するタングステンをエ
ッチングすることはない。
When the focus ring itself is etched, oxygen is not generated, so that tungsten forming a plug is not etched. Therefore, a deposit of a reaction product by the etching is not formed on the focus ring, and the tungsten forming the plug is not etched.

【0028】このようなSiCからなるフォーカスリン
グを備えたエッチング装置の適用例についてさらに説明
する。図2および図3は、本発明のエッチング装置をタ
ングステンからなるプラグの形成方法に適用した実施の
形態を説明するための断面工程図であり、図4はそのフ
ローチャートである。以下これらの図と共に上記図1を
用いて、上記エッチング装置を用いたタングステンから
なるプラグの形成方法を説明する。
An application example of the etching apparatus provided with such a focus ring made of SiC will be further described. 2 and 3 are sectional process diagrams for explaining an embodiment in which the etching apparatus of the present invention is applied to a method for forming a plug made of tungsten, and FIG. 4 is a flowchart thereof. A method of forming a plug made of tungsten using the above etching apparatus will be described below with reference to FIGS.

【0029】まず、図2(A)に示すように、基板21
の上部にポリシリコンからなる下層配線22を形成する
(ステップS1)。この下層配線22の形成は、CVD
(Chemical Vapor Deposition)法によって形成したポ
リシリコン膜をパターニングすることによって行う。次
に、下層配線22を覆う状態で基板21上に層間絶縁膜
31を形成する(ステップS2)。この層間絶縁膜31
は、例えばCVD法によって形成したBPSG(Boron-
doped Phospho-Silicate Glass)膜またはPSG(Phos
pho-Silicate Glass)膜で構成される。その後、層間絶
縁膜31をパターニングすることによって、この層間絶
縁膜31に下層配線22に達するスルーホール12を形
成する(ステップS3)。
First, as shown in FIG.
A lower wiring 22 made of polysilicon is formed on the upper surface (Step S1). The lower wiring 22 is formed by CVD
This is performed by patterning a polysilicon film formed by a (Chemical Vapor Deposition) method. Next, an interlayer insulating film 31 is formed on the substrate 21 so as to cover the lower layer wiring 22 (Step S2). This interlayer insulating film 31
Is a BPSG (Boron-
doped Phospho-Silicate Glass) film or PSG (Phos
pho-Silicate Glass) film. Thereafter, by patterning the interlayer insulating film 31, a through hole 12 reaching the lower wiring 22 is formed in the interlayer insulating film 31 (Step S3).

【0030】ついで、図2(B)に示すように、スルー
ホール12の内壁を覆う状態で、層間絶縁膜31上にチ
タンからなる密着層13をスパッタ法により形成する
(ステップS4)。その後、スルーホール12の深さを
越える膜厚で、密着層13上にタングステン膜14を形
成する(ステップS5)。これによって、スルーホール
12内をタングステン膜14で完全に埋め込む。
Then, as shown in FIG. 2B, an adhesion layer 13 made of titanium is formed on the interlayer insulating film 31 by a sputtering method so as to cover the inner wall of the through hole 12 (step S4). Thereafter, a tungsten film 14 is formed on the adhesion layer 13 with a thickness exceeding the depth of the through hole 12 (Step S5). As a result, the inside of the through hole 12 is completely filled with the tungsten film 14.

【0031】以上の後、図2(C)に示すように、スル
ーホール12の内部のみにタングステン膜14および密
着層13を残すようにその表面上からエッチバックし、
層間絶縁膜31上のタングステン膜14および密着層1
3を除去する(ステップS6)。
After the above, as shown in FIG. 2C, the surface of the through hole 12 is etched back so that the tungsten film 14 and the adhesion layer 13 are left only inside the through hole 12,
Tungsten film 14 and adhesion layer 1 on interlayer insulating film 31
3 is removed (step S6).

【0032】このエッチバックの際、上記図1を用いて
説明したエッチング装置を用い、下部電極3の載置面3
a上に基板21(すなわちウェーハ5)を載置し、排気
管9からの排気によって反応室1内を所定の圧力にまで
減圧した後、ガス導入管8からプロセスガスを所定の流
量で導入した状態で上部電極2に高周波電源7から高周
波を印加する。これによって、反応室1内でプロセスガ
スのプラズマを発生させて、フォーカスリング4で囲ま
れたウェーハ5の表面にこのプラズマを供給し、これに
よってウェーハ5をその表面側からエッチングする。
At the time of this etch-back, the etching surface described with reference to FIG.
The substrate 21 (that is, the wafer 5) is placed on the substrate a, and the pressure in the reaction chamber 1 is reduced to a predetermined pressure by exhaustion from the exhaust pipe 9, and then a process gas is introduced at a predetermined flow rate from the gas introduction pipe 8. In this state, a high frequency is applied to the upper electrode 2 from the high frequency power supply 7. As a result, plasma of the process gas is generated in the reaction chamber 1 and supplied to the surface of the wafer 5 surrounded by the focus ring 4, thereby etching the wafer 5 from the surface side.

【0033】タングステン膜14および密着層13のエ
ッチング条件の一例を以下に示す。 タングステン膜14の初期のエッチング条件(第1ステップ) プロセスガスおよび流量 :6フッ化硫黄(SF6)=110sccm アルゴン(Ar) =90sccm エッチング雰囲気内圧力 :37.3Pa 高周波(13.56MHz)印加電力:600W エッチング時間 :35秒 タングステン膜14のエッチング条件(第2ステップ) プロセスガスおよび流量 :6フッ化硫黄(SF6)=80sccm アルゴン(Ar) =40sccm エッチング雰囲気内圧力 :28.0Pa 高周波(13.56MHz)印加電力:300W エッチング時間 :終点検出まで タングステン膜14のオーバーエッチング条件(第3ステップ) プロセスガスおよび流量 :6フッ化硫黄(SF6)=80sccm アルゴン(Ar) =40sccm エッチング雰囲気内圧力 :28.0Pa 高周波(13.56MHz)印加電力:300W エッチング時間 :30秒 密着層13のエッチング条件(第4ステップ) プロセスガスおよび流量 :塩素(Cl2)=20sccm 窒素(N2)=200sccm エッチング雰囲気内圧力 :5.3Pa 高周波(13.56MHz)印加電力:550W エッチング時間 :70秒 ただし、上記sccmは、standard cubic centimeter/
minutesである。
An example of the etching conditions for the tungsten film 14 and the adhesion layer 13 will be described below. Initial etching conditions for tungsten film 14 (first step) Process gas and flow rate: sulfur hexafluoride (SF 6 ) = 110 sccm Argon (Ar) = 90 sccm Pressure in etching atmosphere: 37.3 Pa High frequency (13.56 MHz) applied power : 600 W Etching time: 35 seconds Etching conditions for tungsten film 14 (second step) Process gas and flow rate: Sulfur hexafluoride (SF 6 ) = 80 sccm Argon (Ar) = 40 sccm Pressure in etching atmosphere: 28.0 Pa High frequency (13) .56 MHz) Applied power: 300 W Etching time: until end point detection Over-etching condition of tungsten film 14 (third step) Process gas and flow rate: sulfur hexafluoride (SF 6 ) = 80 sccm Argon (Ar) = 40 sccm Pressure in etching atmosphere : 28.0P RF (13.56 MHz) power applied: 300 W Etching time: etching conditions for 30 seconds adhesion layer 13 (fourth step) process gas and flow rate: Chlorine (Cl 2) = 20 sccm nitrogen (N 2) = 200 sccm etching atmosphere pressure within: 5.3 Pa High frequency (13.56 MHz) applied power: 550 W Etching time: 70 seconds However, the above sccm is a standard cubic centimeter /
minutes.

【0034】以上のようにして、スルーホール12内に
のみ密着層13及びタングステン膜14を残すことによ
って、このスルーホール12内に密着層13を介してタ
ングステンからなるメタルプラグ14aを形成する(ス
テップS7)。
As described above, by leaving the adhesion layer 13 and the tungsten film 14 only in the through hole 12, a metal plug 14a made of tungsten is formed in the through hole 12 via the adhesion layer 13 (step). S7).

【0035】その後、図3に示すように、スパッタ法に
よって層間絶縁膜31上にプラグ14aを覆う状態でア
ルミニウム膜15を形成し、このアルミニウム膜15を
パターニングし、アルミニウムからなる上層配線15a
を形成する(ステップS8)。これによって、プラグ1
4aに接続された上層配線15aを層間絶縁膜11上に
形成して半導体装置を完成させる。
Thereafter, as shown in FIG. 3, an aluminum film 15 is formed on the interlayer insulating film 31 by sputtering so as to cover the plug 14a, and the aluminum film 15 is patterned to form an upper wiring 15a made of aluminum.
Is formed (step S8). This allows plug 1
An upper wiring 15a connected to 4a is formed on interlayer insulating film 11 to complete a semiconductor device.

【0036】上記方法では、タングステン膜14のエッ
チバックが行われ、このエッチバックの際同時に、フォ
ーカスリングの表面がエッチングされる。このため、エ
ッチングの途中にフォーカスリングに反応生成物の堆積
物が表面に付着しても、フォーカスリング自体がエッチ
ングされるので、この時、同時に堆積物が剥がされ排気
される。このため、反応生成物が層間絶縁膜31上に残
ることを防止する。この結果、層間絶縁膜31上に形成
した上層配線15a間がショートすることを防止し、半
導体製品の歩留りの向上を図ることが可能になる。
In the above method, the tungsten film 14 is etched back, and at the same time as this etch back, the surface of the focus ring is etched. For this reason, even if a deposit of a reaction product adheres to the surface of the focus ring during the etching, the focus ring itself is etched. At this time, the deposit is simultaneously peeled off and exhausted. Therefore, the reaction product is prevented from remaining on the interlayer insulating film 31. As a result, a short circuit between the upper wirings 15a formed on the interlayer insulating film 31 can be prevented, and the yield of semiconductor products can be improved.

【0037】また、フォーカスリング自体がエッチング
される際、酸素を発生させないためプラグを形成するタ
ングステンをエッチングしない。従って、エッチングに
よる反応生成物の堆積物がフォーカスリングに形成され
ることはなく、かつプラグを形成するタングステンをエ
ッチングすることはない。このためプラグロスが小さく
なり、後の工程で層間絶縁膜31上に上層配線15aを
形成した際、スルーホールにおいて上層配線のカバレッ
ジが良好となり、半導体製品の品質の向上を図ることが
可能となる。
When the focus ring itself is etched, oxygen is not generated, so that tungsten forming a plug is not etched. Therefore, a deposit of a reaction product by etching is not formed on the focus ring, and tungsten forming the plug is not etched. For this reason, the plug loss is reduced, and when the upper wiring 15a is formed on the interlayer insulating film 31 in a later step, the coverage of the upper wiring in the through hole is improved, and the quality of the semiconductor product can be improved.

【0038】本発明のエッチング装置は、下部電極のウ
ェーハ載置面を底面としてその側周にフォーカスリング
を有するエッチング装置であれば、本実施形態で説明し
た平行平板のものに限定することはなく、例えばマグネ
トロン、ECR、誘導放電またはヘリコン波をプラズマ
源とするその他のエッチング装置に適用可能であり同様
の効果を得ることができる。
The etching apparatus of the present invention is not limited to the parallel plate type described in the present embodiment as long as the etching apparatus has a wafer mounting surface of a lower electrode as a bottom surface and a focus ring on a side periphery thereof. For example, the present invention is applicable to other etching apparatuses using a magnetron, an ECR, an induction discharge, or a helicon wave as a plasma source, and similar effects can be obtained.

【0039】また、上記実施形態においては、タングス
テンプラグの形成におけるタングステン膜のエッチバッ
クの際、上記エッチング装置を用いた場合のエッチング
方法を説明した。しかし、本発明のエッチング装置が用
いられる半導体装置の製造方法は、これに限定されるも
のではなく、配線形成やスルーホール形成のためのパタ
ーニング等におけるその他のエッチングにも適用され、
同様の効果を得ることが可能である。
Further, in the above-described embodiment, the etching method in the case where the above-described etching apparatus is used at the time of etching back the tungsten film in forming the tungsten plug has been described. However, the method of manufacturing a semiconductor device using the etching apparatus of the present invention is not limited to this, and is also applicable to other etching in patterning for wiring formation and through hole formation, and the like.
A similar effect can be obtained.

【0040】[0040]

【発明の効果】以上説明したように、本発明において
は、SiCからなるフォーカスリングを用いるため、エ
ッチングの途中でフォーカスリングの表面に反応生成物
が付着して堆積しても、SiCからなるフォーカスリン
グ自体がエッチングされるので、このとき同時に堆積物
が剥がされ排気される。したがって、この堆積物がウェ
ーハ表面に落下してエッチング残りを生じさせることが
なくなる。これにより、エチング残りに起因する配線間
のショートが防止され、微細パターンにおける配線構造
の信頼性が高まり歩留りが向上する。
As described above, in the present invention, since a focus ring made of SiC is used, even if a reaction product adheres and deposits on the surface of the focus ring during etching, the focus ring made of SiC is used. Since the ring itself is etched, the deposit is simultaneously peeled off and evacuated at this time. Therefore, the deposit does not fall on the wafer surface to cause etching residue. As a result, a short circuit between the wirings due to the remaining etching is prevented, the reliability of the wiring structure in the fine pattern is increased, and the yield is improved.

【0041】また、SiCのフォーカスリング自体がエ
ッチングされる際、酸素が発生しないため、メタルプラ
グ形成プロセスにおいて、プラグを形成するタングステ
ン等のメタルをエッチングしない。したがって、プラグ
ロスが小さくなり、上層配線のカバレッジが向上し、配
線構造の信頼性が高められる。
Since oxygen is not generated when the SiC focus ring itself is etched, a metal such as tungsten which forms a plug is not etched in the metal plug forming process. Therefore, the plug loss is reduced, the coverage of the upper layer wiring is improved, and the reliability of the wiring structure is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態に係るエッチング装置の
要部構成図。
FIG. 1 is a main part configuration diagram of an etching apparatus according to an embodiment of the present invention.

【図2】 (A)(B)(C)はそれぞれ本発明のエッ
チング装置を用いた半導体装置の製造方法の工程を順番
に示すウェーハの要部断面図。
FIGS. 2A, 2B, and 2C are cross-sectional views of a main part of a wafer, showing in order the steps of a method for manufacturing a semiconductor device using the etching apparatus of the present invention.

【図3】 図2の工程に続く工程を示すウェーハの要部
断面図。
FIG. 3 is an essential part cross sectional view of the wafer showing a step that follows the step of FIG. 2;

【図4】 図2および図3の半導体装置の製造方法のフ
ローチャート。
FIG. 4 is a flowchart of a method for manufacturing the semiconductor device of FIGS. 2 and 3;

【図5】 エッチング装置の要部構成図。FIG. 5 is a configuration diagram of a main part of the etching apparatus.

【図6】 従来のメタルプラグ形成プロセスの問題点の
説明図。
FIG. 6 is an explanatory view of a problem of a conventional metal plug forming process.

【符号の説明】[Explanation of symbols]

1:反応室、2:上部電極、3:下部電極、4:フォー
カスリング、5:ウェーハ、6:冷媒通路、7:高周波
電源、8:ガス導入管、9:排気管、10:プラズマ領
域、11:エッチング装置、12:スルーホール、13
密着層、14:タングステン膜、15:アルミニウム
膜、21:基板、22:下層配線、31:層間絶縁膜。
1: reaction chamber, 2: upper electrode, 3: lower electrode, 4: focus ring, 5: wafer, 6: refrigerant passage, 7: high frequency power supply, 8: gas introduction pipe, 9: exhaust pipe, 10: plasma area, 11: etching apparatus, 12: through hole, 13
Adhesion layer, 14: tungsten film, 15: aluminum film, 21: substrate, 22: lower wiring, 31: interlayer insulating film.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】対向配置した上部電極および下部電極を備
え、 該下部電極上にエッチング対象物を載置するとともに、
エッチング領域を囲むフォーカスリングを備えたエッチ
ング装置において、 前記フォーカスリングはSiCからなることを特徴とす
るエッチング装置。
An upper electrode and a lower electrode which are opposed to each other, and an object to be etched is placed on the lower electrode;
An etching apparatus provided with a focus ring surrounding an etching region, wherein the focus ring is made of SiC.
【請求項2】前記上部電極および下部電極間にプラズマ
を発生させてエッチング領域を形成することを特徴とす
る請求項1に記載のエッチング装置。
2. The etching apparatus according to claim 1, wherein plasma is generated between the upper electrode and the lower electrode to form an etching region.
【請求項3】上部電極に対向する下部電極上に、エッチ
ングすべき薄膜が形成された半導体ウェーハを載置し、 この下部電極の半導体ウェーハ載置部周囲にフォーカス
リングを設けたエッチング装置を用いて前記半導体ウェ
ーハ上に形成された薄膜をエッチングする工程を含む半
導体装置の製造方法において、 前記エッチング装置は、SiCからなるフォーカスリン
グを備えたことを特徴とするエッチング装置を用いた半
導体装置の製造方法。
3. A semiconductor wafer on which a thin film to be etched is formed is mounted on a lower electrode opposed to an upper electrode, and an etching apparatus is used in which a focus ring is provided around a semiconductor wafer mounting portion of the lower electrode. A method for manufacturing a semiconductor device, comprising: a step of etching a thin film formed on a semiconductor wafer by using the etching apparatus. Method.
【請求項4】前記半導体ウェーハ上に前記エッチングす
べき薄膜を形成するプロセスは、 前記半導体ウェーハ上に下層導電層を形成するステップ
と、 この下層導電層上に層間絶縁膜を形成するステップと、 この層間絶縁膜に接続孔を形成するステップと、 この接続孔内面を覆って前記層間絶縁膜上に密着層を形
成するステップと、 この密着層上にメタル層を形成して前記接続孔を埋める
ステップとからなり、 前記エッチング装置を用いて前記メタル層および密着層
をエッチバックするステップと、 このエッチバックプロセスにより接続孔内にメタルプラ
グを形成するステップと、 このメタルプラグを覆って上層配線を形成するステップ
とを含むことを特徴とする請求項3に記載のエッチング
装置を用いた半導体装置の製造方法。
4. A process for forming the thin film to be etched on the semiconductor wafer, comprising: forming a lower conductive layer on the semiconductor wafer; forming an interlayer insulating film on the lower conductive layer; Forming a connection hole in the interlayer insulating film; forming an adhesion layer on the interlayer insulation film so as to cover the inner surface of the connection hole; and forming a metal layer on the adhesion layer to fill the connection hole. Etching back the metal layer and the adhesion layer using the etching apparatus; forming a metal plug in the connection hole by the etch-back process; and forming an upper wiring covering the metal plug. Forming a semiconductor device using the etching apparatus according to claim 3.
JP10317594A 1998-11-09 1998-11-09 Etching apparatus and manufacture of semiconductor device utilizing the same Pending JP2000150471A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10317594A JP2000150471A (en) 1998-11-09 1998-11-09 Etching apparatus and manufacture of semiconductor device utilizing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10317594A JP2000150471A (en) 1998-11-09 1998-11-09 Etching apparatus and manufacture of semiconductor device utilizing the same

Publications (1)

Publication Number Publication Date
JP2000150471A true JP2000150471A (en) 2000-05-30

Family

ID=18089971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10317594A Pending JP2000150471A (en) 1998-11-09 1998-11-09 Etching apparatus and manufacture of semiconductor device utilizing the same

Country Status (1)

Country Link
JP (1) JP2000150471A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100375261C (en) * 2003-04-24 2008-03-12 东京毅力科创株式会社 Plasma treatment appts. focusing ring and base
JP2011018894A (en) * 2009-06-12 2011-01-27 Tokyo Electron Ltd Method for reusing consumable part used for plasma processing apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100375261C (en) * 2003-04-24 2008-03-12 东京毅力科创株式会社 Plasma treatment appts. focusing ring and base
JP2011018894A (en) * 2009-06-12 2011-01-27 Tokyo Electron Ltd Method for reusing consumable part used for plasma processing apparatus

Similar Documents

Publication Publication Date Title
JP3942672B2 (en) Substrate processing method and substrate processing apparatus
KR100462097B1 (en) A method of forming a titanium nitride film and the product prepared by said method
US20070000870A1 (en) Plasma processing method
JPH08264530A (en) Method and system for fabricating semiconductor device
JP4451934B2 (en) Method and integrated circuit for etching a conductive layer
KR100838502B1 (en) Method of producing semiconductor device
JP2006156486A (en) Substrate processing method and method of manufacturing semiconductor device
JP2004363558A (en) Manufacturing method of semiconductor device, and cleaning method of plasma etching device
US5462890A (en) Method for making a tungsten plug of a semiconductor device
JP2891952B2 (en) Method for manufacturing semiconductor device
JPH11330047A (en) Etching apparatus and method thereof
JP2882339B2 (en) Etching method in tungsten CVD reaction chamber
JP3362093B2 (en) How to remove etching damage
JP2000058643A (en) Formation method for plug
JP2000150471A (en) Etching apparatus and manufacture of semiconductor device utilizing the same
JP2000150481A (en) Etching device and manufacture of semiconductor device using the same
JP4308018B2 (en) Etching method
JP4260352B2 (en) Manufacturing method of semiconductor device
JP3722772B2 (en) Manufacturing method of semiconductor device
KR100497200B1 (en) Method of sputter etching and metal plug of semiconductor device formed by using the same
JP2001023922A (en) Manufacture of semiconductor device
JP2000299376A (en) Semiconductor device and manufacturing method
JPH11297678A (en) Manufacturing semiconductor device
JPH11204457A (en) Method for forming cvd-ti film
JP2000156369A (en) Apparatus and method for etching