JP2000150481A - Etching device and manufacture of semiconductor device using the same - Google Patents

Etching device and manufacture of semiconductor device using the same

Info

Publication number
JP2000150481A
JP2000150481A JP10322570A JP32257098A JP2000150481A JP 2000150481 A JP2000150481 A JP 2000150481A JP 10322570 A JP10322570 A JP 10322570A JP 32257098 A JP32257098 A JP 32257098A JP 2000150481 A JP2000150481 A JP 2000150481A
Authority
JP
Japan
Prior art keywords
etching
reaction chamber
etching apparatus
forming
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10322570A
Other languages
Japanese (ja)
Inventor
Yasutoshi Noda
泰利 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10322570A priority Critical patent/JP2000150481A/en
Publication of JP2000150481A publication Critical patent/JP2000150481A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an etching device which can prevent reaction products of etching from being deposited on the sidewall of a reaction chamber. SOLUTION: An etching device 11 with a reaction chamber 1 in which an etching object 5 is housed has a heating means 30 by which the sidewall 32 of the reaction chamber 1 is heated. The sidewall of the reaction chamber 1 is heated to a temperature not lower than the highest boiling point of reaction products. As an etching treatment is practiced while the sidewall is heated, the reaction products of etching do not adhere to the sidewall of the reaction chamber and the deposition of the reaction products can be avoided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、エッチング装置お
よびこれを用いた半導体装置の製造方法に関する。より
詳しくは、エッチング対象物を反応室内に収容してエッ
チング処理を施すエッチング装置およびこれを用いた半
導体装置の製造方法に関するものである。
The present invention relates to an etching apparatus and a method for manufacturing a semiconductor device using the same. More specifically, the present invention relates to an etching apparatus for performing an etching process by accommodating an etching target in a reaction chamber and a method for manufacturing a semiconductor device using the same.

【0002】[0002]

【従来の技術】半導体装置は、高集積化および高機能化
が要求され、これに伴って微細加工技術の重要性が高ま
る一方である。このような半導体装置の微細化により、
配線の幅やコンタクトホール、スルーホール等の径の寸
法も微細化する。このような配線等の微細化に対処し
て、層間絶縁膜にスルーホールを形成した後、このスル
ーホールをタングステン等のメタルで一旦埋め、その
後、上層のアルミニウム配線膜を形成するというメタル
プラグ技術が用いられている。この場合、絶縁膜上のタ
ングステンをマグネトロンエッチャー等のプラズマエッ
チング装置によりエッチバックして除去している。
2. Description of the Related Art Semiconductor devices are required to have higher integration and higher functionality, and the fine processing technology is becoming increasingly important. With such miniaturization of semiconductor devices,
The dimensions of the width of the wiring and the diameter of the contact holes, through holes, etc. are also reduced. In response to such miniaturization of wiring and the like, a metal plug technology that forms a through hole in an interlayer insulating film, fills the through hole with a metal such as tungsten, and then forms an upper aluminum wiring film. Is used. In this case, the tungsten on the insulating film is removed by etching back using a plasma etching apparatus such as a magnetron etcher.

【0003】図5は、半導体装置の製造工程で用いられ
るエッチング装置の要部構成図である。このエッチング
装置11は、側壁32を有する反応室1と、この反応室
1内に互いに対向する状態で設けられた上部電極2およ
び下部電極3と、下部電極3の上面側の周縁に設けられ
たフォーカスリング4とを有する。下部電極3内には冷
却ガス等の冷媒通路6が形成されている。下部電極3の
ウェーハ載置面3a上に真空チャック又は静電チャック
(図示しない)等によりウェーハ5が吸着されて保持さ
れる。上部電極2には高周波電源7が接続され、高周波
を印加することにより、上部電極2及び下部電極3間に
プラズマを励起してプラズマ領域10を形成する。反応
室1には、プロセスガスを導入するためのガス導入管8
およびプロセスガスや反応生成物を排出するための排気
管9が接続される。
[0005] FIG. 5 is a configuration diagram of a main part of an etching apparatus used in a manufacturing process of a semiconductor device. The etching apparatus 11 is provided on a reaction chamber 1 having a side wall 32, an upper electrode 2 and a lower electrode 3 provided in the reaction chamber 1 so as to face each other, and a peripheral edge on the upper surface side of the lower electrode 3. And a focus ring 4. A coolant passage 6 for cooling gas or the like is formed in the lower electrode 3. The wafer 5 is sucked and held on the wafer mounting surface 3a of the lower electrode 3 by a vacuum chuck or an electrostatic chuck (not shown). A high frequency power supply 7 is connected to the upper electrode 2, and by applying a high frequency, plasma is excited between the upper electrode 2 and the lower electrode 3 to form a plasma region 10. A gas introduction pipe 8 for introducing a process gas is provided in the reaction chamber 1.
Further, an exhaust pipe 9 for discharging a process gas and a reaction product is connected.

【0004】このようなエッチング装置を用いてウェー
ハの表面をエッチングする場合には、まず下部電極3の
ウェーハ載置面3a上にウェーハ5を載置し、反応室1
内にプロセスガスを導入した状態で上部電極2に高周波
を印加し、これによって反応室1内にプロセスガスのプ
ラズマを発生させ、プラズマをウェーハ表面に供給す
る。そして、このプラズマによって当該ウェーハの表面
をエッチングする。
When etching the surface of a wafer using such an etching apparatus, first, a wafer 5 is placed on the wafer placement surface 3a of the lower electrode 3, and the reaction chamber 1
A high frequency is applied to the upper electrode 2 with the process gas introduced therein, thereby generating plasma of the process gas in the reaction chamber 1 and supplying the plasma to the wafer surface. Then, the surface of the wafer is etched by the plasma.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記エ
ッチング装置およびこれを用いたエッチング工程におい
ては、以下のような問題がある。すなわち、図5に示し
たように、上記構成のエッチング装置では、エッチング
による反応生成物がこの反応室1の側壁32の表面に付
着し、ウェーハ5の処理枚数を重ねることによってこの
反応室1の側壁32に反応生成物による堆積物aが形成
されるようになる。ところが、エッチングの際には、プ
ラズマが反応室1の側壁32まで広がり、上記堆積物a
が側壁32から剥がれ易くなり、エッチング途中に堆積
物aがウェーハ5の表面に落下する場合がある。このよ
うな場合には、この堆積物aがエッチングのマスクにな
り、ウェーハ5の表面にエッチング残りが生じる。
However, the above-described etching apparatus and the etching process using the same have the following problems. That is, as shown in FIG. 5, in the etching apparatus having the above-described structure, the reaction product by the etching adheres to the surface of the side wall 32 of the reaction chamber 1 and the number of processed wafers 5 is increased. The deposit a due to the reaction product is formed on the side wall 32. However, at the time of etching, the plasma spreads to the side wall 32 of the reaction chamber 1 and the deposit a
May be easily separated from the side wall 32, and the deposit a may fall on the surface of the wafer 5 during etching. In such a case, the deposit a serves as an etching mask, and an etching residue is left on the surface of the wafer 5.

【0006】このような堆積物は、エッチング反応生成
物のうち沸点が高い反応生成物が反応室の壁面等に付着
して堆積するものである。このような反応生成物の例と
しては、WCl6(沸点346.7℃)、WCl5(沸点
275.6℃)、TiF4(沸点284℃)等があげら
れる。この点についてさらに詳しく説明する。半導体装
置の高集積化の要求に伴う微細加工技術の進歩によっ
て、配線の寸法及び、コンタクトホールなどのスルーホ
ールの径の微細化が進み、上記スルーホール内にはタン
グステンのようにより低抵抗な導電性材料を用いたプラ
グが形成されるようになっている。そして、上記エッチ
ング装置を用いてこのプラグを形成する場合には、ま
ず、図6(A)に示すように、基板21上に下層配線2
2を形成し、その上に層間絶縁膜31を形成する。この
層間絶縁膜31に形成したスルーホール12内に埋め込
む状態で密着層13及びタングステン膜14を積層し
て、その後これらをエッチバックしている。そして、図
6(B)に示すように、スルーホール12内のみに密着
層13及びタングステン膜14を残し、これをプラグ1
4aとして形成している。
[0006] Such a deposit is formed by depositing a reaction product having a high boiling point among etching reaction products on a wall surface or the like of a reaction chamber. Examples of such reaction products include WCl 6 (boiling point 346.7 ° C.), WCl 5 (boiling point 275.6 ° C.), TiF 4 (boiling point 284 ° C.), and the like. This will be described in more detail. Advances in microfabrication technology accompanying the demand for higher integration of semiconductor devices have led to the miniaturization of wiring dimensions and the diameter of through holes such as contact holes, and the lower through holes in the above through holes have conductive properties such as tungsten. A plug using a conductive material is formed. When this plug is formed by using the above etching apparatus, first, as shown in FIG.
2 and an interlayer insulating film 31 is formed thereon. The adhesion layer 13 and the tungsten film 14 are laminated in a state of being buried in the through hole 12 formed in the interlayer insulating film 31, and thereafter, they are etched back. Then, as shown in FIG. 6B, the adhesion layer 13 and the tungsten film 14 are left only in the through hole 12, and this is
4a.

【0007】ところが、上述のように、上記エッチング
装置でその反応室の側壁の堆積物aが付着していると、
図6(A)のように、タングステン膜のエッチバック途
中でウェーハの表面に堆積物aが剥がれ落ちる。このよ
うな場合には、この堆積物aがエッチングのマスクにな
る。この結果、層間絶縁膜31上にタングステン膜14
および密着層13がエッチングの残渣として残る。よっ
てエッチバック終了後に層間絶縁膜31上に上層配線
(図示省略)を形成した場合に、この上層配線間に図6
(B)に示すエッチング残りbが残存することになる。
このエッチング残りbは、上層配線間をショートさせ、
半導体製品の歩留りを低下させる要因になる。これは、
堆積物a自体が層間絶縁膜31上に残った場合でも同様
であり、この堆積物aが上記上層配線間をショートさせ
る要因になる。
However, as described above, if the deposit a on the side wall of the reaction chamber adheres in the etching apparatus,
As shown in FIG. 6A, the deposit a is peeled off on the surface of the wafer during the etch back of the tungsten film. In such a case, the deposit a serves as an etching mask. As a result, the tungsten film 14 is formed on the interlayer insulating film 31.
And the adhesion layer 13 remains as an etching residue. Therefore, when an upper layer wiring (not shown) is formed on the interlayer insulating film 31 after the end of the etch back, FIG.
The etching residue b shown in (B) remains.
This etching residue b causes a short circuit between the upper wirings,
This is a factor that lowers the yield of semiconductor products. this is,
The same applies to the case where the deposit a itself remains on the interlayer insulating film 31, and this deposit a causes a short circuit between the upper wirings.

【0008】また、上記プラグの形成以外であっても、
例えば配線をパターニングする際のエッチングにおいて
上記堆積物aがウェーハ上に脱落した場合には、この堆
積物aが配線間をショートさせる要因になる。
[0008] In addition, other than the formation of the plug,
For example, if the deposit a drops on the wafer during etching when patterning the wiring, the deposit a causes a short circuit between the wirings.

【0009】本発明は、上記従来技術を考慮したもので
あって、エッチングによる反応生成物の堆積物が反応室
の側壁に付着することを防止できるエッチング装置及び
これを用いた半導体装置の製造方法を提供することを目
的とする。
The present invention has been made in consideration of the above prior art, and has an etching apparatus capable of preventing a deposit of a reaction product by etching from adhering to a side wall of a reaction chamber, and a method of manufacturing a semiconductor device using the same. The purpose is to provide.

【0010】[0010]

【課題を解決するための手段】前記目的を達成するた
め、本発明では、エッチング対象物を収容する反応室を
備えたエッチング装置において、前記反応室の側壁をエ
ッチング反応生成物のうち最も高い沸点をもつ反応生成
物の沸点以上に加熱する加熱手段を備えたことを特徴と
するエッチング装置を提供する。
In order to achieve the above object, according to the present invention, in an etching apparatus having a reaction chamber for accommodating an object to be etched, a side wall of the reaction chamber has a highest boiling point among etching reaction products. And a heating means for heating the reaction product having a temperature higher than the boiling point of the reaction product.

【0011】この構成によれば、反応室に設けた加熱手
段により反応室の側壁が加熱され、この側壁がエッチン
グ反応生成物のうち最も高い沸点をもつ反応生成物の沸
点以上に加熱された状態でエッチング処理が行われるた
め、エッチングの際の反応生成物がこの反応室の側壁に
付着しなくなり反応生成物の堆積物が形成されなくな
る。
According to this configuration, the side wall of the reaction chamber is heated by the heating means provided in the reaction chamber, and the side wall is heated to the boiling point of the reaction product having the highest boiling point among the etching reaction products. As a result, the reaction product at the time of etching does not adhere to the side wall of the reaction chamber, and no deposit of the reaction product is formed.

【0012】好ましい構成例では、前記反応室内に、上
部電極および下部電極を対向配置し、前記エッチング対
象物を前記下部電極上に搭載し、この上部電極および下
部電極間にプラズマを発生させてエッチングを行うこと
を特徴としている。
In a preferred configuration example, an upper electrode and a lower electrode are arranged in the reaction chamber to face each other, the object to be etched is mounted on the lower electrode, and plasma is generated between the upper electrode and the lower electrode to perform etching. It is characterized by performing.

【0013】この構成によれば、プラズマエッチング装
置においてその反応室の側壁への反応生成物の付着を防
止するという顕著な効果が得られる。
According to this structure, a remarkable effect of preventing reaction products from adhering to the side wall of the reaction chamber in the plasma etching apparatus can be obtained.

【0014】さらに本発明では、半導体製造プロセスに
おいてエッチングすべき半導体ウェーハを反応室内に収
容し、この反応室の側壁を加熱しながら前記半導体ウェ
ーハにエッチング処理を施すことを特徴とするエッチン
グ装置を用いた半導体装置の製造方法を提供する。
Further, in the present invention, there is provided an etching apparatus wherein a semiconductor wafer to be etched in a semiconductor manufacturing process is accommodated in a reaction chamber, and the semiconductor wafer is subjected to an etching process while heating a side wall of the reaction chamber. To provide a method of manufacturing a semiconductor device.

【0015】この方法によれば、半導体製造プロセスで
用いるエッチング装置において、エッチング処理中に反
応室側壁が加熱されるため、反応生成物が反応室側壁に
付着することが防止される。このため、この反応生成物
の堆積物がウェーハ表面へ落下することによるエッチン
グ不良が防止され、高品質で信頼性の高い半導体製品が
得られる。
According to this method, in the etching apparatus used in the semiconductor manufacturing process, since the reaction chamber side wall is heated during the etching process, reaction products are prevented from adhering to the reaction chamber side wall. For this reason, poor etching due to the deposition of the reaction product falling on the wafer surface is prevented, and a high-quality and highly reliable semiconductor product can be obtained.

【0016】好ましい適用例では、前記半導体製造プロ
セスは、半導体ウェーハ上に下層配線を形成するステッ
プと、この下層配線上に層間絶縁膜を形成するステップ
と、この層間絶縁膜にスルーホールを形成するステップ
と、このスルーホール内面を覆って前記層間絶縁膜上に
密着層を形成するステップと、この密着層上にメタル層
を形成して前記スルーホールを埋めるステップと、エッ
チング装置の反応室内に前記ウェーハを搬入し、この反
応室内で前記メタル層および密着層をエッチバックする
ステップと、このエッチバックプロセスによりスルーホ
ール内にメタルプラグを形成するステップと、このメタ
ルプラグを覆って上層配線を形成するステップとを含む
ことを特徴としている。
In a preferred application example, the semiconductor manufacturing process includes a step of forming a lower wiring on a semiconductor wafer, a step of forming an interlayer insulating film on the lower wiring, and forming a through hole in the interlayer insulating film. Forming an adhesion layer on the interlayer insulating film covering the inner surface of the through-hole, forming a metal layer on the adhesion layer to fill the through-hole, and placing the through-hole in a reaction chamber of an etching apparatus. Loading a wafer, etching back the metal layer and the adhesion layer in the reaction chamber, forming a metal plug in a through-hole by the etch-back process, and forming an upper wiring over the metal plug. And a step.

【0017】この構成によれば、メタルプラグ形成プロ
セスにおけるエッチバック工程で前述の本発明に係るエ
ッチング装置を用いることにより、反応生成物の堆積物
が形成されなくなるため、堆積物の落下に起因する層間
絶縁膜上のメタル層のエッチング残りがなくなって、こ
のエッチング残りによる上層配線のショートが防止さ
れ、信頼性の高い配線構造が得られる。
According to this structure, the use of the etching apparatus according to the present invention in the etch-back step in the metal plug forming process prevents deposits of reaction products from being formed. The etching residue of the metal layer on the interlayer insulating film is eliminated, and short circuit of the upper wiring due to the etching residue is prevented, and a highly reliable wiring structure can be obtained.

【0018】[0018]

【発明の実施の形態】図1は、本発明の実施の形態に係
るエッチング装置の要部構成図である。このエッチング
装置11は平行平板型のエッチング装置であり、側壁3
2を有する反応室1と、この反応室1内に互いに対向す
る状態で設けられた上部電極2および下部電極3と、下
部電極3の上面のウェーハ載置面3aの周囲に設けられ
たフォーカスリング4とを有する。下部電極3内には冷
却ガス等の冷媒通路6が形成されている。下部電極3の
ウェーハ載置面3a上に真空チャック又は静電チャック
(図示しない)等によりウェーハ5が吸着されて保持さ
れる。上部電極2には高周波電源7が接続され、高周波
を印加することにより、上部電極2及び下部電極3間に
プラズマを励起してプラズマ領域10を形成する。反応
室1には、プロセスガスを導入するためのガス導入間8
およびプロセスガスや反応生成物を排出するための排気
管9が接続される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a configuration diagram of a main part of an etching apparatus according to an embodiment of the present invention. This etching device 11 is a parallel plate type etching device,
2, an upper electrode 2 and a lower electrode 3 provided in the reaction chamber 1 so as to face each other, and a focus ring provided around a wafer mounting surface 3 a on the upper surface of the lower electrode 3. And 4. A coolant passage 6 for cooling gas or the like is formed in the lower electrode 3. The wafer 5 is sucked and held on the wafer mounting surface 3a of the lower electrode 3 by a vacuum chuck or an electrostatic chuck (not shown). A high frequency power supply 7 is connected to the upper electrode 2, and by applying a high frequency, plasma is excited between the upper electrode 2 and the lower electrode 3 to form a plasma region 10. The reaction chamber 1 has a gas inlet 8 for introducing a process gas.
Further, an exhaust pipe 9 for discharging a process gas and a reaction product is connected.

【0019】この反応室1は、ロードロック室(図示し
ない)に接続され、このロードロック室から反応室1内
に真空状態を保持したままウェーハが搬入される。この
ようなロードロック室は、この反応室以外にも複数の反
応室に接続されて全体としてマルチチャンバ型のエッチ
ング装置として構成されていてもよく、またウェーハを
待機させるカセット室に接続されていてもよい。
The reaction chamber 1 is connected to a load lock chamber (not shown), and a wafer is loaded from the load lock chamber into the reaction chamber 1 while maintaining a vacuum state. Such a load lock chamber may be connected to a plurality of reaction chambers in addition to the reaction chamber and configured as a multi-chamber type etching apparatus as a whole, or may be connected to a cassette chamber for holding a wafer. Is also good.

【0020】本実施形態のエッチング装置11では、反
応室1の側壁32内にヒータ30が設けられる。上記構
成のエッチング装置において、排気管9からの排気によ
って、反応室1内を所定の減圧状態にし、ガス導入管8
からプロセスガスを導入して上部電極2に高周波電源7
から高周波を印加することにより、反応室1内でプロセ
スガスのプラズマが発生する。
In the etching apparatus 11 of the present embodiment, a heater 30 is provided in the side wall 32 of the reaction chamber 1. In the etching apparatus having the above configuration, the inside of the reaction chamber 1 is brought into a predetermined reduced pressure state by the exhaust from the exhaust pipe 9,
A process gas is introduced from the
, A plasma of the process gas is generated in the reaction chamber 1.

【0021】このプラズマによりウェーハ5がエッチン
グされる。このエッチングの際、ヒータ30により反応
室1の側壁32が加熱される。これにより、エッチング
による反応生成物が側壁32の表面に付着しなくなる。
したがって、この反応生成物の堆積物が形成されず、こ
の堆積物がウェーハ表面に落下するということもなくな
る。この場合、エッチング反応生成物のうち最も高い沸
点をもつ反応生成物の沸点以上に加熱することが望まし
い。これにより、反応生成物の付着による堆積物の形成
が確実に防止される。
The wafer 5 is etched by the plasma. During this etching, the heater 30 heats the side wall 32 of the reaction chamber 1. As a result, a reaction product by the etching does not adhere to the surface of the side wall 32.
Therefore, a deposit of the reaction product is not formed, and the deposit does not drop onto the wafer surface. In this case, it is desirable to heat to a temperature higher than the boiling point of the reaction product having the highest boiling point among the etching reaction products. This reliably prevents the formation of deposits due to the adhesion of the reaction products.

【0022】ヒータ30は、側壁内に埋設した電気ヒー
タであってもよいし、温水ヒータや蒸気ヒータであって
もよい。また配設位置は側壁の外面や内面あるいは天井
面等であってもよい。またハロゲンランプや赤外線ヒー
タ等を用いてもよく、その他いかなる形式の加熱手段で
あっても、反応室1の側壁32を加熱することができれ
ばその形式や配設位置は問わない。加熱条件としては、
例えば、上部電極2の温度を70℃程度、下部電極3の
温度を25℃程度としたとき、反応室1の側壁32の温
度を80℃程度に設定する。
The heater 30 may be an electric heater buried in the side wall, or may be a hot water heater or a steam heater. The disposition position may be an outer surface, an inner surface, a ceiling surface, or the like of the side wall. In addition, a halogen lamp, an infrared heater, or the like may be used, and any other type of heating means may be used as long as the side wall 32 of the reaction chamber 1 can be heated. As heating conditions,
For example, when the temperature of the upper electrode 2 is about 70 ° C. and the temperature of the lower electrode 3 is about 25 ° C., the temperature of the side wall 32 of the reaction chamber 1 is set to about 80 ° C.

【0023】このような反応室側壁に加熱手段を備えた
エッチング装置の適用例についてさらに説明する。図2
および図3は、本発明のエッチング装置をタングステン
からなるプラグの形成方法に適用した実施の形態を説明
するための断面工程図であり、図4はそのフローチャー
トである。以下これらの図と共に上記図1を用いて、上
記エッチング装置を用いたタングステンからなるプラグ
の形成方法を説明する。
An application example of the etching apparatus having the heating means on the side wall of the reaction chamber will be further described. FIG.
FIGS. 3 and 3 are sectional process diagrams for explaining an embodiment in which the etching apparatus of the present invention is applied to a method of forming a plug made of tungsten, and FIG. 4 is a flowchart thereof. A method of forming a plug made of tungsten using the above etching apparatus will be described below with reference to FIGS.

【0024】まず、図2(A)に示すように、基板21
の上部にポリシリコンからなる下層配線22を形成する
(ステップS1)。この下層配線22の形成は、CVD
(Chemical Vapor Deposition)法によって形成したポ
リシリコン膜をパターニングすることによって行う。次
に、下層配線22を覆う状態で基板21上に層間絶縁膜
31を形成する(ステップS2)。
First, as shown in FIG.
A lower wiring 22 made of polysilicon is formed on the upper surface (Step S1). The lower wiring 22 is formed by CVD
This is performed by patterning a polysilicon film formed by a (Chemical Vapor Deposition) method. Next, an interlayer insulating film 31 is formed on the substrate 21 so as to cover the lower layer wiring 22 (Step S2).

【0025】この層間絶縁膜31は、例えばCVD法に
よって形成したBPSG(Boron-doped Phospho-Silica
te Glass)膜またはPSG(Phospho-Silicate Glass)
膜で構成される。その後、層間絶縁膜31をパターニン
グすることによって、この層間絶縁膜31に下層配線2
2に達するスルーホール12を形成する(ステップS
3)。
The interlayer insulating film 31 is made of, for example, BPSG (Boron-doped Phospho-Silica) formed by a CVD method.
te Glass) film or PSG (Phospho-Silicate Glass)
It is composed of a membrane. Thereafter, by patterning the interlayer insulating film 31, the lower wiring 2 is formed on the interlayer insulating film 31.
2 is formed (Step S)
3).

【0026】ついで、図2(B)に示すように、スルー
ホール12の内壁を覆う状態で、層間絶縁膜31上にチ
タンからなる密着層13をスパッタ法により形成する
(ステップS4)。その後、スルーホール12の深さを
越える膜厚で、密着層13上にタングステン膜14を形
成する(ステップS5)。これによって、スルーホール
12内をタングステン膜14で完全に埋め込む。
Then, as shown in FIG. 2B, an adhesion layer 13 made of titanium is formed on the interlayer insulating film 31 by a sputtering method so as to cover the inner wall of the through hole 12 (step S4). Thereafter, a tungsten film 14 is formed on the adhesion layer 13 with a thickness exceeding the depth of the through hole 12 (Step S5). As a result, the inside of the through hole 12 is completely filled with the tungsten film 14.

【0027】以上の後、図2(C)に示すように、スル
ーホール12の内部のみにタングステン膜14および密
着層13を残すようにその表面上からエッチバックし、
層間絶縁膜31上のタングステン膜14および密着層1
3を除去する(ステップS6)。
After the above, as shown in FIG. 2C, the surface of the through hole 12 is etched back so that the tungsten film 14 and the adhesion layer 13 are left only inside the through hole 12,
Tungsten film 14 and adhesion layer 1 on interlayer insulating film 31
3 is removed (step S6).

【0028】このエッチバックの際、上記図1を用いて
説明したエッチング装置を用い、下部電極3の載置面3
a上に基板21(すなわちウェーハ5)を載置し、排気
管9からの排気によって反応室1内を所定の圧力にまで
減圧した後、ガス導入管8からプロセスガスを所定の流
量で導入した状態で上部電極2に高周波電源7から高周
波を印加する。これによって、反応室1内でプロセスガ
スのプラズマを発生させて、ウェーハ5の表面にこのプ
ラズマを供給し、これによってウェーハ5をその表面側
からエッチングする。
At the time of this etch back, the etching surface described with reference to FIG.
The substrate 21 (that is, the wafer 5) is placed on the substrate a, and the pressure in the reaction chamber 1 is reduced to a predetermined pressure by exhaustion from the exhaust pipe 9, and then a process gas is introduced at a predetermined flow rate from the gas introduction pipe 8. In this state, a high frequency is applied to the upper electrode 2 from the high frequency power supply 7. As a result, a plasma of the process gas is generated in the reaction chamber 1 and this plasma is supplied to the surface of the wafer 5, whereby the wafer 5 is etched from the surface side.

【0029】タングステン膜14および密着層13のエ
ッチング条件の一例を以下に示す。 タングステン膜14の初期のエッチング条件(第1ステップ) プロセスガスおよび流量 :6フッ化硫黄(SF6)=110sccm アルゴン(Ar) =90sccm エッチング雰囲気内圧力 :37.3Pa 高周波(13.56MHz)印加電力:600W エッチング時間 :35秒 タングステン膜14のエッチング条件(第2ステップ) プロセスガスおよび流量 :6フッ化硫黄(SF6)=80sccm アルゴン(Ar) =40sccm エッチング雰囲気内圧力 :28.0Pa 高周波(13.56MHz)印加電力:300W エッチング時間 :終点検出まで タングステン膜14のオーバーエッチング条件(第3ステップ) プロセスガスおよび流量 :6フッ化硫黄(SF6)=80sccm アルゴン(Ar) =40sccm エッチング雰囲気内圧力 :28.0Pa 高周波(13.56MHz)印加電力:300W エッチング時間 :30秒 密着層13のエッチング条件(第4ステップ) プロセスガスおよび流量 :塩素(Cl2)=20sccm 窒素(N2)=200sccm エッチング雰囲気内圧力 :5.3Pa 高周波(13.56MHz)印加電力:550W エッチング時間 :70秒 ただし、上記sccmは、standard cubic centimeter/
minutesである。
An example of the etching conditions for the tungsten film 14 and the adhesion layer 13 will be described below. Initial etching conditions for tungsten film 14 (first step) Process gas and flow rate: sulfur hexafluoride (SF 6 ) = 110 sccm Argon (Ar) = 90 sccm Pressure in etching atmosphere: 37.3 Pa High frequency (13.56 MHz) applied power : 600 W Etching time: 35 seconds Etching conditions for tungsten film 14 (second step) Process gas and flow rate: Sulfur hexafluoride (SF 6 ) = 80 sccm Argon (Ar) = 40 sccm Pressure in etching atmosphere: 28.0 Pa High frequency (13) .56 MHz) Applied power: 300 W Etching time: until end point detection Over-etching condition of tungsten film 14 (third step) Process gas and flow rate: sulfur hexafluoride (SF 6 ) = 80 sccm Argon (Ar) = 40 sccm Pressure in etching atmosphere : 28.0P RF (13.56 MHz) power applied: 300 W Etching time: etching conditions for 30 seconds adhesion layer 13 (fourth step) process gas and flow rate: Chlorine (Cl 2) = 20 sccm nitrogen (N 2) = 200 sccm etching atmosphere pressure within: 5.3 Pa High frequency (13.56 MHz) applied power: 550 W Etching time: 70 seconds However, the above sccm is a standard cubic centimeter /
minutes.

【0030】以上のようにして、スルーホール12内に
のみ密着層13及びタングステン膜14を残すことによ
って、このスルーホール12内に密着層13を介してタ
ングステンからなるメタルプラグ14aを形成する(ス
テップS7)。
As described above, by leaving the adhesion layer 13 and the tungsten film 14 only in the through hole 12, a metal plug 14a made of tungsten is formed in the through hole 12 via the adhesion layer 13 (step). S7).

【0031】その後、図3に示すように、スパッタ法に
よって層間絶縁膜31上にプラグ14aを覆う状態でア
ルミニウム膜15を形成し、このアルミニウム膜15を
パターニングし、アルミニウムからなる上層配線15a
を形成する(ステップS8)。これによって、プラグ1
4aに接続された上層配線15aを層間絶縁膜11上に
形成して半導体装置を完成させる。
Then, as shown in FIG. 3, an aluminum film 15 is formed on the interlayer insulating film 31 by sputtering so as to cover the plug 14a, and the aluminum film 15 is patterned to form an upper wiring 15a made of aluminum.
Is formed (step S8). This allows plug 1
An upper wiring 15a connected to 4a is formed on interlayer insulating film 11 to complete a semiconductor device.

【0032】上記方法では、タングステン膜14のエッ
チバックが行われ、このエッチバックの際、反応室側壁
が加熱されるためエッチングによる反応生成物が側壁3
2の表面に付着しない。したがって、この反応生成物の
堆積物が形成されず、この堆積物がウェーハ表面に落下
するということもなくなる。このため、堆積物の落下に
よるタングステン膜のエッチング残りがなくなり、層間
絶縁膜31上に形成した上層配線15a間のショートが
防止され、半導体製品の歩留りの向上が図られる。
In the above-described method, the tungsten film 14 is etched back, and during this etch back, the reaction chamber side wall is heated, so that a reaction product by the etching is removed from the side wall 3.
2 does not adhere to the surface. Therefore, a deposit of the reaction product is not formed, and the deposit does not drop onto the wafer surface. Therefore, there is no etching residue of the tungsten film due to the fall of the deposit, the short circuit between the upper wirings 15a formed on the interlayer insulating film 31 is prevented, and the yield of semiconductor products is improved.

【0033】本発明のエッチング装置は、側壁を有する
反応室内にウェーハを収容してエッチングを施すエッチ
ング装置であれば、本実施形態で説明した平行平板のも
のに限定することはなく、例えばマグネトロン、EC
R、誘導放電またはヘリコン波をプラズマ源とするその
他のエッチング装置に適用可能であり同様の効果を得る
ことができる。
The etching apparatus of the present invention is not limited to the parallel plate apparatus described in the present embodiment, as long as the etching apparatus accommodates a wafer in a reaction chamber having a side wall and performs etching. EC
The present invention is applicable to other etching apparatuses using R, induction discharge, or helicon waves as a plasma source, and similar effects can be obtained.

【0034】また、上記実施形態においては、タングス
テンプラグの形成におけるタングステン膜のエッチバッ
クの際、上記エッチング装置を用いた場合のエッチング
方法を説明した。しかし、本発明のエッチング装置が用
いられる半導体装置の製造方法は、これに限定されるも
のではなく、配線形成やスルーホール形成のためのパタ
ーニング等におけるその他のエッチングにも適用され、
同様の効果を得ることが可能である。
Further, in the above-described embodiment, the etching method in the case where the above etching apparatus is used at the time of etching back the tungsten film in forming the tungsten plug has been described. However, the method of manufacturing a semiconductor device using the etching apparatus of the present invention is not limited to this, and is also applicable to other etching in patterning for wiring formation and through hole formation, and the like.
A similar effect can be obtained.

【0035】[0035]

【発明の効果】以上説明したように、本発明において
は、反応室に設けた加熱手段により反応室の側壁がエッ
チング反応生成物のうち最も高い沸点をもつ反応生成物
の沸点以上に加熱され、この側壁が加熱された状態でエ
ッチング処理が行われるため、エッチングの際の反応生
成物がこの反応室の側壁に付着しなくなり反応生成物の
堆積物が形成されなくなる。これにより、ウェーハ表面
への堆積物の落下によるエッチング残りを生ずることが
なくなり、エッチングの信頼性が向上し、精度の高いパ
ターン形成を行うことができ、半導体製品の歩留りの向
上を図ることができる。
As described above, in the present invention, the heating means provided in the reaction chamber heats the side wall of the reaction chamber to a temperature higher than the boiling point of the reaction product having the highest boiling point among the etching reaction products, Since the etching process is performed in a state where the side wall is heated, a reaction product at the time of etching does not adhere to the side wall of the reaction chamber, and a deposit of the reaction product is not formed. As a result, etching residue due to the fall of the deposit on the wafer surface does not occur, etching reliability is improved, pattern formation with high accuracy can be performed, and the yield of semiconductor products can be improved. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態に係るエッチング装置の
要部構成図。
FIG. 1 is a main part configuration diagram of an etching apparatus according to an embodiment of the present invention.

【図2】 (A)(B)(C)はそれぞれ本発明のエッ
チング装置を用いた半導体装置の製造方法の工程を順番
に示すウェーハの要部断面図。
FIGS. 2A, 2B, and 2C are cross-sectional views of a main part of a wafer, showing in order the steps of a method for manufacturing a semiconductor device using the etching apparatus of the present invention.

【図3】 図2の工程に続く工程を示すウェーハの要部
断面図。
FIG. 3 is an essential part cross sectional view of the wafer showing a step that follows the step of FIG. 2;

【図4】 図2および図3の半導体装置の製造方法のフ
ローチャート。
FIG. 4 is a flowchart of a method for manufacturing the semiconductor device of FIGS. 2 and 3;

【図5】 エッチング装置の要部構成図。FIG. 5 is a configuration diagram of a main part of the etching apparatus.

【図6】 従来のメタルプラグ形成プロセスの問題点の
説明図。
FIG. 6 is an explanatory view of a problem of a conventional metal plug forming process.

【符号の説明】[Explanation of symbols]

1:反応室、2:上部電極、3:下部電極、4:フォー
カスリング、5:ウェーハ、6:冷媒通路、7:高周波
電源、8:ガス導入管、9:排気管、10:プラズマ領
域、11:エッチング装置、12:スルーホール、13
密着層、14:タングステン膜、15:アルミニウム
膜、21:基板、22:下層配線、30:ヒータ、3
1:層間絶縁膜、32:側壁。
1: reaction chamber, 2: upper electrode, 3: lower electrode, 4: focus ring, 5: wafer, 6: refrigerant passage, 7: high frequency power supply, 8: gas introduction pipe, 9: exhaust pipe, 10: plasma area, 11: etching apparatus, 12: through hole, 13
Adhesion layer, 14: tungsten film, 15: aluminum film, 21: substrate, 22: lower wiring, 30: heater, 3
1: interlayer insulating film, 32: side wall.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K057 DA01 DB08 DB17 DD01 DE01 DE06 DE14 DG14 DM02 DM28 DM39 DN01 5F004 AA15 AA16 BA04 BA14 BA20 CA01 DA04 DA18 DA23 DA25 DA30 DB04 DB06 DB10 EA27 EA28 EB01 EB02 EB03 5F033 HH08 JJ18 JJ19 KK04 NN06 PP06 PP15 QQ08 QQ09 QQ12 QQ21 QQ31 QQ37 RR14 RR15 SS11 XX21 XX31  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4K057 DA01 DB08 DB17 DD01 DE01 DE06 DE14 DG14 DM02 DM28 DM39 DN01 5F004 AA15 AA16 BA04 BA14 BA20 CA01 DA04 DA18 DA23 DA25 DA30 DB04 DB06 DB10 EA27 EA28 EB01 EB02 EB03 5F033 JJ03 KK03 NN06 PP06 PP15 QQ08 QQ09 QQ12 QQ21 QQ31 QQ37 RR14 RR15 SS11 XX21 XX31

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】エッチング対象物を収容する反応室を備え
たエッチング装置において、 前記反応室の側壁をエッチング反応生成物のうち最も高
い沸点をもつ反応生成物の沸点以上に加熱する加熱手段
を備えたことを特徴とするエッチング装置。
1. An etching apparatus having a reaction chamber for accommodating an object to be etched, comprising: heating means for heating a side wall of the reaction chamber to a temperature equal to or higher than a boiling point of a reaction product having a highest boiling point among etching reaction products. An etching apparatus.
【請求項2】前記反応室内に、上部電極および下部電極
を対向配置し、前記エッチング対象物を前記下部電極上
に搭載し、この上部電極および下部電極間にプラズマを
発生させてエッチングを行うことを特徴とする請求項1
に記載のエッチング装置。
2. An upper electrode and a lower electrode are disposed opposite to each other in the reaction chamber, the object to be etched is mounted on the lower electrode, and plasma is generated between the upper electrode and the lower electrode to perform etching. Claim 1 characterized by the following:
3. The etching apparatus according to claim 1.
【請求項3】半導体製造プロセスにおいてエッチングす
べき半導体ウェーハを反応室内に収容し、 この反応室の側壁を加熱しながら前記半導体ウェーハに
エッチング処理を施すことを特徴とするエッチング装置
を用いた半導体装置の製造方法。
3. A semiconductor device using an etching apparatus, wherein a semiconductor wafer to be etched in a semiconductor manufacturing process is accommodated in a reaction chamber, and the semiconductor wafer is subjected to an etching process while heating a side wall of the reaction chamber. Manufacturing method.
【請求項4】前記半導体製造プロセスは、半導体ウェー
ハ上に下層配線を形成するステップと、 この下層配線上に層間絶縁膜を形成するステップと、 この層間絶縁膜にスルーホールを形成するステップと、 このスルーホール内面を覆って前記層間絶縁膜上に密着
層を形成するステップと、 この密着層上にメタル層を形成して前記スルーホールを
埋めるステップと、 エッチング装置の反応室内に前記ウェーハを搬入し、こ
の反応室内で前記メタル層および密着層をエッチバック
するステップと、 このエッチバックプロセスによりスルーホール内にメタ
ルプラグを形成するステップと、 このメタルプラグを覆って上層配線を形成するステップ
とを含むことを特徴とする請求項3に記載のエッチング
装置を用いた半導体装置の製造方法。
4. A semiconductor manufacturing process comprising: forming a lower wiring on a semiconductor wafer; forming an interlayer insulating film on the lower wiring; forming a through hole in the interlayer insulating film; Forming an adhesion layer on the interlayer insulating film covering the inner surface of the through hole; forming a metal layer on the adhesion layer to fill the through hole; and loading the wafer into a reaction chamber of an etching apparatus. Etching back the metal layer and the adhesion layer in the reaction chamber; forming a metal plug in the through hole by the etch-back process; and forming an upper wiring covering the metal plug. A method for manufacturing a semiconductor device using the etching apparatus according to claim 3.
JP10322570A 1998-11-12 1998-11-12 Etching device and manufacture of semiconductor device using the same Pending JP2000150481A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10322570A JP2000150481A (en) 1998-11-12 1998-11-12 Etching device and manufacture of semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10322570A JP2000150481A (en) 1998-11-12 1998-11-12 Etching device and manufacture of semiconductor device using the same

Publications (1)

Publication Number Publication Date
JP2000150481A true JP2000150481A (en) 2000-05-30

Family

ID=18145166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10322570A Pending JP2000150481A (en) 1998-11-12 1998-11-12 Etching device and manufacture of semiconductor device using the same

Country Status (1)

Country Link
JP (1) JP2000150481A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002025987A (en) * 2000-07-07 2002-01-25 Tokyo Electron Ltd Inductively coupled plasma treatment device
JP2007529895A (en) * 2004-03-16 2007-10-25 ラム リサーチ コーポレーション Self-cleaning dry etching system, method and apparatus
CN106711006A (en) * 2015-11-13 2017-05-24 北京北方微电子基地设备工艺研究中心有限责任公司 Upper electrode component and semiconductor processing equipment
JP2021050366A (en) * 2019-09-20 2021-04-01 東京エレクトロン株式会社 Etching apparatus and etching method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002025987A (en) * 2000-07-07 2002-01-25 Tokyo Electron Ltd Inductively coupled plasma treatment device
JP2007529895A (en) * 2004-03-16 2007-10-25 ラム リサーチ コーポレーション Self-cleaning dry etching system, method and apparatus
CN106711006A (en) * 2015-11-13 2017-05-24 北京北方微电子基地设备工艺研究中心有限责任公司 Upper electrode component and semiconductor processing equipment
JP2021050366A (en) * 2019-09-20 2021-04-01 東京エレクトロン株式会社 Etching apparatus and etching method
JP7379993B2 (en) 2019-09-20 2023-11-15 東京エレクトロン株式会社 Etching equipment and etching method

Similar Documents

Publication Publication Date Title
US10770346B2 (en) Selective cobalt removal for bottom up gapfill
TWI621181B (en) Pulsed dielectric etch process for in-situ metal hard mask shape control to enable void-free metallization
KR100428521B1 (en) Method for single chamber processing of PECVD-Ti and CVD-TiN films in IC manufacturing
JP3942672B2 (en) Substrate processing method and substrate processing apparatus
JP3221025B2 (en) Plasma process equipment
KR100462097B1 (en) A method of forming a titanium nitride film and the product prepared by said method
JPH08264530A (en) Method and system for fabricating semiconductor device
US20070000870A1 (en) Plasma processing method
US8906471B2 (en) Method of depositing metallic film by plasma CVD and storage medium
JP3077623B2 (en) Plasma chemical vapor deposition equipment
TW201448024A (en) Method of etching self-aligned vias and trenches in a multi-layer film stack
JPH10106974A (en) Method for forming continuously titanium film and titanium nitride film
US4777061A (en) Blanket tungsten deposition for dielectric
JPH11330047A (en) Etching apparatus and method thereof
JP2006156486A (en) Substrate processing method and method of manufacturing semiconductor device
US5462890A (en) Method for making a tungsten plug of a semiconductor device
JP2000150481A (en) Etching device and manufacture of semiconductor device using the same
KR20020077166A (en) Plasma processing
JP2003342737A (en) Method for introducing gas in treatment apparatus
JP3362093B2 (en) How to remove etching damage
JP3887123B2 (en) Dry etching method
JP2000150471A (en) Etching apparatus and manufacture of semiconductor device utilizing the same
JPH1098041A (en) Manufacture of semiconductor device
JP4198669B2 (en) Method for forming CVD-Ti film
JP4570186B2 (en) Plasma cleaning method