JPH11297678A - Manufacturing semiconductor device - Google Patents

Manufacturing semiconductor device

Info

Publication number
JPH11297678A
JPH11297678A JP12015098A JP12015098A JPH11297678A JP H11297678 A JPH11297678 A JP H11297678A JP 12015098 A JP12015098 A JP 12015098A JP 12015098 A JP12015098 A JP 12015098A JP H11297678 A JPH11297678 A JP H11297678A
Authority
JP
Japan
Prior art keywords
film
barrier metal
metal film
etching
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP12015098A
Other languages
Japanese (ja)
Inventor
Yoshio Muto
嘉男 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP12015098A priority Critical patent/JPH11297678A/en
Publication of JPH11297678A publication Critical patent/JPH11297678A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To easily and surely avoid re-depositing unwanted products, without wastefully complicating the process when a Ti-contg. barrier metal film or W film through it is etched, thereby greatly improving the yield and reliability of the semiconductor device. SOLUTION: On the occasion of etching a Ti-contg. barrier metal film 5 or W film 2 through it, an inert gas such as Ar or He is fed in an etcher to expose an Si semiconductor substrate 4 to a plasma in the continuous plasma discharge condition after etching the W film 2 and barrier metal film 5. This avoids re-depositing unwanted products on the W film 2 or layer insulation film 3 near it owing to the high-energy plasma of the inert gas.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、チタン系のバリヤ
メタル膜を介してタングステン系の配線やプラグが形成
された半導体装置の製造方法に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to a method of manufacturing a semiconductor device having a tungsten-based wiring or plug formed thereon via a titanium-based barrier metal film.

【0002】[0002]

【従来の技術】通常、ICやLSI等の半導体装置にお
いては、その各種配線の材料としてアルミニウムやその
合金が広く用いられている。ところが、近時において半
導体装置の更なる高集積化が進むにつれて、配線の材料
としてアルミニウムやその合金を用いた場合にストレス
マイグレーションやエレクトロマイグレーションが無視
できなくなり、その信頼性が問題となっている。
2. Description of the Related Art Generally, in semiconductor devices such as ICs and LSIs, aluminum and its alloys are widely used as materials for various wirings. However, in recent years, as the integration of semiconductor devices further increases, when aluminum or an alloy thereof is used as a wiring material, stress migration and electromigration cannot be ignored, and the reliability thereof has become a problem.

【0003】そこで、アルミニウムやその合金からなる
配線に代わって、TiN,Ti,TiW等のチタンを含
有するバリヤメタル膜を介して、化学気相成長法(CV
D法)によりタングステン膜を形成する技術が提案され
ている。このタングステン膜は、アルミニウムやその合
金からなる配線に比して段差披覆性にも優れ、半導体装
置の更なる高集積化に対応することができるものと期待
されている配線である。
Therefore, instead of the wiring made of aluminum or its alloy, a chemical vapor deposition (CV) method is performed via a barrier metal film containing titanium such as TiN, Ti, TiW or the like.
D)) has been proposed a technique for forming a tungsten film. This tungsten film is a wiring that is superior in stepability as compared with wiring made of aluminum or an alloy thereof, and is expected to be able to cope with higher integration of a semiconductor device.

【0004】上述のような配線を形成する際に、タング
ステン膜及びバリヤメタル膜を異方性エッチングする場
合、例えばSF6 /Cl2 /Arの混合ガスをエッチン
グガスとして用いて、印加するRFバイアスを変えた諸
段階のエッチングを行い、先ずタングステン膜を所定形
状に加工する。続いて、エッチングガスをCl2 に換え
て、加工されたタングステン膜の形状に倣ってバリヤメ
タル膜をエッチングする。
When anisotropically etching a tungsten film and a barrier metal film when forming the above-described wiring, for example, a mixed gas of SF 6 / Cl 2 / Ar is used as an etching gas to apply an RF bias to be applied. Etching of various stages is performed, and first, a tungsten film is processed into a predetermined shape. Subsequently, the barrier metal film is etched according to the shape of the processed tungsten film by changing the etching gas to Cl 2 .

【0005】[0005]

【発明が解決しようとする課題】しかしながら、タング
ステン膜及びその下層のバリヤメタル膜を配線形状やプ
ラグ形状にエッチング加工する際に、以下に示すような
問題が生じる。
However, when the tungsten film and the underlying barrier metal film are etched into a wiring shape or a plug shape, the following problems occur.

【0006】バリヤメタル膜をエッチングする際に、バ
リヤメタル膜の材料とエッチングガス成分との化学反応
により、更にはタングステン膜をエッチングした際にタ
ングステン膜の表面等に残存するエッチングガス成分と
の化学反応により、TiFやTiClが生成され、この
ような生成物がバリヤメタル膜やタングステン膜の側壁
に再付着する。エッチングに用いたレジストマスクをそ
の後の工程で除去するために有機溶剤を用いた洗浄を行
うものの、この洗浄では前記生成物を除去することはで
きない。このような生成物をそのままにしておくと、配
線間の短絡等の不都合が発生するため、結果として半導
体装置の歩留まりの低下を招くことになる。
When etching the barrier metal film, a chemical reaction occurs between the material of the barrier metal film and an etching gas component, and furthermore, a chemical reaction occurs between the etching gas component remaining on the surface of the tungsten film when the tungsten film is etched. , TiF and TiCl are generated, and such products are attached again to the side walls of the barrier metal film and the tungsten film. Although cleaning using an organic solvent is performed to remove the resist mask used for the etching in a subsequent step, the cleaning cannot remove the product. If such a product is left as it is, inconveniences such as a short circuit between wirings occur, and as a result, the yield of the semiconductor device is reduced.

【0007】この問題に対処する一手法が特開平4−3
21224号公報に開示されている。この手法は、半導
体基板の上層の不連続部に残された金属性物質を除去す
るために、当該金属性物質のピークをマスクし、マスク
されていない表面上に存在する金属性物質の残りを除去
するためにオーバーエッチングする方法である。しかし
ながらこの場合、前記ピークにマスクを正確に形成する
工程が追加されるため、工程の煩雑化や製造時間及び製
造コストの増加を招くことは避けられない。
One method for addressing this problem is disclosed in Japanese Patent Laid-Open No.
It is disclosed in Japanese Patent No. 21224. This method masks the peak of the metallic substance in order to remove the metallic substance left in the discontinuous portion of the upper layer of the semiconductor substrate, and removes the residual metallic substance existing on the unmasked surface. This is a method of over-etching for removal. However, in this case, since a step of forming a mask accurately at the peak is added, it is inevitable that the steps become complicated and the manufacturing time and the manufacturing cost increase.

【0008】そこで本発明は、チタンを含むバリヤメタ
ル膜及びこれを介して形成されたタングステン膜をエッ
チングする際に、徒に工程を複雑化させることなく不要
な生成物の再付着を容易且つ確実に防止し、半導体装置
の歩留まりや信頼性の大幅な向上に寄与する半導体装置
の製造方法を提供することを目的とする。
Accordingly, the present invention provides an easy and reliable method of re-adhering unnecessary products without complicating the process when etching a barrier metal film containing titanium and a tungsten film formed through the barrier metal film. It is an object of the present invention to provide a method of manufacturing a semiconductor device which prevents the semiconductor device and significantly improves the yield and reliability of the semiconductor device.

【0009】[0009]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上にチタンを含む膜を介して高融
点金属を含む膜が形成されてなる半導体装置の製造方法
であって、フッ素を含むエッチングガスが励起されたプ
ラズマ中で、前記高融点金属を含む膜をエッチングする
第1の工程と、前記第1の工程の後、塩素を含むエッチ
ングガスが励起されたプラズマ中で、前記チタンを含む
膜をエッチングする第2の工程と、前記第2の工程の
後、プラズマ放電を継続させた状態で、不活性ガスが励
起されたプラズマ中に、前記半導体基板を曝す第3の工
程とを有する。
A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device in which a film containing a refractory metal is formed on a semiconductor substrate via a film containing titanium. A first step of etching the film containing the refractory metal in the plasma in which the etching gas containing fluorine is excited, and in the plasma in which the etching gas containing chlorine is excited after the first step, A second step of etching the film containing titanium, and a third step of exposing the semiconductor substrate to plasma in which an inert gas is excited while continuing plasma discharge after the second step. And a process.

【0010】本発明の半導体装置の製造方法の一態様例
においては、前記第3の工程において、前記不活性ガス
をHe又はArとする。
In one embodiment of the method of manufacturing a semiconductor device according to the present invention, in the third step, the inert gas is He or Ar.

【0011】本発明の半導体装置の製造方法の一態様例
においては、前記高融点金属をタングステンとする。
In one embodiment of the method of manufacturing a semiconductor device according to the present invention, the high melting point metal is tungsten.

【0012】本発明の半導体装置の製造方法の一態様例
においては、前記第1の工程において、前記高融点金属
を含む膜を配線形状に加工し、前記第2の工程におい
て、前記チタンを含む膜を前記配線形状の前記高融点金
属を含む膜に倣った形状のバリヤメタル膜に加工する。
In one embodiment of the method of manufacturing a semiconductor device according to the present invention, in the first step, the film containing the high melting point metal is processed into a wiring shape, and in the second step, the film contains the titanium. The film is processed into a barrier metal film having a shape following the film containing the high melting point metal in the wiring shape.

【0013】本発明の半導体装置の製造方法の一態様例
においては、前記半導体基板上の層間絶縁膜を穿つ接続
孔が形成され、前記接続孔の内壁面を含む前記層間絶縁
膜の全面に前記チタンを含む膜が、前記接続孔内を埋め
込むように前記チタンを含む膜の全面に前記高融点金属
を含む膜がそれぞれ形成されており、前記第1の工程に
おいて、前記高融点金属を含む膜を前記接続孔内のみを
埋め込むプラグ状に加工し、前記第2の工程において、
前記接続孔の内壁面以外の上面に存する前記チタンを含
む膜を除去する。
In one embodiment of the method for manufacturing a semiconductor device according to the present invention, a connection hole is formed in the semiconductor substrate, the hole being formed in the interlayer insulating film, and the entire surface of the interlayer insulating film including the inner wall surface of the connection hole is formed. A film containing the high melting point metal is formed on the entire surface of the film containing titanium so that the film containing titanium fills the connection hole, and the film containing the high melting point metal is formed in the first step. Is processed into a plug shape that embeds only the inside of the connection hole, and in the second step,
The film containing titanium existing on the upper surface other than the inner wall surface of the connection hole is removed.

【0014】この場合、本発明の半導体装置の製造方法
の一態様例は、前記第3の工程の後に、全面を覆うよう
に、第1のバリヤメタル膜、金属膜及び第2のバリヤメ
タル膜を順次形成する第4の工程と、前記第1のバリヤ
メタル膜、前記金属膜及び前記第2のバリヤメタル膜を
配線形状に加工する第5の工程とを更に有する。
In this case, in one embodiment of the method of manufacturing a semiconductor device according to the present invention, after the third step, the first barrier metal film, the metal film, and the second barrier metal film are sequentially covered so as to cover the entire surface. The method further includes a fourth step of forming, and a fifth step of processing the first barrier metal film, the metal film, and the second barrier metal film into a wiring shape.

【0015】[0015]

【作用】本発明の半導体装置の製造方法においては、チ
タンを含むバリヤメタル膜及びこれを介して形成された
高融点金属膜のエッチングに際して、高融点金属膜に続
いてバリヤメタル膜をエッチングした後に、放電を継続
された状態でArやHe等の不活性ガスが励起されたプ
ラズマに半導体基板を曝す。この高エネルギーのプラズ
マ状態の不活性ガスにより、バリヤメタル膜の主材料
(Ti)とエッチングガスの主原料(F)や高融点金属
膜の主材料(W)との化学結合が切断され、前記化学結
合による生成物の再付着が抑止される。
In the method of manufacturing a semiconductor device according to the present invention, in etching a barrier metal film containing titanium and a refractory metal film formed through the barrier metal film, after the barrier metal film is etched following the refractory metal film, a discharge is performed. Is continued, the semiconductor substrate is exposed to plasma in which an inert gas such as Ar or He is excited. The inert gas in the high-energy plasma state cuts a chemical bond between the main material (Ti) of the barrier metal film and the main material (F) of the etching gas or the main material (W) of the high-melting-point metal film. Reattachment of the product due to binding is suppressed.

【0016】[0016]

【発明の実施の形態】以下、図面を参照して、本発明の
半導体装置の製造方法のいくつかの望ましい実施形態に
ついて説明する。これらの実施形態においては、バリヤ
メタル膜としてTiN,Ti,TiW等のチタンを含有
する薄膜を、高融点金属膜としてタングステン(W)膜
をそれぞれ形成する場合について例示する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Some preferred embodiments of the method of manufacturing a semiconductor device according to the present invention will be described below with reference to the drawings. In these embodiments, a case where a thin film containing titanium such as TiN, Ti, TiW or the like is formed as a barrier metal film and a tungsten (W) film is formed as a high melting point metal film will be described.

【0017】初めに、以下の諸実施形態で使用するエッ
チング装置について説明する。図1は、プラズマエッチ
ング装置である有磁場ECRを示す模式図である。この
エッチング装置は、反応室24内に被エッチング材(シ
リコン半導体基板12)を載置するための試料台11を
備えており、この反応室24には真空排気口17及びエ
ッチングガス導入口18が設けられているとともに、上
部に石英ベルジャ23が取り付けられている。また、試
料台11には、RF(高周波)電源13と、ブロッキン
グコンデンサ14と、静電吸着用の直流電源15とが接
続されている。更に、試料台11には、両端に冷媒入口
16a及び冷媒出口16bが設けられた試料台冷却管1
6と、Heガス導入口20aを備えた基板冷却用Heガ
ス管20とが内部に設けられている。また、石英ベルジ
ャ23の上部には、マグネトロン21に連結された導波
管22が配置されており、石英ベルジャ23の側部に
は、円環状の電磁コイル19が配置されている。
First, an etching apparatus used in the following embodiments will be described. FIG. 1 is a schematic diagram showing a magnetic field ECR which is a plasma etching apparatus. This etching apparatus includes a sample stage 11 on which a material to be etched (a silicon semiconductor substrate 12) is placed in a reaction chamber 24. The reaction chamber 24 has a vacuum exhaust port 17 and an etching gas introduction port 18. In addition, a quartz bell jar 23 is attached to the upper part. Further, an RF (high frequency) power supply 13, a blocking capacitor 14, and a DC power supply 15 for electrostatic attraction are connected to the sample stage 11. Further, the sample stage cooling pipe 1 provided with a refrigerant inlet 16a and a refrigerant outlet 16b at both ends of the sample stage 11 is provided.
6 and a substrate cooling He gas pipe 20 provided with a He gas inlet 20a. A waveguide 22 connected to a magnetron 21 is arranged above the quartz bell jar 23, and an annular electromagnetic coil 19 is arranged on a side of the quartz bell jar 23.

【0018】試料台11は、試料台冷却管16の内部に
冷媒、例えば株式会社3M製の商品名フロリナートを循
環させることにより、−60℃〜40℃の範囲で温度を
一定に保つことができる。このエッチング装置では、上
述のように、試料台11に静電吸着機構を備えており、
静電吸着されたシリコン半導体基板12と試料台11と
の間にHeガスを封入することにより冷却効率を高めて
いる。
The temperature of the sample stage 11 can be kept constant in the range of -60.degree. C. to 40.degree. C. by circulating a refrigerant such as Florinart (trade name, manufactured by 3M) inside the sample stage cooling pipe 16. . In this etching apparatus, as described above, the sample stage 11 is provided with the electrostatic suction mechanism,
The cooling efficiency is increased by filling He gas between the silicon semiconductor substrate 12 electrostatically adsorbed and the sample table 11.

【0019】(第1の実施形態)先ず、第1の実施形態
について説明する。ここでは、例えばMOSトランジス
タの上層配線をバリヤメタル膜を介したタングステン
(W)膜から形成する場合について説明する。図2は、
本実施形態の主要工程について説明する概略断面図であ
る。
(First Embodiment) First, a first embodiment will be described. Here, a case where the upper wiring of a MOS transistor is formed from a tungsten (W) film via a barrier metal film will be described. FIG.
It is a schematic sectional view explaining the main process of this embodiment.

【0020】先ず、シリコン半導体基板4上に、ゲート
電極やソース/ドレインとして機能する一対の不純物拡
散層を形成し、これらを覆うシリコン酸化膜からなる層
間絶縁膜3を膜厚600nm程度に形成する。図2で
は、便宜のため、ゲート電極やソース/ドレインの図示
を省略し、シリコン半導体基板4上に直接に層間絶縁膜
3が形成されているように示す。
First, a pair of impurity diffusion layers functioning as a gate electrode and a source / drain are formed on a silicon semiconductor substrate 4, and an interlayer insulating film 3 made of a silicon oxide film covering these is formed to a thickness of about 600 nm. . In FIG. 2, for convenience, the gate electrode and the source / drain are not shown and the interlayer insulating film 3 is formed directly on the silicon semiconductor substrate 4.

【0021】続いて、スパッタ法により層間絶縁膜3上
にチタン(Ti)膜を膜厚200Å程度に、更に窒化チ
タン(TiN)を膜厚1000Å程度に順次形成して2
層構造のバリヤメタル膜5とする。
Subsequently, a titanium (Ti) film is formed to a thickness of about 200 ° and a titanium nitride (TiN) is formed to a thickness of about 1000 ° in order on the interlayer insulating film 3 by sputtering.
The barrier metal film 5 has a layer structure.

【0022】続いて、CVD法によりバリヤメタル膜5
上にタングステン膜2を膜厚4000Å程度に形成す
る。しかる後、このタングステン膜2上にフォトレジス
トを塗布し、フォトリソグラフィーにより所定の配線形
状のレジストマスク1を形成する。このときの様子を図
2(a)に示す。
Subsequently, the barrier metal film 5 is formed by the CVD method.
A tungsten film 2 is formed thereon to a thickness of about 4000 °. Thereafter, a photoresist is applied on the tungsten film 2 and a resist mask 1 having a predetermined wiring shape is formed by photolithography. The situation at this time is shown in FIG.

【0023】次いで、図1に示したエッチング装置内に
シリコン半導体基板4を搬入して設置し、−30℃に冷
却した状態でタングステン膜2及びバリヤメタル膜5に
異方性エッチングを施す。このエッチング工程は、以下
に示す4ステップからなる。
Next, the silicon semiconductor substrate 4 is loaded and installed in the etching apparatus shown in FIG. 1, and the tungsten film 2 and the barrier metal film 5 are anisotropically etched while being cooled to -30.degree. This etching process includes the following four steps.

【0024】先ず、ステップ1として、以下の各条件で
タングステン膜2にレジストマスク1の形状に倣った異
方性エッチングを途中まで施す。 使用するエッチングガス及びその流量:SF6 /Cl2
/Ar=55/25/135sccm 真空度 :10mTorr マイクロ波電流 :300mA 印加RFバイアス :40W(2.0MHz) この場合のエッチング速度は約600nm/分となる。
このときの様子を図2(b)に示す。
First, as a step 1, anisotropic etching according to the shape of the resist mask 1 is partially applied to the tungsten film 2 under the following conditions. Etching gas used and its flow rate: SF 6 / Cl 2
/ Ar = 55/25/135 sccm Degree of vacuum: 10 mTorr Microwave current: 300 mA Applied RF bias: 40 W (2.0 MHz) In this case, the etching rate is about 600 nm / min.
The state at this time is shown in FIG.

【0025】続いて、ステップ2として、タングステン
膜2を完全に除去するため、以下の各条件で印加するR
Fバイアスを低下させてオーバーエッチングを行う。 使用するエッチングガス及びその流量:SF6 /Cl2
/Ar=55/25/135sccm 真空度 :10mTorr マイクロ波電流 :400mA 印加RFバイアス :5W(2.0MHz) このときのエッチング速度は約450nm/分となる。
タングステン膜2の垂直形状を達成するため、タングス
テン膜2の膜厚換算で200nm相当をオーバーエッチ
する。このオーバーエッチングでは、バリヤメタル膜5
のエッチング量はほぼ0である。このときの様子を図2
(c)に示す。
Subsequently, in step 2, in order to completely remove the tungsten film 2, R applied under the following conditions is applied.
Overetching is performed by lowering the F bias. Etching gas used and its flow rate: SF 6 / Cl 2
/ Ar = 55/25/135 sccm Degree of vacuum: 10 mTorr Microwave current: 400 mA Applied RF bias: 5 W (2.0 MHz) The etching rate at this time is about 450 nm / min.
In order to achieve the vertical shape of the tungsten film 2, overetching equivalent to 200 nm in terms of the thickness of the tungsten film 2 is performed. In this over-etching, the barrier metal film 5
Is almost zero. Figure 2 shows the situation at this time.
It is shown in (c).

【0026】続いて、エッチングガスを入れ替えるため
に一端放電を停止し、ガス排気を行った後、ステップ3
として以下の各条件でバリヤメタル膜5を完全に異方性
エッチングする。 使用するエッチングガス及びその流量:Cl2 =120
sccm 真空度 :5mTorr マイクロ波電流 :200mA 印加RFバイアス :40W(2.0MHz) バリヤメタル膜5の垂直形状を達成するため、バリヤメ
タル膜5の膜厚換算で300nm相当をオーバーエッチ
する。
Subsequently, the discharge is temporarily stopped to replace the etching gas, and the gas is exhausted.
The barrier metal film 5 is completely anisotropically etched under the following conditions. Etching gas used and its flow rate: Cl 2 = 120
sccm Degree of vacuum: 5 mTorr Microwave current: 200 mA Applied RF bias: 40 W (2.0 MHz) In order to achieve the vertical shape of the barrier metal film 5, the barrier metal film 5 is overetched by a thickness equivalent to 300 nm.

【0027】続いて、放電を継続させた状態で、不活性
ガスであるArガスをエッチング装置内に流入させ、ス
テップ4として以下の各条件でシリコン半導体基板4を
Arが励起されたプラズマ中に約10秒間曝す。 使用するガス及びその流量:Ar=150sccm 真空度 :10mTorr マイクロ波電流 :200mA 印加RFバイアス :5W(2.0MHz) ステップ3,4によるバリヤメタル膜5のエッチング量
は20nm程度となる。このときの様子を図2(d)に
示す。このステップ4においては、高エネルギーのプラ
ズマ状態の不活性ガス(Ar)により、バリヤメタル膜
5の主材料(Ti)とエッチングガスの主原料(F)や
タングステン膜2の材料との化学結合が切断され、図示
の如く、エッチングされたタングステン膜2の側壁への
前記化学結合による生成物の再付着が抑止されることに
なる。
Subsequently, in a state where the discharge is continued, Ar gas which is an inert gas is flowed into the etching apparatus. As a step 4, the silicon semiconductor substrate 4 is placed in the plasma in which Ar is excited under the following conditions. Expose for about 10 seconds. Gas used and its flow rate: Ar = 150 sccm Degree of vacuum: 10 mTorr Microwave current: 200 mA Applied RF bias: 5 W (2.0 MHz) The etching amount of the barrier metal film 5 in steps 3 and 4 is about 20 nm. The state at this time is shown in FIG. In this step 4, the chemical bond between the main material (Ti) of the barrier metal film 5 and the main material (F) of the etching gas and the material of the tungsten film 2 is cut by the inert gas (Ar) in a high energy plasma state. As a result, as shown in the figure, the re-adhesion of the product due to the chemical bond to the side wall of the etched tungsten film 2 is suppressed.

【0028】しかる後、レジストマスク1を有機溶剤を
用いた洗浄により除去し、図2(e)に示すような前記
生成物のない所望形状の配線10が得られる。
Thereafter, the resist mask 1 is removed by washing using an organic solvent, and a wiring 10 having a desired shape without the product as shown in FIG. 2E is obtained.

【0029】以上説明したように、第1の実施形態によ
れば、バリヤメタル膜5及びこれを介して形成されたタ
ングステン膜2をエッチングして配線10を形成する際
に、徒に工程を複雑化させることなく不要な生成物の再
付着を容易且つ確実に防止し、歩留まりや信頼性の高い
半導体装置を製造することが可能となる。
As described above, according to the first embodiment, when forming the wiring 10 by etching the barrier metal film 5 and the tungsten film 2 formed through the barrier metal film 5, the process is complicated. Unnecessary re-adhesion of products can be easily and surely prevented without causing the semiconductor device to be manufactured with high yield and high reliability.

【0030】なお、第1の実施形態では試験台11の温
度を−30℃としたが、60℃〜±0℃までの温度範囲
内でも上記のような良好な結果が得られる。
In the first embodiment, the temperature of the test stand 11 is set to -30 ° C., but the above-described good results can be obtained even within a temperature range of 60 ° C. to ± 0 ° C.

【0031】(第2の実施形態)次に、第2の実施形態
について説明する。ここでは、例えばMOSトランジス
タのコンタクト孔内のみをバリヤメタル膜を介したタン
グステン(W)膜で埋め込むタングステンプラグを形成
する場合について説明する。図3は、本実施形態の主要
工程について説明する概略断面図である。
(Second Embodiment) Next, a second embodiment will be described. Here, a case will be described in which, for example, a tungsten plug is formed in which only a contact hole of a MOS transistor is filled with a tungsten (W) film via a barrier metal film. FIG. 3 is a schematic cross-sectional view illustrating main steps of the present embodiment.

【0032】先ず、半導体基板44上に、ゲート電極や
ソース/ドレインとして機能する一対の不純物拡散層を
形成し、これらを覆うシリコン酸化膜からなる層間絶縁
膜43を膜厚600nm程度に形成する。図3では、便
宜のため、ゲート電極やソース/ドレインの図示を省略
し、半導体基板44上に直接に層間絶縁膜43が形成さ
れているように示す。
First, a pair of impurity diffusion layers functioning as a gate electrode and a source / drain are formed on a semiconductor substrate 44, and an interlayer insulating film 43 made of a silicon oxide film covering them is formed to a thickness of about 600 nm. In FIG. 3, for convenience, the gate electrode and the source / drain are not illustrated, and the interlayer insulating film 43 is formed directly on the semiconductor substrate 44.

【0033】続いて、層間絶縁膜43をパターニングし
て、例えばソース/ドレインの表面の一部を露出させる
コンタクト孔41を形成する。
Subsequently, the interlayer insulating film 43 is patterned to form a contact hole 41 exposing a part of the source / drain surface, for example.

【0034】続いて、スパッタ法によりコンタクト孔4
1の内壁面を含む層間絶縁膜3上にチタン(Ti)膜を
膜厚200Å程度に、更に窒化チタン(TiN)を膜厚
1000Å程度に順次形成して2層構造のバリヤメタル
膜45とする。
Subsequently, the contact holes 4 are formed by sputtering.
A two-layer barrier metal film 45 is formed by sequentially forming a titanium (Ti) film to a thickness of about 200 Å and titanium nitride (TiN) to a thickness of about 1000 Å on the interlayer insulating film 3 including the inner wall surface 1.

【0035】続いて、CVD法によりコンタクト孔41
を埋め込むとともにバリヤメタル膜45上にタングステ
ン膜42を膜厚6000Å程度に形成する。このときの
様子を図3(a)に示す。
Subsequently, the contact hole 41 is formed by the CVD method.
And a tungsten film 42 is formed on the barrier metal film 45 to a thickness of about 6000 °. The state at this time is shown in FIG.

【0036】次いで、図1に示したエッチング装置内に
シリコン半導体基板44を搬入して設置し、−10℃に
冷却した状態でタングステン膜2及びバリヤメタル膜4
5に異方性エッチングを施す。このエッチング工程は、
以下に示す4ステップからなる。
Next, the silicon semiconductor substrate 44 is loaded and installed in the etching apparatus shown in FIG. 1, and the tungsten film 2 and the barrier metal film 4 are cooled to −10 ° C.
5 is subjected to anisotropic etching. This etching process
It consists of the following four steps.

【0037】先ず、ステップ1として、以下の各条件で
タングステン膜42の全面に異方性エッチングをバリヤ
メタル膜45を露出させないように途中まで施す。 使用するエッチングガス及びその流量:SF6 /Cl2
/Ar=55/25/135sccm 真空度 :10mTorr マイクロ波電流 :300mA 印加RFバイアス :40W(2.0MHz) この場合のエッチング速度は約600nm/分となる。
このときの様子を図3(b)に示す。
First, as a step 1, anisotropic etching is performed on the entire surface of the tungsten film 42 halfway under the following conditions so that the barrier metal film 45 is not exposed. Etching gas used and its flow rate: SF 6 / Cl 2
/ Ar = 55/25/135 sccm Degree of vacuum: 10 mTorr Microwave current: 300 mA Applied RF bias: 40 W (2.0 MHz) In this case, the etching rate is about 600 nm / min.
The situation at this time is shown in FIG.

【0038】続いて、ステップ2として、タングステン
膜42を完全に除去するため、以下の各条件で印加する
RFバイアスを低下させてオーバーエッチングを行う。 使用するエッチングガス及びその流量:SF6 /Cl2
/Ar=55/25/135sccm 真空度 :10mTorr マイクロ波電流 :400mA 印加RFバイアス :5W(2.0MHz) このときのエッチング速度は約450nm/分となる。
バリヤメタル45の上面のタングステン膜42の残りを
完全に除去するとともに、コンタクト孔41内に所定量
のタングステン膜42が残るように、タングステン膜4
2の膜厚換算で100nm相当をオーバーエッチする。
このオーバーエッチングでは、バリヤメタル膜45のエ
ッチング量はほぼ0である。このときの様子を図3
(c)に示す。
Subsequently, as step 2, in order to completely remove the tungsten film 42, the RF bias applied under the following conditions is reduced to perform over-etching. Etching gas used and its flow rate: SF 6 / Cl 2
/ Ar = 55/25/135 sccm Degree of vacuum: 10 mTorr Microwave current: 400 mA Applied RF bias: 5 W (2.0 MHz) The etching rate at this time is about 450 nm / min.
The tungsten film 4 is removed so that the remaining tungsten film 42 on the upper surface of the barrier metal 45 is completely removed and a predetermined amount of the tungsten film 42 remains in the contact hole 41.
Overetching equivalent to 100 nm in film thickness conversion of 2.
In this over-etching, the etching amount of the barrier metal film 45 is almost zero. Figure 3 shows the situation at this time.
It is shown in (c).

【0039】続いて、エッチングガスを入れ替えるため
に一端放電を停止し、ガス排気を行った後、ステップ3
として以下の各条件でバリヤメタル膜45を完全に異方
性エッチングする。 使用するエッチングガス及びその流量:Cl2 =120
sccm 真空度 :5mTorr マイクロ波電流 :200mA 印加RFバイアス :40W(2.0MHz) 上面のバリヤメタル45の残りを完全に除去するため、
バリヤメタル膜45の膜厚換算で50nm相当をオーバ
ーエッチする。
Subsequently, the discharge is temporarily stopped to replace the etching gas, and the gas is exhausted.
The barrier metal film 45 is completely anisotropically etched under the following conditions. Etching gas used and its flow rate: Cl 2 = 120
sccm Degree of vacuum: 5 mTorr Microwave current: 200 mA Applied RF bias: 40 W (2.0 MHz) To completely remove the remaining barrier metal 45 on the upper surface,
The barrier metal film 45 is overetched by a thickness equivalent to 50 nm.

【0040】続いて、放電を継続させた状態で、不活性
ガスであるArガスをエッチング装置内に流入させ、ス
テップ4として以下の各条件でシリコン半導体基板44
をArが励起されたプラズマ中に約10秒間曝す。 使用するガス及びその流量:Ar=150sccm 真空度 :10mTorr マイクロ波電流 :200mA 印加RFバイアス :5W(2.0MHz) このとき、ステップ3,4によるバリヤメタル膜45の
エッチング量は10nm程度となり、バリヤメタル膜4
5を介してコンタクト孔41を充填するコンタクトプラ
グ50が形成される。このときの様子を図3(d)に示
す。このステップ4においては、高エネルギーのプラズ
マ状態の不活性ガス(Ar)により、バリヤメタル膜4
5の主材料(Ti)とエッチングガスの主原料(F)や
タングステン膜42の材料との化学結合が切断され、図
示の如く、層間絶縁膜43上への前記化学結合による生
成物の再付着が抑止されることになる。
Subsequently, with the discharge continued, Ar gas, which is an inert gas, is introduced into the etching apparatus.
Is exposed to Ar-excited plasma for about 10 seconds. Gas used and its flow rate: Ar = 150 sccm Degree of vacuum: 10 mTorr Microwave current: 200 mA Applied RF bias: 5 W (2.0 MHz) At this time, the etching amount of the barrier metal film 45 in steps 3 and 4 becomes about 10 nm, and the barrier metal film 4
The contact plug 50 filling the contact hole 41 is formed through the contact hole 5. The state at this time is shown in FIG. In this step 4, the barrier metal film 4 is formed by using an inert gas (Ar) in a high energy plasma state.
The chemical bond between the main material (Ti) of No. 5 and the main material (F) of the etching gas and the material of the tungsten film 42 is cut, and as shown in FIG. Will be suppressed.

【0041】続いて、スパッタ法により、全面にTiN
からなるバリヤメタル膜46を膜厚1000Å程度に、
アルミニウム合金膜47を膜厚3000Å程度に、Ti
Nからなるバリヤメタル膜48を膜厚300Å程度に順
次形成する。このときの様子を図3(e)に示す。
Subsequently, TiN is formed on the entire surface by sputtering.
The barrier metal film 46 made of
The aluminum alloy film 47 is formed to a thickness of about 3000
A barrier metal film 48 made of N is sequentially formed to a thickness of about 300 °. The state at this time is shown in FIG.

【0042】しかる後、バリヤメタル膜48、アルミニ
ウム合金膜47及びバリヤメタル膜46を帯状にパター
ニングし、コンタクトプラグ50を介して下層のソース
/ドレイン等と接続されてなる前記生成物のない所望形
状の配線49が得られる。このときの様子を図3(f)
に示す。
Thereafter, the barrier metal film 48, the aluminum alloy film 47, and the barrier metal film 46 are patterned in a belt shape, and are connected to a lower source / drain or the like via a contact plug 50 and have a desired shape without the product. 49 is obtained. The situation at this time is shown in FIG.
Shown in

【0043】以上説明したように、第2の実施形態によ
れば、バリヤメタル膜45及びこれを介して形成された
タングステン膜42をエッチングしてコンタクトプラグ
50を形成する際に、徒に工程を複雑化させることなく
不要な生成物の再付着を容易且つ確実に防止し、歩留ま
りや信頼性の高い半導体装置を製造することが可能とな
る。
As described above, according to the second embodiment, when the contact plug 50 is formed by etching the barrier metal film 45 and the tungsten film 42 formed through the barrier metal film 45, the process is complicated. It is possible to easily and surely prevent the re-adhesion of unnecessary products without causing the semiconductor device to be manufactured, and to manufacture a semiconductor device with high yield and high reliability.

【0044】なお、本発明は第1及び第2の実施形態に
限定されるものではなく、例えば上述のステップ4で用
いる不活性ガスとしてHeガスを用いても良好な結果が
得られる。
The present invention is not limited to the first and second embodiments. For example, good results can be obtained even when He gas is used as the inert gas used in step 4 described above.

【0045】[0045]

【発明の効果】本発明によれば、チタンを含むバリヤメ
タル膜及びこれを介して形成されたタングステン膜をエ
ッチングする際に、徒に工程を複雑化させることなく不
要な生成物の再付着を容易且つ確実に防止し、半導体装
置の歩留まりや信頼性の大幅な向上に寄与する半導体装
置の製造方法を提供することができる。
According to the present invention, when etching a barrier metal film containing titanium and a tungsten film formed through the barrier metal film, it is easy to re-attach unnecessary products without complicating the process. In addition, it is possible to provide a method of manufacturing a semiconductor device which reliably prevents the semiconductor device and significantly improves the yield and reliability of the semiconductor device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の各実施形態に係る半導体装置の製造方
法に用いるエッチング装置を示す模式図である。
FIG. 1 is a schematic view showing an etching apparatus used in a method for manufacturing a semiconductor device according to each embodiment of the present invention.

【図2】本発明の第1の実施形態に係る半導体装置の製
造方法の主工程を示す概略断面図である。
FIG. 2 is a schematic sectional view showing main steps of a method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図3】本発明の第2の実施形態に係る半導体装置の製
造方法の主工程を示す概略断面図である。
FIG. 3 is a schematic sectional view showing main steps of a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 レジストマスク 2,42 タングステン膜 3,43 層間絶縁膜 4,44 シリコン半導体基板 5,45 バリヤメタル膜 41 コンタクト孔 46,48 バリヤメタル膜 49,10 配線 50 コンタクトプラグ DESCRIPTION OF SYMBOLS 1 Resist mask 2,42 Tungsten film 3,43 Interlayer insulating film 4,44 Silicon semiconductor substrate 5,45 Barrier metal film 41 Contact hole 46,48 Barrier metal film 49,10 Wiring 50 Contact plug

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上にチタンを含む膜を介して
高融点金属を含む膜が形成されてなる半導体装置の製造
方法であって、 フッ素を含むエッチングガスが励起されたプラズマ中
で、前記高融点金属を含む膜をエッチングする第1の工
程と、 前記第1の工程の後、塩素を含むエッチングガスが励起
されたプラズマ中で、前記チタンを含む膜をエッチング
する第2の工程と、 前記第2の工程の後、プラズマ放電を継続させた状態
で、不活性ガスが励起されたプラズマ中に、前記半導体
基板を曝す第3の工程とを有することを特徴とする半導
体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising forming a film containing a refractory metal on a semiconductor substrate via a film containing titanium, wherein the etching gas containing fluorine is excited in a plasma. A first step of etching a film containing a refractory metal, and after the first step, a second step of etching the film containing titanium in a plasma in which an etching gas containing chlorine is excited, A third step of exposing the semiconductor substrate to plasma in which an inert gas is excited with the plasma discharge continued after the second step. .
【請求項2】 前記第3の工程において、前記不活性ガ
スをHe又はArとすることを特徴とする請求項1に記
載の半導体装置の製造方法。
2. The method according to claim 1, wherein the inert gas is He or Ar in the third step.
【請求項3】 前記高融点金属をタングステンとするこ
とを特徴とする請求項1又は2に記載の半導体装置の製
造方法。
3. The method according to claim 1, wherein the refractory metal is tungsten.
【請求項4】 前記第1の工程において、前記高融点金
属を含む膜を配線形状に加工し、 前記第2の工程において、前記チタンを含む膜を前記配
線形状の前記高融点金属を含む膜に倣った形状のバリヤ
メタル膜に加工することを特徴とする請求項1〜3のい
ずれか1項に記載の半導体装置の製造方法。
4. In the first step, the film containing the high melting point metal is processed into a wiring shape, and in the second step, the film containing titanium is converted into a film containing the high melting point metal in the wiring shape. 4. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is processed into a barrier metal film having a shape following the shape of the semiconductor device. 5.
【請求項5】 前記半導体基板上の層間絶縁膜を穿つ接
続孔が形成され、前記接続孔の内壁面を含む前記層間絶
縁膜の全面に前記チタンを含む膜が、前記接続孔内を埋
め込むように前記チタンを含む膜の全面に前記高融点金
属を含む膜がそれぞれ形成されており、 前記第1の工程において、前記高融点金属を含む膜を前
記接続孔内のみを埋め込むプラグ状に加工し、 前記第2の工程において、前記接続孔の内壁面以外の上
面に存する前記チタンを含む膜を除去することを特徴と
する請求項1〜3のいずれか1項に記載の半導体装置の
製造方法。
5. A connection hole formed in the interlayer insulating film on the semiconductor substrate, wherein a film containing titanium fills the entire surface of the interlayer insulating film including an inner wall surface of the connection hole. A film containing the refractory metal is formed on the entire surface of the film containing titanium. In the first step, the film containing the refractory metal is processed into a plug shape that fills only the inside of the connection hole. 4. The method according to claim 1, wherein, in the second step, a film containing titanium existing on an upper surface other than an inner wall surface of the connection hole is removed. 5. .
【請求項6】 前記第3の工程の後に、全面を覆うよう
に、第1のバリヤメタル膜、金属膜及び第2のバリヤメ
タル膜を順次形成する第4の工程と、 前記第1のバリヤメタル膜、前記金属膜及び前記第2の
バリヤメタル膜を配線形状に加工する第5の工程とを更
に有することを特徴とする請求項5に記載の半導体装置
の製造方法。
6. A fourth step of sequentially forming a first barrier metal film, a metal film, and a second barrier metal film so as to cover the entire surface after the third step, and 6. The method for manufacturing a semiconductor device according to claim 5, further comprising: a fifth step of processing the metal film and the second barrier metal film into a wiring shape.
JP12015098A 1998-04-14 1998-04-14 Manufacturing semiconductor device Withdrawn JPH11297678A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12015098A JPH11297678A (en) 1998-04-14 1998-04-14 Manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12015098A JPH11297678A (en) 1998-04-14 1998-04-14 Manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH11297678A true JPH11297678A (en) 1999-10-29

Family

ID=14779209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12015098A Withdrawn JPH11297678A (en) 1998-04-14 1998-04-14 Manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH11297678A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8202394B2 (en) 2001-06-11 2012-06-19 Renesas Electronics Corporation Method of manufacturing semiconductor devices and semiconductor manufacturing apparatus
JP2015041655A (en) * 2013-08-21 2015-03-02 株式会社日立ハイテクノロジーズ Plasma processing apparatus and plasma processing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8202394B2 (en) 2001-06-11 2012-06-19 Renesas Electronics Corporation Method of manufacturing semiconductor devices and semiconductor manufacturing apparatus
JP2015041655A (en) * 2013-08-21 2015-03-02 株式会社日立ハイテクノロジーズ Plasma processing apparatus and plasma processing method

Similar Documents

Publication Publication Date Title
US7145241B2 (en) Semiconductor device having a multilayer interconnection structure and fabrication process thereof
US20060019491A1 (en) Method for manufacturing a semiconductor device
JPH10223608A (en) Manufacture of semiconductor device
TWI784183B (en) Ald (atomic layer deposition) liner for via profile control and related applications
JP4108228B2 (en) Manufacturing method of semiconductor device
US5773890A (en) Semiconductor device that prevents peeling of a titanium nitride film
JP2891952B2 (en) Method for manufacturing semiconductor device
KR20020032342A (en) Method of producing semiconductor device
US6136691A (en) In situ plasma clean for tungsten etching back
JPH11297678A (en) Manufacturing semiconductor device
JP2000252359A (en) Etching method for insulating film and formation method for wiring layer
US6554952B1 (en) Method and apparatus for etching a gold metal layer using a titanium hardmask
US6559047B1 (en) Method of forming a metal interconnect that substantially reduces the formation of intermetallic residue regions
JP2001237228A (en) Substrate treatment method, substrate treatment equipment and device manufacturing method
JP3780204B2 (en) Barrier metal film or adhesion layer forming method and wiring forming method
JPH07201851A (en) Semiconductor device and manufacture thereof
JPH09199484A (en) Manufacture of semiconductor device
US6426016B1 (en) Method for etching passivation layers and antireflective layer on a substrate
JP2002289589A (en) Etching method
JP2000150471A (en) Etching apparatus and manufacture of semiconductor device utilizing the same
JP2874033B2 (en) Method for manufacturing semiconductor device
JP2003179133A5 (en)
JP2001015494A (en) Manufacture of semiconductor device and etching method
JP2003318157A (en) Method of manufacturing semiconductor element
JP2000277522A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050705