JP2000148225A - 可変サンプリング制御方法とその装置 - Google Patents

Abstract

(57)【要約】 【課題】 ディジタル制御装置の演算時間を入力信号に
応じて可変として、トータルとしての演算時間を少なく
する。 【解決手段】 入力信号の変化率に応じてサンプリング
周期の異なるサンプリング信号を選択回路８で取り出
し、これによってＡ／Ｄ変換周期を制御する。また、演
算処理によって得られるサーボ系の特性がサンプリング
周期の変化により変わらないようにマイコン１内でのフ
ィルタリング処理の係数をサンプリング周期に応じて変
える。変化率が小さいときはサンプリング周期を長くす
ることで、特性を劣化させることなくディジタル演算器
の演算時間を短縮でき、その分消費電力の低減が図れ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、可変サンプリング
制御方法とその装置に関わり、特にマイクロコンピュー
タを用いた制御装置に於ける可変サンプリング制御方法
とその装置に関する。

【０００２】

【従来の技術】近年、マイクロコンピュータを用いたデ
ィジタル制御装置が種々の製品に用いられている。ディ
ジタル制御装置では、誤差信号をＡ／Ｄ変換してディジ
タルデータとして取り込み、入力データにディジタル演
算を施し、その演算結果である制御信号をＤ／Ａ変換し
て出力する。この制御信号が例えばアクチュエータの駆
動信号であれば、その信号によってアクチュエータが動
作し、所定の制御特性を実現する。このようなディジタ
ル制御装置は通常マイクロコンピュータを用いたソフト
ウエアの演算によって実現されており、その構成は、デ
ィジタル演算器としてマイクロコンピュータのＣＰＵを
用い、その周辺回路として、マイクロコンピュータの外
部バス上にＡ／Ｄ変換器およびＤ／Ａ変換器が接続され
ている。そしてＡ／Ｄ変換（サンプリング）の周期は一
定であり、Ａ／Ｄ変換する毎にディジタル演算が行われ
るのが通常である。

【０００３】また、サンプリング周期あるいは演算周期
が一定値でない従来例としては、特開平２−７１０９
号、特開平３−１０２５０４号等に開示されたものがあ
る。特開平２−７１０９号に開示された技術では、制御
系が多重ループを成していて、内側のループほど扱う周
波数が高いときに、各ループ毎にそのディジタル処理の
ための入力サンプリング周期を変えて、なるべく処理量
を減らすようにしている。また特開平３−１０２５０４
号に開示された技術は、演算処理内容を変更する場合な
ど、一時的に別の処理を行う間は本来の制御演算を休止
して、別のサンプリング周波数で入力された情報を処理
するものであり、サーボ系の動作としては、一定の周期
でサンプリングおよび演算処理を行うように構成されて
いる。

【０００４】

【発明が解決しようとする課題】ディジタル制御におけ
る上記サンプリング周期は、入力誤差信号の周期に比べ
て十分短い時間間隔となるように設定される。一般的に
は入力誤差信号の周期の１／１０以下の周期が選ばれ
る。これは、サンプリング周期すなわち演算周期は短け
れば短いほどきめこまかな制御となり、アナログ制御と
同等の特性を得ることができるからである。つまり、周
期が短い（周波数が高い）入力信号が予想される場合に
は、それに合わせてサンプリング周期を短く（周波数を
高く）しておく必要がある。これを達成するためには、
Ａ／Ｄ変換の変換時間および演算処理時間の合計がサン
プリング周期よりも短くなるように、高速なＡ／Ｄ変換
器と高速演算が可能な演算処理装置（マイクロコンピュ
ータ）を必要とする。またサンプリング周期が短いとい
うことは、単位時間当たりの処理回数が増し、全体処理
量が増大し、マイクロコンピュータの消費電力が大きく
なるという問題がある。

【０００５】また、特開平２ー７１０９号あるいは特開
平３ー１０２５０４号に開示された技術では、いづれも
何らかの処理単位毎にサンプリング周期をかえるもので
あり、処理量の低減に効果がある。しかし、同じ処理を
行っている場合でも、例えばサーボ系がその平衡状態に
ほぼ安定してるときと、何らかの外乱が入ったときや動
作の過渡的な状態にあるときとでは、制御系の入力であ
る誤差信号の時間変化率は異なっており、前者のような
安定的な動作状態にあるときには後者のときのような短
いサンプリング周期を必要としない。しかし同一の処理
系で制御している限り、最大の時間変化率のときでも処
理可能なように短いサンプリング周期にしておく必要が
あり、前述の公知例では対処できなかった。

【０００６】本発明の目的は、入力誤差信号の状態に応
じてサンプリング周期を可変とすることにより、処理量
の低減及び消費電力の低減をはかることのできる可変サ
ンプリング制御方法とその装置を提供することにある。

【０００７】

【課題を解決するための手段】本発明は、制御対象から
のアナログ誤差信号をＡ／Ｄ変換してディジタルデータ
としての入力誤差信号とし、この入力誤差信号にフィル
タ演算を行ったのちその演算結果をＤ／Ａ変換器により
アナログ信号として出力し、その出力信号によって制御
対象を駆動するようにした制御システムの可変サンプリ
ング制御方法であって、入力誤差信号の時間変化率を検
出し、前記検出された時間変化率が大きい程小さい周期
となるように予め定められた複数の周期の中から１つの
周期を選択し、その選択した周期で演算を繰り返したと
きに実現される前記フィルタ演算の結果が所定の特性と
なるように当該フィルタ演算の係数を定め、前記選択し
た周期で前記定めた係数を用いて前記フィルタ演算を実
行するようにしたことを特徴とする可変サンプリング制
御方法を開示する。

【０００８】更に本発明は、制御対象からのアナログ誤
差信号の時間変化率を検出する変化率検出手段と、その
周期が異なる複数のサンプリング信号を出力するサンプ
リング信号発生手段と、前記変化率検出手段により検出
された時間変化率が大きい程その周期が小さいサンプリ
ング信号を選択する選択手段と、この手段により選択さ
れたサンプリング信号が入力されるごとに前記アナログ
誤差信号のＡ／Ｄ変換処理を行うＡ／Ｄ変換手段と、前
記選択手段により選択された周期で演算を行ったときに
所定の特性が得られるような係数を用いて前記Ａ／Ｄ変
換手段出力に対してフィルタ演算を行う演算手段と、こ
の手段の出力をＤ／Ａ変換して前記制御対象へ出力する
Ｄ／Ａ変換手段と、を備えたことを特徴とする可変サン
プリング制御装置を開示する。

【０００９】更に本発明は、タイマと、このタイマから
割り込み信号が発生すると制御対象から入力されたアナ
ログ誤差信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、この
手段から出力されたディジタル信号の時間変化率を算出
する変化率算出手段と、予め定められた複数のタイマ時
間の中から、前記変化率算出手段により算出された変化
率が大きい程小さいタイマ時間を選択して前記タイマへ
設定するタイマ設定手段と、この手段により設定された
タイマ時間を周期として演算を行ったときに所定の特性
が得られるような係数を用いて、前記Ａ／Ｄ変換手段出
力に対してフィルタ演算を行う演算手段と、この手段の
出力をＤ／Ａ変換して前記制御対象へ出力するＤ／Ａ変
換手段と、を備えたことを特徴とする可変サンプリング
制御装置を開示する。

【００１０】更に本発明は、一定のタイマ時間を持つタ
イマと、このタイマから割り込み信号が発生すると制御
対象から入力されたアナログ誤差信号をＡ／Ｄ変換する
Ａ／Ｄ変換手段と、最初は０に初期化されている変数を
前記割り込み毎に＋１大きくし、その値が予め定められ
た変数最大値以下かをチェックする変数チェック手段
と、前記Ａ／Ｄ変換手段から出力されたディジタル信号
と前回Ａ／Ｄ変換手段から出力されたディジタル信号と
の差分を求める差分演算手段と、この手段で求められた
差分の絶対値が予め定められた閾値以上かを調べる差分
チェック手段と、前記変数チェック手段により前記変数
が前記変数最大値よりも小さいと判断され、かつ前記差
分チェック手段により前記差分の絶対値が前記閾値以下
と判断されたときに前記タイマによる次のタイマ割り込
みの発生を待つように制御する繰り返し制御手段と、前
記変数チェック手段により前記変数が前記変数最大値よ
りも大きいと判断されたか、あるいは前記差分チェック
手段により前記差分の絶対値が前記閾値以上と判断され
たときに前記変数の値に応じて定められたフィルタ係数
を設定する係数設定手段と、この手段により設定された
フィルタ係数を用いて前記Ａ／Ｄ変換手段から出力され
たディジタル信号に対してフィルタ演算を行う演算手段
と、この手段の出力をＤ／Ａ変換して前記制御対象へ出
力するＤ／Ａ変換手段と、を備えたことを特徴とする可
変サンプリング制御装置を開示する。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明になる可変サンプ
リング制御装置の構成例を示すブロック図で、変化率検
出手段１０とサンプリング可変手段１３が特徴とする部
分である。図１において、誤差アンプ１６からの誤差信
号はＡ／Ｄ変換器２に入力されるとともに変化率検出手
段１０に入力される。変化率検出手段１０で検出された
誤差信号の変化率は、比較回路９においてあらかじめ定
めた設定値と比較され、変化率が設定値より大きい場合
には「１」が、小さい場合には「０」が選択信号Ｓとし
て比較回路９から出力される。比較回路９の出力信号
は、選択回路８に入力される。選択回路８では、発振器
４から発生した基準信号をカウンタ７により１／２およ
び１／４分周したサンプリング信号が入力されており、
選択信号Ｓが「１」のときは１／２分周したサンプリン
グ信号が、「０」のときは１／４分周したサンプリング
信号が選択され、この選択されたサンプリング信号がス
タート信号としてＡ／Ｄ変換器２へ印加される。Ａ／Ｄ
変換２は、これによってＡ／Ｄ変換を開始する。こうし
て、比較回路９、カウンタ７、選択回路８によって、サ
ンプリング可変手段１３が構成されている。

【００１２】Ａ／Ｄ変換が終わるとその完了信号によっ
てマイコン１に対して割り込み信号が発生し、マイコン
１内でＡ／Ｄ変換出力に対してフィルタ演算が行われ、
その演算結果がＤ／Ａ変換器３でＤ／Ａ変換されて駆動
アンプ６に出力される。

【００１３】ここで、マイコン内でのフィルタ演算とし
て、例えば（数１）に示したの２つの零点Ωz1、Ωz2と
２つの極ΩP1、ΩP2を持つ伝達関数Ｈ（ｓ）によって表
されるフィルタ特性をディジタル演算で実現することを
考える。ここでｓはラプラス変換子である。

【数１】 この特性をディジタル演算（離散時間）で実行するため
に、ｚ変換を用いて計算式を導く。（数１）を双一次変
換

【数２】 を用いてｚの関数Ｈ（ｚ）として表すと、（数３）とな
る。

【数３】 ここで、Ｔは演算周期（サンプリング周期）であり、各
係数は次式で表される。

【数４】 この演算の過程を表すブロック図が図２である。図２に
おいてＵは入力、Ｙは出力、Ｘ１、Ｘ２は状態量であ
り、添字ｋは、時刻ｔ＝ｋＴでの値を表している。すな
わち、時間的に変化する入力Ｕ（ｋ）が与えられたと
き、Ｈ（ｓ）という特性を持つ要素の出力Ｙ（ｋ）は次
の（数５）の演算で求められる。

【数５】 この式のＸ１（ｋ）は、１サンプル前の入力、出力など
から求められていた値である。出力Ｙを求めた後、次の
サンプルで用いるＸ1(k+1)およびＸ2(k+1)は

【数６】

【数７】 で与えられる。これら（数５）〜（数７）によって、Ｈ
（ｓ）の特性を持つ要素に入力Ｕが加えられたときの出
力Ｙをディジタル演算することができる。

【００１４】以上の図２のフィルタ演算をみると、演算
の周期Τが変わると（数４）のαが変化し、従ってフィ
ルタの係数ａ1、ａ2、ｂ0、ｂ1、ｂ2すべてが変化す
る。したがって、演算の周期Τが変化する場合には、所
望の特性を実現するための演算の周期Τに応じた係数を
用意する必要がある。これは別のフィルタでも同様であ
り、このためマイコン内１の割り込み処理（フィルタ処
理）では図３の処理を行う。まずＡ／Ｄ変換器２からの
出力値ＵをＲＡＭに記憶し（ステップ３０１）、Ｉ／０
１１を介して取り込んだ選択信号Ｓが「０」か「１」か
を判定する（ステップ３０２）。選択信号Ｓが「０」の
時には、係数ａ00、ａ10、ｂ00、ｂ10、ｂ20を用いたフ
ィルタ演算を行い（ステップ３０３〜３０７）、選択信
号Ｓが「１」の時には、係数ａ01、ａ11、ｂ01、ｂ11、
ｂ21を用いたフィルタ演算を行う（ステップ３０８〜３
１２）。ここでステップ３０３あるいは３０８は（数
５）の演算で、ステップ３０４あるいは３０９は制御系
のループゲインｋ0あるいはｋ1を乗ずる演算である。ス
テップ３０５あるいは３１０は前ステップで求めた駆動
信号をＤ／Ａ変換器３へ入力して駆動信号を出する処
理、つづくステップ３０６、３０７あるいはステップ３
１１、３１２は、次サイクルのためのＸ１、Ｘ２の更新
処理で（数６）（数７）の演算である。これらの演算に
用いる上記２組の係数は、演算周期Τに応じて必要な特
性を実現するようにあらかじめ計算しておいたもので、
ＲＯＭに記憶しておく。この時、演算周期によらず同じ
特性となる係数を設定しても良いし、演算周期に合わせ
て異なる特性を実現する係数を設定しても良い。なお、
図３のフィルタ処理では、遅延時間をできるだけ小さく
するために、出力Ｙをまず演算し、出力Ｙが求まった時
点でＤ／Ａ変換をスタートさせている。

【００１５】図４は、以上に説明した図１の可変サンプ
リング制御装置の動作を示すタイムチャート（図４
（ａ））で、従来の一定周期でサンプリングを行った場
合（図４（ｂ））とを比較して示している。（ｂ）図の
一定サンプリング周期の場合には、演算処理は、発振器
４で発生する基準信号を分周した信号の周期毎に行われ
る。図では１／２分周した信号となっている。また、Ｄ
／Ａ変換器３からの最終的な出力信号の出力時刻は、Ａ
／Ｄ変換器２のスタート信号から、Ａ／Ｄ変換時間、マ
イコンでの演算に要する時間、Ｄ／Ａ変換時間の合計時
間遅れて変化することになる。マイコンでの演算時間は
ほぼ一定とみなせるから、出力信号の変化周期は概略Ａ
／Ｄ変換の周期で出力信号も変化する。

【００１６】一方、本発明の（ａ）図の場合には、変化
率によってサンプリング時点（Ａ／Ｄスタート信号）が
動的に変化する。入力信号（誤差アンプ１６出力）が図
示のように変化すると、変化率検出手段１０により検出
変化率Ｈｕは時刻ｔ１、ｔ２に設定された閾値±Ｈref
となり、比較回路９からの選択信号Ｓはｔ１〜ｔ２間で
「０」、ｔ１以前とｔ２以後に「１」となる。従ってｔ
１〜ｔ２間では１／４分周されたカウンタ出力ｃｏが、
それ以外では１／２分周されたカウンタ出力ｃｆがＡ／
Ｄスタート信号としてＡ／Ｄ変換器２へ与えられるの
で、選択信号が「０」の場合には「１」の場合の半分の
周期で演算が行われる。例えば、基準信号が２００ｋＨ
ｚであるとすると、変化率が大きい場合には、サンプリ
ング周波数が１００ｋＨｚとなり、変化率が小さい場合
には５０ｋＨｚとなる。図４（ａ）では、まず１００ｋ
Ｈｚで割り込み処理に入り、途中から５０ｋＨｚの処理
となり、さらに１００ｋＨｚの処理となった場合に相当
する。誤差信号の変化率が大きい場合とは、誤差の周波
数が高い時であり、高いサンプリング周波数が必要な場
合である。すなわち誤差信号の変化率を検出することに
よって、高いサンプリング周波数が不要な時はサンプリ
ング周波数を下げるようにして、処理時間、処理量を軽
減している。なお、ここでは、サンプリング周波数が１
００ｋＨｚと５０ｋＨｚの２つのモードしか持たない場
合について説明したが、変化率の値によって３つ以上の
モード（サンプリング周波数）をもたせることもでき
る。

【００１７】以上のように、本構成例によれば、誤差信
号の変化率に応じて演算周期を変化させ、マイコンの処
理量を必要最小限とすることができ、マイコンの消費電
力を最小とすることができる。また、演算処理を行って
いない残りの時間に別の処理を行えば、従来２つのマイ
コンを用いてたものが、１つのマイコンで済み、回路規
模の低減、コストの低減が図れるという効果もある。

【００１８】図５は、本発明になる可変サンプリング制
御装置の別の構成例を示すブロック図で、誤差信号の変
化率検出をソフトウエアで実行するものである。そのた
め、図１の変化率検出手段１０及びサンプリング可変手
段１３は、ハードウェアとしては備えられていない。ま
た割り込みは、タイマ１２を用いて、タイマ１２に設定
する値により割り込みの周期が変えられるようにしてい
る。すなわち、タイマ１２にある値を設定すると、内部
の基準クロックによりダウンカウントされその値が０と
なると割り込みが発生する。この割り込みによりＡ／Ｄ
変換器２をソフト的にスタートする。ここでタイマの設
定値は、ソフト的に検出された入力信号（駆動信号）の
変化率に応じて可変設定される。すなわち、サンプリン
グ周期可変手段を、マイクロコンピュータの外部周辺回
路のタイマ１２とソフト処理によって実現している。

【００１９】図６は、図５の装置の動作を示すタイミン
グチャートであり、図７がマイコン１に於ける処理のフ
ローチャートである。まずある時点に割り込みが発生
し、Ａ／Ｄ変換がスタートすると（ステップ７０１）、
そのＡ／Ｄ変換の終了をフラグで監視し（ステップ７０
２）、Ａ／Ｄ変換が終了したことを検出するとＡ／Ｄ変
換出力Ｕnを取り込み（ステップ７０３）、その変化率
（Ｈｕ）を求める（ステップ７０４）。この変化率は、
記憶されていた誤差信号の前回の値Ｕｐと今回の値Ｕn
の差分をとり、そのときのタイマ設定値（ＴＩＤ）で除
算することにより演算できる。次に、この変化率の絶対
値が、あらかじめ定めた閾値Ｈrefよりも大きいか小さ
いかを比較し（ステップ７０５）、この結果に応じてサ
ンプリングのモードを設定する。即ちそのモードに合わ
せたタイマの設定値をセットし（ステップ７０６、７１
２）、タイマを動作させる。その後は、実施例１と同様
であり、夫々の係数を用いてフィルタ演算を行い、駆動
信号ＤをＤ／Ａ変換して出力する（ステップ７０７〜７
１１及びステップ７１３〜７１７）。そして最後に今回
のＡ／Ｄ変換値Ｕnを次のときの前回値Ｕpとして記憶し
（ステップ７１８）、次の割り込みを待つ。タイミング
チャートの図６では、タイマ値の設定値がＴＩＤ0＝３
Τ0とＴＩＤ1＝２Τ0の二つの場合を示している。但し
Τ0は基準信号の周期である。また、本構成例では選択
信号は存在しないが、変化率の絶対値が閾値Ｈrefより
大きいか小さいかに応じて図６では選択信号を図示して
いる。

【００２０】以上の第２の構成例によれば、変化率の検
出およびサンプリング周期の変更をソフトウエアで実現
できるので、変化率検出手段、サンプリング可変手段を
ハードウエアとして必要とせず、回路規模を小さくする
ことができるという効果がある。また、サンプリング周
期をソフトウェアによる設定値によって指定できるの
で、きめ細かく設定でき、最適な演算周期としてサーボ
系の特性を最適にできるという効果もある。

【００２１】図８は、本発明になる可変サンプリング制
御装置のさらに他の構成例を示しており、マイコンでの
処理フローチャートである。この構成例は、ハード構成
としては図５の装置と同じであるが、タイマは常に一定
周期で割り込みを発生し、割り込みごとにＡ／Ｄ変換を
必ず実行する。即ちまず、サンプリング周期を可変制御
するために用意した周期モードカウンタＭｃ（変数）を
０に初期化し（ステップ８０１）、タイマ割り込みを待
つ（ステップ８０２）。割り込みが入るとＡ／Ｄ変換を
行い（ステップ８０３、８０４）、その出力値Ｕｎをと
り込み（ステップ８０５）、前回取り込んだＡ／Ｄ変換
出力Ｕｐとの差Ｄｎを求める（ステップ８０６）。次に
周期モードカウンタＭｃを＋１し（ステップ８０７）、
Ｍｃ＞４かを調べる（ステップ８０８）。これが“Ｎ
Ｏ”ならば先に求めた差Ｄｕの絶対値を予め定めた閾値
Ｄrefと比較し（ステップ８０９）、Ｄrefより小さいと
きはステップ８０２へ戻って次の割り込みを待つ。以上
のステップ８０２〜８０９の処理をくり返すと、そのた
びに周期モードカウンタＭｃは＋１されている（Ｍｃ≦
４の範囲で）。｜Ｄｕ｜が閾値Ｄrefをこえ、信号の変
化率が所定値をこえたものとしてステップ８１０以下の
処理に移り、この処理で制御信号が出力されるので、周
期モードカウンタＭｃはサンプリング周期に比例する量
となっている。但し、入力誤差信号の変化が少ない状態
が続き、ステップ８０２〜８０９の処理をいつまでもく
り返していると制御信号が出力されなくなるので、図８
ではＭｃ＝４まではくり返すが５以上になると強制的に
ステップ８１０以下の処理を実行するようにステップ８
０８の判定ステップが設けられている。

【００２２】以上のようにしてステップ８１０へ移行し
たときは、周期モードカウンタＭｃの値に比例した周期
で制御信号が出力されることになるから、この周期に対
応したフィルタ係数を設定する必要があり、その処理が
ステップ８１０、８１１で行われている。このために図
９に示した係数データがＲＯＭに用意されているものと
する。即ち、図９では、図２に示したフィルタの係数が
示されており、オフセットアドレスＡoffから１つの係
数について２バイトづつを用いて係数データが格納され
ている。係数は５個であるから１０バイドで１組の係数
フィルタが与えられ、ステップ８１０では各組のデータ
の先頭アドレスＡｃがＭｃの値から計算される。そして
ステップ８１１でこの各組先頭アドレスＡｃから順にＭ
ｃの値に対応したフィルタ係数ａ0、ａ1、ｂ0、ｂ1、ｂ
2が設定される。こうしてサンプリング周期に対応した
係数が決まると、以下の処理ステップ８１２〜８１７は
図７の第２の構成例と同様であり、フィルタ演算と制御
信号の出力が行われる。

【００２３】図８の構成例によると、やはりハードウェ
ア構成が簡単である利点がある。また、一定周期で必ず
誤差信号を検出（Ａ／Ｄ変換）しているため、急激な変
化に対しても時間遅れが少なく、応答性が良いという効
果がある。

【００２４】図１０は、複数の制御系を持つ光ディスク
装置に本発明を適用した構成例で、可変サンプリング制
御は図８の制御方法により行われる。光ディスク装置に
は、光ピックアップに内蔵された光スポットをトラック
方向およびフォーカス方向に位置決するためのレンズア
クチュエータが内蔵されている。光ピックアップ２１
は、ディスク２０の半径方向に移動するためのスレッド
アクチュエータ２３によって移動する。ディスク２０を
線速度一定あるいは回転速度一定で駆動するためのスピ
ンドルモータ２２がある。

【００２５】図１０において、ディスク２０に照射され
たレーザ光の反射光から、再生信号とともにフォーカ
ス、トラッキングの誤差信号および再生同期信号が誤差
アンプ１６により検出される。フォーカス、トラッキン
グ誤差信号はマイコン内のＡ／Ｄ変換器２に入力され、
この誤差信号に基づいてフォーカスおよびトラッキング
制御が行われる。スレッド２３は、トラッキングアクチ
ュエータの駆動信号に基づき、トラッキングアクチュエ
ータの駆動信号が０になるように制御することにより、
再生につれて移動するトラックに追従して光ピックアッ
プ２１を移動することができる。また、再生同期信号は
マイコン内の位相差検出回路２４に入力され、再生同期
基準信号との位相差が検出される。また、スピンドルモ
ータ２２に設けられたエンコーダからモータの回転に同
期したパルス信号（ＦＧ信号）が発生し、このＦＧ信号
がマイコン内のＦＧカウンタ回路２５に入力され、回転
速度情報が検出される。この位相差信号と速度信号によ
ってスピンドルモータ２１が制御される。

【００２６】図１１は、この４つの制御系、即ち、フォ
ーカス、トラッキング、スレッド、スピンドルの制御を
実行するタイミングチャートで、同図（ａ）は一定サン
プリング制御（従来方式）の場合、同図（ｂ）は可変サ
ンプリング制御（本方式）の場合である。基本的には、
どちらの場合も４つの制御系は一定周期の割り込み信号
で処理が行われ、スレッド、スピンドル制御は比較的遅
い制御で良いので、２回に１回交互に処理するようにし
てある。

【００２７】一定サンプリング制御方式（図１１
（ａ））では、割り込み信号によってまずフォーカス誤
差をＡ／Ｄ変換にスタートをかけてから、処理の初期設
定、メモリのクリヤ、レジスタの退避が行われる。その
後、Ａ／Ｄ変換が終了した時点で、フォーカス誤差をメ
モリ上（ＲＡＭ）に記憶し、トラッキング誤差信号のＡ
／Ｄ変換を開始する。この記憶したフォーカス誤差信号
に補償器の演算（フィルタリング）を行い、フォーカス
駆動信号をもとめ、Ｄ／Ａ変換を行う。さらに、トラッ
キング信号のＡ／Ｄ変換終了時に、誤差信号に補償器の
演算を行い、トラキング駆動信号をＤ／Ａ変換器に出力
する。このトラッキング駆動信号に補償器の演算を行
い、スレッド駆動信号を求め、Ｄ／Ａ変換して出力す
る。次の割り込み処理では、スレッド制御の代わりに、
スピンドル制御が行われる。位相誤差に補償器の演算を
行い、その結果が速度誤差と加算され、さらに補償器の
演算が行われ、スピンドル駆動信号がＤ／Ａ変換され出
力される。すなわち、従来方式では、フォーカスおよび
トラッキング制御が割り込み信号の周期で必ず実行され
ることになる。

【００２８】一方、可変サンプリング制御（図１１
（ｂ））では、Ａ／Ｄ変換されたフォーカス誤差、トラ
ッキング誤差の変化率から、フォーカスおよびトラッキ
ング補償特性の演算を行うかどうかを判断する。図１１
（ｂ）では、１回目の割り込み処理では、フォーカス、
スレッド、トラッキングの順序で３つの処理が行われて
いる。２回目の割り込み処理では、フォーカス処理を行
わないで、トラッキングとスピンドルの２つの処理が行
われている。３回目の割り込み処理では、トラッキング
処理が省略されフォーカスとトラッキングの２つの処理
が行われている。すなわち、２回目、３回目の割り込み
処理では、（ａ）一定サンプリング制御方式に比べてＣ
ＰＵでの処理時間の合計が小さくなっていることがわか
る。この消費電力低減量は図１１（ｂ）の場合、例えば
２０％くらいになる。

【００２９】このような制御を実現するには、可変サン
プリング制御を行うフォーカスとトラッキング制御のそ
れぞれを図８のような方法で処理するが、この場合には
タイマは図１１（ｂ）の割り込みタイミングを与えてい
る。そしてフォーカス制御に対しては図８のステップ８
０２は同じタイマ割り込みであるが、トラッキング制御
に対してはステップ８０２は、タイマ割り込みで交互に
実行されるスレッド制御またはスピンドル制御の処理終
了に伴う割り込みとする。また、フィルタ係数もフォー
カス、トラッキング各制御に対応したものを用いること
はいうまでもない。

【００３０】図１２は、フォーカス制御系の応答特性を
計算した結果を、従来方式と本方式を比較して示したも
ので、ディスクの面振れ２００μｍ、１００Ｈｚを外乱
として入力した時の、フォーカス誤差信号、誤差信号の
変化率、選択信号、駆動信号を示してある。（ａ）一定
サンプリング制御方式では、選択信号が常に「１」、す
なわち２００ｋＨｚの固定サンプリングで動作した場合
である。（ｂ）可変サンプリング制御方式では、誤差信
号の変化率によって、サンプリング２００ｋＨｚと１０
０ｋＨｚで動作する。選択信号と変化率の波形から、確
かに変化率が小さいときはサンプリングが低く、変化率
が大きい場合はサンプリングが高くなっている。このサ
ンプリング周期が変化する時点では、駆動信号が過渡的
に変動するが、フォーカス誤差信号にはほとんど影響は
出ておらず、実用的には従来方式と同等十分な精度が確
保できていることがわかる。

【００３１】本発明の可変サンプリング制御方式を、上
記のように光ディスク装置に適用した図１２の構成例に
よれば、サーボ特性の劣化がほとんどなく、処理時間を
従来方式よりも短くでき、その分マイコン（半導体素
子）としての消費電力を小さくできるという効果があ
る。

【００３２】図１３は、図１２に示した制御装置を半導
体素子として構成した場合の構成例を示す。図１３で
は、プロセッサがＲＩＳＣとＤＳＰの２プロセッサ構成
となっている。これは、フィルタ演算をＤＳＰの並列演
算で行い、初期設定、条件分岐などの処理はＲＩＳＣマ
イコンで行うことによって、高速処理を可能とするため
である。ＲＯＭ、ＲＡＭのメモリは、ＸとＹに別れてお
り、共通バスのＩバスとは別に設けられたＸ，Ｙバスで
同時にアクセスできるようになっている。入出力はＡ／
Ｄ変換、Ｄ／Ａ変換に加えて、ＰＷＭ変換出力がある。
これは、スレッド、スピンドルなど比較的制御帯域の低
いアクチュエータにパルス幅変調した駆動電圧を出力す
るためである。汎用モジュールとしては、割り込みのタ
イミングを制御するタイマの他に、シリアルの転送ポー
トなどもある。図１３に示した本半導体素子１つで、光
ディスク装置用の制御装置を実現できるだけでなく、一
般的な制御装置として用いることもできる。

【００３３】なお以上の説明では、いずれの構成例も誤
差信号の変化率によってサンプリング周期または演算周
期を可変とする例について示したが、誤差の大きさ、誤
差の周波数など誤差信号の他の状態を検出して可変とす
ることも可能である。また、一定の期間毎に誤差の変化
率の最大値によってサンプリング周期または演算周期を
変化させるようにしても良い。この方式を光ディスクに
適用した場合には、面振れ、偏心が大きいディスクの場
合には、誤差の変化率が大きいためにサンプリング周期
が短くなる。すなわち、ディスクによってサンプリング
周期または演算周期を自動的に調整することもできる。

【００３４】

【発明の効果】以上のように、本発明においては誤差信
号に応じてサンプリング周期または演算周期を変化させ
ると同時に、サーボ特性を最適に調整することができる
ので、ディジタル演算器（マイコン）の処理量、演算時
間を最小とし、消費電力の低減が図れるという効果があ
る。

【図面の簡単な説明】

【図１】本発明になる可変サンプリング制御装置の構成
例を示すブロック図である。

【図２】ディジタルフィルタの構成例図である。

【図３】図１の装置に於ける制御処理のフローチャート
である。

【図４】図１の動作を示すタイミングチャートである。

【図５】本発明になる可変サンプリング制御装置の別の
構成例を示すブロック図である。

【図６】図５の装置の動作を示すタイミングチャートで
ある。

【図７】図５の装置に於ける制御処理のフローチャート
である。

【図８】本発明になる可変サンプリング制御装置の別の
構成例のための制御処理である。

【図９】図８の処理で用いる係数データの例である。

【図１０】光ディスク装置へ本発明を適用したときの制
御装置の構成例である。

【図１１】図１０の装置の動作を示すタイミングチャー
トである。

【図１２】図１０のフォーカス制御時間応答の例を示す
波形図である。

【図１３】図１０の制御装置を半導体素子として構成し
た例を示す図である。

【符号の説明】

１ マイコン ２ Ａ／Ｄ変換器 ３ Ｄ／Ａ変換器 ４ 発振器 ７ カウンタ ８ 選択回路 ９ 比較回路 １０ 変化率検出手段 １１ Ｉ／Ｏ １２ タイマ １３ サンプリング可変手段 ２０ ディスク ２１ 光ピックアップ ２２ スピンドルモータ ２３ スレッド ２４ 位相差検出 ２５ ＦＧカウンタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三井 康弘 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内 Ｆターム(参考） 5H004 GA36 GB20 HA07 HB07 HB08 HB14 JA03 JB18 JB19 KA22 KA37 KB23 KB25 KB26 MA02 MA05 MA06 MA08 MA36 MA42 MA43 5J022 AA01 AB01 AC02 BA05 CA07 CA10 CE01 CF02

Claims (4)

【特許請求の範囲】
1. 【請求項１】 制御対象からのアナログ誤差信号をＡ／
   Ｄ変換してディジタルデータとしての入力誤差信号と
   し、この入力誤差信号にフィルタ演算を行ったのちその
   演算結果をＤ／Ａ変換器によりアナログ信号として出力
   し、その出力信号によって制御対象を駆動するようにし
   た制御システムの可変サンプリング制御方法であって、 入力誤差信号の時間変化率を検出し、前記検出された時
   間変化率が大きい程小さい周期となるように予め定めら
   れた複数の周期の中から１つの周期を選択し、その選択
   した周期で演算を繰り返したときに実現される前記フィ
   ルタ演算の結果が所定の特性となるように当該フィルタ
   演算の係数を定め、前記選択した周期で前記定めた係数
   を用いて前記フィルタ演算を実行するようにしたことを
   特徴とする可変サンプリング制御方法。
2. 【請求項２】 制御対象からのアナログ誤差信号の時間
   変化率を検出する変化率検出手段と、 その周期が異なる複数のサンプリング信号を出力するサ
   ンプリング信号発生手段と、 前記変化率検出手段により検出された時間変化率が大き
   い程その周期が小さいサンプリング信号を選択する選択
   手段と、 この手段により選択されたサンプリング信号が入力され
   るごとに前記アナログ誤差信号のＡ／Ｄ変換処理を行う
   Ａ／Ｄ変換手段と、 前記選択手段により選択された周期で演算を行ったとき
   に所定の特性が得られるような係数を用いて前記Ａ／Ｄ
   変換手段出力に対してフィルタ演算を行う演算手段と、 この手段の出力をＤ／Ａ変換して前記制御対象へ出力す
   るＤ／Ａ変換手段と、 を備えたことを特徴とする可変サンプリング制御装置。
3. 【請求項３】 タイマと、 このタイマから割り込み信号が発生すると制御対象から
   入力されたアナログ誤差信号をＡ／Ｄ変換するＡ／Ｄ変
   換手段と、 この手段から出力されたディジタル信号の時間変化率を
   算出する変化率算出手段と、 予め定められた複数のタイマ時間の中から、前記変化率
   算出手段により算出された変化率が大きい程小さいタイ
   マ時間を選択して前記タイマへ設定するタイマ設定手段
   と、 この手段により設定されたタイマ時間を周期として演算
   を行ったときに所定の特性が得られるような係数を用い
   て、前記Ａ／Ｄ変換手段出力に対してフィルタ演算を行
   う演算手段と、 この手段の出力をＤ／Ａ変換して前記制御対象へ出力す
   るＤ／Ａ変換手段と、 を備えたことを特徴とする可変サンプリング制御装置。
4. 【請求項４】 一定のタイマ時間を持つタイマと、 このタイマから割り込み信号が発生すると制御対象から
   入力されたアナログ誤差信号をＡ／Ｄ変換するＡ／Ｄ変
   換手段と、 最初は０に初期化されている変数を前記割り込み毎に＋
   １大きくし、その値が予め定められた変数最大値以下か
   をチェックする変数チェック手段と、 前記Ａ／Ｄ変換手段から出力されたディジタル信号と前
   回Ａ／Ｄ変換手段から出力されたディジタル信号との差
   分を求める差分演算手段と、 この手段で求められた差分の絶対値が予め定められた閾
   値以上かを調べる差分チェック手段と、 前記変数チェック手段により前記変数が前記変数最大値
   よりも小さいと判断され、かつ前記差分チェック手段に
   より前記差分の絶対値が前記閾値以下と判断されたとき
   に前記タイマによる次のタイマ割り込みの発生を待つよ
   うに制御する繰り返し制御手段と、 前記変数チェック手段により前記変数が前記変数最大値
   よりも大きいと判断されたか、あるいは前記差分チェッ
   ク手段により前記差分の絶対値が前記閾値以上と判断さ
   れたときに前記変数の値に応じて定められたフィルタ係
   数を設定する係数設定手段と、 この手段により設定されたフィルタ係数を用いて前記Ａ
   ／Ｄ変換手段から出力されたディジタル信号に対してフ
   ィルタ演算を行う演算手段と、 この手段の出力をＤ／Ａ変換して前記制御対象へ出力す
   るＤ／Ａ変換手段と、 を備えたことを特徴とする可変サンプリング制御装置。