JP2000138311A - 圧電デバイスのパッケージ構造 - Google Patents

圧電デバイスのパッケージ構造

Info

Publication number
JP2000138311A
JP2000138311A JP30914698A JP30914698A JP2000138311A JP 2000138311 A JP2000138311 A JP 2000138311A JP 30914698 A JP30914698 A JP 30914698A JP 30914698 A JP30914698 A JP 30914698A JP 2000138311 A JP2000138311 A JP 2000138311A
Authority
JP
Japan
Prior art keywords
package
ceramic
ground electrode
adhesive
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP30914698A
Other languages
English (en)
Inventor
Yoshihisa Watanabe
芳久 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Communication Equipment Co Ltd
Original Assignee
Toyo Communication Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Communication Equipment Co Ltd filed Critical Toyo Communication Equipment Co Ltd
Priority to JP30914698A priority Critical patent/JP2000138311A/ja
Publication of JP2000138311A publication Critical patent/JP2000138311A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Abstract

(57)【要約】 【課題】 セラミックパッケージの内底面に金メッキに
より形成した接地電極面と、パッケージ内に収納される
弾性表面波素子の底面とを接着剤により接合する際の接
合強度を高めることにあり、シールド性の低下、部品増
大、大型化を招くことなく、金メッキに際しての簡易な
調整作業のみによって接合強度を大幅に向上することが
できるSAWデバイスのパッケージ構造を提供する。 【解決手段】 上面に凹陥部3を有すると共に、該凹陥
部底面に接地電極面13を有したセラミックパッケージ
2と、該凹陥部底面に接着剤により接着固定され収納さ
れる圧電素子31と、を備えた圧電デバイスにおいて、
上記パッケージ側の接地電極面の少なくとも一部にセラ
ミックパッケージの内底面が露出したセラミック面40
が設けられ、接着剤の少なくとも一部は該セラミック面
と接着する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は圧電デバイス、例え
ば弾性表面波(SAW)デバイスのパッケージ構造の改
良に関し、特にセラミックパッケージの内底面に形成し
た接地電極面と、パッケージ内に収納される圧電素子の
底面とを接着剤により接合する際の接合強度を高めた圧
電デバイスのパッケージ構造に関する。
【0002】
【従来の技術】図3は従来の表面実装用の弾性表面波
(SAW)デバイスのパッケージ構造を説明する為の内
部構成説明図であり、図4(a) (b) 及び(c) はセラミッ
クパッケージの平面図、正面図、及びA−A縦断面図で
ある。このSAWデバイス1は、表面実装用の構成を備
えた3層構造のセラミックパッケージ2と、セラミック
パッケージ2の上面に形成された凹陥部3内に配置され
た弾性表面波素子4と、凹陥部3上に固定されて凹陥部
を閉止する図示しない金属蓋とを有する。凹陥部3内の
2つの対向し合う段差10上には夫々ワイヤボンディン
グ用端子11、アースパターン12等が形成され、凹陥
部3の内底面には接地電極面13がほぼ全面的に形成さ
れている。セラミックパッケージ2の外枠上面には図示
しない金属蓋をシーム溶接等によって溶着固定する際に
使用するシームリング15が予め形成されている。端子
11はセラミックパッケージ内を貫通する図示しない導
体を介して底面に形成した図示しない外部電極と接続さ
れている。また、アースパターン12及び接地電極面1
3も同様に図示しない導体を介してパッケージ底面のア
ース電極と接続されている。凹陥部3内に収納される弾
性表面波素子4は、圧電素板20上に少なくとも電極指
21と、パッケージ側の段差10上の電極11とワイヤ
接続されるボンディング用電極22とを備えている。と
ころで、接地電極面13は、外界からノイズが入来して
SAWデバイス(SAWフィルタ)の減衰特性を低下さ
せることを防止する為のシールド手段であり、セラミッ
ク製の内底面に金メッキを施すことにより形成されてい
る。金メッキとは、具体的には、セラミック面上にタン
グステン層、ニッケル層を順次積層した後に形成される
金の層である。金メッキにより形成された接地電極面1
3と弾性表面波素子4の底面との接合は接着剤により行
われ、接着剤と接着対象物との間の接着は、ファン・デ
ル・ワース力(分子が持つ電気的な分極作用)と、水素
結合(接着剤と接着対象物の水素基-OH との間の相互結
合作用)の両作用とによって実現される。このファン・
デル・ワース力は、接着対象物の表面積が大きいほど強
くなり、接着力が増大する。即ち、接着面が滑らかなも
のよりも、凹凸があるものの方が接着剤が接着面と接触
する面積が広くなり、接着力が強固になる。このとき、
接着剤は、接着面の凹凸にくさびを打ち込んだような形
となることから、これを一般にくさび効果と称する。
【0003】例えば、図5(a) に示すように、接着対象
物としての接地電極面13は金メッキから成るため、表
面性状が滑らかであり、導電性接着剤30と接着する面
の表面積は小さいため、ファン・デル・ワース力を大き
くすることができない。このため、接着対象物との間の
くさび効果を期待することができず、デバイスが落下し
た時等に加わる機械的衝撃により弾性表面波素子4がパ
ッケージ内底面から剥離し、機能停止をもたらす虞れが
ある。また、金は不活性であり、水素基が存在しない
為、水素結合を利用することもできない。これに対して
図5(b) のように、接着対象物がセラミックの如き粗面
である場合には、ファン・デル・ワース力と、水素結合
を共に利用することができ、十分なくさび効果を期待す
ることができる。しかし、SAWデバイスのセラミック
パッケージの内底面に形成される接地電極面13が、弾
性表面波素子4の底面と接合される部分は全面的に金メ
ッキが施されている為、上記不具合が発生していた。
【0004】
【発明が解決しようとする課題】本発明が解決しようと
する課題は、セラミックパッケージの内底面に金メッキ
により形成した接地電極面と、パッケージ内に収納され
る弾性表面波素子の底面とを接着剤により接合する際の
接合強度を高めることにあり、シールド性の低下、部品
増大、大型化を招くことなく、金メッキに際しての簡易
な調整作業のみによって接合強度を大幅に向上すること
ができるSAWデバイスのパッケージ構造を提供するこ
とにある。
【0005】
【課題を解決するための手段】上記課題を解決するた
め、請求項1の発明は、上面に凹陥部を有すると共に、
該凹陥部底面に接地電極面を有したセラミックパッケー
ジと、該凹陥部底面に接着剤により接着固定され収納さ
れる圧電素子と、を備えた圧電デバイスにおいて、上記
パッケージ側の接地電極面の少なくとも一部にセラミッ
クパッケージの内底面が露出したセラミック面が設けら
れ、上記接着剤の少なくとも一部は該セラミック面と接
着することを特徴とする。請求項2の発明は、上記パッ
ケージに形成した上記接地電極面は、メッシュ状にパッ
ケージ内底面が露出しているセラミック面を有している
ことを特徴とする。
【0006】
【発明の実施の形態】以下、本発明を図面に示した形態
例により詳細に説明する。図1(a) (b) 及び(c) は本発
明の一形態例のセラミックパッケージの平面図、正面
図、及びB−B縦断面図である。なお、図3を併せて参
照する。このSAWデバイス1は、表面実装用の構成を
備えたセラミックパッケージ2と、セラミックパッケー
ジ2の上面に形成された凹陥部3内に配置された弾性表
面波素子4(図3)と、凹陥部3上に固定されて凹陥部
を閉止する図示しない金属蓋とを有する。凹陥部3内の
2つの対向し合う段差10上には夫々ワイヤボンディン
グ用端子11、アースパターン12等が形成され、凹陥
部3の内底面には接地電極面13が形成されている。セ
ラミックパッケージ2の外枠上面には図示しない金属蓋
をシーム溶接等によって溶着固定する際に使用するシー
ムリング15が予め形成されている。端子11はセラミ
ックパッケージ内を貫通する図示しない導体を介して外
底面に形成した図示しない外部電極と接続されている。
また、アースパターン12及び接地電極面13も同様に
図示しない導体を介してパッケージ底面のアース電極と
接続されている。凹陥部3内に収納される弾性表面波素
子4は、図3に示すように圧電素板20上に少なくとも
電極指21と、パッケージ側の段差10上の電極11と
ワイヤ接続されるボンディング用電極22とを備えてい
る。この形態例のSAWデバイスが従来例と異なる点
は、セラミックパッケージの凹陥部3の内底面に形成し
た接地電極面13の少なくとも一部にセラミックパッケ
ージ内底面が露出している構成にある。即ち、弾性表面
波素子4の底面が接着剤を介して接合される接地電極面
13の少なくとも一部にセラミック面40を露出させる
ことにより、凹陥部内底面と弾性表面波素子4の底面と
の接着強度を高めた点が特徴的である。即ち、上述の如
く底面と接合される接地電極面13が全体的に金メッキ
層である場合には、ファン・デル・ワース力や水素結合
による結合力が低くなり、機械的衝撃等により接着剤と
接地電極面13との接着面が剥離を起こす虞れが高くな
るが、接地電極面13の一部にセラミック面40を露出
させて接着剤とセラミック面40とが直接接着するよう
に構成することにより、接着力を強化することができ
る。この例では、接地電極面13のほぼ中心部に円形に
セラミック面40を露出させたが、これは一例であり、
セラミック面40の形成位置、形状、個数、サイズ等は
種々選定可能である。従って、例えば、小面積のセラミ
ック面を接地電極面13の中心部や周辺部に散在させた
り、或は接地電極面13の全体、又は一部をメッシュ状
に構成しておくことにより接着剤の一部がセラミック面
と接着可能となるように構成しておくことも有効であ
る。なお、符号35はパッケージの方向を確認するため
の目印としての露出部である。
【0007】セラミック(酸化アルミニウム)は、表面
が粗く、活性度が高い為、ファン・デル・ワース力と水
素結合の両作用を利用した接着力の強化を図ることがで
きる。このように、接地電極面13の少なくとも一部分
にセラミック面を露出させることにより、シールド性を
低下させてSAWデバイスの減衰特性を低下させること
なく、接着力を強化することができる。セラミック面の
面積としては、シールド性の低下による電気的特性の劣
化を無視できる程度で済むように調整することが可能で
あり、個々のデバイスのスペックに応じてシールド性と
接着力とのバランスを勘案しながらセラミック面の面積
を調整する。なお、上記形態例では、本発明をSAWデ
バイスに適用したが、これは一例であり、本発明を他の
圧電デバイス、即ち、圧電振動子、圧電発振器に適用し
てもよい。即ち、図4(a) (b) (c)は本発明をSAW以
外の圧電デバイスに適用する場合の構成図であり、セラ
ミックパッケージ2の内底面上に収納される圧電振動素
子50は、平板状の圧電素板51の片面に凹陥部52を
形成することにより、凹陥部52の内底面に薄肉振動部
53を形成した構成を備えており、凹陥部内を含む素板
の片面上には必要に応じて全面電極54を形成する。ま
た、素板の反対側面であって振動部53の外面には図示
しない励振電極を形成する。このタイプの圧電振動素子
50は図4(a) に示す如く凹陥部側を下向きにしてパッ
ケージ内底面に接着固定されるが、圧電振動素子50の
外枠上面55とパッケージ内底面の接地電極(金メッキ
層)60との間を接着剤により接合する際には、接合力
が低くなるという不具合が発生する。そこで、本形態例
では、パッケージ内底面に形成した接地電極60は、圧
電振動素子50の外枠上面55が接する位置に、セラミ
ックパッケージ内底面が露出したセラミック面が穴状、
或はメッシュ状に形成されており、接着剤とセラミック
面とが直接接触可能な状態となっている。従って、上述
のくさび効果が発揮されて接合強度を向上することが可
能となる。
【0008】
【発明の効果】以上のように、本発明によれば、セラミ
ックパッケージの内底面に金メッキにより形成した接地
電極面と、パッケージ内に収納される弾性表面波素子の
底面とを接着剤により接続する際の接合強度を高めるこ
とにあり、シールド性低下、部品増大、大型化を招くこ
となく、金メッキに際しての簡易な調整作業のみによっ
て接合強度を大幅に向上する圧電デバイスのパッケージ
構造を提供することができる。
【図面の簡単な説明】
【図1】(a) (b) 及び(c) は本発明の一形態例のセラミ
ックパッケージの平面図、正面図、及び正面縦断面図。
【図2】(a) 及び(b) は本発明の他の形態例の説明図。
【図3】従来の圧電デバイスの一例としてのSAWデバ
イスの要部構成を示す斜視図。
【図4】(a) (b) 及び(c) は従来のSAWデバイスの平
面図、正面図、正面縦断面図。
【図5】(a) 及び(b) は従来例の説明図。
【符号の説明】 1 SAWデバイス、2 セラミックパッケージ、3
凹陥部、4 弾性表面波素子、10 段差、11 ワイ
ヤボンディング用端子、12 アースパターン、13
接地電極面、15 シームリング、20 圧電素板、2
1 電極指、22 ボンディング用電極、40 セラミ
ック面。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 上面に凹陥部を有すると共に、該凹陥部
    底面に接地電極面を有したセラミックパッケージと、 該凹陥部底面に接着剤により接着固定され収納される圧
    電素子と、を備えた圧電デバイスにおいて、上記パッケ
    ージ側の接地電極面の少なくとも一部にセラミックパッ
    ケージの内底面が露出したセラミック面が設けられ、上
    記接着剤の少なくとも一部は該セラミック面と接着する
    ことを特徴とする圧電デバイスのパッケージ構造。
  2. 【請求項2】 上記パッケージに形成した上記接地電極
    面は、メッシュ状にパッケージ内底面が露出しているセ
    ラミック面を有していることを特徴とする請求項1記載
    の圧電デバイスのパッケージ構造。
JP30914698A 1998-10-29 1998-10-29 圧電デバイスのパッケージ構造 Withdrawn JP2000138311A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30914698A JP2000138311A (ja) 1998-10-29 1998-10-29 圧電デバイスのパッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30914698A JP2000138311A (ja) 1998-10-29 1998-10-29 圧電デバイスのパッケージ構造

Publications (1)

Publication Number Publication Date
JP2000138311A true JP2000138311A (ja) 2000-05-16

Family

ID=17989473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30914698A Withdrawn JP2000138311A (ja) 1998-10-29 1998-10-29 圧電デバイスのパッケージ構造

Country Status (1)

Country Link
JP (1) JP2000138311A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139825A (ja) * 2016-04-06 2016-08-04 株式会社フジクラ 構造物
US10668696B2 (en) 2014-07-01 2020-06-02 Fujikura Ltd. Bonding structure on gold thin film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10668696B2 (en) 2014-07-01 2020-06-02 Fujikura Ltd. Bonding structure on gold thin film
JP2016139825A (ja) * 2016-04-06 2016-08-04 株式会社フジクラ 構造物

Similar Documents

Publication Publication Date Title
US20090051252A1 (en) Piezoelectric Resonator Plate And Piezolectric Resonator Device
EP0783205A1 (en) Multiple-mode piezoelectric filter
JP3306272B2 (ja) 弾性表面波装置
JP3239769B2 (ja) 表面実装型圧電フィルタ
US6946929B2 (en) Surface acoustic wave device having connection between elements made via a conductor not on the piezoelectric substrate
JPH11122072A (ja) 弾性表面波装置
JP4442014B2 (ja) 表面実装型圧電デバイス
JP2000138311A (ja) 圧電デバイスのパッケージ構造
JP2002064354A (ja) 表面実装型圧電振動子用パッケージおよび表面実装型圧電振動子用パッケージの製造方法
JP2005236892A (ja) 圧電振動子収納用パッケージおよび圧電装置
JPH11214955A (ja) 弾性表面波装置
JP3372065B2 (ja) 弾性表面波装置
JPH1050879A (ja) 表面実装型電子部品
JPH10327039A (ja) 弾性表面波装置
JPH03284006A (ja) 弾性表面波デバイス
JP5101192B2 (ja) 圧電デバイス
JP2008035304A (ja) 圧電振動子
JP2007142947A (ja) 表面実装型圧電発振器
JPH10215143A (ja) 弾性表面波装置
JP2003218660A (ja) 圧電振動子収納用パッケージ
JPH11284482A (ja) 多重モード水晶振動子
JP3317926B2 (ja) 弾性表面波装置
JP2002330050A (ja) 中空樹脂モールド弾性表面波フィルタ
JP2022190738A (ja) 弾性波デバイスパッケージ、および弾性波デバイスを含むモジュール
JP3738600B2 (ja) 表面実装型圧電部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051003

A977 Report on retrieval

Effective date: 20060403

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070514