JP2000123573A - メモリ初期化制御装置 - Google Patents

メモリ初期化制御装置

Info

Publication number
JP2000123573A
JP2000123573A JP10290263A JP29026398A JP2000123573A JP 2000123573 A JP2000123573 A JP 2000123573A JP 10290263 A JP10290263 A JP 10290263A JP 29026398 A JP29026398 A JP 29026398A JP 2000123573 A JP2000123573 A JP 2000123573A
Authority
JP
Japan
Prior art keywords
memory
data
turned
flag
reset switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10290263A
Other languages
English (en)
Inventor
Hiromi Watanabe
浩美 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10290263A priority Critical patent/JP2000123573A/ja
Publication of JP2000123573A publication Critical patent/JP2000123573A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】 【課題】 パソコン等のシステムをリセットする場合
に、メモリ内のログデータが格納されているログエリア
を初期化しないようにするための操作を行う必要のない
メモリ初期化制御装置を提供する。 【解決手段】 電源投入による初期化であるか又はリセ
ットスイッチ3による初期化であるかを示すフラグを有
し、リセットスイッチ3がオン操作された場合には該フ
ラグをオンするレジスタ8と、電源投入によるシステム
の立ち上がり時にレジスタ8内のフラグをオフする電源
監視部9とを備え、CPU1は、電源投入時又はリセッ
トスイッチ3のオン操作時にレジスタ8内のフラグを参
照し、該フラグがオフ即ち電源投入による初期化である
場合にはメモリ2内の全てのデータを初期化し、該フラ
グがオン即ちリセットスイッチ3による初期化である場
合にはメモリ2内のログデータ以外のデータを初期化す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パソコン等のデー
タの書き込み可能なメモリを搭載したシステムに用いて
好適なメモリ初期化制御装置に関する。
【0002】
【従来の技術】従来、パソコン等のデータの書き込み可
能なメモリ(例えばRAM)を搭載したシステムには、
電源投入時やリセットスイッチ操作時にメモリ上のデー
タを初期化する機能を備えたものがある。メモリの初期
化の方式としては、電源スイッチの操作による初期化
であるかリセットスイッチの操作であるかに関わらずメ
モリ内の全てのデータを初期化してしまうものや、ロ
グエリアセーブスイッチを有し、このログエリアセーブ
スイッチを押した状態(オン操作した状態)でリセット
スイッチを押した場合にのみメモリ中のログエリアのロ
グデータ(障害情報)を初期化せずに保持するものがあ
る。
【0003】ここで、図3は上記メモリのメモリマップ
を示すものであり、そのデータエリアにはログエリアと
該ログエリアを指定するポインタが設けられている。ま
た、図4は上記の方式の動作を示すフローチャートで
ある。この図において、電源投入によるシステムの立ち
上がり時にメモリ内の全てのデータを初期化し(ステッ
プS10)、その後、通常の運用を行いながら障害の発
生の有無を判定し、障害が発生した場合には障害情報を
メモリ内のログエリアにセーブする(ステップS12,
14,16)。そして、障害情報をメモリ内のログエリ
アにセーブした後、ステップS18に進み、継続して運
用可能であるか否かを判定し、継続運用が可能であれば
ステップS12に戻り、不可能であればリセットスイッ
チが押されるか又は電源スイッチが押されるまでこのス
テップを繰り返す。リセットスイッチ又は電源スイッチ
が押されると、ステップS10から処理が始まり、メモ
リ内の全てのデータを初期化する。
【0004】一方、図5は上記の方式の回路ブロック
図であり、図6はその動作の詳細を示すフローチャート
である。図5において、1はCPU、2はメモリ、3は
リセットスイッチ、4はログエリアセーブスイッチ、5
はレジスタ、6は電源スイッチ、7は電源回路である。
レジスタ5にはフラグが設けられており、このフラグは
ログエリアセーブスイッチ4を押すとオン(「1」)に
なり、離すとオフ(「0」)になる。CPU1はリセッ
トスイッチ3又は電源スイッチ6が押されると直ちにレ
ジスタ5内のフラグを参照し(ステップS8)、オンに
なっていればメモリ2内のログエリアを除くデータを初
期化し(ステップS20)、オフになっていればメモリ
2内の全てのデータを初期化する(ステップS10)。
【0005】
【発明が解決しようとする課題】ところで、上述した従
来のメモリ初期化方式にあっては、次のような問題点が
あった。の方式では、運用の継続が困難な障害が発生
した場合、リセットスイッチ又は電源スイッチを操作す
ることになるが、電源スイッチによる初期化であるか又
はリセットスイッチによる初期化であるかに関わらずロ
グエリアのデータを含むメモリの全てのデータが初期化
されるので、後の障害の解析作業を非常に困難にしてい
る。ログデータは、発生した障害の解析作業において非
常に大切なものであり、このデータの消滅は障害解析作
業に多大なる影響を与えてしまう。またシステムを納品
した顧客に対して速やかに報告を行うことが難しい。
【0006】の方式では、運用の継続が困難な障害が
発生した場合、ログエリアセーブスイッチ4を押した状
態でリセットスイッチ3を押して初期化を行った場合に
のみメモリ2内のログエリアだけは初期化されずに保存
されるが、ログエリアセーブスイッチ4をオン/オフし
なければならないという操作が加わることから操作性が
悪く、またその操作を忘れてしまいがちでログエリアの
データを初期化してしまうことが度々あった。
【0007】そこで本発明は、パソコン等のシステムを
リセットする場合に、メモリ内のログデータが格納され
ているログエリアを初期化しないようにするための操作
を行う必要のないメモリ初期化制御装置を提供すること
を目的としている。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の発明によるメモリ初期化制御装置
は、書き込み可能なメモリを搭載したシステムのメモリ
の初期化を行うメモリ初期化制御装置であって、電源投
入かリセットスイッチのオン操作かを判定し、電源投入
である場合には前記メモリ内の全データを初期化し、リ
セットスイッチのオン操作である場合には前記メモリ内
のログデータ以外のデータを初期化する初期化手段を備
えたことを特徴とする。
【0009】請求項2記載の発明によるメモリ初期化制
御装置は、電源投入時には電源投入を示す情報を設定
し、リセットスイッチのオン操作時にはリセットスイッ
チのオン操作を示す情報を設定する情報設定手段と、電
源投入時又はリセットスイッチのオン操作時に前記情報
設定手段の情報を参照し、該情報が電源投入を示すもの
であればメモリ内の全てのデータを初期化し、前記情報
がリセットスイッチのオン操作を示すものであれば前記
メモリ内のログデータ以外のデータを初期化する初期化
手段とを備えたことを特徴とする。
【0010】請求項3記載の発明によるメモリ初期化制
御装置は、電源投入による初期化であるか又はリセット
スイッチのオン操作による初期化であるかを示すフラグ
を有し、リセットスイッチがオン操作された時には該フ
ラグをオンするレジスタと、電源投入によるシステムの
立ち上がり時に前記レジスタ内のフラグをオフする電源
監視部と、電源投入時又はリセットスイッチのオン操作
時に前記レジスタ内のフラグを参照し、該フラグがオフ
である場合には前記メモリ内の全てのデータを初期化
し、前記フラグがオンである場合には前記メモリ内のロ
グデータ以外のデータを初期化する制御手段とを備えた
ことを特徴とする。
【0011】上記構成によれば、システムに運用の継続
が困難な障害が発生した場合、リセットスイッチをオン
操作すだけでメモリ内のログデータ以外のデータだけが
初期化され、ログデータはそのまま保存されるので、後
の障害の解析作業がしやすくなり、不具合の改善を早期
に行うことができる。またシステムを納品した顧客に対
して不具合の報告を速やかに行うことができる。また、
従来のようなログエリアセーブスイッチ4(図5参照)
を操作する必要がないので、操作性を改善できると共に
操作忘れを防止できる。
【0012】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図1は本発明に係るメモリ
初期化制御装置の実施の形態の構成を示すブロック図で
ある。なお、この図において、前述した図5と共通する
部分には同一の符号を付けてある。
【0013】この実施の形態のメモリ初期化制御装置
は、電源投入による初期化であるか又はリセットスイッ
チ3による初期化であるかを示すフラグを有し、リセッ
トスイッチ3がオン操作された場合には該フラグをオン
するレジスタ8と、電源投入によるシステムの立ち上が
り時にレジスタ8内のフラグをオフする電源監視部9と
を備え、CPU1は、電源投入時又はリセットスイッチ
3のオン操作時にレジスタ8内のフラグを参照し、該フ
ラグがオフ即ち電源投入による初期化である場合にはメ
モリ2内の全てのデータを初期化し、該フラグがオン即
ちリセットスイッチ3による初期化である場合にはメモ
リ2内のログデータ以外のデータを初期化するものであ
る。
【0014】電源監視部9は、電源投入を検出すると共
に、電源投入を検出してシステムの立ち上がり時にレジ
スタ8内のフラグをオフする(「0」にする)。レジス
タ8はリセットスイッチ3がオン操作された場合にフラ
グをオンする(「1」にする)。CPU1は電源投入を
認識すると、レジスタ8内のフラグを参照し、オフであ
ればメモリ2内の全てのデータを初期化してシステムの
立ち上げを開始する。また、リセットスイッチ3のオン
を認識すると、レジスタ8内のフラグを参照し、オンで
あればメモリ2内のログデータ以外のデータを初期化し
てシステムの立ち上げを開始する。この場合、CPU1
はリセットスイッチ3がオンになった場合、レジスタ8
内のフラグを参照した後にオフする。これにより、レジ
スタ8内のフラグは、リセットスイッチ3が押された時
からCPU1に参照されるまでの間だけオンになり、そ
の間以外はオフになる。
【0015】なお、請求項1の初期化手段は、上記CP
U1,レジスタ8及び電源監視部9で構成され、請求項
2の初期化手段は上記CPU1と電源監視部9で構成さ
れる。また、請求項2の情報設定手段はレジスタ8に対
応する。また、請求項3の制御手段はCPU1に対応す
る。
【0016】次に、この実施の形態のメモリ初期化制御
装置の動作について図2のフローチャートを参照しなが
ら説明する。この図において、電源投入によるシステム
の立ち上がり時にレジスタ8のフラグを参照し、それが
オンであるか否かを判定する(ステップS8)。該フラ
グがオンでなければ、ステップS10に進んでメモリ2
内の全てのデータを初期化する。その後、通常の運用を
行いながら障害の発生の有無を判定する(ステップS1
2,14)。この場合、電源投入時にはレジスタ8内の
フラグは常にオフになっているので、メモリ2内の全て
のデータの初期化が行われる。
【0017】そして、通常の運用中に障害が発生した場
合、CPU1は障害情報をメモリ2のログエリアにセー
ブする(ステップS16)。その後、ステップS18に
進み、発生した障害に対して継続運用が可能であるか否
かを判定し、継続運用が可能であればステップS12に
戻り、継続運用が不可能であれば、ステップS22に進
み、リセットスイッチ3がオン操作されるか又は電源ス
イッチ6がオン操作されるまでこのステップを繰り返
す。そして、リセットスイッチ3がオン操作された場合
は、レジスタ8は自己のフラグをオンにするので、ステ
ップS8からステップS24に進み、CPU1はレジス
タ8内のフラグをオフする。その後、ステップS26で
メモリ2のログデータ以外のデータを初期化してステッ
プS12に進む。一方、電源スイッチ6がオン操作され
た場合は、レジスタ8は自己のフラグをオンにしないの
で、ステップS8からステップS10に進み、メモリ2
内の全てのデータを初期化してステップS12に進む。
【0018】このように、この実施の形態のメモリ初期
化制御装置では、電源投入による初期化であるか又はリ
セットスイッチ3による初期化であるかを示すフラグを
有し、リセットスイッチ3が押された場合には該フラグ
をオンするレジスタ8と、電源投入によるシステムの立
ち上がり時にレジスタ8内のフラグをオフする電源監視
部9とを備え、CPU1は、電源投入時又はリセットス
イッチ3のオン操作時にレジスタ8内のフラグを参照
し、該フラグがオフ即ち電源投入による初期化である場
合にはメモリ2内の全てのデータを初期化し、該フラグ
がオン即ちリセットスイッチ3による初期化である場合
にはメモリ2内のログデータ以外のデータを初期化す
る。
【0019】したがって、システムに運用の継続が困難
な障害が発生した場合、リセットスイッチ3を押すだけ
でメモリ2内のログデータ以外のデータだけが初期化さ
れ、ログデータはそのまま保存されるので、後の障害の
解析作業がしやすくなり、不具合の改善を早期に行うこ
とができる。またシステムを納品した顧客に対して不具
合の報告を速やかに行うことができる。また、従来のよ
うなログエリアセーブスイッチ4(図5参照)を操作す
る必要がないので、操作性を改善できると共に操作忘れ
を防止できる。
【0020】
【発明の効果】本発明によれば、システムに運用の継続
が困難な障害が発生した場合、リセットスイッチをオン
操作すだけでメモリ内のログデータ以外のデータだけが
初期化され、ログデータはそのまま保存されるので、後
の障害の解析作業がしやすくなり、不具合の改善を早期
に行うことができる。またシステムを納品した顧客に対
して不具合の報告を速やかに行うことができる。また、
従来のようなログエリアセーブスイッチを操作する必要
がないので、操作性を改善できると共に操作忘れを防止
できる。このように、本発明のメモリ初期化制御装置を
備えることで信頼性の高いシステムを提供することが可
能になる。
【図面の簡単な説明】
【図1】本発明に係るメモリ初期化制御装置の実施の形
態の構成を示すブロック図である。
【図2】同実施の形態のメモリ初期化制御装置の動作を
示すフローチャートである。
【図3】メモリマップを示す図である。
【図4】従来のメモリ初期化制御方式の動作を示すフロ
ーチャートである。
【図5】従来の他のメモリ初期化制御方式による構成を
示すブロック図である。
【図6】図5のメモリ初期化制御方式の動作を示すフロ
ーチャートである。
【符号の説明】
1 CPU 2 メモリ 3 リセットスイッチ 6 電源スイッチ 7 電源回路 8 レジスタ 9 電源監視部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 書き込み可能なメモリを搭載したシステ
    ムのメモリの初期化を行うメモリ初期化制御装置であっ
    て、 電源投入かリセットスイッチのオン操作かを判定し、電
    源投入である場合には前記メモリ内の全データを初期化
    し、リセットスイッチのオン操作である場合には前記メ
    モリ内のログデータ以外のデータを初期化する初期化手
    段を備えたことを特徴とするメモリ初期化制御装置。
  2. 【請求項2】 電源投入時には電源投入を示す情報を設
    定し、リセットスイッチのオン操作時にはリセットスイ
    ッチのオン操作を示す情報を設定する情報設定手段と、 電源投入時又はリセットスイッチのオン操作時に前記情
    報設定手段の情報を参照し、該情報が電源投入を示すも
    のであればメモリ内の全てのデータを初期化し、前記情
    報がリセットスイッチのオン操作を示すものであれば前
    記メモリ内のログデータ以外のデータを初期化する初期
    化手段と、 を備えたことを特徴とするメモリ初期化制御装置。
  3. 【請求項3】 電源投入による初期化であるか又はリセ
    ットスイッチのオン操作による初期化であるかを示すフ
    ラグを有し、リセットスイッチがオン操作された時には
    該フラグをオンするレジスタと、 電源投入によるシステムの立ち上がり時に前記レジスタ
    内のフラグをオフする電源監視部と、 電源投入時又はリセットスイッチのオン操作時に前記レ
    ジスタ内のフラグを参照し、該フラグがオフである場合
    には前記メモリ内の全てのデータを初期化し、前記フラ
    グがオンである場合には前記メモリ内のログデータ以外
    のデータを初期化する制御手段と、 を備えたことを特徴とするメモリ初期化制御装置。
JP10290263A 1998-10-13 1998-10-13 メモリ初期化制御装置 Pending JP2000123573A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10290263A JP2000123573A (ja) 1998-10-13 1998-10-13 メモリ初期化制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10290263A JP2000123573A (ja) 1998-10-13 1998-10-13 メモリ初期化制御装置

Publications (1)

Publication Number Publication Date
JP2000123573A true JP2000123573A (ja) 2000-04-28

Family

ID=17753884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10290263A Pending JP2000123573A (ja) 1998-10-13 1998-10-13 メモリ初期化制御装置

Country Status (1)

Country Link
JP (1) JP2000123573A (ja)

Similar Documents

Publication Publication Date Title
KR100471056B1 (ko) 컴퓨터시스템 및 컴퓨터시스템의 대기모드제어방법
JP2998737B2 (ja) 周辺機器用電源制御装置
JPH0458047B2 (ja)
US5748971A (en) Option card hibernation system
JP2007506171A (ja) キャッシュメモリを含む装置の電力節約動作
US6272630B1 (en) Method and device for reserving wake-up functions of computer system after power loss
JP2004362543A (ja) 安全電源切断システム及びその方法
JPH03171310A (ja) パーソナルコンピュータ
US5557739A (en) Computer system with component removal and replacement control scheme
KR100783088B1 (ko) 정보처리 장치
JPH1063487A (ja) コンピュータのアプリケーションソフト簡易起動及びパワーセーブ方法及び装置
JP2000123573A (ja) メモリ初期化制御装置
KR100294852B1 (ko) 데이터의손상없이전원을오프하는컴퓨터및방법
JPH06230845A (ja) レジューム方式
US6282664B1 (en) Method and apparatus for switching an electronic system between an operating mode and stand-by mode
JPH06314211A (ja) 節電機能を有する電子機器における診断方法
KR200232048Y1 (ko) 컴퓨터시스템
JP2000235436A (ja) コンピュータシステム
JPH11353161A (ja) 制御プログラムの起動方法
JPH0773570A (ja) 電子装置
JPH07129425A (ja) リブート処理方法
KR970049604A (ko) 컴퓨터의 데이터 백업 제어 방법
JPH08147197A (ja) 障害情報を記憶する情報処理装置
JP2842846B2 (ja) キーボード動作モードの保持方法
JPH05265602A (ja) パワーマネージメント制御装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050428

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050620