JP2000123139A - Icカード - Google Patents
IcカードInfo
- Publication number
- JP2000123139A JP2000123139A JP10298943A JP29894398A JP2000123139A JP 2000123139 A JP2000123139 A JP 2000123139A JP 10298943 A JP10298943 A JP 10298943A JP 29894398 A JP29894398 A JP 29894398A JP 2000123139 A JP2000123139 A JP 2000123139A
- Authority
- JP
- Japan
- Prior art keywords
- storage area
- memory
- command
- card
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
機能を併せ持つICカードであって、セキュリティ性を
高めることができるICカードを提供する。 【解決手段】 ICカード40の判別手段422は、外
部装置との通信が接続端子11を介する第1の通信であ
るか検出手段16を介する第2の通信であるか判別す
る。第1のメモリ43は、第1の記憶領域43Aと、第
1の記憶領域43Aとは別個の記憶領域である第2の記
憶領域43Bとを有する。抽出手段421は、検出手段
16および接続端子11からの信号を入力し、第1のメ
モリ43にアクセスするコマンドを示す送信コマンドを
抽出する。アクセス手段423は、判別手段422の判
別結果と前記送信コマンドとに基づいて第1のメモリ4
3の第1と第2の記憶領域の何れか一方にアクセスす
る。判別手段422とアクセス手段423と抽出手段4
21とをマイクロコンピュータ42により構成する。
Description
と非接触型ICカードの両機能を併せ持つICカードに
関する。
介して行う接触型ICカードと、電磁誘導等により非接
触通信を行う非接触型ICカードに分類される。非接触
型ICカードは、一例として交通システムのゲート・ア
クセス管理などに使用される。接触型ICカードは、決
済用途などに使用され、高いセキュリティが要求され
る。近年、接触型ICカードと非接触型ICカードの両
方の機能を併せ持つICカードが開発されており、当該
ICカードに搭載されるICチップは、コンビチップと
呼ばれる。コンビチップは、次の3通りの型に分類され
る。第1に、メモリ共有型のコンビチップである。第2
に、メモリ独立型のコンビチップである。第3に、マイ
クロコンピュータ(マイコン)・メモリ共有型のコンビ
チップである。
載したICカードの概略ブロック図である。このICカ
ード10は、接続端子11と、メモリ共有型のコンビチ
ップ19と、平面コイル15とを有する。コンビチップ
19は、マイコン12と、メモリ13と、インタフェー
ス(I/F)回路14とを有する。インタフェース回路
14と平面コイル15は、検出手段16を構成する。
タのリードまたはライトを行う第1のカード処理装置
(不図示)の端子から、送信信号が供給される。接続端
子11に供給される前記送信信号はディジタル信号から
なり、前記送信信号はマイコン12に供給され、前記送
信信号に基づいてマイコン12はメモリ13にアクセス
する。検出手段16は、メモリ13の記憶データのリー
ドまたはライトを行う第2のカード処理装置(不図示)
からの電磁波からなる送信信号を検出する。前記第2の
カード処理装置からの送信信号は、例えば磁気信号から
なる。平面コイル15は、前記磁気信号を電気信号に変
換する。インタフェース回路14は、平面コイル15か
らの電気信号をアナログ信号からディジタル信号に変換
して、メモリ13にアクセスする。
信号に基づいてメモリアクセスするマイコン12の処理
と、平面コイル15からの電気信号に基づいてメモリア
クセスするインタフェース回路14の処理とが独立して
行われる。ICカード10では、マイコン12がアクセ
スするメモリ13と、インタフェース回路14がアクセ
スするメモリ13は、同一のメモリである。接続端子1
1とマイコン12とを接触部とし、検出手段16を非接
触部とすると、接触部と非接触部とでメモリを共有する
構成である。
載したICカードの概略ブロック図である。このICカ
ード20は、接続端子11と、メモリ独立型のコンビチ
ップ29と、平面コイル15とを有する。コンビチップ
29は、マイコン12と、メモリ13A,13Bと、イ
ンタフェース(I/F)回路14とを有する。インタフ
ェース回路14と平面コイル15は、検出手段16を構
成する。
ータのリードまたはライトを行う第1のカード処理装置
(不図示)の端子から、送信信号が供給される。接続端
子11に供給される前記送信信号はディジタル信号から
なり、前記送信信号はマイコン12に供給され、前記送
信信号に基づいてマイコン12はメモリ13Aにアクセ
スする。検出手段16は、メモリ13Bの記憶データの
リードまたはライトを行う第2のカード処理装置(不図
示)からの電磁波からなる送信信号を検出する。前記第
2のカード処理装置からの送信信号は、例えば磁気信号
からなる。平面コイル15は、前記磁気信号を電気信号
に変換する。インタフェース回路14は、平面コイル1
5からの電気信号をアナログ信号からディジタル信号に
変換して、メモリ13Bにアクセスする。
信号に基づいてメモリアクセスするマイコン12の処理
と、平面コイル15からの電気信号に基づいてメモリア
クセスするインタフェース回路14の処理とが独立して
行われる。ICカード20では、マイコン12がアクセ
スするメモリ13Aと、インタフェース回路14がアク
セスするメモリ13Bは、異なるメモリである。接続端
子11とマイコン12とを接触部とし、検出手段16を
非接触部とすると、接触部と非接触部とでメモリが独立
した構成である。
チップを搭載したICカードの概略ブロック図である。
このICカード30は、接続端子11と、マイコン・メ
モリ共有型のコンビチップ39と、平面コイル15とを
有する。コンビチップ39は、マイコン32と、メモリ
33と、インタフェース(I/F)回路14とを有す
る。インタフェース回路14と平面コイル15は、検出
手段16を構成する。
タのリードまたはライトを行う第1のカード処理装置
(不図示)の端子から、送信信号が供給される。接続端
子11に供給される前記送信信号はディジタル信号から
なり、前記送信信号はマイコン32に供給され、前記送
信信号に基づいてマイコン(マイクロコンピュータ)3
2はメモリ33にアクセスする。検出手段16は、メモ
リ33の記憶データのリードまたはライトを行う第2の
カード処理装置(不図示)からの電磁波からなる送信信
号を検出する。前記第2のカード処理装置からの送信信
号は、例えば磁気信号からなる。平面コイル15は、前
記磁気信号を電気信号に変換する。インタフェース回路
14は、平面コイル15からの電気信号をアナログ信号
からディジタル信号に変換し、インタフェース回路14
からのディジタル信号に基づいてマイコン32はメモリ
33にアクセスする。
信号に基づいてメモリアクセスする処理と、検出手段1
6からの信号に基づいてメモリアクセスする処理は、マ
イコン32で行われる。接続端子11とマイコン32と
を接触部とし、検出手段16とマイコン32とを非接触
部とすると、接触部と非接触部とでメモリ33の記憶領
域を共有する構成であり、マイコン32を共有する構成
である。
チップを搭載したICカードでは、非接触部はマイコン
を介さずにメモリにアクセスするので、マイコンを介し
てメモリにアクセスする方式に比べるとメモリのセキュ
リティが低くなる。また、非接触部は、マイコンを有し
ていないので、非接触部で複雑な演算を行うことが困難
である。
Cカードでは、接触部と非接触部とは互いに独立であっ
てデータを共有することができず、利便性が低い。ま
た、接触部がアクセスするメモリと非接触部がアクセス
するメモリとを各々設ける必要がある。また、非接触部
は、マイコンを有していないので、非接触部で複雑な演
算を行うことが困難である。
搭載したICカードでは、接触部および非接触部とでマ
イコンを共有するので、メモリ共有型のコンビチップを
搭載したICカードに比べ、セキュリティ性を高くする
ことができる。しかし、接触部と非接触部とでメモリの
記憶領域を共有化しているので、接触部のみで取り扱い
たいデータを、非接触部を介して取り扱うことが可能と
なり、接触部と非接触部との記憶データの差別化が困難
になってセキュリティ性が低下する。一例として、メモ
リに記憶された決済情報に関し、接触部のみで取り扱い
たい場合であっても、非接触部を介して決済情報の読取
り(リード)や書込み(ライト)が行われる可能性があ
る。本発明の目的は、接触型ICカードと非接触型IC
カードの両機能を併せ持つICカードであって、セキュ
リティ性を高くすることができるICカードを提供する
ことにある。
ドは、第1のカード処理装置の端子から送信信号が供給
される接続端子と、第2のカード処理装置からの電磁波
からなる送信信号を検出する検出手段と、外部装置との
通信が前記接続端子を介する第1の通信であるか前記検
出手段を介する第2の通信であるかの判別を行う判別手
段と、前記第1のカード処理装置からアクセス可能な第
1の記憶領域と前記第1の記憶領域とは別個の記憶領域
であって前記第2のカード処理装置からアクセス可能な
第2の記憶領域とを有する第1のメモリと、前記検出手
段からの信号と前記接続端子からの信号とを入力し、前
記第1のメモリにアクセスするコマンドを示す送信コマ
ンドを抽出する抽出手段と、前記判別手段の判別結果と
前記送信コマンドとに基づいて前記第1のメモリの前記
第1または第2の記憶領域にアクセスするアクセス手段
とを有し、前記判別手段と前記アクセス手段と前記抽出
手段とをマイクロコンピュータにより構成する。
は、前記マイクロコンピュータは、前記判別結果が前記
第1の通信を示す場合は、前記送信コマンドを、前記第
1のメモリの前記第1および第2の記憶領域のうちでは
第1の記憶領域にのみアクセスする第1のコマンドに変
換し、前記判別結果が前記第2の通信を示す場合は、前
記送信コマンドを、前記第1のメモリの前記第1および
第2の記憶領域のうちでは第2の記憶領域にのみアクセ
スする第2のコマンドに変換する。
には、前記マイクロコンピュータは、前記第1のコマン
ドを実行するプログラムを格納する第1のプログラム格
納領域と前記第1のプログラム格納領域とは別個の格納
領域であって前記第2のコマンドを実行するプログラム
を格納する第2のプログラム格納領域とを備えた第2の
メモリと、前記第2のメモリに格納されたプログラムを
実行する中央処理装置とを有しており、前記マイクロコ
ンピュータの中央処理装置は、前記判別結果が前記第1
の通信を示す場合は、前記第2のメモリの前記第1およ
び第2のプログラム格納領域のうちでは第1のプログラ
ム格納領域にのみアクセスして前記第1のコマンドを実
行し、前記判別結果が前記第2の通信を示す場合は、前
記第2のメモリの前記第1および第2のプログラム格納
領域のうちでは第2のプログラム格納領域にのみアクセ
スして前記第2のコマンドを実行する。
は、前記マイクロコンピュータは、前記送信信号中に含
まれる前記第1のメモリへのアクセスアドレスが前記第
1と第2の記憶領域のうち何れに対応するかを検出し、
前記判別結果が前記第1の通信を示す場合は、前記アク
セスアドレスが前記第1の記憶領域に対応するときに、
前記第1の記憶領域にアクセスし、前記判別結果が前記
第2の通信を示す場合は、前記アクセスアドレスが前記
第2の記憶領域に対応するときに、前記第2の記憶領域
にアクセスする。
は、前記マイクロコンピュータは、前記送信コマンドを
構成するビットデータに対し、前記判別結果に応じて予
め定めた演算処理を施して前記第1または第2のコマン
ドに変換する構成としてもよい。前記演算処理は、前記
送信コマンドを構成するビットデータのうち特定のビッ
トデータを、前記判別結果に応じて書き換える処理を有
する構成としてもよい。前記演算処理は、前記送信コマ
ンドを構成するビットデータに対し、前記判別結果に応
じて特定の位置にビットデータを挿入する処理を有する
構成としてもよい。
ド処理装置の端子から送信信号が供給される接続端子
と、第2のカード処理装置からの電磁波からなる送信信
号を検出する検出手段と、外部装置との通信が前記接続
端子を介する第1の通信であるか前記検出手段を介する
第2の通信であるかの判別を行う判別手段と、前記第1
のカード処理装置からアクセス可能な第1の記憶領域
と、前記第1の記憶領域とは別個の記憶領域であって前
記第2のカード処理装置からアクセス可能な第2の記憶
領域と、前記第1および第2の記憶領域とは別個の記憶
領域であって前記第1のカード処理装置と前記第2のカ
ード処理装置とからアクセス可能な第3の記憶領域とを
有する第3のメモリと、前記検出手段からの信号と前記
接続端子からの信号とを入力し、前記第3のメモリにア
クセスするコマンドを示す送信コマンドを抽出する抽出
手段と、前記判別手段の判別結果と前記送信コマンドと
に基づいて前記第3のメモリの前記第1、第2または第
3の記憶領域にアクセスするアクセス手段とを有し、前
記判別手段と前記アクセス手段と前記抽出手段とをマイ
クロコンピュータにより構成する。
は、前記マイクロコンピュータは、前記判別結果が前記
第1の通信を示す場合は、前記送信コマンドを、前記第
3のメモリの前記第1、第2および第3の記憶領域のう
ちでは第1または第3の記憶領域にのみアクセスする第
3のコマンドに変換し、前記判別結果が前記第2の通信
を示す場合は、前記送信コマンドを、前記第3のメモリ
の前記第1、第2および第3の記憶領域のうちでは第2
または第3の記憶領域にのみアクセスする第4のコマン
ドに変換する。
には、前記マイクロコンピュータは、前記第3のコマン
ドを実行するプログラムを格納する第3のプログラム格
納領域と前記第3のプログラム格納領域とは別個の格納
領域であって前記第4のコマンドを実行するプログラム
を格納する第4のプログラム格納領域とを備えた第4の
メモリと、前記第4のメモリに格納されたプログラムを
実行する中央処理装置とを有しており、前記マイクロコ
ンピュータの中央処理装置は、前記判別結果が前記第1
の通信を示す場合は、前記第4のメモリの前記第3およ
び第4のプログラム格納領域のうちでは第3のプログラ
ム格納領域にのみアクセスして前記第3のコマンドを実
行し、前記判別結果が前記第2の通信を示す場合は、前
記第4のメモリの前記第3および第4のプログラム格納
領域のうちでは第4のプログラム格納領域にのみアクセ
スして前記第4のコマンドを実行する。
は、前記マイクロコンピュータは、前記送信信号中に含
まれる前記第3のメモリへのアクセスアドレスが前記第
1と第2と第3の記憶領域のうち何れに対応するかを検
出し、前記判別結果が前記第1の通信を示す場合は、前
記アクセスアドレスが前記第1の記憶領域に対応すると
きに、前記第1の記憶領域にアクセスし、前記アクセス
アドレスが前記第3の記憶領域に対応するときに、前記
第3の記憶領域にアクセスし、前記判別結果が前記第2
の通信を示す場合は、前記アクセスアドレスが前記第2
の記憶領域に対応するときに、前記第2の記憶領域にア
クセスし、前記アクセスアドレスが前記第3の記憶領域
に対応するときに、前記第3の記憶領域にアクセスす
る。
は、前記マイクロコンピュータは、前記送信コマンドを
構成するビットデータに対し、前記判別結果に応じて予
め定めた演算処理を施して前記第3または第4のコマン
ドに変換する構成としてもよい。前記演算処理は、前記
送信コマンドを構成するビットデータのうち特定のビッ
トデータを、前記判別結果に応じて書き換える処理を有
する構成としてもよい。前記演算処理は、前記送信コマ
ンドを構成するビットデータに対し、前記判別結果に応
じて特定の位置にビットデータを挿入する処理を有する
構成としてもよい。
は、外部装置との通信が、前記接続端子を介する第1の
通信であるか前記検出手段を介する第2の通信であるか
の判別を行う。第1のメモリは、前記第1のカード処理
装置からアクセス可能な第1の記憶領域を有する。第1
のメモリは、前記第2のカード処理装置からアクセス可
能な第2の記憶領域を有する。第1の記憶領域と第2の
記憶領域は、第1のメモリ内の別個の記憶領域である。
抽出手段は、前記検出手段からの信号と前記接続端子か
らの信号とを入力し、前記第1のメモリにアクセスする
コマンドを示す送信コマンドを抽出する。このようにし
て、前記送信信号に含まれている前記送信コマンドが前
記抽出手段によって抽出される。アクセス手段は、前記
判別手段の判別結果と前記送信コマンドとに基づいて前
記第1のメモリにアクセスする。前記アクセス手段と前
記抽出手段とをマイクロコンピュータにより構成してお
り、マイクロコンピュータを用いて複雑な演算処理が可
能である。
は、外部装置との通信が、前記接続端子を介する第1の
通信であるか前記検出手段を介する第2の通信であるか
の判別を行う。第3のメモリは、前記第1のカード処理
装置からアクセス可能な第1および第3の記憶領域を有
する。第3のメモリは、前記第2のカード処理装置から
アクセス可能な第2および第3の記憶領域を有する。第
1の記憶領域と第2の記憶領域と第3の記憶領域は、第
3のメモリ内の別個の記憶領域である。抽出手段は、前
記検出手段からの信号と前記接続端子からの信号とを入
力し、前記第3のメモリにアクセスするコマンドを示す
送信コマンドを抽出する。このようにして、前記送信信
号に含まれている前記送信コマンドが前記抽出手段によ
って抽出される。アクセス手段は、前記判別手段の判別
結果と前記送信コマンドとに基づいて前記第3のメモリ
にアクセスする。前記アクセス手段と前記抽出手段とを
マイクロコンピュータにより構成しており、マイクロコ
ンピュータを用いて複雑な演算処理が可能である。
付図面を参照して説明する。図4は、本発明に係るIC
カードの一例を示す概略ブロック図である。
マイコン・メモリ共有型のコンビチップ49と、平面コ
イル15とを有する。コンビチップ49は、マイコン4
2と、第1のメモリ43と、インタフェース(I/F)
回路14とを有する。インタフェース回路14と平面コ
イル15は、検出手段16を構成する。
1の記憶領域43Aの記憶データのリードまたはライト
を行う第1のカード処理装置(不図示)の端子から、送
信信号が供給される。接続端子11に供給される前記送
信信号はディジタル信号からなり、前記送信信号はマイ
コン42に供給され、前記送信信号および後述の判別結
果に基づいてマイコン(マイクロコンピュータ)42は
第1のメモリ43にアクセスする。検出手段16は、第
1のメモリ43の第2の記憶領域43Bの記憶データの
リードまたはライトを行う第2のカード処理装置(不図
示)からの電磁波からなる送信信号を検出する。前記第
2のカード処理装置からの送信信号は、例えば磁気信号
からなる。平面コイル15は、前記磁気信号を電気信号
に変換する。インタフェース回路14は、平面コイル1
5からの電気信号をアナログ信号からディジタル信号に
変換し、インタフェース回路14からのディジタル信号
と後述の判別結果とに基づいてマイコン42は第1のメ
モリ43にアクセスする。
信号に基づいてメモリアクセスする処理と、検出手段1
6からの信号に基づいてメモリアクセスする処理は、マ
イコン42で行われる。接続端子11とマイコン42と
を接触部とし、検出手段16とマイコン42とを非接触
部とすると、接触部と非接触部とで第1のメモリ43お
よびマイコン42を共有するが、第1のメモリ43にお
いて別個の記憶領域にアクセスする構成である。前記第
1のカード処理装置は第1の記憶領域43Aにのみアク
セス可能であり、前記第2のカード処理装置は第2の記
憶領域43Bにのみアクセス可能である。第1のメモリ
43において、第1の記憶領域43Aと第2の記憶領域
43Bは、別個の記憶領域である。
示す概略ブロック図である。このICカード50は、接
続端子11と、マイコン・メモリ共有型のコンビチップ
59と、平面コイル15とを有する。コンビチップ59
は、マイコン52と、第1のメモリ53と、インタフェ
ース(I/F)回路14とを有する。インタフェース回
路14と平面コイル15は、検出手段16を構成する。
1の記憶領域53Aまたは第3の記憶領域53Cの記憶
データのリードもしくはライトを行う第1のカード処理
装置(不図示)の端子から、送信信号が供給される。接
続端子11に供給される前記送信信号はディジタル信号
からなり、前記送信信号はマイコン52に供給され、前
記送信信号および後述の判別結果に基づいてマイコン
(マイクロコンピュータ)52は第1のメモリ53にア
クセスする。検出手段16は、第1のメモリ53の第3
の記憶領域53Cの記憶データのリードまたはライトを
行う第2のカード処理装置(不図示)からの電磁波から
なる送信信号を検出する。前記第2のカード処理装置か
らの送信信号は、例えば磁気信号からなる。平面コイル
15は、前記磁気信号を電気信号に変換する。インタフ
ェース回路14は、平面コイル15からの電気信号をア
ナログ信号からディジタル信号に変換し、インタフェー
ス回路14からのディジタル信号と後述の判別結果とに
基づいてマイコン52は第1のメモリ53にアクセスす
る。
信号に基づいてメモリアクセスする処理と、検出手段1
6からの信号に基づいてメモリアクセスする処理は、マ
イコン52で行われる。接続端子11とマイコン52と
を接触部とし、検出手段16とマイコン52とを非接触
部とすると、接触部と非接触部とで第1のメモリ53お
よびマイコン52を共有し、第1のメモリ53において
第3の記憶領域53Cを共有する。前記第1のカード処
理装置は第1および第3の記憶領域53A,53Cにア
クセス可能であり、前記第2のカード処理装置は第3の
記憶領域53Cにのみアクセス可能である。メモリ53
において、第1の記憶領域53Aと第3の記憶領域53
Cは、別個の記憶領域である。
示す概略ブロック図である。このICカード60は、接
続端子11と、マイコン・メモリ共有型のコンビチップ
69と、平面コイル15とを有する。コンビチップ69
は、マイコン62と、第1のメモリ63と、インタフェ
ース(I/F)回路14とを有する。インタフェース回
路14と平面コイル15は、検出手段16を構成する。
1の記憶領域63Aまたは第3の記憶領域63Cの記憶
データのリードもしくはライトを行う第1のカード処理
装置(不図示)の端子から、送信信号が供給される。接
続端子11に供給される前記送信信号はディジタル信号
からなり、前記送信信号はマイコン62に供給され、前
記送信信号および後述の判別結果に基づいてマイコン
(マイクロコンピュータ)62は第1のメモリ63にア
クセスする。検出手段16は、第1のメモリ63の第2
の記憶領域63Bまたは第3の記憶領域63Cの記憶デ
ータのリードまたはライトを行う第2のカード処理装置
(不図示)からの電磁波からなる送信信号を検出する。
前記第2のカード処理装置からの送信信号は、例えば磁
気信号からなる。平面コイル15は、前記磁気信号を電
気信号に変換する。インタフェース回路14は、平面コ
イル15からの電気信号をアナログ信号からディジタル
信号に変換し、インタフェース回路14からのディジタ
ル信号と後述の判別結果とに基づいてマイコン62は第
1のメモリ63にアクセスする。
信号に基づいてメモリアクセスする処理と、検出手段1
6からの信号に基づいてメモリアクセスする処理は、マ
イコン62で行われる。接続端子11とマイコン62と
を接触部とし、検出手段16とマイコン62とを非接触
部とすると、接触部と非接触部とで第1のメモリ63お
よびマイコン62を共有し、第1のメモリ63において
第3の記憶領域63Cを共有する。前記第1のカード処
理装置は第1および第3の記憶領域63A,63Cにア
クセス可能であり、前記第2のカード処理装置は第2お
よび第3の記憶領域63B,63Cにアクセス可能であ
る。第1のメモリ63において、第1の記憶領域63A
と第2の記憶領域63Bと第3の記憶領域63Cは、そ
れぞれ別個の記憶領域である。
触部および非接触部は、マイコンを介して第1のメモリ
にアクセスするので、セキュリティ性を高くすることが
できる。また、第1のメモリにおいて、接触部に専用の
メモリエリアである第1の記憶領域を設け、又は非接触
部に専用のメモリエリアである第2の記憶領域を設ける
ことで、接触部で取り扱い可能なデータを限定すること
ができ、非接触部で取り扱い可能なデータを限定するこ
とができる。また、接触部および非接触部で取り扱い可
能なメモリエリアである第3の記憶領域を設けること
で、接触部および非接触部で記憶データを共有化するこ
とができ、利便性を高めることができる。
は、外部装置との通信が接続端子11を介する第1の通
信か検出手段16を介する第2の通信かの判別を行う判
別手段が利用される。判別手段は、マイコンで構成され
る。第1の通信の場合は、ICカードと前記第1のカー
ド処理装置との間で通信が行われる場合である。第2の
通信の場合は、ICカードと前記第2のカード処理装置
との間で通信が行われる場合である。判別手段の判別結
果に基づいて第1のメモリのアクセスエリアを限定する
ことで、ICカードのセキュリティ性を向上することが
できる。判別結果が第1の通信の場合、第2の記憶領域
にアクセスすることを禁止することで、セキュリティ性
を向上することができる。判別結果が第2の通信の場
合、第1の記憶領域にアクセスすることを禁止すること
で、セキュリティ性を向上することができる。
結果と送信信号中の送信コマンドとの組み合わせによ
り、アクセス可能な記憶領域を予め限定することが望ま
しく、これにより接触部および非接触部からアクセス可
能な第3の記憶領域を設定する構成としてもよい。判別
手段の判別結果と送信コマンドとの組み合わせとして
は、第1の通信と第2の通信に応じて送信コマンドを第
1のコマンドと第2のコマンドに変換し、当該コマンド
を実行してメモリにアクセスすることが望ましい。この
場合、第1および第2のコマンドに応じてアクセス可能
な記憶領域を限定することで、同じ送信コマンドであっ
ても、第1および第2の通信に応じて各記憶領域のアク
セス可否を設定することができる。
明するブロック図である。図7のICカード40では、
抽出手段421と判別手段422とアクセス手段423
とを、マイコン42により構成している。判別手段42
2は、外部装置との通信が前記接続端子11を介する第
1の通信であるか前記検出手段16を介する第2の通信
であるかの判別を行い、判別結果を示す信号を生成して
アクセス手段423に出力する。抽出手段421は、前
記検出手段16からの信号と前記接続端子11からの信
号とを入力し、前記第1のメモリ43にアクセスするコ
マンドを示す送信コマンドを抽出し、前記送信コマンド
を示す信号をアクセス手段423に出力する。アクセス
手段423は、前記判別手段422の判別結果と抽出手
段421からの前記送信コマンドとに基づいて前記第1
のメモリ43にアクセスする。図5と図6のICカード
50,60においても、同様に抽出手段と判別手段とア
クセス手段とをマイコン52,62により各々構成して
いる。
作の一例を説明するフローチャートである。第1のカー
ド処理装置の接続端子からICカード40の接続端子1
1に送信信号が供給されると、当該送信信号は抽出手段
421に入力され、抽出手段421は、接続端子11か
らの信号中に含まれる、第1のメモリ43にアクセスす
るコマンドを示す送信コマンドを抽出し、当該送信コマ
ンドを示す信号をアクセス手段423に出力する(ステ
ップF1)。第2のカード処理装置から放射された電磁
波からなる送信信号が検出手段16で検出されると、当
該送信信号は抽出手段421に入力され、抽出手段42
1は、検出手段16からの信号中に含まれる、第1のメ
モリ43にアクセスするコマンドを示す送信コマンドを
抽出し、当該送信コマンドを示す信号をアクセス手段4
23に出力する(ステップF1)。
らの信号中に含まれる、第1のメモリ43にアクセスす
るアクセスアドレスを抽出し、当該アクセスアドレスを
示す信号をアクセス手段423に出力する(ステップF
2)。また、抽出手段421は、接続端子11からの信
号中に含まれる、第1のメモリ43にアクセスするアク
セスアドレスを抽出し、当該アクセスアドレスを示す信
号をアクセス手段423に出力する(ステップF2)。
からの信号が示すアクセスアドレスが、第1の記憶領域
43Aに対応する記憶アドレスであるか否かを判定する
(ステップF3)。前記アクセスアドレスが第1の記憶
領域43Aに対応する場合は、アクセス手段423内の
レジスタ1に”A”をセットする(ステップF4)。前
記”A”は、例えば”1”とする。前記アクセスアドレ
スが第1の記憶領域43Aに対応しない場合は、アクセ
ス手段423内のレジスタ1に”B”をセットする(ス
テップF5)。前記”B”は、例えば”0”とする。
部の装置である外部装置との通信が、前記接続端子11
を介する第1の通信であるか前記検出手段16を介する
第2の通信であるかの判別を行い、判別結果を示す信号
をアクセス手段423に出力する(ステップF6)。例
えば、ICカード40が、その接続端子を介して第1の
カード処理装置から電源供給される構成の場合は、電源
供給される接続端子の電圧を監視することで、前記送信
信号の入力時または入力前後の通信が第1の通信である
か否かを判別することができる。電源供給される前記接
続端子は、接続端子11とは別個にICカード40に設
けてもよい。例えば、ICカード40が、その平面コイ
ルを介して第2のカード処理装置から電源供給される構
成の場合は、磁気信号により電源供給される平面コイル
の出力信号電圧を監視することで、前記送信信号の入力
時または入力前後の通信が第2の通信であるか否かを判
別することができる。電磁誘導を利用して磁気信号によ
り電源供給される前記平面コイルは、平面コイル15と
は別個にICカード40に設けてもよい。判別手段42
2は、接触部および非接触部の電源電圧の制御信号を監
視することで、第1の通信か第2の通信かを判別する構
成としてもよい。
あることを示す場合は、アクセス手段423は、その内
部のI/F判定フラグに”1”をセットし(ステップF
7)、レジスタ2に”A”をセットする(ステップF
8)。前記”A”は、例えば”1”とする。判別手段4
22の判別結果が第1の通信でないことを示す場合は、
アクセス手段423は、その内部のI/F判定フラグ
に”0”をセットし(ステップF9)、レジスタ2に”
B”をセットする(ステップF10)。前記”B”は、
例えば”0”とする。
値とレジスタ2の保持値とが等しいか否かを判定する
(ステップF11)。レジスタ1,2の保持値が等しい
場合は、送信コマンドが示すコマンドを実行して第1の
メモリ43にアクセスし(ステップF12)、アクセス
終了後に正常を示す信号(レスポンス信号)を返信する
(ステップF13)。例えば、レジスタ1,2の保持値
が”A”の場合は、アクセス手段423は第1の記憶領
域43Aにアクセスし、レジスタ1,2の保持値が”
B”の場合は、アクセス手段423は第2の記憶領域4
3Bにアクセスする。例えば、判別手段422の判別結
果が第1の通信を示し、レジスタ1,2の保持値が”
A”の場合は、前記送信コマンドを、第1のメモリ43
の前記第1および第2の記憶領域のうちでは第1の記憶
領域43Aにのみアクセスする第1のコマンドに変換
し、当該第1のコマンドをアクセス手段423は実行す
る。例えば、判別手段422の判別結果が第2の通信を
示し、レジスタ1,2の保持値が”B”の場合は、前記
送信コマンドを、第1のメモリ43の前記第1および第
2の記憶領域のうちでは第2の記憶領域43Bにのみア
クセスする第2のコマンドに変換し、当該第2のコマン
ドをアクセス手段423は実行する。
合は、異常を示す信号(レスポンス信号)を直ちに返信
する(ステップF14)。このようにアクセス制御する
ことで、同じ送信コマンドを示す信号がアクセス手段4
23に供給されても、判別手段422の判別結果が示す
第1の通信か第2の通信かに基づいてアクセスエリアの
記憶領域を限定することができ、ICカード40のセキ
ュリティ性を向上することができる。
プログラム格納領域を有する第2のメモリと、前記プロ
グラム格納領域に格納されたプログラムを実行する中央
処理装置(CPU)とを有する構成としてもよい。一例
として、前記第2のメモリは、前記第1のコマンドを実
行するプログラムを格納する第1のプログラム格納領域
と、前記第1のプログラム格納領域とは別個の格納領域
であって前記第2のコマンドを実行するプログラムを格
納する第2のプログラム格納領域とを備える。前記中央
処理装置は、前記判別結果が前記第1の通信を示し、レ
ジスタ1,2の保持値が”A”の場合は、前記第2のメ
モリの前記第1および第2のプログラム格納領域のうち
では第1のプログラム格納領域にのみアクセスして前記
第1のコマンドを実行する。前記中央処理装置は、前記
判別結果が前記第2の通信を示し、レジスタ1,2の保
持値が”B”の場合は、前記第2のメモリの前記第1お
よび第2のプログラム格納領域のうちでは第2のプログ
ラム格納領域にのみアクセスして前記第2のコマンドを
実行する。このようにすることで、第1の通信の場合
は、第2の記憶領域にアクセスすることが禁止され、さ
らには第2の記憶領域にアクセスするプログラムのプロ
グラム格納領域にも中央処理装置はアクセスすることが
禁止されるので、セキュリティ性をいっそう向上するこ
とができる。また、第2の通信の場合は、第1の記憶領
域にアクセスすることが禁止され、さらには第1の記憶
領域にアクセスするプログラムのプログラム格納領域に
も中央処理装置はアクセスすることが禁止されるので、
セキュリティ性をいっそう向上することができる。
一例を説明するフローチャートである。アクセス手段4
23は、判別手段422の判別結果を示す信号を入力
し、前記判別結果が第1の通信を示すか否かを判定する
(ステップF21)。前記判別結果が第1の通信を示し
ている場合は、アクセス手段423内のI/F判定フラ
グを”1”にセットし(ステップF22)、アクセス手
段423内のレジスタ1に”A”をセットする(ステッ
プF23)。前記”A”は、例えば”1”とする。前記
判別結果が第1の通信を示してない場合は、アクセス手
段423内のI/F判定フラグを”0”にセットし(ス
テップF24)、アクセス手段423内のレジスタ1
に”B”をセットする(ステップF25)。前記”B”
は、例えば”0”とする。
の信号を入力し、前記送信コマンドを抽出してアクセス
手段423に出力する(ステップF26)。抽出手段4
21は、前記検出手段16からの信号を入力し、前記送
信コマンドを抽出してアクセス手段423に出力する
(ステップF26)。アクセス手段423は、抽出手段
421から供給される送信コマンドを、第1のメモリ内
の所定の記憶領域にアクセスするコマンドに変換し(ス
テップF27)、当該コマンドを実行する(ステップF
28)。例えば、判別手段422の判別結果が第1の通
信を示し、レジスタ1の保持値が”A”の場合は、前記
送信コマンドを、第1のメモリ43の前記第1および第
2の記憶領域のうちでは第1の記憶領域43Aにのみア
クセスする第1のコマンドに変換し、当該第1のコマン
ドをアクセス手段423は実行する。例えば、判別手段
422の判別結果が第2の通信を示し、レジスタ1の保
持値が”B”の場合は、前記送信コマンドを、第1のメ
モリ43の前記第1および第2の記憶領域のうちでは第
2の記憶領域43Bにのみアクセスする第2のコマンド
に変換し、当該第2のコマンドをアクセス手段423は
実行する。
へのアクセス処理が正常終了したか否かを判定する(ス
テップF29)。アクセスが正常終了した場合は、正常
終了を示す信号(レスポンス信号)を返信する(ステッ
プF30)。アクセスが異常終了した場合は、異常終了
を示す信号(レスポンス信号)を返信する(ステップF
31)。例えば、第1の通信の場合に、送信信号から抽
出されたアクセスアドレスが第1の記憶領域43Aに対
応していないとき等に、アクセスが異常終了する。例え
ば、第2の通信の場合に、送信信号から抽出されたアク
セスアドレスが第2の記憶領域43Bに対応していない
とき等に、アクセスが異常終了する。
段423では、抽出手段421から供給される送信コマ
ンドを、判別手段422の判別結果に応じて所定の記憶
領域にアクセスするコマンドに変換する。この変換で
は、第1と第2の通信のうち何れか一方の場合にのみ送
信コマンドの変換を行う構成としてもよい。送信コマン
ドの変換は、マイコン42のハードウェアによって論理
回路を用いて変換してもよく、マイコン42のソフトウ
ェアによってプログラムを用いて変換してもよい。
マンドの変換を行った後のコマンドに対応する実行プロ
グラムを格納しておき、変換後の各コマンドに対してア
クセスする記憶領域を予め設定しておくことにより、変
換後の各コマンドに対して第1または第2の記憶領域を
使い分けることが可能となる。図11は、第1のメモリ
のアクセス条件の一例を説明する説明図であり、この図
11のようにアクセス条件を設定してもよい。図11で
は、第1のメモリのアクセスエリアを、第1から第3の
記憶領域としているが、図7および図4のICカード4
0に対応させると第1と第2の記憶領域のアクセス条件
が示されており、図5のICカード50に対応させると
第1と第3の記憶領域のアクセス条件が示されており、
図6のICカード60に対応させると第1から第3の記
憶領域のアクセス条件が示されている。
場合、第1の記憶領域の記憶データをリードできるよう
に、コマンドの変換が行われる。送信コマンドがリード
を示す第1の通信の場合、第2の記憶領域の記憶データ
をリードできないように、コマンドの変換が行われる。
送信コマンドがリードを示す第1の通信の場合、第3の
記憶領域の記憶データをリードできるように、コマンド
の変換が行われる。
場合、第1の記憶領域の記憶データをリードできないよ
うに、コマンドの変換が行われる。送信コマンドがリー
ドを示す第2の通信の場合、第2の記憶領域の記憶デー
タをリードできるように、コマンドの変換が行われる。
送信コマンドがリードを示す第2の通信の場合、第3の
記憶領域の記憶データをリードできるように、コマンド
の変換が行われる。
場合、第1の記憶領域にライトできるように、コマンド
の変換が行われる。送信コマンドがライトを示す第1の
通信の場合、第2の記憶領域にライトできないように、
コマンドの変換が行われる。送信コマンドがライトを示
す第1の通信の場合、第3の記憶領域にライトできるよ
うに、コマンドの変換が行われる。
場合、第1の記憶領域にライトできないように、コマン
ドの変換が行われる。送信コマンドがライトを示す第2
の通信の場合、第2の記憶領域にライトできるように、
コマンドの変換が行われる。送信コマンドがライトを示
す第2の通信の場合、第3の記憶領域にライトできない
ように、コマンドの変換が行われる。このようにして、
第1のメモリの第1〜第3の記憶領域を、送信コマンド
と判別手段の判別結果とに基づいて使い分けることがで
きる。
ため、マイコン42は、前記送信コマンドを構成するビ
ットデータに対し、前記判別結果に応じて予め定めた演
算処理を施して前記第1または第2のコマンドに変換す
る構成としてもよい。例えば、前記演算処理は、前記送
信コマンドを構成するビットデータのうち特定のビット
データを、前記判別結果に応じて書き換える処理を有す
る。一例として、次のように変換する。 送信コマンド : **D************P … 変換後の第1のコマンド: **E************P’… 変換後の第2のコマンド: **F************P”… ここで、*を1ビットとした場合は、送信コマンドと第
1および第2のコマンドは16ビットからなり、送信コ
マンドの第3ビットがDからEおよびFに各々書き換え
られる。符号D,E,F,P,P’,P”はビット値で
ある0または1を示しており、符号P,P’,P”はパ
リティビットに対応しており、ビットデータの書換えに
伴って、パリティビットの書換えを行っている。一方、
*を1バイトとした場合は、送信コマンドと第1および
第2のコマンドは16バイトからなり、送信コマンドの
第3バイトがDからEおよびFに各々書き換えられる。
符号D,E,F,P,P’,P”はバイト値を示してお
り、符号P,P’,P”はエラーチェック用のバイトに
対応しており、バイトデータの書換えに伴って、エラー
チェック用のバイトの書換えを行っている。
ため、マイコン42は、前記送信コマンドを構成するビ
ットデータに対し、前記判別結果に応じて予め定めた演
算処理を施して前記第1または第2のコマンドに変換す
る構成としてもよい。例えば、前記演算処理は、前記送
信コマンドを構成するビットデータに対し、前記判別結
果に応じて特定の位置にビットデータを挿入する処理を
有する一例として、次のように変換する。 送信コマンド : **D***********P … 変換後の第1のコマンド: **DG***********P’… 変換後の第2のコマンド: **DH***********P”… ここで、*を1ビットとした場合は、送信コマンドは1
5ビットからなり、第1および第2のコマンドは16ビ
ットからなり、送信コマンドの第3ビットと第4ビット
との間にGおよびHが各々挿入される。符号D,G,
H,P,P’,P”はビット値である0または1を示し
ており、符号P,P’,P”はパリティビットに対応し
ており、ビットデータの挿入に伴って、パリティビット
の書換えを行っている。一方、*を1バイトとした場合
は、送信コマンドは15バイトからなり、第1および第
2のコマンドは16バイトからなり、送信コマンドの第
3バイトと第4バイトの間にGおよびHが各々挿入され
る。符号D,G,H,P,P’,P”はバイト値を示し
ており、符号P,P’,P”はエラーチェック用のバイ
トに対応しており、バイトデータの挿入に伴って、エラ
ーチェック用のバイトの書換えを行っている。
ポンス信号を第1のカード処理装置に返信する場合は、
例えば、ICカードにレスポンス信号専用の接続端子を
設けてこの接続端子にマイコンからレスポンス信号を出
力するようにし、当該接続端子から第1のカード処理装
置はレスポンス信号を読み取るようにしてもよい。正常
状態または異常状態を示すレスポンス信号を第2のカー
ド処理装置に返信する場合は、例えば、レスポンス信号
を示すディジタル信号をアクセス手段からインタフェー
ス回路に供給し、当該ディジタル信号をインタフェース
回路はアナログ信号に変換して平面コイル15に供給
し、平面コイル15で磁気信号を発生させ、この磁気信
号によりレスポンス信号を第2のカード処理装置に送信
するようにしてもよい。
が、図5および図6のICカード50,60についても
同様にして構成することができる。例えばICカード6
0は、第1のカード処理装置の端子から送信信号が供給
される接続端子11と、第2のカード処理装置からの電
磁波からなる送信信号を検出する検出手段16と、外部
装置との通信が前記接続端子11を介する第1の通信で
あるか前記検出手段16を介する第2の通信であるかの
判別を行う判別手段と、前記第1のカード処理装置から
アクセス可能な第1の記憶領域63Aと、前記第1の記
憶領域63Aとは別個の記憶領域であって前記第2のカ
ード処理装置からアクセス可能な第2の記憶領域63B
と、前記第1および第2の記憶領域63A,63Bとは
別個の記憶領域であって前記第1のカード処理装置と前
記第2のカード処理装置とからアクセス可能な第3の記
憶領域63Cとを有するメモリ63と、前記検出手段1
6からの信号と前記接続端子11からの信号とを入力
し、前記メモリ63にアクセスするコマンドを示す送信
コマンドを抽出する抽出手段と、前記判別手段の判別結
果と前記送信コマンドとに基づいて前記メモリ63の前
記第1、第2または第3の記憶領域63A〜63Cにア
クセスするアクセス手段とを有し、前記判別手段と前記
アクセス手段と前記抽出手段とをマイクロコンピュータ
62により構成する。
ンピュータ62は、前記判別結果が前記第1の通信を示
す場合は、前記送信コマンドを、前記メモリ63の前記
第1、第2および第3の記憶領域63A〜63Cのうち
では第1または第3の記憶領域63A,63Cにのみア
クセスする第3のコマンドに変換する。ICカード60
において、前記マイクロコンピュータ62は、前記判別
結果が前記第2の通信を示す場合は、前記送信コマンド
を、前記メモリ63の前記第1、第2および第3の記憶
領域63A〜63Cのうちでは第2または第3の記憶領
域63B,63Cにのみアクセスする第4のコマンドに
変換する。
ンピュータ62は、前記第3のコマンドを実行するプロ
グラムを格納する第3のプログラム格納領域と前記第3
のプログラム格納領域とは別個の格納領域であって前記
第4のコマンドを実行するプログラムを格納する第4の
プログラム格納領域とを備えた第4のメモリと、前記第
4のメモリに格納されたプログラムを実行する中央処理
装置とを有する。前記マイクロコンピュータ62の中央
処理装置は、前記判別結果が前記第1の通信を示す場合
は、前記第4のメモリの前記第3および第4のプログラ
ム格納領域のうちでは第3のプログラム格納領域にのみ
アクセスして前記第3のコマンドを実行する。前記マイ
クロコンピュータ62の中央処理装置は、前記判別結果
が前記第2の通信を示す場合は、前記第4のメモリの前
記第3および第4のプログラム格納領域のうちでは第4
のプログラム格納領域にのみアクセスして前記第4のコ
マンドを実行する。
ンピュータ62は、前記送信信号中に含まれる前記メモ
リ63へのアクセスアドレスが前記第1と第2と第3の
記憶領域63A〜63Cのうち何れに対応するかを検出
する。前記マイクロコンピュータ62は、前記判別結果
が前記第1の通信を示す場合は、前記アクセスアドレス
が前記第1の記憶領域63Aに対応するときに、前記第
1の記憶領域63Aにアクセスし、前記アクセスアドレ
スが前記第3の記憶領域63Cに対応するときに、前記
第3の記憶領域63Cにアクセスする。前記マイクロコ
ンピュータ62は、前記判別結果が前記第2の通信を示
す場合は、前記アクセスアドレスが前記第2の記憶領域
63Bに対応するときに、前記第2の記憶領域63Bに
アクセスし、前記アクセスアドレスが前記第3の記憶領
域63Cに対応するときに、前記第3の記憶領域63C
にアクセスする。
ンピュータ62は、前記送信コマンドを構成するビット
データに対し、前記判別結果に応じて予め定めた演算処
理を施して前記第3または第4のコマンドに変換する構
成としてもよい。前記演算処理は、前記送信コマンドを
構成するビットデータのうち特定のビットデータを、前
記判別結果に応じて書き換える処理を有する構成として
もよい。前記演算処理は、前記送信コマンドを構成する
ビットデータに対し、前記判別結果に応じて特定の位置
にビットデータを挿入する処理を有する構成としてもよ
い。
しては、平面コイル11に代えてホール素子を用い、ホ
ール素子の出力信号をインタフェース回路14に供給す
る構成としてもよい。この場合は、レスポンス信号の返
信用の平面コイルをICカードに設けてもよい。第1の
メモリとしては、EEPROM(Electrically Erasabl
e ProgrammableRead Only Memory )を用いてもよい。
カード処理装置としては、リーダライタ(リーダライタ
装置)を用いてもよい。プログラム格納領域を有するメ
モリとしては、前記マイクロコンピュータの内部メモリ
を用いてもよい。また、上記実施形態は本発明の一例で
あり、本発明は上記実施形態に限定されない。
クセス手段と前記抽出手段とをマイコンにより構成した
ので、マイコンで複雑な演算が可能であり、セキュリテ
ィ性を向上することができる。また、アクセス手段は、
前記判別手段の判別結果と前記送信コマンドとに基づい
て前記第1および第2の記憶領域を有するメモリにアク
セスするので、当該メモリに対して前記送信コマンドの
みに基づいてアクセスする場合に比べてセキュリティ性
および利便性を向上することができる。
セス手段と前記抽出手段とをマイコンにより構成したの
で、マイコンで複雑な演算が可能であり、セキュリティ
性を向上することができる。また、アクセス手段は、前
記判別手段の判別結果と前記送信コマンドとに基づいて
前記第1、第2および第3の記憶領域を有するメモリに
アクセスするので、当該メモリに対して前記送信コマン
ドのみに基づいてアクセスする場合に比べてセキュリテ
ィ性および利便性を向上することができる。
ードの概略ブロック図である。
ードの概略ブロック図である。
したICカードの概略ブロック図である。
ック図である。
ック図である。
ック図である。
ロック図である。
ーチャートである。
ーチャートである。
ローチャートのである。
説明する説明図である。
1…接続端子、12,32,42,52,62…マイコ
ン(マイクロコンピュータ)、13,13A,13B,
33…メモリ、14…インタフェース(I/F)回路、
15…平面コイル、16…検出手段、19,29,3
9,49,59,69…コンビチップ、43,53,6
3…第1のメモリ、43A,53A,63A…第1の記
憶領域、43B,63B…第2の記憶領域、53C,6
3C…第3の記憶領域、421…抽出手段、422…判
別手段、423…アクセス手段。
Claims (13)
- 【請求項1】第1のカード処理装置の端子から送信信号
が供給される接続端子と、 第2のカード処理装置からの電磁波からなる送信信号を
検出する検出手段と、 外部装置との通信が前記接続端子を介する第1の通信で
あるか前記検出手段を介する第2の通信であるかの判別
を行う判別手段と、 前記第1のカード処理装置からアクセス可能な第1の記
憶領域と前記第1の記憶領域とは別個の記憶領域であっ
て前記第2のカード処理装置からアクセス可能な第2の
記憶領域とを有する第1のメモリと、 前記検出手段からの信号と前記接続端子からの信号とを
入力し、前記第1のメモリにアクセスするコマンドを示
す送信コマンドを抽出する抽出手段と、 前記判別手段の判別結果と前記送信コマンドとに基づい
て前記第1のメモリの前記第1または第2の記憶領域に
アクセスするアクセス手段とを有し、 少なくとも前記アクセス手段と前記抽出手段とをマイク
ロコンピュータにより構成したICカード。 - 【請求項2】前記マイクロコンピュータは、 前記判別結果が前記第1の通信を示す場合は、前記送信
コマンドを、前記第1のメモリの前記第1および第2の
記憶領域のうちでは第1の記憶領域にのみアクセスする
第1のコマンドに変換し、 前記判別結果が前記第2の通信を示す場合は、前記送信
コマンドを、前記第1のメモリの前記第1および第2の
記憶領域のうちでは第2の記憶領域にのみアクセスする
第2のコマンドに変換する請求項1記載のICカード。 - 【請求項3】前記マイクロコンピュータは、 前記第1のコマンドを実行するプログラムを格納する第
1のプログラム格納領域と前記第1のプログラム格納領
域とは別個の格納領域であって前記第2のコマンドを実
行するプログラムを格納する第2のプログラム格納領域
とを備えた第2のメモリと、前記第2のメモリに格納さ
れたプログラムを実行する中央処理装置とを有してお
り、 前記マイクロコンピュータの中央処理装置は、 前記判別結果が前記第1の通信を示す場合は、前記第2
のメモリの前記第1および第2のプログラム格納領域の
うちでは第1のプログラム格納領域にのみアクセスして
前記第1のコマンドを実行し、 前記判別結果が前記第2の通信を示す場合は、前記第2
のメモリの前記第1および第2のプログラム格納領域の
うちでは第2のプログラム格納領域にのみアクセスして
前記第2のコマンドを実行する請求項2記載のICカー
ド。 - 【請求項4】前記マイクロコンピュータは、 前記送信信号中に含まれる前記第1のメモリへのアクセ
スアドレスが前記第1と第2の記憶領域のうち何れに対
応するかを検出し、 前記判別結果が前記第1の通信を示す場合は、前記アク
セスアドレスが前記第1の記憶領域に対応するときに、
前記第1の記憶領域にアクセスし、 前記判別結果が前記第2の通信を示す場合は、前記アク
セスアドレスが前記第2の記憶領域に対応するときに、
前記第2の記憶領域にアクセスする請求項1記載のIC
カード。 - 【請求項5】第1のカード処理装置の端子から送信信号
が供給される接続端子と、 第2のカード処理装置からの電磁波からなる送信信号を
検出する検出手段と、 外部装置との通信が前記接続端子を介する第1の通信で
あるか前記検出手段を介する第2の通信であるかの判別
を行う判別手段と、 前記第1のカード処理装置からアクセス可能な第1の記
憶領域と、前記第1の記憶領域とは別個の記憶領域であ
って前記第2のカード処理装置からアクセス可能な第2
の記憶領域と、前記第1および第2の記憶領域とは別個
の記憶領域であって前記第1のカード処理装置と前記第
2のカード処理装置とからアクセス可能な第3の記憶領
域とを有する第3のメモリと、 前記検出手段からの信号と前記接続端子からの信号とを
入力し、前記第3のメモリにアクセスするコマンドを示
す送信コマンドを抽出する抽出手段と、 前記判別手段の判別結果と前記送信コマンドとに基づい
て前記第3のメモリの前記第1、第2または第3の記憶
領域にアクセスするアクセス手段とを有し、 前記判別手段と前記アクセス手段と前記抽出手段とをマ
イクロコンピュータにより構成したICカード。 - 【請求項6】前記マイクロコンピュータは、 前記判別結果が前記第1の通信を示す場合は、前記送信
コマンドを、前記第3のメモリの前記第1、第2および
第3の記憶領域のうちでは第1または第3の記憶領域に
のみアクセスする第3のコマンドに変換し、 前記判別結果が前記第2の通信を示す場合は、前記送信
コマンドを、前記第3のメモリの前記第1、第2および
第3の記憶領域のうちでは第2または第3の記憶領域に
のみアクセスする第4のコマンドに変換する請求項5記
載のICカード。 - 【請求項7】前記マイクロコンピュータは、 前記第3のコマンドを実行するプログラムを格納する第
3のプログラム格納領域と前記第3のプログラム格納領
域とは別個の格納領域であって前記第4のコマンドを実
行するプログラムを格納する第4のプログラム格納領域
とを備えた第4のメモリと、前記第4のメモリに格納さ
れたプログラムを実行する中央処理装置とを有してお
り、 前記マイクロコンピュータの中央処理装置は、 前記判別結果が前記第1の通信を示す場合は、前記第4
のメモリの前記第3および第4のプログラム格納領域の
うちでは第3のプログラム格納領域にのみアクセスして
前記第3のコマンドを実行し、 前記判別結果が前記第2の通信を示す場合は、前記第4
のメモリの前記第3および第4のプログラム格納領域の
うちでは第4のプログラム格納領域にのみアクセスして
前記第4のコマンドを実行する請求項6記載のICカー
ド。 - 【請求項8】前記マイクロコンピュータは、 前記送信信号中に含まれる前記第3のメモリへのアクセ
スアドレスが前記第1と第2と第3の記憶領域のうち何
れに対応するかを検出し、 前記判別結果が前記第1の通信を示す場合は、 前記アクセスアドレスが前記第1の記憶領域に対応する
ときに、前記第1の記憶領域にアクセスし、 前記アクセスアドレスが前記第3の記憶領域に対応する
ときに、前記第3の記憶領域にアクセスし、 前記判別結果が前記第2の通信を示す場合は、 前記アクセスアドレスが前記第2の記憶領域に対応する
ときに、前記第2の記憶領域にアクセスし、 前記アクセスアドレスが前記第3の記憶領域に対応する
ときに、前記第3の記憶領域にアクセスする請求項5記
載のICカード。 - 【請求項9】前記マイクロコンピュータは、 前記送信コマンドを構成するビットデータに対し、前記
判別結果に応じて予め定めた演算処理を施して前記第1
または第2のコマンドに変換する請求項2記載のICカ
ード。 - 【請求項10】前記マイクロコンピュータは、 前記送信コマンドを構成するビットデータに対し、前記
判別結果に応じて予め定めた演算処理を施して前記第3
または第4のコマンドに変換する請求項6記載のICカ
ード。 - 【請求項11】前記演算処理は、前記送信コマンドを構
成するビットデータのうち特定のビットデータを、前記
判別結果に応じて書き換える処理を有する請求項9また
は10記載のICカード。 - 【請求項12】前記演算処理は、前記送信コマンドを構
成するビットデータに対し、前記判別結果に応じて特定
の位置にビットデータを挿入する処理を有する請求項
9、10または11記載のICカード。 - 【請求項13】前記接続端子に供給される前記送信信号
はディジタル信号からなり、 前記第2のカード処理装置からの送信信号は磁気信号か
らなり、 前記検出手段は、前記磁気信号を電気信号に変換する平
面コイルと、前記平面コイルからの電気信号をアナログ
信号からディジタル信号に変換するインタフェース回路
とを有しており、前記インタフェース回路からのディジ
タル信号を前記抽出手段に供給する請求項1〜12の何
れか1項に記載のICカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29894398A JP4209512B2 (ja) | 1998-10-20 | 1998-10-20 | Icカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29894398A JP4209512B2 (ja) | 1998-10-20 | 1998-10-20 | Icカード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000123139A true JP2000123139A (ja) | 2000-04-28 |
JP4209512B2 JP4209512B2 (ja) | 2009-01-14 |
Family
ID=17866203
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29894398A Expired - Lifetime JP4209512B2 (ja) | 1998-10-20 | 1998-10-20 | Icカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4209512B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001357370A (ja) * | 2000-06-15 | 2001-12-26 | Sony Corp | データ記憶装置およびデータ記憶方法、情報処理装置および情報処理方法、並びに記録媒体 |
JP2002063334A (ja) * | 2000-08-18 | 2002-02-28 | Mmn:Kk | 販売支援方法 |
JP2005242445A (ja) * | 2004-02-24 | 2005-09-08 | Sony Corp | 半導体集積回路,携帯モジュールおよびメッセージ通信方法。 |
JP2006309331A (ja) * | 2005-04-26 | 2006-11-09 | Dainippon Printing Co Ltd | Icカード、および、icカードに実装されるコマンドの処理方法 |
JP2010520534A (ja) * | 2007-02-28 | 2010-06-10 | ビザ ユー.エス.エー.インコーポレイテッド | トランジット検証値を使用したデータカードの認証 |
JP2012141754A (ja) * | 2010-12-28 | 2012-07-26 | Dainippon Printing Co Ltd | Icチップ、icチップにおける処理方法、icチップ用処理プログラム、及び携帯端末 |
JP2012194905A (ja) * | 2011-03-17 | 2012-10-11 | Toshiba Corp | 通信媒体、icカード、及び通信方法 |
US9495672B2 (en) | 2006-09-28 | 2016-11-15 | Visa U.S.A. Inc. | Mobile device containing contactless payment card used in transit fare collection |
-
1998
- 1998-10-20 JP JP29894398A patent/JP4209512B2/ja not_active Expired - Lifetime
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4538909B2 (ja) * | 2000-06-15 | 2010-09-08 | ソニー株式会社 | データ記憶装置および情報処理装置 |
JP2001357370A (ja) * | 2000-06-15 | 2001-12-26 | Sony Corp | データ記憶装置およびデータ記憶方法、情報処理装置および情報処理方法、並びに記録媒体 |
JP2002063334A (ja) * | 2000-08-18 | 2002-02-28 | Mmn:Kk | 販売支援方法 |
JP2005242445A (ja) * | 2004-02-24 | 2005-09-08 | Sony Corp | 半導体集積回路,携帯モジュールおよびメッセージ通信方法。 |
JP4617683B2 (ja) * | 2004-02-24 | 2011-01-26 | ソニー株式会社 | 半導体集積回路,携帯モジュールおよびメッセージ通信方法。 |
JP2006309331A (ja) * | 2005-04-26 | 2006-11-09 | Dainippon Printing Co Ltd | Icカード、および、icカードに実装されるコマンドの処理方法 |
US9213977B2 (en) | 2006-09-28 | 2015-12-15 | Visa U.S.A. Inc. | Authentication of a data card using a transit verification value |
US9495672B2 (en) | 2006-09-28 | 2016-11-15 | Visa U.S.A. Inc. | Mobile device containing contactless payment card used in transit fare collection |
US10692071B2 (en) | 2006-09-28 | 2020-06-23 | Visa U.S.A. Inc. | Mobile device containing contactless payment device |
JP2010520534A (ja) * | 2007-02-28 | 2010-06-10 | ビザ ユー.エス.エー.インコーポレイテッド | トランジット検証値を使用したデータカードの認証 |
US8700513B2 (en) | 2007-02-28 | 2014-04-15 | Visa U.S.A. Inc. | Authentication of a data card using a transit verification value |
JP2012141754A (ja) * | 2010-12-28 | 2012-07-26 | Dainippon Printing Co Ltd | Icチップ、icチップにおける処理方法、icチップ用処理プログラム、及び携帯端末 |
JP2012194905A (ja) * | 2011-03-17 | 2012-10-11 | Toshiba Corp | 通信媒体、icカード、及び通信方法 |
US9092713B2 (en) | 2011-03-17 | 2015-07-28 | Kabushiki Kaisha Toshiba | IC card controlling access to files according to conditions, and manufacturing method, issuing method, and communication method of the same |
Also Published As
Publication number | Publication date |
---|---|
JP4209512B2 (ja) | 2009-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2506061B2 (ja) | マイクロプロセッサおよび少なくとも一つのプログラム可能な読み出し専用メモリを備えるデ―タ担体と外部との間でオペレ―ションを実行する方法 | |
US4877945A (en) | IC card having a function to exclude erroneous recording | |
US5056009A (en) | IC memory card incorporating software copy protection | |
US7281101B2 (en) | Memory device storing data relating to specific application programs | |
US5506396A (en) | Microcomputer for IC card | |
KR940007351B1 (ko) | 휴대가능 전자장치 | |
US5615381A (en) | Security for a data processing system having multiple distinct program instruction sections | |
JPH08115266A (ja) | スマートカード | |
US5166503A (en) | IC memory card | |
JP2000123139A (ja) | Icカード | |
JP2003030613A (ja) | 記憶装置及び記憶装置を備えたデータ処理装置 | |
JP3625340B2 (ja) | セキュリティシステム | |
US5729004A (en) | Data communication device and method of a smart card | |
US6556476B1 (en) | Non-volatile memory data protection | |
US7089427B1 (en) | Security system method and apparatus for preventing application program unauthorized use | |
US7806319B2 (en) | System and method for protection of data contained in an integrated circuit | |
US5657444A (en) | Microprocessor with secure programmable read only memory circuit | |
JP4203165B2 (ja) | Icカード | |
JP2001306411A (ja) | 情報処理装置及び情報処理方法 | |
JPH1153487A (ja) | Icカードにおける書き込みデータの有効性判定方法 | |
US20030149877A1 (en) | Smart card with keypro function | |
JPS6393059A (ja) | メモリカ−ド | |
JPH03105402A (ja) | 外部記憶装置を利用可能な電子機器 | |
KR940006823B1 (ko) | 메모리 라이트 보호회로 | |
JPH04160583A (ja) | シングルチップマイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081023 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
EXPY | Cancellation because of completion of term |