JP2000121684A - 電子制御ユニット検査システム - Google Patents
電子制御ユニット検査システムInfo
- Publication number
- JP2000121684A JP2000121684A JP10290563A JP29056398A JP2000121684A JP 2000121684 A JP2000121684 A JP 2000121684A JP 10290563 A JP10290563 A JP 10290563A JP 29056398 A JP29056398 A JP 29056398A JP 2000121684 A JP2000121684 A JP 2000121684A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- inspection
- control unit
- electronic control
- ecu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 ＥＣＵ（電子制御ユニット）における複数の
検査対象に対する検査結果を検査テスタ側に出力する際
の検査時間を短縮し検査効率を向上すること。 【解決手段】 ＥＣＵ１０における複数の検査対象とし
てのＲＯＭ２２の記憶内容、ＲＡＭ２３、入力回路４０
及び出力回路６０の動作状態に対する検査が実行され
る。この検査結果は一旦、ＲＡＭ２３内に格納された
後、ＥＣＵ１０側からまとめて検査テスタ１００側に出
力される。そして、検査テスタ１００でその出力内容に
基づきＥＣＵ１０の良否が判定される。即ち、ＥＣＵ１
０における複数の検査対象に対する検査結果は一旦、Ｒ
ＡＭ２３内に格納され、通信回路７０を利用することで
まとめて検査テスタ１００側に出力される。これによ
り、ＥＣＵ１０の検査時間が短縮され検査効率が向上さ
れる。
検査対象に対する検査結果を検査テスタ側に出力する際
の検査時間を短縮し検査効率を向上すること。 【解決手段】 ＥＣＵ１０における複数の検査対象とし
てのＲＯＭ２２の記憶内容、ＲＡＭ２３、入力回路４０
及び出力回路６０の動作状態に対する検査が実行され
る。この検査結果は一旦、ＲＡＭ２３内に格納された
後、ＥＣＵ１０側からまとめて検査テスタ１００側に出
力される。そして、検査テスタ１００でその出力内容に
基づきＥＣＵ１０の良否が判定される。即ち、ＥＣＵ１
０における複数の検査対象に対する検査結果は一旦、Ｒ
ＡＭ２３内に格納され、通信回路７０を利用することで
まとめて検査テスタ１００側に出力される。これによ
り、ＥＣＵ１０の検査時間が短縮され検査効率が向上さ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、車両に搭
載される電子制御ユニットの出荷時における製品良否判
定を行うための電子制御ユニット検査システムに関する
ものである。
載される電子制御ユニットの出荷時における製品良否判
定を行うための電子制御ユニット検査システムに関する
ものである。
【０００２】
【従来の技術】従来、電子制御ユニットの出荷時の検査
の時間短縮、簡易化を目的として検査テスタより通常有
り得ない条件に対応する入力を電子制御ユニットに対し
て設定し、検査専用プログラムを起動させ、その仕様に
基づく入出力の検査を実行するものが知られている。こ
の際、検査専用プログラムの起動状態（以下、『検査モ
ード』という）では、ＲＡＭのＲ(Read:読出）／Ｗ(Wri
te：書込）チェックやＲＯＭのＳＵＭチェック、入力端
子の位相チェックを他の出力端子等に置換えて出力、ま
たは既存の通信端子に出力し、検査テスタで電子制御ユ
ニットの良否判定を実行している。
の時間短縮、簡易化を目的として検査テスタより通常有
り得ない条件に対応する入力を電子制御ユニットに対し
て設定し、検査専用プログラムを起動させ、その仕様に
基づく入出力の検査を実行するものが知られている。こ
の際、検査専用プログラムの起動状態（以下、『検査モ
ード』という）では、ＲＡＭのＲ(Read:読出）／Ｗ(Wri
te：書込）チェックやＲＯＭのＳＵＭチェック、入力端
子の位相チェックを他の出力端子等に置換えて出力、ま
たは既存の通信端子に出力し、検査テスタで電子制御ユ
ニットの良否判定を実行している。
【０００３】
【発明が解決しようとする課題】ところで、前述のもの
では、電子制御ユニットにおける個々の検査対象に対す
る検査終了でその検査結果をリアルタイムに出力させ検
査テスタにより良否判定が実行されている。この手順と
しては、検査テスタによる条件設定→電子制御ユニット
の検査待ち→検査テスタによる電子制御ユニットの出力
結果取込み→検査テスタによる電子制御ユニットの良否
判定と、個々の検査対象毎に同様のシーケンスを繰返す
こととなり検査効率が悪いという不具合があった。
では、電子制御ユニットにおける個々の検査対象に対す
る検査終了でその検査結果をリアルタイムに出力させ検
査テスタにより良否判定が実行されている。この手順と
しては、検査テスタによる条件設定→電子制御ユニット
の検査待ち→検査テスタによる電子制御ユニットの出力
結果取込み→検査テスタによる電子制御ユニットの良否
判定と、個々の検査対象毎に同様のシーケンスを繰返す
こととなり検査効率が悪いという不具合があった。
【０００４】これに対処するため、複数の検査結果をま
とめて全てＯＫ（良）のとき良品である旨の出力、一つ
でもＮＧ（不良）のとき不良品である旨の出力を電子制
御ユニットから出力することが考えられる。しかし、検
査結果がＮＧであっても、不良箇所を特定できないとい
う問題が生じることとなる。また、個々の検査結果に対
して別々の出力端子を割当ててあとでまとめて判定する
ことも考えられるが、必要な検査項目の数に対して出力
端子の数が圧倒的に少ないため検査効率の向上を期待す
ることは無理であった。
とめて全てＯＫ（良）のとき良品である旨の出力、一つ
でもＮＧ（不良）のとき不良品である旨の出力を電子制
御ユニットから出力することが考えられる。しかし、検
査結果がＮＧであっても、不良箇所を特定できないとい
う問題が生じることとなる。また、個々の検査結果に対
して別々の出力端子を割当ててあとでまとめて判定する
ことも考えられるが、必要な検査項目の数に対して出力
端子の数が圧倒的に少ないため検査効率の向上を期待す
ることは無理であった。
【０００５】そこで、この発明はかかる不具合を解決す
るためになされたもので、電子制御ユニットにおける複
数の検査対象に対する検査結果を検査テスタ側に出力す
る際の検査時間を短縮でき検査効率の向上可能な電子制
御ユニット検査システムの提供を課題としている。
るためになされたもので、電子制御ユニットにおける複
数の検査対象に対する検査結果を検査テスタ側に出力す
る際の検査時間を短縮でき検査効率の向上可能な電子制
御ユニット検査システムの提供を課題としている。
【０００６】
【課題を解決するための手段】請求項１の電子制御ユニ
ット検査システムによれば、検査手段により電子制御ユ
ニットにおける複数の検査対象としてのＲＯＭの記憶内
容、ＲＡＭ、入力回路及び出力回路の動作状態に対する
検査が実行され、これらの検査結果は格納手段によりＲ
ＡＭ内に格納され、出力手段により電子制御ユニット側
からまとめて検査テスタ側に出力され、判定手段でその
出力内容に基づき電子制御ユニットの良否が判定され
る。即ち、電子制御ユニットにおける複数の検査対象に
対する検査結果は、一旦、ＲＡＭ内に格納され、あとで
まとめて検査テスタ側に出力される。これにより、電子
制御ユニットの検査時間を短縮し検査効率を向上するこ
とができる。
ット検査システムによれば、検査手段により電子制御ユ
ニットにおける複数の検査対象としてのＲＯＭの記憶内
容、ＲＡＭ、入力回路及び出力回路の動作状態に対する
検査が実行され、これらの検査結果は格納手段によりＲ
ＡＭ内に格納され、出力手段により電子制御ユニット側
からまとめて検査テスタ側に出力され、判定手段でその
出力内容に基づき電子制御ユニットの良否が判定され
る。即ち、電子制御ユニットにおける複数の検査対象に
対する検査結果は、一旦、ＲＡＭ内に格納され、あとで
まとめて検査テスタ側に出力される。これにより、電子
制御ユニットの検査時間を短縮し検査効率を向上するこ
とができる。
【０００７】請求項２の電子制御ユニット検査システム
では、検査手段にて最初にＲＡＭ自身の検査が実行され
ることで、まずＲＡＭ自身の信頼性が確保される。これ
により、ＲＡＭ不良の際の電子制御ユニットの検査時間
の無駄をなくすことができると共に、この後、ＲＡＭ内
に格納される検査対象に対する検査結果の信頼性を向上
することができる。
では、検査手段にて最初にＲＡＭ自身の検査が実行され
ることで、まずＲＡＭ自身の信頼性が確保される。これ
により、ＲＡＭ不良の際の電子制御ユニットの検査時間
の無駄をなくすことができると共に、この後、ＲＡＭ内
に格納される検査対象に対する検査結果の信頼性を向上
することができる。
【０００８】請求項３の電子制御ユニット検査システム
では、検査手段によるＲＡＭ自身の検査において、ＲＡ
Ｍの記憶領域における各値を破壊することなくかつ、そ
のアドレスに含まれる関連データとしてスタック値等も
破壊されることがない。これにより、検査テスタ側によ
る電子制御ユニット側の検査モードへのエントリ条件の
設定回数を減らすことができ、その分だけ検査時間を短
縮することができる。
では、検査手段によるＲＡＭ自身の検査において、ＲＡ
Ｍの記憶領域における各値を破壊することなくかつ、そ
のアドレスに含まれる関連データとしてスタック値等も
破壊されることがない。これにより、検査テスタ側によ
る電子制御ユニット側の検査モードへのエントリ条件の
設定回数を減らすことができ、その分だけ検査時間を短
縮することができる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を実施
例に基づいて説明する。
例に基づいて説明する。
【００１０】図１は本発明の実施の形態の一実施例にか
かる電子制御ユニット検査システムの全体構成を示すブ
ロック図である。
かる電子制御ユニット検査システムの全体構成を示すブ
ロック図である。
【００１１】図１において、１０はＥＣＵ（Electronic
Control Unit:電子制御ユニット）であり、ＥＣＵ１０
は主として、マイクロコンピュータ２０、その電源回路
３０、入力回路４０、波形整形回路５０、出力回路６０
及び通信回路７０からなる。マイクロコンピュータ２０
は周知の中央処理装置としてのＣＰＵ２１、制御プログ
ラムを格納したＲＯＭ２２、各種データを格納するＲＡ
Ｍ２３、Ｉ／Ｏ（Input-Output回路）２４及びそれらを
接続するバスライン２５等からなる論理演算回路として
構成されている。入力回路４０は各種スイッチ等のディ
ジタル入力を取込むコンパレータや各種センサ電圧等の
アナログ入力を取込みディジタル変換するＡＤＣ（アナ
ログ−ディジタル変換器）等からなる。
Control Unit:電子制御ユニット）であり、ＥＣＵ１０
は主として、マイクロコンピュータ２０、その電源回路
３０、入力回路４０、波形整形回路５０、出力回路６０
及び通信回路７０からなる。マイクロコンピュータ２０
は周知の中央処理装置としてのＣＰＵ２１、制御プログ
ラムを格納したＲＯＭ２２、各種データを格納するＲＡ
Ｍ２３、Ｉ／Ｏ（Input-Output回路）２４及びそれらを
接続するバスライン２５等からなる論理演算回路として
構成されている。入力回路４０は各種スイッチ等のディ
ジタル入力を取込むコンパレータや各種センサ電圧等の
アナログ入力を取込みディジタル変換するＡＤＣ（アナ
ログ−ディジタル変換器）等からなる。
【００１２】マイクロコンピュータ２０は、車両の各種
状態を検出する各種スイッチ等のディジタル入力、各種
センサ電圧等のアナログ入力を入力回路４０を介して取
込み、また、パルス入力を波形整形する波形整形回路５
０を介して読込む。そして、車両を最適に制御するよう
燃料噴射量、点火時期、変速段を演算し出力回路６０に
出力する。更に、通信回路７０は車両の通常制御では用
いられないが、修理工場等で必要に応じて車両の故障診
断や動作確認ができるようデータの送受信を行うための
ものである。
状態を検出する各種スイッチ等のディジタル入力、各種
センサ電圧等のアナログ入力を入力回路４０を介して取
込み、また、パルス入力を波形整形する波形整形回路５
０を介して読込む。そして、車両を最適に制御するよう
燃料噴射量、点火時期、変速段を演算し出力回路６０に
出力する。更に、通信回路７０は車両の通常制御では用
いられないが、修理工場等で必要に応じて車両の故障診
断や動作確認ができるようデータの送受信を行うための
ものである。
【００１３】１００は検査テスタであり、検査テスタ１
００はＥＣＵ１０の良否検査をするためのものであり、
図１に示すように、ＥＣＵ１０と接続される。検査テス
タ１００は主として、マイクロコンピュータ１１０、電
源１２０、スイッチ回路１３０、定電圧発生器１４０、
負荷回路１５０、パルス発生器１６０及び通信回路１７
０等からなる。マイクロコンピュータ１１０はマイクロ
コンピュータ２０と同様、ＣＰＵ１１１、ＲＯＭ１１
２、ＲＡＭ１１３、Ｉ／Ｏ１１４及びバスライン１１５
等から構成されている。
００はＥＣＵ１０の良否検査をするためのものであり、
図１に示すように、ＥＣＵ１０と接続される。検査テス
タ１００は主として、マイクロコンピュータ１１０、電
源１２０、スイッチ回路１３０、定電圧発生器１４０、
負荷回路１５０、パルス発生器１６０及び通信回路１７
０等からなる。マイクロコンピュータ１１０はマイクロ
コンピュータ２０と同様、ＣＰＵ１１１、ＲＯＭ１１
２、ＲＡＭ１１３、Ｉ／Ｏ１１４及びバスライン１１５
等から構成されている。
【００１４】この検査テスタ１００は、ＥＣＵ１０が実
際の車両に搭載され接続されたときと同様に動作できる
よう全ての入出力が兼備えられ、任意に設定値を変更で
きるようになっている。電源１２０は車両に搭載される
バッテリ電源に相当し、ＥＣＵ１０の電源回路３０にＥ
ＣＵ電源を供給する。また、スイッチ回路１３０はエア
コンスイッチＡＣ信号、スタータスイッチＳＴＡ信号、
ブレーキスイッチＳＴＰ信号、テスト用スイッチＴＥ１
信号等のディジタル入力をＥＣＵ１０側に出力する。そ
して、定電圧発生器１４０は冷却水温ＴＨＷ信号、吸気
圧ＰＭ信号、酸素濃度センサＯＸ１信号、吸気温ＴＨＡ
信号等のアナログ入力をＥＣＵ１０側に出力する。更
に、負荷回路１５０は実際に車両に取付けられている＃
１気筒及び＃２気筒の燃料噴射用インジェクタに対応す
る出力端子＃１０及び出力端子＃２０、ＯＸ１センサ用
ヒータに対応する出力端子ＨＴ１、ＯＸ２センサ用ヒー
タに対応する出力端子ＨＴ２等が接続され、その電圧値
や電流値を測定する。また、ＥＣＵ１０側の出力回路６
０に負荷の断線検出回路が内蔵されているときには、そ
の回路の良否を測定できるよう実負荷は接続／非接続と
何れかを選択できるようになっている。そして、パルス
発生器１６０はクランク角センサからの機関回転数ＮＥ
信号、カム角センサからの気筒判別Ｇ信号、車速センサ
からの車速ＳＰＤ信号等のパルス入力を疑似的に出力す
ることができる。更に、通信回路１７０はＥＣＵ１０側
の通信回路７０と接続され、後述のＥＣＵ１０側へのデ
ータの出力要求や検査モードへのエントリ要求データ等
の送信、ＥＣＵ１０側からのデータの受信を行う。これ
らの検査テスタ１００側の設定は全てマイクロコンピュ
ータ１１０にて総括して制御される。
際の車両に搭載され接続されたときと同様に動作できる
よう全ての入出力が兼備えられ、任意に設定値を変更で
きるようになっている。電源１２０は車両に搭載される
バッテリ電源に相当し、ＥＣＵ１０の電源回路３０にＥ
ＣＵ電源を供給する。また、スイッチ回路１３０はエア
コンスイッチＡＣ信号、スタータスイッチＳＴＡ信号、
ブレーキスイッチＳＴＰ信号、テスト用スイッチＴＥ１
信号等のディジタル入力をＥＣＵ１０側に出力する。そ
して、定電圧発生器１４０は冷却水温ＴＨＷ信号、吸気
圧ＰＭ信号、酸素濃度センサＯＸ１信号、吸気温ＴＨＡ
信号等のアナログ入力をＥＣＵ１０側に出力する。更
に、負荷回路１５０は実際に車両に取付けられている＃
１気筒及び＃２気筒の燃料噴射用インジェクタに対応す
る出力端子＃１０及び出力端子＃２０、ＯＸ１センサ用
ヒータに対応する出力端子ＨＴ１、ＯＸ２センサ用ヒー
タに対応する出力端子ＨＴ２等が接続され、その電圧値
や電流値を測定する。また、ＥＣＵ１０側の出力回路６
０に負荷の断線検出回路が内蔵されているときには、そ
の回路の良否を測定できるよう実負荷は接続／非接続と
何れかを選択できるようになっている。そして、パルス
発生器１６０はクランク角センサからの機関回転数ＮＥ
信号、カム角センサからの気筒判別Ｇ信号、車速センサ
からの車速ＳＰＤ信号等のパルス入力を疑似的に出力す
ることができる。更に、通信回路１７０はＥＣＵ１０側
の通信回路７０と接続され、後述のＥＣＵ１０側へのデ
ータの出力要求や検査モードへのエントリ要求データ等
の送信、ＥＣＵ１０側からのデータの受信を行う。これ
らの検査テスタ１００側の設定は全てマイクロコンピュ
ータ１１０にて総括して制御される。
【００１５】次に、本発明の実施の形態の一実施例にか
かる電子制御ユニット検査システムで使用されているＥ
ＣＵ１０のマイクロコンピュータ２０内のＣＰＵ２１に
おける製品良否判定の処理手順を示す図２のフローチャ
ートに基づいて説明する。
かる電子制御ユニット検査システムで使用されているＥ
ＣＵ１０のマイクロコンピュータ２０内のＣＰＵ２１に
おける製品良否判定の処理手順を示す図２のフローチャ
ートに基づいて説明する。
【００１６】図２において、まず、ステップＳ１０１で
通常制御処理が実行される。この通常制御ルーチンは通
常実行されるルーチンであり、ＥＣＵ１０に入力される
各種センサ信号として冷却水温ＴＨＷ信号、吸気温ＴＨ
Ａ信号、スタータスイッチＳＴＡ信号、機関回転数ＮＥ
信号、車速ＳＰＤ信号、エアコンスイッチＡＣ信号、ブ
レーキスイッチＳＴＰ信号等に基づき内燃機関の運転状
態を判断し、車両を最適に制御するための燃料噴射量、
点火タイミング、変速段等が出力される。次にステップ
Ｓ１０２に移行し、検査モードへのエントリ条件が成立
しているかが判定される。
通常制御処理が実行される。この通常制御ルーチンは通
常実行されるルーチンであり、ＥＣＵ１０に入力される
各種センサ信号として冷却水温ＴＨＷ信号、吸気温ＴＨ
Ａ信号、スタータスイッチＳＴＡ信号、機関回転数ＮＥ
信号、車速ＳＰＤ信号、エアコンスイッチＡＣ信号、ブ
レーキスイッチＳＴＰ信号等に基づき内燃機関の運転状
態を判断し、車両を最適に制御するための燃料噴射量、
点火タイミング、変速段等が出力される。次にステップ
Ｓ１０２に移行し、検査モードへのエントリ条件が成立
しているかが判定される。
【００１７】このエントリ条件としては、通常制御では
あり得ない条件として例えば、ＮＥ＝０〔ｒｐｍ〕、Ｓ
ＰＤ＝２５０〔ｋｍ〕以上、−３５〔℃〕≦ＴＨＷ≦−
２５〔℃〕及びテスト用スイッチであるＴＥ１＝ＯＮ
（オン）が設定されている。このエントリ条件を満足す
るよう検査テスタ１００を設定し、かつ検査テスタ１０
０側からの通信要求にてＥＣＵ１０側は検査モードに突
入され、これ以降、通常制御ルーチンは実行されない。
ここで、検査モード中はテスト用スイッチＴＥ１がＯＮ
条件にて常に、ウォッチドッグパルスＷＤＣを４〔ｍ
ｓ〕おきに反転させており、検査モードを中断するには
テスト用スイッチＴＥ１をＯＦＦ（オフ）とすることで
ウォッチドッグパルスＷＤＣの反転を停止させＣＰＵ２
１に強制的にリセットをかけることにより行われる。
あり得ない条件として例えば、ＮＥ＝０〔ｒｐｍ〕、Ｓ
ＰＤ＝２５０〔ｋｍ〕以上、−３５〔℃〕≦ＴＨＷ≦−
２５〔℃〕及びテスト用スイッチであるＴＥ１＝ＯＮ
（オン）が設定されている。このエントリ条件を満足す
るよう検査テスタ１００を設定し、かつ検査テスタ１０
０側からの通信要求にてＥＣＵ１０側は検査モードに突
入され、これ以降、通常制御ルーチンは実行されない。
ここで、検査モード中はテスト用スイッチＴＥ１がＯＮ
条件にて常に、ウォッチドッグパルスＷＤＣを４〔ｍ
ｓ〕おきに反転させており、検査モードを中断するには
テスト用スイッチＴＥ１をＯＦＦ（オフ）とすることで
ウォッチドッグパルスＷＤＣの反転を停止させＣＰＵ２
１に強制的にリセットをかけることにより行われる。
【００１８】ステップＳ１０２の判定条件が成立せず、
即ち、検査モードへのエントリ条件を１つでも満足しな
いときにはステップＳ１０１に戻り、通常制御処理が実
行される。一方、ステップＳ１０２の判定条件が成立、
即ち、検査モードへのエントリ条件を全て満足するとき
にはステップＳ１０３に移行し、後述のＲＡＭチェック
処理としてＲＡＭ２３内の全記憶領域に対するＲ／Ｗチ
ェックが実行される。そして、ステップＳ１０４に移行
し、ＲＡＭチェックＯＫであるかが判定される。ステッ
プＳ１０４のＲＡＭチェック処理の結果がＮＧであると
きには、ウォッチドッグパルスＷＤＣの反転を停止させ
リセットさせて以降の検査を実行しないようにされる。
即ち、検査モードへのエントリ条件を１つでも満足しな
いときにはステップＳ１０１に戻り、通常制御処理が実
行される。一方、ステップＳ１０２の判定条件が成立、
即ち、検査モードへのエントリ条件を全て満足するとき
にはステップＳ１０３に移行し、後述のＲＡＭチェック
処理としてＲＡＭ２３内の全記憶領域に対するＲ／Ｗチ
ェックが実行される。そして、ステップＳ１０４に移行
し、ＲＡＭチェックＯＫであるかが判定される。ステッ
プＳ１０４のＲＡＭチェック処理の結果がＮＧであると
きには、ウォッチドッグパルスＷＤＣの反転を停止させ
リセットさせて以降の検査を実行しないようにされる。
【００１９】一方、ステップＳ１０４の判定条件が成
立、即ち、ＲＡＭチェックＯＫでＲＡＭ２３が正常であ
るときにはステップＳ１０５に移行し、その結果がフラ
グ０に書込まれ保存される。次にステップＳ１０６に移
行して、ＲＯＭチェック処理としてＲＯＭ２２内の全記
憶領域のＳＵＭ（和）をとり、その下位２バイトの値が
ＲＯＭ２２内の予め設定済の値と等しいかが判定され、
その良否結果として正常のとき「１」、異常のとき
「０」がフラグ１に書込まれる。次にステップＳ１０７
に移行して、ＲＯＭチェックまで終了したことを検査テ
スタ１００に伝えるため予めＯＦＦしておいた＃１０端
子がＯＮとされる。次にステップＳ１０８に移行して、
後述の出力チェック処理が実行される。次にステップＳ
１０９に移行して、後述の断線検出ポートチェック及び
ＧＮ波形モニタ処理が実行される。ここで、ＧＮ波形と
は機関回転数ＮＥ信号、上死点ＴＤＣ(Top Dead Cente
r）信号及び気筒判別Ｇ信号の波形の総称である。次に
ステップＳ１１０に移行して、ＥＣＵ１０の検査結果と
してＲＡＭ２３内の記憶領域に格納されているＲＡＭ値
が出力され本ルーチンを終了する。このようにして、Ｅ
ＣＵ１０の検査が終了するとテスト用スイッチＴＥ１が
ＯＦＦとされることでＣＰＵ２１がリセットされる。
立、即ち、ＲＡＭチェックＯＫでＲＡＭ２３が正常であ
るときにはステップＳ１０５に移行し、その結果がフラ
グ０に書込まれ保存される。次にステップＳ１０６に移
行して、ＲＯＭチェック処理としてＲＯＭ２２内の全記
憶領域のＳＵＭ（和）をとり、その下位２バイトの値が
ＲＯＭ２２内の予め設定済の値と等しいかが判定され、
その良否結果として正常のとき「１」、異常のとき
「０」がフラグ１に書込まれる。次にステップＳ１０７
に移行して、ＲＯＭチェックまで終了したことを検査テ
スタ１００に伝えるため予めＯＦＦしておいた＃１０端
子がＯＮとされる。次にステップＳ１０８に移行して、
後述の出力チェック処理が実行される。次にステップＳ
１０９に移行して、後述の断線検出ポートチェック及び
ＧＮ波形モニタ処理が実行される。ここで、ＧＮ波形と
は機関回転数ＮＥ信号、上死点ＴＤＣ(Top Dead Cente
r）信号及び気筒判別Ｇ信号の波形の総称である。次に
ステップＳ１１０に移行して、ＥＣＵ１０の検査結果と
してＲＡＭ２３内の記憶領域に格納されているＲＡＭ値
が出力され本ルーチンを終了する。このようにして、Ｅ
ＣＵ１０の検査が終了するとテスト用スイッチＴＥ１が
ＯＦＦとされることでＣＰＵ２１がリセットされる。
【００２０】次に、本発明の実施の形態の一実施例にか
かる電子制御ユニット検査システムで使用されているＥ
ＣＵ１０のマイクロコンピュータ２０内のＣＰＵ２１に
おける図２のステップＳ１０３のＲＡＭチェックの処理
手順を示す図３のフローチャートに基づいて説明する。
かる電子制御ユニット検査システムで使用されているＥ
ＣＵ１０のマイクロコンピュータ２０内のＣＰＵ２１に
おける図２のステップＳ１０３のＲＡＭチェックの処理
手順を示す図３のフローチャートに基づいて説明する。
【００２１】図３において、ステップＳ２０１では、ま
ず、ＲＡＭ２３の記憶領域における先頭アドレスがレジ
スタＸに格納される。次にステップＳ２０２に移行し
て、レジスタＡの値が「０」とされる。次にステップＳ
２０３に移行して、ＲＡＭ２３の記憶領域におけるレジ
スタＸのアドレスに対応するＲＡＭ値であるＲＡＭ
（Ｘ）がレジスタＢに格納される。次にステップＳ２０
４に移行して、レジスタＡの値がＲＡＭ２３の記憶領域
におけるＲＡＭ（Ｘ）の値として格納される。次にステ
ップＳ２０５に移行して、レジスタＡの値がＲＡＭ
（Ｘ）の値に等しいかが判定される。ステップＳ２０５
の判定条件が成立せず、即ち、レジスタＡの値がＲＡＭ
（Ｘ）の値に等しくないときにはステップＳ２０６に移
行し、ＲＡＭ２３が異常であるとして本ルーチンを終了
する。
ず、ＲＡＭ２３の記憶領域における先頭アドレスがレジ
スタＸに格納される。次にステップＳ２０２に移行し
て、レジスタＡの値が「０」とされる。次にステップＳ
２０３に移行して、ＲＡＭ２３の記憶領域におけるレジ
スタＸのアドレスに対応するＲＡＭ値であるＲＡＭ
（Ｘ）がレジスタＢに格納される。次にステップＳ２０
４に移行して、レジスタＡの値がＲＡＭ２３の記憶領域
におけるＲＡＭ（Ｘ）の値として格納される。次にステ
ップＳ２０５に移行して、レジスタＡの値がＲＡＭ
（Ｘ）の値に等しいかが判定される。ステップＳ２０５
の判定条件が成立せず、即ち、レジスタＡの値がＲＡＭ
（Ｘ）の値に等しくないときにはステップＳ２０６に移
行し、ＲＡＭ２３が異常であるとして本ルーチンを終了
する。
【００２２】一方、ステップＳ２０５の判定条件が成
立、即ち、レジスタＡの値がＲＡＭ（Ｘ）の値に等しい
ときにはステップＳ２０７に移行し、レジスタＡが＄Ｆ
Ｆに等しいかが判定される。なお、＄は１６進数を表
し、＄ＦＦは８ビット全てが１であり１０進数では２５
５である。ステップＳ２０７の判定条件が成立せず、即
ち、レジスタＡの値が＄ＦＦに達していないときにはス
テップＳ２０８に移行し、レジスタＡの値が「１」イン
クリメントされた後、ステップＳ２０４に戻り、同様な
処理が繰返し実行される。そして、ステップＳ２０７の
判定条件が成立、即ち、０〜＄ＦＦまでのＲ／Ｗチェッ
クが完了するとステップＳ２０９に移行し、レジスタＢ
に格納されているＲＡＭ（Ｘ）の値がＲＡＭ２３の記憶
領域におけるレジスタＸのアドレスに対応するＲＡＭ値
として戻される。このようにして、ＲＡＭ２３の記憶領
域のＲＡＭ値（スタック値を含む）を破壊することなく
Ｒ／Ｗチェックが実行される。このため、ＲＡＭチェッ
ク処理終了後の検査モードへの再エントリが不要となり
ＲＡＭチェック処理終了後に検査モードルーチンに正常
に戻ることが可能となる。
立、即ち、レジスタＡの値がＲＡＭ（Ｘ）の値に等しい
ときにはステップＳ２０７に移行し、レジスタＡが＄Ｆ
Ｆに等しいかが判定される。なお、＄は１６進数を表
し、＄ＦＦは８ビット全てが１であり１０進数では２５
５である。ステップＳ２０７の判定条件が成立せず、即
ち、レジスタＡの値が＄ＦＦに達していないときにはス
テップＳ２０８に移行し、レジスタＡの値が「１」イン
クリメントされた後、ステップＳ２０４に戻り、同様な
処理が繰返し実行される。そして、ステップＳ２０７の
判定条件が成立、即ち、０〜＄ＦＦまでのＲ／Ｗチェッ
クが完了するとステップＳ２０９に移行し、レジスタＢ
に格納されているＲＡＭ（Ｘ）の値がＲＡＭ２３の記憶
領域におけるレジスタＸのアドレスに対応するＲＡＭ値
として戻される。このようにして、ＲＡＭ２３の記憶領
域のＲＡＭ値（スタック値を含む）を破壊することなく
Ｒ／Ｗチェックが実行される。このため、ＲＡＭチェッ
ク処理終了後の検査モードへの再エントリが不要となり
ＲＡＭチェック処理終了後に検査モードルーチンに正常
に戻ることが可能となる。
【００２３】次にステップＳ２１０に移行し、レジスタ
Ｘに格納されているアドレスがＲＡＭ２３の記憶領域に
おけるＥＮＤ（最終）アドレスに等しいかが判定され
る。ステップＳ２１０の判定条件が成立せず、即ち、Ｒ
ＡＭ２３の全記憶領域に対するＲＡＭチェックが完了し
ていないときにはステップＳ２１１に移行し、レジスタ
Ｘに格納されているアドレスが「１」インクリメントさ
れた後、ステップＳ２０２に戻り、同様な処理が繰返し
実行される。そして、ステップＳ２１０の判定条件が成
立、即ち、ＲＡＭ２３の全記憶領域におけるＲＡＭチェ
ックが完了するとステップＳ２１２に移行し、ＲＡＭ２
３が正常であるとして本ルーチンを終了する。
Ｘに格納されているアドレスがＲＡＭ２３の記憶領域に
おけるＥＮＤ（最終）アドレスに等しいかが判定され
る。ステップＳ２１０の判定条件が成立せず、即ち、Ｒ
ＡＭ２３の全記憶領域に対するＲＡＭチェックが完了し
ていないときにはステップＳ２１１に移行し、レジスタ
Ｘに格納されているアドレスが「１」インクリメントさ
れた後、ステップＳ２０２に戻り、同様な処理が繰返し
実行される。そして、ステップＳ２１０の判定条件が成
立、即ち、ＲＡＭ２３の全記憶領域におけるＲＡＭチェ
ックが完了するとステップＳ２１２に移行し、ＲＡＭ２
３が正常であるとして本ルーチンを終了する。
【００２４】次に、本発明の実施の形態の一実施例にか
かる電子制御ユニット検査システムで使用されているＥ
ＣＵ１０のマイクロコンピュータ２０内のＣＰＵ２１に
おける図２のステップＳ１０８の出力チェックの処理手
順を示す図４のフローチャートに基づいて説明する。
かる電子制御ユニット検査システムで使用されているＥ
ＣＵ１０のマイクロコンピュータ２０内のＣＰＵ２１に
おける図２のステップＳ１０８の出力チェックの処理手
順を示す図４のフローチャートに基づいて説明する。
【００２５】図４において、まず、ステップＳ３０１で
はブレーキスイッチＳＴＰがＯＮであるかが判定され
る。ステップＳ３０１の判定条件が成立せず、即ち、ブ
レーキスイッチＳＴＰがＯＦＦであるとき出力チェック
を実行するため、ステップＳ３０２に移行し、エアコン
スイッチＡＣがＯＮであるかが判定される。ステップＳ
３０２の判定条件が成立、即ち、エアコンスイッチＡＣ
がＯＮであるときにはステップＳ３０３に移行し、＃１
気筒の燃料噴射用インジェクタに対応する出力端子＃１
０がＯＮ、＃２気筒の燃料噴射用インジェクタに対応す
る出力端子＃２０がＯＦＦ、ＯＸ（酸素濃度）１センサ
用ヒータに対応する出力端子ＨＴ１がＯＮ、ＯＸ２セン
サ用ヒータに対応する出力端子ＨＴ２がＯＦＦとされ
る。次にステップＳ３０４に移行して、ＥＣＵ内のＡＤ
Ｃ（アナログ−ディジタル変換器）が起動され出力端子
ＨＴ１，ＨＴ２における負荷電流が計測される。次にス
テップＳ３０５に移行して、ＲＡＭ２３の記憶領域ＲＡ
Ｍ“１”，“２”に出力端子ＨＴ１，ＨＴ２における負
荷電流のＡ／Ｄ値が記憶された後、ステップＳ３０１に
戻り、同様の処理が実行される。
はブレーキスイッチＳＴＰがＯＮであるかが判定され
る。ステップＳ３０１の判定条件が成立せず、即ち、ブ
レーキスイッチＳＴＰがＯＦＦであるとき出力チェック
を実行するため、ステップＳ３０２に移行し、エアコン
スイッチＡＣがＯＮであるかが判定される。ステップＳ
３０２の判定条件が成立、即ち、エアコンスイッチＡＣ
がＯＮであるときにはステップＳ３０３に移行し、＃１
気筒の燃料噴射用インジェクタに対応する出力端子＃１
０がＯＮ、＃２気筒の燃料噴射用インジェクタに対応す
る出力端子＃２０がＯＦＦ、ＯＸ（酸素濃度）１センサ
用ヒータに対応する出力端子ＨＴ１がＯＮ、ＯＸ２セン
サ用ヒータに対応する出力端子ＨＴ２がＯＦＦとされ
る。次にステップＳ３０４に移行して、ＥＣＵ内のＡＤ
Ｃ（アナログ−ディジタル変換器）が起動され出力端子
ＨＴ１，ＨＴ２における負荷電流が計測される。次にス
テップＳ３０５に移行して、ＲＡＭ２３の記憶領域ＲＡ
Ｍ“１”，“２”に出力端子ＨＴ１，ＨＴ２における負
荷電流のＡ／Ｄ値が記憶された後、ステップＳ３０１に
戻り、同様の処理が実行される。
【００２６】一方、ステップＳ３０２の判定条件が成立
せず、即ち、エアコンスイッチＡＣがＯＦＦであるとき
にはステップＳ３０６に移行し、ステップＳ３０３とは
逆に＃１気筒の燃料噴射インジェクタに対応する出力端
子＃１０がＯＦＦ、＃２気筒の燃料噴射インジェクタに
対応する出力端子＃２０がＯＮ、ＯＸ１センサ用ヒータ
に対応する出力端子ＨＴ１がＯＦＦ、ＯＸ２センサ用ヒ
ータに対応する出力端子ＨＴ２がＯＮとされる。次にス
テップＳ３０７に移行して、ＡＤＣが起動され出力端子
ＨＴ１，ＨＴ２における負荷電流が計測される。次にス
テップＳ３０８に移行して、ＲＡＭ２３の記憶領域ＲＡ
Ｍ“３”，“４”に出力端子ＨＴ１，ＨＴ２における負
荷電流のＡ／Ｄ値が記憶された後、ステップＳ３０１に
戻り、同様の処理がブレーキスイッチＳＴＰがＯＮとな
るまで継続して実行される。ここで、出力端子のＯＮ／
ＯＦＦのパターンは、はんだブリッジのチェックを考慮
しＥＣＵ１０内で最もピッチが狭い箇所の端子で交互と
なるように設定されている。また、ＥＣＵ１０内で負荷
電流が計測されているときには該当するチャンネルＣＨ
のＡＤＣが起動されることでＯＮ／ＯＦＦに対応して計
測された各負荷電流がＡ／Ｄ変換される。
せず、即ち、エアコンスイッチＡＣがＯＦＦであるとき
にはステップＳ３０６に移行し、ステップＳ３０３とは
逆に＃１気筒の燃料噴射インジェクタに対応する出力端
子＃１０がＯＦＦ、＃２気筒の燃料噴射インジェクタに
対応する出力端子＃２０がＯＮ、ＯＸ１センサ用ヒータ
に対応する出力端子ＨＴ１がＯＦＦ、ＯＸ２センサ用ヒ
ータに対応する出力端子ＨＴ２がＯＮとされる。次にス
テップＳ３０７に移行して、ＡＤＣが起動され出力端子
ＨＴ１，ＨＴ２における負荷電流が計測される。次にス
テップＳ３０８に移行して、ＲＡＭ２３の記憶領域ＲＡ
Ｍ“３”，“４”に出力端子ＨＴ１，ＨＴ２における負
荷電流のＡ／Ｄ値が記憶された後、ステップＳ３０１に
戻り、同様の処理がブレーキスイッチＳＴＰがＯＮとな
るまで継続して実行される。ここで、出力端子のＯＮ／
ＯＦＦのパターンは、はんだブリッジのチェックを考慮
しＥＣＵ１０内で最もピッチが狭い箇所の端子で交互と
なるように設定されている。また、ＥＣＵ１０内で負荷
電流が計測されているときには該当するチャンネルＣＨ
のＡＤＣが起動されることでＯＮ／ＯＦＦに対応して計
測された各負荷電流がＡ／Ｄ変換される。
【００２７】次に、本発明の実施の形態の一実施例にか
かる電子制御ユニット検査システムで使用されているＥ
ＣＵ１０のマイクロコンピュータ２０内のＣＰＵ２１に
おける図２のステップＳ１０９の断線検出ポートチェッ
ク及びＧＮ波形モニタの処理手順を示す図５のフローチ
ャートに基づいて説明する。本実施例では、ＥＣＵ１０
側で断線検出ポート入力を読込んでＲＡＭ２３に格納す
るタイミングと検査テスタ１００側の負荷の接続／オー
プンとの同期を得るためにエアコンスイッチＡＣ信号が
利用されている。また、はんだブリッジを考慮して全部
で３パターンのポート状態が読込まれＲＡＭ２３に格納
される。なお、３パターンとしては全負荷接続状態、半
数オープン状態、逆の半数オープン状態であり、後述の
ようにカウンタの値によって設定される。
かる電子制御ユニット検査システムで使用されているＥ
ＣＵ１０のマイクロコンピュータ２０内のＣＰＵ２１に
おける図２のステップＳ１０９の断線検出ポートチェッ
ク及びＧＮ波形モニタの処理手順を示す図５のフローチ
ャートに基づいて説明する。本実施例では、ＥＣＵ１０
側で断線検出ポート入力を読込んでＲＡＭ２３に格納す
るタイミングと検査テスタ１００側の負荷の接続／オー
プンとの同期を得るためにエアコンスイッチＡＣ信号が
利用されている。また、はんだブリッジを考慮して全部
で３パターンのポート状態が読込まれＲＡＭ２３に格納
される。なお、３パターンとしては全負荷接続状態、半
数オープン状態、逆の半数オープン状態であり、後述の
ようにカウンタの値によって設定される。
【００２８】図５において、ステップＳ４０１では、初
期設定としてカウンタが「０」、全負荷がＯＦＦとされ
る。次にステップＳ４０２に移行して、カウンタが
「０」であるかが判定される。ステップＳ４０２の判定
条件が成立、即ち、カウンタが「０」であるときにはス
テップＳ４０３に移行し、エアコンスイッチＡＣがＯＮ
タイミングのときにはステップＳ４０４に移行し、ＲＡ
Ｍ２３の記憶領域ＲＡＭ“５”に断線検出のポート値と
して「０」または「１」が記憶される。ここで、対象の
負荷が５個あるときには１バイト中の５ビットにて表さ
れる。次にステップＳ４０５に移行して、カウンタが
「１」とされる。一方、ステップＳ４０３の判定条件が
成立せず、即ち、エアコンスイッチＡＣがＯＦＦタイミ
ングのときにはステップＳ４０４及びステップＳ４０５
がスキップされる。
期設定としてカウンタが「０」、全負荷がＯＦＦとされ
る。次にステップＳ４０２に移行して、カウンタが
「０」であるかが判定される。ステップＳ４０２の判定
条件が成立、即ち、カウンタが「０」であるときにはス
テップＳ４０３に移行し、エアコンスイッチＡＣがＯＮ
タイミングのときにはステップＳ４０４に移行し、ＲＡ
Ｍ２３の記憶領域ＲＡＭ“５”に断線検出のポート値と
して「０」または「１」が記憶される。ここで、対象の
負荷が５個あるときには１バイト中の５ビットにて表さ
れる。次にステップＳ４０５に移行して、カウンタが
「１」とされる。一方、ステップＳ４０３の判定条件が
成立せず、即ち、エアコンスイッチＡＣがＯＦＦタイミ
ングのときにはステップＳ４０４及びステップＳ４０５
がスキップされる。
【００２９】次にステップＳ４０６に移行して、機関回
転数ＮＥの波形がＬｏ（Low:低レベル）からＨｉ（Hig
h：高レベル）となる立上がりエッジであるかが判定さ
れる。ステップＳ４０６の判定条件が成立、即ち、機関
回転数ＮＥの波形がＬｏからＨｉの立上がりエッジであ
るときにはステップＳ４０７に移行し、現在時刻がＨｉ
エッジ時刻として記憶される。一方、ステップＳ４０６
の判定条件が成立せず、即ち、機関回転数ＮＥの波形が
ＬｏからＨｉの立上がりエッジでないときにはステップ
Ｓ４０７がスキップされる。
転数ＮＥの波形がＬｏ（Low:低レベル）からＨｉ（Hig
h：高レベル）となる立上がりエッジであるかが判定さ
れる。ステップＳ４０６の判定条件が成立、即ち、機関
回転数ＮＥの波形がＬｏからＨｉの立上がりエッジであ
るときにはステップＳ４０７に移行し、現在時刻がＨｉ
エッジ時刻として記憶される。一方、ステップＳ４０６
の判定条件が成立せず、即ち、機関回転数ＮＥの波形が
ＬｏからＨｉの立上がりエッジでないときにはステップ
Ｓ４０７がスキップされる。
【００３０】次にステップＳ４０８に移行して、機関回
転数ＮＥの波形がＨｉからＬｏとなる立下がりエッジで
あるかが判定される。ステップＳ４０８の判定条件が成
立せず、即ち、機関回転数ＮＥの波形がＨｉからＬｏと
なる立下がりエッジでないときにはステップＳ４０２に
戻り、同様の処理が繰返し実行される。そして、ステッ
プＳ４０８の判定条件が成立、即ち、機関回転数ＮＥの
波形がＨｉからＬｏとなる立下がりエッジであるときに
はステップＳ４０９に移行し、Ｈｉエッジ時刻が記憶済
であるかが判定される。ステップＳ４０９の判定条件が
成立せず、即ち、Ｈｉエッジ時刻が記憶済でないときに
はステップＳ４０２に戻り、同様の処理が繰返し実行さ
れる。そして、ステップＳ４０９の判定条件が成立、即
ち、Ｈｉエッジ時刻が記憶済であるときにはステップＳ
４１０に移行し、現在時刻からＨｉエッジ時刻が減算さ
れ求められたＮＥパルス時間がＲＡＭ２３の記憶領域Ｒ
ＡＭ“８”に記憶されＨｉエッジ時刻が消去された後、
ステップＳ４０２に戻り、同様の処理が繰返し実行され
る。なお、ステップＳ４０６〜ステップＳ４１０では、
ＧＮ波形モニタとして機関回転数ＮＥ波形モニタについ
て述べたが、この他、ＧＮ波形モニタでは上死点ＴＤＣ
信号や気筒判別Ｇ信号についても、同様にパルス幅を計
測しＲＡＭ２３の所定の記憶領域に記憶される。
転数ＮＥの波形がＨｉからＬｏとなる立下がりエッジで
あるかが判定される。ステップＳ４０８の判定条件が成
立せず、即ち、機関回転数ＮＥの波形がＨｉからＬｏと
なる立下がりエッジでないときにはステップＳ４０２に
戻り、同様の処理が繰返し実行される。そして、ステッ
プＳ４０８の判定条件が成立、即ち、機関回転数ＮＥの
波形がＨｉからＬｏとなる立下がりエッジであるときに
はステップＳ４０９に移行し、Ｈｉエッジ時刻が記憶済
であるかが判定される。ステップＳ４０９の判定条件が
成立せず、即ち、Ｈｉエッジ時刻が記憶済でないときに
はステップＳ４０２に戻り、同様の処理が繰返し実行さ
れる。そして、ステップＳ４０９の判定条件が成立、即
ち、Ｈｉエッジ時刻が記憶済であるときにはステップＳ
４１０に移行し、現在時刻からＨｉエッジ時刻が減算さ
れ求められたＮＥパルス時間がＲＡＭ２３の記憶領域Ｒ
ＡＭ“８”に記憶されＨｉエッジ時刻が消去された後、
ステップＳ４０２に戻り、同様の処理が繰返し実行され
る。なお、ステップＳ４０６〜ステップＳ４１０では、
ＧＮ波形モニタとして機関回転数ＮＥ波形モニタについ
て述べたが、この他、ＧＮ波形モニタでは上死点ＴＤＣ
信号や気筒判別Ｇ信号についても、同様にパルス幅を計
測しＲＡＭ２３の所定の記憶領域に記憶される。
【００３１】一方、４０２の判定条件が成立せず、即
ち、カウンタが「０」でないときにはステップＳ４１１
に移行し、カウンタが「１」であるかが判定される。ス
テップＳ４１１の判定条件が成立、即ち、カウンタが
「１」であるときにはステップＳ４１２に移行し、エア
コンスイッチＡＣがＯＦＦタイミングのときにはステッ
プＳ４１３に移行し、ＲＡＭ２３の記憶領域ＲＡＭ
“６”に断線検出のポート値が記憶される。次にステッ
プＳ４１４に移行して、カウンタが「２」とされる。一
方、ステップＳ４１２の判定条件が成立せず、即ち、エ
アコンスイッチＡＣがＯＮタイミングのときはステップ
Ｓ４１３及びステップＳ４１４がスキップされる。次
に、上述のステップＳ４０６に移行し、同様の処理が実
行される。
ち、カウンタが「０」でないときにはステップＳ４１１
に移行し、カウンタが「１」であるかが判定される。ス
テップＳ４１１の判定条件が成立、即ち、カウンタが
「１」であるときにはステップＳ４１２に移行し、エア
コンスイッチＡＣがＯＦＦタイミングのときにはステッ
プＳ４１３に移行し、ＲＡＭ２３の記憶領域ＲＡＭ
“６”に断線検出のポート値が記憶される。次にステッ
プＳ４１４に移行して、カウンタが「２」とされる。一
方、ステップＳ４１２の判定条件が成立せず、即ち、エ
アコンスイッチＡＣがＯＮタイミングのときはステップ
Ｓ４１３及びステップＳ４１４がスキップされる。次
に、上述のステップＳ４０６に移行し、同様の処理が実
行される。
【００３２】一方、ステップＳ４１１の判定条件が成立
せず、即ち、カウンタが「２」であるときにはステップ
Ｓ４１５に移行し、エアコンスイッチＡＣがＯＮである
かが判定される。ステップＳ４１５の判定条件が成立せ
ず、即ち、エアコンスイッチＡＣがＯＦＦタイミングの
ときには上述のステップＳ４０６に移行し、同様の処理
が実行される。一方、ステップＳ４１５の判定条件が成
立、即ち、エアコンスイッチＡＣがＯＮタイミングとき
にはステップＳ４１６に移行し、ＲＡＭ２３の記憶領域
ＲＡＭ“７”に断線検出のポート値が記憶される。次に
ステップＳ４１７に移行して、後述の入力チェック処理
が実行された後、本ルーチンを終了する。
せず、即ち、カウンタが「２」であるときにはステップ
Ｓ４１５に移行し、エアコンスイッチＡＣがＯＮである
かが判定される。ステップＳ４１５の判定条件が成立せ
ず、即ち、エアコンスイッチＡＣがＯＦＦタイミングの
ときには上述のステップＳ４０６に移行し、同様の処理
が実行される。一方、ステップＳ４１５の判定条件が成
立、即ち、エアコンスイッチＡＣがＯＮタイミングとき
にはステップＳ４１６に移行し、ＲＡＭ２３の記憶領域
ＲＡＭ“７”に断線検出のポート値が記憶される。次に
ステップＳ４１７に移行して、後述の入力チェック処理
が実行された後、本ルーチンを終了する。
【００３３】このように、本実施例では、エアコンスイ
ッチＡＣ信号のＯＮ←→ＯＦＦの変化を待つ時間を利用
し、ステップＳ４０６〜ステップＳ４１０のＧＮ波形モ
ニタが実行されている。即ち、断線検出ポートチェック
とＧＮ波形モニタとが並列的に処理されているため、全
処理時間の短縮が期待できる。
ッチＡＣ信号のＯＮ←→ＯＦＦの変化を待つ時間を利用
し、ステップＳ４０６〜ステップＳ４１０のＧＮ波形モ
ニタが実行されている。即ち、断線検出ポートチェック
とＧＮ波形モニタとが並列的に処理されているため、全
処理時間の短縮が期待できる。
【００３４】次に、上述の断線検出ポートチェック処理
による断線検出のポート値を得るための具体例として、
検査テスタ１００側にＶＳＶ（Vacuum Switching Valv
e）による負荷を想定した回路における良否の判断につ
いて図６を参照して説明する。ここで、図６（ａ）は回
路構成を示し、図６（ｂ）は図６（ａ）の回路による設
定条件とそれに対応する回路状態を示すテーブルであ
る。
による断線検出のポート値を得るための具体例として、
検査テスタ１００側にＶＳＶ（Vacuum Switching Valv
e）による負荷を想定した回路における良否の判断につ
いて図６を参照して説明する。ここで、図６（ａ）は回
路構成を示し、図６（ｂ）は図６（ａ）の回路による設
定条件とそれに対応する回路状態を示すテーブルであ
る。
【００３５】図６（ｂ）のテーブルに示すように、図６
（ａ）の回路構成において、出力Ｔr(トランジスタ）が
ＯＮであるときには検査テスタ１００側のスイッチＳＷ
の接続（ＯＮ）／非接続（ＯＦＦ）によらず断線検出ポ
ート入力はＬｏとなるため、回路状態の正常／断線を判
断することができない。一方、出力Ｔr がＯＦＦである
ときには検査テスタ１００側のスイッチＳＷの接続／非
接続に対応して断線検出ポート入力がＨｉ／Ｌｏとなる
ことで回路状態の正常／断線が判断できるのである。つ
まり、出力Ｔr がＯＦＦでスイッチＳＷが非接続のとき
断線検出ポート入力がＬｏであると、ＶＳＶ負荷に対応
する回路が断線していると判断できるのである。
（ａ）の回路構成において、出力Ｔr(トランジスタ）が
ＯＮであるときには検査テスタ１００側のスイッチＳＷ
の接続（ＯＮ）／非接続（ＯＦＦ）によらず断線検出ポ
ート入力はＬｏとなるため、回路状態の正常／断線を判
断することができない。一方、出力Ｔr がＯＦＦである
ときには検査テスタ１００側のスイッチＳＷの接続／非
接続に対応して断線検出ポート入力がＨｉ／Ｌｏとなる
ことで回路状態の正常／断線が判断できるのである。つ
まり、出力Ｔr がＯＦＦでスイッチＳＷが非接続のとき
断線検出ポート入力がＬｏであると、ＶＳＶ負荷に対応
する回路が断線していると判断できるのである。
【００３６】次に、上述のＧＮ波形モニタ処理における
ＧＮ波形を得るための信号の流れについて図７を参照し
て説明する。
ＧＮ波形を得るための信号の流れについて図７を参照し
て説明する。
【００３７】図７において、検査テスタ１００から機関
回転数ＮＥ１０°ＣＡ（Crank Angle:クランク角）信号
と気筒判別Ｇ信号とがＥＣＵ１０に入力されている。こ
こで、ＥＣＵ１０の通常制御処理では、入力された機関
回転数ＮＥ１０°ＣＡ信号と気筒判別Ｇ信号とが波形整
形回路５０、点火制御ＩＣ８０によって機関回転数ＮＥ
３０°ＣＡ信号、上死点ＴＤＣ信号、気筒判別Ｇ信号に
変換された後、マイクロコンピュータ２０にて噴射、点
火タイミングに必要なクランク角、気筒判別が行われて
いる。このため、検査テスタ１００からの一定の機関回
転数相当の機関回転数ＮＥ１０°ＣＡ信号及び気筒判別
Ｇ信号の入力に応じて機関回転数ＮＥ３０°ＣＡ信号、
上死点ＴＤＣ信号、気筒判別Ｇ信号の各パルス幅をＥＣ
Ｕ１０自身で算出することで回路の良否が判断できるの
である。
回転数ＮＥ１０°ＣＡ（Crank Angle:クランク角）信号
と気筒判別Ｇ信号とがＥＣＵ１０に入力されている。こ
こで、ＥＣＵ１０の通常制御処理では、入力された機関
回転数ＮＥ１０°ＣＡ信号と気筒判別Ｇ信号とが波形整
形回路５０、点火制御ＩＣ８０によって機関回転数ＮＥ
３０°ＣＡ信号、上死点ＴＤＣ信号、気筒判別Ｇ信号に
変換された後、マイクロコンピュータ２０にて噴射、点
火タイミングに必要なクランク角、気筒判別が行われて
いる。このため、検査テスタ１００からの一定の機関回
転数相当の機関回転数ＮＥ１０°ＣＡ信号及び気筒判別
Ｇ信号の入力に応じて機関回転数ＮＥ３０°ＣＡ信号、
上死点ＴＤＣ信号、気筒判別Ｇ信号の各パルス幅をＥＣ
Ｕ１０自身で算出することで回路の良否が判断できるの
である。
【００３８】次に、本発明の実施の形態の一実施例にか
かる電子制御ユニット検査システムで使用されているＥ
ＣＵ１０のマイクロコンピュータ２０内のＣＰＵ２１に
おける図５のステップＳ４１７の入力チェックの処理手
順を示す図８のフローチャートに基づき、図９を参照し
て説明する。ここで、図９は図８の入力チェック処理で
用いられているＲＡＭ値内容を示すテーブルである。
かる電子制御ユニット検査システムで使用されているＥ
ＣＵ１０のマイクロコンピュータ２０内のＣＰＵ２１に
おける図５のステップＳ４１７の入力チェックの処理手
順を示す図８のフローチャートに基づき、図９を参照し
て説明する。ここで、図９は図８の入力チェック処理で
用いられているＲＡＭ値内容を示すテーブルである。
【００３９】図８において、ステップＳ５０１で検査テ
スタからのＲＡＭ値出力要求が有るのを待ってステップ
Ｓ５０２に移行し、第１テーブルが要求されているかが
判定される。ステップＳ５０２の判定条件が成立、即
ち、第１テーブルが要求されているときにはステップＳ
５０３に移行し、通信端子から第１テーブルに基づくＲ
ＡＭ値が出力される（図９（ａ）参照）。一方、ステッ
プＳ５０２の判定条件が成立せず、即ち、第１テーブル
が要求されていないときにはステップＳ５０４に移行
し、通信端子から第２テーブルに基づくＲＡＭ値が出力
される（図９（ｂ）参照）。このようにして、検査テス
タからのＲＡＭ値出力要求に応答し第１テーブルまたは
第２テーブルに割当てられているＲＡＭ値が全て出力さ
れる。
スタからのＲＡＭ値出力要求が有るのを待ってステップ
Ｓ５０２に移行し、第１テーブルが要求されているかが
判定される。ステップＳ５０２の判定条件が成立、即
ち、第１テーブルが要求されているときにはステップＳ
５０３に移行し、通信端子から第１テーブルに基づくＲ
ＡＭ値が出力される（図９（ａ）参照）。一方、ステッ
プＳ５０２の判定条件が成立せず、即ち、第１テーブル
が要求されていないときにはステップＳ５０４に移行
し、通信端子から第２テーブルに基づくＲＡＭ値が出力
される（図９（ｂ）参照）。このようにして、検査テス
タからのＲＡＭ値出力要求に応答し第１テーブルまたは
第２テーブルに割当てられているＲＡＭ値が全て出力さ
れる。
【００４０】なお、出力されるＲＡＭ値はスイッチ入力
値（一部説明を省略）、Ａ／Ｄ値、ＣＰＵ２１のＲＯＭ
コード（プログラムＮo.がＲＯＭに割当ててあるも
の）、これまでの検査にて格納された検査結果のＲＡＭ
値等である。また、２つのテーブルを備えているのは、
スイッチ入力等のＯＮ／ＯＦＦで２つの状態にてＲＡＭ
値の確認が必要なものとＲＯＭコードのように１回デー
タを確認すればよいものとがあるため、検査テスタにて
まずスイッチのＯＮ／ＯＦＦを設定し第１テーブルのデ
ータを要求しＲＡＭ値を確認した後、スイッチの状態を
反転させて第２テーブルのデータを要求するためであ
る。ここで、テーブルを１つにして２回共同じデータを
要求してもよいが無駄なデータを通信する分だけ検査時
間が長くなってしまう。また、１つのテーブルを用い先
頭から幾つのデータを通信するか検査テスタから指定で
きるようにしてもよい。このときには、図９に示すよう
に、２回読取る必要のあるものはテーブルの読始めの方
に設定するのが望ましい。
値（一部説明を省略）、Ａ／Ｄ値、ＣＰＵ２１のＲＯＭ
コード（プログラムＮo.がＲＯＭに割当ててあるも
の）、これまでの検査にて格納された検査結果のＲＡＭ
値等である。また、２つのテーブルを備えているのは、
スイッチ入力等のＯＮ／ＯＦＦで２つの状態にてＲＡＭ
値の確認が必要なものとＲＯＭコードのように１回デー
タを確認すればよいものとがあるため、検査テスタにて
まずスイッチのＯＮ／ＯＦＦを設定し第１テーブルのデ
ータを要求しＲＡＭ値を確認した後、スイッチの状態を
反転させて第２テーブルのデータを要求するためであ
る。ここで、テーブルを１つにして２回共同じデータを
要求してもよいが無駄なデータを通信する分だけ検査時
間が長くなってしまう。また、１つのテーブルを用い先
頭から幾つのデータを通信するか検査テスタから指定で
きるようにしてもよい。このときには、図９に示すよう
に、２回読取る必要のあるものはテーブルの読始めの方
に設定するのが望ましい。
【００４１】次に、本発明の実施の形態の一実施例にか
かる電子制御ユニット検査システムで使用されている検
査テスタ１００のマイクロコンピュータ１１０内のＣＰ
Ｕ１１１における製品良否判定の処理手順を示す図１０
のフローチャートに基づいて説明する。
かる電子制御ユニット検査システムで使用されている検
査テスタ１００のマイクロコンピュータ１１０内のＣＰ
Ｕ１１１における製品良否判定の処理手順を示す図１０
のフローチャートに基づいて説明する。
【００４２】図１０において、まず、ステップＳ６０１
でエントリ条件が設定され通信回路１７０を介して検査
モード突入が要求される。このエントリ条件としては、
図２のステップＳ１０２で述べたＥＣＵ１０における通
常制御ではあり得ない条件である。次にステップＳ６０
２に移行して、検査モードに突入後、ＥＣＵ１０側でＲ
ＡＭチェック、ＲＯＭチェックが完了を示す出力＃１０
信号がＯＮとなるまで待ってステップＳ６０３に移行す
る。ステップＳ６０３では、ＥＣＵ１０側で＃１０端子
がＯＮされた後、各種入力スイッチの状態に応じて出力
をＯＮ／ＯＦＦさせる出力チェック処理（図４参照）が
実行されているので該当スイッチをＯＮ／ＯＦＦさせ、
該当する出力端子の電圧が測定される。
でエントリ条件が設定され通信回路１７０を介して検査
モード突入が要求される。このエントリ条件としては、
図２のステップＳ１０２で述べたＥＣＵ１０における通
常制御ではあり得ない条件である。次にステップＳ６０
２に移行して、検査モードに突入後、ＥＣＵ１０側でＲ
ＡＭチェック、ＲＯＭチェックが完了を示す出力＃１０
信号がＯＮとなるまで待ってステップＳ６０３に移行す
る。ステップＳ６０３では、ＥＣＵ１０側で＃１０端子
がＯＮされた後、各種入力スイッチの状態に応じて出力
をＯＮ／ＯＦＦさせる出力チェック処理（図４参照）が
実行されているので該当スイッチをＯＮ／ＯＦＦさせ、
該当する出力端子の電圧が測定される。
【００４３】次にステップＳ６０４に移行して、出力電
圧が正常であるかが判定される。ステップＳ６０４の判
定条件が成立、即ち、ステップＳ６０３で測定された電
圧の全てが予め設定された電圧のそれぞれの規格内であ
れば正常であるとしステップＳ６０５に移行し、断線検
出ポートチェック（図６参照）、ＧＮ波形モニタ（図７
参照）の設定が行われる。次にステップＳ６０６に移行
して、通信回路１７０を介してＲＡＭ値の出力要求が行
われる。次にステップＳ６０７に移行して、全てのＲＡ
Ｍ値が取込まれる。次にステップＳ６０８に移行して、
ＲＡＭ値が正常であるかが判定される。ステップＳ６０
８の判定条件が成立、即ち、ステップＳ６０７で取込ま
れた全てのＲＡＭ値が予め決められた規格内にあるとき
にはステップＳ６０９に移行し、ＥＣＵ１０が正常であ
るとして本ルーチンを終了する。
圧が正常であるかが判定される。ステップＳ６０４の判
定条件が成立、即ち、ステップＳ６０３で測定された電
圧の全てが予め設定された電圧のそれぞれの規格内であ
れば正常であるとしステップＳ６０５に移行し、断線検
出ポートチェック（図６参照）、ＧＮ波形モニタ（図７
参照）の設定が行われる。次にステップＳ６０６に移行
して、通信回路１７０を介してＲＡＭ値の出力要求が行
われる。次にステップＳ６０７に移行して、全てのＲＡ
Ｍ値が取込まれる。次にステップＳ６０８に移行して、
ＲＡＭ値が正常であるかが判定される。ステップＳ６０
８の判定条件が成立、即ち、ステップＳ６０７で取込ま
れた全てのＲＡＭ値が予め決められた規格内にあるとき
にはステップＳ６０９に移行し、ＥＣＵ１０が正常であ
るとして本ルーチンを終了する。
【００４４】一方、ステップＳ６０４の判定条件が成立
せず、即ち、ステップＳ６０３で測定された電圧のうち
１つでも規格外であるとき、またはステップＳ６０８の
判定条件が成立せず、即ち、ステップＳ６０７で取込ま
れたＲＡＭ値のうち１つでも規格外であるときにはステ
ップＳ６１０に移行し、ＥＣＵ１０が異常であるとして
本ルーチンを終了する。
せず、即ち、ステップＳ６０３で測定された電圧のうち
１つでも規格外であるとき、またはステップＳ６０８の
判定条件が成立せず、即ち、ステップＳ６０７で取込ま
れたＲＡＭ値のうち１つでも規格外であるときにはステ
ップＳ６１０に移行し、ＥＣＵ１０が異常であるとして
本ルーチンを終了する。
【００４５】次に、本発明の実施の形態の一実施例にか
かる電子制御ユニット検査システムで使用されている検
査テスタ１００のマイクロコンピュータ１１０内のＣＰ
Ｕ１１１における出力チェックの処理手順を示す図１１
のフローチャートに基づいて説明する。なお、この出力
チェックルーチンは、図４に示すＥＣＵ１０側の出力チ
ェックルーチンに連動し検査テスタ１００側で操作され
る。
かる電子制御ユニット検査システムで使用されている検
査テスタ１００のマイクロコンピュータ１１０内のＣＰ
Ｕ１１１における出力チェックの処理手順を示す図１１
のフローチャートに基づいて説明する。なお、この出力
チェックルーチンは、図４に示すＥＣＵ１０側の出力チ
ェックルーチンに連動し検査テスタ１００側で操作され
る。
【００４６】図１１において、ステップＳ７０１では、
出力チェック移行直後における検査テスタ１００側の設
定は、エアコンスイッチＡＣ、ブレーキスイッチＳＴＰ
共にＯＦＦであるため、図４に示すＥＣＵ１０側の出力
チェックルーチンでエアコンスイッチＡＣがＯＦＦ設定
であるときの全ての出力端子の電圧が測定される。次に
ステップＳ７０２に移行して、エアコンスイッチＡＣが
ＯＮとされた後、ステップＳ７０３に移行し、＃２０端
子におけるフライバック電圧が測定される。ここで、フ
ライバック電圧とはコイル負荷のＯＮ→ＯＦＦ時に発生
する逆起電力であり、このフライバック電圧を測定する
ことによってＥＣＵ１０側の出力Ｔr(トランジスタ）の
保護回路（フライバック電圧吸収回路）の良否が判定で
きるのである。次にステップＳ７０４に移行して、図４
に示すＥＣＵ１０側の出力チェックルーチンでエアコン
スイッチＡＣがＯＮ設定であるときの全ての出力端子の
電圧が測定される。次にステップＳ７０５に移行して、
エアコンスイッチＡＣがＯＦＦとされた後、ステップＳ
７０６に移行し、＃２０端子におけるフライバック電圧
が測定される。
出力チェック移行直後における検査テスタ１００側の設
定は、エアコンスイッチＡＣ、ブレーキスイッチＳＴＰ
共にＯＦＦであるため、図４に示すＥＣＵ１０側の出力
チェックルーチンでエアコンスイッチＡＣがＯＦＦ設定
であるときの全ての出力端子の電圧が測定される。次に
ステップＳ７０２に移行して、エアコンスイッチＡＣが
ＯＮとされた後、ステップＳ７０３に移行し、＃２０端
子におけるフライバック電圧が測定される。ここで、フ
ライバック電圧とはコイル負荷のＯＮ→ＯＦＦ時に発生
する逆起電力であり、このフライバック電圧を測定する
ことによってＥＣＵ１０側の出力Ｔr(トランジスタ）の
保護回路（フライバック電圧吸収回路）の良否が判定で
きるのである。次にステップＳ７０４に移行して、図４
に示すＥＣＵ１０側の出力チェックルーチンでエアコン
スイッチＡＣがＯＮ設定であるときの全ての出力端子の
電圧が測定される。次にステップＳ７０５に移行して、
エアコンスイッチＡＣがＯＦＦとされた後、ステップＳ
７０６に移行し、＃２０端子におけるフライバック電圧
が測定される。
【００４７】次にステップＳ７０７に移行して、測定値
が正常であるかが判定される。ステップＳ７０７の判定
条件が成立、即ち、全ての電圧測定値が予め決められた
規格内にあるときにはステップＳ７０８に移行し、ブレ
ーキスイッチＳＴＰがＯＮとされた後、ステップＳ７０
９に移行し、後述の断線検出ポートチェック及びＧＮ波
形モニタ処理が実行され本ルーチンを終了する。一方、
ステップＳ７０７の判定条件が成立せず、即ち、電圧測
定値のうち１つでも規格外であるときにはステップＳ７
１０に移行し、ＥＣＵ１０が異常であるとして本ルーチ
ンを終了する。
が正常であるかが判定される。ステップＳ７０７の判定
条件が成立、即ち、全ての電圧測定値が予め決められた
規格内にあるときにはステップＳ７０８に移行し、ブレ
ーキスイッチＳＴＰがＯＮとされた後、ステップＳ７０
９に移行し、後述の断線検出ポートチェック及びＧＮ波
形モニタ処理が実行され本ルーチンを終了する。一方、
ステップＳ７０７の判定条件が成立せず、即ち、電圧測
定値のうち１つでも規格外であるときにはステップＳ７
１０に移行し、ＥＣＵ１０が異常であるとして本ルーチ
ンを終了する。
【００４８】次に、本発明の実施の形態の一実施例にか
かる電子制御ユニット検査システムで使用されている検
査テスタ１００のマイクロコンピュータ１１０内のＣＰ
Ｕ１１１における断線検出ポートチェック及びＧＮ波形
モニタの処理手順を示す図１２のフローチャートに基づ
き、図１３を参照して説明する。ここで、図１３は図１
２の断線検出ポートチェック及びＧＮ波形モニタ処理で
用いられているパターン内容を示すテーブルである。な
お、この断線検出ポートチェック及びＧＮ波形モニタル
ーチンは、図５に示すＥＣＵ１０側の断線検出ポートチ
ェック及びＧＮ波形モニタルーチンに同期し検査テスタ
１００側で動作される。また、本ルーチンにおけるステ
ップＳ８０１〜ステップＳ８０７までの各ステップ間で
ＧＮ波形モニタ処理が確実に終了されるためには、２周
期分（機関回転数ＮＥ＝６００〔ｒｐｍ〕では２００
〔ｍｓ〕）の時間が必要であり、各ステップは１００
〔ｍｓ〕間隔（図示略）にて実行される。
かる電子制御ユニット検査システムで使用されている検
査テスタ１００のマイクロコンピュータ１１０内のＣＰ
Ｕ１１１における断線検出ポートチェック及びＧＮ波形
モニタの処理手順を示す図１２のフローチャートに基づ
き、図１３を参照して説明する。ここで、図１３は図１
２の断線検出ポートチェック及びＧＮ波形モニタ処理で
用いられているパターン内容を示すテーブルである。な
お、この断線検出ポートチェック及びＧＮ波形モニタル
ーチンは、図５に示すＥＣＵ１０側の断線検出ポートチ
ェック及びＧＮ波形モニタルーチンに同期し検査テスタ
１００側で動作される。また、本ルーチンにおけるステ
ップＳ８０１〜ステップＳ８０７までの各ステップ間で
ＧＮ波形モニタ処理が確実に終了されるためには、２周
期分（機関回転数ＮＥ＝６００〔ｒｐｍ〕では２００
〔ｍｓ〕）の時間が必要であり、各ステップは１００
〔ｍｓ〕間隔（図示略）にて実行される。
【００４９】図１２において、ステップＳ８０１では、
機関回転数ＮＥ＝６００〔ｒｐｍ〕に設定され、全負荷
接続（パターン１）とされる。この全負荷接続（パター
ン１）とは、図１３に示すように、想定される負荷１〜
５が全接続状態のときである。次にステップＳ８０２に
移行して、エアコンスイッチＡＣがＯＮとされ、ＥＣＵ
１０側にポート値読込み要求が行われ、このときの結果
がＥＣＵ１０側のマイクロコンピュータ２０内のＲＡＭ
２３に記憶される（図５のステップＳ４０４参照）。次
にステップＳ８０３に移行して、負荷半数オープン（パ
ターン２）とされる。この負荷半数オープン（パターン
２）では、図１３に示すように、想定される負荷１〜５
のうち負荷２，４がオープン状態とされる。なお、各負
荷のオープンのパターンとしては、はんだブリッジを考
慮し交互に設定されている。
機関回転数ＮＥ＝６００〔ｒｐｍ〕に設定され、全負荷
接続（パターン１）とされる。この全負荷接続（パター
ン１）とは、図１３に示すように、想定される負荷１〜
５が全接続状態のときである。次にステップＳ８０２に
移行して、エアコンスイッチＡＣがＯＮとされ、ＥＣＵ
１０側にポート値読込み要求が行われ、このときの結果
がＥＣＵ１０側のマイクロコンピュータ２０内のＲＡＭ
２３に記憶される（図５のステップＳ４０４参照）。次
にステップＳ８０３に移行して、負荷半数オープン（パ
ターン２）とされる。この負荷半数オープン（パターン
２）では、図１３に示すように、想定される負荷１〜５
のうち負荷２，４がオープン状態とされる。なお、各負
荷のオープンのパターンとしては、はんだブリッジを考
慮し交互に設定されている。
【００５０】次にステップＳ８０４に移行して、エアコ
ンスイッチＡＣがＯＦＦとされ、ＥＣＵ１０側にポート
値読込み要求が行われ、このときの結果がＥＣＵ１０側
のマイクロコンピュータ２０内のＲＡＭ２３に記憶され
る（図５のステップＳ４１３参照）。次にステップＳ８
０５に移行して、負荷半数オープン（パターン３）とさ
れる。この負荷半数オープン（パターン３）では、図１
３に示すように、想定される負荷１〜５のうち負荷１，
３，５がオープン状態とされる。次にステップＳ８０６
に移行して、エアコンスイッチＡＣが再びＯＮとされ、
ＥＣＵ１０側にポート値読込み要求が行われ、このとき
の結果がＥＣＵ１０側のマイクロコンピュータ２０内の
ＲＡＭ２３に記憶される（図５のステップＳ４１６参
照）。次にステップＳ８０７に移行して、ＥＣＵ１０側
に入力チェック要求が行われ、上述の図８のＥＣＵ１０
側による入力チェック処理の結果を出力させるようにし
て本ルーチンを終了する。
ンスイッチＡＣがＯＦＦとされ、ＥＣＵ１０側にポート
値読込み要求が行われ、このときの結果がＥＣＵ１０側
のマイクロコンピュータ２０内のＲＡＭ２３に記憶され
る（図５のステップＳ４１３参照）。次にステップＳ８
０５に移行して、負荷半数オープン（パターン３）とさ
れる。この負荷半数オープン（パターン３）では、図１
３に示すように、想定される負荷１〜５のうち負荷１，
３，５がオープン状態とされる。次にステップＳ８０６
に移行して、エアコンスイッチＡＣが再びＯＮとされ、
ＥＣＵ１０側にポート値読込み要求が行われ、このとき
の結果がＥＣＵ１０側のマイクロコンピュータ２０内の
ＲＡＭ２３に記憶される（図５のステップＳ４１６参
照）。次にステップＳ８０７に移行して、ＥＣＵ１０側
に入力チェック要求が行われ、上述の図８のＥＣＵ１０
側による入力チェック処理の結果を出力させるようにし
て本ルーチンを終了する。
【００５１】このように、本実施例の電子制御ユニット
検査システムは、ＥＣＵ１０のマイクロコンピュータ２
０で実行されるプログラムやデータを格納したＲＯＭ２
２の記憶内容、各種データを格納するＲＡＭ２３、入力
回路４０及び出力回路６０の動作状態を検査する図２、
図３、図４及び図５のプログラムを用いてＥＣＵ１０側
にて達成される検査手段と、前記検査手段で複数の検査
対象に対して実行された検査結果をＲＡＭ２３内に格納
するＥＣＵ１０側にて達成される格納手段と、前記格納
手段によるＲＡＭ２３内の検査結果をまとめて出力する
図８のプログラムを用いてＥＣＵ１０側にて達成される
出力手段と、前記出力手段による出力内容に基づきＥＣ
Ｕ１０の良否を判定する図１０、図１１及び図１２のプ
ログラムを用いて検査テスタ１００側にて達成される判
定手段とを具備するものである。
検査システムは、ＥＣＵ１０のマイクロコンピュータ２
０で実行されるプログラムやデータを格納したＲＯＭ２
２の記憶内容、各種データを格納するＲＡＭ２３、入力
回路４０及び出力回路６０の動作状態を検査する図２、
図３、図４及び図５のプログラムを用いてＥＣＵ１０側
にて達成される検査手段と、前記検査手段で複数の検査
対象に対して実行された検査結果をＲＡＭ２３内に格納
するＥＣＵ１０側にて達成される格納手段と、前記格納
手段によるＲＡＭ２３内の検査結果をまとめて出力する
図８のプログラムを用いてＥＣＵ１０側にて達成される
出力手段と、前記出力手段による出力内容に基づきＥＣ
Ｕ１０の良否を判定する図１０、図１１及び図１２のプ
ログラムを用いて検査テスタ１００側にて達成される判
定手段とを具備するものである。
【００５２】つまり、ＥＣＵ１０における複数の検査対
象としてのＲＯＭ２２の記憶内容、ＲＡＭ２３、入力回
路４０及び出力回路６０の動作状態に対する検査が実行
され、この検査結果はＲＡＭ２３内に格納され、ＥＣＵ
１０側からまとめて検査テスタ１００側に出力され、検
査テスタ１００にてその出力内容に基づきＥＣＵ１０の
良否が判定される。即ち、ＥＣＵ１０における複数の検
査対象に対する検査結果は、一旦、ＲＡＭ２３内に格納
され、通信回路７０を利用することでまとめて検査テス
タ１００側に出力される。これにより、ＥＣＵ１０の検
査時間が短縮され検査効率が向上される。
象としてのＲＯＭ２２の記憶内容、ＲＡＭ２３、入力回
路４０及び出力回路６０の動作状態に対する検査が実行
され、この検査結果はＲＡＭ２３内に格納され、ＥＣＵ
１０側からまとめて検査テスタ１００側に出力され、検
査テスタ１００にてその出力内容に基づきＥＣＵ１０の
良否が判定される。即ち、ＥＣＵ１０における複数の検
査対象に対する検査結果は、一旦、ＲＡＭ２３内に格納
され、通信回路７０を利用することでまとめて検査テス
タ１００側に出力される。これにより、ＥＣＵ１０の検
査時間が短縮され検査効率が向上される。
【００５３】また、本実施例の電子制御ユニット検査シ
ステムは、ＥＣＵ１０にて達成される検査手段が最初に
ＲＡＭ２３自身の検査を実行するものである。つまり、
ＲＡＭ２３が不良であるときには他の検査対象に対する
検査結果を幾ら格納しても信頼性がないのである。この
ため、最初にＲＡＭ２３自身の検査が実行されること
で、ＲＡＭ２３不良の際のＥＣＵ１０の検査時間の無駄
がなくなると共に、この後、ＲＡＭ２３内に格納される
検査対象に対する検査結果の信頼性が向上される。
ステムは、ＥＣＵ１０にて達成される検査手段が最初に
ＲＡＭ２３自身の検査を実行するものである。つまり、
ＲＡＭ２３が不良であるときには他の検査対象に対する
検査結果を幾ら格納しても信頼性がないのである。この
ため、最初にＲＡＭ２３自身の検査が実行されること
で、ＲＡＭ２３不良の際のＥＣＵ１０の検査時間の無駄
がなくなると共に、この後、ＲＡＭ２３内に格納される
検査対象に対する検査結果の信頼性が向上される。
【００５４】そして、本実施例の電子制御ユニット検査
システムは、ＥＣＵ１０にて達成される検査手段がＲＡ
Ｍ２３自身の検査に際し、所定アドレスのＲＡＭ２３の
値をそのアドレスに含まれる関連データと共に順次、Ｒ
ＡＭ２３内から一時的に別の場所に移し、検査完了の
後、ＲＡＭ２３の値及び関連データをアドレスに対応さ
せＲＡＭ２３内に戻すものである。つまり、ＲＡＭ２３
自身の検査において、ＲＡＭ２３の記憶領域における各
値を破壊することなくかつ、そのアドレスに含まれる関
連データとしてスタック値等も破壊されることがない。
これにより、検査テスタ１００側によるＥＣＵ１０側の
検査モードへのエントリ条件の設定回数を減らすことが
できるため、その分だけ検査時間が短縮される。
システムは、ＥＣＵ１０にて達成される検査手段がＲＡ
Ｍ２３自身の検査に際し、所定アドレスのＲＡＭ２３の
値をそのアドレスに含まれる関連データと共に順次、Ｒ
ＡＭ２３内から一時的に別の場所に移し、検査完了の
後、ＲＡＭ２３の値及び関連データをアドレスに対応さ
せＲＡＭ２３内に戻すものである。つまり、ＲＡＭ２３
自身の検査において、ＲＡＭ２３の記憶領域における各
値を破壊することなくかつ、そのアドレスに含まれる関
連データとしてスタック値等も破壊されることがない。
これにより、検査テスタ１００側によるＥＣＵ１０側の
検査モードへのエントリ条件の設定回数を減らすことが
できるため、その分だけ検査時間が短縮される。
【図１】 図１は本発明の実施の形態の一実施例にかか
る電子制御ユニット検査システムの全体構成を示すブロ
ック図である。
る電子制御ユニット検査システムの全体構成を示すブロ
ック図である。
【図２】 図２は本発明の実施の形態の一実施例にかか
る電子制御ユニット検査システムで使用されているＥＣ
Ｕのマイクロコンピュータ内のＣＰＵにおける製品良否
判定の処理手順を示すフローチャートである。
る電子制御ユニット検査システムで使用されているＥＣ
Ｕのマイクロコンピュータ内のＣＰＵにおける製品良否
判定の処理手順を示すフローチャートである。
【図３】 図３は本発明の実施の形態の一実施例にかか
る電子制御ユニット検査システムで使用されているＥＣ
Ｕのマイクロコンピュータ内のＣＰＵにおけるＲＡＭチ
ェックの処理手順を示すフローチャートである。
る電子制御ユニット検査システムで使用されているＥＣ
Ｕのマイクロコンピュータ内のＣＰＵにおけるＲＡＭチ
ェックの処理手順を示すフローチャートである。
【図４】 図４は本発明の実施の形態の一実施例にかか
る電子制御ユニット検査システムで使用されているＥＣ
Ｕのマイクロコンピュータ内のＣＰＵにおける出力チェ
ックの処理手順を示すフローチャートである。
る電子制御ユニット検査システムで使用されているＥＣ
Ｕのマイクロコンピュータ内のＣＰＵにおける出力チェ
ックの処理手順を示すフローチャートである。
【図５】 図５は本発明の実施の形態の一実施例にかか
る電子制御ユニット検査システムで使用されているＥＣ
Ｕのマイクロコンピュータ内のＣＰＵにおける断線検出
ポートチェック及びＧＮ波形モニタの処理手順を示すフ
ローチャートである。
る電子制御ユニット検査システムで使用されているＥＣ
Ｕのマイクロコンピュータ内のＣＰＵにおける断線検出
ポートチェック及びＧＮ波形モニタの処理手順を示すフ
ローチャートである。
【図６】 図６は本発明の実施の形態の一実施例にかか
る電子制御ユニット検査システムの断線検出ポートチェ
ック処理における断線検出のポート値を得るための回路
構成を示すブロック図及びそれに対応する回路状態を示
すテーブルである。
る電子制御ユニット検査システムの断線検出ポートチェ
ック処理における断線検出のポート値を得るための回路
構成を示すブロック図及びそれに対応する回路状態を示
すテーブルである。
【図７】 図７は本発明の実施の形態の一実施例にかか
る電子制御ユニット検査システムのＧＮ波形モニタ処理
におけるＧＮ波形を得るための信号の流れを示すブロッ
ク図である。
る電子制御ユニット検査システムのＧＮ波形モニタ処理
におけるＧＮ波形を得るための信号の流れを示すブロッ
ク図である。
【図８】 図８は本発明の実施の形態の一実施例にかか
る電子制御ユニット検査システムで使用されているＥＣ
Ｕのマイクロコンピュータ内のＣＰＵにおける入力チェ
ックの処理手順を示すフローチャートである。
る電子制御ユニット検査システムで使用されているＥＣ
Ｕのマイクロコンピュータ内のＣＰＵにおける入力チェ
ックの処理手順を示すフローチャートである。
【図９】 図９は図８で用いられているＲＡＭ値内容を
示すテーブルである。
示すテーブルである。
【図１０】 図１０は本発明の実施の形態の一実施例に
かかる電子制御ユニット検査システムで使用されている
検査テスタのマイクロコンピュータ内のＣＰＵにおける
製品良否判定の処理手順を示すフローチャートである。
かかる電子制御ユニット検査システムで使用されている
検査テスタのマイクロコンピュータ内のＣＰＵにおける
製品良否判定の処理手順を示すフローチャートである。
【図１１】 図１１は本発明の実施の形態の一実施例に
かかる電子制御ユニット検査システムで使用されている
検査テスタのマイクロコンピュータ内のＣＰＵにおける
出力チェックの処理手順を示すフローチャートである。
かかる電子制御ユニット検査システムで使用されている
検査テスタのマイクロコンピュータ内のＣＰＵにおける
出力チェックの処理手順を示すフローチャートである。
【図１２】 図１２は本発明の実施の形態の一実施例に
かかる電子制御ユニット検査システムで使用されている
検査テスタのマイクロコンピュータ内のＣＰＵにおける
断線検出ポートチェック及びＧＮ波形モニタの処理手順
を示すフローチャートである。
かかる電子制御ユニット検査システムで使用されている
検査テスタのマイクロコンピュータ内のＣＰＵにおける
断線検出ポートチェック及びＧＮ波形モニタの処理手順
を示すフローチャートである。
【図１３】 図１３は図１２で用いられているパターン
内容を示すテーブルである。
内容を示すテーブルである。
１０ ＥＣＵ（電子制御ユニット） ２０ マイクロコンピュータ ２１ ＣＰＵ ２２ ＲＯＭ ２３ ＲＡＭ ４０ 入力回路 ６０ 出力回路 ７０ 通信回路 １００ 検査テスタ １７０ 通信回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G032 AA00 AA07 AB02 AC03 AD05 AE08 AE12 AH01 2G036 AA22 AA26 AA27 BA36 CA01 5L106 DD24 DD25 9A001 BB03 BZ02 EZ05 KK37 LL05
Claims (3)
- 【請求項１】 電子制御ユニットのマイクロコンピュー
タで実行されるプログラムやデータを格納したＲＯＭ
（Read Only Memory：読出専用メモリ）の記憶内容、各
種データを格納するＲＡＭ（Random Access Memory：書
換自在なメモリ）、入力回路及び出力回路の動作状態を
検査する検査手段と、 前記検査手段で複数の検査対象に対して実行された検査
結果を前記ＲＡＭ内に格納する格納手段と、 前記格納手段による前記ＲＡＭ内の検査結果をまとめて
出力する出力手段と、 前記出力手段による出力内容に基づき前記電子制御ユニ
ットの良否を判定する判定手段とを具備することを特徴
とする電子制御ユニット検査システム。 - 【請求項２】 前記検査手段は、最初に前記ＲＡＭ自身
の検査を実行することを特徴とする請求項１に記載の電
子制御ユニット検査システム。 - 【請求項３】 前記検査手段は、前記ＲＡＭ自身の検査
に際し、所定アドレスのＲＡＭの値を前記アドレスに含
まれる関連データと共に順次、前記ＲＡＭ内から一時的
に別の場所に移し、検査完了の後、前記ＲＡＭの値及び
前記関連データを前記アドレスに対応させ前記ＲＡＭ内
に戻すことを特徴とする請求項２に記載の電子制御ユニ
ット検査システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10290563A JP2000121684A (ja) | 1998-10-13 | 1998-10-13 | 電子制御ユニット検査システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10290563A JP2000121684A (ja) | 1998-10-13 | 1998-10-13 | 電子制御ユニット検査システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000121684A true JP2000121684A (ja) | 2000-04-28 |
Family
ID=17757653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10290563A Pending JP2000121684A (ja) | 1998-10-13 | 1998-10-13 | 電子制御ユニット検査システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000121684A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010022597A (ja) * | 2008-07-18 | 2010-02-04 | Daito Giken:Kk | 遊技台 |
| CN102072822A (zh) * | 2009-11-19 | 2011-05-25 | 本田技研工业株式会社 | 车辆诊断装置 |
| JP2013049426A (ja) * | 2012-11-30 | 2013-03-14 | Nsk Ltd | 電動パワーステアリング装置 |
| JP2013100093A (ja) * | 2012-11-30 | 2013-05-23 | Nsk Ltd | 電動パワーステアリング装置 |
| JP2013100094A (ja) * | 2012-11-30 | 2013-05-23 | Nsk Ltd | 電動パワーステアリング装置 |
| KR101394108B1 (ko) | 2012-12-20 | 2014-05-27 | 현대오트론 주식회사 | 차량 내 임베디드 시스템에 대한 검증 장치 |
| JP2015158499A (ja) * | 2009-07-13 | 2015-09-03 | ディスペース デジタル シグナル プロセッシング アンド コントロール エンジニアリング ゲゼルシャフト ミット ベシュレンクテル ハフツングｄｓｐａｃｅ ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｉｎｇ ａｎｄ ｃｏｎｔｒｏｌ ｅｎｇｉｎｅｅｒｉｎｇ ＧｍｂＨ | 電気的な特性量を測定及び／又は形成するための装置と方法 |
| JP2016050851A (ja) * | 2014-08-29 | 2016-04-11 | 株式会社ケーヒン | 模擬試験装置及び模擬信号生成プログラム |
| JP2019002917A (ja) * | 2017-06-12 | 2019-01-10 | ドクター エンジニール ハー ツェー エフ ポルシェ アクチエンゲゼルシャフトＤｒ． Ｉｎｇ． ｈ．ｃ． Ｆ． Ｐｏｒｓｃｈｅ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ | 自動車の制御装置群の作動制御装置、および制御装置を作動するための方法 |
| US10555075B2 (en) | 2016-09-28 | 2020-02-04 | Honda Motor Co., Ltd. | Acoustic characteristic calibration method, acoustic characteristic calibration device, and FFT circuit |
-
1998
- 1998-10-13 JP JP10290563A patent/JP2000121684A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010022597A (ja) * | 2008-07-18 | 2010-02-04 | Daito Giken:Kk | 遊技台 |
| JP2015158499A (ja) * | 2009-07-13 | 2015-09-03 | ディスペース デジタル シグナル プロセッシング アンド コントロール エンジニアリング ゲゼルシャフト ミット ベシュレンクテル ハフツングｄｓｐａｃｅ ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｉｎｇ ａｎｄ ｃｏｎｔｒｏｌ ｅｎｇｉｎｅｅｒｉｎｇ ＧｍｂＨ | 電気的な特性量を測定及び／又は形成するための装置と方法 |
| CN102072822B (zh) * | 2009-11-19 | 2013-03-13 | 本田技研工业株式会社 | 车辆诊断装置 |
| JP2011107042A (ja) * | 2009-11-19 | 2011-06-02 | Honda Motor Co Ltd | 車両診断装置 |
| US8798843B2 (en) | 2009-11-19 | 2014-08-05 | Honda Motor Co., Ltd. | Vehicle diagnosing apparatus |
| CN102072822A (zh) * | 2009-11-19 | 2011-05-25 | 本田技研工业株式会社 | 车辆诊断装置 |
| JP2013049426A (ja) * | 2012-11-30 | 2013-03-14 | Nsk Ltd | 電動パワーステアリング装置 |
| JP2013100093A (ja) * | 2012-11-30 | 2013-05-23 | Nsk Ltd | 電動パワーステアリング装置 |
| JP2013100094A (ja) * | 2012-11-30 | 2013-05-23 | Nsk Ltd | 電動パワーステアリング装置 |
| KR101394108B1 (ko) | 2012-12-20 | 2014-05-27 | 현대오트론 주식회사 | 차량 내 임베디드 시스템에 대한 검증 장치 |
| JP2016050851A (ja) * | 2014-08-29 | 2016-04-11 | 株式会社ケーヒン | 模擬試験装置及び模擬信号生成プログラム |
| US10555075B2 (en) | 2016-09-28 | 2020-02-04 | Honda Motor Co., Ltd. | Acoustic characteristic calibration method, acoustic characteristic calibration device, and FFT circuit |
| JP2019002917A (ja) * | 2017-06-12 | 2019-01-10 | ドクター エンジニール ハー ツェー エフ ポルシェ アクチエンゲゼルシャフトＤｒ． Ｉｎｇ． ｈ．ｃ． Ｆ． Ｐｏｒｓｃｈｅ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ | 自動車の制御装置群の作動制御装置、および制御装置を作動するための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4491967B2 (ja) | 自己診断機能を備えた車両用制御装置及び記録媒体 | |
| US4339801A (en) | Automatic control system for method and apparatus for checking devices of an automotive vehicle in use with a microcomputer | |
| JP2000121684A (ja) | 電子制御ユニット検査システム | |
| JP2000097810A (ja) | 自己診断装置を備えた車両用制御装置 | |
| US6708089B2 (en) | On-vehicle electronic controller | |
| KR910002315B1 (ko) | 차량용 제어 장치 | |
| JP2001265616A (ja) | モニタードバーンインテスト装置及びマイクロコンピュータのモニタードバーンインテスト方法 | |
| CN113778734A (zh) | 芯片、芯片总线的检测系统、检测方法及存储介质 | |
| JPH028135B2 (ja) | ||
| JP2502968B2 (ja) | 車両用制御装置 | |
| JP3605997B2 (ja) | 半導体装置 | |
| TW201809711A (zh) | 用以控制測試器之半導體檢驗方法及裝置 | |
| JPS62279151A (ja) | 車載用制御装置 | |
| JPS58163096A (ja) | 固有基準値による自動車診断装置 | |
| JPH07198782A (ja) | 診断回路 | |
| CN114383645A (zh) | 柴油机中电容式传感器的故障检测方法及相关设备 | |
| JP2002132533A (ja) | 自己診断機能を備えた車両用制御装置及び記録媒体 | |
| JPH10135820A (ja) | カウンタの動作検査方法およびシリアルアクセスメモリ | |
| JPH1165873A (ja) | 電子制御装置の検査装置 | |
| JP3377371B2 (ja) | Ｉｃ試験装置 | |
| JPH0791310A (ja) | 車載用制御装置の自己診断装置 | |
| JP3215600B2 (ja) | Ｉｃ試験装置 | |
| JP3081752B2 (ja) | 自動車用波形観測装置 | |
| RU2293300C2 (ru) | Устройство непрерывного функционального диагностирования системы зажигания | |
| JPS63135838A (ja) | 自動車の点検整備用診断装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040107 |