JP2000115576A - 同期検出回路 - Google Patents
同期検出回路Info
- Publication number
- JP2000115576A JP2000115576A JP10282251A JP28225198A JP2000115576A JP 2000115576 A JP2000115576 A JP 2000115576A JP 10282251 A JP10282251 A JP 10282251A JP 28225198 A JP28225198 A JP 28225198A JP 2000115576 A JP2000115576 A JP 2000115576A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- detection circuit
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【課題】 映像信号のレベルに影響を受けることなく、
同期信号を高速に検出することができる同期検出回路を
提供する。 【解決手段】 複数閾値２値変換回路１６は、Ａ／Ｄ変
換器３より出力されたデジタル信号を複数の閾値にて２
値信号に変換する。信号合成回路１７は、複数閾値２値
変換回路１６より出力された複数の信号を合成し、１つ
の２値信号として出力する。フレーム同期検出回路７
は、信号合成回路１７の出力より、そこに含まれている
フレーム同期信号を検出する。
同期信号を高速に検出することができる同期検出回路を
提供する。 【解決手段】 複数閾値２値変換回路１６は、Ａ／Ｄ変
換器３より出力されたデジタル信号を複数の閾値にて２
値信号に変換する。信号合成回路１７は、複数閾値２値
変換回路１６より出力された複数の信号を合成し、１つ
の２値信号として出力する。フレーム同期検出回路７
は、信号合成回路１７の出力より、そこに含まれている
フレーム同期信号を検出する。
Description
【０００１】
【発明の属する技術分野】本発明は、正極同期信号を用
いてＭＵＳＥ伝送方式等により伝送されるアナログ信号
をデジタル信号に変換した後、デジタル的に同期信号を
検出する同期検出回路に関する。
いてＭＵＳＥ伝送方式等により伝送されるアナログ信号
をデジタル信号に変換した後、デジタル的に同期信号を
検出する同期検出回路に関する。
【０００２】
【従来の技術】一般に、広帯域なハイビジョン信号を帯
域圧縮して伝送する方式としてＭＵＳＥ方式が知られて
いる。このＭＵＳＥ方式では、サンプル値伝送を行って
おり、受信側でリサンプリング用クロックの安定した再
生が必要不可欠である。さらに、同期信号形式として、
映像信号の振幅範囲内に同期信号も含まれる正極同期信
号が用いられており、負極同期信号に比べて同期信号の
検出が困難である。従って、一般に、アナログ映像信号
をデジタル信号に変換して、同期信号をデジタル的に検
出する方法が用いられている。
域圧縮して伝送する方式としてＭＵＳＥ方式が知られて
いる。このＭＵＳＥ方式では、サンプル値伝送を行って
おり、受信側でリサンプリング用クロックの安定した再
生が必要不可欠である。さらに、同期信号形式として、
映像信号の振幅範囲内に同期信号も含まれる正極同期信
号が用いられており、負極同期信号に比べて同期信号の
検出が困難である。従って、一般に、アナログ映像信号
をデジタル信号に変換して、同期信号をデジタル的に検
出する方法が用いられている。
【０００３】ＭＵＳＥ方式テレビジョン受像機の同期検
出回路の一例としては、特開昭５９−２２１０９１号公
報に記載のものがある。図３を用いて、従来の同期検出
回路について説明する。
出回路の一例としては、特開昭５９−２２１０９１号公
報に記載のものがある。図３を用いて、従来の同期検出
回路について説明する。
【０００４】図３において、入力端子１より入力された
映像信号は、クランプ回路２によって直流電位をクラン
プされ、Ａ／Ｄ変換器３に入力される。Ａ／Ｄ変換器３
は入力されたアナログ信号をデジタル信号に変換し、映
像信号処理回路４，２値変換回路６，水平同期検出回路
９に入力する。映像信号処理回路４は、ＭＵＳＥ信号を
元の広帯域なハイビジョン信号に復元するための信号処
理を施し、出力端子５より出力する。出力端子５より出
力された映像信号は、図示していない表示部に供給され
る。
映像信号は、クランプ回路２によって直流電位をクラン
プされ、Ａ／Ｄ変換器３に入力される。Ａ／Ｄ変換器３
は入力されたアナログ信号をデジタル信号に変換し、映
像信号処理回路４，２値変換回路６，水平同期検出回路
９に入力する。映像信号処理回路４は、ＭＵＳＥ信号を
元の広帯域なハイビジョン信号に復元するための信号処
理を施し、出力端子５より出力する。出力端子５より出
力された映像信号は、図示していない表示部に供給され
る。
【０００５】２値変換回路６は、デジタル変換された映
像信号を所定の閾値を用いて２値のデータに変換し、フ
レーム同期検出回路７に入力する。フレーム同期検出回
路７は、入力された２値データの信号よりフレーム同期
信号を検出し、水平タイミング発生回路８に入力する。
水平タイミング発生回路８は、フレーム同期信号によっ
て位相制御された水平タイミング信号を発生し、クラン
プ回路２，水平同期検出回路９，位相比較器１０に入力
する。
像信号を所定の閾値を用いて２値のデータに変換し、フ
レーム同期検出回路７に入力する。フレーム同期検出回
路７は、入力された２値データの信号よりフレーム同期
信号を検出し、水平タイミング発生回路８に入力する。
水平タイミング発生回路８は、フレーム同期信号によっ
て位相制御された水平タイミング信号を発生し、クラン
プ回路２，水平同期検出回路９，位相比較器１０に入力
する。
【０００６】水平同期検出回路９は、入力された水平タ
イミング信号を基にして映像信号における水平同期信号
の位置を判断して水平同期信号を抜き出し、位相比較器
１０に入力する。位相比較器１０は、水平同期検出回路
９より入力された水平同期信号と水平タイミング発生回
路８より入力された水平タイミング信号との位相差を検
出する。クロック発生器１１は、位相比較器１０からの
検出出力に応じて、位相差が零となるように位相制御さ
れたクロックパルスを発生する。このクロックパルス
は、Ａ／Ｄ変換器３にサンプリングクロックとして入力
される。
イミング信号を基にして映像信号における水平同期信号
の位置を判断して水平同期信号を抜き出し、位相比較器
１０に入力する。位相比較器１０は、水平同期検出回路
９より入力された水平同期信号と水平タイミング発生回
路８より入力された水平タイミング信号との位相差を検
出する。クロック発生器１１は、位相比較器１０からの
検出出力に応じて、位相差が零となるように位相制御さ
れたクロックパルスを発生する。このクロックパルス
は、Ａ／Ｄ変換器３にサンプリングクロックとして入力
される。
【０００７】
【発明が解決しようとする課題】上述した従来の同期検
出回路においては、水平同期信号を捕捉する際に、まず
映像信号に含まれるフレーム同期信号を検出し、それを
基にして水平同期位置を割り出し、水平タイミング信号
を発生させる。そして、それを基にして水平同期信号を
検出し、その水平同期信号と水平タイミング信号とを位
相比較して一致させることによってＰＬＬ回路を構成
し、受信した映像信号に同期した安定なクロック再生を
行っている。
出回路においては、水平同期信号を捕捉する際に、まず
映像信号に含まれるフレーム同期信号を検出し、それを
基にして水平同期位置を割り出し、水平タイミング信号
を発生させる。そして、それを基にして水平同期信号を
検出し、その水平同期信号と水平タイミング信号とを位
相比較して一致させることによってＰＬＬ回路を構成
し、受信した映像信号に同期した安定なクロック再生を
行っている。
【０００８】フレーム同期のパターン検出を行うために
は、フレーム同期信号を２値化した方が回路規模を考え
た場合都合がよい。図４に示すように、フレーム同期信
号のレベルは８ビット（２５６階調）で量子化を行う場
合、ＦＭ伝送時においてはノンリニアエンファシスのた
めに、下端が８０／２５５、上端が１７５／２５５であ
る。これらは、それぞれ映像信号の黒ピーク及び白ピー
クと同一レベルである。この信号を２値変換するには、
閾値をこれらの中心である１２８／２５５に設定するこ
とが妥当である。また、閾値を１２８／２５５に設定し
た場合、２値化の回路は最上位ビットを抜き出すとい
う、最も簡単な構成で実現できる。
は、フレーム同期信号を２値化した方が回路規模を考え
た場合都合がよい。図４に示すように、フレーム同期信
号のレベルは８ビット（２５６階調）で量子化を行う場
合、ＦＭ伝送時においてはノンリニアエンファシスのた
めに、下端が８０／２５５、上端が１７５／２５５であ
る。これらは、それぞれ映像信号の黒ピーク及び白ピー
クと同一レベルである。この信号を２値変換するには、
閾値をこれらの中心である１２８／２５５に設定するこ
とが妥当である。また、閾値を１２８／２５５に設定し
た場合、２値化の回路は最上位ビットを抜き出すとい
う、最も簡単な構成で実現できる。
【０００９】ところが、この構成では、映像のＡＰＬが
極端に低い、もしくは高いレベルの映像信号を受信した
場合、フレーム同期パターンの検出に時間がかかった
り、場合によっては、検出が行えないという不具合が発
生する。これは、フレーム同期信号が検出される以前
は、タイミング発生回路８で発生した水平タイミング信
号の位相が実際の映像信号の水平同期信号の位相とずれ
ているため、タイミング発生回路８からの水平タイミン
グ信号が水平同期信号期間に限らず出力され、映像信号
がクランプされる場合があるためである。
極端に低い、もしくは高いレベルの映像信号を受信した
場合、フレーム同期パターンの検出に時間がかかった
り、場合によっては、検出が行えないという不具合が発
生する。これは、フレーム同期信号が検出される以前
は、タイミング発生回路８で発生した水平タイミング信
号の位相が実際の映像信号の水平同期信号の位相とずれ
ているため、タイミング発生回路８からの水平タイミン
グ信号が水平同期信号期間に限らず出力され、映像信号
がクランプされる場合があるためである。
【００１０】図５において、（Ａ）は映像信号、（Ｂ）
は水平タイミング信号であり、タイミング発生回路８で
発生した水平タイミング信号と映像信号の水平同期信号
との位相がずれている状態を示している。図５（Ａ）に
示すように、映像の輝度信号レベルが連続してピークに
あり、色差信号レベルがセンターにある場合、輝度信号
と時間圧縮多重されている色差信号との境界では、１７
５／２５５以上のパルスが発生する。クランプ回路２が
このパルスをクランプしてしまうと、フレームパルスは
１２７／２５５以下のレベルでしか変化しないため、閾
値を１２８／２５５に設定している従来の同期検出回路
では、同期信号を検出することができない。映像信号の
レベルが低い場合も同様である。
は水平タイミング信号であり、タイミング発生回路８で
発生した水平タイミング信号と映像信号の水平同期信号
との位相がずれている状態を示している。図５（Ａ）に
示すように、映像の輝度信号レベルが連続してピークに
あり、色差信号レベルがセンターにある場合、輝度信号
と時間圧縮多重されている色差信号との境界では、１７
５／２５５以上のパルスが発生する。クランプ回路２が
このパルスをクランプしてしまうと、フレームパルスは
１２７／２５５以下のレベルでしか変化しないため、閾
値を１２８／２５５に設定している従来の同期検出回路
では、同期信号を検出することができない。映像信号の
レベルが低い場合も同様である。
【００１１】本発明はこのような問題点に鑑みなされた
ものであり、映像信号のレベルに影響を受けることな
く、同期信号を高速に検出することができる同期検出回
路を提供することを目的とする。
ものであり、映像信号のレベルに影響を受けることな
く、同期信号を高速に検出することができる同期検出回
路を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、入力されたアナログ信号
をデジタル信号に変換するＡ／Ｄ変換器（３）を備え、
前記Ａ／Ｄ変換器より出力されたデジタル信号に含まれ
る同期信号を検出する同期検出回路において、前記Ａ／
Ｄ変換器より出力されたデジタル信号を複数の閾値にて
２値信号に変換する複数閾値２値変換回路（１６）と、
前記複数閾値２値変換回路より出力された複数の信号を
合成し、１つの２値信号として出力する信号合成回路
（１７）と、前記信号合成回路の出力より、そこに含ま
れているフレーム同期信号を検出するフレーム同期検出
回路（７）とを備えて構成したことを特徴とする同期検
出回路を提供するものである。
の技術の課題を解決するため、入力されたアナログ信号
をデジタル信号に変換するＡ／Ｄ変換器（３）を備え、
前記Ａ／Ｄ変換器より出力されたデジタル信号に含まれ
る同期信号を検出する同期検出回路において、前記Ａ／
Ｄ変換器より出力されたデジタル信号を複数の閾値にて
２値信号に変換する複数閾値２値変換回路（１６）と、
前記複数閾値２値変換回路より出力された複数の信号を
合成し、１つの２値信号として出力する信号合成回路
（１７）と、前記信号合成回路の出力より、そこに含ま
れているフレーム同期信号を検出するフレーム同期検出
回路（７）とを備えて構成したことを特徴とする同期検
出回路を提供するものである。
【００１３】
【発明の実施の形態】以下、本発明の同期検出回路につ
いて、添付図面を参照して説明する。図１は本発明の同
期検出回路の一実施例を示すブロック図、図２は本発明
の要部の具体的構成の一例を示すブロック図である。な
お、図１において、図３と同一部分には同一符号が付し
てある。
いて、添付図面を参照して説明する。図１は本発明の同
期検出回路の一実施例を示すブロック図、図２は本発明
の要部の具体的構成の一例を示すブロック図である。な
お、図１において、図３と同一部分には同一符号が付し
てある。
【００１４】図１において、入力端子１より入力された
映像信号は、クランプ回路２によって直流電位をクラン
プされ、Ａ／Ｄ変換器３に入力される。Ａ／Ｄ変換器３
は入力されたアナログ信号をデジタル信号に変換し、映
像信号処理回路４，複数閾値２値変換回路１６，水平同
期検出回路９に入力する。映像信号処理回路４は、ＭＵ
ＳＥ信号を元の広帯域なハイビジョン信号に復元するた
めの信号処理を施し、出力端子５より出力する。出力端
子５より出力された映像信号は、図示していない表示部
に供給される。
映像信号は、クランプ回路２によって直流電位をクラン
プされ、Ａ／Ｄ変換器３に入力される。Ａ／Ｄ変換器３
は入力されたアナログ信号をデジタル信号に変換し、映
像信号処理回路４，複数閾値２値変換回路１６，水平同
期検出回路９に入力する。映像信号処理回路４は、ＭＵ
ＳＥ信号を元の広帯域なハイビジョン信号に復元するた
めの信号処理を施し、出力端子５より出力する。出力端
子５より出力された映像信号は、図示していない表示部
に供給される。
【００１５】複数閾値２値変換回路１６は、デジタル変
換された映像信号を複数の閾値を用いて２値のデータに
変換し、信号合成回路１７に入力する。本実施例では、
複数閾値２値変換回路１６は、映像信号を３つの閾値を
用いて３つの２値データに変換しており、信号合成回路
１７はその３つの２値データを合成する。複数閾値２値
変換回路１６及び信号合成回路１７の具体的構成及び動
作は後に詳述する。信号合成回路１７の出力はフレーム
同期検出回路７に入力される。
換された映像信号を複数の閾値を用いて２値のデータに
変換し、信号合成回路１７に入力する。本実施例では、
複数閾値２値変換回路１６は、映像信号を３つの閾値を
用いて３つの２値データに変換しており、信号合成回路
１７はその３つの２値データを合成する。複数閾値２値
変換回路１６及び信号合成回路１７の具体的構成及び動
作は後に詳述する。信号合成回路１７の出力はフレーム
同期検出回路７に入力される。
【００１６】フレーム同期検出回路７は、信号合成回路
１７より入力された１つの２値信号よりフレーム同期信
号を検出し、水平タイミング発生回路８に入力する。水
平タイミング発生回路８は、フレーム同期信号によって
位相制御された水平タイミング信号を発生し、クランプ
回路２，水平同期検出回路９，位相比較器１０に入力す
る。
１７より入力された１つの２値信号よりフレーム同期信
号を検出し、水平タイミング発生回路８に入力する。水
平タイミング発生回路８は、フレーム同期信号によって
位相制御された水平タイミング信号を発生し、クランプ
回路２，水平同期検出回路９，位相比較器１０に入力す
る。
【００１７】水平同期検出回路９は、入力された水平タ
イミング信号を基にして映像信号における水平同期信号
の位置を判断して水平同期信号を抜き出し、位相比較器
１０に入力する。位相比較器１０は、水平同期検出回路
９より入力された水平同期信号と水平タイミング発生回
路８より入力された水平タイミング信号との位相差を検
出する。クロック発生器１１は、位相比較器１０からの
検出出力に応じて、位相差が零となるように位相制御さ
れたクロックパルスを発生する。このクロックパルス
は、Ａ／Ｄ変換器３にサンプリングクロックとして入力
される。
イミング信号を基にして映像信号における水平同期信号
の位置を判断して水平同期信号を抜き出し、位相比較器
１０に入力する。位相比較器１０は、水平同期検出回路
９より入力された水平同期信号と水平タイミング発生回
路８より入力された水平タイミング信号との位相差を検
出する。クロック発生器１１は、位相比較器１０からの
検出出力に応じて、位相差が零となるように位相制御さ
れたクロックパルスを発生する。このクロックパルス
は、Ａ／Ｄ変換器３にサンプリングクロックとして入力
される。
【００１８】ここで、図２を用いて、複数閾値２値変換
回路１６及び信号合成回路１７の具体的構成及び動作に
ついて詳細に説明する。複数閾値２値変換回路１６は、
一例として、９６／２５５，１２８／２５５，１６０／
２５５のように、入力された映像信号のレベルの中心よ
り等距離となるよう３つの閾値を設定する。図２におい
て、映像信号は、入力された値がそれぞれ９５／２５
５，１２７／２５５，１５９／２５５より大きいか否か
を判定する３つのコンパレータ１６１，１６２，１６３
に入力され、２５６階調（８ビット）の信号が２値（１
ビット）の信号に変換され出力される。コンパレータの
数は閾値の数に対応する。
回路１６及び信号合成回路１７の具体的構成及び動作に
ついて詳細に説明する。複数閾値２値変換回路１６は、
一例として、９６／２５５，１２８／２５５，１６０／
２５５のように、入力された映像信号のレベルの中心よ
り等距離となるよう３つの閾値を設定する。図２におい
て、映像信号は、入力された値がそれぞれ９５／２５
５，１２７／２５５，１５９／２５５より大きいか否か
を判定する３つのコンパレータ１６１，１６２，１６３
に入力され、２５６階調（８ビット）の信号が２値（１
ビット）の信号に変換され出力される。コンパレータの
数は閾値の数に対応する。
【００１９】コンパレータ１６１〜１６３の出力は信号
合成回路１７に入力される。コンパレータ１６１の出力
は、正極エッジを検出する正極エッジ検出回路１７１
と、負極エッジを検出する負極エッジ検出回路１７２に
入力される。コンパレータ１６２の出力は、正極エッジ
を検出する正極エッジ検出回路１７３と、負極エッジを
検出する負極エッジ検出回路１７４に入力される。コン
パレータ１６３の出力は、正極エッジを検出する正極エ
ッジ検出回路１７５と、負極エッジを検出する負極エッ
ジ検出回路１７６に入力される。
合成回路１７に入力される。コンパレータ１６１の出力
は、正極エッジを検出する正極エッジ検出回路１７１
と、負極エッジを検出する負極エッジ検出回路１７２に
入力される。コンパレータ１６２の出力は、正極エッジ
を検出する正極エッジ検出回路１７３と、負極エッジを
検出する負極エッジ検出回路１７４に入力される。コン
パレータ１６３の出力は、正極エッジを検出する正極エ
ッジ検出回路１７５と、負極エッジを検出する負極エッ
ジ検出回路１７６に入力される。
【００２０】正極エッジ検出回路１７１，１７３，１７
５は正極エッジを検出し、負極エッジ検出回路１７２，
１７４，１７６は負極エッジを検出する。本実施例で
は、検出した正極エッジ及び負極エッジは、負極性パル
ス信号として出力される。正極エッジ検出回路１７１，
１７３，１７５の検出出力は、ＡＮＤ回路１７７に入力
され、負極エッジ検出回路１７２，１７４，１７６の検
出出力は、ＡＮＤ回路１７８に入力される。ＡＮＤ回路
１７７の出力はＳＲフリップフロップ１７９のセット入
力（負論理）に与えられる。ＡＮＤ回路１７８の出力は
ＳＲフリップフロップ１７９のリセット入力（負論理）
に与えられる。
５は正極エッジを検出し、負極エッジ検出回路１７２，
１７４，１７６は負極エッジを検出する。本実施例で
は、検出した正極エッジ及び負極エッジは、負極性パル
ス信号として出力される。正極エッジ検出回路１７１，
１７３，１７５の検出出力は、ＡＮＤ回路１７７に入力
され、負極エッジ検出回路１７２，１７４，１７６の検
出出力は、ＡＮＤ回路１７８に入力される。ＡＮＤ回路
１７７の出力はＳＲフリップフロップ１７９のセット入
力（負論理）に与えられる。ＡＮＤ回路１７８の出力は
ＳＲフリップフロップ１７９のリセット入力（負論理）
に与えられる。
【００２１】正極エッジ検出回路１７１，１７３，１７
５の検出出力のいずれか１つでも変化すれば（ローとな
れば）、ＡＮＤ回路１７７の出力がローとなり、ＳＲフ
リップフロップ１７９はセットされる。また、負極エッ
ジ検出回路１７２，１７４，１７６の検出出力のいずれ
か１つでも変化すれば（ローとなれば）、ＡＮＤ回路１
７７の出力がローとなり、ＳＲフリップフロップ１７９
はリセットされる。これによって、映像信号のレベルが
偏っていても、複数の閾値で２値化された信号のいずれ
かに変化があれば、フレーム同期検出回路７には映像信
号中に含まれるフレーム同期信号の情報が伝達されるこ
ととなる。
５の検出出力のいずれか１つでも変化すれば（ローとな
れば）、ＡＮＤ回路１７７の出力がローとなり、ＳＲフ
リップフロップ１７９はセットされる。また、負極エッ
ジ検出回路１７２，１７４，１７６の検出出力のいずれ
か１つでも変化すれば（ローとなれば）、ＡＮＤ回路１
７７の出力がローとなり、ＳＲフリップフロップ１７９
はリセットされる。これによって、映像信号のレベルが
偏っていても、複数の閾値で２値化された信号のいずれ
かに変化があれば、フレーム同期検出回路７には映像信
号中に含まれるフレーム同期信号の情報が伝達されるこ
ととなる。
【００２２】以上の構成により、本発明の同期検出回路
によれば、映像信号のレベルに影響を受けることなく、
同期信号を高速に検出することができる。なお、本発明
の構成では、フレーム同期検出回路は１つでよい。
によれば、映像信号のレベルに影響を受けることなく、
同期信号を高速に検出することができる。なお、本発明
の構成では、フレーム同期検出回路は１つでよい。
【００２３】
【発明の効果】以上詳細に説明したように、本発明の同
期検出回路は、Ａ／Ｄ変換器より出力されたデジタル信
号を複数の閾値にて２値信号に変換する複数閾値２値変
換回路と、この複数閾値２値変換回路より出力された複
数の信号を合成し、１つの２値信号として出力する信号
合成回路と、この信号合成回路の出力より、そこに含ま
れているフレーム同期信号を検出するフレーム同期検出
回路とを備えて構成したので、映像信号のレベルに影響
を受けることなく、同期信号を高速に検出することがで
きる。
期検出回路は、Ａ／Ｄ変換器より出力されたデジタル信
号を複数の閾値にて２値信号に変換する複数閾値２値変
換回路と、この複数閾値２値変換回路より出力された複
数の信号を合成し、１つの２値信号として出力する信号
合成回路と、この信号合成回路の出力より、そこに含ま
れているフレーム同期信号を検出するフレーム同期検出
回路とを備えて構成したので、映像信号のレベルに影響
を受けることなく、同期信号を高速に検出することがで
きる。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の要部の具体的構成の一例を示すブロッ
ク図である。
ク図である。
【図３】従来例を示すブロック図である。
【図４】フレーム同期信号を示す波形図である。
【図５】従来例の問題点を説明するための波形図であ
る。
る。
１ 入力端子 ２ クランプ回路 ３ Ａ／Ｄ変換器 ４ 映像信号処理回路 ５ 出力端子 ７ フレーム同期検出回路 ８ 水平タイミング発生回路 ９ 水平同期検出回路 １０ 位相比較器 １１ クロック発生器 １６ 複数閾値２値変換回路 １７ 信号合成回路
Claims (1)
- 【請求項１】入力されたアナログ信号をデジタル信号に
変換するＡ／Ｄ変換器を備え、前記Ａ／Ｄ変換器より出
力されたデジタル信号に含まれる同期信号を検出する同
期検出回路において、 前記Ａ／Ｄ変換器より出力されたデジタル信号を複数の
閾値にて２値信号に変換する複数閾値２値変換回路と、 前記複数閾値２値変換回路より出力された複数の信号を
合成し、１つの２値信号として出力する信号合成回路
と、 前記信号合成回路の出力より、そこに含まれているフレ
ーム同期信号を検出するフレーム同期検出回路とを備え
て構成したことを特徴とする同期検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10282251A JP2000115576A (ja) | 1998-10-05 | 1998-10-05 | 同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10282251A JP2000115576A (ja) | 1998-10-05 | 1998-10-05 | 同期検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000115576A true JP2000115576A (ja) | 2000-04-21 |
Family
ID=17650025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10282251A Pending JP2000115576A (ja) | 1998-10-05 | 1998-10-05 | 同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000115576A (ja) |
-
1998
- 1998-10-05 JP JP10282251A patent/JP2000115576A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62502506A (ja) | 通信システムにおける同期再生 | |
| US4095259A (en) | Video signal converting system having quantization noise reduction | |
| JP2000115576A (ja) | 同期検出回路 | |
| JP3276242B2 (ja) | ディジタル色信号復調装置 | |
| JP2635988B2 (ja) | ディジタル位相同期回路 | |
| US5270815A (en) | Image compression processing apparatus having means for removing jitter contained at boundary between image and mask portions | |
| JP2514183B2 (ja) | 位相検出回路 | |
| JP2568055Y2 (ja) | テレビジョン信号のクランプ装置 | |
| JP2793726B2 (ja) | 水平同期信号検出装置 | |
| JPS6036671B2 (ja) | デイジタル２値−３値変換回路 | |
| JPS62189894A (ja) | 搬送波信号の多重，再生回路 | |
| JP2629834B2 (ja) | 遅延誤差補正装置 | |
| JPH0654009A (ja) | 受信入力電界強度検出回路 | |
| JPH08204991A (ja) | フレーム同期信号検出回路 | |
| JPH06276543A (ja) | 映像信号処理回路 | |
| JPS6323486A (ja) | 映像信号処理装置 | |
| JPH0323775A (ja) | フレーム同期信号検出回路及びそれを用いた入力信号判別切換装置 | |
| JPS63156495A (ja) | カラ−バ−スト伝送方法 | |
| JPH10257351A (ja) | 水平同期信号再生装置 | |
| JPH09154160A (ja) | 走査線数変換回路 | |
| JPH07274038A (ja) | クランプ回路 | |
| JPH01293787A (ja) | 遅延誤差補正装置 | |
| JPH0326084A (ja) | 受信クロック再生方式 | |
| JPS59211164A (ja) | 画像デ−タの標本化方法 | |
| JP2000013636A (ja) | 位相検出回路、位相補正回路およびデジタル画像処理装置 |