JP2000114444A - 無半田実装用半導体素子のパッケ―ジ体 - Google Patents

無半田実装用半導体素子のパッケ―ジ体

Info

Publication number
JP2000114444A
JP2000114444A JP11046977A JP4697799A JP2000114444A JP 2000114444 A JP2000114444 A JP 2000114444A JP 11046977 A JP11046977 A JP 11046977A JP 4697799 A JP4697799 A JP 4697799A JP 2000114444 A JP2000114444 A JP 2000114444A
Authority
JP
Japan
Prior art keywords
semiconductor
package
packaging body
device packaging
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11046977A
Other languages
English (en)
Inventor
John Nelson William
ウイリアム・ジョン・ネルソン
Mika So
美華 曾
Koei Ri
光榮 李
添源 ▲頼▼
Tengen Rai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAIWAN TSUYO KIZAI KOFUN YUGENKOSHI
Original Assignee
TAIWAN TSUYO KIZAI KOFUN YUGENKOSHI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAIWAN TSUYO KIZAI KOFUN YUGENKOSHI filed Critical TAIWAN TSUYO KIZAI KOFUN YUGENKOSHI
Publication of JP2000114444A publication Critical patent/JP2000114444A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308Adaptations of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • H01L23/49555Cross section geometry characterised by bent parts the bent parts being the outer leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742Details of leads
    • H05K2201/1075Shape details
    • H05K2201/10818Flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 無半田実装用半導体素子のパッケージ体を提
供することを目的とする。 【解決手段】 従来のパッケージ方法で製造された半導
体素子のパッケージ体のリードに対して、圧潰、切断、
及び折曲などの工程を行うことにより、前記半導体素子
のパッケージ体を半田不要で電子回路に実装できるよう
にする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子のパッ
ケージ体に関して、特に、無半田実装に適した半導体素
子のパッケージ体に関する。
【0002】
【従来の技術】従来の半導体素子のパッケージ体(例え
ば、DO−41仕様)は、いずれも半田付けにより電子
回路に実装される。しかし、半田設備が利用できない場
合、従来の半導体パッケージ体のリードに処理を加えた
ことにより、半田不要で電子回路に実装できることが望
まれる。
【0003】
【発明が解決しようとする課題】本発明は、無半田実装
用半導体素子のパッケージ体を提供することを目的とす
る。本発明は、現有のパッケージ設備をそのまま利用し
て半導体素子のパッケージ体を製造することができ、既
存する資源を効果的に利用し、かつ新しい設備投資を大
幅に低減することをもうーつの目的とする。
【0004】
【課題を解決するための手段】本発明は、従来のパッケ
ージ方法で製造された半導体素子のパッケージ体のリー
ドに対して、圧潰、切断、及び折曲などの工程を行うこ
とにより、前記半導体素子のパッケージ体を半田不要で
電子回路に実装できるようにする。
【0005】
【発明の実施の形態】次に、図面を参考にしながら、本
発明の特徴を詳述する。図1は、従来のDO−41仕様
の半導体素子パッケージ体を示す。その半導体素子パッ
ケージ体10は長さが約5.97〜6.60mm、直径
が約2.79〜3.05mmである。パッケージ体10
の両側のリードは長さが約27.94mm、直径が約
0.76〜0.86mmである。
【0006】図2は、自動化装置を利用して従来の半導
体素子パッケージ体のリードに対して本発明の処理を加
える工程を示す。まず半導体素子のパッケージ体の一方
のリードを圧潰し、さらにもう−方のリードも圧潰す
る。そして、リードの圧潰されていない部分を切断し、
リードの圧潰された部分を折曲して成形する。圧潰工程
において半導体素子の内部構造が損傷を受けることを避
けるために、該圧潰工程は二段階に分けて完成される
(即ち、先に一方のリードを圧潰し、さらにもう一方の
リードを圧潰する)。
【0007】図3は、本発明による半導体素子パッケー
ジ体の側面図を示す。図3が示すように、折曲して成形
したリード30の長さは半導体素子パッケージ体の外周
縁にほぼ揃え、かつ両側のリード30は、いずれも半導
体素子のパッケージ体の側壁と小さい鋭角をなす。これ
により、半導体素子パッケージ体と電子回路との間に弾
性的接触を容易にする。
【0008】図4は、本発明の半導体素子のパッケージ
体を電子回路に実装した状態を示す。図4が示すよう
に、半導体素子のパッケージ体35は、ソケット44上
に装着され、そのリード30はソケット44の金属板バ
ネ42と弾性的接触を形成する。該金属板バネ42は、
さらに回線46を介して電子回路48に連なり、これに
よって半導体素子パッケージ体35は電子回路48と電
気的接続を形成する。
【0009】図4が示すように、半導体素子のパッケー
ジ体35の両側のリード30は、折曲して形成した後、
該半導体素子のパッケージ体35の側壁38とそれぞれ
小さい鋭角を形成する。このため、リード30と金属板
バネ42との間において、弾性的接触の形成を容易にす
る。
【0010】本発明の一実施形態を上述のとおり開示す
るが、これは本発明を限定するものではない。いかなる
当業者であろうと、本発明の精神と範囲を離れることな
く一部の変更や修正を加えたものは、いずれも本特許請
求の範囲内に属するものとする。
【図面の簡単な説明】
【図1】 この図は、従来の半導体素子のパッケージ体
を示す。
【図2】 この図は、本発明において半導体素子のパッ
ケージ体のリードに対し、圧潰、切断、及ぴ折曲により
成形する過程を示す。
【図3】 この図は、本発明による半導体素子のパッケ
ージ体の側面図である。
【図4】 この図は、本発明による半導体素子のパッケ
ージ体を電子回路に実装した状態を示す。
【符号の説明】
10・・・従来の半導体素子のパッケージ体 15、30・・・リード 35・・・本発明の半導体素子のパッケージ体 38・・・側壁 42・・・金属板バネ 44・・・ソケット 46・・・回線 48・・・電子回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 無半田実装用半導体素子のパッケージ体
    であっで、前記半導体素子のパッケージ体の両側にそれ
    ぞれ外方向に延伸するリードを有し、前記リードか圧
    潰、切断、及び折曲により成形されるものであり、半田
    不要で弾性的接触により電子回路と電気的に接続できる
    ことを特徴とする無半田実装用半導体素子のパッケージ
    体。
  2. 【請求項2】 前記半導体素子のパッケージ体の両側の
    前記リードが折曲された後、該半導体素子のパッケージ
    体の側壁とそれぞれ小さい鋭角を形成することにより、
    電子回路との弾性的接触の形成を容易にすることを侍徴
    とする請求項1に記載の無半田実装用半導体素子のパッ
    ケージ体。
JP11046977A 1998-09-28 1999-02-24 無半田実装用半導体素子のパッケ―ジ体 Pending JP2000114444A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW087216026U TW409940U (en) 1998-09-28 1998-09-28 Package of the leads of a semiconductor device assembled without soldering
TW87216026 1998-09-28

Publications (1)

Publication Number Publication Date
JP2000114444A true JP2000114444A (ja) 2000-04-21

Family

ID=21636449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11046977A Pending JP2000114444A (ja) 1998-09-28 1999-02-24 無半田実装用半導体素子のパッケ―ジ体

Country Status (3)

Country Link
US (1) US6395982B2 (ja)
JP (1) JP2000114444A (ja)
TW (1) TW409940U (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7540945B2 (en) * 2005-07-29 2009-06-02 Marquez Salvatierra Manuel Antonio Anticorrosive treatment for shaving blades
CN107671167B (zh) * 2017-11-24 2019-07-02 中山复盛机电有限公司 冲压打扁以防止冲切塞屑的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588618A (en) * 1970-03-02 1971-06-28 Raychem Corp Unsoldering method and apparatus using heat-recoverable materials
FR2590051B1 (fr) 1985-11-08 1991-05-17 Eurotechnique Sa Carte comportant un composant et micromodule a contacts de flanc
US5107324A (en) * 1989-04-27 1992-04-21 Fuji Electric Co., Ltd. Two-terminal semiconductor device of surface installation type
JP3238803B2 (ja) * 1993-08-24 2001-12-17 ローム株式会社 面実装型有極性電子部品の基板実装構造
JP3383081B2 (ja) * 1994-07-12 2003-03-04 三菱電機株式会社 陽極接合法を用いて製造した電子部品及び電子部品の製造方法

Also Published As

Publication number Publication date
TW409940U (en) 2000-10-21
US20010013421A1 (en) 2001-08-16
US6395982B2 (en) 2002-05-28

Similar Documents

Publication Publication Date Title
JPH07320800A (ja) 端子及びその製造方法
JPH05152011A (ja) 圧着端子
EP1202348A3 (en) Semiconductor device and method of manufacturing same
CA2411757A1 (en) Method of encapsulating an electronic tire tag
JP2000114444A (ja) 無半田実装用半導体素子のパッケ―ジ体
JP2003217771A (ja) ソケットコネクタ及び電気伝導端子
US20030054684A1 (en) Terminal fitting
US2997680A (en) Solderless printed circuit connectors
US6132237A (en) IDC contact with arcuate terminating means for thin wire
JP2988608B2 (ja) 雌型端子およびその製造方法
EP1221744A3 (en) Electrical connector and method for manufacturing same
JPS637029B2 (ja)
JPH05144988A (ja) 半導体装置の製造方法並びに半導体製造装置及びリードフレーム
JP2003100813A5 (ja)
KR19990037622A (ko) 형광등용 단자 및 그 제조방법
JPH0582981B2 (ja)
US20070238332A1 (en) Electrical connector and its manufacturing method
JP2004221258A (ja) 半導体装置及びその製造方法
JP2004296954A (ja) リードフレーム基板
FR2799578B1 (fr) Procede de realisation de connexions electriques sur un boitier semi-conducteur et boitier semi-conducteur
JPH10321339A (ja) 一対シールドツイストペアケーブル用コネクタの接続方法
TWM646802U (zh) 晶片導通片組件及積體電路結構
JP2739123B2 (ja) 電子部品搭載用基板の製造方法
JP2597507Y2 (ja) 連鎖状電気接続子
JPH0629161A (ja) チップ形電解コンデンサの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090721