JP2000101344A - 局部発振器およびアンテナユニット - Google Patents
局部発振器およびアンテナユニットInfo
- Publication number
- JP2000101344A JP2000101344A JP11128439A JP12843999A JP2000101344A JP 2000101344 A JP2000101344 A JP 2000101344A JP 11128439 A JP11128439 A JP 11128439A JP 12843999 A JP12843999 A JP 12843999A JP 2000101344 A JP2000101344 A JP 2000101344A
- Authority
- JP
- Japan
- Prior art keywords
- local oscillator
- stub
- bias circuit
- grounding
- drain terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 68
- 239000003990 capacitor Substances 0.000 claims description 43
- 230000000903 blocking effect Effects 0.000 abstract description 23
- 230000003071 parasitic effect Effects 0.000 abstract description 13
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 230000002265 prevention Effects 0.000 abstract description 2
- 241000272168 Laridae Species 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 33
- 239000000758 substrate Substances 0.000 description 12
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 238000013461 design Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 238000005457 optimization Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
- H03B5/1864—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a dielectric resonator
- H03B5/187—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a dielectric resonator the active element in the amplifier being a semiconductor device
- H03B5/1876—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a dielectric resonator the active element in the amplifier being a semiconductor device the semiconductor device being a field-effect device
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】
【課題】 設計の利便性を向上するとともに、安定した
発振特性を発揮することができ、製造コストを低減した
局部発振器を提供すること。 【解決手段】 プリント基板１２８上に高インピーダン
ス線路１０６，１０８，１１３と、スルーホール付アー
スパターン１２２〜１２６と、結合線路１０３，１１７
とを形成し、ＨＥＭＴ１０１等のチップ部品と誘電体共
振器１０２とをダイボンディングにより装着する。ＨＥ
ＭＴの端子は、プリント基板１２８上に形成されたパタ
ーンにワイヤボンディングによって接続される。ＨＥＭ
Ｔは２つのドレイン端子Ｄ１，Ｄ２を有し、一方のドレ
イン端子Ｄ２はドレイン接地用スタブ１０５に接続さ
れ、他方のドレイン端子Ｄ１はバイアス回路を構成する
高周波阻止用高インピーダンス線路１０６と接続され、
ドレイン接地用スタブ１０５はバイアス回路と分離して
配置される。
発振特性を発揮することができ、製造コストを低減した
局部発振器を提供すること。 【解決手段】 プリント基板１２８上に高インピーダン
ス線路１０６，１０８，１１３と、スルーホール付アー
スパターン１２２〜１２６と、結合線路１０３，１１７
とを形成し、ＨＥＭＴ１０１等のチップ部品と誘電体共
振器１０２とをダイボンディングにより装着する。ＨＥ
ＭＴの端子は、プリント基板１２８上に形成されたパタ
ーンにワイヤボンディングによって接続される。ＨＥＭ
Ｔは２つのドレイン端子Ｄ１，Ｄ２を有し、一方のドレ
イン端子Ｄ２はドレイン接地用スタブ１０５に接続さ
れ、他方のドレイン端子Ｄ１はバイアス回路を構成する
高周波阻止用高インピーダンス線路１０６と接続され、
ドレイン接地用スタブ１０５はバイアス回路と分離して
配置される。
Description
【０００１】
【発明の属する技術分野】この発明は誘電体発振器に関
し、特にＫｕ帯受信用またはＫｕ帯よりも高い周波数帯
（Ｋａ帯等）受信用のアンテナユニット（Low Noise Bl
ock downconverter ：以下ＬＮＢという）に使用される
誘電体発振器に関する。
し、特にＫｕ帯受信用またはＫｕ帯よりも高い周波数帯
（Ｋａ帯等）受信用のアンテナユニット（Low Noise Bl
ock downconverter ：以下ＬＮＢという）に使用される
誘電体発振器に関する。
【０００２】
【従来の技術】従来、衛星放送および衛星通信には約１
０ＧＨｚ〜１３ＧＨｚの受信周波数帯域からなるＫｕ帯
が用いられている。図１１に代表的なＫｕ帯衛星放送受
信システムを示す。なお、図中同一符号は同一または相
当する部材を示す。
０ＧＨｚ〜１３ＧＨｚの受信周波数帯域からなるＫｕ帯
が用いられている。図１１に代表的なＫｕ帯衛星放送受
信システムを示す。なお、図中同一符号は同一または相
当する部材を示す。
【０００３】Ｋｕ帯衛星放送受信システムは、アウトド
ア部２００とインドア部２１０に分けられる。アウトド
ア部２００は、アンテナ２０１とそれに接続されたＬＮ
Ｂ２０２とを含み、インドア部２１０は、インドアレシ
ーバ２０４とテレビジョン２０９とを含む。ＬＮＢ２０
２は、アンテナ２０１で受信した衛星からの電波を低雑
音増幅し、同軸ケーブル２０３を介して接続されるイン
ドアレシーバ２０４に低雑音でかつ十分なレベルの信号
を供給する。インドアレシーバ２０４は、ＤＢＳチュー
ナ２０５とＦＭデモジュレータ２０６と映像および音声
回路２０７とＲＦモジュレータ２０８とを含む。ＬＮＢ
２０２から同軸ケーブル２０３を介してインドアレシー
バ２０４に与えられる信号はこれらの回路によって処理
されてテレビジョン２０９に与えられる。
ア部２００とインドア部２１０に分けられる。アウトド
ア部２００は、アンテナ２０１とそれに接続されたＬＮ
Ｂ２０２とを含み、インドア部２１０は、インドアレシ
ーバ２０４とテレビジョン２０９とを含む。ＬＮＢ２０
２は、アンテナ２０１で受信した衛星からの電波を低雑
音増幅し、同軸ケーブル２０３を介して接続されるイン
ドアレシーバ２０４に低雑音でかつ十分なレベルの信号
を供給する。インドアレシーバ２０４は、ＤＢＳチュー
ナ２０５とＦＭデモジュレータ２０６と映像および音声
回路２０７とＲＦモジュレータ２０８とを含む。ＬＮＢ
２０２から同軸ケーブル２０３を介してインドアレシー
バ２０４に与えられる信号はこれらの回路によって処理
されてテレビジョン２０９に与えられる。
【０００４】一般的なＫｕ帯受信用ＬＮＢとして、国内
ＣＳ受信用ＬＮＢの回路ブロック図の一例を図１２に示
す。入力周波数１２．２ＧＨｚ〜１２．７５ＧＨｚの到
来信号は、導波管内のアンテナプローブ２５１で受信さ
れ、低雑音増幅回路（以下ＬＮＡという）２５２で低雑
音増幅された後、バンドパスフィルタ（以下ＢＰＦとい
う）２５３を通過する。ＢＰＦ２５３は、所望の周波数
帯域を通過させることによりイメージ周波数帯域の信号
を除去する役目を持つ。
ＣＳ受信用ＬＮＢの回路ブロック図の一例を図１２に示
す。入力周波数１２．２ＧＨｚ〜１２．７５ＧＨｚの到
来信号は、導波管内のアンテナプローブ２５１で受信さ
れ、低雑音増幅回路（以下ＬＮＡという）２５２で低雑
音増幅された後、バンドパスフィルタ（以下ＢＰＦとい
う）２５３を通過する。ＢＰＦ２５３は、所望の周波数
帯域を通過させることによりイメージ周波数帯域の信号
を除去する役目を持つ。
【０００５】ＢＰＦ２５３を通過した信号は、局部発振
器（ＬＯ．：Local Oscillator）２５６からの１１．２
ＧＨｚの発振信号とともに混合回路（以下ＭＩＸとい
う）２５４に注入され、ＭＩＸ２５４で１０００〜１５
５０ＭＨｚの中間周波数帯域の信号に周波数変換され
る。そして、適切な雑音特性と利得特性を持つように中
間周波増幅回路（以下ＩＦ ＡＭＰという）２５７によ
り増幅され、出力端子２６１から出力される。電源２５
８は、ＬＮＡ２５２、ＩＦ ＡＭＰ２５７、局部発振器
２５６に電力を供給するための電源である。
器（ＬＯ．：Local Oscillator）２５６からの１１．２
ＧＨｚの発振信号とともに混合回路（以下ＭＩＸとい
う）２５４に注入され、ＭＩＸ２５４で１０００〜１５
５０ＭＨｚの中間周波数帯域の信号に周波数変換され
る。そして、適切な雑音特性と利得特性を持つように中
間周波増幅回路（以下ＩＦ ＡＭＰという）２５７によ
り増幅され、出力端子２６１から出力される。電源２５
８は、ＬＮＡ２５２、ＩＦ ＡＭＰ２５７、局部発振器
２５６に電力を供給するための電源である。
【０００６】上述の構成を有するＫｕ帯の衛星放送受信
システムおいて、ＬＮＢ２０２に用いられる局部発振器
２５６は、ＬＮＢ２０２の性能を左右する重要な部品で
ある。局部発振器２５６としては、一般にドレイン接地
帯域反射型誘電体発振器と呼ばれている誘電体発振器
（ＤＲＯ：Dielectric Resonator Oscillator ）が使わ
れている。
システムおいて、ＬＮＢ２０２に用いられる局部発振器
２５６は、ＬＮＢ２０２の性能を左右する重要な部品で
ある。局部発振器２５６としては、一般にドレイン接地
帯域反射型誘電体発振器と呼ばれている誘電体発振器
（ＤＲＯ：Dielectric Resonator Oscillator ）が使わ
れている。
【０００７】一方、受信周波数が約１６ＧＨｚ〜２４Ｇ
ＨｚのＫａ帯を用いた衛星放送および衛星通信が行なわ
れる予定である。出願人は、特願平１０−１８９０１０
号で、Ｋａ帯受信用のＬＮＢに用いられる局部発振器を
開示している。
ＨｚのＫａ帯を用いた衛星放送および衛星通信が行なわ
れる予定である。出願人は、特願平１０−１８９０１０
号で、Ｋａ帯受信用のＬＮＢに用いられる局部発振器を
開示している。
【０００８】図１３は、国内ＣＯＭＥＴＳに用いられる
Ｋａ帯衛星放送受信システムの一例を示す図である。Ｋ
ａ帯衛星放送受信システムは、アウトドア部３００とイ
ンドア部３１０に分けられる。アウトドア部３００は、
アンテナ３０１とそれに接続されるＬＮＢ３０２とを含
む。インドア部３１０は、インドアレシーバ３０４とタ
ーミナル３０８とを含む。ＬＮＢ３０２は、アンテナ３
０１で受信した衛星からの微弱電波を低雑音増幅し、同
軸ケーブル３０３を介して接続されるインドアレシーバ
３０４に低雑音でかつ十分なレベルの信号を供給する。
インドアレシーバ３０４では、ＬＮＢ３０２より入力さ
れた信号をＤＢＳチューナ３０５とＦＭデモジューレー
タ３０６で復調し、デコーダ３０７で符号解読してデー
タをターミナル３０８に伝達する。ターミナル３０８
は、いわゆるデジタル信号が処理できるデータ処理機器
で、たとえばパーソナルコンピュータやテレビジョン、
モデムやＦＡＸ等である。
Ｋａ帯衛星放送受信システムの一例を示す図である。Ｋ
ａ帯衛星放送受信システムは、アウトドア部３００とイ
ンドア部３１０に分けられる。アウトドア部３００は、
アンテナ３０１とそれに接続されるＬＮＢ３０２とを含
む。インドア部３１０は、インドアレシーバ３０４とタ
ーミナル３０８とを含む。ＬＮＢ３０２は、アンテナ３
０１で受信した衛星からの微弱電波を低雑音増幅し、同
軸ケーブル３０３を介して接続されるインドアレシーバ
３０４に低雑音でかつ十分なレベルの信号を供給する。
インドアレシーバ３０４では、ＬＮＢ３０２より入力さ
れた信号をＤＢＳチューナ３０５とＦＭデモジューレー
タ３０６で復調し、デコーダ３０７で符号解読してデー
タをターミナル３０８に伝達する。ターミナル３０８
は、いわゆるデジタル信号が処理できるデータ処理機器
で、たとえばパーソナルコンピュータやテレビジョン、
モデムやＦＡＸ等である。
【０００９】図１４は、Ｋａ帯受信用ＬＮＢの概略を示
す回路ブロック図である。入力周波数２０．４ＧＨｚ〜
２１．０ＧＨｚの到来信号は、導波管内のアンテナプロ
ーブ３５１で受信され、ＬＮＡ３５２で低雑音増幅され
た後、ＢＰＦ３５３でイメージ除去される。ＢＰＦ３５
３を通過した信号は、局部発振器３５５からの１８．７
ＧＨｚの発振信号とともにＭＩＸ３５４に注入される。
ＭＩＸ３５４で１７００ＭＨｚ〜２３００ＭＨｚの中間
周波数帯域の信号に周波数変換される。そしてＩＦ Ａ
ＭＰ３５７で増幅され、出力端子３６１から出力され
る。電源３５８は、ＬＮＡ３５２、ＩＦ ＡＭＰ３５
７、局部発振器３５６に電力を供給する電源である。
す回路ブロック図である。入力周波数２０．４ＧＨｚ〜
２１．０ＧＨｚの到来信号は、導波管内のアンテナプロ
ーブ３５１で受信され、ＬＮＡ３５２で低雑音増幅され
た後、ＢＰＦ３５３でイメージ除去される。ＢＰＦ３５
３を通過した信号は、局部発振器３５５からの１８．７
ＧＨｚの発振信号とともにＭＩＸ３５４に注入される。
ＭＩＸ３５４で１７００ＭＨｚ〜２３００ＭＨｚの中間
周波数帯域の信号に周波数変換される。そしてＩＦ Ａ
ＭＰ３５７で増幅され、出力端子３６１から出力され
る。電源３５８は、ＬＮＡ３５２、ＩＦ ＡＭＰ３５
７、局部発振器３５６に電力を供給する電源である。
【００１０】図１５は、Ｋａ帯受信用ＬＮＢに用いられ
る局部発振器の回路の一例を示す回路図である。Ｋａ帯
用の局部発振器は、ＦＥＴ４０１と、誘電体共振器４０
２とを含む。ＦＥＴ４０１のゲート端子Ｇには、結合線
路４０３と、５０Ω終端チップ抵抗４０４とが直列接続
され、５０Ω終端チップ抵抗４０４は他端をアースに接
続されている。
る局部発振器の回路の一例を示す回路図である。Ｋａ帯
用の局部発振器は、ＦＥＴ４０１と、誘電体共振器４０
２とを含む。ＦＥＴ４０１のゲート端子Ｇには、結合線
路４０３と、５０Ω終端チップ抵抗４０４とが直列接続
され、５０Ω終端チップ抵抗４０４は他端をアースに接
続されている。
【００１１】ＦＥＴ４０１のドレイン端子Ｄには、ＤＣ
電源４１４とアース接地用コンデンサ４０５とが接続さ
れ、アース接地用コンデンサ４０５の他端はアースに接
続されている。
電源４１４とアース接地用コンデンサ４０５とが接続さ
れ、アース接地用コンデンサ４０５の他端はアースに接
続されている。
【００１２】ＦＥＴ４０１のソース端子Ｓには、出力整
合スタブ４０６が接続され、出力整合スタブ４０６の他
端には結合コンデンサ４０７およびインダクタンス４０
８とが接続され、インダクタンス４０８の他端には、接
地用コンデンサ４０９と接地用チップ抵抗４１０とが並
列接続されている。接地用コンデンサ４０９と接地用チ
ップ抵抗４１０の他端は、アースに接続される。
合スタブ４０６が接続され、出力整合スタブ４０６の他
端には結合コンデンサ４０７およびインダクタンス４０
８とが接続され、インダクタンス４０８の他端には、接
地用コンデンサ４０９と接地用チップ抵抗４１０とが並
列接続されている。接地用コンデンサ４０９と接地用チ
ップ抵抗４１０の他端は、アースに接続される。
【００１３】図１６は、Ｋａ帯用の局部発振器の回路パ
ターン図である。図１６を参照して、Ｋａ帯誘電体発振
器は、導電性のステム４２８上にベアチップのＦＥＴ４
０１と、チップ抵抗４０４，４１０と、チップコンデン
サ４０５，４０９，４１３と、誘電体共振器４０２と、
プリント基板４２６，４２７とが直接ダイボンディング
されている。プリント基板４２６，４２７上には、出力
整合スタブ４０６と、マイクロストリップライン４０
８，４３０，４１１，４０３とが形成されている。マイ
クロストリップライン４１１の一端には結合チップコン
デンサ４０７が装着され、他端の出力部４１２は局部発
振器の出力端子１３１に接続されている。マイクロスト
リップライン４３０の一端の入力部４１４は、誘電体発
振器の電源端子１３２に接続されている。そして、これ
らの素子は図１５に示した回路を構成するようにワイヤ
４１５〜４２４により接続されている。
ターン図である。図１６を参照して、Ｋａ帯誘電体発振
器は、導電性のステム４２８上にベアチップのＦＥＴ４
０１と、チップ抵抗４０４，４１０と、チップコンデン
サ４０５，４０９，４１３と、誘電体共振器４０２と、
プリント基板４２６，４２７とが直接ダイボンディング
されている。プリント基板４２６，４２７上には、出力
整合スタブ４０６と、マイクロストリップライン４０
８，４３０，４１１，４０３とが形成されている。マイ
クロストリップライン４１１の一端には結合チップコン
デンサ４０７が装着され、他端の出力部４１２は局部発
振器の出力端子１３１に接続されている。マイクロスト
リップライン４３０の一端の入力部４１４は、誘電体発
振器の電源端子１３２に接続されている。そして、これ
らの素子は図１５に示した回路を構成するようにワイヤ
４１５〜４２４により接続されている。
【００１４】Ｋａ帯の局部発振器のパワー、周波数温度
ドリフト、位相雑音特性および負荷変動特性等の発振特
性は、誘電体共振器４０２と結合線路４０３との間の距
離、誘電体共振器４０２とＦＥＴ４０１との間の距離、
ソース端子Ｓに設けられた出力整合用スタブ４０６の幅
や長さによって最適化される。
ドリフト、位相雑音特性および負荷変動特性等の発振特
性は、誘電体共振器４０２と結合線路４０３との間の距
離、誘電体共振器４０２とＦＥＴ４０１との間の距離、
ソース端子Ｓに設けられた出力整合用スタブ４０６の幅
や長さによって最適化される。
【００１５】特に誘電体共振器４０２は、ＦＥＴ４０１
のゲート端子Ｇからの距離と、ＦＥＴ４０１のゲート端
子Ｇに接続された結合線路４０３からの距離とが最適と
なる位置に接着剤にて固定される。この接着剤は、高周
波損失が少ないことおよびその他の部品を装着する工程
と同一工程で塗布および硬化が可能となることを条件に
選択される。
のゲート端子Ｇからの距離と、ＦＥＴ４０１のゲート端
子Ｇに接続された結合線路４０３からの距離とが最適と
なる位置に接着剤にて固定される。この接着剤は、高周
波損失が少ないことおよびその他の部品を装着する工程
と同一工程で塗布および硬化が可能となることを条件に
選択される。
【００１６】図１７は、Ｋａ帯用の局部発振器の構造を
説明するための図である。誘電体発振器は、いわゆるキ
ャン構造をなしており、ステム４２８上にプリント基板
４２６，４２７と誘電体発振器４０２とチップ部品（図
示しない）をダイボンディングし、各素子の端子をワイ
ヤボンディングで接続した後、ステム４２８にカバーを
溶接して密封した構造となっている。
説明するための図である。誘電体発振器は、いわゆるキ
ャン構造をなしており、ステム４２８上にプリント基板
４２６，４２７と誘電体発振器４０２とチップ部品（図
示しない）をダイボンディングし、各素子の端子をワイ
ヤボンディングで接続した後、ステム４２８にカバーを
溶接して密封した構造となっている。
【００１７】以上説明したように特願平１０−１８９０
１０号に開示のＫａ帯の局部発振器は、発振用素子にベ
アチップのＦＥＴを用いることでパッケージが有するイ
ンダクタンス成分が発振特性に与える影響をなくしてい
る。また、発振素子のドレイン接地をチップコンデンサ
で直接接地しているので、高周波成分が広帯域で接地さ
れ、その結果寄生発振が抑えられるようになっている。
１０号に開示のＫａ帯の局部発振器は、発振用素子にベ
アチップのＦＥＴを用いることでパッケージが有するイ
ンダクタンス成分が発振特性に与える影響をなくしてい
る。また、発振素子のドレイン接地をチップコンデンサ
で直接接地しているので、高周波成分が広帯域で接地さ
れ、その結果寄生発振が抑えられるようになっている。
【００１８】
【発明が解決しようとする課題】しかしながら、特願平
１０−１８９０１０号に開示のＫａ帯の局部発振器は、
ダイボンド仕様のチップ部品を採用していること、およ
び複数の基板をワイヤボンディングにて接続しているこ
とから、生産が難しくなるとともに部品単価が上昇し、
コストアップしてしまうものであった。また、チップ部
品間をワイヤで接続して回路を構成しているため、発振
特性を最適にするための回路設計において、設計の柔軟
性に欠け、設計が困難であった。さらに、設計変更によ
る発振特性の改善の際に、従来行なわれていた基板のパ
ターン修正といった簡単な対応をとれないといった問題
点があった。
１０−１８９０１０号に開示のＫａ帯の局部発振器は、
ダイボンド仕様のチップ部品を採用していること、およ
び複数の基板をワイヤボンディングにて接続しているこ
とから、生産が難しくなるとともに部品単価が上昇し、
コストアップしてしまうものであった。また、チップ部
品間をワイヤで接続して回路を構成しているため、発振
特性を最適にするための回路設計において、設計の柔軟
性に欠け、設計が困難であった。さらに、設計変更によ
る発振特性の改善の際に、従来行なわれていた基板のパ
ターン修正といった簡単な対応をとれないといった問題
点があった。
【００１９】この発明は、特願平１０−１８９０１０号
に開示の局部発振器を改善して上述の問題点を解決する
ためになされたもので、作りやすく、コストを低減する
とともに安定した発振特性を発揮することのできる局部
発振器を提供することを目的とする。
に開示の局部発振器を改善して上述の問題点を解決する
ためになされたもので、作りやすく、コストを低減する
とともに安定した発振特性を発揮することのできる局部
発振器を提供することを目的とする。
【００２０】さらにこの発明の他の目的は、設計変更が
生じた場合に発振特性を容易に変更することができる局
部発振器を提供することである。
生じた場合に発振特性を容易に変更することができる局
部発振器を提供することである。
【００２１】
【課題を解決するための手段】この発明のある局面によ
ると、プリント基板上にチップ部品と電源に接続したバ
イアス回路と第１の接地用スタブとを配置した局部発振
器であって、チップ部品は少なくとも２つのドレイン端
子を有する発振素子を含み、第１の接地用スタブは発振
素子の第１のドレイン端子に接続され、バイアス回路を
構成する部分のうち発振素子の第２のドレイン端子に接
続する部分と第１の接地用スタブとの間に発振素子を配
置したことを特徴とする。
ると、プリント基板上にチップ部品と電源に接続したバ
イアス回路と第１の接地用スタブとを配置した局部発振
器であって、チップ部品は少なくとも２つのドレイン端
子を有する発振素子を含み、第１の接地用スタブは発振
素子の第１のドレイン端子に接続され、バイアス回路を
構成する部分のうち発振素子の第２のドレイン端子に接
続する部分と第１の接地用スタブとの間に発振素子を配
置したことを特徴とする。
【００２２】この発明に従うと、１枚のプリント基板上
に局部発振器の回路を形成することができるので、組立
作業が削減され、製造コストをさらに改善した局部発振
器を提供することができる。
に局部発振器の回路を形成することができるので、組立
作業が削減され、製造コストをさらに改善した局部発振
器を提供することができる。
【００２３】また、発振素子のドレイン端子に接続する
第１の接地用スタブとバイアス回路とを分離して配置し
たので、接地用スタブとバイアス回路との間で生じる干
渉を低減できるとともに、設計段階でバイアス回路への
高周波を阻止するための最適化、たとえば高周波阻止用
スタブのパターン最適化の検討をドレイン接地用スタブ
と切り離して検討することができる。
第１の接地用スタブとバイアス回路とを分離して配置し
たので、接地用スタブとバイアス回路との間で生じる干
渉を低減できるとともに、設計段階でバイアス回路への
高周波を阻止するための最適化、たとえば高周波阻止用
スタブのパターン最適化の検討をドレイン接地用スタブ
と切り離して検討することができる。
【００２４】好ましくは、プリント基板上に高インピー
ダンス線路と第２の接地用スタブとをさらに配置し、チ
ップ部品はコンデンサをさらに含み、コンデンサと第２
の接地用スタブとを高インピーダンス線路で接続したこ
とを特徴とする。
ダンス線路と第２の接地用スタブとをさらに配置し、チ
ップ部品はコンデンサをさらに含み、コンデンサと第２
の接地用スタブとを高インピーダンス線路で接続したこ
とを特徴とする。
【００２５】この発明に従うと、コンデンサを接地用ス
タブに直接接続せず、高周波阻止用のインピーダンス線
路を介して接続したので、発振素子のドレイン端子と接
地用のコンデンサとの間で生じる帰還による寄生発振を
抑制することができる。
タブに直接接続せず、高周波阻止用のインピーダンス線
路を介して接続したので、発振素子のドレイン端子と接
地用のコンデンサとの間で生じる帰還による寄生発振を
抑制することができる。
【００２６】この発明の他の局面によると、プリント基
板上にチップ部品と電源に接続したバイアス回路とを配
置した局部発振器であって、チップ部品は発振素子を含
み、発振素子の１つの端子はバイアス回路に接続され、
バイアス回路はコの字形のインピーダンス線路を含み、
インピーダンス線路の一部分とそれとは異なる部分とを
ワイヤで接続したことを特徴とする。
板上にチップ部品と電源に接続したバイアス回路とを配
置した局部発振器であって、チップ部品は発振素子を含
み、発振素子の１つの端子はバイアス回路に接続され、
バイアス回路はコの字形のインピーダンス線路を含み、
インピーダンス線路の一部分とそれとは異なる部分とを
ワイヤで接続したことを特徴とする。
【００２７】この発明に従うと、インピーダンス線路を
コの字形にし、ワイヤボンディングによってワイヤで短
絡するようにしたので、インピーダンス線路の長さを容
易に調整することができ、設計変更による発振特性の改
善を容易にすることができる。
コの字形にし、ワイヤボンディングによってワイヤで短
絡するようにしたので、インピーダンス線路の長さを容
易に調整することができ、設計変更による発振特性の改
善を容易にすることができる。
【００２８】また、ワイヤボンダの精度の範囲内の高い
精度で長さを調整するので、精度の高いインピーダンス
線路の長さ調節が可能となり、発振特性を容易に改善す
ることができる。
精度で長さを調整するので、精度の高いインピーダンス
線路の長さ調節が可能となり、発振特性を容易に改善す
ることができる。
【００２９】この発明のさらに他の局面による局部発振
器は、Ｋａ帯の信号を受信するために用いられる局部発
振器であって、発振素子と、一端を電源に接続され、他
端を発振素子のドレイン端子に接続されたバイアス回路
と、発振素子とバイアス回路とを配置するためのプリン
ト基板とを備え、バイアス回路は、接地用スタブと高イ
ンピーダンス線路とチップコンデンサとを含むことを特
徴とする。
器は、Ｋａ帯の信号を受信するために用いられる局部発
振器であって、発振素子と、一端を電源に接続され、他
端を発振素子のドレイン端子に接続されたバイアス回路
と、発振素子とバイアス回路とを配置するためのプリン
ト基板とを備え、バイアス回路は、接地用スタブと高イ
ンピーダンス線路とチップコンデンサとを含むことを特
徴とする。
【００３０】この発明に従うと、１枚のプリント基板上
に局部発振器の回路を形成することができるので、組立
作業が削減され、製造コストをさらに改善した局部発振
器を提供することができる。
に局部発振器の回路を形成することができるので、組立
作業が削減され、製造コストをさらに改善した局部発振
器を提供することができる。
【００３１】この発明のさらに他の局面による局部発振
器は、１つのドレイン端子を有する発振素子と、一端を
電源に接続され、他端を発振素子のドレイン端子に接続
されたバイアス回路と、発振素子とバイアス回路とを配
置するためのプリント基板とを備え、バイアス回路は、
接地用スタブと高インピーダンス線路とチップコンデン
サとを含むことを特徴とする。
器は、１つのドレイン端子を有する発振素子と、一端を
電源に接続され、他端を発振素子のドレイン端子に接続
されたバイアス回路と、発振素子とバイアス回路とを配
置するためのプリント基板とを備え、バイアス回路は、
接地用スタブと高インピーダンス線路とチップコンデン
サとを含むことを特徴とする。
【００３２】この発明に従うと、使用される発振素子の
ドレイン、ソース、ゲートの各端子の数にかかわらず、
安定した性能を得ることができる局部発振器を提供する
ことができる。
ドレイン、ソース、ゲートの各端子の数にかかわらず、
安定した性能を得ることができる局部発振器を提供する
ことができる。
【００３３】この発明の他の局面によるアンテナユニッ
トは、請求項４または５に記載の局部発振器を含む。
トは、請求項４または５に記載の局部発振器を含む。
【００３４】好ましくはアンテナユニットは、局部発振
器のプリント基板が、局部発振器の回路とは異なる回路
をさらに配置したことを特徴とする。
器のプリント基板が、局部発振器の回路とは異なる回路
をさらに配置したことを特徴とする。
【００３５】これらの発明に従うと、同一基板上に局部
発振器の回路とそれとは異なる回路とを形成するので、
アンテナユニットを構成する回路を接続するためのコネ
クタを廃止することができ、組立作業が削減され、製造
コストをさらに削減したアンテナユニットを提供するこ
とができる。
発振器の回路とそれとは異なる回路とを形成するので、
アンテナユニットを構成する回路を接続するためのコネ
クタを廃止することができ、組立作業が削減され、製造
コストをさらに削減したアンテナユニットを提供するこ
とができる。
【００３６】
【発明の実施の形態】［第１の実施の形態］以下本発明
の実施の形態の１つにおける局部発振器について図面を
参照しながら説明する。なお、図中において同一符号は
同一または相当する部材を示す。
の実施の形態の１つにおける局部発振器について図面を
参照しながら説明する。なお、図中において同一符号は
同一または相当する部材を示す。
【００３７】図１は、本発明の第１の実施の形態におけ
る局部発振器の回路図である。Ｋａ帯用の局部発振器
は、ＨＥＭＴ（High Electron Mobility Transistor ）
１０１と、誘電体共振器１０２とを含む。ＨＥＭＴ１０
１のゲート端子Ｇには、結合線路１０３と５０Ω終端チ
ップ抵抗１０４とが接続され、５０Ω終端チップ抵抗１
０４は他端をアースに接続されている。
る局部発振器の回路図である。Ｋａ帯用の局部発振器
は、ＨＥＭＴ（High Electron Mobility Transistor ）
１０１と、誘電体共振器１０２とを含む。ＨＥＭＴ１０
１のゲート端子Ｇには、結合線路１０３と５０Ω終端チ
ップ抵抗１０４とが接続され、５０Ω終端チップ抵抗１
０４は他端をアースに接続されている。
【００３８】ＨＥＭＴ１０１のドレイン端子Ｄには、ド
レイン接地用スタブ１０５と高周波阻止用高インピーダ
ンス線路１０６とが接続されている。高周波阻止用高イ
ンピーダンス線路１０６の他端は、高周波接地用オープ
ンスタブ１０７と接地用チップコンデンサ１０９と高周
波阻止用高インピーダンス線路１０８に接続されてい
る。高周波阻止用高インピーダンス線路１０８の他端
は、直流バイアスチップ抵抗１１０と接地用チップコン
デンサ１１１とに接続されている。接地用チップコンデ
ンサ１１１の他端はアースに接続され、直流バイアスチ
ップ抵抗１１０の他端はＤＣ電源に接続されている。
レイン接地用スタブ１０５と高周波阻止用高インピーダ
ンス線路１０６とが接続されている。高周波阻止用高イ
ンピーダンス線路１０６の他端は、高周波接地用オープ
ンスタブ１０７と接地用チップコンデンサ１０９と高周
波阻止用高インピーダンス線路１０８に接続されてい
る。高周波阻止用高インピーダンス線路１０８の他端
は、直流バイアスチップ抵抗１１０と接地用チップコン
デンサ１１１とに接続されている。接地用チップコンデ
ンサ１１１の他端はアースに接続され、直流バイアスチ
ップ抵抗１１０の他端はＤＣ電源に接続されている。
【００３９】ＨＥＭＴ１０１のソース端子Ｓには、出力
整合スタブ１１２が接続され、出力整合スタブ１１２の
他端には結合チップコンデンサ１１６および高周波阻止
用高インピーダンス線路１１３とが接続され、高周波阻
止用高インピーダンス線路１１３の他端には、接地用チ
ップコンデンサ１１４と直流バイアスチップ抵抗１１５
とが並列接続されている。接地用チップコンデンサ１１
４と直流バイアスチップ抵抗１１５の他端はアースに接
続されている。
整合スタブ１１２が接続され、出力整合スタブ１１２の
他端には結合チップコンデンサ１１６および高周波阻止
用高インピーダンス線路１１３とが接続され、高周波阻
止用高インピーダンス線路１１３の他端には、接地用チ
ップコンデンサ１１４と直流バイアスチップ抵抗１１５
とが並列接続されている。接地用チップコンデンサ１１
４と直流バイアスチップ抵抗１１５の他端はアースに接
続されている。
【００４０】図２は、本実施の形態における局部発振器
の回路パターン図である。図２を参照して、局部発振器
は、導電性のステム１２９上にプリント基板１２８が装
着され、プリント基板１２８上にベアチップのＨＥＭＴ
１０１と、チップ抵抗１０４，１１５，１１０と、チッ
プコンデンサ１０９，１１１，１１４，１１６と、誘電
体共振器１０２とがマウントされている。プリント基板
１２８上にはさらに、結合線路１０３と、スタブ１０
５，１０７，１１２と、高インピーダンス線路１０６，
１０８，１１３とが形成されている。さらに、接地用ス
ルーホール付アースパターン１２２〜１２６が形成され
ており、５０Ω終端チップ抵抗１０４がアースパターン
１２２に、接地用チップコンデンサ１１１がアースパタ
ーン１２３に、接地用チップコンデンサ１０９がアース
パターン１２４に、接地用チップコンデンサ１１４がア
ースパターン１２５に、直流バイアスチップ抵抗１１５
がアースパターン１２６にそれぞれ接続されてアースさ
れている。局部発振器の出力端子１３１はステム１２９
を貫通しており、出力端子１３１とステム１２９との間
には誘電体１３３が設けられて絶縁されている。プリン
ト基板１２８上に形成されたマイクロストリップライン
１１７の他端と出力端子１３１とが、ワイヤ１４０によ
り接続されている。これに対して電源端子１３２はプリ
ント基板１２８上に形成されたスルーホール付パターン
１２７と接続されている。
の回路パターン図である。図２を参照して、局部発振器
は、導電性のステム１２９上にプリント基板１２８が装
着され、プリント基板１２８上にベアチップのＨＥＭＴ
１０１と、チップ抵抗１０４，１１５，１１０と、チッ
プコンデンサ１０９，１１１，１１４，１１６と、誘電
体共振器１０２とがマウントされている。プリント基板
１２８上にはさらに、結合線路１０３と、スタブ１０
５，１０７，１１２と、高インピーダンス線路１０６，
１０８，１１３とが形成されている。さらに、接地用ス
ルーホール付アースパターン１２２〜１２６が形成され
ており、５０Ω終端チップ抵抗１０４がアースパターン
１２２に、接地用チップコンデンサ１１１がアースパタ
ーン１２３に、接地用チップコンデンサ１０９がアース
パターン１２４に、接地用チップコンデンサ１１４がア
ースパターン１２５に、直流バイアスチップ抵抗１１５
がアースパターン１２６にそれぞれ接続されてアースさ
れている。局部発振器の出力端子１３１はステム１２９
を貫通しており、出力端子１３１とステム１２９との間
には誘電体１３３が設けられて絶縁されている。プリン
ト基板１２８上に形成されたマイクロストリップライン
１１７の他端と出力端子１３１とが、ワイヤ１４０によ
り接続されている。これに対して電源端子１３２はプリ
ント基板１２８上に形成されたスルーホール付パターン
１２７と接続されている。
【００４１】ＨＥＭＴ１０１は、ドレイン端子を２つ持
ち、一方のドレイン端子Ｄ１は高周波阻止用高インピー
ダンス線路１０６とワイヤ１１９で接続され、他方のド
レイン端子Ｄ２はドレイン接地用スタブ１０５とワイヤ
１２１で接続されている。ゲート端子Ｇは結合線路１０
３とワイヤ１２０で接続され、ソース端子Ｓは出力整合
スタブ１１２とワイヤ１１８で接続されている。
ち、一方のドレイン端子Ｄ１は高周波阻止用高インピー
ダンス線路１０６とワイヤ１１９で接続され、他方のド
レイン端子Ｄ２はドレイン接地用スタブ１０５とワイヤ
１２１で接続されている。ゲート端子Ｇは結合線路１０
３とワイヤ１２０で接続され、ソース端子Ｓは出力整合
スタブ１１２とワイヤ１１８で接続されている。
【００４２】このように構成された局部発振器の回路に
おいて、ベアチップのＨＥＭＴ１０１は２つのドレイン
端子Ｄ１，Ｄ２を有し、ドレイン端子Ｄ１にはバイアス
回路として直流バイアスチップ抵抗１１０、高インピー
ダンス線路１０８、高周波接地用オープンスタブ１０７
および高周波阻止用高インピーダンス線路１０６を経て
直流電流が供給される。一方、ドレイン端子Ｄ２はドレ
イン接地用スタブ１０５によって高周波的に接地されて
いる。
おいて、ベアチップのＨＥＭＴ１０１は２つのドレイン
端子Ｄ１，Ｄ２を有し、ドレイン端子Ｄ１にはバイアス
回路として直流バイアスチップ抵抗１１０、高インピー
ダンス線路１０８、高周波接地用オープンスタブ１０７
および高周波阻止用高インピーダンス線路１０６を経て
直流電流が供給される。一方、ドレイン端子Ｄ２はドレ
イン接地用スタブ１０５によって高周波的に接地されて
いる。
【００４３】そして、ソース端子Ｓより出力整合スタブ
１１２および結合チップコンデンサ１１６を経て発振パ
ワーが出力端子１３１に出力される。
１１２および結合チップコンデンサ１１６を経て発振パ
ワーが出力端子１３１に出力される。
【００４４】ドレイン端子Ｄ１，Ｄ２の両端子に高周波
阻止のためのオープンスタブを組込むこともできるが、
バイアス回路にオープンスタブを設けても、オープンス
タブに接地効果を期待できる周波数帯域が狭いため、完
全にバイアス回路へ高周波成分を阻止することが難し
く、バイアス回路に阻止用のパターンや高インピーダン
ス線路や他のオープンスタブやチップコンデンサなどを
使って、オープンスタブで接地できなかった周波数帯域
をカバーする必要がある。そしてその最適化は寄生発振
を防止するためのドレイン接地のパターン最適化と同時
に行なわなければならない。
阻止のためのオープンスタブを組込むこともできるが、
バイアス回路にオープンスタブを設けても、オープンス
タブに接地効果を期待できる周波数帯域が狭いため、完
全にバイアス回路へ高周波成分を阻止することが難し
く、バイアス回路に阻止用のパターンや高インピーダン
ス線路や他のオープンスタブやチップコンデンサなどを
使って、オープンスタブで接地できなかった周波数帯域
をカバーする必要がある。そしてその最適化は寄生発振
を防止するためのドレイン接地のパターン最適化と同時
に行なわなければならない。
【００４５】本実施の形態における局部発振器は、ドレ
イン端子のバイアス回路側を高周波的にオープン状態に
し、もう一方のドレイン端子側のオープンスタブだけで
高周波接地を行なうようにした。その結果、バイアス回
路では、ドレイン接地のパターン最適化を行なわずに寄
生発振阻止等の検討をすることができる。
イン端子のバイアス回路側を高周波的にオープン状態に
し、もう一方のドレイン端子側のオープンスタブだけで
高周波接地を行なうようにした。その結果、バイアス回
路では、ドレイン接地のパターン最適化を行なわずに寄
生発振阻止等の検討をすることができる。
【００４６】本実施の形態における局部発振器の場合、
誘電体共振器１０２は、チップ抵抗、チップコンデンサ
等の他の回路部品とともにプリント基板１２８の同一平
面上に自動マウンタ装置で同時に搭載される。なお、発
振素子であるＨＥＭＴ１０１はベアチップの状態で基板
上にダイボンディングされ、各端子は基板上のパターン
にワイヤボンディングによって接続される。
誘電体共振器１０２は、チップ抵抗、チップコンデンサ
等の他の回路部品とともにプリント基板１２８の同一平
面上に自動マウンタ装置で同時に搭載される。なお、発
振素子であるＨＥＭＴ１０１はベアチップの状態で基板
上にダイボンディングされ、各端子は基板上のパターン
にワイヤボンディングによって接続される。
【００４７】誘電体共振器１０２は、ＨＥＭＴ１０１の
ゲート端子Ｇからの距離とゲート端子Ｇに接続された結
合線路１０３からの距離とが最適となる位置に接着剤に
て固定される。ここで用いられる接着剤の選択について
は、高周波損失が少ないことおよびその他の部品と同一
工程で塗布および硬化が可能となることが条件となる。
ゲート端子Ｇからの距離とゲート端子Ｇに接続された結
合線路１０３からの距離とが最適となる位置に接着剤に
て固定される。ここで用いられる接着剤の選択について
は、高周波損失が少ないことおよびその他の部品と同一
工程で塗布および硬化が可能となることが条件となる。
【００４８】局部発振器のパワー、周波数温度ドリフ
ト、位相雑音特性および負荷変動特性等の発振特性は、
誘電体共振器１０２と結合線路１０３との間の距離、誘
電体共振器１０２とＨＥＭＴ１０１との間の距離、ドレ
イン接地用スタブ１０５の幅や長さ、ソース端子Ｓに設
けられた出力整合スタブ１１２の幅や長さを調整するこ
とによって最適化される。
ト、位相雑音特性および負荷変動特性等の発振特性は、
誘電体共振器１０２と結合線路１０３との間の距離、誘
電体共振器１０２とＨＥＭＴ１０１との間の距離、ドレ
イン接地用スタブ１０５の幅や長さ、ソース端子Ｓに設
けられた出力整合スタブ１１２の幅や長さを調整するこ
とによって最適化される。
【００４９】図３は本実施の形態における局部発振器の
構造を説明するための図である。局部発振器はいわゆる
キャン構造をなしており、誘電体共振器１０２とチップ
部品（図示しない）をプリント基板１２８上にマウント
し、発振素子も同基板上にダイボンディングし、発振素
子の各端子をワイヤボンディングで接続し、ステム１２
９上に装着した後、カバー１３０を溶接して密封した構
造となっている。
構造を説明するための図である。局部発振器はいわゆる
キャン構造をなしており、誘電体共振器１０２とチップ
部品（図示しない）をプリント基板１２８上にマウント
し、発振素子も同基板上にダイボンディングし、発振素
子の各端子をワイヤボンディングで接続し、ステム１２
９上に装着した後、カバー１３０を溶接して密封した構
造となっている。
【００５０】以上説明したとおり本実施の形態における
局部発振器は、発振素子として２つのドレイン端子を持
つＨＥＭＴを用い、一方のドレイン端子Ｄ２にドレイン
接地用スタブ１０５を接続し、他方のドレイン端子Ｄ１
に電源を供給するためのバイアス回路を接続し、ドレイ
ン接地用スタブ１０５と電源を供給するバイアス回路と
を分離して配置したので、ドレイン接地用スタブ１０５
とバイアス回路との干渉を低減することができる。さら
に、バイアス回路における高周波を阻止するための最適
化、たとえば高周波接地用オープンスタブ１０７のパタ
ーン最適化の検討をドレイン接地用スタブ１０５と切り
離して検討することが可能となる。
局部発振器は、発振素子として２つのドレイン端子を持
つＨＥＭＴを用い、一方のドレイン端子Ｄ２にドレイン
接地用スタブ１０５を接続し、他方のドレイン端子Ｄ１
に電源を供給するためのバイアス回路を接続し、ドレイ
ン接地用スタブ１０５と電源を供給するバイアス回路と
を分離して配置したので、ドレイン接地用スタブ１０５
とバイアス回路との干渉を低減することができる。さら
に、バイアス回路における高周波を阻止するための最適
化、たとえば高周波接地用オープンスタブ１０７のパタ
ーン最適化の検討をドレイン接地用スタブ１０５と切り
離して検討することが可能となる。
【００５１】＜変形例＞次に、第１の実施の形態におけ
る局部発振器の変形例を説明する。
る局部発振器の変形例を説明する。
【００５２】上述のバイアス回路に高周波成分を阻止す
るためのパターン、高インピーダンス線路、オープンス
タブ、およびチップコンデンサを用いれば、高周波成分
を阻止することができるとともに、寄生発振を防止する
ためのドレイン接地のパターン最適化を行なうことがで
きる。
るためのパターン、高インピーダンス線路、オープンス
タブ、およびチップコンデンサを用いれば、高周波成分
を阻止することができるとともに、寄生発振を防止する
ためのドレイン接地のパターン最適化を行なうことがで
きる。
【００５３】このように、バイアス回路のみで高周波成
分の阻止と寄生発振を防止することができる場合には、
上述のＨＥＭＴ１０１のドレイン端子Ｄ２をオープンス
タブ１０５に接続する必要はない。したがって、１つの
ドレイン端子を有する発振素子ＨＥＭＴを用いることが
できる。
分の阻止と寄生発振を防止することができる場合には、
上述のＨＥＭＴ１０１のドレイン端子Ｄ２をオープンス
タブ１０５に接続する必要はない。したがって、１つの
ドレイン端子を有する発振素子ＨＥＭＴを用いることが
できる。
【００５４】図４は、１つのドレイン端子を有するＨＥ
ＭＴを用いた場合の局部発振器の回路パターン図であ
る。図２に示した２つのドレイン端子を有するＨＥＭＴ
１０１を、１つのドレイン端子を有するＨＥＭＴ１７０
に置換えたものである。その他の構成については、図２
に示したパターン図と同じであるので、ここでの説明は
繰返さない。ＨＥＭＴ１７０のドレイン端子Ｄ１は、バ
イアス回路を構成する高周波阻止用高インピーダンス線
路１０６とワイヤ１１９で接続されているが、ドレイン
接地用スタブ１０５とは接続されていない。この変形例
においては、高周波阻止用高インピーダンス線路１０６
と、高周波接地用オープンスタブ１０７と、接地用チッ
プコンデンサ１０９と、高周波阻止用高インピーダンス
線路１０８と、直流バイアスチップ抵抗１１０と、接地
用チップコンデンサ１１１とにより形成されるバイアス
回路において、高周波成分が阻止されるとともに、寄生
発振が防止される。
ＭＴを用いた場合の局部発振器の回路パターン図であ
る。図２に示した２つのドレイン端子を有するＨＥＭＴ
１０１を、１つのドレイン端子を有するＨＥＭＴ１７０
に置換えたものである。その他の構成については、図２
に示したパターン図と同じであるので、ここでの説明は
繰返さない。ＨＥＭＴ１７０のドレイン端子Ｄ１は、バ
イアス回路を構成する高周波阻止用高インピーダンス線
路１０６とワイヤ１１９で接続されているが、ドレイン
接地用スタブ１０５とは接続されていない。この変形例
においては、高周波阻止用高インピーダンス線路１０６
と、高周波接地用オープンスタブ１０７と、接地用チッ
プコンデンサ１０９と、高周波阻止用高インピーダンス
線路１０８と、直流バイアスチップ抵抗１１０と、接地
用チップコンデンサ１１１とにより形成されるバイアス
回路において、高周波成分が阻止されるとともに、寄生
発振が防止される。
【００５５】このように、変形例における局部発振器に
おいては、バイアス回路に高インピーダンス線路とオー
プンスタブとチップコンデンサを用いて高周波成分を阻
止するとともに、寄生発振を防止することができるの
で、ＨＥＭＴ１７０のドレイン端子をドレイン接地用ス
タブ１０５と接続する必要がなく、１つのドレイン端子
を有するＨＥＭＴを用いることができる。したがって、
ＨＥＭＴのドレイン、ソース、ゲートのそれぞれの端子
の数によらず安定した発振特性を得ることができる。ま
た、ドレイン、ソース、ゲートのそれぞれの端子の数に
依存せずにＨＥＭＴを選択することができるので、製造
コストの低減および組立作業を削減することができる。
おいては、バイアス回路に高インピーダンス線路とオー
プンスタブとチップコンデンサを用いて高周波成分を阻
止するとともに、寄生発振を防止することができるの
で、ＨＥＭＴ１７０のドレイン端子をドレイン接地用ス
タブ１０５と接続する必要がなく、１つのドレイン端子
を有するＨＥＭＴを用いることができる。したがって、
ＨＥＭＴのドレイン、ソース、ゲートのそれぞれの端子
の数によらず安定した発振特性を得ることができる。ま
た、ドレイン、ソース、ゲートのそれぞれの端子の数に
依存せずにＨＥＭＴを選択することができるので、製造
コストの低減および組立作業を削減することができる。
【００５６】［第２の実施の形態］次に第２の実施の形
態における局部発振器について説明する。図５は、第２
の実施の形態における局部発振器の回路図である。図５
を参照して、高周波接地用オープンスタブ１０７と接地
用チップコンデンサ１０９との間に高インピーダンス線
路１０８Ａを接続したことの他は、第１の実施の形態に
おける局部発振器の回路図（図１）と同じなので、ここ
での説明は繰返さない。
態における局部発振器について説明する。図５は、第２
の実施の形態における局部発振器の回路図である。図５
を参照して、高周波接地用オープンスタブ１０７と接地
用チップコンデンサ１０９との間に高インピーダンス線
路１０８Ａを接続したことの他は、第１の実施の形態に
おける局部発振器の回路図（図１）と同じなので、ここ
での説明は繰返さない。
【００５７】図６は、第２の実施の形態における局部発
振器のパターン図である。図を参照して、第２の実施の
形態における局部発振器は、接地用チップコンデンサ１
０９を、高周波接地用オープンスタブ１０７に直接接続
せず、高周波接地用オープンスタブ１０７と接地用チッ
プコンデンサ１０９との間に高周波阻止用高インピーダ
ンス線路１０８Ａを接続している。
振器のパターン図である。図を参照して、第２の実施の
形態における局部発振器は、接地用チップコンデンサ１
０９を、高周波接地用オープンスタブ１０７に直接接続
せず、高周波接地用オープンスタブ１０７と接地用チッ
プコンデンサ１０９との間に高周波阻止用高インピーダ
ンス線路１０８Ａを接続している。
【００５８】ここで高インピーダンス線路について説明
する。一般的に信号ラインとして信号の周波数でインピ
ーダンスが５０［Ω］となるマイクロストリップライン
が使われる（以下「５０Ω線路」という）。高インピー
ダンス線路とは、５０Ω線路よりも相対的にインピーダ
ンスの高いマイクロストリップラインをいう。図７は、
マイクロストリップラインを形成したセラミック基板の
断面図である。セラミック基板１５０はその下面にアー
ス面として導体１５１が形成され、上面にはマイクロス
トリップライン１５３が形成されている。たとえば、セ
ラミック基板１５０の誘電率をεr ＝９．４、厚さをＨ
＝０．３８［ｍｍ］とし、マイクロストリップライン１
５３の厚さをｔ＝０．０１５［ｍｍ］とした場合、信号
の周波数がｆ＝１８．７５ＧＨｚにおける５０Ω線路の
幅はＷ＝０．３６４［ｍｍ］となる。一方、高インピー
ダンス線路の線路幅をＷ＝０．２［ｍｍ］とすれば、特
性インピーダンスはＺ0 ＝６３．９［Ω］である。この
ことは、マイクロストリップラインにおいて線路幅を５
０Ω線路よりも細くするとインダクタンス成分が増加
し、線路がコイルと同じ特性を持つためにインピーダン
スが５０［Ω］よりも高い値となることによる。この値
は周波数が高いほどインピーダンスも高くなる。
する。一般的に信号ラインとして信号の周波数でインピ
ーダンスが５０［Ω］となるマイクロストリップライン
が使われる（以下「５０Ω線路」という）。高インピー
ダンス線路とは、５０Ω線路よりも相対的にインピーダ
ンスの高いマイクロストリップラインをいう。図７は、
マイクロストリップラインを形成したセラミック基板の
断面図である。セラミック基板１５０はその下面にアー
ス面として導体１５１が形成され、上面にはマイクロス
トリップライン１５３が形成されている。たとえば、セ
ラミック基板１５０の誘電率をεr ＝９．４、厚さをＨ
＝０．３８［ｍｍ］とし、マイクロストリップライン１
５３の厚さをｔ＝０．０１５［ｍｍ］とした場合、信号
の周波数がｆ＝１８．７５ＧＨｚにおける５０Ω線路の
幅はＷ＝０．３６４［ｍｍ］となる。一方、高インピー
ダンス線路の線路幅をＷ＝０．２［ｍｍ］とすれば、特
性インピーダンスはＺ0 ＝６３．９［Ω］である。この
ことは、マイクロストリップラインにおいて線路幅を５
０Ω線路よりも細くするとインダクタンス成分が増加
し、線路がコイルと同じ特性を持つためにインピーダン
スが５０［Ω］よりも高い値となることによる。この値
は周波数が高いほどインピーダンスも高くなる。
【００５９】高インピーダンス線路と５０Ω線路との電
圧定在波比（ＶＳＷＲ）は、上述の具体例ではρ＝１．
２８となり、周波数がｆ＝１８．７５ＧＨｚの信号は高
インピーダンス線路を通過しづらくなる。
圧定在波比（ＶＳＷＲ）は、上述の具体例ではρ＝１．
２８となり、周波数がｆ＝１８．７５ＧＨｚの信号は高
インピーダンス線路を通過しづらくなる。
【００６０】したがって、高インピーダンス線路は特定
の周波数を有する高周波の信号を遮断することができ
る。
の周波数を有する高周波の信号を遮断することができ
る。
【００６１】本実施の形態においては、発振素子ＨＥＭ
Ｔ１０１のドレイン端子Ｄ１に電源供給するバイアス回
路において、接地用チップコンデンサ１０９を高周波阻
止用高インピーダンス線路１０８Ａを介して高周波接地
用オープンスタブ１０７に接続することにより、ドレイ
ン端子Ｄ１と接地用チップコンデンサ１０９との間で生
じる帰還による寄生発振を抑制することができ、安定し
た発振特性を有する局部発振器となる。
Ｔ１０１のドレイン端子Ｄ１に電源供給するバイアス回
路において、接地用チップコンデンサ１０９を高周波阻
止用高インピーダンス線路１０８Ａを介して高周波接地
用オープンスタブ１０７に接続することにより、ドレイ
ン端子Ｄ１と接地用チップコンデンサ１０９との間で生
じる帰還による寄生発振を抑制することができ、安定し
た発振特性を有する局部発振器となる。
【００６２】＜変形例＞第２の実施の形態における局部
発振器においても、１つのドレイン端子を有するＨＥＭ
Ｔを用いることができる。これは、第１の実施の形態に
おいて説明したとおり、バイアス回路で高周波成分の阻
止と寄生発振の防止を行なうことができることにより可
能となるものである。図８に示すパターン図は、図６に
示したパターン図の２つのドレイン端子を有するＨＥＭ
Ｔ１０１を１つのドレイン端子を有するＨＥＭＴ１７０
に置換えたものである。その他の構成については図６に
示したパターン図と同じであるのでここでの説明は繰返
さない。
発振器においても、１つのドレイン端子を有するＨＥＭ
Ｔを用いることができる。これは、第１の実施の形態に
おいて説明したとおり、バイアス回路で高周波成分の阻
止と寄生発振の防止を行なうことができることにより可
能となるものである。図８に示すパターン図は、図６に
示したパターン図の２つのドレイン端子を有するＨＥＭ
Ｔ１０１を１つのドレイン端子を有するＨＥＭＴ１７０
に置換えたものである。その他の構成については図６に
示したパターン図と同じであるのでここでの説明は繰返
さない。
【００６３】図８に示すように、第２の実施の形態にお
ける変形された局部発振器は、１つのドレイン端子を有
するＨＥＭＴ１７０を用いたので、ＨＥＭＴ１７０のド
レイン端子の数によらず、安定した発振特性を得ること
ができる。
ける変形された局部発振器は、１つのドレイン端子を有
するＨＥＭＴ１７０を用いたので、ＨＥＭＴ１７０のド
レイン端子の数によらず、安定した発振特性を得ること
ができる。
【００６４】これは、ＨＥＭＴ１７０のドレイン端子Ｄ
１に接続されるバイアス回路が、高周波阻止用高インピ
ーダンス線路１０６と、高周波接地用オープンスタブ１
０７と、接地用チップコンデンサ１０９と、高周波阻止
用高インピーダンス線路１０８，１０８Ａと、直流バイ
アスチップ抵抗１１０と、接地用チップコンデンサ１１
１とから形成されるため、高周波成分の阻止と寄生発振
を防止することができるからである。そして、バイアス
回路で高周波成分の阻止と寄生発振の防止とがされるた
め、ＨＥＭＴ１７０のドレイン端子をドレイン接地用ス
タブ１０５に接続する必要がなくなる。
１に接続されるバイアス回路が、高周波阻止用高インピ
ーダンス線路１０６と、高周波接地用オープンスタブ１
０７と、接地用チップコンデンサ１０９と、高周波阻止
用高インピーダンス線路１０８，１０８Ａと、直流バイ
アスチップ抵抗１１０と、接地用チップコンデンサ１１
１とから形成されるため、高周波成分の阻止と寄生発振
を防止することができるからである。そして、バイアス
回路で高周波成分の阻止と寄生発振の防止とがされるた
め、ＨＥＭＴ１７０のドレイン端子をドレイン接地用ス
タブ１０５に接続する必要がなくなる。
【００６５】以上説明したように、第２の実施の形態に
おける変形された局部発振器は、上述の効果に加えて、
ＨＥＭＴのドレイン端子の数にかかわらず、安定した発
振特性を得ることができる。
おける変形された局部発振器は、上述の効果に加えて、
ＨＥＭＴのドレイン端子の数にかかわらず、安定した発
振特性を得ることができる。
【００６６】［第３の実施の形態］次に第３の実施の形
態における局部発振器について説明する。第３の実施の
形態における局部発振器は、第２の実施の形態における
局部発振器の回路パターンを修正して発振特性の改善を
図ったものである。
態における局部発振器について説明する。第３の実施の
形態における局部発振器は、第２の実施の形態における
局部発振器の回路パターンを修正して発振特性の改善を
図ったものである。
【００６７】図９は、図６中の４００で示す領域を拡大
した図である。図を参照して、高周波阻止用高インピー
ダンス線路１０６の形状はコの字形に形成されている。
そして、高周波阻止用高インピーダンス線路１０６で囲
まれた間隙をまたぐように高周波阻止用高インピーダン
ス線路１０６の２箇所をワイヤ４０１で接続している。
した図である。図を参照して、高周波阻止用高インピー
ダンス線路１０６の形状はコの字形に形成されている。
そして、高周波阻止用高インピーダンス線路１０６で囲
まれた間隙をまたぐように高周波阻止用高インピーダン
ス線路１０６の２箇所をワイヤ４０１で接続している。
【００６８】このように、高周波阻止用高インピーダン
ス線路１０６の形状をコの字形にすることで、ワイヤに
より高周波阻止用高インピーダンス線路の２箇所を容易
に短絡することができる。したがって、設計変更により
発振特性を改善する場合でも回路パターンの修正を行な
うことなく発振特性を変更することができる。また、製
造のばらつきにより生じる発振特性のばらつきを容易に
調節することができる。
ス線路１０６の形状をコの字形にすることで、ワイヤに
より高周波阻止用高インピーダンス線路の２箇所を容易
に短絡することができる。したがって、設計変更により
発振特性を改善する場合でも回路パターンの修正を行な
うことなく発振特性を変更することができる。また、製
造のばらつきにより生じる発振特性のばらつきを容易に
調節することができる。
【００６９】さらに、ワイヤの接続はワイヤボンダによ
り行なわれるので、ワイヤボンダの精度の範囲内でワイ
ヤの接続位置を調節することが可能となる。したがっ
て、ワイヤを接続する位置を変更することのできる精度
で発振特性を調整することができ、精度の高い調整が可
能となる。
り行なわれるので、ワイヤボンダの精度の範囲内でワイ
ヤの接続位置を調節することが可能となる。したがっ
て、ワイヤを接続する位置を変更することのできる精度
で発振特性を調整することができ、精度の高い調整が可
能となる。
【００７０】＜変形例＞また、１つのドレイン端子を有
するＨＥＭＴを用いる場合においても同様に、第２の実
施の形態における変形された局部発振器の回路パターン
を修正することにより、発振特性の改善を図ることがで
きる。図１０は、第３の実施の形態における変形された
局部発振器の回路パターンの一部を示す図であり、図８
中の５００で示す領域を拡大した図である。図を参照し
て、ＨＥＭＴ１７０は１つのドレイン端子Ｄ１を有し、
高周波阻止用高インピーダンス線路１０６の形状はコの
字形に変形されている。そして、高周波阻止用高インピ
ーダンス線路１０６で囲まれた間隙をまたぐように高周
波阻止用高インピーダンス線路１０６の２箇所をワイヤ
４０１で接続している。
するＨＥＭＴを用いる場合においても同様に、第２の実
施の形態における変形された局部発振器の回路パターン
を修正することにより、発振特性の改善を図ることがで
きる。図１０は、第３の実施の形態における変形された
局部発振器の回路パターンの一部を示す図であり、図８
中の５００で示す領域を拡大した図である。図を参照し
て、ＨＥＭＴ１７０は１つのドレイン端子Ｄ１を有し、
高周波阻止用高インピーダンス線路１０６の形状はコの
字形に変形されている。そして、高周波阻止用高インピ
ーダンス線路１０６で囲まれた間隙をまたぐように高周
波阻止用高インピーダンス線路１０６の２箇所をワイヤ
４０１で接続している。
【００７１】したがって、第３の実施の形態における変
形された局部発振器は、上述の効果に加えて、１つのド
レイン端子を有するＨＥＭＴを用いるので、組立作業が
削減され、製造コストを削減することができる。
形された局部発振器は、上述の効果に加えて、１つのド
レイン端子を有するＨＥＭＴを用いるので、組立作業が
削減され、製造コストを削減することができる。
【００７２】以上説明した第１〜第３の実施の形態にお
ける局部発振器は、１枚の基板に回路を形成するように
した。したがって、ＬＮＢの回路を構成するＬＮＡ、Ｍ
ＩＸ、およびＢＰＦを形成する基板と同じ基板に局部発
振器を形成することができる。その結果、ＬＮＢの組立
の作業が削減され、ＬＮＢを構成するそれぞれの回路を
接続するためのコネクタを廃止することができ、生産性
および製造コストをさらに改善することができる。
ける局部発振器は、１枚の基板に回路を形成するように
した。したがって、ＬＮＢの回路を構成するＬＮＡ、Ｍ
ＩＸ、およびＢＰＦを形成する基板と同じ基板に局部発
振器を形成することができる。その結果、ＬＮＢの組立
の作業が削減され、ＬＮＢを構成するそれぞれの回路を
接続するためのコネクタを廃止することができ、生産性
および製造コストをさらに改善することができる。
【００７３】また、ドレイン端子の数にかかわらず、発
振素子を選択できるので、発振素子の選択の幅が広が
り、設計の自由度が増すとともに、部品コストの削減が
可能となる。
振素子を選択できるので、発振素子の選択の幅が広が
り、設計の自由度が増すとともに、部品コストの削減が
可能となる。
【００７４】なお、本実施の形態において、図２、図
４、図６、図８、図９および図１０に示したパターン図
は、１枚の基板で最適化されたパターンの基本形を示す
ものであり、これらの図に示すパターンに限定されるわ
けではない。
４、図６、図８、図９および図１０に示したパターン図
は、１枚の基板で最適化されたパターンの基本形を示す
ものであり、これらの図に示すパターンに限定されるわ
けではない。
【００７５】さらに、本実施の形態ではＫａ帯受信用Ｌ
ＮＢに用いられる局部発振器について説明したが、Ｋｕ
帯受信用ＬＮＢに用いられる局部発振器に適用できるこ
とは言うまでもない。また、発振素子にＨＥＭＴを用い
たが、ＨＢＴ（Hetero Bipolar Transistor ）やＦＥＴ
を用いることもできる。
ＮＢに用いられる局部発振器について説明したが、Ｋｕ
帯受信用ＬＮＢに用いられる局部発振器に適用できるこ
とは言うまでもない。また、発振素子にＨＥＭＴを用い
たが、ＨＢＴ（Hetero Bipolar Transistor ）やＦＥＴ
を用いることもできる。
【００７６】今回開示された実施の形態は全ての点で例
示であって、制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
示であって、制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【図１】第１の実施の形態における局部発振器の回路図
である。
である。
【図２】第１の実施の形態における局部発振器の回路パ
ターン図である。
ターン図である。
【図３】第１の実施の形態における局部発振器の構造を
示す図である。
示す図である。
【図４】第１の実施の形態における局部発振器に１つの
ドレイン端子を有するＨＥＭＴを用いた場合の変形され
た回路パターン図である。
ドレイン端子を有するＨＥＭＴを用いた場合の変形され
た回路パターン図である。
【図５】第２の実施の形態における局部発振器の回路図
である。
である。
【図６】第２の実施の形態における局部発振器の回路パ
ターン図である。
ターン図である。
【図７】上面にマイクロストリップラインを形成したセ
ラミック基板の断面図である。
ラミック基板の断面図である。
【図８】第２の実施の形態における局部発振器に１つの
ドレイン端子を有するＨＥＭＴを用いた場合の変形され
た回路パターン図である。
ドレイン端子を有するＨＥＭＴを用いた場合の変形され
た回路パターン図である。
【図９】図６の４００部分に相当する部分の第３の実施
の形態における拡大図である。
の形態における拡大図である。
【図１０】図８の５００部分に相当する部分の拡大図で
あり、第３の実施の形態の変形例を示す図である。
あり、第３の実施の形態の変形例を示す図である。
【図１１】Ｋｕ帯衛星放送受信システムの概略を示すブ
ロック図である。
ロック図である。
【図１２】Ｋｕ帯受信用ＬＮＢの概略を示す回路ブロッ
ク図である。
ク図である。
【図１３】Ｋａ帯衛星放送受信システムの概略を示すブ
ロック図である。
ロック図である。
【図１４】Ｋａ帯受信用ＬＮＢの概略を示す回路ブロッ
ク図である。
ク図である。
【図１５】従来の局部発振器の回路図である。
【図１６】従来の局部発振器の回路パターン図である。
【図１７】従来の局部発振器の構造を示す図である。
１０１ ＨＥＭＴ １０２ 誘電体共振器 １０４，１１０，１１５ チップ抵抗 １０５，１０７，１１２ スタブ １０６，１０８，１１３ 高インピーダンス線路 １０９，１１１，１１４，１１６ チップコンデンサ １１８〜１２１ ワイヤ
Claims (7)
- 【請求項１】 プリント基板上にチップ部品と電源に接
続したバイアス回路と第１の接地用スタブとを配置した
局部発振器であって、 前記チップ部品は少なくとも２つのドレイン端子を有す
る発振素子を含み、 前記第１の接地用スタブは前記発振素子の第１のドレイ
ン端子に接続され、 前記バイアス回路を構成する部分のうち前記発振素子の
第２のドレイン端子に接続する部分と前記第１の接地用
スタブとの間に前記発振素子を配置したことを特徴とす
る、局部発振器。 - 【請求項２】 前記プリント基板上に高インピーダンス
線路と第２の接地用スタブとをさらに配置し、 前記チップ部品はコンデンサをさらに含み、 前記コンデンサと前記第２の接地用スタブとを前記高イ
ンピーダンス線路で接続したことを特徴とする、請求項
１に記載の局部発振器。 - 【請求項３】 プリント基板上にチップ部品と電源に接
続したバイアス回路とを配置した局部発振器であって、 前記チップ部品は発振素子を含み、 前記発振素子の１つの端子は、前記バイアス回路に接続
され、 前記バイアス回路はコの字形のインピーダンス線路を含
み、 前記インピーダンス線路の一部分とそれとは異なる部分
とをワイヤで接続したことを特徴とする、局部発振器。 - 【請求項４】 Ｋａ帯の信号を受信するために用いられ
る局部発振器であって、 発振素子と、 一端を電源に接続され、他端を前記発振素子のドレイン
端子に接続されたバイアス回路と、 前記発振素子と前記バイアス回路とを配置するためのプ
リント基板とを備え、 前記バイアス回路は、接地用スタブと高インピーダンス
線路とチップコンデンサとを含むことを特徴とする、局
部発振器。 - 【請求項５】 １つのドレイン端子を有する発振素子
と、 一端を電源に接続され、他端を前記発振素子のドレイン
端子に接続されたバイアス回路と、 前記発振素子と前記バイアス回路とを配置するためのプ
リント基板とを備え、 前記バイアス回路は、接地用スタブと高インピーダンス
線路とチップコンデンサとを含むことを特徴とする、局
部発振器。 - 【請求項６】 請求項４または請求項５に記載の局部発
振器を含むアンテナユニット。 - 【請求項７】 前記プリント基板は、前記局部発振器の
回路とは異なる回路をさらに配置したことを特徴とす
る、請求項６に記載のアンテナユニット。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12843999A JP3881807B2 (ja) | 1998-07-23 | 1999-05-10 | 局部発振器およびアンテナユニット |
| US09/359,119 US6188296B1 (en) | 1998-07-23 | 1999-07-23 | Local oscillator having improved oscillation characteristic |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20752198 | 1998-07-23 | ||
| JP10-207521 | 1998-07-23 | ||
| JP12843999A JP3881807B2 (ja) | 1998-07-23 | 1999-05-10 | 局部発振器およびアンテナユニット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000101344A true JP2000101344A (ja) | 2000-04-07 |
| JP3881807B2 JP3881807B2 (ja) | 2007-02-14 |
Family
ID=26464107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12843999A Expired - Fee Related JP3881807B2 (ja) | 1998-07-23 | 1999-05-10 | 局部発振器およびアンテナユニット |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6188296B1 (ja) |
| JP (1) | JP3881807B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6714089B2 (en) * | 2002-05-29 | 2004-03-30 | Xytrans, Inc. | High frequency signal source and method of generating same using dielectric resonator oscillator (DRO) circuit |
| US20050068751A1 (en) * | 2003-09-30 | 2005-03-31 | Hyunjun Kim | Floating trace on signal layer |
| US8830690B2 (en) * | 2008-09-25 | 2014-09-09 | International Business Machines Corporation | Minimizing plating stub reflections in a chip package using capacitance |
| FR2936920B1 (fr) * | 2008-10-06 | 2016-01-15 | Eutelsat | Installation de reception de signaux satellitaires hyperfrequences. |
| US20100155883A1 (en) * | 2008-10-31 | 2010-06-24 | Trustees Of Boston University | Integrated mems and ic systems and related methods |
| US9413291B2 (en) * | 2014-08-11 | 2016-08-09 | Honeywell International Inc. | System and method for frequency drift compensation for a dielectric resonator oscillator |
| JP7002340B2 (ja) * | 2018-01-12 | 2022-01-20 | 株式会社ヨコオ | 車載用アンテナ装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59224904A (ja) * | 1983-06-03 | 1984-12-17 | Murata Mfg Co Ltd | 発振回路 |
| US4707669A (en) * | 1985-05-21 | 1987-11-17 | Matsushita Electric Industrial Co., Ltd. | Dielectric resonator microwave oscillator having enhanced negative resistance |
| JPH0618290B2 (ja) * | 1987-09-25 | 1994-03-09 | 松下電器産業株式会社 | マイクロ波発振器 |
| JPH02134720A (ja) | 1988-11-14 | 1990-05-23 | Konica Corp | 非磁性粉を含有するバックコート層を設けた磁気記録媒体 |
| JPH0514059A (ja) | 1991-07-05 | 1993-01-22 | Sanyo Electric Co Ltd | Ｓｈｆ受信機 |
| JPH06216640A (ja) * | 1993-01-19 | 1994-08-05 | Fujitsu Ltd | 高周波回路 |
-
1999
- 1999-05-10 JP JP12843999A patent/JP3881807B2/ja not_active Expired - Fee Related
- 1999-07-23 US US09/359,119 patent/US6188296B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3881807B2 (ja) | 2007-02-14 |
| US6188296B1 (en) | 2001-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5940750A (en) | Low-cost low noise block down-converter with a self-oscillating mixer for satellite broadcast receivers | |
| US5990838A (en) | Dual orthogonal monopole antenna system | |
| JPH08130419A (ja) | 増幅器並びにこれを有する受信機及び通信機 | |
| US7130577B2 (en) | Low noise converter employed in satellite broadcast reception system and receiver apparatus | |
| US6876276B2 (en) | Filter circuit and high frequency communication circuit using the same | |
| US6111474A (en) | Low-noise amplifying device | |
| US20100295752A1 (en) | High-frequency circuit, low noise block down converter and antenna apparatus | |
| JP2004172958A (ja) | 整合器 | |
| JP3881807B2 (ja) | 局部発振器およびアンテナユニット | |
| US5584064A (en) | Converter circuit for satellite broadcasting receivers having mixer isolation | |
| US6023205A (en) | Circuit arrangement for reducing passband ripple of a bandpass filter | |
| US4267604A (en) | UHF electronic tuner | |
| JP2000286022A (ja) | 電子機器用端子コネクタ及び電子機器 | |
| US6459339B1 (en) | High-frequency circuit | |
| US6762650B2 (en) | High-frequency oscillation circuit, high-frequency module, and communication apparatus | |
| JP2000022443A (ja) | 誘電体発振器 | |
| JP3186949B2 (ja) | ローノイズブロックダウンコンバータ回路 | |
| US20240014784A1 (en) | Power amplifier | |
| JPH11177206A (ja) | 半導体部品の実装方法およびこの実装方法で作成された半導体回路 | |
| US5986325A (en) | Microwave integrated circuit device | |
| JP3410620B2 (ja) | Ｕ／ｄチューナ | |
| JPH06140814A (ja) | マイクロ波回路 | |
| JPS645399Y2 (ja) | ||
| JP2004072358A (ja) | アンテナ一体型高周波無線装置 | |
| KR930007301B1 (ko) | 이중콘버션 집적회로 tv튜너 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040116 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040414 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040426 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040625 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |