JP2000100693A - 半導体装置の製造方法及び半導体製造装置 - Google Patents

半導体装置の製造方法及び半導体製造装置

Info

Publication number
JP2000100693A
JP2000100693A JP10267120A JP26712098A JP2000100693A JP 2000100693 A JP2000100693 A JP 2000100693A JP 10267120 A JP10267120 A JP 10267120A JP 26712098 A JP26712098 A JP 26712098A JP 2000100693 A JP2000100693 A JP 2000100693A
Authority
JP
Japan
Prior art keywords
ray screen
substrate
resist
peripheral exposure
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10267120A
Other languages
English (en)
Inventor
Jun Enomoto
潤 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10267120A priority Critical patent/JP2000100693A/ja
Publication of JP2000100693A publication Critical patent/JP2000100693A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】周辺露光を行う際、あまり一度に強い露光エネ
ルギーを当てると、レジストが発泡を起こし、他の領域
にレジスト発泡物が付着し、転写パターンの解像性を低
下させるという問題が生じる。これを回避するために
は、低い照度の光で露光を行い、基板の周回速度を速く
し、何周も基板を周回させるという方法を取る必要があ
る。しかし、この方法では露光にかかる時間が長くな
り、スループットを低下させてしまう。 【解決手段】基板エッジ部分の露光を行う際、基板上を
目的の周辺露光幅が得られるような遮光体で覆い、一括
で基板全体の周辺露光を行えるようにしたものである。
また、この遮光体に側壁をつけレジスト発泡物の飛散の
防止も行えるようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はフォトリソグラフィ
技術におけるポジレジストの露光方法、特に塗布後の周
辺露光に関する。
【0002】
【従来の技術】フォトリソグラフィ工程では、シリコン
(Si)ウェハや乾板等の基板1上にレジスト2をスピ
ンコートし、次いでプリベークをして溶剤を飛ばし、次
いで露光、現像してレジスト膜をパターニングし、次い
でポストベークしてレジスト膜を固化してレジストパタ
ーンを形成している。
【0003】通常、このパターニングに供される基板
は、後のエッチング作業等のプロセス時に基板を把持す
る部分、即ち基板のエッジ部分からレジストの屑や塵が
発生しないように、このパターニング作業の後の現像
時、このパターニング作業で露光された部分と同様に基
板のエッジ部分のレジストが除去されるように、予めレ
ジストの基板エッジ部に対応する部分が所定露光量露光
されている。
【0004】
【発明が解決しようとする課題】図1は従来の周辺露光
を模式的に表した断面図である。従来の周辺露光の方法
は、光源4から出て絞り3によって一定照度に定められ
た光が基板のエッジの一部分に当てられ、基板1が周回
することによって基板全体のエッジ部分の露光を行って
いた。
【0005】またこのような方法で基板のエッジ部分の
周辺露光を行う際、あまり一度に強い露光エネルギーを
当てると、レジスト内のN2が光反応により発泡を起こ
し、その結果、他の領域にレジスト発泡物を付着させて
りして、転写パターンの解像性を低下させるという問題
が生じる。この問題を回避しつつ、基板周辺部のレジス
トを完全に除去するだけの露光を行うためには、一度あ
たりに露光されるエネルギーを低く押さえ、数回に分け
て露光しなければならない。この場合で言うと低い照度
の光で露光を行い、基板の周回速度を速くし、何周も基
板を周回させるという方法を取る必要がある。この方法
で基板エッジ部分の露光を行うと露光にかかる時間が長
くなり、製品処理のスループットを低下させてしまうと
いう問題点を生じていた。
【0006】この発明は上記のような問題点を解消する
ためになされたもので、基板エッジ部を露光する際、目
的の周辺露光幅が得られるような遮光物を用い、前記周
辺露光を一括で行うことによりスループットを向上させ
ることができる露光方法を得ることを目的とする。また
上記遮光物の側面部に側壁を設け、基板エッジ部分の比
露光部より発生したレジスト発泡物が他領域に飛散する
のを防止し、転写パターンの解像性低下を防ぐことを目
的とする。
【0007】
【課題を解決するための手段】この発明にかかる露光方
法は基板エッジ部分の露光を行う際、基板上を目的の周
辺露光幅が得られるような側壁付きの遮光体で覆い、レ
ジスト発泡物の飛散を押さえつつ一括で基板全体の周辺
露光を行えるようにしたものである。
【0008】
【作用】この発明においては、基板エッジ部分の露光を
行う際、基板全体を目的の周辺露光幅が得られるような
遮光体で覆っているため、従来のように基板を周回させ
て露光する必要がなく、基板全体を一括で露光すること
ができスループットを向上させることができる。また、
この遮光体の側面に、周辺露光時基板エッジ部で発生す
るレジスト発泡物を他の領域に付着させないような側壁
を設ければ、更なる転写パターンの解像性低下の防止に
つながる。
【0009】
【発明の実施の形態】以下、この発明の一実施例を説明
する。図2は今回の発明における周辺露光の様子を模式
的に表した断面図および上面図である。図において図1
と同一符号は同一もしくは相当する部分を示している。
5は周辺露光時の遮光体であり、遮光部5aと側壁部5
bからなっている。尚、遮光体5上には従来と同様に光
源が配置されている。
【0010】レジストコーターにてレジストをスピンコ
ートしたシリコン基板はプレベークを経たのち周辺露光
される。その際にシリコン基板上を遮光体5にて覆う。
遮光体5にて覆われたシリコン基板1を光源を用い、遮
光体上から基板全体を一括で露光する。この時の遮光体
の遮光部5aの大きさは、目的の周辺露光幅を得られる
ようにする。
【0011】また周辺露光時に基板エッジの被露光部に
てレジスト発泡物が生じる場合がある。これは露光エネ
ルギーを押さえることで回避できるが、万が一生じてし
まった場合でも遮光物の側壁部5bにてレジスト発泡物
が飛散するのを防ぐ。
【0012】
【発明の効果】以上のように、この発明によれば、基板
エッジ部を露光する際、目的の周辺露光幅が得られるよ
うな遮光物を用るため、前記周辺露光を一括で行うこと
ができるようになり、製品処理時のスループットを向上
させる効果がある。また遮光体の側面の側壁部により、
シリコン基板エッジ部にて生じたレジスト発泡物が他領
域に付着するのを防ぐ事ができ、転写パターンの解像性
低下を防止する効果もある。
【図面の簡単な説明】
【図1】従来の周辺露光を模式的に表した断面図であ
る。
【図2】今回の発明による周辺露光を模式的に示した図
の断面図および上面図である。
【符号の説明】
1. シリコン基板 2. レジスト膜 3. 絞り 4. 光源 5. 周辺露光遮光体 5a. 遮光部 5b. 側壁部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】基板上にポジレジスト膜を回転塗布し、前
    記回転塗布後に前記基板の周辺を露光し、該ポジレジス
    ト膜を露光および現像すると同時に前記ポジレジスト膜
    の周辺部を除去する半導体装置の製造方法において、目
    的の周辺露光幅が得られるような遮光物を用い、前記周
    辺露光を一括で行うことを特徴とする半導体装置の製造
    方法。
  2. 【請求項2】請求項1記載の半導体装置の製造方法にお
    いて、前記遮光物の側面に側壁部分を設け、基板エッジ
    部からのレジスト発泡の飛散を防止することを特徴とす
    る半導体装置の製造方法。
  3. 【請求項3】ポジレジスト膜の周辺の除去する工程にお
    いて、基板上部を側壁のついた遮光物で覆って露光する
    構造を用いた半導体製造装置。
JP10267120A 1998-09-21 1998-09-21 半導体装置の製造方法及び半導体製造装置 Withdrawn JP2000100693A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10267120A JP2000100693A (ja) 1998-09-21 1998-09-21 半導体装置の製造方法及び半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10267120A JP2000100693A (ja) 1998-09-21 1998-09-21 半導体装置の製造方法及び半導体製造装置

Publications (1)

Publication Number Publication Date
JP2000100693A true JP2000100693A (ja) 2000-04-07

Family

ID=17440356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10267120A Withdrawn JP2000100693A (ja) 1998-09-21 1998-09-21 半導体装置の製造方法及び半導体製造装置

Country Status (1)

Country Link
JP (1) JP2000100693A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210877A (ja) * 2007-02-23 2008-09-11 Toshiba Corp 露光装置、露光方法およびリソグラフィシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210877A (ja) * 2007-02-23 2008-09-11 Toshiba Corp 露光装置、露光方法およびリソグラフィシステム

Similar Documents

Publication Publication Date Title
US7687406B2 (en) Methods of eliminating pattern collapse on photoresist patterns
KR20030051854A (ko) 접촉 홀 패터닝을 위한 밝은 계통의 이미지 반전
US6210846B1 (en) Exposure during rework for enhanced resist removal
JPH05281752A (ja) 集束イオンビームによる加工方法
US5922516A (en) Bi-layer silylation process
US6331489B2 (en) Semiconductor device production method
JP2000100693A (ja) 半導体装置の製造方法及び半導体製造装置
JPH01260451A (ja) ダイシングラインの形成方法
JP3337020B2 (ja) 半導体装置の製造方法
JPH07335519A (ja) パタン形成方法
JP2652043B2 (ja) フォトレジスト膜の周縁露光装置及び周縁露光方法
JPH09115899A (ja) 保護膜の形成方法
KR960000187B1 (ko) 반도체 제조용 크롬 마스크의 결함 제거방법
KR100309089B1 (ko) 반도체 소자의 미세패턴 형성방법
JP2004335654A (ja) レジストパターン形成方法および半導体装置の製造方法
JPH09115810A (ja) 半導体集積回路装置の製造方法
KR980010603A (ko) 포토마스크 제조방법
JPH05347244A (ja) レジストパターン形成方法
KR100641518B1 (ko) 반도체 패턴 공정에서의 현상 방법
US20060127820A1 (en) Method for forming photoresist pattern and method for triming photoresist pattern
JPS6179227A (ja) 感光性レジストを用いたパタ−ン形成方法
JP2002141259A (ja) 半導体装置の製法
JPS61241745A (ja) ネガ型フオトレジスト組成物及びレジストパタ−ン形成方法
JPH01125828A (ja) レジスト現像装置
KR0128384B1 (ko) 포토레지스트 패턴 형성 방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110