JP2000092126A - パケット化装置およびパケット化方法、並びにデータ伝送装置 - Google Patents
パケット化装置およびパケット化方法、並びにデータ伝送装置Info
- Publication number
- JP2000092126A JP2000092126A JP26034698A JP26034698A JP2000092126A JP 2000092126 A JP2000092126 A JP 2000092126A JP 26034698 A JP26034698 A JP 26034698A JP 26034698 A JP26034698 A JP 26034698A JP 2000092126 A JP2000092126 A JP 2000092126A
- Authority
- JP
- Japan
- Prior art keywords
- data
- packet
- buffer memory
- memory
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】パケット化遅延時間を制御し、パケット化遅延
時間の増大による不都合を防止する。 【解決手段】ビデオデータＰＥＳａをＦＩＦＯメモリ１
４１，１４２に対して交互に書き込み、時間判定器１５
０の判定結果Ｒが、経過時間ＰＳＴ＞しきい値Ｓを示す
状態となるか、あるいは蓄積されているデータのデータ
長が１パケット分（１８４バイト）となることで、蓄積
されているデータを読み出して、スイッチ回路１４４よ
りパケットデータとして出力する。パケットデータとし
て読み出されるデータが１パケット分に満たないとき
は、冗長データ付加部１４５でデータを付加してデータ
長の調整をする。パケット化遅延時間の最大値をしきい
値に制御でき、パケット化遅延時間が予想以上に増大
し、例えば受信側でデコードが不可能となる等の同期破
綻が発生することを防止し得る。
時間の増大による不都合を防止する。 【解決手段】ビデオデータＰＥＳａをＦＩＦＯメモリ１
４１，１４２に対して交互に書き込み、時間判定器１５
０の判定結果Ｒが、経過時間ＰＳＴ＞しきい値Ｓを示す
状態となるか、あるいは蓄積されているデータのデータ
長が１パケット分（１８４バイト）となることで、蓄積
されているデータを読み出して、スイッチ回路１４４よ
りパケットデータとして出力する。パケットデータとし
て読み出されるデータが１パケット分に満たないとき
は、冗長データ付加部１４５でデータを付加してデータ
長の調整をする。パケット化遅延時間の最大値をしきい
値に制御でき、パケット化遅延時間が予想以上に増大
し、例えば受信側でデコードが不可能となる等の同期破
綻が発生することを防止し得る。
Description
【０００１】
【発明の属する技術分野】この発明は、例えばディジタ
ル衛星放送システム等に適用して好適なパケット化装置
およびパケット化方法、並びにデータ伝送装置に関す
る。詳しくは、バッファメモリへの入力データの書き込
みが開始されてからの経過時間が所定のしきい値を越え
るとき、そのバッファメモリに蓄積されているデータを
パケットデータとして読み出すようにすることによっ
て、パケット化遅延時間を制御し、パケット化遅延時間
の増大による不都合を防止しようとしたパケット化装置
等に係るものである。
ル衛星放送システム等に適用して好適なパケット化装置
およびパケット化方法、並びにデータ伝送装置に関す
る。詳しくは、バッファメモリへの入力データの書き込
みが開始されてからの経過時間が所定のしきい値を越え
るとき、そのバッファメモリに蓄積されているデータを
パケットデータとして読み出すようにすることによっ
て、パケット化遅延時間を制御し、パケット化遅延時間
の増大による不都合を防止しようとしたパケット化装置
等に係るものである。
【０００２】
【従来の技術】近年、ディジタル衛星放送システムが普
及しつつある。このシステムにおいては、ビデオ信号お
よびオーディオ信号についてＭＰＥＧ規格等によるディ
ジタル圧縮符号化を行うと共にＭＰＥＧ規格等による多
重化を行って得られたビットストリームを衛星を介して
送信し、受信側ではそのビットストリームを受信し、ビ
デオデータやオーディオデータを分離した後にデコード
処理をしてビデオ信号やオーディオ信号を得るようにな
っている。
及しつつある。このシステムにおいては、ビデオ信号お
よびオーディオ信号についてＭＰＥＧ規格等によるディ
ジタル圧縮符号化を行うと共にＭＰＥＧ規格等による多
重化を行って得られたビットストリームを衛星を介して
送信し、受信側ではそのビットストリームを受信し、ビ
デオデータやオーディオデータを分離した後にデコード
処理をしてビデオ信号やオーディオ信号を得るようにな
っている。
【０００３】ビットストリームとしては、例えばＭＰＥ
Ｇ２（Moving Picture Experts Group 2）トランスポー
トストリームが使用される。図７Ｂは、ＭＰＥＧ２トラ
ンスポートストリームを示しており、複数のプログラ
ム、例えば＃１〜＃３のプログラムの１８８バイト固定
長のトランスポートストリーム・パケット（以下、「Ｔ
Ｓパケット」という）が連続したものなっている。各Ｔ
Ｓパケットは、図７Ａに示すように、４バイトのパケッ
トヘッダと、１８４バイトのアダプテーション・フィー
ルドおよび／またはペイロードとで構成されている。
Ｇ２（Moving Picture Experts Group 2）トランスポー
トストリームが使用される。図７Ｂは、ＭＰＥＧ２トラ
ンスポートストリームを示しており、複数のプログラ
ム、例えば＃１〜＃３のプログラムの１８８バイト固定
長のトランスポートストリーム・パケット（以下、「Ｔ
Ｓパケット」という）が連続したものなっている。各Ｔ
Ｓパケットは、図７Ａに示すように、４バイトのパケッ
トヘッダと、１８４バイトのアダプテーション・フィー
ルドおよび／またはペイロードとで構成されている。
【０００４】パケットヘッダには、ＴＳパケットの先頭
を検出するための同期バイト、該当パケットの個別スト
リーム（データ列）の属性を示すＰＩＤ（Packet Ident
ication：パケット識別子）、このパケットでのアダプ
テーション・フィールドの有無およびペイロードの有無
を示すアダプテーションフィールド制御情報等が配され
ている。アダプテーションフィールドには、個別ストリ
ームに関する付加情報やスタッフィングバイト（無効デ
ータバイト）が配される。ペイロードには、例えば図７
Ｃに示すビデオやオーディオのＰＥＳ（Packetized Ele
mentary Stream）パケットが再分割されて配されてい
る。
を検出するための同期バイト、該当パケットの個別スト
リーム（データ列）の属性を示すＰＩＤ（Packet Ident
ication：パケット識別子）、このパケットでのアダプ
テーション・フィールドの有無およびペイロードの有無
を示すアダプテーションフィールド制御情報等が配され
ている。アダプテーションフィールドには、個別ストリ
ームに関する付加情報やスタッフィングバイト（無効デ
ータバイト）が配される。ペイロードには、例えば図７
Ｃに示すビデオやオーディオのＰＥＳ（Packetized Ele
mentary Stream）パケットが再分割されて配されてい
る。
【０００５】図８は、ＴＳパケットを得る際に使用され
る一般的なパケット化バッファ２００の構成を示してい
る。
る一般的なパケット化バッファ２００の構成を示してい
る。
【０００６】このバッファ２００は、バッファメモリを
構成するＦＩＦＯ（first-in first-out）メモリ２０
１，２０２と、入力データＤinをメモリ２０１またはメ
モリ２０２に選択的に入力するスイッチ回路２０３と、
メモリ２０１またはメモリ２０２より読み出されるデー
タを選択的に取り出してパケットデータとしての出力デ
ータＤoutを得るスイッチ回路２０４と、入力データＤi
nに同期したクロック信号ＣＫinに基づいてメモリ２０
１，２０２の書き込み、読み出しの制御、およびスイッ
チ回路２０３，２０４の切換制御をする制御部２０５と
から構成されている。
構成するＦＩＦＯ（first-in first-out）メモリ２０
１，２０２と、入力データＤinをメモリ２０１またはメ
モリ２０２に選択的に入力するスイッチ回路２０３と、
メモリ２０１またはメモリ２０２より読み出されるデー
タを選択的に取り出してパケットデータとしての出力デ
ータＤoutを得るスイッチ回路２０４と、入力データＤi
nに同期したクロック信号ＣＫinに基づいてメモリ２０
１，２０２の書き込み、読み出しの制御、およびスイッ
チ回路２０３，２０４の切換制御をする制御部２０５と
から構成されている。
【０００７】ここで、スイッチ回路２０３の可動端子に
は入力データＤinが供給され、このスイッチ回路２０３
のａ側の固定端子はメモリ２０１の入力側に接続され、
そのｂ側の固定端子はメモリ２０２の入力側に接続され
る。また、スイッチ回路２０４のａ側の固定端子はメモ
リ２０１の出力側に接続され、そのｂ側の固定端子はメ
モリ２０２の出力側に接続され、このスイッチ回路２０
４の可動端子より出力データＤoutが得られる。
は入力データＤinが供給され、このスイッチ回路２０３
のａ側の固定端子はメモリ２０１の入力側に接続され、
そのｂ側の固定端子はメモリ２０２の入力側に接続され
る。また、スイッチ回路２０４のａ側の固定端子はメモ
リ２０１の出力側に接続され、そのｂ側の固定端子はメ
モリ２０２の出力側に接続され、このスイッチ回路２０
４の可動端子より出力データＤoutが得られる。
【０００８】そして、制御部２０５は、スイッチ回路２
０３がａ側に接続され、メモリ２０１に入力データＤin
が書き込まれている状態で、このメモリ２０１に蓄積さ
れているデータのデータ長が１８４バイト（１パケット
分）となるとき、スイッチ回路２０４をａ側に接続した
状態とし、メモリ２０１より蓄積されているデータを読
み出して出力データＤoutを得るように制御すると共
に、スイッチ回路２０３をｂ側に接続した状態とし、メ
モリ２０２に入力データＤinを書き込むように制御す
る。
０３がａ側に接続され、メモリ２０１に入力データＤin
が書き込まれている状態で、このメモリ２０１に蓄積さ
れているデータのデータ長が１８４バイト（１パケット
分）となるとき、スイッチ回路２０４をａ側に接続した
状態とし、メモリ２０１より蓄積されているデータを読
み出して出力データＤoutを得るように制御すると共
に、スイッチ回路２０３をｂ側に接続した状態とし、メ
モリ２０２に入力データＤinを書き込むように制御す
る。
【０００９】同様に、制御部２０５は、スイッチ回路２
０３がｂ側に接続され、メモリ２０２に入力データＤin
が書き込まれている状態で、このメモリ２０２に蓄積さ
れているデータのデータ長が１８４バイトとなるとき、
スイッチ回路２０４をｂ側に接続した状態とし、メモリ
２０２より蓄積されているデータを読み出して出力デー
タＤoutを得るように制御すると共に、スイッチ回路２
０３をａ側に接続した状態とし、メモリ２０１に入力デ
ータＤinを書き込むように制御する。
０３がｂ側に接続され、メモリ２０２に入力データＤin
が書き込まれている状態で、このメモリ２０２に蓄積さ
れているデータのデータ長が１８４バイトとなるとき、
スイッチ回路２０４をｂ側に接続した状態とし、メモリ
２０２より蓄積されているデータを読み出して出力デー
タＤoutを得るように制御すると共に、スイッチ回路２
０３をａ側に接続した状態とし、メモリ２０１に入力デ
ータＤinを書き込むように制御する。
【００１０】図９Ａ，Ｂは、入力データＤinが固定レー
トである場合のメモリ２０１，２０２の動作例を示して
いる。この場合、時間Ｔ毎にメモり２０１，２０２に交
互に１８４バイトのデータが蓄積されるため、時間Ｔ毎
にスイッチ回路２０３，２０４の切り換えが行われて、
スイッチ回路２０４よりバケットデータとしての出力デ
ータＤoutが得られる。
トである場合のメモリ２０１，２０２の動作例を示して
いる。この場合、時間Ｔ毎にメモり２０１，２０２に交
互に１８４バイトのデータが蓄積されるため、時間Ｔ毎
にスイッチ回路２０３，２０４の切り換えが行われて、
スイッチ回路２０４よりバケットデータとしての出力デ
ータＤoutが得られる。
【００１１】これに対して、図１０Ａ，Ｂは、入力デー
タＤinが可変レートである場合のメモリ２０１，２０２
の動作例を示している。この場合、時点ｔ1，ｔ2，ｔ
3，・・・でメモリ２０１，２０２に交互に１８４バイ
トのデータが蓄積されるため、この時点ｔ1，ｔ2，ｔ
3，・・・でスイッチ回路２０３，２０４の切り換えが
行われて、スイッチ回路２０４よりバケットデータとし
ての出力データＤoutが得られる。
タＤinが可変レートである場合のメモリ２０１，２０２
の動作例を示している。この場合、時点ｔ1，ｔ2，ｔ
3，・・・でメモリ２０１，２０２に交互に１８４バイ
トのデータが蓄積されるため、この時点ｔ1，ｔ2，ｔ
3，・・・でスイッチ回路２０３，２０４の切り換えが
行われて、スイッチ回路２０４よりバケットデータとし
ての出力データＤoutが得られる。
【００１２】
【発明が解決しようとする課題】図８に示すパケット化
バッファ２００の場合、入力データＤinが可変レートで
あるときは、メモリ２０１，２０２に１８４バイトのデ
ータが蓄積されるまでの時間が一定ではなく、従ってバ
ッファ２００内でのデータ遅延時間が可変となる。その
ため、入力データＤinのレートの可変度合いによって
は、パケット化する際の遅延時間が非常に大きくなり、
受信側で同期破綻を招き、結果として情報が正しく復号
されないことにもつながる。これにより、画像や音声の
断続、データの消失といった問題を引き起こすおそれが
あり、このような事態を防止する手段が必須である。
バッファ２００の場合、入力データＤinが可変レートで
あるときは、メモリ２０１，２０２に１８４バイトのデ
ータが蓄積されるまでの時間が一定ではなく、従ってバ
ッファ２００内でのデータ遅延時間が可変となる。その
ため、入力データＤinのレートの可変度合いによって
は、パケット化する際の遅延時間が非常に大きくなり、
受信側で同期破綻を招き、結果として情報が正しく復号
されないことにもつながる。これにより、画像や音声の
断続、データの消失といった問題を引き起こすおそれが
あり、このような事態を防止する手段が必須である。
【００１３】そこで、この発明では、パケット化遅延時
間を制御し、パケット化遅延時間の増大による不都合を
防止しようとしたパケット化装置等を提供することを目
的とする。
間を制御し、パケット化遅延時間の増大による不都合を
防止しようとしたパケット化装置等を提供することを目
的とする。
【００１４】
【課題を解決するための手段】この発明に係るパケット
化装置は、バッファメモリと、バッファメモリに入力デ
ータを書き込む書き込み制御手段と、バッファメモリに
対して入力データの書き込みが開始されてからの経過時
間を算出する時間算出手段と、この経過時間が所定のし
きい値を越えるとき、バッファメモリに蓄積されている
データをパケットデータとして読み出す読み出し制御手
段とを備えるものである。
化装置は、バッファメモリと、バッファメモリに入力デ
ータを書き込む書き込み制御手段と、バッファメモリに
対して入力データの書き込みが開始されてからの経過時
間を算出する時間算出手段と、この経過時間が所定のし
きい値を越えるとき、バッファメモリに蓄積されている
データをパケットデータとして読み出す読み出し制御手
段とを備えるものである。
【００１５】この発明において、入力データは、ＦＩＦ
Ｏメモリ等で構成されるバッファメモリに供給されて書
き込まれ、蓄積されていく。そして、バッファメモリに
対して入力データの書き込みが開始されてからの経過時
間が算出され、この経過時間が所定のしきい値を越える
とき、バッファメモリに蓄積されているデータがパケッ
トデータとして読み出されてパケット化される。これに
より、パケット化遅延時間は最大でもしきい値に制御さ
れ、パケット化遅延時間の増大による受信側での同期破
綻等の不都合を防止することが可能となる。
Ｏメモリ等で構成されるバッファメモリに供給されて書
き込まれ、蓄積されていく。そして、バッファメモリに
対して入力データの書き込みが開始されてからの経過時
間が算出され、この経過時間が所定のしきい値を越える
とき、バッファメモリに蓄積されているデータがパケッ
トデータとして読み出されてパケット化される。これに
より、パケット化遅延時間は最大でもしきい値に制御さ
れ、パケット化遅延時間の増大による受信側での同期破
綻等の不都合を防止することが可能となる。
【００１６】なお、バッファメモリに蓄積されているデ
ータのデータ長が１パケット分となるときは、経過時間
が所定のしきい値を越えなくても、バッファメモリに蓄
積されているデータがパケットデータとして読み出され
てパケット化される。また、バッファメモリよりパケッ
トデータとして読み出されるデータの長さが１パケット
分に満たないとき、例えばパケットデータとして読み出
されるデータに冗長データが付加されてデータ長が１パ
ケット分となるように調整される。
ータのデータ長が１パケット分となるときは、経過時間
が所定のしきい値を越えなくても、バッファメモリに蓄
積されているデータがパケットデータとして読み出され
てパケット化される。また、バッファメモリよりパケッ
トデータとして読み出されるデータの長さが１パケット
分に満たないとき、例えばパケットデータとして読み出
されるデータに冗長データが付加されてデータ長が１パ
ケット分となるように調整される。
【００１７】
【発明の実施の形態】以下、図面を参照しながら、この
発明の第１の実施の形態について説明する。図１は、第
１の実施の形態としてのディジタル衛星放送システム１
００の構成を示している。
発明の第１の実施の形態について説明する。図１は、第
１の実施の形態としてのディジタル衛星放送システム１
００の構成を示している。
【００１８】この放送システム１００は、送信側に、ビ
デオ信号Ｖａ〜Ｖｃをそれぞれ例えばＭＰＥＧ規格で圧
縮符号化するビデオ符号化装置１１１Ａ〜１１１Ｃと、
このビデオ符号化装置１１１Ａ〜１１１Ｃより出力され
るビデオデータ（ビデオのＰＥＳパケット）ＰＥＳａ〜
ＰＥＳｃをそれぞれＴＳパケットにパケット化して多重
し、トランスポートストリームＴＳ（図７Ｂ参照）を得
る多重化装置１１４と、このトランスポートストリーム
ＴＳをディジタル変調すると共に、所定周波数帯にアッ
プコンバートして放送信号を得る送信装置１１５と、こ
の放送信号を衛星１２０に送信するための送信アンテナ
１１６とを有している。
デオ信号Ｖａ〜Ｖｃをそれぞれ例えばＭＰＥＧ規格で圧
縮符号化するビデオ符号化装置１１１Ａ〜１１１Ｃと、
このビデオ符号化装置１１１Ａ〜１１１Ｃより出力され
るビデオデータ（ビデオのＰＥＳパケット）ＰＥＳａ〜
ＰＥＳｃをそれぞれＴＳパケットにパケット化して多重
し、トランスポートストリームＴＳ（図７Ｂ参照）を得
る多重化装置１１４と、このトランスポートストリーム
ＴＳをディジタル変調すると共に、所定周波数帯にアッ
プコンバートして放送信号を得る送信装置１１５と、こ
の放送信号を衛星１２０に送信するための送信アンテナ
１１６とを有している。
【００１９】ここで、多重化装置１１４には、ビデオ符
号化装置１１１Ａ〜１１１ＣよりビデオデータＰＥＳａ
〜ＰＥＳｃが供給される他に、これらビデオデータＰＥ
Ｓａ〜ＰＥＳｃにそれぞれ同期したクロック信号ＣＫａ
〜ＣＫｃも供給される。また、図７Ｂには図示せずも、
実際には、各ＴＳパケット（１８８バイト）にはそれぞ
れ１６バイトの誤り訂正用パリティが付加され、受信側
での誤り訂正処理に利用される。
号化装置１１１Ａ〜１１１ＣよりビデオデータＰＥＳａ
〜ＰＥＳｃが供給される他に、これらビデオデータＰＥ
Ｓａ〜ＰＥＳｃにそれぞれ同期したクロック信号ＣＫａ
〜ＣＫｃも供給される。また、図７Ｂには図示せずも、
実際には、各ＴＳパケット（１８８バイト）にはそれぞ
れ１６バイトの誤り訂正用パリティが付加され、受信側
での誤り訂正処理に利用される。
【００２０】また、放送システム１００は、受信側に、
衛星１２０より送信されてくる放送信号を受信するため
の受信アンテナ１１７と、この受信アンテナ１１７で受
信された放送信号に対して復調処理やデコード処理等を
行って所定のプログラムのビデオ信号Ｖoを得る受信装
置１１８と、このビデオ信号Ｖoによる画像を表示する
ためのモニタ１１９とを有している。
衛星１２０より送信されてくる放送信号を受信するため
の受信アンテナ１１７と、この受信アンテナ１１７で受
信された放送信号に対して復調処理やデコード処理等を
行って所定のプログラムのビデオ信号Ｖoを得る受信装
置１１８と、このビデオ信号Ｖoによる画像を表示する
ためのモニタ１１９とを有している。
【００２１】以上の構成において、送信側のビデオ符号
化装置１１１Ａ〜１１１Ｃではそれぞれビデオ信号Ｖａ
〜Ｖｃの圧縮符号化が行われてビデオデータＰＥＳａ〜
ＰＥＳｃが形成され、このビデオデータＰＥＳａ〜ＰＥ
Ｓｃはクロック信号ＣＫａ〜ＣＫｃと共に多重化装置１
１４に供給される。多重化装置１１４ではビデオデータ
ＰＥＳａ〜ＰＥＳｃがそれぞれＴＳパケットにパケット
化され、その後に多重化されてＭＰＥＧ２のトランスポ
ートストリームＴＳが形成され、このトランスポートス
トリームＴＳは送信装置１１５に供給される。
化装置１１１Ａ〜１１１Ｃではそれぞれビデオ信号Ｖａ
〜Ｖｃの圧縮符号化が行われてビデオデータＰＥＳａ〜
ＰＥＳｃが形成され、このビデオデータＰＥＳａ〜ＰＥ
Ｓｃはクロック信号ＣＫａ〜ＣＫｃと共に多重化装置１
１４に供給される。多重化装置１１４ではビデオデータ
ＰＥＳａ〜ＰＥＳｃがそれぞれＴＳパケットにパケット
化され、その後に多重化されてＭＰＥＧ２のトランスポ
ートストリームＴＳが形成され、このトランスポートス
トリームＴＳは送信装置１１５に供給される。
【００２２】送信装置１１５では、トランスポートスト
リームＴＳに対してディジタル変調処理やアップコンバ
ート処理がされて放送信号が形成される。そして、この
放送信号が送信アンテナ１１６に供給され、この放送信
号が送信アンテナ１１６より衛星１２０に向かって送信
される。
リームＴＳに対してディジタル変調処理やアップコンバ
ート処理がされて放送信号が形成される。そして、この
放送信号が送信アンテナ１１６に供給され、この放送信
号が送信アンテナ１１６より衛星１２０に向かって送信
される。
【００２３】また、衛星１２０より送信される放送信号
が受信側の受信アンテナ１１７で受信され、受信された
放送信号は受信装置１１８に供給される。この受信装置
１１８では、受信された放送信号に対して復調処理やデ
コード処理等が行われて所定のプログラムのビデオ信号
Ｖoが得られる。そして、このビデオ信号Ｖoがモニタ１
１９に供給され、このモニタ１１９にはビデオ信号Ｖo
による画像が表示される。
が受信側の受信アンテナ１１７で受信され、受信された
放送信号は受信装置１１８に供給される。この受信装置
１１８では、受信された放送信号に対して復調処理やデ
コード処理等が行われて所定のプログラムのビデオ信号
Ｖoが得られる。そして、このビデオ信号Ｖoがモニタ１
１９に供給され、このモニタ１１９にはビデオ信号Ｖo
による画像が表示される。
【００２４】図２は、多重化装置１１４の構成を示して
いる。この多重化装置１１４は、ビデオ符号化装置１１
１Ａ〜１１１Ｃより出力されるビデオデータＰＥＳａ〜
ＰＥＳｃをそれぞれ入力する入力端子１３０Ａ〜１３０
Ｃと、同様にビデオ符号化装置１１１Ａ〜１１１Ｃより
出力されるクロック信号ＣＫａ〜ＣＫｃをそれぞれ入力
する入力端子１３１Ａ〜１３１Ｃとを有している。
いる。この多重化装置１１４は、ビデオ符号化装置１１
１Ａ〜１１１Ｃより出力されるビデオデータＰＥＳａ〜
ＰＥＳｃをそれぞれ入力する入力端子１３０Ａ〜１３０
Ｃと、同様にビデオ符号化装置１１１Ａ〜１１１Ｃより
出力されるクロック信号ＣＫａ〜ＣＫｃをそれぞれ入力
する入力端子１３１Ａ〜１３１Ｃとを有している。
【００２５】ビデオデータＰＥＳａ〜ＰＥＳｃを、それ
ぞれクロック信号ＣＫａ〜ＣＫｃを使用した制御により
バッファメモリに書き込むと共にそれより読み出し、Ｔ
Ｓパケットを構成するパケットデータＰＤａ〜ＰＤｃを
順次出力するパケット化バッファ１３２Ａ〜１３２Ｃと
を有している。
ぞれクロック信号ＣＫａ〜ＣＫｃを使用した制御により
バッファメモリに書き込むと共にそれより読み出し、Ｔ
Ｓパケットを構成するパケットデータＰＤａ〜ＰＤｃを
順次出力するパケット化バッファ１３２Ａ〜１３２Ｃと
を有している。
【００２６】また、多重化装置１１４は、パケットデー
タＰＤａ〜ＰＤｃにそれぞれパケットヘッダを付加する
と共に誤り訂正用のパリティを付加してＴＳパケットを
形成し、その後に各ＴＳパケットを多重化してトランス
ポートストリームＴＳを形成する多重化回路１３３と、
このトランスポートストリームＴＳを出力する出力端子
１３５と、多重化回路１３３と出力端子１３５との間に
配された主バッファメモリ１３４とを有している。
タＰＤａ〜ＰＤｃにそれぞれパケットヘッダを付加する
と共に誤り訂正用のパリティを付加してＴＳパケットを
形成し、その後に各ＴＳパケットを多重化してトランス
ポートストリームＴＳを形成する多重化回路１３３と、
このトランスポートストリームＴＳを出力する出力端子
１３５と、多重化回路１３３と出力端子１３５との間に
配された主バッファメモリ１３４とを有している。
【００２７】なお、パケット化バッファ１３２Ａ〜１３
２Ｃでは、後述するように、バッファメモリより読み出
されるデータが１パケット分（１８４バイト）に満たな
い場合には、アダプテーションフィールドの付加によっ
てデータ長が調整される。上述したように、多重化回路
１３３ではパケットデータＰＤａ〜ＰＤｃにそれぞれパ
ケットヘッダを付加するものであり、このパケットヘッ
ダにはアダプテーション・フィールドの有無およびペイ
ロードの有無を示すアダプテーションフィールド制御情
報が配されている（図７Ａ参照）。そのため、パケット
化バッファ１３２Ａ〜１３２Ｃより多重化回路１３３に
は、パケットデータＰＤａ〜ＰＤｃが供給される他、こ
のパケットデータＰＤａ〜ＰＤｃにそれぞれ対応したア
ダプテーションフィールドの有無を示すフラグ情報ＦＬ
ａ〜ＦＬｃが供給される。
２Ｃでは、後述するように、バッファメモリより読み出
されるデータが１パケット分（１８４バイト）に満たな
い場合には、アダプテーションフィールドの付加によっ
てデータ長が調整される。上述したように、多重化回路
１３３ではパケットデータＰＤａ〜ＰＤｃにそれぞれパ
ケットヘッダを付加するものであり、このパケットヘッ
ダにはアダプテーション・フィールドの有無およびペイ
ロードの有無を示すアダプテーションフィールド制御情
報が配されている（図７Ａ参照）。そのため、パケット
化バッファ１３２Ａ〜１３２Ｃより多重化回路１３３に
は、パケットデータＰＤａ〜ＰＤｃが供給される他、こ
のパケットデータＰＤａ〜ＰＤｃにそれぞれ対応したア
ダプテーションフィールドの有無を示すフラグ情報ＦＬ
ａ〜ＦＬｃが供給される。
【００２８】図３は、パケット化バッファ１３２Ａの構
成を示している。このパケット化バッファ１３２Ａは、
バッファメモリを構成するＦＩＦＯメモリ１４１，１４
２と、ビデオデータＰＥＳａをメモリ１４１またはメモ
リ１４２に選択的に入力するスイッチ回路１４３と、メ
モリ１４１またはメモリ１４２より読み出されるデータ
を選択的に取り出してパケットデータＰＤａを構成する
データを得るスイッチ回路１４４とを有している。
成を示している。このパケット化バッファ１３２Ａは、
バッファメモリを構成するＦＩＦＯメモリ１４１，１４
２と、ビデオデータＰＥＳａをメモリ１４１またはメモ
リ１４２に選択的に入力するスイッチ回路１４３と、メ
モリ１４１またはメモリ１４２より読み出されるデータ
を選択的に取り出してパケットデータＰＤａを構成する
データを得るスイッチ回路１４４とを有している。
【００２９】ここで、スイッチ回路１４３の可動端子に
はビデオデータＰＥＳａが供給され、このスイッチ回路
１４３のａ側の固定端子はメモリ１４１の入力側に接続
され、そのｂ側の固定端子はメモリ１４２の入力側に接
続される。また、スイッチ回路１４４のａ側の固定端子
はメモリ１４１の出力側に接続され、そのｂ側の固定端
子はメモリ１４２の出力側に接続され、このスイッチ回
路１４４の可動端子は後述する冗長データ付加部１４５
の入力側に接続される。
はビデオデータＰＥＳａが供給され、このスイッチ回路
１４３のａ側の固定端子はメモリ１４１の入力側に接続
され、そのｂ側の固定端子はメモリ１４２の入力側に接
続される。また、スイッチ回路１４４のａ側の固定端子
はメモリ１４１の出力側に接続され、そのｂ側の固定端
子はメモリ１４２の出力側に接続され、このスイッチ回
路１４４の可動端子は後述する冗長データ付加部１４５
の入力側に接続される。
【００３０】また、パケット化バッファ１３２Ａは、メ
モリ１４１またはメモリ１４２より読み出されるデータ
のデータ長が１パケット分（１８４バイト）に満たない
場合に、メモリ１４１またはメモリ１４２より読み出さ
れるデータ（ペイロード）に所定長のアダプテーション
フィールドを付加して最終的に出力されるパケットデー
タＰＤａのデータ長を１パケット分とする冗長データ付
加部１４５を有している。
モリ１４１またはメモリ１４２より読み出されるデータ
のデータ長が１パケット分（１８４バイト）に満たない
場合に、メモリ１４１またはメモリ１４２より読み出さ
れるデータ（ペイロード）に所定長のアダプテーション
フィールドを付加して最終的に出力されるパケットデー
タＰＤａのデータ長を１パケット分とする冗長データ付
加部１４５を有している。
【００３１】また、パケット化バッファ１３２Ａは、ク
ロック信号ＣＫａをカウントクロックとし、メモリ１４
１またはメモリ１４２に書き込まれて蓄積されたデータ
数（バイト数）をカウントするデータ数カウンタ１４６
を有している。なお、カウンタ１４６は、後述する制御
部１５１の制御により、書き込み状態に切り換えられた
メモリ１４１またはメモリ１４２へのビデオデータＰＥ
Ｓａの書き込みが開始される直前にリセットされるよう
になされている。
ロック信号ＣＫａをカウントクロックとし、メモリ１４
１またはメモリ１４２に書き込まれて蓄積されたデータ
数（バイト数）をカウントするデータ数カウンタ１４６
を有している。なお、カウンタ１４６は、後述する制御
部１５１の制御により、書き込み状態に切り換えられた
メモリ１４１またはメモリ１４２へのビデオデータＰＥ
Ｓａの書き込みが開始される直前にリセットされるよう
になされている。
【００３２】また、パケット化バッファ１３２Ａは、マ
スタークロック信号ＭＣＬＫに基づいて基準時刻ＲＴＭ
を発生する基準時刻発生器（時計回路）１４７と、後述
する制御部１５１の制御により、書き込み状態に切り換
えられたメモリ１４１またはメモリ１４２へのビデオデ
ータＰＥＳａの最初の書き込みタイミングで、上述の基
準時刻ＲＴＭをラッチして保持するラッチ回路１４８と
を有している。
スタークロック信号ＭＣＬＫに基づいて基準時刻ＲＴＭ
を発生する基準時刻発生器（時計回路）１４７と、後述
する制御部１５１の制御により、書き込み状態に切り換
えられたメモリ１４１またはメモリ１４２へのビデオデ
ータＰＥＳａの最初の書き込みタイミングで、上述の基
準時刻ＲＴＭをラッチして保持するラッチ回路１４８と
を有している。
【００３３】また、パケット化バッファ１３２Ａは、ラ
ッチ回路１４８に保持されている時刻ＲＴＭｏと基準時
刻ＲＴＭとの差分、つまり書き込み状態に切り換えられ
たメモリ１４１またはメモリ１４２に対してビデオデー
タＰＥＳａの書き込みが開始されてからの経過時間ＰＳ
Ｔを算出する差分検出器１４９と、この経過時間ＰＳＴ
がしきい値Ｓを越えているか否かを判定する時間判定器
１５０とを有している。ここで、しきい値Ｓは、パケッ
ト化遅延時間の最大値となるものである。そのため、こ
のしきい値Ｓは、パケット化遅延時間がＳであっても受
信側で同期破綻が生じることがないように設定されてい
る。例えば、仮想デコーダを構成することで、しきい値
Ｓの設定が可能である。
ッチ回路１４８に保持されている時刻ＲＴＭｏと基準時
刻ＲＴＭとの差分、つまり書き込み状態に切り換えられ
たメモリ１４１またはメモリ１４２に対してビデオデー
タＰＥＳａの書き込みが開始されてからの経過時間ＰＳ
Ｔを算出する差分検出器１４９と、この経過時間ＰＳＴ
がしきい値Ｓを越えているか否かを判定する時間判定器
１５０とを有している。ここで、しきい値Ｓは、パケッ
ト化遅延時間の最大値となるものである。そのため、こ
のしきい値Ｓは、パケット化遅延時間がＳであっても受
信側で同期破綻が生じることがないように設定されてい
る。例えば、仮想デコーダを構成することで、しきい値
Ｓの設定が可能である。
【００３４】また、パケット化バッファ１３２Ａは、ク
ロック信号ＣＫａ、データ数カウンタ１４６のカウント
値Ｍ、時間判定器１５０の判定結果Ｒに基づいて、メモ
リ１４１，１４２の書き込み、読み出しの制御、スイッ
チ回路１４３，１４４の切り換えの制御、および冗長デ
ータ付加部１４５の付加動作の制御等を行う制御部１５
１とを有している。
ロック信号ＣＫａ、データ数カウンタ１４６のカウント
値Ｍ、時間判定器１５０の判定結果Ｒに基づいて、メモ
リ１４１，１４２の書き込み、読み出しの制御、スイッ
チ回路１４３，１４４の切り換えの制御、および冗長デ
ータ付加部１４５の付加動作の制御等を行う制御部１５
１とを有している。
【００３５】ここで、制御部１５１は、スイッチ回路１
４３がａ側に接続され、メモリ１４１にビデオデータＰ
ＥＳａが書き込まれている状態で、時間判定器１５０の
判定結果Ｒが、経過時間ＰＳＴがしきい値Ｓを越えたこ
と（ＰＳＴ＞Ｓ）を示す状態となるとき、またはデータ
数カウンタ１４６のカウント値Ｍが１８４となるとき、
スイッチ回路１４４をａ側に接続した状態とし、メモリ
１４１に蓄積されているデータが読み出されるように制
御すると共に、スイッチ回路１４３をｂ側に接続した状
態とし、メモリ１４２にビデオデータＰＥＳａが書き込
まれるように制御する。
４３がａ側に接続され、メモリ１４１にビデオデータＰ
ＥＳａが書き込まれている状態で、時間判定器１５０の
判定結果Ｒが、経過時間ＰＳＴがしきい値Ｓを越えたこ
と（ＰＳＴ＞Ｓ）を示す状態となるとき、またはデータ
数カウンタ１４６のカウント値Ｍが１８４となるとき、
スイッチ回路１４４をａ側に接続した状態とし、メモリ
１４１に蓄積されているデータが読み出されるように制
御すると共に、スイッチ回路１４３をｂ側に接続した状
態とし、メモリ１４２にビデオデータＰＥＳａが書き込
まれるように制御する。
【００３６】また、制御部２０５は、スイッチ回路１４
３がｂ側に接続され、メモリ１４２にビデオデータＰＥ
Ｓａが書き込まれている状態で、時間判定器１５０の判
定結果Ｒが、経過時間ＰＳＴがしきい値Ｓを越えたこと
を示す状態となるとき、またはデータ数カウンタ１４６
のカウント値Ｍが１８４となるとき、スイッチ回路１４
４をｂ側に接続した状態とし、メモリ１４２に蓄積され
ているデータが読み出されるように制御すると共に、ス
イッチ回路１４３をａ側に接続した状態とし、メモリ１
４１にビデオデータＰＥＳａが書き込まれるように制御
する。
３がｂ側に接続され、メモリ１４２にビデオデータＰＥ
Ｓａが書き込まれている状態で、時間判定器１５０の判
定結果Ｒが、経過時間ＰＳＴがしきい値Ｓを越えたこと
を示す状態となるとき、またはデータ数カウンタ１４６
のカウント値Ｍが１８４となるとき、スイッチ回路１４
４をｂ側に接続した状態とし、メモリ１４２に蓄積され
ているデータが読み出されるように制御すると共に、ス
イッチ回路１４３をａ側に接続した状態とし、メモリ１
４１にビデオデータＰＥＳａが書き込まれるように制御
する。
【００３７】また、制御部１５１は、１８４バイトのパ
ケットデータＰＤａを得るために、時間判定器１５０の
判定結果ＲがＰＳＴ＞Ｓを示す状態となることでメモリ
１４１またはメモリ１４２より読み出されてスイッチ回
路１４４より得られるデータに対しては、（１８４−Ｍ
ｏ）バイトのアダプテーションフィールドが付加され、
一方データ数カウンタ１４６のカウント値Ｍが１８４と
なることでメモリ１４１またはメモリ１４２より読み出
されてスイッチ回路１４４より得られるデータに対して
はアダプテーションフィールドが付加されないように、
冗長データ付加部１４５の動作を制御する。
ケットデータＰＤａを得るために、時間判定器１５０の
判定結果ＲがＰＳＴ＞Ｓを示す状態となることでメモリ
１４１またはメモリ１４２より読み出されてスイッチ回
路１４４より得られるデータに対しては、（１８４−Ｍ
ｏ）バイトのアダプテーションフィールドが付加され、
一方データ数カウンタ１４６のカウント値Ｍが１８４と
なることでメモリ１４１またはメモリ１４２より読み出
されてスイッチ回路１４４より得られるデータに対して
はアダプテーションフィールドが付加されないように、
冗長データ付加部１４５の動作を制御する。
【００３８】なお、ＭｏはＰＳＴ＞Ｓとなった時点にお
けるデータ数カウンタ１４６のカウント値Ｍ、つまりＰ
ＳＴ＞Ｓとなった時点でメモリ１４１またはメモリ１４
２に蓄積されているデータの長さを示している。また、
制御部１５１は、冗長データ付加部１４５の付加動作に
対応したフラグ情報ＦＬａも出力する。
けるデータ数カウンタ１４６のカウント値Ｍ、つまりＰ
ＳＴ＞Ｓとなった時点でメモリ１４１またはメモリ１４
２に蓄積されているデータの長さを示している。また、
制御部１５１は、冗長データ付加部１４５の付加動作に
対応したフラグ情報ＦＬａも出力する。
【００３９】また、制御部１５１は、上述したように、
書き込み状態に切り換えられたメモリ１４１またはメモ
リ１４２へのビデオデータＰＥＳａの書き込み開始直前
に、データ数カウンタ１４６にリセット信号を供給する
と共に、書き込み状態に切り換えられたメモリ１４１ま
たはメモリ１４２へのビデオデータＰＥＳａの最初の書
き込みタイミングでラッチ回路１４８にラッチパルスを
供給する。
書き込み状態に切り換えられたメモリ１４１またはメモ
リ１４２へのビデオデータＰＥＳａの書き込み開始直前
に、データ数カウンタ１４６にリセット信号を供給する
と共に、書き込み状態に切り換えられたメモリ１４１ま
たはメモリ１４２へのビデオデータＰＥＳａの最初の書
き込みタイミングでラッチ回路１４８にラッチパルスを
供給する。
【００４０】次に、図３に示すパケット化バッファ１３
２Ａの動作を説明する。まず、スイッチ回路１４３がａ
側に接続され、ビデオデータＰＥＳａはスイッチ回路１
４３のａ側を通じてメモり１４１に供給され、クロック
信号ＣＫａに同期してメモり１４１に書き込まれてい
く。
２Ａの動作を説明する。まず、スイッチ回路１４３がａ
側に接続され、ビデオデータＰＥＳａはスイッチ回路１
４３のａ側を通じてメモり１４１に供給され、クロック
信号ＣＫａに同期してメモり１４１に書き込まれてい
く。
【００４１】ここで、データ数カウンタ１４６は、メモ
リ１４１へのビデオデータＰＥＳａの書き込み開始直前
にリセットされると共に、その後はクロック信号ＣＫａ
をカウントクロックとしてカウント動作をする。そのた
め、データ数カウンタ１４６のカウント値Ｍは、メモリ
１４１に蓄積されていくデータのデータ長を示すものと
なる。また、ラッチ回路１４８ではメモリ１４１へのビ
デオデータＰＥＳａの最初の書き込みタイミングで基準
時刻ＲＴＭがラッチされる。そのため、差分検出回路１
４９より出力される経過時間ＰＳＴは、メモリ１４１に
対してビデオデータＰＥＳａの書き込みが開始されてか
らの経過時間となる。
リ１４１へのビデオデータＰＥＳａの書き込み開始直前
にリセットされると共に、その後はクロック信号ＣＫａ
をカウントクロックとしてカウント動作をする。そのた
め、データ数カウンタ１４６のカウント値Ｍは、メモリ
１４１に蓄積されていくデータのデータ長を示すものと
なる。また、ラッチ回路１４８ではメモリ１４１へのビ
デオデータＰＥＳａの最初の書き込みタイミングで基準
時刻ＲＴＭがラッチされる。そのため、差分検出回路１
４９より出力される経過時間ＰＳＴは、メモリ１４１に
対してビデオデータＰＥＳａの書き込みが開始されてか
らの経過時間となる。
【００４２】このような状態で、時間判定器１５０の判
定結果Ｒが、経過時間ＰＳＴがしきい値Ｓを越えたこと
を示す状態となるか、あるいはデータ数カウンタ１４６
のカウント値Ｍが１８４となると、スイッチ回路１４４
はａ側に接続され、メモリ１４１に蓄積されているデー
タが読み出されてスイッチ回路１４４より出力されると
共に、スイッチ回路１４３はｂ側に接続され、ビデオデ
ータＰＥＳａはスイッチ回路１４３のｂ側を通じてメモ
り１４２に供給され、今度はクロック信号ＣＫａに同期
してメモり１４２に書き込まれていく。
定結果Ｒが、経過時間ＰＳＴがしきい値Ｓを越えたこと
を示す状態となるか、あるいはデータ数カウンタ１４６
のカウント値Ｍが１８４となると、スイッチ回路１４４
はａ側に接続され、メモリ１４１に蓄積されているデー
タが読み出されてスイッチ回路１４４より出力されると
共に、スイッチ回路１４３はｂ側に接続され、ビデオデ
ータＰＥＳａはスイッチ回路１４３のｂ側を通じてメモ
り１４２に供給され、今度はクロック信号ＣＫａに同期
してメモり１４２に書き込まれていく。
【００４３】ここで、データ数カウンタ１４６は、メモ
リ１４２へのビデオデータＰＥＳａの書き込み開始直前
にリセットされると共に、その後はクロック信号ＣＫａ
をカウントクロックとしてカウント動作をする。そのた
め、データ数カウンタ１４６のカウント値Ｍは、メモリ
１４２に蓄積されていくデータのデータ長を示すものと
なる。また、ラッチ回路１４８ではメモリ１４２へのビ
デオデータＰＥＳａの最初の書き込みタイミングで基準
時刻ＲＴＭがラッチされる。そのため、差分検出回路１
４９より出力される経過時間ＰＳＴは、メモリ１４２に
対してビデオデータＰＥＳａの書き込みが開始されてか
らの経過時間となる。
リ１４２へのビデオデータＰＥＳａの書き込み開始直前
にリセットされると共に、その後はクロック信号ＣＫａ
をカウントクロックとしてカウント動作をする。そのた
め、データ数カウンタ１４６のカウント値Ｍは、メモリ
１４２に蓄積されていくデータのデータ長を示すものと
なる。また、ラッチ回路１４８ではメモリ１４２へのビ
デオデータＰＥＳａの最初の書き込みタイミングで基準
時刻ＲＴＭがラッチされる。そのため、差分検出回路１
４９より出力される経過時間ＰＳＴは、メモリ１４２に
対してビデオデータＰＥＳａの書き込みが開始されてか
らの経過時間となる。
【００４４】このような状態で、時間判定器１５０の判
定結果Ｒが、経過時間ＰＳＴがしきい値Ｓを越えたこと
を示す状態となるか、あるいはデータ数カウンタ１４６
のカウント値Ｍが１８４となると、スイッチ回路１４４
はｂ側に接続され、メモリ１４２に蓄積されているデー
タが読み出されてスイッチ回路１４４より出力されると
共に、スイッチ回路１４３はａ側に接続され、ビデオデ
ータＰＥＳａはスイッチ回路１４３のａ側を通じてメモ
り１４１に供給され、今度はクロック信号ＣＫａに同期
してメモり１４１に書き込まれていく。
定結果Ｒが、経過時間ＰＳＴがしきい値Ｓを越えたこと
を示す状態となるか、あるいはデータ数カウンタ１４６
のカウント値Ｍが１８４となると、スイッチ回路１４４
はｂ側に接続され、メモリ１４２に蓄積されているデー
タが読み出されてスイッチ回路１４４より出力されると
共に、スイッチ回路１４３はａ側に接続され、ビデオデ
ータＰＥＳａはスイッチ回路１４３のａ側を通じてメモ
り１４１に供給され、今度はクロック信号ＣＫａに同期
してメモり１４１に書き込まれていく。
【００４５】以下、上述したと同様に、ビデオデータＰ
ＥＳａがメモリ１４１，１４２に対して交互に書き込ま
れ、時間判定器１５０の判定結果Ｒが、経過時間ＰＳＴ
がしきい値Ｓを越えたことを示す状態となるか、あるい
はデータ数カウンタ１４６のカウント値Ｍが１８４とな
ることで、蓄積されているデータが読み出されて、スイ
ッチ回路１４４より出力される。
ＥＳａがメモリ１４１，１４２に対して交互に書き込ま
れ、時間判定器１５０の判定結果Ｒが、経過時間ＰＳＴ
がしきい値Ｓを越えたことを示す状態となるか、あるい
はデータ数カウンタ１４６のカウント値Ｍが１８４とな
ることで、蓄積されているデータが読み出されて、スイ
ッチ回路１４４より出力される。
【００４６】また、時間判定器１５０の判定結果Ｒが、
経過時間ＰＳＴがしきい値Ｓを越えたことを示す状態と
なることで、メモリ１４１またはメモリ１４２よりデー
タが読み出される場合、そのデータのデータ長はＭｏ
（＜１８４）バイトであり、スイッチ回路１４４より出
力されるデータは、冗長データ付加部１４５で（１８４
−Ｍｏ）バイトのアダプテーションフィールドが付加さ
れて、１８４バイトのパケットデータＰＤａとなる。
経過時間ＰＳＴがしきい値Ｓを越えたことを示す状態と
なることで、メモリ１４１またはメモリ１４２よりデー
タが読み出される場合、そのデータのデータ長はＭｏ
（＜１８４）バイトであり、スイッチ回路１４４より出
力されるデータは、冗長データ付加部１４５で（１８４
−Ｍｏ）バイトのアダプテーションフィールドが付加さ
れて、１８４バイトのパケットデータＰＤａとなる。
【００４７】一方、データ数カウンタ１４６のカウント
値Ｍが１８４となることで、メモリ１４１またはメモリ
１４２よりデータが読み出される場合、そのデータのデ
ータ長は１８４バイトであり、スイッチ回路１４４より
出力されるデータは、冗長データ付加部１４５でアダプ
テーションフィールドが付加されることなく、そのまま
パケットデータＰＤａとなる。
値Ｍが１８４となることで、メモリ１４１またはメモリ
１４２よりデータが読み出される場合、そのデータのデ
ータ長は１８４バイトであり、スイッチ回路１４４より
出力されるデータは、冗長データ付加部１４５でアダプ
テーションフィールドが付加されることなく、そのまま
パケットデータＰＤａとなる。
【００４８】これにより、冗長データ付加部１４５よ
り、１８４バイトのパケットデータＰＤａが順次出力さ
れる。また、制御部１５１からは、冗長データ付加部１
４５の付加動作に対応したフラグ情報ＦＬａが出力され
る。
り、１８４バイトのパケットデータＰＤａが順次出力さ
れる。また、制御部１５１からは、冗長データ付加部１
４５の付加動作に対応したフラグ情報ＦＬａが出力され
る。
【００４９】図４は、ビデオデータＰＥＳａが可変レー
トである場合のメモリ１４１，１４２の動作例を示して
いる。
トである場合のメモリ１４１，１４２の動作例を示して
いる。
【００５０】この場合、ビデオデータＰＥＳａがメモリ
１４１に書き込まれている状態で、データ数カウンタ１
４６のカウント値Ｍが１８４となる前に、時点ｔ１で経
過時間ＰＳＴがしきい値Ｓを越え、この時点ｔ１より、
メモリ１４１に蓄積されているデータ（データ長はＭｏ
バイト）の読み出しが行われると共に、ビデオデータＰ
ＥＳａがメモリ１４２に書き込まれていく。
１４１に書き込まれている状態で、データ数カウンタ１
４６のカウント値Ｍが１８４となる前に、時点ｔ１で経
過時間ＰＳＴがしきい値Ｓを越え、この時点ｔ１より、
メモリ１４１に蓄積されているデータ（データ長はＭｏ
バイト）の読み出しが行われると共に、ビデオデータＰ
ＥＳａがメモリ１４２に書き込まれていく。
【００５１】また、この状態で、経過時間ＰＳＴがしき
い値Ｓを越える前に、時点ｔ２でデータ数カウンタ１４
６のカウント値Ｍが１８４となり、この時点ｔ２より、
メモリ１４２に蓄積されているデータ（データ長は１８
４バイト）の読み出しが行われると共に、ビデオデータ
ＰＥＳａがメモリ１４１に書き込まれていく。
い値Ｓを越える前に、時点ｔ２でデータ数カウンタ１４
６のカウント値Ｍが１８４となり、この時点ｔ２より、
メモリ１４２に蓄積されているデータ（データ長は１８
４バイト）の読み出しが行われると共に、ビデオデータ
ＰＥＳａがメモリ１４１に書き込まれていく。
【００５２】さらに、この状態で、経過時間ＰＳＴがし
きい値Ｓを越える前に、時点ｔ３でデータ数カウンタ１
４６のカウント値Ｍが１８４となり、この時点ｔ３よ
り、メモリ１４１に蓄積されているデータ（データ長は
１８４バイト）の読み出しが行われると共に、ビデオデ
ータＰＥＳａがメモリ１４２に書き込まれていく。
きい値Ｓを越える前に、時点ｔ３でデータ数カウンタ１
４６のカウント値Ｍが１８４となり、この時点ｔ３よ
り、メモリ１４１に蓄積されているデータ（データ長は
１８４バイト）の読み出しが行われると共に、ビデオデ
ータＰＥＳａがメモリ１４２に書き込まれていく。
【００５３】図２に戻って、詳細説明は省略するが、パ
ケット化バッファ１３２Ｂ，１３２Ｃも、上述したパケ
ット化バッファ１３２Ａと同様に構成され、同様の動作
をし、パケットデータＰＤｂ，ＰＤｃおよびフラグ情報
ＦＬｂ，ＦＬｃを順次出力する。
ケット化バッファ１３２Ｂ，１３２Ｃも、上述したパケ
ット化バッファ１３２Ａと同様に構成され、同様の動作
をし、パケットデータＰＤｂ，ＰＤｃおよびフラグ情報
ＦＬｂ，ＦＬｃを順次出力する。
【００５４】図２に示す多重化装置１１４の動作を説明
する。入力端子１３０Ａ，１３１Ａよりパケット化バッ
ファ１３２ＡにビデオデータＰＥＳａ、クロック信号Ｃ
Ｋａが供給され、このパケット化バッファ１３２ａより
ＴＳパケットを構成するパケットデータＰＤａが順次出
力される。また、入力端子１３０Ｂ，１３１Ｂよりパケ
ット化バッファ１３２ＢにビデオデータＰＥＳｂ、クロ
ック信号ＣＫｂが供給され、このパケット化バッファ１
３２ｂよりＴＳパケットを構成するパケットデータＰＤ
ｂが順次出力される。さらに、入力端子１３０Ｃ，１３
１Ｃよりパケット化バッファ１３２ＣにビデオデータＰ
ＥＳｃ、クロック信号ＣＫｃが供給され、このパケット
化バッファ１３２ｃよりＴＳパケットを構成するパケッ
トデータＰＤｃが順次出力される。
する。入力端子１３０Ａ，１３１Ａよりパケット化バッ
ファ１３２ＡにビデオデータＰＥＳａ、クロック信号Ｃ
Ｋａが供給され、このパケット化バッファ１３２ａより
ＴＳパケットを構成するパケットデータＰＤａが順次出
力される。また、入力端子１３０Ｂ，１３１Ｂよりパケ
ット化バッファ１３２ＢにビデオデータＰＥＳｂ、クロ
ック信号ＣＫｂが供給され、このパケット化バッファ１
３２ｂよりＴＳパケットを構成するパケットデータＰＤ
ｂが順次出力される。さらに、入力端子１３０Ｃ，１３
１Ｃよりパケット化バッファ１３２ＣにビデオデータＰ
ＥＳｃ、クロック信号ＣＫｃが供給され、このパケット
化バッファ１３２ｃよりＴＳパケットを構成するパケッ
トデータＰＤｃが順次出力される。
【００５５】パケット化バッファ１３２Ａ〜１３２Ｃよ
り出力されるパケットデータＰＤａ〜ＰＤｃおよびフラ
グ情報ＦＬａ〜ＦＬｃは多重化回路１３３に供給され
る。この多重化回路１３３では、パケットデータＰＤａ
〜ＰＤｃにそれぞれパケットヘッダが付加されると共
に、誤り訂正用のパリティが付加されてＴＳパケットが
形成される。ここで、パケットデータＰＤａ〜ＰＤｃに
それぞれ付加されるパケットヘッダのアダプテーション
フィールド制御情報（図７Ａ参照）は、フラグ情報ＦＬ
ａ〜ＦＬｃに基づいて設定される。また、多重化回路１
３３では、パケットデータＰＤａ〜ＰＤｃよりそれぞれ
形成されたＴＳパケットが多重化されてトランスポート
ストリームＴＳが形成され、このトランスポートストリ
ームＴＳが主メモリバッファ１３４を通じて出力端子１
３５に導出される。
り出力されるパケットデータＰＤａ〜ＰＤｃおよびフラ
グ情報ＦＬａ〜ＦＬｃは多重化回路１３３に供給され
る。この多重化回路１３３では、パケットデータＰＤａ
〜ＰＤｃにそれぞれパケットヘッダが付加されると共
に、誤り訂正用のパリティが付加されてＴＳパケットが
形成される。ここで、パケットデータＰＤａ〜ＰＤｃに
それぞれ付加されるパケットヘッダのアダプテーション
フィールド制御情報（図７Ａ参照）は、フラグ情報ＦＬ
ａ〜ＦＬｃに基づいて設定される。また、多重化回路１
３３では、パケットデータＰＤａ〜ＰＤｃよりそれぞれ
形成されたＴＳパケットが多重化されてトランスポート
ストリームＴＳが形成され、このトランスポートストリ
ームＴＳが主メモリバッファ１３４を通じて出力端子１
３５に導出される。
【００５６】以上説明したように、第１の実施の形態に
おいては、送信側の多重化装置１１４を構成するパケッ
ト化バッファ１３２Ａ〜１３２Ｃ（図２，図３参照）で
は、バッファメモリ１４１，１４２へのビデオデータＰ
ＥＳａ〜ＰＥＳｃの書き込みが開始されてからの経過時
間ＰＳＴが所定のしきい値Ｓを越えるとき、そのバッフ
ァメモリ１４１，１４２に蓄積されているデータがパケ
ットデータとして読み出されるため、パケット化遅延時
間の最大値はしきい値Ｓに制御される。したがって、パ
ケット化遅延時間が予想以上に増大し、例えば受信側で
デコードが不可能となる等の同期破綻が発生することを
防止できる。
おいては、送信側の多重化装置１１４を構成するパケッ
ト化バッファ１３２Ａ〜１３２Ｃ（図２，図３参照）で
は、バッファメモリ１４１，１４２へのビデオデータＰ
ＥＳａ〜ＰＥＳｃの書き込みが開始されてからの経過時
間ＰＳＴが所定のしきい値Ｓを越えるとき、そのバッフ
ァメモリ１４１，１４２に蓄積されているデータがパケ
ットデータとして読み出されるため、パケット化遅延時
間の最大値はしきい値Ｓに制御される。したがって、パ
ケット化遅延時間が予想以上に増大し、例えば受信側で
デコードが不可能となる等の同期破綻が発生することを
防止できる。
【００５７】次に、この発明の第２の実施の形態につい
て説明する。図５は、第２の実施の形態としての符号化
装置１６０の構成を示している。
て説明する。図５は、第２の実施の形態としての符号化
装置１６０の構成を示している。
【００５８】この符号化装置１６０は、ビデオ信号Ｖを
入力する入力端子１６１Ｖと、このビデオ信号Ｖを例え
ばＭＰＥＧ規格で圧縮符号化し、ＰＥＳパケットとして
のビデオデータＶＤとこのビデオデータＶＤに同期した
クロック信号ＣＫｖとを出力するビデオ符号化器１６２
Ｖと、ビデオデータＶＤをクロック信号ＣＫｖを使用し
た制御によりバッファメモリに書き込むと共にそれより
読み出し、ＴＳパケットを構成するパケットデータＰＤ
ｖを順次出力するパケット化バッファ１６３Ｖとを有し
ている。
入力する入力端子１６１Ｖと、このビデオ信号Ｖを例え
ばＭＰＥＧ規格で圧縮符号化し、ＰＥＳパケットとして
のビデオデータＶＤとこのビデオデータＶＤに同期した
クロック信号ＣＫｖとを出力するビデオ符号化器１６２
Ｖと、ビデオデータＶＤをクロック信号ＣＫｖを使用し
た制御によりバッファメモリに書き込むと共にそれより
読み出し、ＴＳパケットを構成するパケットデータＰＤ
ｖを順次出力するパケット化バッファ１６３Ｖとを有し
ている。
【００５９】また、符号化装置１６０は、オーディオ信
号Ａを入力する入力端子１６１Ａと、このオーディオ信
号Ａを例えばＭＰＥＧ規格で圧縮符号化し、ＰＥＳパケ
ットとしてのオーディオデータＡＤとこのオーディオデ
ータＡＤに同期したクロック信号ＣＫａとを出力するオ
ーディオ符号化器１６２Ａと、オーディオデータＡＤを
クロック信号ＣＫａを使用した制御によりバッファメモ
リに書き込むと共にそれより読み出し、ＴＳパケットを
構成するパケットデータＰＤａを順次出力するパケット
化バッファ１６３Ａとを有している。
号Ａを入力する入力端子１６１Ａと、このオーディオ信
号Ａを例えばＭＰＥＧ規格で圧縮符号化し、ＰＥＳパケ
ットとしてのオーディオデータＡＤとこのオーディオデ
ータＡＤに同期したクロック信号ＣＫａとを出力するオ
ーディオ符号化器１６２Ａと、オーディオデータＡＤを
クロック信号ＣＫａを使用した制御によりバッファメモ
リに書き込むと共にそれより読み出し、ＴＳパケットを
構成するパケットデータＰＤａを順次出力するパケット
化バッファ１６３Ａとを有している。
【００６０】また、符号化装置１６０は、プログラムデ
ータやファイルデータ等のＰＥＳパケットとしてのデー
タＤを入力する入力端子１６１Ｄと、このデータＤに同
期したクロック信号ＣＫｄを入力する入力端子１６１Ｃ
と、データＤをクロック信号ＣＫｄを使用した制御によ
りバッファメモリに書き込むと共にそれより読み出し、
ＴＳパケットを構成するパケットデータＰＤｄを順次出
力するパケット化バッファ１６３Ｄとを有している。
ータやファイルデータ等のＰＥＳパケットとしてのデー
タＤを入力する入力端子１６１Ｄと、このデータＤに同
期したクロック信号ＣＫｄを入力する入力端子１６１Ｃ
と、データＤをクロック信号ＣＫｄを使用した制御によ
りバッファメモリに書き込むと共にそれより読み出し、
ＴＳパケットを構成するパケットデータＰＤｄを順次出
力するパケット化バッファ１６３Ｄとを有している。
【００６１】また、符号化装置１６０は、パケットデー
タＰＤｖ，ＰＤａ，ＰＤｄにそれぞれパケットヘッダを
付加すると共に誤り訂正用のパリティを付加してＴＳパ
ケットを形成し、その後に各ＴＳパケットを多重化して
トランスポートストリームＴＳを形成する多重化回路１
６４と、このトランスポートストリームＴＳを出力する
出力端子１６５とを有している。
タＰＤｖ，ＰＤａ，ＰＤｄにそれぞれパケットヘッダを
付加すると共に誤り訂正用のパリティを付加してＴＳパ
ケットを形成し、その後に各ＴＳパケットを多重化して
トランスポートストリームＴＳを形成する多重化回路１
６４と、このトランスポートストリームＴＳを出力する
出力端子１６５とを有している。
【００６２】パケット化バッファ１６３Ｖ，１６３Ａ，
１６３Ｄは、上述した第１の実施の形態において多重化
装置１１４を構成するパケット化バッファ１３２Ａ〜１
３２Ｃ（図３参照）と同様に構成される。これらパケッ
ト化バッファ１６３Ｖ，１６３Ａ，１６３Ｄでは、バッ
ファメモリより読み出されるデータが１パケット分（１
８４バイト）に満たない場合には、アダプテーションフ
ィールドの付加によってデータ長が調整される。なお、
パケット化バッファ１６３Ｖ，１６３Ａ，１６３Ｄはそ
れぞれビデオ信号Ｖ、オーディオ信号Ａ、データＤに係
るものであることから、これらパケット化バッファ１６
３Ｖ，１６３Ａ，１６３Ｄで設定されるしきい値Ｓは同
じである必要はなく、信号の種類によって異なる値に設
定してもよい。
１６３Ｄは、上述した第１の実施の形態において多重化
装置１１４を構成するパケット化バッファ１３２Ａ〜１
３２Ｃ（図３参照）と同様に構成される。これらパケッ
ト化バッファ１６３Ｖ，１６３Ａ，１６３Ｄでは、バッ
ファメモリより読み出されるデータが１パケット分（１
８４バイト）に満たない場合には、アダプテーションフ
ィールドの付加によってデータ長が調整される。なお、
パケット化バッファ１６３Ｖ，１６３Ａ，１６３Ｄはそ
れぞれビデオ信号Ｖ、オーディオ信号Ａ、データＤに係
るものであることから、これらパケット化バッファ１６
３Ｖ，１６３Ａ，１６３Ｄで設定されるしきい値Ｓは同
じである必要はなく、信号の種類によって異なる値に設
定してもよい。
【００６３】上述したように、多重化回路１６４ではパ
ケットデータＰＤｖ，ＰＤａ，ＰＤｄにそれぞれパケッ
トヘッダを付加するものであり、このパケットヘッダに
はアダプテーション・フィールドの有無およびペイロー
ドの有無を示すアダプテーションフィールド制御情報が
配されている（図７Ａ参照）。そのため、パケット化バ
ッファ１６３Ｖ，１６３Ａ，１６３Ｄより多重化回路１
６４には、パケットデータＰＤｖ，ＰＤａ，ＰＤｄが供
給される他、このパケットデータＰＤｖ，ＰＤａ，ＰＤ
ｄにそれぞれ対応したアダプテーションフィールドの有
無を示すフラグ情報ＦＬｖ，ＦＬａ，ＦＬｄが供給され
る。
ケットデータＰＤｖ，ＰＤａ，ＰＤｄにそれぞれパケッ
トヘッダを付加するものであり、このパケットヘッダに
はアダプテーション・フィールドの有無およびペイロー
ドの有無を示すアダプテーションフィールド制御情報が
配されている（図７Ａ参照）。そのため、パケット化バ
ッファ１６３Ｖ，１６３Ａ，１６３Ｄより多重化回路１
６４には、パケットデータＰＤｖ，ＰＤａ，ＰＤｄが供
給される他、このパケットデータＰＤｖ，ＰＤａ，ＰＤ
ｄにそれぞれ対応したアダプテーションフィールドの有
無を示すフラグ情報ＦＬｖ，ＦＬａ，ＦＬｄが供給され
る。
【００６４】次に、図５に示す符号化装置１６０の動作
を説明する。入力端子１６１Ｖよりビデオ符号化器１６
２Ｖにビデオ信号Ｖが供給される。ビデオ符号化器１６
２Ｖではビデオ信号Ｖの圧縮符号化が行われてビデオデ
ータＶＤが形成され、このビデオデータＶＤはクロック
信号ＣＫｖと共にパケット化バッファ１６３Ｖに供給さ
れる。パケット化バッファ１６３Ｖでは、ビデオデータ
ＶＤがクロック信号ＣＫｖを使用した制御によりバッフ
ァメモリに書き込まれると共にそれより読み出され、Ｔ
Ｓパケットを構成するパケットデータＰＤｖが順次得ら
れる。
を説明する。入力端子１６１Ｖよりビデオ符号化器１６
２Ｖにビデオ信号Ｖが供給される。ビデオ符号化器１６
２Ｖではビデオ信号Ｖの圧縮符号化が行われてビデオデ
ータＶＤが形成され、このビデオデータＶＤはクロック
信号ＣＫｖと共にパケット化バッファ１６３Ｖに供給さ
れる。パケット化バッファ１６３Ｖでは、ビデオデータ
ＶＤがクロック信号ＣＫｖを使用した制御によりバッフ
ァメモリに書き込まれると共にそれより読み出され、Ｔ
Ｓパケットを構成するパケットデータＰＤｖが順次得ら
れる。
【００６５】また、入力端子１６１Ａよりオーディオ符
号化器１６２ＡにオーディオＡが供給される。オーディ
オ符号化器１６２Ａではオーディオ信号Ａの圧縮符号化
が行われてオーディオデータＡＤが形成され、このオー
ディオデータＡＤはクロック信号ＣＫａと共にパケット
化バッファ１６３Ａに供給される。パケット化バッファ
１６３Ａでは、オーディオデータＡＤがクロック信号Ｃ
Ｋａを使用した制御によりバッファメモリに書き込まれ
ると共にそれより読み出され、ＴＳパケットを構成する
パケットデータＰＤａが順次得られる。
号化器１６２ＡにオーディオＡが供給される。オーディ
オ符号化器１６２Ａではオーディオ信号Ａの圧縮符号化
が行われてオーディオデータＡＤが形成され、このオー
ディオデータＡＤはクロック信号ＣＫａと共にパケット
化バッファ１６３Ａに供給される。パケット化バッファ
１６３Ａでは、オーディオデータＡＤがクロック信号Ｃ
Ｋａを使用した制御によりバッファメモリに書き込まれ
ると共にそれより読み出され、ＴＳパケットを構成する
パケットデータＰＤａが順次得られる。
【００６６】また、入力端子１６１Ｄよりパケット化バ
ッファ１６３ＤにデータＤが供給されると共に、入力端
子１６１Ｃよりパケット化バッファ１６３ＤにデータＤ
に同期したクロック信号ＣＫｄが供給される。パケット
化バッファ１６３Ｄでは、データＤがクロック信号ＣＫ
ｄを使用した制御によりバッファメモリに書き込まれる
と共にそれより読み出され、ＴＳパケットを構成するパ
ケットデータＰＤｄが順次得られる。
ッファ１６３ＤにデータＤが供給されると共に、入力端
子１６１Ｃよりパケット化バッファ１６３ＤにデータＤ
に同期したクロック信号ＣＫｄが供給される。パケット
化バッファ１６３Ｄでは、データＤがクロック信号ＣＫ
ｄを使用した制御によりバッファメモリに書き込まれる
と共にそれより読み出され、ＴＳパケットを構成するパ
ケットデータＰＤｄが順次得られる。
【００６７】パケット化バッファ１６３Ｖ，１６３Ａ，
１６３Ｄより出力されるパケットデータＰＤｖ，ＰＤ
ａ，ＰＤｄおよびフラグ情報ＦＬｖ，ＦＬａ，ＦＬｄは
多重化回路１６４に供給される。この多重化回路１６４
では、パケットデータＰＤｖ，ＰＤａ，ＰＤｄにそれぞ
れパケットヘッダが付加されると共に、誤り訂正用のパ
リティが付加されてＴＳパケットが形成される。ここ
で、パケットデータＰＤｖ，ＰＤａ，ＰＤｄにそれぞれ
付加されるパケットヘッダのアダプテーションフィール
ド制御情報（図７Ａ参照）は、フラグ情報ＦＬｖ，ＦＬ
ａ，ＦＬｄに基づいて設定される。また、多重化回路１
６４では、パケットデータＰＤｖ，ＰＤａ，ＰＤｄより
それぞれ形成されたＴＳパケットが多重化されてトラン
スポートストリームＴＳが形成され、このトランスポー
トストリームＴＳが出力端子１６５に導出される。図示
せずも、このように符号化装置１６０で形成されたトラ
ンスポートストリームＴＳは、送信装置および送信アン
テナを介して衛星に送信される。
１６３Ｄより出力されるパケットデータＰＤｖ，ＰＤ
ａ，ＰＤｄおよびフラグ情報ＦＬｖ，ＦＬａ，ＦＬｄは
多重化回路１６４に供給される。この多重化回路１６４
では、パケットデータＰＤｖ，ＰＤａ，ＰＤｄにそれぞ
れパケットヘッダが付加されると共に、誤り訂正用のパ
リティが付加されてＴＳパケットが形成される。ここ
で、パケットデータＰＤｖ，ＰＤａ，ＰＤｄにそれぞれ
付加されるパケットヘッダのアダプテーションフィール
ド制御情報（図７Ａ参照）は、フラグ情報ＦＬｖ，ＦＬ
ａ，ＦＬｄに基づいて設定される。また、多重化回路１
６４では、パケットデータＰＤｖ，ＰＤａ，ＰＤｄより
それぞれ形成されたＴＳパケットが多重化されてトラン
スポートストリームＴＳが形成され、このトランスポー
トストリームＴＳが出力端子１６５に導出される。図示
せずも、このように符号化装置１６０で形成されたトラ
ンスポートストリームＴＳは、送信装置および送信アン
テナを介して衛星に送信される。
【００６８】以上説明したように、第２の実施の形態に
おいては、パケット化バッファ１６３Ｖ，１６３Ａ，１
６３Ｄが、上述した第１の実施の形態におけるパケット
化バッファ１３２Ａ〜１３２Ｃ（図３参照）と同様に構
成されるため、パケット化遅延時間の最大値はしきい値
Ｓに制御される。したがって、この符号化装置１６０の
出力を伝送する場合、パケット化遅延時間が予想以上に
増大し、例えば受信側でデコードが不可能となる等の同
期破綻が発生することを防止できる。
おいては、パケット化バッファ１６３Ｖ，１６３Ａ，１
６３Ｄが、上述した第１の実施の形態におけるパケット
化バッファ１３２Ａ〜１３２Ｃ（図３参照）と同様に構
成されるため、パケット化遅延時間の最大値はしきい値
Ｓに制御される。したがって、この符号化装置１６０の
出力を伝送する場合、パケット化遅延時間が予想以上に
増大し、例えば受信側でデコードが不可能となる等の同
期破綻が発生することを防止できる。
【００６９】次に、この発明の第３の実施の形態につい
て説明する。図６は、第３の実施の形態としての符号化
多重化装置１７０の構成を示している。
て説明する。図６は、第３の実施の形態としての符号化
多重化装置１７０の構成を示している。
【００７０】この符号化多重化装置１７０は、ビデオ信
号Ｖ１、オーディオ信号Ａ１およびデータＤ１に同期し
たクロック信号ＣＫd1をそれぞれ入力する入力端子１７
１Ｖ1，１７１Ａ1，１７１Ｄ1および１７１Ｃ1と、これ
らビデオ信号Ｖ１、オーディオ信号Ａ１、データＤ１お
よびクロック信号ＣＫd1を処理して、ビデオ信号Ｖ１に
係るパケットデータＰＤv1、オーディオ信号Ａ１に係る
パケットデータＰＤa1、データＤ１に係るパケットデー
タＰＤd1およびこれらパケットデータＰＤv1，ＰＤa1，
ＰＤd1にそれぞれ対応したフラグ情報ＦＬv1，ＦＬa1，
ＦＬd1を出力する符号化部１７２-1とを有している。
号Ｖ１、オーディオ信号Ａ１およびデータＤ１に同期し
たクロック信号ＣＫd1をそれぞれ入力する入力端子１７
１Ｖ1，１７１Ａ1，１７１Ｄ1および１７１Ｃ1と、これ
らビデオ信号Ｖ１、オーディオ信号Ａ１、データＤ１お
よびクロック信号ＣＫd1を処理して、ビデオ信号Ｖ１に
係るパケットデータＰＤv1、オーディオ信号Ａ１に係る
パケットデータＰＤa1、データＤ１に係るパケットデー
タＰＤd1およびこれらパケットデータＰＤv1，ＰＤa1，
ＰＤd1にそれぞれ対応したフラグ情報ＦＬv1，ＦＬa1，
ＦＬd1を出力する符号化部１７２-1とを有している。
【００７１】ここで、符号化部１７２-1は、ビデオ符号
化器１７３Ｖ、オーディオ符号化器１７３Ａ、パケット
化バッファ１７４Ｖ，１７４Ａ，１７４Ｄで構成され、
図５に示す符号化装置１６０のビデオ符号化器１６２
Ｖ、オーディオ符号化器１６２Ａ、パケット化バッファ
１６３Ｖ，１６３Ａ，１６３Ｄの部分と同様に構成され
ている。
化器１７３Ｖ、オーディオ符号化器１７３Ａ、パケット
化バッファ１７４Ｖ，１７４Ａ，１７４Ｄで構成され、
図５に示す符号化装置１６０のビデオ符号化器１６２
Ｖ、オーディオ符号化器１６２Ａ、パケット化バッファ
１６３Ｖ，１６３Ａ，１６３Ｄの部分と同様に構成され
ている。
【００７２】つまり、入力端子１７１Ｖ1に入力される
ビデオ信号Ｖ１がビデオ符号化器１７３Ｖに供給され、
このビデオ符号化器１７３Ｖより圧縮符号化されたビデ
オデータＶＤ１およびこのビデオデータＶＤ１に同期し
たクロック信号ＣＫv1が得られる。また、このビデオデ
ータＶＤ１およびクロック信号ＣＫv1がパケット化バッ
ファ１７４Ｖに供給され、このパケット化バッファ１７
４ＶよりパケットデータＰＤv1およびフラグ情報ＦＬv1
が得られる。
ビデオ信号Ｖ１がビデオ符号化器１７３Ｖに供給され、
このビデオ符号化器１７３Ｖより圧縮符号化されたビデ
オデータＶＤ１およびこのビデオデータＶＤ１に同期し
たクロック信号ＣＫv1が得られる。また、このビデオデ
ータＶＤ１およびクロック信号ＣＫv1がパケット化バッ
ファ１７４Ｖに供給され、このパケット化バッファ１７
４ＶよりパケットデータＰＤv1およびフラグ情報ＦＬv1
が得られる。
【００７３】また、入力端子１７１Ａ1に入力されるオ
ーディオ信号Ａ１がオーディオ符号化器１７３Ａに供給
され、このオーディオ符号化器１７３Ａより圧縮符号化
されたオーディオデータＡＤ１およびこのオーディオデ
ータＡＤ１に同期したクロック信号ＣＫa1が得られる。
また、このオーディオデータＡＤ１およびクロック信号
ＣＫa1がパケット化バッファ１７４Ａに供給され、この
パケット化バッファ１７４ＡよりパケットデータＰＤa1
およびフラグ情報ＦＬa1が得られる。
ーディオ信号Ａ１がオーディオ符号化器１７３Ａに供給
され、このオーディオ符号化器１７３Ａより圧縮符号化
されたオーディオデータＡＤ１およびこのオーディオデ
ータＡＤ１に同期したクロック信号ＣＫa1が得られる。
また、このオーディオデータＡＤ１およびクロック信号
ＣＫa1がパケット化バッファ１７４Ａに供給され、この
パケット化バッファ１７４ＡよりパケットデータＰＤa1
およびフラグ情報ＦＬa1が得られる。
【００７４】さらに、入力端子１７１Ｄ1に入力される
データＤ１および入力端子１７１Ｃ1に入力されるクロ
ック信号ＣＫd1がパケット化バッファ１７４Ｄに供給さ
れ、このパケット化バッファ１７４Ｄよりパケットデー
タＰＤd1およびフラグ情報ＦＬd1が得られる。
データＤ１および入力端子１７１Ｃ1に入力されるクロ
ック信号ＣＫd1がパケット化バッファ１７４Ｄに供給さ
れ、このパケット化バッファ１７４Ｄよりパケットデー
タＰＤd1およびフラグ情報ＦＬd1が得られる。
【００７５】また、符号化多重化装置１７０は、ビデオ
信号Ｖ２、オーディオ信号Ａ２、データＤ２およびデー
タＤ２に同期したクロック信号ＣＫd2をそれぞれ入力す
る入力端子１７１Ｖ2，１７１Ａ2，１７１Ｄ2および１
７１Ｃ2と、これらビデオ信号Ｖ２、オーディオ信号Ａ
２、データＤ２およびクロック信号ＣＫd2を処理して、
ビデオ信号Ｖ２に係るパケットデータＰＤv2、オーディ
オ信号Ａ２に係るパケットデータＰＤa2、データＤ２に
係るパケットデータＰＤd2およびこれらパケットデータ
ＰＤv2，ＰＤa2，ＰＤd2にそれぞれ対応したフラグ情報
ＦＬv2，ＦＬa2，ＦＬd2を出力する符号化部１７２-2と
を有している。この符号化部１７２-2は、上述した符号
化部１７２-1と同様に構成されている。
信号Ｖ２、オーディオ信号Ａ２、データＤ２およびデー
タＤ２に同期したクロック信号ＣＫd2をそれぞれ入力す
る入力端子１７１Ｖ2，１７１Ａ2，１７１Ｄ2および１
７１Ｃ2と、これらビデオ信号Ｖ２、オーディオ信号Ａ
２、データＤ２およびクロック信号ＣＫd2を処理して、
ビデオ信号Ｖ２に係るパケットデータＰＤv2、オーディ
オ信号Ａ２に係るパケットデータＰＤa2、データＤ２に
係るパケットデータＰＤd2およびこれらパケットデータ
ＰＤv2，ＰＤa2，ＰＤd2にそれぞれ対応したフラグ情報
ＦＬv2，ＦＬa2，ＦＬd2を出力する符号化部１７２-2と
を有している。この符号化部１７２-2は、上述した符号
化部１７２-1と同様に構成されている。
【００７６】また、符号化多重化装置１７０は、ビデオ
信号Ｖ３、オーディオ信号Ａ３、データＤ３およびデー
タＤ３に同期したクロック信号ＣＫd3をそれぞれ入力す
る入力端子１７１Ｖ3，１７１Ａ3，１７１Ｄ3および１
７１Ｃ3と、これらビデオ信号Ｖ３、オーディオ信号Ａ
３、データＤ３およびクロック信号ＣＫd3を処理して、
ビデオ信号Ｖ３に係るパケットデータＰＤv3、オーディ
オ信号Ａ３に係るパケットデータＰＤa3、データＤ３に
係るパケットデータＰＤd3およびこれらパケットデータ
ＰＤv3，ＰＤa3，ＰＤd3にそれぞれ対応したフラグ情報
ＦＬv3，ＦＬa3，ＦＬd3を出力する符号化部１７２-3と
を有している。この符号化部１７２-3は、上述した符号
化部１７２-1と同様に構成されている。
信号Ｖ３、オーディオ信号Ａ３、データＤ３およびデー
タＤ３に同期したクロック信号ＣＫd3をそれぞれ入力す
る入力端子１７１Ｖ3，１７１Ａ3，１７１Ｄ3および１
７１Ｃ3と、これらビデオ信号Ｖ３、オーディオ信号Ａ
３、データＤ３およびクロック信号ＣＫd3を処理して、
ビデオ信号Ｖ３に係るパケットデータＰＤv3、オーディ
オ信号Ａ３に係るパケットデータＰＤa3、データＤ３に
係るパケットデータＰＤd3およびこれらパケットデータ
ＰＤv3，ＰＤa3，ＰＤd3にそれぞれ対応したフラグ情報
ＦＬv3，ＦＬa3，ＦＬd3を出力する符号化部１７２-3と
を有している。この符号化部１７２-3は、上述した符号
化部１７２-1と同様に構成されている。
【００７７】また、符号化多重化装置１７０は、符号化
部１７２-1より出力されるパケットデータＰＤv1，ＰＤ
a1，ＰＤd1、符号化部１７２-2より出力されるパケット
データＰＤv2，ＰＤa2，ＰＤd2、および符号化部１７２
-3より出力されるパケットデータＰＤv3，ＰＤa3，ＰＤ
d3にそれぞれパケットヘッダを付加すると共に誤り訂正
用のパリティを付加してＴＳパケットを形成し、その後
に各ＴＳパケットを多重化してトランスポートストリー
ムＴＳを形成する多重化回路１７５と、このトランスポ
ートストリームＴＳを出力する出力端子１７７と、多重
化回路１７５と出力端子１７７との間に配された主バッ
ファメモリ１７６とを有している。
部１７２-1より出力されるパケットデータＰＤv1，ＰＤ
a1，ＰＤd1、符号化部１７２-2より出力されるパケット
データＰＤv2，ＰＤa2，ＰＤd2、および符号化部１７２
-3より出力されるパケットデータＰＤv3，ＰＤa3，ＰＤ
d3にそれぞれパケットヘッダを付加すると共に誤り訂正
用のパリティを付加してＴＳパケットを形成し、その後
に各ＴＳパケットを多重化してトランスポートストリー
ムＴＳを形成する多重化回路１７５と、このトランスポ
ートストリームＴＳを出力する出力端子１７７と、多重
化回路１７５と出力端子１７７との間に配された主バッ
ファメモリ１７６とを有している。
【００７８】次に、図６に示す符号化多重化装置１７０
の動作を説明する。入力端子１７１Ｖ1，１７１Ａ1，１
７１Ｄ1，１７１Ｃ1よりビデオ信号Ｖ１、オーディオ信
号Ａ１、データＤ１、クロック信号ＣＫd1が符号化部１
７２-1に供給され、この符号化部１７２-1からはビデオ
信号Ｖ１に係るパケットデータＰＤv1、オーディオ信号
Ａ１に係るパケットデータＰＤa1、データＤ１に係るパ
ケットデータＰＤd1およびこれらパケットデータＰＤv
1，ＰＤa1，ＰＤd1にそれぞれ対応したフラグ情報ＦＬv
1，ＦＬa1，ＦＬd1が得られる。
の動作を説明する。入力端子１７１Ｖ1，１７１Ａ1，１
７１Ｄ1，１７１Ｃ1よりビデオ信号Ｖ１、オーディオ信
号Ａ１、データＤ１、クロック信号ＣＫd1が符号化部１
７２-1に供給され、この符号化部１７２-1からはビデオ
信号Ｖ１に係るパケットデータＰＤv1、オーディオ信号
Ａ１に係るパケットデータＰＤa1、データＤ１に係るパ
ケットデータＰＤd1およびこれらパケットデータＰＤv
1，ＰＤa1，ＰＤd1にそれぞれ対応したフラグ情報ＦＬv
1，ＦＬa1，ＦＬd1が得られる。
【００７９】同様に、入力端子１７１Ｖ2，１７１Ａ2，
１７１Ｄ2，１７１Ｃ2よりビデオ信号Ｖ２、オーディオ
信号Ａ２、データＤ２、クロック信号ＣＫd2が符号化部
１７２-2に供給され、この符号化部１７２-2からはビデ
オ信号Ｖ２に係るパケットデータＰＤv2、オーディオ信
号Ａ２に係るパケットデータＰＤa2、データＤ２に係る
パケットデータＰＤd2およびこれらパケットデータＰＤ
v2，ＰＤa2，ＰＤd2にそれぞれ対応したフラグ情報ＦＬ
v2，ＦＬa2，ＦＬd2が得られる。
１７１Ｄ2，１７１Ｃ2よりビデオ信号Ｖ２、オーディオ
信号Ａ２、データＤ２、クロック信号ＣＫd2が符号化部
１７２-2に供給され、この符号化部１７２-2からはビデ
オ信号Ｖ２に係るパケットデータＰＤv2、オーディオ信
号Ａ２に係るパケットデータＰＤa2、データＤ２に係る
パケットデータＰＤd2およびこれらパケットデータＰＤ
v2，ＰＤa2，ＰＤd2にそれぞれ対応したフラグ情報ＦＬ
v2，ＦＬa2，ＦＬd2が得られる。
【００８０】また、同様に、入力端子１７１Ｖ3，１７
１Ａ3，１７１Ｄ3，１７１Ｃ3よりビデオ信号Ｖ３、オ
ーディオ信号Ａ３、データＤ３、クロック信号ＣＫd3が
符号化部１７２-3に供給され、この符号化部１７２-3か
らはビデオ信号Ｖ３に係るパケットデータＰＤv3、オー
ディオ信号Ａ３に係るパケットデータＰＤa3、データＤ
３に係るパケットデータＰＤd3およびこれらパケットデ
ータＰＤv3，ＰＤa3，ＰＤd3にそれぞれ対応したフラグ
情報ＦＬv3，ＦＬa3，ＦＬd3が得られる。
１Ａ3，１７１Ｄ3，１７１Ｃ3よりビデオ信号Ｖ３、オ
ーディオ信号Ａ３、データＤ３、クロック信号ＣＫd3が
符号化部１７２-3に供給され、この符号化部１７２-3か
らはビデオ信号Ｖ３に係るパケットデータＰＤv3、オー
ディオ信号Ａ３に係るパケットデータＰＤa3、データＤ
３に係るパケットデータＰＤd3およびこれらパケットデ
ータＰＤv3，ＰＤa3，ＰＤd3にそれぞれ対応したフラグ
情報ＦＬv3，ＦＬa3，ＦＬd3が得られる。
【００８１】そして、符号化部１７２-1より出力される
パケットデータＰＤv1，ＰＤa1，ＰＤd1およびフラグ情
報ＦＬv1，ＦＬa1，ＦＬd1、符号化部１７２-2より出力
されるパケットデータＰＤv2，ＰＤa2，ＰＤd2およびフ
ラグ情報ＦＬv2，ＦＬa2，ＦＬd2、さらに符号化部１７
２-3より出力されるパケットデータＰＤv3，ＰＤa3，Ｐ
Ｄd3およびフラグ情報ＦＬv3，ＦＬa3，ＦＬd3は、多重
化回路１７５に供給される。
パケットデータＰＤv1，ＰＤa1，ＰＤd1およびフラグ情
報ＦＬv1，ＦＬa1，ＦＬd1、符号化部１７２-2より出力
されるパケットデータＰＤv2，ＰＤa2，ＰＤd2およびフ
ラグ情報ＦＬv2，ＦＬa2，ＦＬd2、さらに符号化部１７
２-3より出力されるパケットデータＰＤv3，ＰＤa3，Ｐ
Ｄd3およびフラグ情報ＦＬv3，ＦＬa3，ＦＬd3は、多重
化回路１７５に供給される。
【００８２】この多重化回路１７５では、パケットデー
タＰＤv1，ＰＤa1，ＰＤd1，ＰＤv2，ＰＤa2，ＰＤd2，
ＰＤv3，ＰＤa3，ＰＤd3にそれぞれパケットヘッダが付
加されると共に、誤り訂正用のパリティが付加されてＴ
Ｓパケットが形成される。ここで、パケットデータＰＤ
v1，ＰＤa1，ＰＤd1，ＰＤv2，ＰＤa2，ＰＤd2，ＰＤv
3，ＰＤa3，ＰＤd3にそれぞれ付加されるパケットヘッ
ダのアダプテーションフィールド制御情報（図７Ａ参
照）は、フラグ情報ＦＬv1，ＦＬa1，ＦＬd1，ＦＬv2，
ＦＬa2，ＦＬd2，ＦＬv3，ＦＬa3，ＦＬd3に基づいて設
定される。
タＰＤv1，ＰＤa1，ＰＤd1，ＰＤv2，ＰＤa2，ＰＤd2，
ＰＤv3，ＰＤa3，ＰＤd3にそれぞれパケットヘッダが付
加されると共に、誤り訂正用のパリティが付加されてＴ
Ｓパケットが形成される。ここで、パケットデータＰＤ
v1，ＰＤa1，ＰＤd1，ＰＤv2，ＰＤa2，ＰＤd2，ＰＤv
3，ＰＤa3，ＰＤd3にそれぞれ付加されるパケットヘッ
ダのアダプテーションフィールド制御情報（図７Ａ参
照）は、フラグ情報ＦＬv1，ＦＬa1，ＦＬd1，ＦＬv2，
ＦＬa2，ＦＬd2，ＦＬv3，ＦＬa3，ＦＬd3に基づいて設
定される。
【００８３】また、多重化回路１７５では、パケットデ
ータＰＤv1，ＰＤa1，ＰＤd1，ＰＤv2，ＰＤa2，ＰＤd
2，ＰＤv3，ＰＤa3，ＰＤd3よりそれぞれ形成されたＴ
Ｓパケットが多重化されてトランスポートストリームＴ
Ｓが形成され、主バッファメモリ１７６を介して出力端
子１７７に導出される。図示せずも、このように符号化
多重化装置１７０で形成されたトランスポートストリー
ムＴＳは、送信装置および送信アンテナを介して衛星に
送信される。
ータＰＤv1，ＰＤa1，ＰＤd1，ＰＤv2，ＰＤa2，ＰＤd
2，ＰＤv3，ＰＤa3，ＰＤd3よりそれぞれ形成されたＴ
Ｓパケットが多重化されてトランスポートストリームＴ
Ｓが形成され、主バッファメモリ１７６を介して出力端
子１７７に導出される。図示せずも、このように符号化
多重化装置１７０で形成されたトランスポートストリー
ムＴＳは、送信装置および送信アンテナを介して衛星に
送信される。
【００８４】以上説明したように、第３の実施の形態に
おいては、符号化部１７２-1〜１７２-3を構成するパケ
ット化バッファ１７４Ｖ，１７４Ａ，１７４Ｄが、上述
した第１の実施の形態におけるパケット化バッファ１３
２Ａ〜１３２Ｃ（図３参照）と同様に構成されるため、
パケット化遅延時間の最大値はしきい値Ｓに制御され
る。したがって、この符号化多重化装置１７０の出力を
伝送する場合、パケット化遅延時間が予想以上に増大
し、例えば受信側でデコードが不可能となる等の同期破
綻が発生することを防止できる。
おいては、符号化部１７２-1〜１７２-3を構成するパケ
ット化バッファ１７４Ｖ，１７４Ａ，１７４Ｄが、上述
した第１の実施の形態におけるパケット化バッファ１３
２Ａ〜１３２Ｃ（図３参照）と同様に構成されるため、
パケット化遅延時間の最大値はしきい値Ｓに制御され
る。したがって、この符号化多重化装置１７０の出力を
伝送する場合、パケット化遅延時間が予想以上に増大
し、例えば受信側でデコードが不可能となる等の同期破
綻が発生することを防止できる。
【００８５】
【発明の効果】この発明によれば、バッファメモリへの
入力データの書き込みが開始されてからの経過時間が所
定のしきい値を越えるとき、そのバッファメモリに蓄積
されているデータをパケットデータとして読み出すもの
である。したがって、パケット化遅延時間の最大値をし
きい値に制御でき、パケット化遅延時間が予想以上に増
大し、例えば受信側でデコードが不可能となる等の同期
破綻が発生することを防止できる。
入力データの書き込みが開始されてからの経過時間が所
定のしきい値を越えるとき、そのバッファメモリに蓄積
されているデータをパケットデータとして読み出すもの
である。したがって、パケット化遅延時間の最大値をし
きい値に制御でき、パケット化遅延時間が予想以上に増
大し、例えば受信側でデコードが不可能となる等の同期
破綻が発生することを防止できる。
【図１】第１の実施の形態としてのディジタル衛星放送
システムの構成を示すブロック図である。
システムの構成を示すブロック図である。
【図２】多重化装置の構成を示すブロック図である。
【図３】パケット化バッファの構成を示すブロック図で
ある。
ある。
【図４】パケット化バッファ内のメモリの動作例を示す
図である。
図である。
【図５】第２の実施の形態としての符号化装置の構成を
示すブロック図である。
示すブロック図である。
【図６】第３の実施の形態としての符号化多重化装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図７】ＭＰＥＧ２のＴＳパケットやＰＥＳパケットの
構成を説明するための図である。
構成を説明するための図である。
【図８】一般的なパケット化バッファの構成を示すブロ
ック図である。
ック図である。
【図９】パケット化バッファ内のメモリの固定レート時
の動作例を示す図である。
の動作例を示す図である。
【図１０】パケット化バッファ内のメモリの可変レート
時の動作例を示す図である。
時の動作例を示す図である。
１００・・・ディジタル衛星放送システム、１１１Ａ〜
１１１Ｃ・・・ビデオ符号化装置、１１４・・・多重化
装置、１１５・・・送信装置、１１６・・・送信アンテ
ナ、１１７・・・受信アンテナ、１１８・・・受信装
置、１１９・・・モニタ、１３２Ａ〜１３２Ｃ・・・パ
ケット化バッファ、１３３・・・多重化回路、１４１，
１４２・・・ＦＩＦＯメモリ、１４３，１４４・・・ス
イッチ回路、１４５・・・冗長データ付加部、１４６・
・・データ数カウンタ、１４７・・・基準時刻発生器、
１４８・・・ラッチ回路、１４９・・・差分検出器、１
５０・・・時間判定器、１５１・・・制御部、１６０・
・・符号化装置、１６２Ｖ・・・ビデオ符号化器、１６
２Ａ・・・オーディオ符号化器、１６３Ｖ，１６３Ａ，
１６３Ｄ・・・パケット化バッファ、１６４・・・多重
化回路、１７０・・・符号化多重化装置、１７２-1〜１
７２-3・・・符号化部、１７３Ｖ・・・ビデオ符号化
器、１７３Ａ・・・オーディオ符号化器、１７４Ｖ，１
７４Ａ，１７４Ｄ・・・パケット化バッファ
１１１Ｃ・・・ビデオ符号化装置、１１４・・・多重化
装置、１１５・・・送信装置、１１６・・・送信アンテ
ナ、１１７・・・受信アンテナ、１１８・・・受信装
置、１１９・・・モニタ、１３２Ａ〜１３２Ｃ・・・パ
ケット化バッファ、１３３・・・多重化回路、１４１，
１４２・・・ＦＩＦＯメモリ、１４３，１４４・・・ス
イッチ回路、１４５・・・冗長データ付加部、１４６・
・・データ数カウンタ、１４７・・・基準時刻発生器、
１４８・・・ラッチ回路、１４９・・・差分検出器、１
５０・・・時間判定器、１５１・・・制御部、１６０・
・・符号化装置、１６２Ｖ・・・ビデオ符号化器、１６
２Ａ・・・オーディオ符号化器、１６３Ｖ，１６３Ａ，
１６３Ｄ・・・パケット化バッファ、１６４・・・多重
化回路、１７０・・・符号化多重化装置、１７２-1〜１
７２-3・・・符号化部、１７３Ｖ・・・ビデオ符号化
器、１７３Ａ・・・オーディオ符号化器、１７４Ｖ，１
７４Ａ，１７４Ｄ・・・パケット化バッファ
Claims (10)
- 【請求項１】 バッファメモリと、 上記バッファメモリに入力データを書き込む書き込み制
御手段と、 上記バッファメモリに対して上記入力データの書き込み
が開始されてからの経過時間を算出する時間算出手段
と、 上記経過時間が所定のしきい値を越えるとき、上記バッ
ファメモリに蓄積されているデータをパケットデータと
して読み出す読み出し制御手段とを備えることを特徴と
するパケット化装置。 - 【請求項２】 上記バッファメモリとして第１および第
２のバッファメモリを有し、 上記第１および第２のバッファメモリのうち一方のバッ
ファメモリに上記入力データが書き込まれている状態で
上記経過時間が所定のしきい値を越えるとき、上記読み
出し制御手段は上記一方のバッファメモリより蓄積され
ているデータの読み出しを開始し、上記書き込み制御手
段は他方のバッファメモリに対して上記入力データの書
き込みを開始することを特徴とする請求項１に記載のパ
ケット化装置。 - 【請求項３】 上記バッファメモリよりパケットデータ
として読み出されるデータの長さが１パケット分に満た
ないとき、上記パケットデータとして読み出されるデー
タに冗長データを付加してデータ長を調整するデータ付
加手段をさらに備えることを特徴とする請求項１に記載
のパケット化装置。 - 【請求項４】 上記読み出し制御手段は、さらに、上記
バッファメモリに蓄積されているデータのデータ長が１
パケット分になるとき、上記バッファメモリに蓄積され
ているデータをパケットデータとして読み出すことを特
徴とする請求項１に記載のパケット化装置。 - 【請求項５】 バッファメモリに入力データを書き込む
ステップと、 上記バッファメモリに対して上記入力データの書き込み
が開始されてからの経過時間を算出するステップと、 上記経過時間が所定のしきい値を越えるとき、上記バッ
ファメモリに蓄積されているデータをパケットデータと
して読み出すステップとを備えることを特徴とするパケ
ット化方法。 - 【請求項６】 上記バッファメモリよりパケットデータ
として読み出されるデータの長さが１パケット分に満た
ないとき、上記読み出されるデータに冗長データを付加
してデータ長を調整するステップをさらに備えることを
特徴とする請求項５に記載のパケット化方法。 - 【請求項７】 上記バッファメモリに蓄積されているデ
ータのデータ長を監視し、そのデータ長が１パケット分
となるとき、上記バッファメモリに蓄積されているデー
タをパケットデータとして読み出すステップをさらに備
えることを特徴とする請求項５に記載のパケット化方
法。 - 【請求項８】 データをパケット化するパケット化手段
と、上記パケット化されたデータを伝送するデータ伝送
手段とを有するデータ伝送装置において、 上記パケット化手段は、バッファメモリと、上記バッフ
ァメモリに入力データを書き込む書き込み制御手段と、
上記バッファメモリに対して上記入力データの書き込み
が開始されてからの経過時間を算出する時間算出手段
と、上記経過時間が所定のしきい値を越えるとき、上記
バッファメモリに蓄積されているデータをパケットデー
タとして読み出す読み出し制御手段とを備えてなること
を特徴とするデータ伝送装置。 - 【請求項９】 上記バッファメモリとして第１および第
２のバッファメモリを有し、 上記第１および第２のバッファメモリのうち一方のバッ
ファメモリに上記入力データが書き込まれている状態で
上記経過時間が所定のしきい値を越えるとき、上記読み
出し制御手段は上記一方のバッファメモリより蓄積され
ているデータの読み出しを開始し、上記書き込み制御手
段は他方のバッファメモリに対して上記入力データの書
き込みを開始することを特徴とする請求項８に記載のデ
ータ伝送装置。 - 【請求項１０】 上記パケット化手段は、上記バッファ
メモリよりパケットデータとして読み出されるデータの
長さが１パケット分に満たないとき、上記パケットデー
タとして読み出されるデータに冗長データを付加してデ
ータ長を調整するデータ付加手段をさらに備えることを
特徴とする請求項８に記載のデータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26034698A JP2000092126A (ja) | 1998-09-14 | 1998-09-14 | パケット化装置およびパケット化方法、並びにデータ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26034698A JP2000092126A (ja) | 1998-09-14 | 1998-09-14 | パケット化装置およびパケット化方法、並びにデータ伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000092126A true JP2000092126A (ja) | 2000-03-31 |
Family
ID=17346703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26034698A Pending JP2000092126A (ja) | 1998-09-14 | 1998-09-14 | パケット化装置およびパケット化方法、並びにデータ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000092126A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701840B2 (en) | 2006-03-08 | 2010-04-20 | Nec Corporation | Multiplex switching |
| CN108153511A (zh) * | 2017-11-30 | 2018-06-12 | 西安空间无线电技术研究所 | 一种星载定长数字信号的毛刺滤除方法 |
-
1998
- 1998-09-14 JP JP26034698A patent/JP2000092126A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701840B2 (en) | 2006-03-08 | 2010-04-20 | Nec Corporation | Multiplex switching |
| CN108153511A (zh) * | 2017-11-30 | 2018-06-12 | 西安空间无线电技术研究所 | 一种星载定长数字信号的毛刺滤除方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0137701B1 (ko) | 엠피이지-2(mpeg-2) 시스템의 피이에스(pes) 패킷화 장치 | |
| JP4712238B2 (ja) | 映像信号符号化装置、映像信号送信装置、および映像信号符号化方法 | |
| US6744782B1 (en) | Communications device, method thereof, communications system and recording medium | |
| US8306170B2 (en) | Digital audio/video clock recovery algorithm | |
| US7466967B2 (en) | Communication system | |
| US7725610B2 (en) | Data processing apparatus that transmits and receives moving image data to and from an external device through a transmission path | |
| US20100166080A1 (en) | Video display apparatus | |
| JP2001308876A (ja) | 情報伝送方式、送信装置及び受信装置 | |
| KR100390138B1 (ko) | 등시성데이터의전송방법,등시성데이터의복원방법및장치,정보데이터를복원하기위한디코더 | |
| JP2000092126A (ja) | パケット化装置およびパケット化方法、並びにデータ伝送装置 | |
| US20030018983A1 (en) | Data broadcasting service system of storage type | |
| WO2013145225A1 (ja) | エレメンタリストリームをエンコードし、多重し、またはデコードするための方法、装置、およびプログラム | |
| JP4192766B2 (ja) | 受信装置および方法、記録媒体、並びにプログラム | |
| JP2007518333A (ja) | データ伝送システムにおけるジッタの導入 | |
| JP3520851B2 (ja) | データ多重化装置およびデータ多重化方法、並びにデータ伝送装置 | |
| JP3958531B2 (ja) | 同期制御装置 | |
| JP2010028642A (ja) | 画像伝送システム | |
| JP4374152B2 (ja) | 画像伝送システムおよび画像送信装置および画像受信装置 | |
| JP4874272B2 (ja) | 映像信号処理装置および映像信号処理方法 | |
| JP2002374220A (ja) | ストリーム送受信システム、ストリーム送信装置および受信装置 | |
| CN111988641B (zh) | 传输流复用音视频时间同步方法 | |
| JP2000049726A (ja) | 多重化装置及び方法 | |
| JP3744514B2 (ja) | データ伝送装置 | |
| JP2017028385A (ja) | 受信装置及びシステム | |
| JPH0832621A (ja) | 画像音声符号化データ伝送装置 |