JP2000091460A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000091460A
JP2000091460A JP10260100A JP26010098A JP2000091460A JP 2000091460 A JP2000091460 A JP 2000091460A JP 10260100 A JP10260100 A JP 10260100A JP 26010098 A JP26010098 A JP 26010098A JP 2000091460 A JP2000091460 A JP 2000091460A
Authority
JP
Japan
Prior art keywords
bonding
semiconductor element
distance
bonding pads
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10260100A
Other languages
English (en)
Inventor
Katsuhisa Shiraishi
克久 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP10260100A priority Critical patent/JP2000091460A/ja
Publication of JP2000091460A publication Critical patent/JP2000091460A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ボンディングパッドのエッチングばらつきを
低減し、確実にワイヤボンディングを行うことが可能な
半導体装置を提供する。 【解決手段】 ボンディングパッド５０は、半導体素子
７０の４箇所の角部近傍に位置するボンディングパッド
５１が円弧状に配置されるように、半導体素子７０の周
囲に太鼓状に配置されている。このため、互いに隣合う
ボンディングパッド５０は、半導体素子７０側の端部間
の距離と反半導体素子側の端部間の距離とが略等しいの
で、パッケージ製造時において、互いに隣合うボンディ
ングパッド５０となる部分の配線パターン間でエッチン
グ液の流れが均一となる。したがって、ボンディングパ
ッド５０のエッチングばらつきを低減し、確実にワイヤ
ボンディングを行うことができる。さらに、ボンディン
グワイヤの長さを比較的短くしてボンディングワイヤが
弛み難くなるので、ボンディングワイヤ同士の接触を防
止することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に半導体素子をモールド樹脂で封止するようにし
た樹脂パッケージ型半導体装置に関する。
【０００２】
【従来の技術】半導体装置において、ＩＣチップやＬＳ
Ｉチップ等の半導体素子は、半導体パッケージに設けら
れた半導体素子搭載部に搭載されて実用に供されてい
る。樹脂モールドパッケージはセラミック製の半導体パ
ッケージに比べて製造コストが安価であり、特にリード
フレームを用いずにプリント配線板上に半導体素子を搭
載し、プリント配線板の電極部に取付けたはんだボール
等でマザーボードに接続するようにしたＰＢＧＡ(Plast
ic Ball Grid Array) が注目されている。ＰＢＧＡは、
ＱＦＰ(Quad Flat Package) 等のリードフレームを用い
たパッケージに比べて、リードを面的にとるため多ピ
ン化が可能である。リードピッチが大きく、マウンタ
等の精度が甘くてもよいので、製造歩留りが向上する。
製造コストが比較的安価である等の長所を有してい
る。
【０００３】従来のＰＢＧＡは、半導体素子がプリント
配線板の上部に搭載され、ボンディングワイヤ、プリン
ト配線板の配線、プリント配線板の周辺に設けたスルー
ホール、プリント配線板の下部の電極部等を介してはん
だボール等に半導体素子の電極部が電気的に接続されて
おり、半導体素子搭載後にモールド樹脂で封止されてい
る。ところが上記のＰＢＧＡは、半導体素子を囲む全体
が有機材料で構成されているため、放熱性や耐湿性が不
十分であるという欠点があった。
【０００４】そこで、上記のＰＢＧＡの欠点である放熱
性や耐湿性を改善するため、キャビティダウンＢＧＡ(C
avity Down - Ball Grid Array) が提案されている。キ
ャビティダウンＢＧＡは、銅合金等の金属板にキャビテ
ィ部(Cavity)が下向き(Down)になるようにプリント配線
板を接着し、キャビティ部に半導体素子を搭載した後、
プリント配線板の配線および電極部を介してはんだボー
ル等によりマザーボードへ接続するようにしたものであ
る。半導体素子搭載後のキャビティ部の樹脂封止はモー
ルド法またはポッティング法により行われる。このキャ
ビティダウンＢＧＡは、上部に放熱用の金属板を設けて
いるので、放熱性や耐湿性を向上することができる。
【０００５】
【発明が解決しようとする課題】上記のＰＢＧＡやキャ
ビティダウンＢＧＡ等の樹脂パッケージ型半導体装置に
おいては、プリント配線板として、耐熱性のある樹脂製
フィルムまたは薄い積層板を基材として用いており、銅
（Ｃｕ）等の薄層のフォトリソグラフィ、エッチング、
酸化処理等により配線を形成している。積層板の配線間
の電気的な接続は、導電性ビアホールまたはＣｕ等をめ
っきしたスルーホールにドリルをかけるかレーザ照射し
て不要物を除去した後、Ｃｕ等のめっきを施すことによ
り行われる。そして、エッチングにより外層の配線パタ
ーンを形成し、この配線パターンにニッケル（Ｎｉ）、
金（Ａｕ）等のめっきを施すことにより電極部を形成し
ている。この電極部は、キャビティ部に搭載した半導体
素子の複数個の電極部とボンディングワイヤ等によりボ
ンディング点で電気的に接続される複数個のボンディン
グパッドを有している。このような従来の樹脂パッケー
ジ型半導体装置の一例として、図８および図９に従来の
キャビティダウンＢＧＡ２００を示す。
【０００６】図８に示すように、キャビティダウンＢＧ
Ａ２００においては、パッケージ本体１３０のキャビテ
ィ部１６０に半導体素子７０が搭載されており、パッケ
ージ本体１３０のキャビティ部開口側に例えばはんだボ
ールや導電性接着剤等の複数個の入出力端子４０が設け
られている。そして、半導体素子７０の周囲には、半導
体素子７０の図示しない複数個の電極部と図示しないボ
ンディングワイヤにより図示しないボンディング点で電
気的に接続される複数個のボンディングパッド１５０が
設けらている。ボンディングパッド１５０は、半導体素
子７０の周囲にロ字状に配置されている。
【０００７】上記の構成をもつ従来のキャビティダウン
ＢＧＡ２００においては、図９に示すように、半導体素
子７０の電極部７１を基準としてボンディングパッド１
５０が配置されるため、半導体素子７０の角部近傍に位
置するボンディングパッド１５１が半導体素子の略中央
部に位置するボンディングパッド１５２に対して傾斜し
て配置される。このため、互いに隣合うボンディングパ
ッド１５１間の距離は、半導体素子側が比較的小さくな
り、反半導体素子側が比較的大きくなる。ボンディング
ワイヤ１８０が接続されるボンディング点１５５よりも
半導体素子７０側、すなわち内側端部１５１ａ間の距離
をａ１とし、ボンディング点よりも反半導体素子側、す
なわち外側端部１５１ｂ間の距離をｂ１とすると、以下
の式の関係がある。 ａ１＜ｂ１ ・ ・ ・
【０００８】ところで、パッケージ製造時において、エ
ッチングにより外層の配線パターンを形成するとき、ボ
ンディングパッドとなる部分の配線パターンの断面形状
が台形となる場合がある。したがって、ボンディングパ
ッドの上幅を確保するため、エッチングのばらつきを考
慮してパッケージを製造する必要がある。しかし、上記
の式の関係があると、互いに隣合うボンディングパッ
ド間の距離の小さい部分と大きい部分とでエッチング液
の流れに遅速が形成され、エッチングばらつきが増大す
る恐れがある。特にボンディングパッドの外側端部がボ
ンディングパッドの内側端部よりも多くエッチングさ
れ、ボンディングパッドの外側端部の上幅が設定値より
も小さくなり、極端な場合、ワイヤボンディングを行う
ことができなくなる恐れがある。
【０００９】また、例えば図１０に示すように、角部近
傍の互いに隣合うボンディングパッド２５１の内側端部
２５１ａ間の間隔と外側端部２５１ｂ間の間隔とを単に
等しくしたのみでは、内側端部２５１ａの上面が外側端
部２５１ｂの上面よりも小さくなり、ボンディング点を
確保するのが困難となり、外側端部２５１ｂ近傍にボン
ディング点２５５を設けなければならなくなる。このた
め、ボンディングワイヤ２８０の長さが比較的長くな
り、ボンディングワイヤ２８０が弛み易くなる。ボンデ
ィングワイヤ２８０が弛むと、互いに隣合うボンディン
グワイヤ２８０同士が接触して短絡を引起し、半導体素
子７０を破壊する恐れがある。
【００１０】本発明は、このような問題を解決するため
になされたものであり、ボンディングパッドのエッチン
グばらつきを低減し、確実にワイヤボンディングを行う
ことが可能な半導体装置を提供することを目的とする。
本発明の他の目的は、ボンディングワイヤ同士が接触し
て短絡を引起こすのを防止する半導体装置を提供するこ
とにある。
【００１１】
【課題を解決するための手段】本発明の請求項１記載の
半導体装置によると、互いに隣合うボンディングパッド
は、半導体素子側の端部間の距離と反半導体素子側の端
部間の距離とが等しいので、パッケージ製造時におい
て、エッチングにより外層の配線パターンを形成すると
き、互いに隣合うボンディングパッドとなる部分の配線
パターン間でエッチング液の流れが均一となる。したが
って、ボンディングパッドのエッチングばらつきを低減
し、確実にワイヤボンディングを行うことができる。
【００１２】さらに、互いに電気的に接続される半導体
素子の電極部とボンディングパッドのボンディング点と
の距離は均等であるので、半導体素子の電極部とボンデ
ィングパッドとを電気的に接続するボンディングワイヤ
の長さが略均等となる。このため、ボンディングパッド
の略中央部にボンディング点を設けることができるの
で、ボンディングワイヤの長さを比較的短くすることが
できる。したがって、ボンディングワイヤが弛み難くな
り、ボンディングワイヤ同士が接触して短絡を引起こす
のを防止することができる。
【００１３】本発明の請求項２記載の半導体装置による
と、半導体素子の角部近傍に位置するボンディングパッ
ドは一部分が円弧状に配置されている。例えば半導体素
子の周囲に角部のない太鼓状にボンディングパッドを配
置することにより、特に半導体素子の角部近傍に位置す
る互いに隣合うボンディングパッドにおいて、半導体素
子側の端部間の距離と反半導体素子側の端部間の距離と
が略等しくなる。したがって、半導体素子の角部近傍に
位置するボンディングパッドのエッチングばらつきを確
実にかつ簡便に低減することができる。
【００１４】本発明の請求項３記載の半導体装置による
と、ボンディングパッドは半導体素子の周囲に円環状に
配置されているので、互いに隣合うボンディングパッド
において、半導体素子側の端部間の距離と反半導体素子
側の端部間の距離とが略等しくなる。したがって、ボン
ディングパッドのエッチングばらつきを簡便に低減する
ことができる。
【００１５】
【発明の実施の形態】以下、本発明の複数の実施例を図
面に基づいて説明する。本発明をキャビティダウンＢＧ
Ａに適用した第１実施例について、図１〜図６を用いて
説明する。
【００１６】図４に示すように、キャビティダウンＢＧ
Ａ１００は、パッケージ本体３０と、パッケージ本体３
０のキャビティ部６０に搭載される半導体素子７０とを
備えている。パッケージ本体３０は、放熱体としての金
属板１０とプリント配線板２０とを有しており、金属板
１０にキャビティ部６０が下向きになるようにプリント
配線板２０が接着されている。
【００１７】金属板１０は、銅材または銅合金材からな
る平板１１と、同じく銅材または銅合金材からなり、略
中央部がくり抜かれたロ字状板１２とを有している。こ
こで、ロ字状板１２の厚みは、キャビティ部６０に搭載
された半導体素子７０がプリント配線板２０に容易にボ
ンディングできるように半導体素子７０の厚みと同程度
が好ましい。
【００１８】プリント配線板２０は、例えばエポキシ、
ポリイミド、ビスマレイミドトリアジン（ＢＴ）等の絶
縁層２１および２３と、配線としてのＣｕ等の配線層２
２とをエポキシ樹脂等で積層した薄い積層板からなり、
図示しない導電性ビアホールまたはＣｕ等をめっきした
スルーホールを有している。絶縁層２３の下面２４に
は、配線の露出部分にＮｉ、Ａｕ等のめっきを施すこと
により図示しない電極部が形成されている。金属板１０
とプリント配線板２０とは、図示しない接着シートや接
着剤により接着されている。接着シートの材料として
は、例えばエポキシまたはアクリル系樹脂等が用いら
れ、接着剤の材料としては、例えばエポキシまたはポリ
イミド系樹脂等が用いられている。
【００１９】キャビティ部６０には半導体素子７０が搭
載され、半導体素子７０の複数個の電極部７１は、プリ
ント配線板２０の配線層２２に設けられた複数個のボン
ディングパッド５０とボンディングワイヤ８０により電
気的に接続されている。ボンディングワイヤ８０は、一
端が半導体素子７０の電極部７１にボンディングされ、
他端がボンディングパッド５０に設けられたボンディン
グ点５５にボンディングされている。半導体素子７０
は、図示しない銀含有エポキシ等の熱伝導特性が優れた
接着材で金属板１０の平板１１に接着されている。キャ
ビティ部６０には、エポキシ等の樹脂からなる絶縁封入
材９０が充填され、半導体素子７０およびボンディング
ワイヤ８０の少なくとも一部を封入している。
【００２０】パッケージ本体３０のキャビティ部開口
側、すなわち反金属板側には、例えばはんだボールや導
電性接着剤等の複数個の入出力端子４０が設けられてい
る。入出力端子４０は、プリント配線板２０の配線層２
２と電気的に接続している。したがって、入出力端子４
０は、配線層２２、ボンディングパッド５０およびボン
ディングワイヤ８０を介して半導体素子７０の電極部７
１と電気的に接続されている。
【００２１】図１に示すように、ボンディングパッド５
０は、半導体素子７０の周囲に角部のない太鼓状に配置
されている。ボンディングパッド５０は、半導体素子７
０の角部近傍に位置する複数個のボンディングパッド５
１と、半導体素子７０の略中央部に位置する複数個のボ
ンディングパッド５２とから構成される。半導体素子７
０の４箇所の角部近傍に位置する複数個のボンディング
パッド５１は円弧状に配置されており、半導体素子７０
の略中央部に位置する複数個のボンディングパッド５２
は略直線状に配置されている。ボンディングパッド５１
はボンディングパッド５２に対して傾斜して配置されて
おり、この傾斜角は中央部に近づくほど小さくなってい
る。なお図１には、構成の理解を容易にするため、ボン
ディングワイヤを省略し、ボンディングパッド５０を実
際よりも粗く示した。
【００２２】図２に示すように、互いに隣合うボンディ
ングパッド５１において、ボンディングワイヤ８０が接
続されるボンディング点５５よりも半導体素子７０側、
すなわち内側端部５１ａ間の距離をａとし、ボンディン
グ点５５よりも反半導体素子側、すなわち外側端部５１
ｂ間の距離をｂとすると、以下の式の関係がある。 ａ≒ｂ ・ ・ ・
【００２３】式に示すように、互いに隣合うボンディ
ングパッド５１において、内側端部５１ａ間の距離ａと
外側端部５１ｂ間の距離ｂとは略等しい。また、図示し
ないが、互いに隣接するボンディングパッド５１および
５２において、内側端部間の距離と外側端部間の距離と
は略等しく、互いに隣接するボンディングパッド５２に
おいて、内側端部間の距離と外側端部間の距離とは略等
しい。すなわち、互いに隣合うボンディングパッド５０
は、半導体素子７０側の端部間の距離と反半導体素子側
の端部間の距離とが略等しい。
【００２４】さらに、互いに電気的に接続される半導体
素子７０の電極部７１と、ボンディングパッド５０のボ
ンディング点５５との距離は略均等である。すなわち、
電極部７１とボンディング点５５とを電気的に接続する
ボンディングワイヤ８０の長さは略均等である。このた
め、ボンディングパッド５０の略中央部にボンディング
点５５を設けることができる。したがって、ボンディン
グワイヤ８０の長さを比較的短くすることができ、ボン
ディングワイヤ８０が弛み難い構成となっている。
【００２５】ここで、図３に示すように、ボンディング
パッド５１は断面形状が台形となっている。ボンディン
グパッド５１の上幅をｗとし、互いに隣接するボンディ
ングパッド５１間の距離をＬとすると、ｗは約９０μｍ
であり、Ｌは３０〜４５μｍである。したがって、ボン
ディングパッド５１の上幅は充分確保されているので、
ボンディングパッド５１にボンディング点５５を容易に
設けることができる。すなわち、容易にワイヤボンディ
ングを行うことができる。
【００２６】次に、上記の構成のキャビティダウンＢＧ
Ａ１００の製造方法について説明する。 (1) まず、図５に示すように、例えばエポキシ、ポリイ
ミド、ＢＴ等の絶縁層２１および２３と、Ｃｕ等の配線
層２２とをエポキシ樹脂等で積層し、導電性ビアホール
またはＣｕ等をめっきしたスルーホールを形成する。そ
して、エッチングにより絶縁層２１および２３の配線の
露出部分に配線パターンを形成し、この配線パターンに
Ｎｉ、Ａｕ等のめっきを施すことにより電極部を形成し
てプリント配線板２０を作製する。このとき、上記のエ
ッチングにより、ボンディングパッドとなる部分の配線
パターンの断面形状が台形となる。しかしながら、第１
実施例では、互いに隣合うボンディングパッドとなる部
分の配線パターン間でエッチング液の流れが均一となる
ので、ボンディングパッドとなる部分の配線パターンの
エッチングばらつきを低減することができる。次に、銅
材または銅合金材からなる平板１１と、同じく銅材また
は銅合金材からなり、略中央部をくり抜いたロ字状板１
２とを有する金属板１０を用意する。そして、エポキシ
またはアクリル系樹脂等の接着シートや例えばエポキシ
またはポリイミド系樹脂等の接着剤を用いて、キャビテ
ィ部６０が下向きになるように金属板１０にプリント配
線板２０を接着してパッケージ本体３０を作製する。
【００２７】(2) 図６に示すように、例えば銀含有エポ
キシ等の熱伝導特性が優れた接着材で金属板１０の平板
１１に半導体素子７０を接着することにより、パッケー
ジ本体３０のキャビティ部６０に半導体素子７０を搭載
し、プリント配線板２０の配線層２２に設けられたボン
ディングパッド５０上のボンディング点５５と半導体素
子７０の電極部７１とをボンディングワイヤ８０により
ボンディングして電気的に接続する。その後、エポキシ
等の樹脂からなる絶縁封入材９０をキャビティ部６０に
充填し、半導体素子７０およびボンディングワイヤ８０
の少なくとも一部を封入する。
【００２８】(3) 図４に示すように、例えば導電性接着
剤やはんだボール等の入出力端子４０を絶縁層２３の下
面２４の電極部に付着させる。このとき、入出力４０
は、配線層２２、ボンディングパッド５０およびボンデ
ィングワイヤ８０を介して半導体素子７０の電極部７１
と電気的に接続される。上記の(1)〜(3)の工程により、
図４に示すキャビティダウンＢＧＡ１００が得られる。
【００２９】第１実施例においては、互いに隣合うボン
ディングパッド５０は、半導体素子７０側の端部間の距
離と反半導体素子側の端部間の距離とが略等しいので、
パッケージ製造時において、エッチングにより外層の配
線パターンを形成するとき、互いに隣合うボンディング
パッド５０となる部分の配線パターン間でエッチング液
の流れが均一となる。したがって、ボンディングパッド
５０のエッチングばらつきを低減し、確実にワイヤボン
ディングを行うことができる。
【００３０】さらに第１実施例においては、互いに電気
的に接続される半導体素子７０の電極部７１とボンディ
ングパッド５０のボンディング点５５との距離は略均等
であるので、電極部７１とボンディングパッド５０とを
電気的に接続するボンディングワイヤ８０の長さが略均
等となる。このため、ボンディングパッド５０の略中央
部にボンディング点５５を設けることができるので、ボ
ンディングワイヤ８０の長さを比較的短くすることがで
きる。したがって、ボンディングワイヤ８０が弛み難く
なり、ボンディングワイヤ８０同士が接触して短絡を引
起こすのを防止することができる。
【００３１】さらにまた第１実施例においては、ボンデ
ィングパッド５０は、半導体素子７０の４箇所の角部近
傍に位置するボンディングパッド５１が円弧状に配置さ
れるように、半導体素子７０の周囲に角部のない太鼓状
に配置されている。このため、特に半導体素子７０の角
部近傍に位置する互いに隣合うボンディングパッド５１
において、半導体素子７０側の端部５１ａ間の距離ａと
反半導体素子側の端部５１ｂ間の距離ｂとが略等しくな
る。したがって、ボンディングパッド５１のエッチング
ばらつきを確実にかつ簡便に低減することができる。
【００３２】以上説明した第１実施例においては、半導
体素子７０の４箇所の角部近傍に位置する複数個のボン
ディングパッド５１が円弧状に配置されている構成とし
たが、本発明においては、半導体素子の１〜３箇所の角
部近傍に位置する複数個のボンディングパッドが円弧状
に配置されている構成としてもよい。
【００３３】また第１実施例においては、平板１１とロ
字状板１２とを有する２枚の金属板１０を放熱体として
用いたが、本発明においては、放熱体の材質、形状およ
び枚数は限定されない。したがって、本発明において
は、凹部を形成した放熱体であってもよいし、上方へ窪
んだ窪みを形成した放熱体であってもよい。
【００３４】また第１実施例においては、エポキシ、ポ
リイミド、ＢＴ等の絶縁層２１および２３と、Ｃｕ等の
配線層２２とをエポキシ樹脂等で積層した積層板をプリ
ント配線板２０に用いたが、本発明においては、プリン
ト配線板はその材質および構成に限定されず、樹脂製フ
ィルム等を用いてもよい。
【００３５】（第２実施例）本発明の第２実施例につい
て、図７を用いて説明する。第２実施例においては、図
１に示す第１実施例のボンディングパッド５０を半導体
素子７０の周囲に円環状に配置したものであり、その他
は第１実施例と同一構成である。第１実施例と同一構成
部分に同一符号を付す。
【００３６】図７に示すように、ボンディングパッド５
００は、半導体素子７０の周囲に円環状に配置されてい
る。このため、互いに隣合うボンディングパッド５００
において、半導体素子７０側の端部間の距離と反半導体
素子側の端部間の距離とが略等しくなる。したがって、
ボンディングパッド５００のエッチングばらつきを簡便
に低減し、確実にワイヤボンディングを行うことができ
る。
【００３７】以上説明した本発明の複数の実施例におい
ては、キャビティダウンＢＧＡに本発明を適用したが、
ＰＢＧＡ等、その他の樹脂パッケージ型半導体装置に本
発明を適用することは可能である。
【図面の簡単な説明】
【図１】本発明をキャビティダウンＢＧＡに適用した第
１実施例を示す模式的底面図である。
【図２】図１のII部分拡大図である。
【図３】図２のIII−III線断面図である。
【図４】図１のIV−IV線断面図である。
【図５】本発明の第１実施例によるキャビティダウンＢ
ＧＡの製造方法を説明するための模式的断面図である。
【図６】本発明の第１実施例によるキャビティダウンＢ
ＧＡの製造方法を説明するための模式的断面図である。
【図７】本発明をキャビティダウンＢＧＡに適用した第
２実施例を示す模式的底面図である。
【図８】従来のキャビティダウンＢＧＡを示す模式的底
面図である。
【図９】図８のIX部分拡大図である。
【図１０】従来の他のキャビティダウンＢＧＡの主要部
拡大図である。
【符号の説明】
１０ 金属板 ２０ プリント配線板 ２１ 絶縁層 ２２ 配線層 ２３ 絶縁層 ３０ パッケージ本体 ４０ 入出力端子 ５０ ボンディングパッド ５５ ボンディング点 ６０ キャビティ部 ７０ 半導体素子 ７１ 電極部 ８０ ボンディングワイヤ １００ キャビティダウンＢＧＡ ５００ ボンディングパッド

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 複数個の電極部を有する半導体素子と、 前記半導体素子の周囲に設けられ、前記電極部と電気的
    に接続されるボンディング点を有する複数個のボンディ
    ングパッドとを備える半導体装置であって、 互いに隣合う前記ボンディングパッドは、前記半導体素
    子側の端部間の距離と反半導体素子側の端部間の距離と
    が等しく、互いに電気的に接続される前記電極部と前記
    ボンディング点との距離は均等であることを特徴とする
    半導体装置。
  2. 【請求項２】 前記半導体素子の角部近傍に位置する前
    記ボンディングパッドは、一部分が円弧状に配置されて
    いることを特徴とする請求項１記載の半導体パッケー
    ジ。
  3. 【請求項３】 前記ボンディングパッドは、円環状に配
    置されていることを特徴とする請求項１または２記載の
    半導体装置。
JP10260100A 1998-09-14 1998-09-14 半導体装置 Pending JP2000091460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10260100A JP2000091460A (ja) 1998-09-14 1998-09-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10260100A JP2000091460A (ja) 1998-09-14 1998-09-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2000091460A true JP2000091460A (ja) 2000-03-31

Family

ID=17343302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10260100A Pending JP2000091460A (ja) 1998-09-14 1998-09-14 半導体装置

Country Status (1)

Country Link
JP (1) JP2000091460A (ja)

Similar Documents

Publication Publication Date Title
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
US7446408B2 (en) Semiconductor package with heat sink
US6049125A (en) Semiconductor package with heat sink and method of fabrication
TWI453838B (zh) 具有散熱器之無引線封裝
US20050077613A1 (en) Integrated circuit package
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JP2003017518A (ja) 混成集積回路装置の製造方法
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
JP2006228897A (ja) 半導体装置
JPH09321173A (ja) 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JPH09312355A (ja) 半導体装置とその製造方法
JPH09326450A (ja) 半導体装置およびその製造方法
KR100280083B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법과 이를 이용한 반도체패키지
TW201438155A (zh) 具有傾斜結構之半導體元件封裝
KR200254077Y1 (ko) 열방출용 구리랜드를 갖는 윈도우 칩 스케일 패키지용인쇄회로기판
JP2000091460A (ja) 半導体装置
JP3297959B2 (ja) 半導体装置
JP3576228B2 (ja) 表面実装型半導体装置
JPH10154768A (ja) 半導体装置及びその製造方法
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
KR100456482B1 (ko) 패터닝된 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR100320447B1 (ko) 반도체 패키지의 제조방법
KR100708041B1 (ko) 반도체패키지 및 그 제조 방법
JP2004014568A (ja) 半導体装置