JP2000089249A5 - 電気光学装置、電気光学装置用の駆動基板、及びこの駆動基板の製造方法 - Google Patents
電気光学装置、電気光学装置用の駆動基板、及びこの駆動基板の製造方法 Download PDFInfo
- Publication number
- JP2000089249A5 JP2000089249A5 JP1998255275A JP25527598A JP2000089249A5 JP 2000089249 A5 JP2000089249 A5 JP 2000089249A5 JP 1998255275 A JP1998255275 A JP 1998255275A JP 25527598 A JP25527598 A JP 25527598A JP 2000089249 A5 JP2000089249 A5 JP 2000089249A5
- Authority
- JP
- Japan
- Prior art keywords
- electro
- single crystal
- substrate
- drive board
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title description 10
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 description 28
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 21
- 239000000463 material Substances 0.000 description 13
- 239000013078 crystal Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 11
- 239000010409 thin film Substances 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000004050 hot filament vapor deposition Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
Description
【特許請求の範囲】
【請求項１】 画素電極が配された表示部と、この表示部の周辺に配された周辺駆動回路部とを第１の基板上に有し、この第１の基板と第２の基板との間に所定の光学材料を介在させてなる電気光学装置において、
前記第１の基板の一方の面上に、単結晶シリコンの如き単結晶半導体と格子整合の良 い物質層が形成され、
この物質層を含む前記第１の基板上に単結晶シリコン層の如き単結晶半導体層が形成 され、
この単結晶半導体層が能動素子及び受動素子のうちの少なくとも能動素子を構成して いる
ことを特徴とする、電気光学装置。
【請求項２】 前記単結晶シリコン層をチャンネル領域、ソース領域及びドレイン領域とし、前記チャンネル領域の上部にゲート部を有するトップゲート型の第１の薄膜トランジスタが前記周辺駆動回路部の少なくとも一部を構成している、請求項１に記載した電気光学装置。
【請求項３】 前記第１の基板と前記単結晶シリコン層との間に拡散バリア層が設けられている、請求項１に記載した電気光学装置。
【請求項４】 前記単結晶シリコン層下の前記ゲート部がその側端部にて台形状となっている、請求項１に記載した電気光学装置。
【請求項５】 前記周辺駆動回路部において、前記第１の薄膜トランジスタ以外に、多結晶又はアモルファスシリコン層をチャンネル領域とし、このチャンネル領域の上部及び／又は下部にゲート部を有するトップゲート型、ボトムゲート型又はデュアルゲート型の薄膜トランジスタ、或いは、前記単結晶シリコン層又は多結晶シリコン層又はアモルファスシリコン層を用いたダイオード、抵抗、キャパシタンス、インダクタンス素子などが設けられている、請求項１に記載した電気光学装置。
【請求項６】 前記第１の薄膜トランジスタが、チャンネル領域の上部及び／又は下部にゲート部を有するトップゲート型、ボトムゲート型又はデュアルゲート型の中から選ばれた少なくともトップゲート型からなり、かつ、前記表示部において前記画素電極をスイッチングするためのスイッチング素子が前記第１の基板上に設けられ、前記スイッチング素子が、前記トップゲート型、前記ボトムゲート型又は前記デュアルゲート型の第２の薄膜トランジスタである、請求項２に記載した電気光学装置。
【請求項７】 前記周辺駆動回路部及び／又は前記表示部のｎ又はｐチャンネル型の薄膜トランジスタがデュアルゲート型であるときには、上部又は下部ゲート電極が電気的にオープンとされるか或いは任意の負電圧（ｎチャンネル型の場合）又は正電圧（ｐチャンネル型の場合）が印加され、ボトムゲート型又はトップゲート型の薄膜トランジスタとして動作される、請求項６に記載した電気光学装置。
【請求項８】 前記第１の基板上に段差が形成され、この段差を含む前記第１の基板上に前記物質層が形成され、この物質層上に前記単結晶シリコン層が形成されている、請求項１に記載した電気光学装置。
【請求項９】 前記段差が、前記能動素子である薄膜トランジスタのチャンネル領域、ソース領域及びドレイン領域で形成される素子領域の少なくとも一辺に沿って形成されている、請求項８に記載した電気光学装置。
【請求項１０】 前記第１の基板の前記一方の面上に段差が形成され、この段差を含む前記第１の基板上に単結晶、多結晶又はアモルファスシリコン層が形成され、前記第２の薄膜トランジスタが、前記単結晶、多結晶又はアモルファスシリコン層をチャンネル領域、ソース領域及びドレイン領域とし、前記チャンネル領域の上部及び／又は下部にゲート部を有する、請求項６に記載した電気光学装置。
【請求項１１】 断面において底面に対し側面が直角状若しくは下端側へ傾斜状となるような凹部として前記段差が形成され、この段差が前記単結晶シリコン層のエピタキシャル成長時のシードとなっている、請求項１０に記載した電気光学装置。
【請求項１２】 画素電極が配された表示部と、この表示部の周辺に配された周辺駆動回路部とを基板上に有する、電気光学装置用の駆動基板において、
前記第１の基板の一方の面上に、単結晶シリコンの如き単結晶半導体と格子整合の良 い物質層が形成され、
この物質層を含む前記第１の基板上に単結晶シリコン層の如き単結晶半導体層が形成 され、
この単結晶半導体層が能動素子及び受動素子のうちの少なくとも能動素子を構成して いる
ことを特徴とする、電気光学装置用の駆動基板。
【請求項１３】 画素電極が配された表示部と、この表示部の周辺に配された周辺駆動回路部とを基板上に有する、電気光学装置用の駆動基板の製造方法において、
前記基板の一方の面上に、単結晶シリコンの如き単結晶半導体と格子整合の良い物質 層を形成する工程と、
この物質層を含む前記基板上に触媒ＣＶＤ法又は高密度プラズマＣＶＤ法等により前 記物質層をシードとして単結晶シリコン層の如き単結晶半導体層をヘテロエピタキシャ ル成長させる工程と、
この単結晶半導体層に所定の処理を施して能動素子及び受動素子のうちの少なくとも 能動素子を形成する工程と
を有することを特徴とする、電気光学装置用の駆動基板の製造方法。
【請求項１４】 前記単結晶シリコン層の成長後に、
この単結晶シリコン層に所定の処理を施してチャンネル領域、ソース領域及びドレイ ン領域を形成する工程と、
前記チャンネル領域の上部にゲート部を有し、前記周辺駆動回路部の少なくとも一部 を構成するトップゲート型の第１の薄膜トランジスタを形成する工程と
を有する、請求項１３に記載した電気光学装置用の駆動基板の製造方法。
【請求項１】 画素電極が配された表示部と、この表示部の周辺に配された周辺駆動回路部とを第１の基板上に有し、この第１の基板と第２の基板との間に所定の光学材料を介在させてなる電気光学装置において、
前記第１の基板の一方の面上に、単結晶シリコンの如き単結晶半導体と格子整合の良 い物質層が形成され、
この物質層を含む前記第１の基板上に単結晶シリコン層の如き単結晶半導体層が形成 され、
この単結晶半導体層が能動素子及び受動素子のうちの少なくとも能動素子を構成して いる
ことを特徴とする、電気光学装置。
【請求項２】 前記単結晶シリコン層をチャンネル領域、ソース領域及びドレイン領域とし、前記チャンネル領域の上部にゲート部を有するトップゲート型の第１の薄膜トランジスタが前記周辺駆動回路部の少なくとも一部を構成している、請求項１に記載した電気光学装置。
【請求項３】 前記第１の基板と前記単結晶シリコン層との間に拡散バリア層が設けられている、請求項１に記載した電気光学装置。
【請求項４】 前記単結晶シリコン層下の前記ゲート部がその側端部にて台形状となっている、請求項１に記載した電気光学装置。
【請求項５】 前記周辺駆動回路部において、前記第１の薄膜トランジスタ以外に、多結晶又はアモルファスシリコン層をチャンネル領域とし、このチャンネル領域の上部及び／又は下部にゲート部を有するトップゲート型、ボトムゲート型又はデュアルゲート型の薄膜トランジスタ、或いは、前記単結晶シリコン層又は多結晶シリコン層又はアモルファスシリコン層を用いたダイオード、抵抗、キャパシタンス、インダクタンス素子などが設けられている、請求項１に記載した電気光学装置。
【請求項６】 前記第１の薄膜トランジスタが、チャンネル領域の上部及び／又は下部にゲート部を有するトップゲート型、ボトムゲート型又はデュアルゲート型の中から選ばれた少なくともトップゲート型からなり、かつ、前記表示部において前記画素電極をスイッチングするためのスイッチング素子が前記第１の基板上に設けられ、前記スイッチング素子が、前記トップゲート型、前記ボトムゲート型又は前記デュアルゲート型の第２の薄膜トランジスタである、請求項２に記載した電気光学装置。
【請求項７】 前記周辺駆動回路部及び／又は前記表示部のｎ又はｐチャンネル型の薄膜トランジスタがデュアルゲート型であるときには、上部又は下部ゲート電極が電気的にオープンとされるか或いは任意の負電圧（ｎチャンネル型の場合）又は正電圧（ｐチャンネル型の場合）が印加され、ボトムゲート型又はトップゲート型の薄膜トランジスタとして動作される、請求項６に記載した電気光学装置。
【請求項８】 前記第１の基板上に段差が形成され、この段差を含む前記第１の基板上に前記物質層が形成され、この物質層上に前記単結晶シリコン層が形成されている、請求項１に記載した電気光学装置。
【請求項９】 前記段差が、前記能動素子である薄膜トランジスタのチャンネル領域、ソース領域及びドレイン領域で形成される素子領域の少なくとも一辺に沿って形成されている、請求項８に記載した電気光学装置。
【請求項１０】 前記第１の基板の前記一方の面上に段差が形成され、この段差を含む前記第１の基板上に単結晶、多結晶又はアモルファスシリコン層が形成され、前記第２の薄膜トランジスタが、前記単結晶、多結晶又はアモルファスシリコン層をチャンネル領域、ソース領域及びドレイン領域とし、前記チャンネル領域の上部及び／又は下部にゲート部を有する、請求項６に記載した電気光学装置。
【請求項１１】 断面において底面に対し側面が直角状若しくは下端側へ傾斜状となるような凹部として前記段差が形成され、この段差が前記単結晶シリコン層のエピタキシャル成長時のシードとなっている、請求項１０に記載した電気光学装置。
【請求項１２】 画素電極が配された表示部と、この表示部の周辺に配された周辺駆動回路部とを基板上に有する、電気光学装置用の駆動基板において、
前記第１の基板の一方の面上に、単結晶シリコンの如き単結晶半導体と格子整合の良 い物質層が形成され、
この物質層を含む前記第１の基板上に単結晶シリコン層の如き単結晶半導体層が形成 され、
この単結晶半導体層が能動素子及び受動素子のうちの少なくとも能動素子を構成して いる
ことを特徴とする、電気光学装置用の駆動基板。
【請求項１３】 画素電極が配された表示部と、この表示部の周辺に配された周辺駆動回路部とを基板上に有する、電気光学装置用の駆動基板の製造方法において、
前記基板の一方の面上に、単結晶シリコンの如き単結晶半導体と格子整合の良い物質 層を形成する工程と、
この物質層を含む前記基板上に触媒ＣＶＤ法又は高密度プラズマＣＶＤ法等により前 記物質層をシードとして単結晶シリコン層の如き単結晶半導体層をヘテロエピタキシャ ル成長させる工程と、
この単結晶半導体層に所定の処理を施して能動素子及び受動素子のうちの少なくとも 能動素子を形成する工程と
を有することを特徴とする、電気光学装置用の駆動基板の製造方法。
【請求項１４】 前記単結晶シリコン層の成長後に、
この単結晶シリコン層に所定の処理を施してチャンネル領域、ソース領域及びドレイ ン領域を形成する工程と、
前記チャンネル領域の上部にゲート部を有し、前記周辺駆動回路部の少なくとも一部 を構成するトップゲート型の第１の薄膜トランジスタを形成する工程と
を有する、請求項１３に記載した電気光学装置用の駆動基板の製造方法。
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置、電気光学装置用の駆動基板、及びこの駆動基板の製造方法に関し、特に絶縁基板上にヘテロエピタキシャル成長させた単結晶シリコン層を能動領域に用いるトップゲート型の薄膜絶縁ゲート型電界効果トランジスタ（以降、トップゲート型ＭＯＳＴＦＴと呼ぶ。尚、トップゲート型にはスタガー型とコプラナー型が含まれる。）と受動領域を有する液晶表示装置などに好適な構造及び方法に関するものである。
【発明の属する技術分野】
本発明は、電気光学装置、電気光学装置用の駆動基板、及びこの駆動基板の製造方法に関し、特に絶縁基板上にヘテロエピタキシャル成長させた単結晶シリコン層を能動領域に用いるトップゲート型の薄膜絶縁ゲート型電界効果トランジスタ（以降、トップゲート型ＭＯＳＴＦＴと呼ぶ。尚、トップゲート型にはスタガー型とコプラナー型が含まれる。）と受動領域を有する液晶表示装置などに好適な構造及び方法に関するものである。
また、本発明は、前記電気光学装置用の駆動基板の製造方法において、
前記第１の基板の一方の面上に、単結晶シリコンの如き単結晶半導体と格子整合の良 い物質層を形成する工程と、
この物質層を含む前記第１の基板上に触媒ＣＶＤ法又は高密度プラズマＣＶＤ法等に より前記物質層をシードとして単結晶シリコン層の如き単結晶シリコン層をヘテロエピ タキシャル成長させる工程と、
この単結晶半導体層に所定の処理を施して能動素子及び受動素子のうちの少なくとも 能動素子を形成する工程（例えば前記単結晶シリコン層の析出後に、この単結晶シリコ ン層に所定の処理を施してチャンネル領域、ソース領域及びドレイン領域を形成する工 程と、前記チャンネル領域の上部にゲート絶縁膜及びゲート電極からなるゲート部、更 にはソース及びドレイン電極を形成して、前記周辺駆動回路部の少なくとも一部を構成 するトップゲート型の第１の薄膜トランジスタ（特にＭＯＳＴＦＴ：以下、同様）を能 動素子として形成する工程とを行う工程、又は、抵抗、キャパシタンス、インダクタン ス等の受動素子を形成する工程）と
を有することを特徴とする、電気光学装置用の駆動基板の製造方法も提供するものである。
前記第１の基板の一方の面上に、単結晶シリコンの如き単結晶半導体と格子整合の良 い物質層を形成する工程と、
この物質層を含む前記第１の基板上に触媒ＣＶＤ法又は高密度プラズマＣＶＤ法等に より前記物質層をシードとして単結晶シリコン層の如き単結晶シリコン層をヘテロエピ タキシャル成長させる工程と、
この単結晶半導体層に所定の処理を施して能動素子及び受動素子のうちの少なくとも 能動素子を形成する工程（例えば前記単結晶シリコン層の析出後に、この単結晶シリコ ン層に所定の処理を施してチャンネル領域、ソース領域及びドレイン領域を形成する工 程と、前記チャンネル領域の上部にゲート絶縁膜及びゲート電極からなるゲート部、更 にはソース及びドレイン電極を形成して、前記周辺駆動回路部の少なくとも一部を構成 するトップゲート型の第１の薄膜トランジスタ（特にＭＯＳＴＦＴ：以下、同様）を能 動素子として形成する工程とを行う工程、又は、抵抗、キャパシタンス、インダクタン ス等の受動素子を形成する工程）と
を有することを特徴とする、電気光学装置用の駆動基板の製造方法も提供するものである。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10255275A JP2000089249A (ja) | 1998-09-09 | 1998-09-09 | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
| US09/376,840 US6372558B1 (en) | 1998-08-18 | 1999-08-18 | Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10255275A JP2000089249A (ja) | 1998-09-09 | 1998-09-09 | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000089249A JP2000089249A (ja) | 2000-03-31 |
| JP2000089249A5 true JP2000089249A5 (ja) | 2005-10-27 |
Family
ID=17276496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10255275A Ceased JP2000089249A (ja) | 1998-08-18 | 1998-09-09 | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000089249A (ja) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02106034A (ja) * | 1988-10-14 | 1990-04-18 | Sanyo Electric Co Ltd | Ｓｏｉ構造の形成方法 |
| JP2898360B2 (ja) * | 1990-06-15 | 1999-05-31 | 株式会社リコー | 半導体膜の製造方法 |
| JP2967126B2 (ja) * | 1990-09-05 | 1999-10-25 | セイコーインスツルメンツ株式会社 | 平板型光弁基板用半導体集積回路装置 |
| JP2866730B2 (ja) * | 1990-11-14 | 1999-03-08 | 日本電信電話株式会社 | 半導体回路の形成方法 |
| JPH04192322A (ja) * | 1990-11-26 | 1992-07-10 | Canon Inc | 結晶物品の形成方法 |
| JP3120879B2 (ja) * | 1991-11-08 | 2000-12-25 | キヤノン株式会社 | アクティブマトリクス型液晶表示素子の駆動用半導体装置の製造方法 |
| JPH07235488A (ja) * | 1994-02-24 | 1995-09-05 | Toshiba Corp | 半導体層の形成方法 |
| JPH0982967A (ja) * | 1995-09-11 | 1997-03-28 | Toshiba Corp | 半導体装置の製造方法 |
| JPH101392A (ja) * | 1996-06-11 | 1998-01-06 | Daido Hoxan Inc | 結晶シリコン薄膜の形成方法 |
| JP3864476B2 (ja) * | 1997-01-24 | 2006-12-27 | ソニー株式会社 | 薄膜半導体装置 |
| JPH10261802A (ja) * | 1997-03-19 | 1998-09-29 | Toshiba Electron Eng Corp | 薄膜トランジスタアレイ基板及び薄膜トランジスタアレイ基板の製造方法 |
-
1998
- 1998-09-09 JP JP10255275A patent/JP2000089249A/ja not_active Ceased
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7781765B2 (en) | Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask | |
| EP0494628B1 (en) | Manufacturing method for a multigate thin film transistor | |
| JP2000101088A (ja) | 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法 | |
| JP2000111943A5 (ja) | ||
| JP2004504721A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR930017218A (ko) | 박막전계효과 트랜지스터 및 그 제조방법 | |
| KR970011969A (ko) | 박막트랜지스터-액정표시장치 및 제조방법 | |
| US20030040146A1 (en) | Mask for forming polysilicon and a method for fabricating thin film transistor using the same | |
| US20060006391A1 (en) | Image display devices | |
| US5767529A (en) | Thin-film transistor having a plurality of island-like regions | |
| US5696387A (en) | Thin film transistor in a liquid crystal display having a microcrystalline and amorphous active layers with an intrinsic semiconductor layer attached to same | |
| JPH04360583A (ja) | 薄膜トランジスタ | |
| JPH02206173A (ja) | 多結晶薄膜トランジスタ | |
| JP2000089249A5 (ja) | 電気光学装置、電気光学装置用の駆動基板、及びこの駆動基板の製造方法 | |
| JPH07263698A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH01302768A (ja) | 逆スタガー型シリコン薄膜トランジスタ | |
| US7492419B2 (en) | Liquid crystal display | |
| KR101087750B1 (ko) | 두가지 타입의 박막트랜지스터를 포함하는 액정표시장치용어레이기판 및 그 제조방법 | |
| JP2000068514A5 (ja) | ||
| JP3788021B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2904984B2 (ja) | 表示装置の製造方法 | |
| JP3265073B2 (ja) | 表示装置及びその製造方法 | |
| US7271410B2 (en) | Active matrix circuit | |
| JP3788022B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH09107107A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイ、及び液晶表示装置 |