JP2000080540A

JP2000080540A - 編機選針用圧電アクチュエータの駆動回路

Info

Publication number: JP2000080540A
Application number: JP10250893A
Authority: JP
Inventors: Minoru Takahashi; 実高橋; Kazuo Fukunaga; 和男福永
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1998-09-04
Filing date: 1998-09-04
Publication date: 2000-03-21

Abstract

(57)【要約】【課題】本発明は編機選針用圧電アクチュエータの駆動
回路に関し、電流制限抵抗による損失や、スイッチ素子
の損失を極力減らして、効率の良い駆動回路を実現す
る。【解決手段】３端子構造の積層型圧電体を用い、第１、
第２の駆動電極Ａ、Ｂの何れか一方の駆動電極と接地電
極Ｇとの間に駆動信号を印加することにより反り運動を
発生させる編機選針用圧電アクチュエータの駆動回路で
あって、第１、第２の駆動電極Ａ、Ｂと＋Ｖ_CC電源との
間に、それぞれスイッチ素子（例えば、トランジスタ）
と誘導素子（例えば、コイル）の直列回路（Ｑ₁＋
Ｌ_A、Ｑ₃＋Ｌ _B）を接続すると共に、スイッチ素子
を、圧電アクチュエータの駆動時間に対して充分短い時
間でオン／オフ制御するスイッチ素子駆動制御手段（例
えば、トランジスタ駆動制御回路９０）を設けた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、丸編み機、ジャガ
ード編み機等の編み機において、編成針の選針を行う選
針装置に用いられる編機選針用圧電アクチュエータの駆
動回路に関する。

【０００２】特に本発明は、積層型バイモルフ構造の圧
電アクチュエータを対象とし、駆動信号を圧電体に印加
することで該圧電体を湾曲させ、その時の変位を利用し
て縦糸を通している針の動きを制御する編機選針用圧電
アクチュエータの駆動回路に関する。

【０００３】

【従来の技術】以下、従来例について説明する。

【０００４】§１：従来例１｛特許第２６８３９８２号
公報（登録日：平成９年８月１５日）参照｝の説明・・
・図９参照図９は従来例１の説明図であり、図は選針素子の平面
図、図は動作状態１、図は動作状態２を示す。以
下、図９に基づいて従来例１を説明する。

【０００５】従来、圧電現象による彎曲運動を利用して
編機の編成針の選針動作を行わせる圧電式選針装置が知
られていた。図９の図に示したように、この装置には
選針素子１が設けてあり、該選針素子１は、プレート
（振動板）２に圧電素子３、４を貼着し、該プレート２
の一方の端部に編成針の選針を行わせるためのフィンガ
５を取り付け、他方の端部に支持体への取り付け部６を
延在させて、該取り付け部６を支持体の側壁に片持ち形
態で固定している。そして、圧電素子３、４に柄出しコ
ントロール装置からリード線７、８を介して電圧を印加
し、片持ち形態で運動させる。

【０００６】前記圧電素子３、４に電圧を印加しない時
には、図９の図に示したように、プレート２が彎曲せ
ず、従って、選針ジャック９のバット１０をプレスし、
そのため、選針ジャック９の上げカム用バット１１が上
げカム１２に係合せず、選針ジャック９の上方に当接し
た編成針に編成作動を与えないようになっている。

【０００７】一方、圧電素子３、４に電圧を印加した時
には、図９の図に示したように、プレート２を彎曲さ
せ、選針ジャック９のバット１０をプレスせずに、選針
ジャック９を垂直方向に保持させ、選針ジャック９の上
げカム用バット１１が上げカム１２に係合した状態とす
る。そのため、選針ジャック９を上方に押し上げ、前記
選針ジャック９の上方に当接した編成針に編成作動を与
える。このような動作状態の変化を利用して選針動作を
行わせる。

【０００８】§２：従来例２｛特許第２６８３９８２号
公報、実願平２−２２６０８号（実開平３−１１５６９
２号）の明細書及び図面を撮影したマイクロフィルム、
特公平６−９４６１９号公報参照｝の説明・・・図１０
参照図１０は従来例２の説明図であり、図は圧電アクチュ
エータの斜視図、図は図のＸ−Ｙ線断面図（支持本
体に取り付けた状態）、図は選針装置の平面図であ
る。以下、図１０に基づいて従来例２を説明する。

【０００９】従来例２は、バイモルフ型圧電素子を使用
し、選針装置に利用される圧電アクチュエータの例であ
る。この圧電アクチュエータでは、図１０の図、図
に示したように、支持本体２０の溝部２１に、片端部支
持体２３を取り付けた圧電体２４の後端部（片端部）を
嵌挿している。

【００１０】前記片端部支持体２３の端部には溝部が設
けてあり、この溝部に圧電体２４の後端部（片端部）を
挿入し固定する。このようにすると、片端部支持体２３
が支持本体２０の溝部２１内で回動できるので、圧電体
２４の後端部（片端部）は、上向き、或いは下向きに可
動し得るようになる。

【００１１】また、圧電体２４の負荷取り付け側の端部
にも前記と同様の負荷側支持体２５を取り付け、該負荷
側支持体２５をフィンガ２６の後端部２７側の開放端部
により挟持連結する。更に、片端部支持体２３と負荷側
支持体２５との間の略中間位置には中間部支持体３７が
設けてある。

【００１２】前記負荷側支持体２５はフィンガ２６の後
端部２７内で回動でき、圧電体２４の先端部は上向き、
或いは下向きに可動し得るようになっている。また、圧
電体２４の後端部２８と先端部２９との中途位置を、支
持本体２０の途中支点部３０に回転可能に固定する。

【００１３】前記圧電体２４は、金属プレート（振動
板）３２の両面に圧電体（セラミック圧電体）２４を有
し、該圧電体２４の各面には電極板が貼着してある。そ
して前記電極板には、各面に絶縁性コーティング膜がコ
ーティングしてある。また、両面の電極板は、それぞれ
銀電極等により構成し、圧電体２４の全面に貼着してあ
る。

【００１４】更に、リード線３３、３４を前記両側の電
極板に半田付けで接続し、リード線押さえワイヤ３５に
より押さえる。そして、リード線３３、３４をコネクタ
３６に接続する。図１０の図に示した選針装置は、前
記圧電アクチュエータを筐体４０内に複数段にわたり、
適宜間隔をおいてセットしたものである。また、前記筐
体４０の外側には、プリント基板３９が取り付けてあ
り、このプリント基板３９上のコネクタに前記コネクタ
３６を結合させる。

【００１５】§３：従来例３（特開平９−１９１１３５
号公報参照）の説明・・・図１１参照図１１は従来例３の説明図であり、図はバイモルフ型
素子、図は積層型素子、図のａ、ｂ、ｃはそれぞれ
異なった圧電アクチュエータの要部断面図を示す。以
下、図１１に基づいて従来例３を説明する。

【００１６】前記従来例１、２はバイモルフ構造の圧電
体を使用していたが、従来例３は積層構造の圧電アクチ
ュエータを使用した例である。圧電アクチュエータにお
いて、電気的エネルギーと機械的エネルギー相互の変換
を行う変換素子には、主に、バイモルフ型素子（前記従
来例１、２参照）と、積層型素子（従来例３）とがあ
る。

【００１７】一般に、例えば、図１１の図に示したよ
うに、バイモルフ型素子５２は、金属のシム材５０に伸
縮特性の異なる２枚の圧電セラミックス５１を接着剤に
より接着したものであり、当該バイモルフ型素子５２
に、電源５４から電極を介して電圧を印加すると、一方
の圧電セラミックス５１（図の上側）が伸び、他方の圧
電セラミックス５１（図の下側）が縮み、全体として屈
曲変位を起こす。なお、図示の符号５３は分極の方向を
示す。

【００１８】前記のようなバイモルフ型素子５２は、変
位量が大きいという利点がある一方で、電界に対する分
極の関係から材料固有の履歴特性、発生力、機械的強
度、疲労特性に問題がある。

【００１９】一方、図１１の図に示したような積層型
素子５６は、一般に、圧電セラミックス５１の薄板を数
１０枚〜数１００枚積層したもので、一枚一枚は厚み方
向の分極方向５３が逆になるように交互に積層固定した
ものである。なお、５７は内部電極、５８は外部電極
（端子）である。

【００２０】当該積層型素子５６における電極の引き出
しは分極方向５３のプラス極同士、マイナス極同士を並
列接続する。これにより、印加電圧の向きに対し、全圧
電セラミックスの分極の向きが同じになり、積層方向に
変位するようになっている。積層型素子５６は、前記バ
イモルフ型素子に比較して変位量が小さいが応答速度が
格段に速く、発生力、変換効率が高いという利点があ
る。

【００２１】前記のような積層型素子５６を使用した積
層型の圧電アクチュエータ６３は、図１１の図のａ、
ｂ、ｃに示したように構成されている。これらの図にお
いて、圧電アクチュエータ６３を構成するコア材６０の
片面側に複数の圧電セラミックスの層６１・・・を積層
し、当該コア材６０のもう片方の片面側に複数の圧電セ
ラミックスの層６１・・・を積層し、コア材６０は無分
極の圧電不活性の層とした屈曲変位が可能なものであ
る。なお、分極方向５３はそれぞれ図示のようになって
いる。

【００２２】§４：従来例４の説明・・・図１２参照図１２は従来例４の説明図であり、図は駆動回路例
１、は駆動回路例２を示す。従来、圧電アクチュエー
タの駆動回路として、図１２に示したような例１、例２
の回路が考えられていた（公知ではない）。以下、これ
らの回路を従来例４として説明する。なお、従来例４で
は、圧電アクチュエータに積層型圧電体を使用し、該積
層型圧電体に、駆動電極Ａと、駆動電極Ｂと、共通電極
（ＧＮＤ電極）Ｇを設け、これらの電極を使用して駆動
信号（駆動パルス）を印加することにより駆動するもの
である。

【００２３】(1) ：駆動回路例１の説明図１２の図に示した駆動回路例１は、ＮＰＮ型のトラ
ンジスタＱ₁、Ｑ₃と、ＰＮＰ型のトランジスタＱ₂、
Ｑ₄を使用した駆動回路例である。この回路では、トラ
ンジスタＱ₁、Ｑ₂のベース同士及びエミッタ同士を共
通接続し、トランジスタＱ₃、Ｑ₄のベース同士及びエ
ミッタ同士を共通接続している。そして、トランジスタ
Ｑ₁、Ｑ₂のベースの共通接続点を入力端子Ｔ_aに接続
し、トランジスタＱ₃、Ｑ₄のベースの共通接続点を入
力端子Ｔ_bに接続する。

【００２４】また、トランジスタＱ₁、Ｑ₂のエミッタ
の共通接続点と、積層型圧電体７２の駆動電極Ａ（以
下、単に「電極Ａ」とも記す）との間に電流制限用の抵
抗Ｒ₁を接続し、トランジスタＱ₃、Ｑ₄のエミッタの
共通接続点と、積層型圧電体７２の駆動電極Ｂ（以下、
単に「電極Ｂ」とも記す）との間に電流制限用の抵抗Ｒ
₂を接続する。更に、トランジスタＱ₁、Ｑ₃のコレク
タを＋Ｖ_CC電源に接続し、トランジスタＱ₂、Ｑ₄のエ
ミッタをＧＮＤに接続（接地）している。この回路の動
作は次の通りである。

【００２５】先ず、入力端子Ｔ_aに正の駆動信号Ａ
_in（パルス）を印加すると、トランジスタＱ₁はオンと
なりトランジスタＱ₂がオフとなる。従って、オンとな
ったトランジスタＱ₁を介して積層型圧電体７２の電極
Ａには正の電源電圧が印加する。この時、＋Ｖ_CC電源→
トランジスタＱ₁→抵抗Ｒ₁→電極Ａ→電極Ｇ→ＧＮＤ
の経路で積層型圧電体７２の充電電流ｉ_aが流れる。

【００２６】また、入力端子Ｔ_aに前記駆動信号Ａ_inを
印加している時、入力端子Ｔ_bには零、又は負の駆動信
号Ｂ_inを入力しており、トランジスタＱ₃をオフ、トラ
ンジスタＱ₄をオンにする。従って、トランジスタ
Ｑ₃、Ｑ₄のエミッタの共通接続点はＧＮＤ電位（接地
電位）となる。

【００２７】そのため、積層型圧電体７２に電荷が蓄積
していれば、ＧＮＤ→電極Ｇ→電極Ｂ→抵抗Ｒ₂→トラ
ンジスタＱ₄→ＧＮＤの経路で放電電流ｉ_bが流れ、積
層型圧電体７２に蓄積された電荷を放電する。このよう
にして電極Ａに正の電圧を印加し、電極ＢをＧＮＤ電位
にすれば、積層型圧電体７２は一方側に反りを発生す
る。

【００２８】次に、入力端子Ｔ_bに正の駆動信号Ｂ_inを
印加すると、トランジスタＱ₃はオンとなりトランジス
タＱ₄がオフとなる。従って、オンとなったトランジス
タＱ ₃を介して積層型圧電体７２の電極Ｂには正の電源
電圧が印加する、この時、＋Ｖ_CC電源→トランジスタＱ
₃→抵抗Ｒ₂→電極Ｂ→電極Ｇ→ＧＮＤの経路で充電電
流（前記Ｉ_aと同じ電流）が流れる。

【００２９】また、入力端子Ｔ_bに正の駆動信号Ｂ_inを
印加している時、入力端子Ｔ_aには零、又は負の入力信
号Ａ_inを入力しており、トランジスタＱ₁がオフ、トラ
ンジスタＱ₂がオンとなる。従って、トランジスタ
Ｑ₁、Ｑ₂のエミッタの共通接続点はＧＮＤ電位（接地
電位）となる。

【００３０】そのため、積層型圧電体７２に電荷が蓄積
していれば、ＧＮＤ→電極Ｇ→電極Ａ→抵抗Ｒ₁→トラ
ンジスタＱ₂→ＧＮＤの経路で放電電流（前記Ｉ_bと同
じ電流）が流れる。前記のようにして電極Ｂに正の電圧
を印加し、電極ＡをＧＮＤ電位にすれば、積層型圧電体
７２は他方側に反りを発生する。以上のようにして、積
層型圧電体７２を駆動することにより、該積層型圧電体
７２に対して反りを発生させることができる。

【００３１】(2) ：駆動回路例２の説明図１２の図に示した駆動回路例２は、ＮＰＮ型のトラ
ンジスタＱ₁、Ｑ₂、Ｑ₃、Ｑ₄を使用した駆動回路例
である。この回路では、トランジスタＱ₁、Ｑ ₂のエミ
ッタ同士を共通接続し、トランジスタＱ₃、Ｑ₄のエミ
ッタ同士を共通接続している。そして、トランジスタＱ
₁、Ｑ₄のベースを共通接続して入力端子Ｔ_aに接続
し、トランジスタＱ₂、Ｑ₃のベースを共通接続して入
力端子Ｔ_bに接続する。

【００３２】また、トランジスタＱ₁、Ｑ₂のエミッタ
の共通接続点と、積層型圧電体７２の電極Ａとの間に電
流制限用の抵抗Ｒ₁を接続し、トランジスタＱ₃、Ｑ₄
のエミッタの共通接続点と、積層型圧電体７２の電極Ｂ
との間に電流制限用の抵抗Ｒ ₂を接続する。更に、トラ
ンジスタＱ₁、Ｑ₃のコレクタを＋Ｖ_CC電源に接続し、
トランジスタＱ₂、Ｑ₄のエミッタをＧＮＤに接続（接
地）している。この回路の動作は次の通りである。

【００３３】先ず、入力端子Ｔ_aに正の駆動信号Ａ
_in（パルス）を印加し、入力端子Ｔ_bに負、又は零の駆
動信号を印加すると、トランジスタＱ₁、Ｑ₄はオンと
なり、トランジスタＱ₂、Ｑ₃はオフとなる。従って、
オンとなったトランジスタＱ₁を介して積層型圧電体７
２の電極Ａには正の電源電圧が印加する。この時、＋Ｖ
_CC電源→トランジスタＱ₁→抵抗Ｒ₁→電極Ａ→電極Ｇ
→ＧＮＤの経路で充電電流ｉ_aが流れる。

【００３４】また、この時、トランジスタＱ₃はオフ、
トランジスタＱ₄はオンとなるから、トランジスタ
Ｑ₃、Ｑ₄のエミッタの共通接続点はＧＮＤ電位とな
る。そのため、積層型圧電体７２に電荷が蓄積していれ
ば、ＧＮＤ→電極Ｇ→電極Ｂ→抵抗Ｒ₂→トランジスタ
Ｑ₄→ＧＮＤの経路で放電電流ｉ_bが流れる。前記のよ
うにして電極Ａに正の電圧を印加し、電極ＢをＧＮＤ電
位にすれば、積層型圧電体７２は一方側に反りを発生す
る。

【００３５】次に、入力端子Ｔ_bに正の駆動信号Ｂ_inを
印加し、入力端子Ｔ_aに負、又は零の駆動信号を印加す
ると、トランジスタＱ₃、Ｑ₂はオンとなり、トランジ
スタＱ₁、Ｑ₄はオフとなる。従って、オンとなったト
ランジスタＱ₃を介して電極Ｂには正の電源電圧が印加
する、この時、＋Ｖ_CC電源→トランジスタＱ₃→抵抗Ｒ
₂→電極Ｂ→電極Ｇ→ＧＮＤの経路で充電電流が流れ
る。

【００３６】またこの時、トランジスタＱ₄はオフ、ト
ランジスタＱ₂はオンとなるから、トランジスタＱ₁、
Ｑ₂のエミッタの共通接続点はＧＮＤ電位となる。その
ため、積層型圧電体７２に電荷が蓄積していれば、ＧＮ
Ｄ→電極Ｇ→電極Ａ→抵抗Ｒ ₁→トランジスタＱ₂→Ｇ
ＮＤの経路で放電電流が流れる。前記のようにして電極
Ｂに正の電圧を印加し、電極ＡをＧＮＤ電位にすれば、
積層型圧電体７２は他方側に反りを発生する。

【００３７】

【発明が解決しようとする課題】前記のような従来のも
のにおいては、次のような課題があった。

【００３８】前記駆動回路例１、２において、圧電体に
或る一定の歪みを起こさせるためには一定値以上の電界
強度が必要である。例えば、積層型圧電体の一層当たり
の厚みＳ＝１５μｍの場合、一層当たり印加電圧Ｖ＝４
８Ｖを印加し、片持ち構造で先端変位Ｄ＝１ｍｍを得て
いる。

【００３９】積層型圧電体７２を使うことは、駆動電圧
を下げられる利点がある反面、積層型圧電体７２の静電
容量が単板に比べて５０倍以上と大きくなる。従って、
充放電電流が大きくなるため、電流制限用の抵抗（抵抗
Ｒ₁、Ｒ₂）を挿入することが必須となる。１例とし
て、積層型圧電体７２の一層当たりの静電容量Ｃ＝１．
７μＦ、充放電電流の制限値＝１５０ｍＡとすると、Ｒ
₁＝Ｒ₂＝３２０Ωが必要になる。

【００４０】この充放電時の消費電力Ｐは、Ｐ＝ＣＶ²
×ｆの式で与えられるから、ここで、例えば、Ｃ＝１．
７×１０^-6、Ｖ＝４８、ｆ（駆動信号の周波数）＝１０
０を前記式に代入すると、Ｐ＝１．７×１０^-6×４８²
×１００＝０．３９Ｗとなる。すなわち、一素子当た
り、０．３９Ｗの電力を消費することになる。

【００４１】この充放電時の電力損失と、トランジスタ
のスイッチング損失が駆動回路の効率を大きく劣化させ
ていた。ところで、この積層型圧電アクチュエータは、
丸編み機等の縦糸一本に一素子が使用されている。そし
て、小型の編み機でも４０素子程度使用するため、これ
ら各部のトータル発熱が、機器の著しい温度上昇を招
き、信頼性を悪くする。

【００４２】本発明は、このような従来の課題を解決
し、電流制限抵抗による損失や、スイッチ素子の損失を
極力減らして、効率の良い駆動回路を実現することを目
的とする。

【００４３】

【課題を解決するための手段】本発明は前記の目的を達
成するため、次のように構成した。

【００４４】(1) ：圧電素子を複数枚積層した積層体を
有し、この積層体の積層方向のほぼ半分づつ、上下部分
にそれぞれ独立した第１、第２の駆動電極の一方を持
ち、前記第１、第２の駆動電極の間にそれぞれ接地電極
（共通のＧＮＤ電極）を挿入した電極構成を持つ３端子
構造の積層型圧電体を用い、前記第１、第２の駆動電極
の何れか一方の駆動電極と前記接地電極との間に駆動信
号を印加することにより反り運動を発生させる編機選針
用圧電アクチュエータの駆動回路であって、前記第１、
第２の駆動電極と電源との間に、それぞれスイッチ素子
（例えば、トランジスタ）と誘導素子（例えば、コイ
ル）を直列接続すると共に、前記スイッチ素子を、前記
圧電アクチュエータの駆動時間に対して充分短い時間で
オン／オフ制御するスイッチ素子駆動制御手段を設け
た。

【００４５】(2) ：圧電素子を複数枚積層した積層体を
有し、この積層体の積層方向のほぼ半分づつ、上下部分
にそれぞれ独立した第１、第２の駆動電極の一方を持
ち、前記第１、第２の駆動電極の間にそれぞれ接地電極
（共通のＧＮＤ電極）を挿入した電極構成を持つ３端子
構造の積層型圧電体を用い、前記第１、第２の駆動電極
の何れか一方の駆動電極と前記接地電極との間に駆動信
号を印加することにより反り運動を発生させる編機選針
用圧電アクチュエータの駆動回路であって、前記第１、
第２の駆動電極と電源との間に、それぞれスイッチ素子
を接続すると共に、前記接地電極と接地間に誘導素子を
接続し、前記スイッチ素子を、前記圧電アクチュエータ
の駆動時間に対して充分短い時間でオン／オフ制御する
スイッチ素子駆動制御手段を設けた。

【００４６】(3) ：圧電素子を複数枚積層した積層体を
有し、この積層体の積層方向のほぼ半分づつ、上下部分
にそれぞれ独立した第１、第２の駆動電極の一方を持
ち、前記第１、第２の駆動電極の間にそれぞれ接地電極
（共通のＧＮＤ電極）を挿入した電極構成を持つ３端子
構造の積層型圧電体を用い、前記第１、第２の駆動電極
の何れか一方の駆動電極と前記接地電極との間に駆動信
号を印加することにより反り運動を発生させる編機選針
用圧電アクチュエータの駆動回路であって、前記第１、
第２の駆動電極と電源との間に、それぞれ定電流回路を
接続すると共に、前記定電流回路を駆動するスイッチ素
子を設け、前記スイッチ素子を、前記圧電アクチュエー
タの駆動時間に応じた時間でオン／オフ制御するスイッ
チ素子駆動制御手段を設けた。

【００４７】(4) ：前記(1) 乃至(3) の何れかの編機選
針用圧電アクチュエータの駆動回路において、前記積層
型圧電体の接地電極（共通電極）と接地間にインピーダ
ンス素子を接続すると共に、前記インピーダンス素子の
両端に、該インピーダンス素子の両端電圧を検出する電
圧検出回路を接続し、前記電圧検出回路には、電圧無し
を検出した際、上位の制御装置に対してエラー信号を送
出するエラー信号送出手段を設けた。

【００４８】（作用）前記構成に基づく本発明の作用を
説明する。

【００４９】(a) ：前記(1) の作用積層型圧電アクチュエータを駆動する場合、スイッチ素
子駆動制御手段により駆動信号を生成して前記スイッチ
素子（例えば、第１、第２のスイッチ素子とする）に印
加し、該スイッチ素子を圧電アクチュエータの駆動時間
に対して充分短い時間でオン／オフ制御する。

【００５０】例えば、第２のスイッチ素子をオフにした
状態で、第１のスイッチ素子を圧電アクチュエータの駆
動時間に対して充分短い時間でオン／オフ制御した場
合、第１のスイッチ素子がオンになると、電源→第１の
スイッチ素子→誘導素子→第１の駆動電極→接地電極→
接地の経路で充電電流が流れ、積層型圧電体を充電す
る。また、第１のスイッチ素子がオフになった時は、前
記充電電流は停止する。

【００５１】しかし、この場合、充電電流の流れる経路
には誘導素子があるため、該誘導素子や回路の抵抗等の
影響を受け、充電電流は変動しながら流れる。すなわ
ち、第１の駆動電極と接地電極間の電荷は、誘導素子が
あるため一度には充電されず、電流のピークは或る一定
値に止まり、少し放電し、次の駆動信号パルスで充電す
るというサイクルを繰り返す。その結果、第１の駆動電
極の電位は段階的に上昇する。このようにして、第１の
駆動電極の電位が上昇すると、積層型圧電体に一方側へ
の反りが発生する。

【００５２】次に、第１のスイッチ素子をオフにした状
態で、第２のスイッチ素子を、圧電アクチュエータの駆
動時間に対して充分短い時間でオン／オフ制御した場
合、前記と同様な動作を行い、積層型圧電体は前記と逆
の方向に反りを発生する。このような動作を繰り返すこ
とにより、積層型圧電アクチュエータを駆動することが
できる。

【００５３】このようにすれば、誘導素子により積層型
圧電体の充放電電流を制限できるから、従来例のような
抵抗値の大きな電流制限用の抵抗を使用しなくても済
む。そのため、従来例の駆動回路に比べて消費電力が減
少し、効率の良い駆動回路が実現できる。

【００５４】(b) ：前記(2) の作用積層型圧電アクチュエータを駆動する場合、スイッチ素
子駆動制御手段により駆動信号を生成して前記スイッチ
素子（例えば、第１、第２のスイッチ素子とする）に印
加し、該スイッチ素子を圧電アクチュエータの駆動時間
に対して充分短い時間でオン／オフ制御する。

【００５５】例えば、第２のスイッチ素子をオフにした
状態で、第１のスイッチ素子を圧電アクチュエータの駆
動時間に対して充分短い時間でオン／オフ制御した場
合、第１のスイッチ素子がオンになると、電源→第１の
スイッチ素子→第１の駆動電極→接地電極→誘導素子→
接地の経路で充電電流が流れ、積層型圧電体を充電す
る。また、第１のスイッチ素子がオフになった時は、前
記充電電流は停止する。

【００５６】しかし、この場合、充電電流の流れる経路
には誘導素子があるため、該誘導素子や回路の抵抗等の
影響を受け、充電電流は変動しながら流れる。すなわ
ち、第１の駆動電極と接地電極間の電荷は、誘導素子が
あるため一度には充電されず、電流のピークは或る一定
値に止まり、少し放電し、次の駆動信号パルスで充電す
るというサイクルを繰り返す。その結果、第１の駆動電
極の電位は段階的に上昇する。このようにして、第１の
駆動電極の電位が上昇すると、積層型圧電体に一方側へ
の反りが発生する。

【００５７】次に、第１のスイッチ素子をオフにした状
態で、第２のスイッチ素子を、圧電アクチュエータの駆
動時間に対して充分短い時間でオン／オフ制御した場
合、前記と同様な動作を行い、積層型圧電体は前記と逆
の方向に反りを発生する。このような動作を繰り返すこ
とにより、積層型圧電アクチュエータを駆動することが
できる。

【００５８】このようにすれば、誘導素子により積層型
圧電体の充放電電流を制限できるから、従来例のような
抵抗値の大きな電流制限用の抵抗を使用しなくても済
む。そのため、従来例の駆動回路に比べて消費電力が減
少し、効率の良い駆動回路が実現できる。

【００５９】また、前記誘導素子を１個の共通の誘導素
子としたので、前記(1) の場合に比べて誘導素子の数を
減らすことができる。このように、小型化に際して妨げ
となる誘導素子を１個減らすことができるから、前記駆
動回路の更なる小型化が実現可能である。

【００６０】(c) ：前記(3) の作用積層型圧電アクチュエータを駆動する場合、スイッチ素
子駆動制御手段により駆動信号を生成して前記スイッチ
素子（例えば、第１、第２のスイッチ素子とする）に印
加し、該スイッチ素子を圧電アクチュエータの駆動時間
に応じた時間で交互にオン／オフ制御することで前記定
電流回路（例えば、第１、第２の定電流回路とする）を
駆動する。

【００６１】例えば、第２のスイッチ素子をオフにした
状態で、第１のスイッチ素子をオンにすると、第１の定
電流回路が動作し、該第１の定電流回路に定電流が流れ
る。このため、電源→第１の定電流回路→第１の駆動電
極→接地電極→接地の経路で充電電流が流れ、積層型圧
電体を定電流で充電する。

【００６２】そして、第１のスイッチ素子がオフになっ
た時は、第１の定電流回路が動作を停止するので前記充
電電流は停止する。このようにして、積層型圧電体が充
電されると、第１の駆動電極の電位は段階的に上昇し、
該第１の駆動電極の電位が上昇することで、積層型圧電
体に一方側への反りが発生する。

【００６３】一方、第１のスイッチ素子をオフにした状
態で、第２のスイッチ素子をオンにすると、第２の定電
流回路が動作し、該第２の定電流回路に定電流が流れ
る。このため、電源→第２の定電流回路→第２の駆動電
極→接地電極→接地の経路で充電電流が流れ、積層型圧
電体を定電流で充電する。そして、第２のスイッチ素子
がオフになった時は、第２の定電流回路が動作を停止す
るので前記充電電流は停止する。このようにして、第２
の駆動電極の電位が上昇すると、積層型圧電体に他方側
への反りが発生する。

【００６４】このようにして第１のスイッチ素子と第２
のスイッチ素子を交互にオン／オフ駆動するが、この場
合、充電電流の流れる経路には定電流回路があるため、
該充電電流は定電流となり大きなピーク電流は抑制され
る。すなわち、定電流回路により積層型圧電体の充電電
流を制限できるから、従来例のような抵抗値の大きな電
流制限用の抵抗を使用しなくても済む。そのため、従来
例の駆動回路に比べて消費電力が減少し、効率の良い駆
動回路が実現できる。また、定電流回路により充電電流
のピークを抑制するので、前記誘導素子を不要とし、前
記駆動回路の更なる小型化が実現可能である。

【００６５】(d) ：前記(4) の作用前記のようにして積層型圧電体を駆動している時、前記
接地電極と接地間に接続したインピーダンス素子には積
層型圧電体の充放電電流が流れているため、前記インピ
ーダンス素子の端子間に発生した電圧は電圧検出回路で
検出される。この場合、通常の正常な状態での駆動時に
は、前記インピーダンス素子には積層型圧電体の充放電
電流が流れているから、電圧検出回路では電圧有りを検
出し、上位の制御装置へ正常動作を示す信号を送出す
る。

【００６６】しかし、積層型圧電体の素子破壊や、リー
ド線の断線等の事態が発生して前記抵抗に充放電電流が
流れなくなると、電圧検出回路は電圧無しを検出する。
この時、電圧検出回路のエラー信号送出手段から上位の
制御装置へエラー信号を送出する。このエラー信号を受
信した制御装置では、該当する圧電アクチュエータに故
障が発生したことを認識する。そして、例えば、エラー
ランプを点灯したり、表示装置の画面上でエラーメッセ
ージを表示したり、故障した圧電アクチュエータを使用
しないような制御を自動的に行う。このようにすれば、
信頼性の高い装置が実現できる。

【００６７】

【発明の実施の形態】以下、発明の実施の形態を図面に
基づいて詳細に説明する。

【００６８】§１：積層型圧電体の説明・・・図１参照図１は積層型圧電体の説明図であり、図は分解斜視
図、図は図のＸ方向側面図、図は図のＹ方向側
面図、図は電極と端子の説明図、図は電極配列説明
図である。以下、図１に基づいて積層型圧電体を説明す
る。

【００６９】本実施の形態における編機選針用圧電アク
チュエータは、丸編み機、ジャガード編み機等の編み機
において、選針装置の選針用アクチュエータとして利用
されるものである。この編機選針用圧電アクチュエータ
は、セラミック圧電体の湾曲運動により、圧電体の負荷
側に設けられたフィンガを動かし、例えば、編み機の柄
を選択させるために使用する（選針装置の詳細は、前記
従来例で引用した公報参照）ものである。

【００７０】前記編機選針用圧電アクチュエータは、多
数の圧電素子を積層した積層型圧電体７２を使用する。
この積層型圧電体７２は、矩形シート状の圧電素子７０
を多数積層して一体化したものであり、各圧電素子７０
の上には、Ａｇ−Ｐｄ等の金属導体からなる電極７１が
厚膜パターンとして形成してある。

【００７１】すなわち、矩形シート状の圧電素子７０の
上に、該圧電素子７０より少し小さめの電極７１を厚膜
パターンとして形成し、この圧電素子７０を多数積層し
て積層型圧電体７２としている。そして、積層型圧電体
７２のいずれか一方の短辺側の側面に、例えば、Ａｇ−
Ｐｄ等の金属導体からなる第１の端子７３と、第２の端
子７４と、共通端子７５を形成し、これらの各端子を前
記電極７１と電気的に接続する。

【００７２】この場合、各電極７１にはそれぞれ延長部
（電極７１から延長した厚膜パターン）７６を形成する
と共に、この延長部７６を圧電素子７０の短辺側の端部
まで延長して形成しておく。そして、各端子７３、７
４、７５として、例えば、Ａｇ−Ｐｄ等の金属導体を、
圧電素子７０を積層した積層型圧電体７２の端面に圧膜
パターンとして形成し、各端子に対応する前記延長部７
６を介して各端子と電極７１とを電気的に接続する。

【００７３】前記第１、第２の端子７３、７４と、共通
端子７５は互いに所定距離だけ離して形成するが、この
場合、共通端子７５を略中央部に形成し、両端部に第１
の端子７３と第２の端子７４を形成する。そして、共通
端子７５をＧＮＤ端子（接地端子）として使用し、第
１、第２の端子７３、７４を駆動用の端子として使用す
る。なお、前記端子の配列に合わせて、前記延長部７６
の位置をずらしておくことで、各端子７３〜７５と圧電
素子７０上の電極７１とを接続する。

【００７４】今、第１の端子７３に接続された電極７１
を駆動電極Ａ、第２の端子７４に接続された電極７１を
駆動電極Ｂ、共通端子７５に接続された電極７１を共通
電極Ｇとした場合、各電極Ａ、Ｂ、Ｇと端子の配列は図
１の図、図に示したようになる。なお、図１の図
に示した矢印５３は、各圧電素子７０の分極方向を示
す。

【００７５】この場合、編機選針用圧電アクチュエータ
は矩形シート状の圧電素子７０を複数枚積層した積層体
を有し、この積層体の積層方向のほぼ半分づつ、上下部
分にそれぞれ独立した２つの駆動電極Ａ、Ｂの一方を配
置し、前記駆動電極Ａ、Ｂの間にそれぞれ共通電極Ｇを
挿入した電極構成を持つ３端子構造の積層型圧電体７２
を備えている。

【００７６】そして、積層型圧電体７２の短辺側のいず
れか一方の側面に、駆動信号を印加する第１、第２の端
子７３、７４と共通端子７５とを設けて、これらの各端
子にそれぞれ前記駆動電極Ａ、Ｂと共通電極Ｇを電気的
に接続している。更に具体的には次の通りである。

【００７７】すなわち、積層型圧電体７２では、その積
層方向の中央部に設けた共通電極Ｇを挟んで駆動電極
Ａ、Ｂのパターンが形成されたバイモルフ構造を作って
いる。各々の電極は、積層型圧電体７２の長手方向の端
部（短辺側の端部）まで一部が導出し延長部７６を形成
してある。そして、その端部では、上下面方向にスリッ
ト状に電極Ａ、Ｂ、Ｇと接続された第１、第２の端子７
３、７４、及び共通端子７５を形成している。

【００７８】図１の図、図では、積層型圧電体７２
の短辺の端部に沿って中央に共通端子７５、その左右に
第１、第２の端子７３、７４が形成されている。従っ
て、積層型圧電体７２の積層方向の上部から電極Ａ、
Ｇ、Ａ、Ｇ、Ａ、Ｇ、・・・Ｇ、Ｂ、Ｇ、Ｂ、Ｇ、Ｂの
順で積層されている。この場合、共通端子７５はＧＮＤ
端子であるから、該共通端子７５に接続された共通電極
ＧがＧＮＤ電極となる。この場合共通電極ＧはＧＮＤ電
極であるので、駆動方法によっては電源のホット（ＨＯ
Ｔ）側に接続される場合もある。

【００７９】 §２：圧電アクチュエータの動作説明・・・図２参照図２は圧電アクチュエータの説明図であり、図は内部
電極構成図、図は外観図、図は動作説明図である。
以下、図２に基づいて、圧電アクチュエータの動作を説
明する。

【００８０】前記のように、編機選針用圧電アクチュエ
ータは、矩形シート状の圧電素子を複数枚積層した積層
体を有し、この積層体の積層方向のほぼ半分づつ、上下
部分にそれぞれ独立した２つの駆動電極Ａ、Ｂの一方を
持ち、前記駆動電極Ａ、Ｂの間にそれぞれ共通電極Ｇ
（ＧＮＤ電極）を挿入した電極構成を持つ３端子構造の
積層型圧電体７２を用い、前記駆動電極Ａ、Ｂの何れか
一方の電極と前記共通電極Ｇ（ＧＮＤ電極）との間に駆
動信号として直流電圧を印加することにより反り運動を
発生させるものである。

【００８１】前記積層型圧電体７２の厚みをＴ、長さを
Ｌ、幅をＷとした場合、１例として、Ｔ＝０．４ｍｍ、
Ｌ＝３２ｍｍ、Ｗ＝６ｍｍであり、側面に３つの端子が
十分形成できる寸法となっている。なお、５３は圧電体
の分極の方向を示す。

【００８２】例えば、図２の図に示したように、積層
型圧電体７２の一端を支点部７８として固定する。この
状態で、電極Ａ、Ｂに駆動信号を印加しない場合は、積
層型圧電体７２は静止状態にあり彎曲しない。この状態
から、電極Ａ−Ｇ間に駆動信号（直流電圧）を印加する
と、図２の図のイに示したように、一方側（図示矢印
方向）へ彎曲する。また、電極Ｂ−Ｇ間に駆動信号（直
流電圧）を印加すると、図２の図のロに示したよう
に、他方側（図示矢印方向）へ彎曲する。

【００８３】このようにして、電極Ａ−Ｇ間への駆動信
号の印加と、電極Ｂ−Ｇ間への駆動信号の印加とを交互
に行うことで、積層型圧電体７２の先端部を交互に異な
る方向に駆動し、この動作に伴って負荷を駆動する。こ
の場合、一般的な使い方として、電極Ａ−Ｇ間を駆動し
ている時は電極Ｂ−Ｇ間は短絡し、電極Ｂ−Ｇ間を駆動
している時は電極Ａ−Ｇ間を短絡する。

【００８４】§３：駆動回路例１の説明・・・図３参照図３は駆動回路例１である。以下、図３に基づいて駆動
回路例１を説明する。なお、以下の説明では、前記「駆
動電極Ａ」、「駆動電極Ｂ」を単に「電極Ａ」、「電極
Ｂ」とも記し、前記共通電極Ｇ（ＧＮＤ電極、又は接地
電極）を単に「電極Ｇ」とも記す。

【００８５】この駆動回路例１は前記積層型圧電体７２
を使用した圧電アクチュエータを駆動する回路であり、
４個のトランジスタ（スイッチ素子）Ｑ₁、Ｑ₂、
Ｑ₃、Ｑ ₄（何れも、ＮＰＮ型のバイポーラトランジス
タ）と、ダイオード８１、８２、８３、８４、８５と、
コイル（誘導素子）Ｌ_A、Ｌ_Bと、抵抗８７と、コンデ
ンサ８６と、前記各トランジスタを駆動制御するための
トランジスタ駆動制御回路９０と、前記抵抗８７の両端
電圧を検出するための電圧検出回路８８等で構成する。
なお、制御装置８９は、前記駆動回路の上位に設けた制
御装置であり、例えば、制御用のコンピュータで構成す
る。具体的な接続関係は次の通りである。

【００８６】トランジスタＱ₁のエミッタとトランジス
タＱ₂のコレクタを接続（接続点をｅとする）し、トラ
ンジスタＱ₃のエミッタとトランジスタＱ₄のコレクタ
を接続（接続点をｆとする）すると共に、トランジスタ
Ｑ₁、Ｑ₃の各コレクタを＋Ｖ_CC電源（正の電源電圧ラ
イン）に接続し、トランジスタＱ₂、Ｑ₄の各エミッタ
をＧＮＤに接続（接地）する。このようにして、４個の
トランジスタＱ₁〜Ｑ ₄を接続し、これらの各トランジ
スタの入力端子９１〜９４をトランジスタ駆動制御回路
９０に接続する。

【００８７】また、前記接続点ｅと、積層型圧電体７２
の電極Ａとの間にはコイルＬ_Aを接続し、接続点ｆと、
積層型圧電体７２の電極Ｂとの間にはコイルＬ_Bを接続
し、積層型圧電体７２の電極Ｇ（ＧＮＤ電極）とＧＮＤ
（接地）間には抵抗８７を接続する。更に、トランジス
タＱ₁、Ｑ₂、Ｑ₃、Ｑ₄の各エミッタ−コレクタ間に
はダイオード８１、８２、８３、８４を接続する。

【００８８】なお、前記抵抗８７は積層型圧電体７２の
充放電電流を制限するものであるが、この駆動回路では
コイルＬ_A、Ｌ_Bにより充放電電流を制限できるので、
前記抵抗８７の抵抗値は、従来例で用いた電流制限用の
抵抗（Ｒ₁、Ｒ₂）に比べて極めて小さい抵抗値（例え
ば、Ｒ₁、Ｒ₂の抵抗値の１／１００程度）で済む。従
って、この抵抗８７での電力損失は極めて小さく問題に
ならない。

【００８９】そして、前記抵抗８７の両端から電圧を検
出するため、整流用のダイオード８５と平滑用のコンデ
ンサ８６からなる半波整流回路を接続し、該半波整流回
路の出力側に電圧検出回路８８を接続する。また、電圧
検出回路８８とトランジスタ駆動制御回路９０を制御装
置８９に接続する。

【００９０】前記構成の駆動回路では、制御装置８９か
らの制御信号に基づいてトランジスタ駆動制御回路９０
が動作し、該トランジスタ駆動制御回路９０で駆動信号
を生成し、その駆動信号をトランジスタＱ₁〜Ｑ₄に印
加する。そして、前記駆動信号により各トランジスタＱ
₁〜Ｑ₄をオン／オフ動作させることにより積層型圧電
体７２を駆動する。なお、前記ダイオード８１〜８４は
電力回生用の素子である。

【００９１】 §４：駆動回路例１の動作説明・・・図３〜図５参照図４は駆動回路例１のタイミングチャートであり、Ｐ₁
は入力端子９１に印加する駆動信号、Ｐ₂は入力端子９
２に印加する駆動信号、Ｐ₃は入力端子９３に印加する
駆動信号、Ｐ₄は入力端子９４に印加する駆動信号であ
る。また、Ｔ₁、Ｔ₂、Ｔ₃、Ｔ₄、Ｔ₅・・・は各タ
イミング（時刻）を示す。

【００９２】また、図５は各部の波形図であり、図は
積層型圧電体７２の電極Ａ−Ｇ間に流れる充電電流Ｉ
ａ、図は駆動信号Ｐ₁、図は電極Ａの電位Ｖａ、
図は電極Ｂの電位Ｖｂを示す。また、横軸のＴはタイミ
ング（時刻）を示す。以下、図３〜図５に基づいて、前
記駆動回路の動作を説明する。

【００９３】入力端子９１に印加する駆動信号Ｐ₁と、
入力端子９３に印加する駆動信号Ｐ ₃は、高周波信号で
変調した信号（この例では、周波数＝１００ＫＨ_Z、デ
ューティ＝５０％のパルス信号Ｓ₁、Ｓ₂、Ｓ₃、Ｓ₄
・・・から成る信号）であり、入力端子９２に印加する
駆動信号Ｐ₂と、入力端子９４に印加する駆動信号Ｐ ₄
は、高周波信号で変調しない信号（この例では、周波数
＝１００Ｈ_Zの信号）である。

【００９４】そして、図４に示したタイミングＴ₁〜Ｔ
₂の間（Ｔ_m時間）、Ｔ₃〜Ｔ₄の間（Ｔ_m時間）で
は、駆動信号Ｐ₁、Ｐ₄を印加し、駆動信号Ｐ₃、Ｐ₂
を印加しない。また、タイミングＴ₂〜Ｔ₃の間（Ｔ_n
時間）、Ｔ₄〜Ｔ₅の間（Ｔ_n時間）では駆動信号
Ｐ₃、Ｐ₂を印加し、駆動信号Ｐ₁、Ｐ₄を印加しな
い。なお、前記Ｔ_m、Ｔ_nは制御装置８９の制御により
決まる時間である。

【００９５】このように、駆動信号Ｐ₁、Ｐ₄を第１の
組とし、駆動信号Ｐ₃、Ｐ₂を第２の組として、これら
の第１の組と第２の組の駆動信号を異なったタイミング
で交互に印加する。すなわち、入力端子９１に駆動信号
Ｐ₁を印加し、入力端子９４に駆動信号Ｐ₄を印加して
いる時（Ｔ₁〜Ｔ₂、Ｔ₃〜Ｔ₄）は、入力端子９３、
９２には駆動信号Ｐ₃、Ｐ₂を印加しない。また、入力
端子９３に駆動信号Ｐ ₃を印加し、入力端子９２に駆動
信号Ｐ₂を印加している時（Ｔ₂〜Ｔ₃、Ｔ₄〜Ｔ₅）
は、入力端子９１、９４には駆動信号Ｐ₁、Ｐ₄を印加
しない。

【００９６】例えば、タイミングＴ₁〜Ｔ₂の間（Ｔ_m
時間）では、入力端子９１に駆動信号Ｐ₁（周波数１０
０ＫＨ_Zで、デューティ５０％のパルスＳ₁、Ｓ₂、Ｓ
₃、Ｓ₄・・・）を印加し、入力端子９４に駆動信号Ｐ
₄（一定の直流電圧）を印加し、入力端子９３、９２に
駆動信号Ｐ₃、Ｐ₂を印加しない（Ｐ₃＝Ｐ₂＝０）。

【００９７】従って、タイミングＴ₁〜Ｔ₂の間（Ｔ_m
時間）では、トランジスタＱ₁はパルスＳ₁、Ｓ₂、Ｓ
₃、Ｓ₄・・・によりオン／オフを繰り返し、トランジ
スタＱ₄はオン状態のままとなり、トランジスタＱ₂、
Ｑ₃はオフとなる。すなわち、このタイミングでは、最
初のパルスＳ₁でトランジスタＱ₁がオンになると、＋
Ｖ_CC→トランジスタＱ₁のコレクタ→エミッタ→コイル
Ｌ_A→電極Ａ→電極Ｇ→抵抗８７→ＧＮＤの経路で充電
電流Ｉ_aが流れ、積層型圧電体７２を充電する。

【００９８】この場合、前記充電電流Ｉ_aの流れる経路
にはコイルＬ_Aがあるため、該コイルＬ_Aのインダクタ
ンスや回路の抵抗等の影響を受け、充電電流Ｉ_aは指数
関数的に変化しながら流れる。そして、ｔ₁時間が経過
すると、パルスＳ₁が無くなりトランジスタＱ₁はオフ
となる。そのため、電極Ａ−Ｇ間の電荷は少し放電す
る。

【００９９】その後、ｔ₂時間が経過して次のパルスＳ
₂が印加すると、再びトランジスタＱ₁はオンとなり、
＋Ｖ_CC電源→トランジスタＱ₁のコレクタ→エミッタ→
コイルＬ_A→電極Ａ→電極Ｇ→抵抗８７→ＧＮＤの経路
で充電電流Ｉ_aが流れ、積層型圧電体７２を充電する。

【０１００】このようにして再びｔ₁時間が経過する
と、パルスＳ₂が無くなりトランジスタＱ₁はオフとな
る。そのため、電極Ａ−Ｇ間の電荷は少し放電する。こ
のようにして、Ｔ_m時間の間は、パルスＳ₁、Ｓ₂、Ｓ
₃、Ｓ₄・・・が繰り返し印加するので、図５の図に
示したように、充電電流Ｉ_aは変動しながら流れる。

【０１０１】また、前記タイミングＴ₁〜Ｔ₂の間（Ｔ
_m時間）では、トランジスタＱ₄の入力端子９４に駆動
信号Ｐ₄が印加するので、該トランジスタＱ₄はオンの
ままとなり、ｆ点の電位はＧＮＤ電位となる。そのた
め、積層型圧電体７２の電極Ｂ−Ｇ間に蓄積された電荷
は、トランジスタＱ₄のコレクタ→エミッタ→抵抗８７
→電極Ｇ−電極Ｂ→コイルＬ_B→トランジスタＱ₄の経
路で放電する。

【０１０２】前記のように、トランジスタＱ₁の入力端
子９１には、周波数＝１００ＫＨ_Z、デューティ＝５０
％の駆動信号Ｐ₁（Ｓ₁、Ｓ₂、Ｓ₃、Ｓ₄・・・から
なる信号）を、例えば、図２の図のイに示した状態
（一方向側への反りが発生する状態）を維持している間
（例えば、Ｔ_m＝１０ｍｓｅｃ）だけ印加し、その間、
トランジスタＱ₄の入力端子９４には、高周波変調され
ない駆動信号（一定の直流電圧）を印加してトランジス
タＱ₄をオンにする。このようにしてトランジスタＱ₄
がオンしている間は、電極Ｂ−Ｇ間の電荷はトランジス
タＱ₄を介して放電する。

【０１０３】一方、電極Ａ−Ｇ間の電荷は、コイルＬ_A
があるため一度には充電されず、電流のピークは或る一
定値に止まり、少し放電し、次のパルスで充電するとい
うサイクルを繰り返す。その結果、電極Ａの電位は、図
５の図に示したように、段階的に上昇する。この場
合、従来例４に比べ、充電時間は約２倍程度かかるが、
動作要求時間の約１０ｍｓｅｃに比べて、１ｍｓｅｃで
あり、動作には全く影響を及ぼさない。

【０１０４】また、タイミングＴ₂〜Ｔ₃の間では、入
力端子９３に駆動信号Ｐ₃を印加し、入力端子９２に駆
動信号Ｐ₂を印加し、入力端子９１、９４には駆動信号
Ｐ₁、Ｐ₄を印加しない（Ｐ₁＝Ｐ₄＝０）。この場
合、前記と同様にして、トランジスタＱ₂の入力端子９
２には、高周波変調されない駆動信号Ｐ₂を印加するの
で、前記駆動信号Ｐ₂によりトランジスタＱ₂がオンし
ている間は、電極Ａ−Ｇ間の電荷はトランジスタＱ₂を
介して放電する。

【０１０５】また、電極Ｂ−Ｇ間の電荷は、コイルＬ_B
があるため、一度には充電されず、電流のピークは或る
一定値に止まり、少し放電し、次のパルスで充電すると
いうサイクルを繰り返す。その結果、電極Ｂの電位は段
階的に上昇する。なお、タイミングＴ₃以降も、前記と
同様な動作を繰り返して行う。

【０１０６】前記のように、スイッチ素子としてのトラ
ンジスタＱ₁、Ｑ₃を、圧電アクチュエータの駆動時間
（例えば、１００Ｈ_Z）に対して充分短い時間（例え
ば、１００ＫＨ_Z）でオン／オフ制御するので、コイル
Ｌ_A、Ｌ_Bでの電圧降下が大きくなる。従って、これら
のコイルＬ_A、Ｌ_Bにより充放電電流を十分制限するこ
とが可能になる。そのため、従来例で使用していた抵抗
値の大きい電流制限抵抗は必要なくなり、その分電力損
失は軽減できる。

【０１０７】前記のようにして積層型圧電体７２を駆動
している時、抵抗８７には積層型圧電体７２の充放電電
流が流れている。そのため、抵抗８７の端子間に発生し
た電圧は電圧検出回路８８で検出する。この場合、ダイ
オード８５で半波整流し、コンデンサ８６で平滑化する
ことにより、該コンデンサ８６には直流電圧が発生す
る。従って、電圧検出回路８８ではコンデンサ８６の直
流電圧の有無を検出することにより、抵抗８７の電圧を
検出する。

【０１０８】なお、電圧検出回路８８において、コンデ
ンサ８６の直流電圧の有無を検出する手段としては、例
えば、コンデンサ８６の電圧をトランジスタの入力端子
に印加することで、該トランジスタをオン／オフ駆動す
れば実現できる。

【０１０９】そして、通常の駆動時には、抵抗８７には
積層型圧電体７２の充放電電流が流れているから、電圧
検出回路８８では電圧有りを検出し、制御装置８９へ正
常動作を示す信号を送出する。しかし、積層型圧電体７
２の破壊、一部破損、リード線の断線等の事態が発生し
て抵抗８７に充放電電流が流れなくなると、コンデンサ
８６の電圧が消失するから、電圧検出回路８８では電圧
無しを検出する。

【０１１０】この時、電圧検出回路８８から制御装置８
９へエラー信号を送出する。なお、前記エラー信号の送
出手段としては、例えば、前記直流電圧の有無を検出す
る手段として用いたトランジスタの出力電圧を使用すれ
ば実現できる。例えば、前記出力電圧がローレベルＬの
時、エラー無し（正常）とし、ハイレベルＨの時、エラ
ーとすれば良い。

【０１１１】前記エラー信号を受信した制御装置８９で
は、該当する圧電アクチュエータに故障が発生したこと
を認識する。そして、エラーランプを点灯したり、画面
上でエラーメッセージを表示したり、故障した圧電アク
チュエータを使用しないような制御を自動的に行う。

【０１１２】また、前記ダイオード８１〜８４が設けて
あるので、トランジスタＱ₁、Ｑ₃のオン／オフ駆動時
に、該トランジスタＱ₁、或いはトランジスタＱ₃がオ
ンからオフになった時、電力回生モードとなり、電力回
生電流が電源へ向かって流れる。

【０１１３】例えば、トランジスタＱ₁がオンになる
と、＋Ｖ_CC→トランジスタＱ₁のコレクタ→エミッタ→
コイルＬ_A→電極Ａ→電極Ｇ→抵抗８７→ＧＮＤの経路
で充電電流Ｉａが流れる。その後、トランジスタＱ₁が
オフになると、コイルＬ_Aに印加していた電源電圧がな
くなる。このため、コイルＬ_Aには、逆起電力が発生
し、この逆起電力により、該コイルＬ_Aからダイオード
８１を通って＋Ｖ_CC電源へ電力回生電流が流れる。この
場合、ダイオード８２は逆バイアスされるのでオフとな
り、ＧＮＤ→電極Ｇ→電極Ａ→コイルＬ_A→ダイオード
８１→＋Ｖ_CC電源の経路で電力回生電流が流れ、電力を
電源へ返す。

【０１１４】また、トランジスタＱ₃がオンになると、
＋Ｖ_CC→トランジスタＱ₃のコレクタ→エミッタ→コイ
ルＬ_B→電極Ｂ→電極Ｇ→抵抗８７→ＧＮＤの経路で充
電電流が流れるが、その後トランジスタＱ₃がオフにな
ると、コイルＬ_Bに印加していた電源電圧がなくなる。
このため、コイルＬ_Bには逆起電力が発生し、この逆起
電力により、該コイルＬ_Bからダイオード８３を通り、
電源へ向かって電力回生電流が流れる。

【０１１５】前記のようにして、コイルＬ_A、Ｌ_Bに蓄
積された電磁エネルギーにより、電力回生電流が流れ、
電力を電源へ返す。従って、その分だけ駆動回路の消費
電力が少なくなり、低消費電力の駆動回路が実現でき
る。

【０１１６】前記動作において、積層型圧電体７２への
充電電流のピークは、コイルＬ_A、Ｌ_B（誘導素子）に
より制限される。１例として、前記駆動信号の変調周波
数＝１００ＫＨ_Z、デューティ＝５０％で、充電電流Ｉ
_a＝１５０ｍＡに制限するには、Ｉ_a＝Ｖ／Ｌ×Ｔ_ONの
式において、Ｖ＝４８、Ｔ_on＝５×１０^-6、Ｉ_a＝１５
０×１０^-3を代入して、Ｌ＝１．６ｍＨを得る。但し、
Ｖ：コイルＬ_A、Ｌ_Bの両端電圧、Ｌ：コイルＬ_A、Ｌ
_Bのインダクタンス、Ｔ_on：電圧Ｖが印加している時間
である。

【０１１７】§５：駆動回路例２の説明・・・図６参照図６は駆動回路例２である。以下、図６に基づいて駆動
回路例２を説明する。この駆動回路例２は、前記駆動回
路例１のコイル（誘導素子）Ｌ_A、Ｌ_Bを無くし、前記
抵抗８７の代わりに、コイルＬ_G（例えば、コイル
Ｌ_A、Ｌ_Bと同じ定数のコイル）を接続した例であり、
他の構成は駆動回路例１と同じである。

【０１１８】すなわち、駆動回路例２は前記積層型圧電
体７２を使用した圧電アクチュエータを駆動する回路で
あり、４個のトランジスタ（スイッチ素子）Ｑ₁、
Ｑ₂、Ｑ ₃、Ｑ₄（何れも、ＮＰＮ型のバイポーラトラ
ンジスタ）と、ダイオード８１、８２、８３、８４、８
５と、コイル（誘導素子）Ｌ_Gと、コンデンサ８６と、
前記各トランジスタを駆動制御するためのトランジスタ
駆動制御回路９０と、前記抵抗８７の両端電圧を検出す
るための電圧検出回路８８等で構成する。具体的な接続
関係は次の通りである。

【０１１９】トランジスタＱ₁のエミッタとトランジス
タＱ₂のコレクタを接続（接続点をｅとする）し、トラ
ンジスタＱ₃のエミッタとトランジスタＱ₄のコレクタ
を接続（接続点をｆとする）すると共に、トランジスタ
Ｑ₁、Ｑ₃の各コレクタを＋Ｖ_CC電源（正の電源電圧ラ
イン）に接続し、トランジスタＱ₂、Ｑ₄の各エミッタ
をＧＮＤに接続（接地）する。このようにして、４個の
トランジスタＱ₁〜Ｑ ₄を接続し、これらの各トランジ
スタの入力端子９１〜９４をトランジスタ駆動制御回路
９０に接続する。

【０１２０】また、前記接続点ｅと、積層型圧電体７２
の電極Ａとの間を接続し（コイルのような素子を介する
ことなく、直接接続し）、接続点ｆと、積層型圧電体７
２の電極Ｂとの間を接続し（コイルのような素子を介す
ることなく、直接接続し）、積層型圧電体７２の電極Ｇ
（ＧＮＤ電極）とＧＮＤ（接地）間にコイルＬ_Gを接続
する。更に、トランジスタＱ₁、Ｑ₂、Ｑ₃、Ｑ₄の各
エミッタ−コレクタ間にはダイオード８１、８２、８
３、８４を接続する。

【０１２１】なお、前記コイルＬ_Gは積層型圧電体７２
の充放電電流を制限するものであるが、前記コイルＬ_G
の両端から電圧を検出するため、整流用のダイオード８
５と平滑用のコンデンサ８６からなる半波整流回路を接
続し、該半波整流回路の出力側に電圧検出回路８８を接
続する。また、電圧検出回路８８とトランジスタ駆動制
御回路９０を制御装置８９に接続する。

【０１２２】前記構成の駆動回路では、制御装置８９か
らの制御信号に基づいてトランジスタ駆動制御回路９０
が動作し、該トランジスタ駆動制御回路９０で駆動信号
を生成し、その駆動信号をトランジスタＱ₁〜Ｑ₄に印
加する。そして、前記駆動信号により各トランジスタＱ
₁〜Ｑ₄をオン／オフ動作させることにより積層型圧電
体７２を駆動する。なお、前記ダイオード８１〜８４は
電力回生用の素子である。

【０１２３】 §６：駆動回路例２の動作説明・・・図４、図６参照駆動回路例２でも、各トランジスタに印加する駆動信号
のタイミングは前記駆動回路例１と同じなので、図４の
タイミングチャートを参照しながら、駆動回路例２の動
作を説明する。

【０１２４】前記駆動回路例１と同じように、入力端子
９１に駆動信号Ｐ₁を印加し、入力端子９４に駆動信号
Ｐ₄を印加している時（Ｔ₁〜Ｔ₂、Ｔ₃〜Ｔ₄）は、
入力端子９３、９２には駆動信号Ｐ₃、Ｐ₂を印加しな
い。また、入力端子９３に駆動信号Ｐ₃を印加し、入力
端子９２に駆動信号Ｐ₂を印加している時（Ｔ₂〜
Ｔ ₃、Ｔ₄〜Ｔ₅）は、入力端子９１、９４には駆動信
号Ｐ₁、Ｐ₄を印加しない。

【０１２５】例えば、タイミングＴ₁〜Ｔ₂の間（Ｔ_m
時間）では、入力端子９１に駆動信号Ｐ₁（周波数１０
０ＫＨ_Zで、デューティ５０％のパルスＳ₁、Ｓ₂、Ｓ
₃、Ｓ₄・・・）を印加し、入力端子９４に駆動信号Ｐ
₄（一定の直流電圧）を印加し、入力端子９３、９２に
駆動信号Ｐ₃、Ｐ₂を印加しない（Ｐ₃＝Ｐ₂＝０）。

【０１２６】従って、タイミングＴ₁〜Ｔ₂の間（Ｔ_m
時間）では、トランジスタＱ₁はパルスＳ₁、Ｓ₂、Ｓ
₃、Ｓ₄・・・によりオン／オフを繰り返し、トランジ
スタＱ₄はオン状態のままとなり、トランジスタＱ₂、
Ｑ₃はオフとなる。すなわち、このタイミングでは、最
初のパルスＳ₁でトランジスタＱ₁がオンになると、＋
Ｖ_CC→トランジスタＱ₁のコレクタ→エミッタ→電極Ａ
→電極Ｇ→コイルＬ_G→ＧＮＤの経路で充電電流Ｉ_aが
流れ、積層型圧電体７２を充電する。

【０１２７】この場合、前記充電電流Ｉ_aの流れる経路
にはコイルＬ_Gがあるため、該コイルＬ_Gのインダクタ
ンスや回路の抵抗等の影響を受け、充電電流Ｉ_aは指数
関数的に変化しながら流れる。そして、ｔ₁時間が経過
すると、パルスＳ₁が無くなりトランジスタＱ₁はオフ
となる。そのため、電極Ａ−Ｇ間の電荷は少し放電す
る。

【０１２８】その後、ｔ₂時間が経過して次のパルスＳ
₂が印加すると、再びトランジスタＱ₁はオンとなり、
＋Ｖ_CC電源→トランジスタＱ₁のコレクタ→エミッタ→
電極Ａ→電極Ｇ→コイルＬ_G→ＧＮＤの経路で充電電流
Ｉ_aが流れ、積層型圧電体７２を充電する。

【０１２９】このようにして再びｔ₁時間が経過する
と、パルスＳ₂が無くなりトランジスタＱ₁はオフとな
る。そのため、電極Ａ−Ｇ間の電荷は少し放電する。こ
のようにして、Ｔ_m時間の間は、パルスＳ₁、Ｓ₂、Ｓ
₃、Ｓ₄・・・が繰り返し印加するので、充電電流Ｉ_a
は変動しながら流れる。

【０１３０】また、前記タイミングＴ₁〜Ｔ₂の間（Ｔ
_m時間）では、トランジスタＱ₄の入力端子９４に駆動
信号Ｐ₄が印加するので、該トランジスタＱ₄はオンの
ままとなり、ｆ点の電位はＧＮＤ電位となる。そのた
め、積層型圧電体７２の電極Ｂ−Ｇ間に蓄積された電荷
は、トランジスタＱ₄のコレクタ→エミッタ→コイルＬ
_G→電極Ｇ−電極Ｂ→トランジスタＱ₄の経路で放電す
る。

【０１３１】前記のように、トランジスタＱ₁の入力端
子９１には、周波数＝１００ＫＨ_Z、デューティ＝５０
％の駆動信号Ｐ₁（Ｓ₁、Ｓ₂、Ｓ₃、Ｓ₄・・・から
なる信号）を、例えば、図２の図のイに示した状態
（一方向側への反りが発生する状態）を維持している間
（例えば、Ｔ_m＝１０ｍｓｅｃ）だけ印加し、その間、
トランジスタＱ₄の入力端子９４には、高周波変調され
ない駆動信号（一定の直流電圧）を印加してトランジス
タＱ₄をオンにする。このようにしてトランジスタＱ₄
がオンしている間は、電極Ｂ−Ｇ間の電荷はトランジス
タＱ₄を介して放電する。

【０１３２】一方、電極Ａ−Ｇ間の電荷は、コイルＬ_G
があるため一度には充電されず、電流のピークは或る一
定値に止まり、少し放電し、次のパルスで充電するとい
うサイクルを繰り返す。その結果、電極Ａの電位は、駆
動回路例１と同じように段階的に上昇する。この場合、
従来例４に比べ、充電時間は約２倍程度かかるが、動作
要求時間の約１０ｍｓｅｃに比べて、１ｍｓｅｃであ
り、動作には全く影響を及ぼさない。

【０１３３】また、タイミングＴ₂〜Ｔ₃の間では、入
力端子９３に駆動信号Ｐ₃を印加し、入力端子９２に駆
動信号Ｐ₂を印加し、入力端子９１、９４には駆動信号
Ｐ₁、Ｐ₄を印加しない（Ｐ₁＝Ｐ₄＝０）。この場
合、前記と同様にして、トランジスタＱ₂の入力端子９
２には、高周波変調されない駆動信号Ｐ₂を印加するの
で、前記駆動信号Ｐ₂によりトランジスタＱ₂がオンし
ている間は、電極Ａ−Ｇ間の電荷はトランジスタＱ₂を
介して放電する。

【０１３４】また、電極Ｂ−Ｇ間の電荷は、コイルＬ_G
があるため、一度には充電されず、電流のピークは或る
一定値に止まり、少し放電し、次のパルスで充電すると
いうサイクルを繰り返す。その結果、電極Ｂの電位は段
階的に上昇する。なお、タイミングＴ₃以降も、前記と
同様な動作を繰り返して行う。

【０１３５】前記のように、スイッチ素子としてのトラ
ンジスタＱ₁、Ｑ₃を、圧電アクチュエータの駆動時間
（例えば、１００Ｈ_Z）に対して充分短い時間（例え
ば、１００ＫＨ_Z）でオン／オフ制御するので、コイル
Ｌ_Gでの電圧降下が大きくなる。従って、このコイルＬ
_Gにより充放電電流を十分制限することが可能になる。
そのため、従来例で使用していた抵抗値の大きい電流制
限抵抗は必要なくなり、その分電力損失は軽減できる。

【０１３６】また、駆動回路例１で使用していた抵抗８
７を無くしたので、その分電力損失を軽減できると共
に、前記コイルＬ_A、Ｌ_Bの代わりに共通の１個のコイ
ルＬ_Gを用いたので、小型化に際し、妨げとなるコイル
（誘導素子）を１個減らすことができる。従って、前記
駆動回路の更なる小型化が実現可能である。

【０１３７】前記のようにして積層型圧電体７２を駆動
している時、コイルＬ_Gには積層型圧電体７２の充放電
電流が流れている。そのため、コイルＬ_Gの端子間に発
生した電圧は電圧検出回路８８で検出する。この場合、
ダイオード８５で半波整流し、コンデンサ８６で平滑化
することにより、該コンデンサ８６には直流電圧が発生
する。従って、電圧検出回路８８ではコンデンサ８６の
直流電圧の有無を検出することにより、抵抗８７の電圧
を検出する。

【０１３８】そして、通常の駆動時には、コイルＬ_Gに
は積層型圧電体７２の充放電電流が流れているから、電
圧検出回路８８では電圧有りを検出し、制御装置８９へ
正常動作を示す信号を送出する。しかし、積層型圧電体
７２の破壊、一部破損、リード線の断線等の事態が発生
してコイルＬ_Gに充放電電流が流れなくなると、コンデ
ンサ８６の電圧が消失するから、電圧検出回路８８で
は、電圧無しを検出する。

【０１３９】この時、電圧検出回路８８から制御装置８
９へエラー信号を送出する。前記エラー信号を受信した
制御装置８９では、該当する圧電アクチュエータに故障
が発生したことを認識する。そして、エラーランプを点
灯したり、画面上でエラーメッセージを表示したり、故
障した圧電アクチュエータを使用しないような制御を自
動的に行う。

【０１４０】また、前記ダイオード８１〜８４が設けて
あるので、トランジスタＱ₁、Ｑ₃のオン／オフ駆動時
に、該トランジスタＱ₁、或いはトランジスタＱ₃がオ
ンからオフになった時、電力回生モードとなり、電力回
生電流が電源へ向かって流れる。

【０１４１】例えば、トランジスタＱ₁がオンになる
と、＋Ｖ_CC→トランジスタＱ₁のコレクタ→エミッタ→
電極Ａ→電極Ｇ→コイルＬ_G→ＧＮＤの経路で充電電流
Ｉａが流れる。その後、トランジスタＱ₁がオフになる
と、コイルＬ_Gに印加していた電源電圧がなくなる。こ
のため、コイルＬ_Gには、逆起電力が発生し、この逆起
電力により、該コイルＬ_Gからダイオード８１を通って
＋Ｖ_CC電源へ電力回生電流が流れる。この場合、ダイオ
ード８２は逆バイアスされるのでオフとなり、ＧＮＤ→
コイルＬ_G→電極Ｇ→電極Ａ→ダイオード８１→＋Ｖ_CC
電源の経路で電力回生電流が流れ、電力を電源へ返す。

【０１４２】また、トランジスタＱ₃がオンになると、
＋Ｖ_CC→トランジスタＱ₃のコレクタ→エミッタ→電極
Ｂ→電極Ｇ→コイルＬ_G→ＧＮＤの経路で充電電流が流
れるが、その後トランジスタＱ₃がオフになると、コイ
ルＬ_Gに印加していた電源電圧がなくなる。このため、
コイルＬ_Gには逆起電力が発生し、この逆起電力によ
り、該コイルＬ_Gからダイオード８３を通り、電源へ向
かって電力回生電流が流れる。

【０１４３】前記のようにして、コイルＬ_Gに蓄積され
た電磁エネルギーにより、電力回生電流が流れ、電力を
電源へ返す。従って、その分だけ駆動回路の消費電力が
少なくなり、低消費電力の駆動回路が実現できる。前記
動作において、積層型圧電体７２への充電電流のピーク
は、コイルＬ_G（誘導素子）により制限される。

【０１４４】§７：駆動回路例３の説明・・・図７参照図７は駆動回路例３である。以下、図７に基づいて駆動
回路例３を説明する。駆動回路例３は、前記駆動回路例
１のトランジスタ（スイッチ素子）Ｑ₁、Ｑ₃をそれぞ
れ定電流回路で置き換え、前記コイル（誘導素子）
Ｌ_A、Ｌ_Bを無くすと共に、前記定電流回路を駆動する
ためのスイッチ素子としてトランジスタＱ₅、Ｑ₆を追
加した例である。また、前記トランジスタＱ₅、Ｑ₆の
駆動信号として、前記駆動回路例１で使用した駆動信号
Ｐ₂、Ｐ₄と同じ信号（高周波信号で変調されない信号
であり、例えば、周波数１００Ｈ_Zの信号）を用いた。
なお、他の構成は前記駆動回路例１と同じである。

【０１４５】この駆動回路例３は前記積層型圧電体７２
を使用した圧電アクチュエータを駆動する回路であり、
トランジスタＱ₁（ＰＮＰ型のバイポーラトランジス
タ）、抵抗Ｒ₁、Ｒ₂からなる第１の定電流回路と、ト
ランジスタＱ₃（ＰＮＰ型のバイポーラトランジス
タ）、抵抗Ｒ₃、Ｒ₄からなる第２の定電流回路と、４
個のトランジスタ（スイッチ素子）Ｑ₂、Ｑ₄、Ｑ₅、
Ｑ₆（何れも、ＮＰＮ型のバイポーラトランジスタ）
と、ダイオード８１、８２、８３、８４、８５と、抵抗
８７と、コンデンサ８６と、前記各トランジスタを駆動
制御するためのトランジスタ駆動制御回路９０と、前記
抵抗８７の両端電圧を検出するための電圧検出回路８８
等で構成する。なお、制御装置８９は、前記駆動回路の
上位に設けた制御装置であり、例えば、制御用のコンピ
ュータで構成する。具体的な接続関係は次の通りであ
る。

【０１４６】トランジスタＱ₁、Ｑ₂のコレクタ同士を
接続（接続点をｅとする）し、トランジスタＱ₃、Ｑ₄
のコレクタ同士を接続（接続点をｆとする）すると共
に、トランジスタＱ₁、Ｑ₃の各エミッタを＋Ｖ_CC電源
（正の電源電圧ライン）に接続し、トランジスタＱ₂、
Ｑ₄の各エミッタをＧＮＤに接続（接地）する。

【０１４７】また、＋Ｖ_CC電源とトランジスタＱ₅のコ
レクタ間には抵抗Ｒ₁、Ｒ₂を直列接続し、該抵抗
Ｒ₁、Ｒ₂の接続点をトランジスタＱ₁のベースに接続
する。そして、トランジスタＱ₅のエミッタをＧＮＤに
接続（接地）し、該トランジスタＱ₅のベースを入力端
子９１に接続する。

【０１４８】更に、＋Ｖ_CC電源とトランジスタＱ₆のコ
レクタ間には抵抗Ｒ₃、Ｒ₄を直列接続し、該抵抗
Ｒ₃、Ｒ₄の接続点をトランジスタＱ₃のベースに接続
する。そして、トランジスタＱ₆のエミッタをＧＮＤに
接続（接地）し、該トランジスタＱ₆のベースを入力端
子９３に接続する。

【０１４９】このようにして、６個のトランジスタＱ₁
〜Ｑ₆を接続し、トランジスタＱ₅、Ｑ₂、Ｑ₆、Ｑ₄
の入力端子９１〜９４をトランジスタ駆動制御回路９０
に接続する。また、前記接続点ｅと、積層型圧電体７２
の電極Ａとの間は直接接続し、接続点ｆと積層型圧電体
７２の電極Ｂとの間も直接接続し、積層型圧電体７２の
電極Ｇ（ＧＮＤ電極）とＧＮＤ（接地）間には抵抗８７
を接続する。更に、トランジスタＱ₁、Ｑ₂、Ｑ₃、Ｑ
₄の各エミッタ−コレクタ間にはダイオード８１、８
２、８３、８４を接続する。

【０１５０】なお、前記抵抗８７は積層型圧電体７２の
充放電電流を制限するものであるが、この駆動回路で
は、前記定電流回路により充電電流を制限できるので、
前記抵抗８７の抵抗値は、従来例で用いた電流制限用の
抵抗（Ｒ₁、Ｒ₂）に比べて極めて小さい抵抗値（例え
ば、Ｒ₁、Ｒ₂の抵抗値の１／１００程度）で済む。従
って、この抵抗８７での電力損失は極めて小さく問題に
ならない。

【０１５１】そして、前記抵抗８７の両端から電圧を検
出するため、整流用のダイオード８５と平滑用のコンデ
ンサ８６からなる半波整流回路を接続し、該半波整流回
路の出力側に電圧検出回路８８を接続する。また、電圧
検出回路８８とトランジスタ駆動制御回路９０を制御装
置８９に接続する。

【０１５２】前記構成の駆動回路では、制御装置８９か
らの制御信号に基づいてトランジスタ駆動制御回路９０
が動作し、該トランジスタ駆動制御回路９０で駆動信号
を生成し、その駆動信号をトランジスタＱ₅、Ｑ₂、Ｑ
₆、Ｑ₄に印加する。そして、前記駆動信号により各ト
ランジスタＱ₅、Ｑ₂、Ｑ₆、Ｑ₄をオン／オフ動作さ
せることにより積層型圧電体７２を駆動する。なお、前
記ダイオード８１〜８４は電力回生用の素子である。

【０１５３】前記トランジスタＱ₁、抵抗Ｒ₁、Ｒ₂か
らなる第１の定電流回路と、トランジスタＱ₃、抵抗Ｒ
₃、Ｒ₄からなる第２の定電流回路の機能は次の通りで
ある。例えば、第１の定電流回路では、トランジスタＱ
₅（スイッチ素子）がオンになると、＋Ｖ_CC→トランジ
スタＱ₁のエミッタ→ベース→抵抗Ｒ₂→トランジスタ
Ｑ₅のコレクタ→エミッタ→ＧＮＤの経路で前記トラン
ジスタＱ₁のベース電流が流れ、該トランジスタＱ₁が
オンになる。

【０１５４】この場合、トランジスタＱ₁のｈ
_FE（ｈ_FE：直流電流増幅率）をＱ₁ｈ_FEとし、トランジ
スタＱ₁のコレクタ電流、すなわち、積層型圧電体７２
の素子駆動電流（素子の充電電流）をＩ_aとすれば、前
記素子駆動電流Ｉ_aは、Ｉ_a＝（Ｖ_cc／Ｒ₂）×Ｑ₁ｈ
_FEで決まる（但し、Ｖ_ccは＋Ｖ_cc電源の電圧であり、一
定電圧であるとする）。

【０１５５】この場合、トランジスタＱ₅を駆動信号Ｐ
₁（例えば、周波数１００Ｈ_Zの信号）に従い、オン／
オフ駆動することにより、Ｑ₁がオン時での前記素子駆
動電流Ｉ_aは、トランジスタＱ₁の直流電流増幅率Ｑ₁
ｈ_FEと、抵抗Ｒ₂の値で決まることになる。従って、記
素子駆動電流Ｉ_aは定電流となる。

【０１５６】前記第２の定電流回路でも同様にして、ト
ランジスタＱ₃のｈ_FE（ｈ_FE：直流電流増幅率）をＱ₃
ｈ_FEとし、トランジスタＱ₃のコレクタ電流、すなわ
ち、積層型圧電体７２の素子駆動電流（素子の充電電
流）をＩ_bとすれば、前記素子駆動電流Ｉ_bは、Ｉ_b＝
（Ｖ_cc／Ｒ₄）×Ｑ₃ｈ_FEで決まる（但し、Ｖ_ccは＋Ｖ
_cc電源の電圧であり、一定電圧であるとする）。

【０１５７】この場合、トランジスタＱ₆を駆動信号Ｐ
₃（例えば、周波数１００Ｈ_Zの信号）に従い、オン／
オフ駆動することにより、Ｑ₃がオン時での前記素子駆
動電流Ｉ_Bは、トランジスタＱ₃の直流電流増幅率Ｑ₃
ｈ_FEと、抵抗Ｒ₄の値で決まることになる。従って、前
記素子駆動電流Ｉ_bは定電流となる。

【０１５８】 §８：駆動回路例３の動作説明・・・図７、図８参照図８は駆動回路例３のタイミングチャートであり、Ｐ₁
は入力端子９１に印加する駆動信号、Ｐ₂は入力端子９
２に印加する駆動信号、Ｐ₃は入力端子９３に印加する
駆動信号、Ｐ₄は入力端子９４に印加する駆動信号であ
る。また、Ｔ₁、Ｔ₂、Ｔ₃、Ｔ₄、Ｔ₅・・・は各タ
イミング（時刻）を示す。以下、図７、図８に基づい
て、前記駆動回路例３の動作を説明する。

【０１５９】入力端子９１に印加する駆動信号Ｐ₁と、
入力端子９３に印加する駆動信号Ｐ ₃と、入力端子９２
に印加する駆動信号Ｐ₂と、入力端子９４に印加する駆
動信号Ｐ₄は、全て、高周波信号で変調しない信号（前
記駆動回路例１、２のＰ₁、Ｐ₃のような高周波変調し
た信号ではない）であり、例えば、周波数＝１００Ｈ _Z
の信号である。

【０１６０】そして、図８に示したタイミングＴ₁〜Ｔ
₂の間（Ｔ_m時間）、Ｔ₃〜Ｔ₄の間（Ｔ_m時間）で
は、駆動信号Ｐ₁、Ｐ₄を印加し、駆動信号Ｐ₃、Ｐ₂
は印加しない。また、タイミングＴ₂〜Ｔ₃の間（Ｔ_n
時間）、Ｔ₄〜Ｔ₅の間（Ｔ_n時間）では駆動信号
Ｐ₃、Ｐ₂を印加し、駆動信号Ｐ₁、Ｐ₄を印加しな
い。なお、前記Ｔ_m、Ｔ_nは制御装置８９の制御により
決まる時間である。

【０１６１】このように、駆動信号Ｐ₁、Ｐ₄を第１の
組とし、駆動信号Ｐ₃、Ｐ₂を第２の組として、これら
の第１の組と第２の組の駆動信号を異なったタイミング
で交互に印加する。すなわち、入力端子９１に駆動信号
Ｐ₁を印加し、入力端子９４に駆動信号Ｐ₄を印加して
いる時（Ｔ₁〜Ｔ₂、Ｔ₃〜Ｔ₄）は、入力端子９３、
９２には駆動信号Ｐ₃、Ｐ₂を印加しない。また、入力
端子９３に駆動信号Ｐ ₃を印加し、入力端子９２に駆動
信号Ｐ₂を印加している時（Ｔ₂〜Ｔ₃、Ｔ₄〜Ｔ₅）
は、入力端子９１、９４には駆動信号Ｐ₁、Ｐ₄を印加
しない。

【０１６２】例えば、タイミングＴ₁〜Ｔ₂の間（Ｔ_m
時間）では、入力端子９１に駆動信号Ｐ₁（一定の直流
電圧）を印加し、入力端子９４に駆動信号Ｐ₄（一定の
直流電圧）を印加し、入力端子９３、９２に駆動信号Ｐ
₃、Ｐ₂を印加しない（Ｐ₃＝Ｐ₂＝０）。

【０１６３】従って、タイミングＴ₁〜Ｔ₂の間（Ｔ_m
時間）では、トランジスタＱ₅、Ｑ ₄はオン状態のまま
となり、トランジスタＱ₂、Ｑ₃はオフとなる。そし
て、このタイミングでは、トランジスタＱ₅がオンとな
るため、第１の定電流回路が動作して、トランジスタＱ
₁のコレクタには定電流が流れる。

【０１６４】この時、＋Ｖ_CC→トランジスタＱ₁のエミ
ッタ→コレクタ→電極Ａ→電極Ｇ→抵抗８７→ＧＮＤの
経路で充電電流Ｉ_a（定電流）が流れ、積層型圧電体７
２を充電する。この場合、前記充電電流Ｉ_aは定電流で
あるから、そのピーク電流は一定値に抑えられる。

【０１６５】また、前記タイミングＴ₁〜Ｔ₂の間（Ｔ
_m時間）では、トランジスタＱ₄の入力端子９４に駆動
信号Ｐ₄が印加するので、該トランジスタＱ₄はオンの
ままとなり、ｆ点の電位はＧＮＤ電位となる。そのた
め、積層型圧電体７２の電極Ｂ−Ｇ間に蓄積された電荷
は、トランジスタＱ₄のコレクタ→エミッタ→抵抗８７
→電極Ｇ−電極Ｂ→トランジスタＱ₄の経路で放電す
る。

【０１６６】前記のように、トランジスタＱ₅の入力端
子９１には、前記駆動信号Ｐ₁（一定の直流電圧）を、
例えば、図２の図のイに示した状態（一方向側への反
りが発生する状態）を維持している間（例えば、Ｔ_m＝
１０ｍｓｅｃ）だけ印加し、その間、トランジスタＱ₄
の入力端子９４にも、同様の駆動信号（一定の直流電
圧）Ｐ₄を印加してトランジスタＱ₄をオンにする。こ
のようにしてトランジスタＱ₄がオンしている間は、電
極Ｂ−Ｇ間の電荷はトランジスタＱ₄を介して放電す
る。

【０１６７】また、タイミングＴ₂〜Ｔ₃の間では、入
力端子９３に駆動信号Ｐ₃を印加し、入力端子９２に駆
動信号Ｐ₂を印加し、入力端子９１、９４には駆動信号
Ｐ₁、Ｐ₄を印加しない（Ｐ₁＝Ｐ₄＝０）。この場
合、前記と同様にして、トランジスタＱ₆、Ｑ₂はオン
状態のままとなり、トランジスタＱ₅、Ｑ₄はオフとな
る。

【０１６８】そして、このタイミングでは、トランジス
タＱ₆がオンとなるため、第２の定電流回路が動作し
て、トランジスタＱ₃のコレクタには定電流が流れる。
この時、＋Ｖ_CC→トランジスタＱ₃のエミッタ→コレク
タ→電極Ｂ→電極Ｇ→抵抗８７→ＧＮＤの経路で充電電
流Ｉ_b（定電流）が流れ、積層型圧電体７２を充電す
る。この場合、前記充電電流Ｉ_bは定電流であるから、
そのピーク電流は一定値に抑えられる。

【０１６９】また、前記タイミングＴ₂〜Ｔ₃では、ト
ランジスタＱ₂の入力端子９２に駆動信号Ｐ₂が印加す
るので、該トランジスタＱ₂はオンのままとなり、ｅ点
の電位はＧＮＤ電位となる。そのため、積層型圧電体７
２の電極Ａ−Ｇ間に蓄積された電荷は、トランジスタＱ
₂のコレクタ→エミッタ→抵抗８７→電極Ｇ−電極Ａ→
トランジスタＱ₂の経路で放電する。

【０１７０】前記のように、トランジスタＱ₆の入力端
子９３には、前記駆動信号Ｐ₃（一定の直流電圧）を、
例えば、図２の図のロに示した状態（他方向側への反
りが発生する状態）を維持している間だけ印加し、その
間、トランジスタＱ₂の入力端子９２にも、同様の駆動
信号（一定の直流電圧）Ｐ₂を印加してトランジスタＱ
₂をオンにする。このようにしてトランジスタＱ₂がオ
ンしている間は、電極Ａ−Ｇ間の電荷はトランジスタＱ
₂を介して放電する。なお、タイミングＴ₃以降も、前
記と同様な動作を繰り返して行う。

【０１７１】前記のように、駆動回路例１のトランジス
タＱ₁、Ｑ₃を定電流回路で置き換えたので、スイッチ
素子であるトランジスタＱ₅、Ｑ₆を、圧電アクチュエ
ータの駆動時間でオン／オフ制御すれば、前記定電流回
路により、素子を定電流で駆動することができる。その
ため、駆動回路例１で用いたコイルＬ_A、Ｌ_Bが無くて
も、素子駆動電流のピークを抑制することができる。そ
のため、従来例で使用していた抵抗値の大きい電流制限
抵抗は必要なくなり、その分電力損失は軽減できる。

【０１７２】なお、電圧検出回路８８による電圧検出動
作、及び制御装置８９へエラー信号送出動作は、前記駆
動回路例１と同じである。また、電力回生モード時の動
作も前記駆動回路例１と同じである。

【０１７３】§９：その他の説明 (1) ：前記の各例ではスイッチ素子として、バイポーラ
トランジスタを使用したが、本発明は、このような例に
限らず、他の同様なスイッチ素子、例えば、ＦＥＴ（電
界効果型トランジスタ）等でも実現可能である。

【０１７４】(2) ：前記の例では誘導素子として、コイ
ルを使用したが、本発明は、このような例に限らず、他
の誘導素子でも実現可能である。

【０１７５】(3) ：前記駆動回路例３における定電流回
路は、他の任意の定電流回路（定電流回路自体は周知で
ある）で置き換えても実施可能である。また、スイッチ
素子としてのトランジスタＱ₅、Ｑ₆は、バイポーラト
ランジスタに限らず、ＭＯＳ型ＦＥＴ（ＭＯＳ型電界効
果トランジスタ）など、任意のスイッチ素子で実現可能
である。

【０１７６】

【発明の効果】以上説明したように、本発明によれば次
のような効果がある。

【０１７７】(1) ：第１、第２の駆動電極と電源との間
に、それぞれスイッチ素子と誘導素子を直列接続すると
共に、前記スイッチ素子を、圧電アクチュエータの駆動
時間に対して充分短い時間でオン／オフ制御するスイッ
チ素子駆動制御手段を設けている。従って、スイッチ素
子駆動制御手段により駆動信号を生成してスイッチ素子
に印加し、該スイッチ素子を圧電アクチュエータの駆動
時間に対して充分短い時間でオン／オフ制御すること
で、積層型圧電アクチュエータを駆動することができ
る。

【０１７８】そのため、誘導素子により積層型圧電体の
充放電電流を制限できるから、従来例のような抵抗値の
大きな電流制限用の抵抗を使用しなくても済み、従来例
の駆動回路に比べて消費電力が減少し、効率の良い駆動
回路が実現できる。

【０１７９】(2) ：第１、第２の駆動電極と電源との間
に、それぞれスイッチ素子を接続すると共に、接地電極
と接地間に誘導素子を接続し、スイッチ素子を、圧電ア
クチュエータの駆動時間に対して充分短い時間でオン／
オフ制御するスイッチ素子駆動制御手段を設けている。
従って、スイッチ素子駆動制御手段により駆動信号を生
成してスイッチ素子に印加し、該スイッチ素子を圧電ア
クチュエータの駆動時間に対して充分短い時間でオン／
オフ制御することで、積層型圧電アクチュエータを駆動
することができる。

【０１８０】このようにすれば、誘導素子により積層型
圧電体の充放電電流を制限できるから、従来例のような
抵抗値の大きな電流制限用の抵抗を使用しなくても済
む。そのため、従来例の駆動回路に比べて消費電力が減
少し、効率の良い駆動回路が実現できる。

【０１８１】また、前記誘導素子として共通の１個の誘
導素子を使用したので、誘導素子の数を減らすことがで
きる。このように、小型化に際して妨げとなる誘導素子
を減らすことができるから、前記駆動回路の更なる小型
化が実現可能である。

【０１８２】(3) ：第１、第２の駆動電極と電源との間
に、それぞれ定電流回路を接続すると共に、前記定電流
回路を駆動するスイッチ素子を設け、前記スイッチ素子
を、前記圧電アクチュエータの駆動時間に応じた時間で
オン／オフ制御するスイッチ素子駆動制御手段を設けて
いる。

【０１８３】従って、スイッチ素子駆動制御手段により
駆動信号を生成してスイッチ素子に印加し、該スイッチ
素子を圧電アクチュエータの駆動時間に応じた時間で交
互にオン／オフ制御することで定電流回路を駆動し、該
定電流回路の定電流で積層型圧電アクチュエータを駆動
することができる。

【０１８４】この場合、積層型圧電アクチュエータの充
電電流の流れる経路には定電流回路があるため、該充電
電流は定電流となり大きなピーク電流は抑制される。す
なわち、定電流回路により積層型圧電体の充放電電流を
制限できるから、従来例のような抵抗値の大きな電流制
限用の抵抗を使用しなくても済む。

【０１８５】そのため、従来例の駆動回路に比べて消費
電力が減少し、効率の良い駆動回路が実現できる。ま
た、定電流回路により充電電流のピークを抑制するの
で、前記誘導素子を不要とし、前記駆動回路の更なる小
型化が実現可能である。

【０１８６】(4) ：積層型圧電体の接地電極（共通電
極）と接地間にインピーダンス素子を接続すると共に、
前記インピーダンス素子の両端に、該インピーダンス素
子の両端電圧を検出する電圧検出回路を接続し、前記電
圧検出回路には、電圧無しを検出した際、上位の制御装
置に対してエラー信号を送出するエラー信号送出手段を
設けている。

【０１８７】従って、積層型圧電体を駆動している時、
接地電極と接地間に接続したインピーダンス素子には積
層型圧電体の充放電電流が流れているため、インピーダ
ンス素子の端子間に発生した電圧は電圧検出回路で検出
される。この場合、通常の正常な状態での駆動時には、
前記インピーダンス素子には積層型圧電体の充放電電流
が流れているから、電圧検出回路では電圧有りを検出
し、上位の制御装置へ正常動作を示す信号を送出する。

【０１８８】しかし、積層型圧電体の素子破壊や、リー
ド線の断線等の事態が発生して前記インピーダンス素子
に充放電電流が流れなくなると、電圧検出回路は電圧無
しを検出する。この時、電圧検出回路のエラー信号送出
手段から上位の制御装置へエラー信号を送出する。

【０１８９】このエラー信号を受信した制御装置では、
該当する圧電アクチュエータに故障が発生したことを認
識する。そして、例えば、エラーランプを点灯したり、
表示装置の画面上でエラーメッセージを表示したり、故
障した圧電アクチュエータを使用しないような制御を自
動的に行う。このようにすれば、信頼性の高い装置が実
現できる。

【図面の簡単な説明】

【図１】本発明の実施の形態における積層型圧電体の説
明図である。

【図２】本発明の実施の形態における圧電アクチュエー
タの説明図である。

【図３】本発明の実施の形態における駆動回路例１であ
る。

【図４】本発明の実施の形態における駆動回路例１のタ
イミングチャートである。

【図５】本発明の実施の形態における駆動回路例１の各
部の波形図である。

【図６】本発明の実施の形態における駆動回路例２であ
る。

【図７】本発明の実施の形態における駆動回路例３であ
る。

【図８】本発明の実施の形態における駆動回路例３のタ
イミングチャートである。

【図９】従来例１の説明図である。

【図１０】従来例２の説明図である。

【図１１】従来例３の説明図である。

【図１２】従来例４の説明図である。

【符号の説明】

１選針素子２プレート３、４圧電素子５、２６フィンガ６取り付け部７、８、３３、３４リード線９選針ジャック１０バット１１上げカム用バット１２上げカム２０支持本体２１溝部２３片端部支持体２４圧電体２５負荷側支持体２７フィンガの後端部２８圧電体の後端部２９圧電体の先端部３０途中支点部３２金属プレート３５リード線押さえワイヤ３６コネクタ３７中間部支持体３９プリント基板４０筐体５０シム材５１圧電セラミックス５２バイモルフ型素子５３分極方向５４電源５６積層型素子５７内部電極５８外部電極（端子）６０コア材６１圧電セラミックスの層６３圧電アクチュエータ７０圧電素子７１電極７２積層型圧電体７３第１の端子７４第２の端子７５共通端子７６延長部８１〜８５ダイオード８６コンデンサ８７抵抗８８電圧検出回路８９制御装置９１〜９４入力端子

Claims

【特許請求の範囲】

【請求項１】圧電素子を複数枚積層した積層体を有し、
この積層体の積層方向のほぼ半分づつ、上下部分にそれ
ぞれ独立した第１、第２の駆動電極の一方を持ち、前記
第１、第２の駆動電極の間にそれぞれ接地電極を挿入し
た電極構成を持つ３端子構造の積層型圧電体を用い、前記第１、第２の駆動電極の何れか一方の駆動電極と前
記接地電極との間に駆動信号を印加することにより反り
運動を発生させる編機選針用圧電アクチュエータの駆動
回路であって、前記第１、第２の駆動電極と電源との間に、それぞれス
イッチ素子と誘導素子を直列接続すると共に、前記スイッチ素子を、前記圧電アクチュエータの駆動時
間に対して充分短い時間でオン／オフ制御するスイッチ
素子駆動制御手段を設けたことを特徴とする編機選針用
圧電アクチュエータの駆動回路。
【請求項２】圧電素子を複数枚積層した積層体を有し、
この積層体の積層方向のほぼ半分づつ、上下部分にそれ
ぞれ独立した第１、第２の駆動電極の一方を持ち、前記
第１、第２の駆動電極の間にそれぞれ接地電極を挿入し
た電極構成を持つ３端子構造の積層型圧電体を用い、前記第１、第２の駆動電極の何れか一方の駆動電極と前
記接地電極との間に駆動信号を印加することにより反り
運動を発生させる編機選針用圧電アクチュエータの駆動
回路であって、前記第１、第２の駆動電極と電源との間に、それぞれス
イッチ素子を接続すると共に、前記接地電極と接地間に
誘導素子を接続し、前記スイッチ素子を、前記圧電アクチュエータの駆動時
間に対して充分短い時間でオン／オフ制御するスイッチ
素子駆動制御手段を設けたことを特徴とする編機選針用
圧電アクチュエータの駆動回路。
【請求項３】圧電素子を複数枚積層した積層体を有し、
この積層体の積層方向のほぼ半分づつ、上下部分にそれ
ぞれ独立した第１、第２の駆動電極の一方を持ち、前記
第１、第２の駆動電極の間にそれぞれ接地電極を挿入し
た電極構成を持つ３端子構造の積層型圧電体を用い、前記第１、第２の駆動電極の何れか一方の駆動電極と前
記接地電極との間に駆動信号を印加することにより反り
運動を発生させる編機選針用圧電アクチュエータの駆動
回路であって、前記第１、第２の駆動電極と電源との間に、それぞれ定
電流回路を接続すると共に、前記定電流回路を駆動する
スイッチ素子を設け、前記スイッチ素子を、前記圧電アクチュエータの駆動時
間に応じた時間でオン／オフ制御するスイッチ素子駆動
制御手段を設けたことを特徴とする編機選針用圧電アク
チュエータの駆動回路。
【請求項４】前記積層型圧電体の接地電極と接地間にイ
ンピーダンス素子を接続すると共に、前記インピーダン
ス素子の両端に、該インピーダンス素子の両端電圧を検
出する電圧検出回路を接続し、前記電圧検出回路には、電圧無しを検出した際、上位の
制御装置に対してエラー信号を送出するエラー信号送出
手段を設けたことを特徴とする請求項１乃至３のいずれ
かに記載の編機選針用圧電アクチュエータの駆動回路。