JP2000077951A - 電力増幅器 - Google Patents

Abstract

(57)【要約】 【課題】 簡易な非線型歪み補償回路では歪み補償でき
る出力電力の範囲が狭く、広い範囲の出力電力に対して
歪み補償を行うには回路規模が大きくなり、制御も難し
くなる。 【解決手段】 入力電力のレベルが大きい場合、第１及
び第２のスイッチ回路２、４により第１の非線形歪み補
償回路３が導通し、第１の非線型歪み補償回路３の利得
及び位相の変化は増幅回路６の利得及び位相の変化と逆
特性となっているため、歪みのない信号が出力端子７に
出力され、又、入力電力のレベルが小さい場合、第１及
び第２のスイッチ回路２、４いより第２の位相補償回路
５が導通し、第２の非線型歪み補償回路５の利得及び位
相の変化は増幅回路６の利得及び位相の変化と逆特性と
なっているため、歪みのない信号が出力端子７に出力さ
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、携帯電話などに用
いられる電力増幅器に関するものである。

【０００２】

【従来の技術】従来、非線型歪み補償電力増幅器は図３
のブロック図に示した構成のものが考えられる。図３に
おいて、入力端子３１から信号を入力すると、非線型歪
み補償回路３２の利得及び位相の変化は増幅回路３３の
利得及び位相の変化と逆特性となるため、増幅回路３３
で増幅される際に生じる振幅及び位相歪みを補償し、出
力端子３４から低歪みな信号が出力される。

【０００３】

【発明が解決しようとする課題】しかしながら、図３に
示した構成の非線型歪み補償電力増幅器では、簡易な回
路構成の非線型歪み補償回路を用いると歪みを補償でき
る出力電力の範囲が狭くなり、また、広い範囲の出力電
力に対して非線型歪み補償を行うためには複雑な非線型
歪み補償回路が必要となるため、回路規模が大きくなる
とともに制御が難しくなるという課題があった。

【０００４】本発明は、従来の電力増幅器のこのような
課題を考慮し、少なくとも２つの非線型歪み補償回路を
出力に応じて切り換えることにより、広い範囲の出力電
力に対して非線型歪みを補償することのできる電力増幅
器を提供することを目的とするものである。

【０００５】

【課題を解決するための手段】請求項１の本発明は、入
力する入力端子と、その入力端子を複数の出力のうちの
１つに切り換える第１の信号切り換え手段と、その第１
の信号切り換え手段の複数の出力にそれぞれ接続され、
非線形歪みに対する補償特性が異なる複数の非線形歪み
補償手段と、前記複数の非線形歪み補償手段の出力を切
り換える第２の信号切り換え手段と、その第２の信号切
り換え手段の出力に接続された増幅手段と、その増幅手
段の出力に接続された出力端子とを備え、前記第１の信
号切り換え手段及び前記第２の信号切り換え手段は、外
部制御手段により前記入力信号に応じて連動して切り替
え制御されるものであり、前記複数の非線形歪み補償手
段におけるそれぞれの非線形歪みに対する補償特性は、
前記増幅手段での前記入力信号に応じて生じる非線形歪
みに対応している補償特性であることを特徴とする電力
増幅器である。

【０００６】この構成において、一例として第１の信号
切り換え手段が２つの出力端子を有する場合、すなわ
ち、第１及び第２の非線型歪み補償手段を備える場合、
高出力時には、制御手段により第１及び第２の信号切り
換え手段はともに第１の非線型歪み補償手段側に切り換
えられており、このとき第１の非線型歪み補償手段の利
得及び位相の変化は増幅手段の利得及び位相の変化と逆
特性となるため、増幅手段により増幅された信号の振幅
及び位相歪みを補償し、出力端子より出力され、低出力
時には、制御手段により第１及び第２の信号切り換え手
段はともに第２の非線型歪み補償手段側に切り換えられ
ており、このとき第２の非線型歪み補償手段の利得及び
位相の変化は増幅手段の利得及び位相の変化と逆特性と
なるため、増幅手段により増幅された信号の振幅及び位
相歪みを補償し、出力端子より出力されることで、広い
範囲の出力電力に対する非線型歪み補償を簡易な回路構
成により行うことが可能となる。

【０００７】請求項２の本発明は、信号を入力する入力
端子と、その入力端子を２つの出力のうちの１つに切り
換える第１の信号切り換え手段と、その第１の信号切り
換え手段の一方の出力に接続され、非線形歪みに対する
補償特性を有する第１の非線形歪み補償手段と、その第
１の非線形歪み補償手段の出力と前記第１の信号切り換
え手段のもう一方の出力とを切り換える第２の信号切り
換え手段と、その第２の信号切り換え手段の出力に接続
され、前記第１の非線形歪み補償手段の非線形歪みに対
する補償特性とは異なる補償特性を有する第２の非線形
歪み補償手段と、その第２の非線形歪み補償手段に接続
された増幅手段と、その増幅手段の出力に接続された出
力端子とを備え、前記第１の信号切り換え手段及び前記
第２の信号切り換え手段は、外部制御手段により前記入
力信号に応じて、第１の信号に対しては、前記入力信号
が前記第１の非線形歪み補償手段を通過せずに前記第２
の非線形歪み補償手段を通過し、第２の信号に対して
は、前記入力信号が前記第１の非線形歪み補償手段及び
前記第２の非線形歪み補償手段の両方を通過するよう
に、連動して制御されるものであり、前記第２の非線形
歪み補償手段は、単独では、前記第１の信号に応じた非
線形歪みに対する補償特性を有し、前記第１の非線形歪
み補償手段と組み合わされることにより、前記第２の信
号に応じた非線形歪みに対する補償特性を有することを
特徴とする電力増幅器である。

【０００８】この構成において、低出力時には、制御手
段により第１及び第２の信号切り換え手段はともに第１
の非線型歪み補償手段側に切り換えられており、このと
き第１及び第２の非線型歪み補償手段の利得及び位相の
変化の総和は増幅手段の利得及び位相の変化と逆特性と
なるため、増幅手段により増幅された信号の振幅及び位
相歪みを補償し、出力端子より出力され、高出力時に
は、制御手段により第１及び第２の信号切り換え手段は
ともに第１の非線型歪み補償手段側と反対側の信号路に
切り換えられており、このとき第２の非線型歪み補償手
段の利得及び位相の変化は増幅手段の利得及び位相の変
化と逆特性となるため、増幅手段により増幅された信号
の利得及び位相歪みを補償し、出力端子より出力される
ことで、広い範囲の出力電力に対する非線型歪み補償を
簡易な回路構成により行うことが可能となる。

【０００９】請求項３の本発明は、信号を入力する入力
端子と、その入力端子を複数の出力のうちの１つに切り
換える第１の信号切り換え手段と、その第１の信号切り
換え手段の複数の出力にそれぞれ接続され、飽和出力電
力が異なる複数の増幅手段と、前記複数の増幅手段の出
力を切り換える第２の信号切り換え手段と、その第２の
信号切り換え手段の出力に接続された出力端子とを備
え、外部制御手段により、前記入力信号に応じて、前記
第１の信号切り換え手段及び前記第２の信号切り換え手
段を連動して切り替え制御され、且つ前記第１の信号切
り換え手段及び前記第２の信号切り換え手段間に接続さ
れた増幅手段はオンさせ、接続されない増幅手段はオフ
させるものであり、前記複数の増幅手段におけるそれぞ
れの飽和出力電力は、前記入力信号に応じた飽和出力電
力であることを特徴とする電力増幅器である。

【００１０】この構成において、例えば、第１の信号切
り換え手段が２つの出力端子を有する場合、すなわち、
第１の増幅手段と第１の増幅手段に比べて飽和出力電力
の低い第２の増幅手段を備える場合、高出力時には、制
御手段により第１及び第２の信号切り換え手段はともに
第１の増幅手段側に切り換えられると同時に第１の増幅
手段はオンに、第２の増幅手段はオフに制御されること
で、第１の増幅手段と増幅手段Ａによる２段の電力増幅
器として動作し、低出力時には、制御手段により第１及
び第２の信号切り換え手段はともに第２の増幅手段側に
切り換えられると同時に第１の増幅手段はオフに、第２
の増幅手段はオンに制御されることで、第２の増幅手段
と増幅手段Ａによる２段の電力増幅器として動作するこ
とにより、低出力時の消費電力を低く抑えることが可能
となる。

【００１１】請求項５の本発明は、信号を入力する入力
端子と、その入力端子を複数の出力のうちの１つに切り
換える第１の信号切り換え手段と、その第１の信号切り
換え手段の複数の出力にそれぞれ接続され、非線形歪み
に対する補償特性が異なる複数の非線形歪み補償手段
と、その複数の非線形歪み補償手段にそれぞれ接続さ
れ、飽和出力電力が異なる複数の増幅手段と、その複数
の増幅手段の出力を切り換える第２の信号切り換え手段
と、その第２の信号切り換え手段の出力に接続された出
力端子とを備え、外部制御手段により、前記入力信号に
応じて、前記第１の信号切り換え手段及び前記第２の信
号切り換え手段を連動して切り替え制御され、かつ前記
第１の信号切り換え手段及び前記第２の信号切り換え手
段間に接続された増幅手段はオンさせ、接続されない増
幅手段はオフさせるものであり、前記複数の非線形歪み
補償手段におけるそれぞれの非線形歪みに対する補償特
性は、前記複数の増幅手段のそれぞれにおける前記入力
信号に応じて生じる非線形歪みに対応している補償特性
であり、前記複数の増幅手段におけるそれぞれの飽和出
力電力は、前記入力信号に応じた飽和出力電力であるこ
とを特徴とする電力増幅器である。

【００１２】この構成において、例えば、第１の信号切
り換え手段が２つの出力端子を有する場合、すなわち、
第１及び第２の非線型歪み補償手段と、第１の増幅手段
と、第１の増幅手段に比べて飽和出力電力が低い第２の
増幅手段を備える場合、高出力時には、制御手段により
第１及び第２の信号切り換え手段はともに第１の増幅手
段側に切り換えられると同時に第1の増幅手段はオン
に、第2の増幅手段はオフに制御されており、このとき
第１の非線型歪み補償手段の利得及び位相の変化により
第１の増幅手段と増幅手段Ａによる利得及び位相の変化
を打ち消す非線型歪み補償電力増幅器として動作し、低
出力時には、制御手段により第１及び第２の信号切り換
え手段はともに第２の増幅手段側に切り換えられると同
時に第１の増幅手段はオフに、第２の増幅手段はオンに
制御されており、このとき第２の非線型歪み補償手段の
利得及び位相の変化により第２の増幅手段と増幅手段Ａ
による利得及び位相の変化を打ち消す非線型歪み補償電
力増幅器として動作することで、広い範囲の出力電力に
対する非線型歪み補償を簡易な回路構成により行うこと
が可能となる上、低出力時の消費電力を低く抑えること
が可能となる。

【００１３】請求項８から１１に記載の本発明は、請求
項１から７のいずれかの構成を同一半導体チップ上に形
成する構成を示したもので、請求項８の構成は請求項１
から７の構成のうち制御手段以外のすべてを同一半導体
チップ上に形成したものである。これらの構成において
は、各部品間の間隔を縮め不要なインダクタンスやキャ
パシタンスの発生を防ぎ回路動作を安定化させ、かつ構
成部品数を減少することができ、特に同一条件の製品を
大量に生産する場合に好適である。

【００１４】

【発明の実施の形態】以下に、本発明をその実施の形態
を示す図面に基づいて説明する。 （実施の形態１）図１は、本発明の実施の形態１の非線
型歪み補償電力増幅器のブロック図である。図１におい
て、信号を入力する入力端子１は、出力に応じて信号を
２つの出力端子２ｂ、２ｃに切り換える第１の信号切り
換え手段である第１のスイッチ回路２の入力端子２ａに
接続され、その第１のスイッチ回路２の出力端子２ｂは
第１の非線型歪み補償手段である第１の非線型歪み補償
回路３に接続され、第１のスイッチ回路２の出力端子２
ｃは第２の非線型歪み補償手段である第２の非線型歪み
補償回路５に接続される。第１及び第２の非線型歪み補
償回路３，５の出力は、第２の信号切り換え手段である
第２のスイッチ回路４の２つの入力端子４ｂ、４ｃにそ
れぞれ接続されている。その第２のスイッチ回路４の出
力端子４ａは増幅手段である増幅回路６に接続され、増
幅回路６の出力は出力端子７に接続されている。第１及
び第２のスイッチ回路２，４は制御回路８により連動し
て切り換え制御されている。

【００１５】次に、上記実施の形態の電力増幅器の動作
について、図面を参照しながら説明する。

【００１６】信号Ａとしてたとえば入力電力が１０〜２
０ｄＢｍの信号を、また信号Ａと同じ周波数帯域である
信号Ｂとして同様に入力電力が０〜１０ｄＢｍの信号を
扱うものとする。また、非線型歪みには振幅歪みと位相
歪みがあり、以下の実施の形態では位相歪みの場合につ
いてのみ説明するが、本発明の非線型歪み補償電力増幅
器により振幅歪みと位相歪みの両方を補償することがで
きるのは当然のことである。

【００１７】まず、入力端子１から入力電力が１０〜２
０ｄＢｍの信号Ａを入力すると、この場合、第１のスイ
ッチ回路２は端子２ｂ側が、第２のスイッチ回路４は端
子４ｂ側がそれぞれ導通するよう制御回路８により連動
して制御される。このとき第１のスイッチ回路２の端子
２ｃ、第２のスイッチ回路４の端子４ｃは非導通状態と
なっているので、信号は第１のスイッチ回路２の端子２
ｂを通過し、第１の非線型歪み補償回路３に入力され
る。第１の非線型歪み補償回路３の位相変化は信号Ａの
範囲では増幅回路６の位相変化と逆相となっており、位
相が変化した信号は第２のスイッチ回路４の端子４ｂを
通過し、増幅回路６で増幅される。このとき、第１の非
線型歪み補償回路３における位相変化を増幅回路６にお
ける位相変化が打ち消すため、位相歪みのない信号が出
力端子７に出力される。

【００１８】一方、信号Ｂを増幅するとき、入力端子１
から入力電力が０〜１０ｄＢｍの信号Ｂを入力すると、
この場合、第１のスイッチ回路２は端子２ｃ側が、第２
のスイッチ回路４は端子４ｃ側がそれぞれ導通するよう
制御回路８により連動して制御される。このとき第１の
スイッチ回路２の端子２ｂ、第２のスイッチ回路４の端
子４ｂは非導通状態となっているので、信号は第１のス
イッチ回路２の端子２ｃを通過し、第２の非線型歪み補
償回路５に入力される。第２の非線型歪み補償回路５の
位相変化は信号Ｂの範囲では増幅回路６の位相変化と逆
相となっており、位相が変化した信号は第２のスイッチ
回路４の端子４ｃを通過し、増幅回路６で増幅される。
このとき、第２の非線型歪み補償回路５における位相変
化を増幅回路６における位相変化が打ち消すため、位相
歪みのない信号が出力端子７に出力される。

【００１９】このように、入力電力のレベルに応じて第
１及び第２のスイッチ回路２，４のスイッチを切り換え
て出力に応じた非線型歪み補償回路を選択するため、広
い範囲の出力電力に対して非線型歪みを補償することが
可能となる。

【００２０】図２は、図１のブロック図の具体的な回路
図を示すものである。図２において、図１と同一部分に
は同一符号を付けて説明を省略する。ここで、増幅回路
６は入力側整合回路、トランジスタ、出力側整合回路に
より構成されており、整合回路はコイルとコンデンサー
により構成されているものとする。

【００２１】入力端子１は第１のスイッチ回路２の端子
２ａに接続されている。第１のスイッチ回路２はトラン
ジスタＴＲ１〜４で構成され、トランジスタＴＲ１のド
レインは端子２ａに接続され、ソースは端子２ｂに接続
され、ゲートには電圧Ｖｇ１からバイアス電圧が印加さ
れており、電圧Ｖｇ１は制御回路８に接続されている。
端子２ｂは結合コンデンサｃ１と接続されている。トラ
ンジスタＴＲ２のドレインは端子２ａに接続され、ソー
スは端子２ｃに接続され、ゲートには電圧Ｖｇ２からバ
イアス電圧が印加されており、電圧Ｖｇ２は制御回路８
に接続されている。端子２ｃは結合コンデンサＣ４と接
続されている。トランジスタＴＲ３のソースは接地さ
れ、ドレインは端子２ｃに接続され、ゲートはトランジ
スタＴＲ１のゲートと電圧Ｖｇ１の接続点に接続される
と同時に、電圧Ｖｇ１からバイアス電圧が印加されてい
る。トランジスタＴＲ４のソースは接地され、ドレイン
は端子２ｂに接続され、ゲートはトランジスタＴＲ２の
ゲートと電圧Ｖｇ２の接続点に接続されると同時に電圧
Ｖｇ２からバイアス電圧が印加されている。

【００２２】第１の非線型歪み補償回路３はコンデンサ
Ｃ１〜３、コイルＬ１及びダイオードＤ１で構成され、
ダイオードＤ１と結合コンデンサＣ１の接続点には電圧
Ｖｄ１からコンデンサＣ２でバイパスされコイルＬ１を
介してバイアス電圧が印加されており、ダイオードＤ１
の他端は結合コンデンサＣ３に接続されると同時に接地
され、結合コンデンサＣ３の他端は端子４ｂに接続され
ている。第２の非線型歪み補償回路５はコンデンサＣ４
〜６、コイルＬ２及びダイオードＤ２で構成され、ダイ
オードＤ２と結合コンデンサＣ４の接続点には電圧Ｖｄ
２からコンデンサＣ５でバイパスされコイルＬ２を介し
てバイアス電圧が印加されており、ダイオードＤ２の他
端は結合コンデンサＣ６に接続されると同時に接地さ
れ、結合コンデンサＣ６の他端は端子４ｃに接続されて
いる。

【００２３】第２のスイッチ回路４はトランジスタＴＲ
５〜８で構成され、トランジスタＴＲ５のドレインは端
子４ａに接続され、ソースは端子４ｂに接続され、ゲー
トには電圧Ｖｇ３からバイアス電圧が印加されており、
電圧Ｖｇ３は制御回路８に接続されている。トランジス
タＴＲ６のドレインは端子４ａに接続され、ソースは端
子４ｃに接続され、ゲートには電圧Ｖｇ４からバイアス
電圧が印加されており、電圧Ｖｇ４は制御回路８に接続
されている。トランジスタＴＲ７のソースは接地され、
ドレインは端子４ｃに接続され、ゲートはトランジスタ
ＴＲ５のゲートと電圧Ｖｇ３の接続点に接続されると同
時に、電圧Ｖｇ３からバイアス電圧が印加されている。
トランジスタＴＲ８のソースは接地され、ドレインは端
子４ｂに接続され、ゲートはトランジスタＴＲ６のゲー
トと電圧Ｖｇ４の接続点に接続されると同時に電圧Ｖｇ
４からバイアス電圧が印加されている。端子４ａは増幅
回路６に接続され、増幅回路６の他端は出力端子７に接
続されている。

【００２４】以上のように構成され、つぎにその動作を
説明すると、まず、信号Ａを増幅するとき、制御回路８
によりトランジスタＴＲ１、ＴＲ３，ＴＲ５、ＴＲ７が
導通状態となり、トランジスタＴＲ２、ＴＲ４，ＴＲ
６、ＴＲ８が非導通状態となるよう制御されている。こ
の状態において、入力端子１から第１のスイッチ回路２
の端子２ａに入力された信号は、このときトランジスタ
ＴＲ２、ＴＲ４が非導通となっているためトランジスタ
ＴＲ１を通過し、第１の非線型歪み補償回路３に入力さ
れる。信号Ａに対する増幅回路６の位相変化がθ度の進
み位相であるとすると、第１の非線型歪み補償回路３は
信号Ａに対しては位相変化がθ度の遅れ位相となるよう
ダイオードＤ１とバイアス電圧Ｖｄ１が調整されている
ため、ダイオードＤ１を通過した信号はθ度だけ位相が
遅れ、第２のスイッチ回路４の端子４ｂに入力される。
このとき、位相変化θは入力電力の関数である。第２の
スイッチ回路４の端子４ｂに入力された信号は、このと
きトランジスタＴＲ６、ＴＲ８が非導通となっているた
めトランジスタＴＲ５を通過し、端子４ａを経て増幅回
路６に入力される。増幅回路６に入力された信号は、増
幅されると同時に位相がθ度だけ進むので、第２の非線
型歪み補償回路３による位相変化と打ち消しあい、位相
歪みのない信号が出力端子７から出力される。

【００２５】また、信号Ｂを増幅するとき、制御回路８
によりトランジスタＴＲ１、ＴＲ３，ＴＲ５、ＴＲ７が
非導通状態となり、トランジスタＴＲ２、ＴＲ４，ＴＲ
６、ＴＲ８が導通状態となるよう制御されている。この
状態において、入力端子１から第１のスイッチ回路２の
端子２ａに入力された信号は、このときトランジスタＴ
Ｒ１、ＴＲ３が非導通となっているためトランジスタＴ
Ｒ２を通過し、第２の非線型歪み補償回路５に入力され
る。信号Ｂの入力レベルに対する増幅回路６の位相変化
がφ度の進み位相であるとすると、第２の非線型歪み補
償回路５は信号Ｂの入力レベルに対しては位相変化がφ
度の遅れ位相となるようダイオードＤ２とバイアス電圧
Ｖｄ２が調整されているため、ダイオードＤ２を通過し
た信号はφ度だけ位相が遅れ、第２のスイッチ回路４の
端子４ｃに入力される。このとき、位相変化φは入力電
力の関数である。第２のスイッチ回路４の端子４ｃに入
力された信号は、このときトランジスタＴＲ５、ＴＲ７
が非導通となっているためトランジスタＴＲ６を通過
し、端子４ａを経て増幅回路６に入力される。増幅回路
６に入力された信号は、増幅されると同時に位相がφ度
だけ進むので、第２の非線型歪み補償回路５による位相
変化と打ち消しあい、位相歪みのない信号が出力端子７
から出力される。

【００２６】一般的に、電力増幅器の位相は入力電力に
対して複雑に変化するため、入力レベルに応じて非線型
歪み補償回路を切り換えることにより、非線型歪み補償
回路の回路構成を簡易化することが可能となる。

【００２７】なお、上記実施の形態１においては、２組
の非線型歪み補償回路を切り換える場合について示した
が、３段階以上の入力レベルに応じた３組以上の非線型
歪み補償回路を用いて非線型歪み補償電力増幅器を実現
可能なことは当然のことである。 （実施の形態２）図４は、本発明の実施の形態２の非線
型歪み補償電力増幅器のブロック図である。図４の構成
は、前述の実施の形態１の図１と図２において、並列に
接続していた非線型歪み補償回路を縦続に接続したもの
である。

【００２８】図４において、信号を入力する入力端子４
１は、出力に応じて信号を２つの出力端子４２ｂ、４２
ｃに切り換える第１の信号切り換え手段である第１のス
イッチ回路４２の入力に接続され、その第１のスイッチ
回路４２の出力の一方は第１の非線型歪み補償手段であ
る第１の非線型歪み補償回路４３に接続され、第１のス
イッチ回路４２の出力の他方と第１の非線型歪み補償回
路４３の出力は第２の信号切り換え手段である第２のス
イッチ回路４４の２つの入力端子４４ｂ、４４ｃにそれ
ぞれに接続され、第２のスイッチ回路４４の出力は第２
の非線型歪み補償手段である第２の非線型歪み補償回路
４５に接続されている。その第２の非線型歪み補償回路
４５の出力は増幅手段である増幅回路４６に接続され、
増幅回路４６の出力は出力端子４７に接続されている。
第１及び第２のスイッチ回路４２，４４は制御回路４８
により連動して切り換え制御されている。

【００２９】次に、上記実施の形態の電力増幅器の動作
について、図面を参照しながら説明する。

【００３０】まず、信号Ａを増幅するとき、入力端子４
１から入力電力が１０〜２０ｄＢｍの信号Ａを入力する
と、この場合、第１のスイッチ回路４２は端子４２ｃ側
が、第２のスイッチ回路４４は端子４４ｃ側がそれぞれ
導通するよう制御回路４８により連動して制御される。
このとき第１のスイッチ回路４２の端子４２ｂ、第２の
スイッチ回路４４の端子４４ｂは非導通状態となってい
るので、信号は第１のスイッチ回路４２の端子４２ｃを
通過し、第２のスイッチ回路４４の端子４４ｃに入力さ
れ、端子４４ａを経て第２の非線型歪み補償手段である
第２の非線型歪み補償回路４５に入力される。第２の非
線型歪み補償回路４５の位相変化は信号Ａの範囲では増
幅回路４６の位相変化と逆相となっているため、位相が
変化した信号は、増幅回路４６で増幅されると同時に、
第２の非線型歪み補償回路４５における位相変化を増幅
回路４６における位相変化が打ち消すため、位相変化の
ない信号が出力端子４７に出力される。

【００３１】一方、信号Ｂを増幅するとき、この場合、
第１のスイッチ回路４２は端子４２ｂ側が、第２のスイ
ッチ回路４４は端子４４ｂ側がそれぞれ導通するよう制
御回路４８により連動して制御される。このとき第１の
スイッチ回路４２の端子４２ｃ、第２のスイッチ回路４
４の端子４４ｃは非導通状態となっているので、信号は
第１のスイッチ回路４２の端子４２ｂを通過し、第１の
非線型歪み補償回路４３に入力される。第１及び第２の
非線型歪み補償回路４３、４５の位相変化の総和は信号
Ｂの範囲では増幅回路４６の位相変化と逆特性となって
おり、位相が変化した信号は第２のスイッチ回路４４の
端子４４ｂを通過し、端子４４ａを経て第２の非線型歪
み補償回路４５に入力される。第２の非線型歪み補償回
路４５でさらに位相が変化した信号は増幅回路４６で増
幅される。このとき、第１及び第２の非線型歪み補償回
路４３、４５における位相変化を増幅回路４６における
位相変化が打ち消すため、位相変化のない信号が出力端
子４７に出力される。入力電力のレベルに応じて第１及
び第２のスイッチ回路４２，４４のスイッチを切り換え
て出力に応じた非線型歪み補償回路を選択するため、広
い範囲の出力電力に対して非線型歪みを補償することが
可能となる。 （実施の形態３）図５は、本発明の実施の形態３の非線
型歪み補償電力増幅器のブロック図である。図５におい
て、信号を入力する入力端子６１は、出力に応じて信号
を２つの出力端子６２ｂ、６２ｃに切り換える第１の信
号切り換え手段である第１のスイッチ回路６２の入力に
接続され、第１のスイッチ回路６２の出力端子６２ｂは
第１の増幅手段である第１の増幅回路６３に接続され、
また、第１のスイッチ回路６２の出力端子６２ｃは第２
の増幅手段である第２の増幅回路６５に接続されてい
る。第１及び第２の増幅回路６３、６５の出力は、第２
の信号切り換え手段である第２のスイッチ回路６４の２
つの入力端子６４ｂ、６４ｃにそれぞれ接続され、第２
のスイッチ回路６４の出力は増幅手段Ａである第３の増
幅回路６６に接続され、第３の増幅回路６６の出力は出
力端子６７に接続されている。第１及び第２のスイッチ
回路６２，６４は制御回路６８により連動して切り換え
制御されている。

【００３２】次に、上記実施の形態の電力増幅器の動作
について、図面を参照しながら説明する。ここでは、信
号Ｃとしてたとえば入力電力が０〜１０ｄＢｍの信号
を、また信号Ｃと同じ周波数帯域である信号Ｄとして同
様に入力電力が−１０〜０ｄＢｍの信号を扱うものとす
る。このとき、第１及び第２の増幅回路６３、６５の利
得はともに１０ｄＢであるとし、飽和出力電力は第１の
増幅回路６３の方が第２の増幅回路６５より１０ｄＢ大
きいものとする。

【００３３】まず、信号Ｃを増幅するとき、入力端子６
１から入力電力が０〜１０ｄＢｍの信号Ｃを入力する
と、この場合、第１のスイッチ回路６２は端子６２ｂ側
が、第２のスイッチ回路６４は端子６４ｂ側がそれぞれ
導通状態に、第１の増幅回路６３は導通状態（オン）
に、第２の増幅回路６５は非導通状態（オフ）になるよ
う制御回路６８により連動して制御される。このとき第
１のスイッチ回路６２の端子６２ｃ、第２のスイッチ回
路６４の端子６４ｃは非導通状態となっているので、信
号は第１のスイッチ回路６２の端子６２ａを経て６２ｂ
を通過し、第１の増幅回路６３に入力される。第１の増
幅回路６３で１０〜２０ｄＢｍまで増幅された信号は第
２のスイッチ回路６４の端子６４ｂに入力され、端子６
４ａを経て第３の増幅回路６６に入力される。第３の増
幅回路６６により２０〜３０ｄＢｍまで増幅された信号
は出力端子６７に出力される。

【００３４】一方、信号Ｄを増幅するとき、入力端子６
１から入力電力が−１０〜０ｄＢｍの信号Ｄを入力する
と、この場合、第１のスイッチ回路６２は端子６２ｃ側
が、第２のスイッチ回路６４は端子６４ｃ側がそれぞれ
導通状態に、第１の増幅回路６３は非導通状態（オフ）
に、第２の増幅回路６５は導通状態（オン）になるよう
制御回路６８により連動して制御される。このとき第１
のスイッチ回路６２の端子６２ｂ、第２のスイッチ回路
６４の端子６４ｂは非導通状態となっているので、信号
は第１のスイッチ回路６２の端子６２ａを経て６２ｃを
通過し、第２の増幅回路６５に入力される。第２の増幅
回路６５で０〜１０ｄＢｍまで増幅された信号は第２の
スイッチ回路６４の端子６４ｃに入力され、端子６４ａ
を経て第３の増幅回路６６に入力される。第３の増幅回
路６６により１０〜２０ｄＢｍまで増幅された信号は出
力端子６７に出力される。

【００３５】出力レベルに応じて飽和出力電力の異なる
増幅回路を、第１及び第２のスイッチ回路６２、６４を
切り換えて選択するため、出力レベルが低いときの増幅
回路の初期電流を低減することが出来、消費電力を低く
することが可能となる。出力レベルの制御範囲が大きい
システム、たとえば広帯域ＣＤＭＡ方式用の電力増幅器
に好適である。

【００３６】図６は、図５のブロック図の具体的な回路
図を示すものである。図６において、図５と同一部分に
は同一符号を付けて説明を省略する。増幅回路６６は入
力側整合回路、トランジスタ、出力側整合回路により構
成されており、整合回路はコイルとコンデンサーにより
構成されているものとする。

【００３７】入力端子６１は第１のスイッチ回路６２の
端子６２ａに接続されている。第１のスイッチ回路６２
はトランジスタＴＲ６１〜６４で構成され、トランジス
タＴＲ６１のドレインは端子６２ａに接続され、ソース
は端子６２ｂに接続され、ゲートには電圧Ｖｇ６１から
バイアス電圧が印加されており、電圧Ｖｇ６１は制御回
路６８に接続されている。端子６２ｂは結合コンデンサ
Ｃ６１と接続されている。トランジスタＴＲ６２のドレ
インは端子６２ａに接続され、ソースは端子６２ｃに接
続され、ゲートには電圧Ｖｇ６２からバイアス電圧が印
加されており、電圧Ｖｇ６２は制御回路６８に接続され
ている。端子６２ｃは結合コンデンサＣ６８と接続され
ている。トランジスタＴＲ６３のソースは接地され、ド
レインは端子６２ｃに接続され、ゲートはトランジスタ
ＴＲ６１のゲートと電圧Ｖｇ６１の接続点に接続される
と同時に、電圧Ｖｇ６１からバイアス電圧が印加されて
いる。トランジスタＴＲ６４のソースは接地され、ドレ
インは端子６２ｂに接続され、ゲートはトランジスタＴ
Ｒ６２のゲートと電圧Ｖｇ６２の接続点に接続されると
同時に電圧Ｖｇ６２からバイアス電圧が印加されてい
る。端子６２ｃは結合コンデンサＣ６８と接続されてい
る。

【００３８】第１の増幅回路６３はコンデンサＣ６１〜
６７、コイルＬ６１〜６４、トランジスタＴＲ６５、６
６及び抵抗Ｒ６１で構成され、結合コンデンサＣ６１は
コイルＬ６１とコンデンサＣ６２の直列回路に接続さ
れ、コンデンサＣ６２の他端は接地されている。トラン
ジスタＴＲ６５はソースが接地され、ゲートはコイルＬ
６１とコンデンサＣ６２の接続点に接続されると同時
に、電圧Ｖｇ６３からコンデンサＣ６３でバイパスさ
れ、コイルＬ６２を介してバイアス電圧が印加され、ド
レインには電圧Ｖｄ６１からトランジスタＴＲ６６を介
してコンデンサＣ６５でバイパスされ、コイルＬ６３を
介してバイアス電圧が印加されると同時に、コイルＬ６
４とコンデンサＣ６４の接続点に接続されている。コン
デンサＣ６４の他端は接地され、コイルＬ６４の他端は
結合コンデンサＣ６７に接続され、結合コンデンサＣ６
７の他端は端子６４ｂに接続されている。トランジスタ
ＴＲ６６はドレインが電圧Ｖｄ６１に接続され、ソース
はコイルＬ６３とコンデンサＣ６５の接続点に接続さ
れ、ゲートは電圧Ｖｇ６４からコンデンサＣ６６でバイ
パスされ、抵抗Ｒ６１を介してバイアス電圧が印加され
ており、電圧Ｖｇ６４は制御回路６８に接続されてい
る。

【００３９】第２の増幅回路６５はコンデンサＣ６８〜
７４、コイルＬ６５〜６８、トランジスタＴＲ６７、６
８及び抵抗Ｒ６２で構成され、結合コンデンサＣ６８は
コイルＬ６５とコンデンサＣ６９の直列回路に接続さ
れ、コンデンサＣ６９の他端は接地されている。トラン
ジスタＴＲ６７はソースが接地され、ゲートはコイルＬ
６５とコンデンサＣ６９の接続点に接続されると同時
に、電圧Ｖｇ６５からコンデンサＣ７０でバイパスさ
れ、コイルＬ６６を介してバイアス電圧が印加され、ド
レインには電圧Ｖｄ６２からトランジスタＴＲ６８を介
してコンデンサＣ７２でバイパスされ、コイルＬ６７を
介してバイアス電圧が印加されると同時に、コイルＬ６
８とコンデンサＣ７１の接続点に接続されている。コン
デンサＣ７１の他端は接地され、コイルＬ６８の他端は
結合コンデンサＣ７４に接続されている。結合コンデン
サＣ７４の他端は端子６４ｃに接続されている。トラン
ジスタＴＲ６８はドレインが電圧Ｖｄ６２に接続され、
ソースはコイルＬ６７とコンデンサＣ７２の接続点に接
続され、ゲートは電圧Ｖｇ６６からコンデンサＣ７３で
バイパスされ、抵抗Ｒ６２を介してバイアス電圧が印加
されており、電圧Ｖｇ６６は制御回路６８に接続されて
いる。第２のスイッチ回路６４はトランジスタＴＲ６９
〜７２で構成され、トランジスタＴＲ６９のドレインは
端子６４ａに接続され、ソースは端子６４ｂに接続さ
れ、ゲートには電圧Ｖｇ６７からバイアス電圧が印加さ
れており、電圧Ｖｇ６７は制御回路６８に接続されてい
る。トランジスタＴＲ７０のドレインは端子６４ａに接
続され、ソースは端子６４ｃに接続され、ゲートには電
圧Ｖｇ６８からバイアス電圧が印加されており、電圧Ｖ
ｇ６８は制御回路６８に接続されている。トランジスタ
ＴＲ７１のドレインは端子６４ｃに接続され、ソースは
接地され、ゲートはトランジスタＴＲ６９のゲートと電
圧Ｖｇ６７の接続点に接続されると同時に、電圧Ｖｇ６
７からバイアス電圧が印加されている。トランジスタＴ
Ｒ７２のドレインは端子６４ｂに接続され、ソースは接
地され、ゲートはトランジスタＴＲ７０のゲートと電圧
Ｖｇ６８の接続点に接続されると同時に電圧Ｖｇ６８か
らバイアス電圧が印加されている。端子６４ａは第３の
増幅回路６６に接続され、第３の増幅回路６６の他端は
出力端子６７に接続されている。

【００４０】以上のように構成され、つぎにその動作を
説明すると、まず、信号Ｃを増幅するとき、制御回路６
８によりトランジスタＴＲ６１、ＴＲ６３、ＴＲ６９、
ＴＲ７１が導通状態となり、トランジスタＴＲ６２、Ｔ
Ｒ６４，ＴＲ７０、ＴＲ７２が非導通状態となるよう制
御されると同時に、第１の増幅回路６３のトランジスタ
ＴＲ６６は導通状態に、第２の増幅回路６５のトランジ
スタＴＲ６８は非導通状態にそれぞれ制御されている。
この状態において、入力端子６１から第１のスイッチ回
路６２の端子６２ａに入力された０〜１０ｄＢｍの信号
Ｃは、このときトランジスタＴＲ６２、ＴＲ６４が非導
通となっているためトランジスタＴＲ６１を通過し、結
合コンデンサＣ６１を経て、第１の増幅回路６３に入力
される。この場合、第１の増幅回路６３のトランジスタ
ＴＲ６６は導通状態となるよう制御されているためトラ
ンジスタＴＲ６５は導通状態となっており、信号は第１
の増幅回路６３により１０〜２０ｄＢｍに増幅され、結
合コンデンサ６７を介して第２のスイッチ回路６４に入
力される。第２のスイッチ回路６４の端子６４ｂに入力
された信号は、このときトランジスタＴＲ７０、ＴＲ７
２が非導通となっているためトランジスタＴＲ６９を通
過し、端子６４ａを経て増幅回路６６に入力される。増
幅回路６６により２０〜３０ｄＢｍに増幅された信号
は、出力端子６７から出力される。このとき、第２の増
幅回路６５のトランジスタＴＲ６８は非導通状態となる
ため、トランジスタＴＲ６７は非導通状態となり、初期
電流が流れないことが重要である。

【００４１】また、信号Ｄを増幅するとき、制御回路６
８によりトランジスタＴＲ６１、ＴＲ６３，ＴＲ６９、
ＴＲ７１が非導通状態となり、トランジスタＴＲ６２、
ＴＲ６４，ＴＲ７０、ＴＲ７２が導通状態となるよう制
御されると同時に、第１の増幅回路６３のトランジスタ
ＴＲ６６は非導通状態に、第２の増幅回路６５のトラン
ジスタＴＲ６８は導通状態にそれぞれ制御されている。
この状態において、入力端子６１から第１のスイッチ回
路６２の端子６２ａに入力された−１０〜０ｄＢｍの信
号Ｄは、このときトランジスタＴＲ６１、ＴＲ６３が非
導通となっているためトランジスタＴＲ６２を通過し、
結合コンデンサＣ６８を経て、第２の増幅回路６５に入
力される。この場合、第２の増幅回路６５のトランジス
タＴＲ６８は導通状態となるよう制御されているためト
ランジスタＴＲ６７は導通状態となっており、信号は第
２の増幅回路６５により０〜１０ｄＢｍに増幅され、結
合コンデンサ７４を介して第２のスイッチ回路６４に入
力される。第２のスイッチ回路６４の端子６４ｃに入力
された信号は、このときトランジスタＴＲ６９、ＴＲ７
１が非導通となっているためトランジスタＴＲ７０を通
過し、端子６４ａを経て増幅回路６６に入力される。増
幅回路６６により１０〜２０ｄＢｍに増幅された信号
は、出力端子６７から出力される。このとき、第１の増
幅回路６３のトランジスタＴＲ６６は非導通状態となる
ため、トランジスタＴＲ６５は非導通状態となり、初期
電流が流れないことが重要である。

【００４２】このように、出力に応じて飽和電力の異な
る増幅回路を切り換えることにより、出力レベルが低い
ときの増幅回路の初期電流を低減することができ、消費
電力を低くすることが可能となる。

【００４３】また、上記実施の形態では、第１のスイッ
チ回路及び第２のスイッチ回路の間に接続する増幅回路
を２つとしたが、これに限らず、３つ以上であってもよ
い。その場合は、各スイッチ回路の切り換え回路数をそ
れに合わせた数とし、各増幅回路の飽和出力電力も入力
信号に応じて異なるように構成すればよい。 （実施の形態４）図７は、本発明の実施の形態４の非線
型歪み補償電力増幅器のブロック図である。図７におい
て、信号を入力する入力端子８１は、出力に応じて信号
を２つの出力端子８２ｂ、８２ｃに切り換える第１の信
号切り換え手段である第１のスイッチ回路８２の入力に
接続され、その第１のスイッチ回路８２の出力端子８２
ｂは第１の非線型歪み補償手段である第１の非線型歪み
補償回路８３に接続され、第１の非線型歪み補償回路８
３の出力は、第１の増幅手段である第１の増幅回路８４
に接続されている。また第１のスイッチ回路８２の出力
端子８２ｃは第２の非線型歪み補償手段である第２の非
線型歪み補償回路８６に接続され、第２の非線型歪み補
償回路８６の出力は、第２の増幅手段である第２の増幅
回路８７に接続されている。第１及び第２の増幅回路８
４、８７の出力は、第２の信号切り換え手段である第２
のスイッチ回路８５の２つの入力端子８５ｂ、８５ｃに
それぞれ接続され、第２のスイッチ回路８５の出力は増
幅手段Ａである第３の増幅回路８８に接続され、その第
３の増幅回路８８の出力は出力端子８９に接続されてい
る。第１及び第２のスイッチ回路８２，８５は制御回路
９０により連動して切り換え制御されている。

【００４４】次に、上記実施の形態の電力増幅器の動作
について、図面を参照しながら説明する。ここで、信号
Ｃとしてたとえば入力電力が０〜１０ｄＢｍの信号を、
また信号Ｃと同じ周波数帯域である信号Ｄとして同様に
入力電力が−１０〜０ｄＢｍの信号を扱うものとする。
このとき、第１及び第２の増幅回路８４，８７の利得は
ともに１０ｄＢであるとし、飽和出力電力は第１の増幅
回路８４の方が第２の増幅回路８７より１０ｄＢ大きい
ものとする。

【００４５】まず、信号Ｃを増幅するとき、入力端子８
１から入力電力が０〜１０ｄＢｍの信号Ｃを入力する
と、この場合、第１のスイッチ回路８２は端子８２ｂ側
が、第２のスイッチ回路８５は端子８５ｂ側がそれぞれ
導通状態に、第１の増幅回路８４は導通状態（オン）
に、第２の増幅回路８７は非導通状態（オフ）になるよ
う制御回路９０により連動して制御される。このとき第
１のスイッチ回路８２の端子８２ｃ、第２のスイッチ回
路８５の端子８５ｃは非導通状態となっているので、信
号は第１のスイッチ回路８２の端子８２ａを経て８２ｂ
を通過し、第１の非線型歪み補償回路８３に入力され
る。第１の非線型歪み補償回路８３の位相変化は信号Ｃ
の範囲では第１及び第３の増幅回路８４、８８の位相変
化の総和と逆特性となっており、位相が変化した信号は
第１の増幅回路８４に入力され、第１の増幅回路８４で
１０〜２０ｄＢｍまで増幅されると同時に位相が変化
し、第２のスイッチ回路８５の端子８５ｂに入力され、
端子８５ａを経て第３の増幅回路８８に入力される。第
３の増幅回路８８により２０〜３０ｄＢｍまで増幅され
ると同時に位相が変化するが、第１の非線型歪み補償回
路８３における位相変化を第１及び第３の増幅回路８
４、８８が打ち消すため、位相変化のない信号が出力端
子８９に出力される。

【００４６】一方、信号Ｄを増幅するとき、入力端子８
１から入力電力が−１０〜０ｄＢｍの信号Ｄを入力する
と、この場合、第１のスイッチ回路８２は端子８２ｃ側
が、第２のスイッチ回路８５は端子８５ｃ側がそれぞれ
導通状態に、第１の増幅回路８４は非導通状態（オフ）
に、第２の増幅回路８７は導通状態（オン）になるよう
制御回路９０により連動して制御される。このとき第１
のスイッチ回路８２の端子８２ｂ、第２のスイッチ回路
８５の端子８５ｂは非導通状態となっているので、信号
は第１のスイッチ回路８２の端子８２ａを経て８２ｃを
通過し、第２の非線型歪み補償回路８６に入力される。
第２の非線型歪み補償回路８６の位相変化は信号Ｄの範
囲では第２及び第３の増幅回路８７、８８の位相変化の
総和と逆特性となっており、位相が変化した信号は第２
の増幅回路８７に入力される。第２の増幅回路８７で０
〜１０ｄＢｍまで増幅されると同時に位相が変化し、第
２のスイッチ回路８５の端子８５ｃに入力され、端子８
５ａを経て第３の増幅回路８８に入力される。第３の増
幅回路８８により１０〜２０ｄＢｍまで増幅されると同
時に位相が変化するが、第２の非線型歪み補償回路８６
における位相変化を第２及び第３の増幅回路８７、８８
が打ち消すため、位相変化のないた信号が出力端子８９
に出力される。

【００４７】このように、出力レベルに応じて飽和出力
電力の異なる増幅回路を、第１及び第２のスイッチ回路
８２、８５を切り換えて選択するため、出力レベルが低
いときの増幅回路の初期電流を低減することが出来、消
費電力を低くすることが可能となる。また、入力電力の
レベルに応じて第１及び第２のスイッチ回路８２，８５
のスイッチを切り換えて出力に応じた非線型歪み補償回
路を選択するため、広い範囲の出力電力に対して非線型
歪みを補償することが可能となる。出力レベルの制御範
囲が大きいシステム、たとえば広帯域ＣＤＭＡ方式用の
電力増幅器に好適である。

【００４８】なお、本実施の形態４における第３の増幅
回路８８は場合により省略してもよい。

【００４９】また、上記実施の形態では、第１のスイッ
チ回路及び第２のスイッチ回路の間に接続する非線形歪
み補償回路及び増幅回路を２つづつとしたが、これに限
らず、３つづつ以上であってもよい。その場合は、各ス
イッチ回路の切り換え回路数をそれに合わせた数とし、
各非線形歪み補償回路の補償特性及び各増幅回路の飽和
出力電力も入力信号に応じて異なるように構成すればよ
い。 （実施の形態５）つぎに、本発明の実施の形態５とし
て、上記実施の形態１〜４の回路を集積回路化する場合
について説明する。

【００５０】図１における制御回路８を除く全ブロック
すなわち破線１１に囲まれた部分または図４における制
御回路４８を除く全ブロックすなわち破線５１に囲まれ
た部分または図５における制御回路６８を除く全ブロッ
クすなわち破線７１に囲まれた部分または図７における
制御回路９０を除く全ブロックすなわち破線９１に囲ま
れた部分を同一半導体チップ上で実現する。このように
構成することによって各部品間の間隔を縮め不要なイン
ダクタンスやキャパシタンスの発生を防ぎ回路動作を安
定化させ、かつ構成部品数を減少することができ、特に
同一条件の製品を大量に生産する場合に好適である。

【００５１】出力端子７、４７、６７、８９の外部条件
が異なる場合等に対応するためには、増幅回路６、４６
及び第３の増幅回路６６、８８の出力整合回路を外付け
部品として図１の破線１２に囲まれた範囲、すなわち第
１及び第２のスイッチ回路２、４、第１及び第２の非線
型歪み補償回路３、５、増幅回路６のうち出力整合回路
を除く構成要素を含む部分、または図４の破線５２に囲
まれた範囲、すなわち第１及び第２のスイッチ回路４
２、４４、第１及び第２の非線型歪み補償回路４３、４
５、増幅回路４６のうち出力整合回路を除く構成要素を
含む部分、または図５の破線７２に囲まれた範囲、すな
わち第１及び第２のスイッチ回路６２、６４、第１及び
第２の増幅回路６３、６５、第３の増幅回路６６のうち
出力整合回路を除く構成要素を含む部分、または図７の
破線９２に囲まれた範囲、すなわち第１及び第２のスイ
ッチ回路８２、８５、第１及び第２の非線型歪み補償回
路８３、８６、第１及び第２の増幅回路８４，８７、第
３の増幅回路８８のうち出力整合回路を除く構成要素を
含む部分を同一半導体チップ上で実現するほうが生産数
量等を勘案すれば汎用性があり多くの機種に適用する範
囲が広がることも考えられる。

【００５２】同様に図１の破線１３に囲まれた範囲、す
なわち第１及び第２のスイッチ回路２、４、第１及び第
２の非線型歪み補償回路３、５を含む部分、または図４
の破線５３に囲まれた範囲、すなわち第１及び第２のス
イッチ回路４２、４４、第１及び第２の非線型歪み補償
回路４３、４５を含む部分、または図５の破線７３に囲
まれた範囲、すなわち第１及び第２のスイッチ回路６
２、６４、第１及び第２の増幅回路６３、６５を含む部
分、または図７の破線９２に囲まれた範囲、すなわち第
１及び第２のスイッチ回路８２、８５、第１及び第２の
非線型歪み補償回路８３、８６、第１及び第２の増幅回
路８４，８７を含む部分を同一半導体チップ上で実現す
ることによりさらに汎用性が増し多くの機種に適用する
範囲が広がることも考えられる。

【００５３】さらに図７の破線９４に囲まれた範囲、す
なわち第１のスイッチ回路８２、第１及び第２の非線型
歪み補償回路８３，８６、第１及び第２の増幅回路８
４，８６を含む部分を同一半導体チップ上で実現するこ
とも考えられる。この場合周波数範囲や出力が異なる場
合にも適用でき、また増幅器のパワーが大きく発熱によ
る他部品への影響があるような場合にも好適である。

【００５４】なお、ここでは、入力端子１、４１、６
１、８１とそれに対応する出力端子７、４７、６７、８
９との間の各破線で囲まれた部分を同一半導体チップ上
に構成する場合を説明したが、少なくとも上記の範囲を
含み、上記の入力端子１、４１、６１、８１より前段の
回路もしくは出力端子７、４７、６７、８９以後の回路
を同一半導体チップ上に構成することは差し支えない。

【００５５】また、上記実施の形態において例示した個
数や周波数等の数値は一例であり、この値に限定される
ものではない。

【００５６】また、以上各実施の形態における回路構成
の細部は任意に変更または同様な機能の他の回路で置き
換えることができ、特許請求の範囲内での細部の変更は
可能であり、例示の回路構成に限定されるものではな
い。

【００５７】

【発明の効果】以上述べたところから明らかなように本
発明は、請求項１あるいは２の構成によれば、出力に応
じて非線型歪み補償回路を選択するため、広い範囲の出
力電力に対して非線型歪みを補償することが可能とな
る。

【００５８】また、請求項３の構成によれば、出力に応
じて飽和電力の異なる増幅回路を切り換えることによ
り、出力レベルが低いときの増幅回路の初期電流を低減
することができ、消費電力を低くすることが可能とな
る。

【００５９】また、請求項５の構成によれば、出力に応
じて非線型歪み補償回路と飽和出力電力の異なる増幅回
路を切り換えることにより、出力レベルが低いときの増
幅回路の初期電流を低減することが出来、消費電力を低
くすることが可能となる上、広い範囲の出力電力に対し
て非線型歪みを補償することが可能となる。出力レベル
の制御範囲が大きいシステム、たとえば広帯域ＣＤＭＡ
方式用の電力増幅器に好適である。

【００６０】また、請求項８から１１の構成によれば、
本発明の構成要素を全部または部分的に同一半導体チッ
プ上に一体化するので、各部品間の間隔を縮め不要なイ
ンダクタンスやキャパシタンスの発生を防ぎ回路動作を
安定化させ、かつ構成部品数を減少することができ、ま
た負荷インピーダンスや周波数範囲その他の変化に対応
して半導体チップ上の構成要素の範囲を変えて対応する
ことができる。

【図面の簡単な説明】

【図１】本発明にかかる実施の形態１の電力増幅器のブ
ロック図である。

【図２】同実施の形態１における具体的な回路図であ
る。

【図３】従来の電力増幅器のブロック図である。

【図４】本発明にかかる実施の形態２の電力増幅器のブ
ロック図である。

【図５】本発明にかかる実施の形態３の電力増幅器のブ
ロック図である。

【図６】同実施の形態３における具体的な回路図であ
る。

【図７】本発明にかかる実施の形態４の電力増幅器のブ
ロック図である。

【符号の説明】

１ 入力端子 ２ 第１のスイッチ回路 ３ 第１の非線型歪み補償回路 ４ 第２のスイッチ回路 ５ 第２の非線型歪み補償回路 ６ 増幅回路 ７ 出力端子 ８ 制御回路

フロントページの続き (72)発明者 小杉 裕昭 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 榎 貴志 神奈川県横浜市港北区綱島東四丁目３番１ 号 松下通信工業株式会社内 (72)発明者 小原 敏男 神奈川県横浜市港北区綱島東四丁目３番１ 号 松下通信工業株式会社内 Ｆターム(参考） 5J090 AA01 AA41 AA51 CA25 CA26 CA32 CA36 CA92 FA08 FA18 GN03 GN11 HA09 HA19 HA29 HA33 HA39 HN13 HN15 KA16 KA23 KA48 KA49 MA22 SA14 TA01 5K060 BB07 HH06 HH34 JJ03 JJ04 JJ06 JJ08 JJ23 KK06 LL01

Claims (11)

【特許請求の範囲】
1. 【請求項１】 信号を入力する入力端子と、その入力端
   子を複数の出力のうちの１つに切り換える第１の信号切
   り換え手段と、その第１の信号切り換え手段の複数の出
   力にそれぞれ接続され、非線形歪みに対する補償特性が
   異なる複数の非線形歪み補償手段と、前記複数の非線形
   歪み補償手段の出力を切り換える第２の信号切り換え手
   段と、その第２の信号切り換え手段の出力に接続された
   増幅手段と、その増幅手段の出力に接続された出力端子
   とを備え、前記第１の信号切り換え手段及び前記第２の
   信号切り換え手段は、外部制御手段により前記入力信号
   に応じて連動して切り替え制御されるものであり、前記
   複数の非線形歪み補償手段におけるそれぞれの非線形歪
   みに対する補償特性は、前記増幅手段での前記入力信号
   に応じて生じる非線形歪みに対応している補償特性であ
   ることを特徴とする電力増幅器。
2. 【請求項２】 信号を入力する入力端子と、その入力端
   子を２つの出力のうちの１つに切り換える第１の信号切
   り換え手段と、その第１の信号切り換え手段の一方の出
   力に接続され、非線形歪みに対する補償特性を有する第
   １の非線形歪み補償手段と、その第１の非線形歪み補償
   手段の出力と前記第１の信号切り換え手段のもう一方の
   出力とを切り換える第２の信号切り換え手段と、その第
   ２の信号切り換え手段の出力に接続され、前記第１の非
   線形歪み補償手段の非線形歪みに対する補償特性とは異
   なる補償特性を有する第２の非線形歪み補償手段と、そ
   の第２の非線形歪み補償手段に接続された増幅手段と、
   その増幅手段の出力に接続された出力端子とを備え、前
   記第１の信号切り換え手段及び前記第２の信号切り換え
   手段は、外部制御手段により前記入力信号に応じて、第
   １の信号に対しては、前記入力信号が前記第１の非線形
   歪み補償手段を通過せずに前記第２の非線形歪み補償手
   段を通過し、第２の信号に対しては、前記入力信号が前
   記第１の非線形歪み補償手段及び前記第２の非線形歪み
   補償手段の両方を通過するように、連動して制御される
   ものであり、前記第２の非線形歪み補償手段は、単独で
   は、前記第１の信号に応じた非線形歪みに対する補償特
   性を有し、前記第１の非線形歪み補償手段と組み合わさ
   れることにより、前記第２の信号に応じた非線形歪みに
   対する補償特性を有することを特徴とする電力増幅器。
3. 【請求項３】 信号を入力する入力端子と、その入力端
   子を複数の出力のうちの１つに切り換える第１の信号切
   り換え手段と、その第１の信号切り換え手段の複数の出
   力にそれぞれ接続され、飽和出力電力が異なる複数の増
   幅手段と、前記複数の増幅手段の出力を切り換える第２
   の信号切り換え手段と、その第２の信号切り換え手段の
   出力に接続された出力端子とを備え、外部制御手段によ
   り、前記入力信号に応じて、前記第１の信号切り換え手
   段及び前記第２の信号切り換え手段を連動して切り替え
   制御され、且つ前記第１の信号切り換え手段及び前記第
   ２の信号切り換え手段間に接続された増幅手段はオンさ
   せ、接続されない増幅手段はオフさせるものであり、前
   記複数の増幅手段におけるそれぞれの飽和出力電力は、
   前記入力信号に応じた飽和出力電力であることを特徴と
   する電力増幅器。
4. 【請求項４】 前記複数の増幅手段が、第１の増幅手段
   とその第１の増幅手段の飽和出力電力より低い飽和出力
   電力を有する第２の増幅手段の２つの場合であって、高
   出力時には、前記第１の増幅手段が前記入力端子と前記
   増幅手段Ａの間に接続されてオンされるとともに前記第
   ２の増幅手段がオフにされ、低出力時には、前記第２の
   増幅手段が前記入力端子と前記増幅手段Ａの間に接続さ
   れてオンされるとともに前記第１の増幅手段がオフにさ
   れることを特徴とする請求項４に記載の電力増幅器。
5. 【請求項５】 信号を入力する入力端子と、その入力端
   子を複数の出力のうちの１つに切り換える第１の信号切
   り換え手段と、その第１の信号切り換え手段の複数の出
   力にそれぞれ接続され、非線形歪みに対する補償特性が
   異なる複数の非線形歪み補償手段と、その複数の非線形
   歪み補償手段にそれぞれ接続され、飽和出力電力が異な
   る複数の増幅手段と、その複数の増幅手段の出力を切り
   換える第２の信号切り換え手段と、その第２の信号切り
   換え手段の出力に接続された出力端子とを備え、外部制
   御手段により、前記入力信号に応じて、前記第１の信号
   切り換え手段及び前記第２の信号切り換え手段を連動し
   て切り替え制御され、かつ前記第１の信号切り換え手段
   及び前記第２の信号切り換え手段間に接続された増幅手
   段はオンさせ、接続されない増幅手段はオフさせるもの
   であり、前記複数の非線形歪み補償手段におけるそれぞ
   れの非線形歪みに対する補償特性は、前記複数の増幅手
   段のそれぞれにおける前記入力信号に応じて生じる非線
   形歪みに対応している補償特性であり、前記複数の増幅
   手段におけるそれぞれの飽和出力電力は、前記入力信号
   に応じた飽和出力電力であることを特徴とする電力増幅
   器。
6. 【請求項６】 前記第２の信号切り換え手段と前記出力
   端子との間に接続され、前記第２の信号切り換え手段か
   らの出力を増幅する増幅手段Ａを備え、前記複数の非線
   形歪み補償手段におけるそれぞれの非線形歪みに対する
   補償特性は、前記複数の増幅手段と前記増幅手段Ａとの
   組み合わせのそれぞれにおける前記入力信号に応じて生
   じる非線形歪みに対応している補償特性であることを特
   徴とする請求項５に記載の電力増幅器。
7. 【請求項７】 前記複数の増幅手段が、第１の増幅手段
   とその第１の増幅手段の飽和出力電力より低い飽和出力
   電力を有する第２の増幅手段の２つの場合であって、高
   出力時には、前記第１の増幅手段が前記入力端子と前記
   増幅手段Ａの間に接続されてオンされるとともに前記第
   ２の増幅手段がオフにされ、低出力時には、前記第２の
   増幅手段が前記入力端子と前記増幅手段Ａの間に接続さ
   れてオンされるとともに前記第１の増幅手段がオフにさ
   れ、前記複数の非線形歪み補償手段は、前記第１の増幅
   手段と前記増幅手段Ａにより生じる非線形歪み及び、前
   記第２の増幅手段と前記増幅手段Ａにより生じる非線形
   歪みに対応する補償特性をそれぞれ有することを特徴と
   する請求項６に記載の電力増幅器。
8. 【請求項８】 前記制御手段以外の全構成要素を同一半
   導体チップ上に構成したことを特徴とする請求項１から
   ７のいずれかに記載の電力増幅器。
9. 【請求項９】 前記出力端子に接続された増幅手段に設
   けられている出力整合回路を除く構成要素を同一半導体
   チップ上に構成したことを特徴とする請求項１から７の
   いずれかに記載の電力増幅器。
10. 【請求項１０】 前記出力端子に接続された増幅手段を
    除く構成要素を同一半導体チップ上に構成したことを特
    徴とする請求項１から７のいずれかに記載の電力増幅
    器。
11. 【請求項１１】 少なくとも前記第１及び第２の信号切
    り換え手段、前記複数の非線型歪み補償手段、前記複数
    の増幅手段を同一半導体チップ上に構成したことを特徴
    とする請求項５記載の電力増幅器。