JP2000077287A - Manufacture of crystal thin-film substrate - Google Patents

Manufacture of crystal thin-film substrate

Info

Publication number
JP2000077287A
JP2000077287A JP10256036A JP25603698A JP2000077287A JP 2000077287 A JP2000077287 A JP 2000077287A JP 10256036 A JP10256036 A JP 10256036A JP 25603698 A JP25603698 A JP 25603698A JP 2000077287 A JP2000077287 A JP 2000077287A
Authority
JP
Japan
Prior art keywords
substrate
crystal
thin film
ion
crystal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10256036A
Other languages
Japanese (ja)
Inventor
Koji Miyake
浩二 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP10256036A priority Critical patent/JP2000077287A/en
Publication of JP2000077287A publication Critical patent/JP2000077287A/en
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To expand the application range of a material which is usable as a support substrate by preventing the support substrate from being exposed to high temps. SOLUTION: This manufacturing method comprises a step (Fig. A) of injecting H ions or He ions in a crystal substrate 2, a step (Fig. B) of heating the crystal substrate 2 to form voids at ion-injected positions 8, while the ion-injected plane 6 of the crystal substrate 2 is pressed to a substrate holder 18 by dead weight, a step (Fig. C) of adhering a support substrate 10 to the ion-injected plane 6 of the crystal substrate 2, using adhesives, and a step (Fig. D) causing the crystal substrate 2 to ped off from the support substrate 10 at the ion-injected positions 8 in the crystal substrate 2 to obtain a crystal thin film 12 on the support board 10.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、例えば太陽電池
用基板、液晶ディスプレイ用基板、半導体装置用基板等
として用いられるものであって、支持基板上に結晶薄膜
を形成した構造の結晶薄膜基板を製造する方法に関し、
より具体的には、支持基板が高温に曝されることを防止
して、支持基板として使用できる材料の範囲拡大を可能
にする手段に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used, for example, as a substrate for a solar cell, a substrate for a liquid crystal display, a substrate for a semiconductor device, etc., and comprises a crystal thin film substrate having a structure in which a crystal thin film is formed on a support substrate. Regarding the method of manufacturing,
More specifically, the present invention relates to a means for preventing a support substrate from being exposed to a high temperature, thereby enabling a wider range of materials that can be used as the support substrate.

【0002】[0002]

【従来の技術】例えば、太陽電池においては、単結晶シ
リコン基板を用いた場合の発電効率は、多結晶シリコン
やアモルファスシリコン基板を用いた場合に比べて高い
にも拘わらず、生産コストが高いために単結晶シリコン
基板は十分に利用されていないのが現状である。生産コ
ストが高いのは、原料となる単結晶シリコン基板のコス
トが高いことが最も大きな要因である。
2. Description of the Related Art For example, in a solar cell, the power generation efficiency when a single crystal silicon substrate is used is higher than that when a polycrystalline silicon or amorphous silicon substrate is used, but the production cost is high. At present, single-crystal silicon substrates are not fully utilized. The main reason for the high production cost is the high cost of the single crystal silicon substrate as a raw material.

【0003】直接遷移型である単結晶シリコンに必要な
膜厚は、BSF構造(Back SurfaceField構造。即ち、
基板の裏面に電界層を設けてキャリアの再結合ロスを低
減させる構造)を採用する等して構造を工夫すれば、1
0〜20μm程度あれば良く、これを大きく超えるほど
に厚くなれば、シリコン基板中でトラップ準位によって
電子および正孔の消滅する確率が高くなるので、効率が
低下して不利になる。
[0003] The film thickness required for single crystal silicon of the direct transition type is a BSF structure (Back Surface Field structure, ie,
If the structure is devised by employing an electric field layer on the back surface of the substrate to reduce the recombination loss of carriers),
The thickness may be about 0 to 20 μm, and if the thickness is much larger than this, the probability of electrons and holes disappearing due to trap levels in the silicon substrate increases, and the efficiency is disadvantageously reduced.

【0004】しかし現状では、単結晶シリコンインゴッ
トの切断に用いられるワイヤソーの技術的な限界から、
200μm前後の厚さ以上にしなければ、基板の割れや
クラック発生が多発するため、量産ラインでは200μ
m前後に切断後、ワイヤソーによってダメージを受けた
各面を数十μm程度エッチングによって削って、最終的
に120〜150μm程度の厚さの単結晶シリコン基板
を得ている。
However, at present, due to the technical limitations of wire saws used for cutting single crystal silicon ingots,
If the thickness is not more than about 200 μm, cracks and cracks in the substrate occur frequently.
After cutting to about m, each surface damaged by the wire saw is etched by about several tens of μm to finally obtain a single crystal silicon substrate having a thickness of about 120 to 150 μm.

【0005】このような製造方法には、基板の膜厚が
大き過ぎて太陽電池の発電効率が低くなる、単結晶シ
リコンインゴットから200〜300μm厚さ当たり1
枚しか基板が得られないので、材料を無駄遣いして基板
が極めて高コストになる、という課題がある。
[0005] In such a manufacturing method, a single-crystal silicon ingot having a thickness of 200 to 300 µm is required to be used for a solar cell.
Since only one substrate can be obtained, there is a problem that the material is wasted and the substrate becomes extremely expensive.

【0006】このような課題を解決する技術の一つとし
て、金属基板やガラス基板等の支持基板上に、厚さ0.
数μm〜数十μmの結晶薄膜、典型的には単結晶薄膜を
形成して結晶薄膜基板を製造する方法が、例えば特開平
10−93122号公報に提案されている。これを図1
4を参照して説明する。
[0006] As one of the techniques for solving such a problem, a metal substrate or a glass substrate is provided with a thickness of 0.1 mm on a supporting substrate.
A method of manufacturing a crystal thin film substrate by forming a crystal thin film of several μm to several tens μm, typically a single crystal thin film, has been proposed in, for example, Japanese Patent Application Laid-Open No. 10-93122. Figure 1
This will be described with reference to FIG.

【0007】まず、シリコン単結晶基板等の結晶基板2
に、水素イオンまたはヘリウムイオン4を40〜400
keV程度のエネルギーで概ね0.5〜4μm程度の厚
さに概ね1016cm-2以上注入する(注入工程。図14
A)。6はイオン注入面、8はイオン注入位置である。
First, a crystal substrate 2 such as a silicon single crystal substrate
And hydrogen ions or helium ions 4 to 40 to 400
Injection is performed at an energy of about keV to a thickness of about 0.5 to 4 μm and about 10 16 cm −2 or more (implantation step; FIG. 14).
A). 6 is an ion implantation surface, and 8 is an ion implantation position.

【0008】次いで、上記結晶基板2のイオン注入面6
に支持基板10を積載後(図14B)、加熱によってイ
オン注入位置8に高濃度のボイド(空孔)を形成する
(ボイド形成工程。図14C)。ボイドを形成するの
は、その層の機械強度を低下させて、後でその層を境に
して剥がしやすくするためである。ボイド形成には、一
般的には380〜600℃程度の加熱が必要である。
Next, the ion implantation surface 6 of the crystal substrate 2
After the supporting substrate 10 is loaded on the substrate (FIG. 14B), high-concentration voids (voids) are formed at the ion implantation position 8 by heating (void forming step, FIG. 14C). The voids are formed to reduce the mechanical strength of the layer and make it easier to peel off the layer later. In general, heating at about 380 to 600 ° C. is required for void formation.

【0009】次いで、上記結晶基板2および支持基板1
0を高温に加熱して、両者を接着する(接着工程。図1
4D)。両者の高温加熱による接着には、一般的には1
000℃以上が必要である。
Next, the crystal substrate 2 and the support substrate 1
0 is heated to a high temperature to bond them together (bonding process. FIG. 1).
4D). Generally, the bonding between the two by high temperature heating is 1
000 ° C or higher is required.

【0010】次いで、上記結晶基板2と支持基板10と
を、機械的な力を加えることによって、結晶基板2中の
イオン注入位置8、即ちボイド形成位置で剥離させる
(剥離工程。図14E)。これによって、結晶基板2の
イオン注入位置8から上の層が支持基板10側に移行し
て、支持基板10上に結晶薄膜(結晶基板2がシリコン
単結晶基板の場合は、シリコン単結晶薄膜)12が得ら
れる。即ち、支持基板10上に結晶薄膜12を形成した
構造の結晶薄膜基板16が得られる。結晶薄膜12の膜
厚は、上記イオン注入位置8の深さに相当しており、例
えば0.5〜4μm程度である。
Next, the crystal substrate 2 and the supporting substrate 10 are separated at the ion implantation position 8 in the crystal substrate 2, that is, the void formation position, by applying a mechanical force (separation step, FIG. 14E). As a result, the upper layer from the ion implantation position 8 of the crystal substrate 2 shifts to the support substrate 10 side, and a crystal thin film (or a silicon single crystal thin film when the crystal substrate 2 is a silicon single crystal substrate) is formed on the support substrate 10. 12 is obtained. That is, a crystal thin film substrate 16 having a structure in which the crystal thin film 12 is formed on the support substrate 10 is obtained. The thickness of the crystal thin film 12 corresponds to the depth of the ion implantation position 8 and is, for example, about 0.5 to 4 μm.

【0011】結晶薄膜の膜厚を大きくしたい場合は、上
記結晶薄膜12上に更に結晶薄膜13をエピタキシャル
成長させる(エピ成長工程。図14F)。これによっ
て、全体で(即ち結晶薄膜12と13の合計で)10〜
20μm程度の膜厚を得ることができる。このエピタキ
シャル成長には、シリコンの場合は一般的に1000℃
前後の加熱が必要である。
When it is desired to increase the thickness of the crystal thin film, a crystal thin film 13 is further epitaxially grown on the crystal thin film 12 (epitaxial growth step; FIG. 14F). Thereby, the total (that is, the total of the crystalline thin films 12 and 13) is 10 to
A film thickness of about 20 μm can be obtained. This epitaxial growth is generally performed at 1000 ° C. for silicon.
Before and after heating is required.

【0012】上記構造の結晶薄膜基板16は、太陽電池
用基板以外にも様々な用途がある。例えば、支持基板と
してのガラス基板上に50nm〜100nm程度の厚さ
のシリコン単結晶薄膜を形成することによって、多結晶
シリコン(p−Si)薄膜より1桁程度高い電子移動度
が得られ、また結晶粒界の存在によるソース・ドレイン
間のリーク電流を劇的に低減できるため、極めて高機能
かつ高速なTFT−LCD(薄膜トランジスタ方式液晶
ディスプレイ)を実現することができる。また、半導体
装置用のSOI(Silicon On Insulator)基板としても
用いることができる。
The crystalline thin film substrate 16 having the above structure has various uses other than the solar cell substrate. For example, by forming a silicon single crystal thin film having a thickness of about 50 nm to 100 nm on a glass substrate as a supporting substrate, electron mobility about one order higher than that of a polycrystalline silicon (p-Si) thin film can be obtained. Since the leakage current between the source and drain due to the existence of the crystal grain boundary can be drastically reduced, an extremely high-performance and high-speed TFT-LCD (thin film transistor liquid crystal display) can be realized. Further, it can be used as an SOI (Silicon On Insulator) substrate for a semiconductor device.

【0013】[0013]

【発明が解決しようとする課題】ところが、上述した結
晶薄膜基板の従来の製造方法においては、支持基板10
は、ボイド形成工程において380〜600℃程度、
接着工程において1000℃以上、更にエピ成長工
程を行う場合は1000℃前後、というような高温に曝
される。従来の製造方法においてボイド形成工程前から
支持基板10を積載しておくのは、仮に支持基板10を
結晶基板2上に積載していない状態で380〜600℃
程度まで加熱してボイド層を形成しようとすると、ボイ
ド形成と同時に、注入イオンが凝集・気化することによ
ってイオン注入位置8付近に急激に発生する水素ガスま
たはヘリウムガスの圧力のために、ボイド層より上層部
に凹凸が生じ、ひいては結晶基板2の表面に凹凸が生じ
てしまうので、これを避けるために加熱前から支持基板
10を積載しておき、この支持基板10によって凹凸の
発生を防止する必要があるからであると考えられる。
However, in the above-described conventional method of manufacturing a crystalline thin film substrate, the supporting substrate 10
Is about 380 to 600 ° C. in the void forming step,
It is exposed to a high temperature of 1000 ° C. or higher in the bonding step, and about 1000 ° C. in the case of performing the epi-growth step. In the conventional manufacturing method, the supporting substrate 10 is loaded before the void forming step because the supporting substrate 10 is not loaded on the crystal substrate 2 at 380 to 600 ° C.
When it is attempted to form a void layer by heating to about the same level, the void layer is formed due to the pressure of hydrogen gas or helium gas which is rapidly generated in the vicinity of the ion implantation position 8 due to agglomeration and vaporization of implanted ions at the same time as void formation. Since irregularities are generated in the upper layer portion and consequently irregularities are generated on the surface of the crystal substrate 2, the support substrate 10 is stacked before heating to avoid this, and the occurrence of the irregularities is prevented by the support substrate 10. It is thought that it is necessary.

【0014】従って、支持基板10には、上記のような
高温において溶融、歪み等を生じないことが要求され、
従ってこれに使用できる材料は非常に限定されてしま
う。例えば、上記結晶薄膜基板16をTFT−LCD用
基板に利用する場合、支持基板10には、通常のソーダ
ガラスのような軟化点の低い安価なガラス基板は使用で
きず、軟化点は高いけれども高価な石英基板を用いざる
を得ない。
Therefore, the supporting substrate 10 is required not to cause melting, distortion, and the like at the high temperature as described above.
Therefore, the materials that can be used for this are very limited. For example, when the crystal thin film substrate 16 is used for a TFT-LCD substrate, an inexpensive glass substrate having a low softening point, such as ordinary soda glass, cannot be used as the support substrate 10, and the softening point is high but expensive. It is inevitable to use a simple quartz substrate.

【0015】そこでこの発明は、上記支持基板が高温に
曝されることを防止して、支持基板として使用できる材
料の範囲拡大を可能にすることを主たる目的とする。
Accordingly, an object of the present invention is to prevent the above-mentioned supporting substrate from being exposed to a high temperature and to expand the range of materials that can be used as the supporting substrate.

【0016】[0016]

【課題を解決するための手段】この発明に係る製造方法
の一つは、シリコンまたはその化合物から成る結晶基板
に水素イオンまたはヘリウムイオンを注入する注入工程
と、次いで前記結晶基板のイオン注入面を支持基板以外
の押圧手段で押圧した状態で、当該結晶基板を加熱して
前記イオンの注入位置にボイドを形成するボイド形成工
程と、次いで前記結晶基板のイオン注入面に支持基板を
接着材を用いて接着する接着工程と、次いで前記結晶基
板と前記支持基板とを前記結晶基板中の前記イオンの注
入位置で剥離させて、前記支持基板上に結晶薄膜を得る
剥離工程とを備えることを特徴としている(請求項
1)。
According to one aspect of the present invention, there is provided a method for implanting hydrogen ions or helium ions into a crystal substrate made of silicon or a compound thereof, and then performing ion implantation on the crystal substrate. A void forming step of heating the crystal substrate to form a void at the ion implantation position while being pressed by a pressing unit other than the support substrate, and then using a bonding material to attach the support substrate to the ion implantation surface of the crystal substrate. Bonding step, and then separating the crystal substrate and the support substrate at the ion implantation position in the crystal substrate, a separation step of obtaining a crystal thin film on the support substrate, characterized by comprising (Claim 1).

【0017】上記製造方法によれば、ボイド形成工程後
に支持基板を結晶基板に接着するので、支持基板がボイ
ド形成工程時の高温に曝されることを防止することがで
きる。
According to the above manufacturing method, since the support substrate is bonded to the crystal substrate after the void forming step, it is possible to prevent the support substrate from being exposed to the high temperature in the void forming step.

【0018】しかも、ボイド形成工程では、結晶基板の
イオン注入面を支持基板以外の押圧手段で押圧した状態
で加熱するので、結晶基板の表面に凹凸が生じることを
防止することができる。
Furthermore, in the void forming step, the crystal substrate is heated while the ion-implanted surface of the crystal substrate is pressed by a pressing means other than the support substrate, so that it is possible to prevent the surface of the crystal substrate from being uneven.

【0019】また、接着工程では、接着材を用いる接着
を採用しており、接着材による接着では従来の高温加熱
による接着と違って高温加熱を要しないので、接着工程
においても支持基板が高温に曝されることを防止するこ
とができる。
Also, in the bonding step, bonding using an adhesive is employed. Unlike bonding by conventional high-temperature heating, bonding using an adhesive does not require high-temperature heating. Exposure can be prevented.

【0020】このようにこの発明では、支持基板が高温
に曝されることを防止することができるので、支持基板
として使用できる材料の範囲拡大が可能になる。
As described above, according to the present invention, it is possible to prevent the supporting substrate from being exposed to a high temperature, so that the range of materials usable as the supporting substrate can be expanded.

【0021】上記ボイド形成工程と接着工程との間に、
結晶基板のイオン注入面上に結晶薄膜をエピタキシャル
成長させるエピ成長工程を設け、この結晶薄膜に支持基
板を接着するようにしても良い(請求項2)。
Between the void forming step and the bonding step,
An epitaxial growth step of epitaxially growing a crystal thin film on the ion-implanted surface of the crystal substrate may be provided, and the support substrate may be bonded to the crystal thin film.

【0022】このようにエピ成長工程を付加する場合で
も、エピ成長工程後に支持基板を接着するので、支持基
板が、ボイド形成工程時の高温だけでなく、エピ成長工
程時の高温に曝されることをも防止することができる。
しかもエピ成長工程の付加によって、結晶薄膜の厚さを
簡単に増大させることができる。
Even in the case where the epi growth step is added as described above, since the support substrate is bonded after the epi growth step, the support substrate is exposed not only to the high temperature during the void formation step but also to the high temperature during the epi growth step. This can also be prevented.
Moreover, the thickness of the crystal thin film can be easily increased by adding the epi growth step.

【0023】[0023]

【発明の実施の形態】図1は、この発明に係る結晶薄膜
基板の製造方法の一例を示す工程図である。図2は、こ
の発明に係る結晶薄膜基板の製造方法の他の例を示す工
程図である。図14の従来例と同一または相当する部分
には同一符号を付している。
FIG. 1 is a process chart showing an example of a method for manufacturing a crystalline thin film substrate according to the present invention. FIG. 2 is a process chart showing another example of the method for manufacturing a crystalline thin film substrate according to the present invention. Portions that are the same as or correspond to those in the conventional example of FIG.

【0024】図1はエピ成長工程を設けていない場合の
例であり、まずこの例を説明する。
FIG. 1 shows an example in which an epi growth step is not provided, and this example will be described first.

【0025】まず、結晶基板2に、水素イオンまたはヘ
リウムイオン4を注入する(注入工程。図1A)。6は
イオン注入面である。結晶基板2は、シリコン基板に限
らず、シリコン化合物(例えばSiC、SiGe、Fe
Si2 等)から成る基板でも良い。シリコン化合物から
成る基板においても水素イオンまたはヘリウムイオン4
の注入、加熱によってボイド層が形成されることを確認
している。結晶基板2は、典型的にはこれらシリコン等
の単結晶基板であるが、多結晶基板でも良い。多結晶基
板とすれば、後の工程で得られる結晶薄膜12は多結晶
薄膜となる。
First, hydrogen ions or helium ions 4 are implanted into the crystal substrate 2 (implantation step, FIG. 1A). 6 is an ion implantation surface. The crystal substrate 2 is not limited to a silicon substrate, but may be a silicon compound (for example, SiC, SiGe, Fe
A substrate made of Si 2 or the like may be used. Hydrogen ions or helium ions 4 even on a silicon compound substrate
It has been confirmed that a void layer is formed by injecting and heating. The crystal substrate 2 is typically a single crystal substrate such as silicon, but may be a polycrystalline substrate. If a polycrystalline substrate is used, the crystalline thin film 12 obtained in a later step will be a polycrystalline thin film.

【0026】イオン4のエネルギーは、結晶基板2中で
のイオン注入位置8を、換言すれば後の工程で得られる
結晶薄膜12の厚さを決定する。イオン4のエネルギー
を例えば40〜400keVにすれば、イオン注入位置
8は前述したように概ね0.5〜4μm程度の深さにな
る。イオン4の注入量は、ボイド形成のために、概ね1
16cm-2以上とする。
The energy of the ions 4 determines the ion implantation position 8 in the crystal substrate 2, in other words, the thickness of the crystal thin film 12 obtained in a later step. If the energy of the ions 4 is, for example, 40 to 400 keV, the ion implantation position 8 has a depth of about 0.5 to 4 μm as described above. The implantation amount of the ions 4 is approximately 1 due to void formation.
0 16 cm -2 or more.

【0027】上記イオン4を注入するのに好適なイオン
注入方法の例を、後で図6〜図13を参照して説明す
る。
An example of an ion implantation method suitable for implanting the ions 4 will be described later with reference to FIGS.

【0028】次いで、この例では、上記結晶基板2を、
そのイオン注入面6を基板台18に密着させて載せた状
態で、当該結晶基板2を加熱して、結晶基板2中の上記
イオン注入位置8にボイドを形成する(ボイド形成工
程。図1B)。この加熱温度は、例えば前述したように
380〜600℃程度とする。加熱時間は、例えば10
〜30分程度である。
Next, in this example, the crystal substrate 2 is
The crystal substrate 2 is heated while the ion implantation surface 6 is placed in close contact with the substrate base 18 to form voids at the ion implantation positions 8 in the crystal substrate 2 (void formation step; FIG. 1B). . The heating temperature is, for example, about 380 to 600 ° C. as described above. The heating time is, for example, 10
It is about 30 minutes.

【0029】この例では、上記結晶基板2の自重でその
イオン注入面6を押圧しており、結晶基板2自身が、加
熱時にそのイオン注入面6を押圧する押圧手段を構成し
ている。これによれば、押圧手段としてそれ専用のもの
を用いなくて済むので、工程や装置が簡単になる。
In this example, the crystal substrate 2 presses the ion implantation surface 6 by its own weight, and the crystal substrate 2 itself constitutes a pressing means for pressing the ion implantation surface 6 during heating. According to this, since it is not necessary to use a dedicated pressing device, the process and the apparatus are simplified.

【0030】但し、押圧手段は、要は加熱処理中に結晶
基板2のイオン注入面6を、内部からのガス圧に抗して
押圧できるものであれば良く、上記例以外のものでも良
い。例えば、図3に示す例のように、結晶基板2のイオ
ン注入面6に密着させて載せた押圧用基板20でも良
く、この押圧用基板20はボイド形成工程の直後に除去
すれば良い。また、結晶基板2の少なくともイオン注入
面6に加圧状態にある気体または液体を充満させて、こ
れらでイオン注入面6を押圧しても良い。あるいは、結
晶基板2のイオン注入面6に例えばCVD(化学気相成
長)法やスパッタ法等によって薄膜を形成し、この薄膜
でイオン注入面6を押圧しても良い。イオン注入位置8
の深さによっては、具体的にはイオン注入位置8が深い
場合は、このような薄膜でも十分に押圧手段の作用をす
る。
However, the pressing means may be any means capable of pressing the ion-implanted surface 6 of the crystal substrate 2 against the gas pressure from the inside during the heat treatment, and may be other than the above example. For example, as in the example shown in FIG. 3, the pressing substrate 20 may be placed in close contact with the ion-implanted surface 6 of the crystal substrate 2, and the pressing substrate 20 may be removed immediately after the void forming step. Further, at least the ion-implanted surface 6 of the crystal substrate 2 may be filled with a gas or a liquid in a pressurized state, and the ion-implanted surface 6 may be pressed with these. Alternatively, a thin film may be formed on the ion implantation surface 6 of the crystal substrate 2 by, for example, a CVD (chemical vapor deposition) method or a sputtering method, and the ion implantation surface 6 may be pressed by the thin film. Ion implantation position 8
Depending on the depth, specifically, when the ion implantation position 8 is deep, even such a thin film sufficiently functions as a pressing means.

【0031】次いで、上記結晶基板2の温度が例えば室
温程度に低下した後、そのイオン注入面6に支持基板1
0を接着材を用いて接着する(接着工程。図1C)。接
着材は、例えば接着樹脂、融点の低い金属材料等であ
る。より具体的には、支持基板10が例えばガラス基板
のように透明性のある基板の場合は、接着材として紫外
線硬化樹脂を用い、これを接着面に塗布して貼り合わせ
た後、支持基板10側から紫外線を照射して当該紫外線
硬化樹脂を硬化させて接着しても良い。また、支持基板
10が例えば金属基板の場合は、接着材として上記融点
の低い金属材料を用いれば良い。また、水等によって分
子的結合で接着させても良い。
Next, after the temperature of the crystal substrate 2 is lowered to, for example, about room temperature, the supporting substrate 1
No. 0 is bonded using an adhesive (bonding step, FIG. 1C). The adhesive is, for example, an adhesive resin, a metal material having a low melting point, or the like. More specifically, when the support substrate 10 is a transparent substrate such as a glass substrate, for example, an ultraviolet-curing resin is used as an adhesive, and this is applied to the bonding surface and bonded. The ultraviolet curable resin may be cured by irradiating ultraviolet rays from the side and bonded. When the support substrate 10 is, for example, a metal substrate, the above-mentioned metal material having a low melting point may be used as the adhesive. In addition, adhesion may be performed by molecular bonding with water or the like.

【0032】次いで、上記結晶基板2と支持基板10と
を、結晶基板2中のイオン注入位置8で、即ちボイド形
成位置で剥離させる(剥離工程。図1D)。これによっ
て、結晶基板2のイオン注入位置8から上の層が支持基
板10側に移行して、支持基板10上に結晶薄膜(結晶
基板2が例えばシリコン単結晶基板の場合は、シリコン
単結晶薄膜)12が得られる。即ち、支持基板10上に
結晶薄膜12を形成した構造の結晶薄膜基板16が得ら
れる。結晶薄膜12の膜厚は、上記イオン注入位置8の
深さに相当しており、例えば0.5〜4μm程度であ
る。
Next, the crystal substrate 2 and the supporting substrate 10 are separated at the ion implantation position 8 in the crystal substrate 2, that is, at the void formation position (separation step; FIG. 1D). As a result, the upper layer from the ion implantation position 8 of the crystal substrate 2 shifts to the support substrate 10 side, and the crystal thin film (for example, when the crystal substrate 2 is a silicon single crystal substrate, the silicon single crystal thin film ) 12 is obtained. That is, a crystal thin film substrate 16 having a structure in which the crystal thin film 12 is formed on the support substrate 10 is obtained. The thickness of the crystal thin film 12 corresponds to the depth of the ion implantation position 8 and is, for example, about 0.5 to 4 μm.

【0033】上記剥離は、例えば図4に示すように、結
晶基板2と支持基板10とを一対の真空チャック22、
24でそれぞれ吸着した状態で、矢印A、Bに示すよう
に両方に引っ張れば良い。このようにすれば、結晶基板
2および支持基板10に割れ、欠け等の発生を防止しつ
つ、剥離させることができる。
As shown in FIG. 4, for example, the crystal substrate 2 and the supporting substrate 10 are separated from each other by a pair of vacuum chucks 22 as shown in FIG.
In the state of being adsorbed at 24, it is sufficient to pull both sides as shown by arrows A and B. By doing so, the crystal substrate 2 and the support substrate 10 can be separated while preventing the occurrence of cracks, chips, and the like.

【0034】この製造方法によれば、ボイド形成工程
(図1B)後に支持基板10を結晶基板2に接着するの
で、支持基板10がボイド形成工程時の高温に曝される
ことを防止することができる。
According to this manufacturing method, since the supporting substrate 10 is bonded to the crystal substrate 2 after the void forming step (FIG. 1B), it is possible to prevent the supporting substrate 10 from being exposed to the high temperature in the void forming step. it can.

【0035】しかも、ボイド形成工程では、結晶基板2
のイオン注入面6を支持基板10以外の押圧手段で(図
1の例では結晶基板2の自重で)押圧した状態で加熱す
るので、結晶基板2の表面(イオン注入面6)に凹凸が
生じることを防止することができる。
Moreover, in the void forming step, the crystal substrate 2
1 is heated in a state where the ion implantation surface 6 is pressed by a pressing means other than the supporting substrate 10 (in the example of FIG. 1 by the weight of the crystal substrate 2), so that the surface (ion implantation surface 6) of the crystal substrate 2 has irregularities. Can be prevented.

【0036】また、接着工程(図1C)では接着材を用
いる接着を採用しており、接着材による接着では従来の
高温加熱による接着と違って高温加熱を要しないので、
接着工程においても支持基板10が高温に曝されること
を防止することができる。
In the bonding step (FIG. 1C), bonding using an adhesive is employed. Unlike bonding by conventional high-temperature heating, bonding using an adhesive does not require high-temperature heating.
Also in the bonding step, it is possible to prevent the support substrate 10 from being exposed to a high temperature.

【0037】このように上記製造方法では、支持基板1
0が高温に曝されることを防止することができるので、
支持基板10として使用できる材料の範囲拡大が可能に
なる。即ち、支持基板10として耐熱性に劣る様々な基
板を使用することが可能になる。例えば、支持基板10
としてソーダガラス等の安価なガラス基板を使用するこ
とも可能になる。
As described above, according to the manufacturing method, the supporting substrate 1
0 can be prevented from being exposed to high temperatures,
The range of materials that can be used as the support substrate 10 can be expanded. That is, various substrates having poor heat resistance can be used as the support substrate 10. For example, the support substrate 10
It is also possible to use an inexpensive glass substrate such as soda glass.

【0038】なお、本発明者の実験によれば、ボイド形
成工程時に、結晶基板2のイオン注入面6を押圧手段に
よって押圧せずに、380℃または420℃の一定温度
でいずれも3時間かけてゆっくり加熱したところ、結晶
基板2の表面に凹凸は殆ど生じずに後の剥離工程で剥離
可能であったが、加熱温度が450℃を超えると結晶基
板2の表面に凹凸が現れ始めた。
According to the experiment of the present inventor, during the void formation step, the ion implantation surface 6 of the crystal substrate 2 was not pressed by the pressing means at a constant temperature of 380 ° C. or 420 ° C. for 3 hours. When the substrate was heated slowly, the surface of the crystal substrate 2 could be peeled in the subsequent peeling step with almost no irregularities, but when the heating temperature exceeded 450 ° C., irregularities began to appear on the surface of the crystal substrate 2.

【0039】しかし、上記のように加熱に3時間もかけ
る方法では、スループットが大幅に低下するので好まし
くない。これに対して、この発明のように押圧手段を用
いれば、ボイド形成工程時の加熱は従来例と同様に10
〜30分程度で良いので、スループットを低下させずに
済む。例えば、図3の例のようにシリコン基板から成る
押圧用基板20を用いて500℃で10分間加熱したと
ころ、結晶基板2の表面の凹凸は問題の無い程度であ
り、その後ガラス基板から成る支持基板10を紫外線硬
化樹脂を用いて接着した後、引き剥がす方向に力を加え
たところ、イオン注入位置8で剥離を行うことができ
た。
However, the method of taking three hours for heating as described above is not preferable because the throughput is greatly reduced. On the other hand, if the pressing means is used as in the present invention, the heating in the void forming step is 10 times as in the conventional example.
Since it takes about 30 minutes, the throughput does not need to be reduced. For example, when heating is performed at 500 ° C. for 10 minutes using the pressing substrate 20 made of a silicon substrate as in the example of FIG. 3, irregularities on the surface of the crystal substrate 2 are of no problem, and After bonding the substrate 10 using an ultraviolet curable resin and applying a force in the peeling direction, the peeling could be performed at the ion implantation position 8.

【0040】上記図3に示す例のように、ボイド形成工
程時に押圧用基板20を用いて結晶基板2のイオン注入
面6を押圧する場合は、加熱中に押圧用基板20が結晶
基板2に接着されないように、押圧用基板20の表面
(押圧面)に、600℃程度まで加熱しても水分子等と
化学結合を生じない材料、例えば金等の薄膜を形成して
おくか、またはそのような材料から成る押圧用基板20
を用いることが好ましい。または、水分子との結合を防
ぐために、押圧用基板20の押圧面にフッ素イオンを注
入したり、フッ素系の薄膜を形成して、押圧面を疎水性
にしておくことも効果的である。または、押圧する前
に、押圧用基板20を加熱やプラズマ処理することによ
って、その押圧面の水や油を除去しておくことも効果的
である。
As in the example shown in FIG. 3, when the ion implantation surface 6 of the crystal substrate 2 is pressed using the pressing substrate 20 during the void forming step, the pressing substrate 20 is pressed against the crystal substrate 2 during heating. In order to prevent adhesion, a material that does not form a chemical bond with water molecules or the like even when heated to about 600 ° C., for example, a thin film of gold or the like is formed on the surface (pressing surface) of the pressing substrate 20 or the like. Substrate 20 made of such a material
It is preferable to use Alternatively, in order to prevent bonding with water molecules, it is also effective to inject fluorine ions into the pressing surface of the pressing substrate 20 or to form a fluorine-based thin film to make the pressing surface hydrophobic. Alternatively, it is also effective to remove the water or oil on the pressing surface by heating or plasma-treating the pressing substrate 20 before pressing.

【0041】図1に示す例のように、結晶基板2のイオ
ン注入面6を基板台18に密着させて載せる場合も、基
板台18の表面(載置面)に上記のような接着防止処理
を施しておくことが好ましい。
As in the example shown in FIG. 1, when the ion-implanted surface 6 of the crystal substrate 2 is placed in close contact with the substrate stage 18, the above-described adhesion preventing treatment is applied to the surface (placement surface) of the substrate stage 18. Is preferably applied.

【0042】上記結晶薄膜基板16は例えばTFT−L
CD用基板に用いる場合は、結晶薄膜12として、例え
ば50〜100nm程度の厚さの単結晶薄膜があれぱ良
いため、上記図1の製造方法で十分であるが、例えば太
陽電池用基板のように10〜20μm程度の厚さの単結
晶シリコン薄膜が必要な場合は、上記図1の製造方法で
は、注入深さの深い水素イオン注入の場合でも、1Me
V以上の高エネルギーで注入しなければならず、このよ
うな高エネルギーでイオンを注入する方法は、イオン注
入装置が複雑、高価になるのであまり現実的ではない。
The crystal thin film substrate 16 is, for example, a TFT-L
When used as a substrate for a CD, a single crystal thin film having a thickness of, for example, about 50 to 100 nm may be sufficient as the crystal thin film 12, and thus the manufacturing method of FIG. 1 is sufficient. In the case where a single-crystal silicon thin film having a thickness of about 10 to 20 μm is required, the manufacturing method of FIG.
The ion implantation must be performed at a high energy of V or more, and the method of implanting ions at such a high energy is not practical because the ion implantation apparatus becomes complicated and expensive.

【0043】このような場合は、エピタキシャル成長を
併用するのが好ましく、そのようにすれば低コストで上
記のような膜厚の結晶薄膜を簡単に得ることができる。
その場合の製造方法の一例を図2に示す。
In such a case, it is preferable to use the epitaxial growth together, so that a crystal thin film having the above-mentioned thickness can be easily obtained at low cost.
FIG. 2 shows an example of a manufacturing method in that case.

【0044】この図2の製造方法を、図1の例との相違
点を主体に説明すると、図2Aに示すイオン注入工程お
よび図2Bに示すボイド形成工程(これらは、それぞ
れ、図1Aおよび図1Bの工程に相当)に次いで、結晶
基板2のイオン注入面6上に結晶薄膜13をエピタキシ
ャル成長させ(エピ成長工程。図2C)、その後冷却し
て上記結晶薄膜13に支持基板10を接着し(接着工
程。図2D。これは図1Cに相当)、その後イオン注入
位置8で剥離して(剥離工程。図2E。これは図1Dに
相当)、支持基板10上に所定膜厚の結晶薄膜14を形
成した構造の結晶薄膜基板16を得る。上記エピ成長工
程においては、シリコンの場合は、結晶基板2を100
0℃前後に加熱する。
The manufacturing method of FIG. 2 will be described mainly with respect to differences from the example of FIG. 1. The ion implantation step shown in FIG. 2A and the void forming step shown in FIG. 1B), a crystal thin film 13 is epitaxially grown on the ion-implanted surface 6 of the crystal substrate 2 (epitaxial growth step; FIG. 2C), and then cooled to bond the support substrate 10 to the crystal thin film 13 (FIG. 2C). 2D, which corresponds to FIG. 1C), and then peeled off at the ion implantation position 8 (peeling step, FIG. 2E, which corresponds to FIG. 1D), and the crystal thin film 14 having a predetermined thickness is formed on the support substrate 10. Is obtained. In the above-described epi growth step, in the case of silicon, the crystal substrate 2 is
Heat to around 0 ° C.

【0045】上記結晶薄膜14は、結晶基板2の上層部
を剥離して得られる前記結晶薄膜12と、上記エピタキ
シャル成長による結晶薄膜13とが互いに積層されたも
のであるが、結晶薄膜13はエピタキシャル成長による
ものであるため結晶薄膜12と結晶性を同一にしてお
り、両結晶薄膜12および13は一体化された一つの結
晶薄膜14となる。なお、結晶基板2が多結晶基板の場
合は、上記結晶薄膜12〜14はいずれも多結晶薄膜と
なる。
The crystal thin film 14 is obtained by laminating the crystal thin film 12 obtained by peeling the upper part of the crystal substrate 2 and the crystal thin film 13 formed by the epitaxial growth. The crystal thin film 13 is formed by the epitaxial growth. Therefore, the crystal thin film 12 has the same crystallinity as that of the crystal thin film 12, and the two crystal thin films 12 and 13 become one integrated crystal thin film 14. When the crystal substrate 2 is a polycrystalline substrate, each of the crystalline thin films 12 to 14 is a polycrystalline thin film.

【0046】このようにエピ成長工程(図2C)を付加
する場合でも、エピ成長工程後に支持基板10を接着す
るので、支持基板10が、ボイド形成工程(図2B)時
の高温だけでなく、エピ成長工程時の高温に曝されるこ
とをも防止することができる。しかもエピ成長工程の付
加によって、結晶薄膜14の厚さを低コストで簡単に増
大させることができる。
Even in the case where the epi-growth step (FIG. 2C) is added as described above, the support substrate 10 is bonded after the epi-growth step. Exposure to high temperatures during the epi growth step can also be prevented. In addition, the thickness of the crystal thin film 14 can be easily increased at low cost by adding an epi growth step.

【0047】上記エピタキシャル成長は、基板とエピタ
キシャル薄膜の構成材料が互いに同じであるホモエピタ
キシャルに限定されるものではなく、互いに異種のヘテ
ロエピタキシャルでも良い。
The above-described epitaxial growth is not limited to homoepitaxial, in which the constituent materials of the substrate and the epitaxial thin film are the same, but heteroepitaxial types different from each other may be used.

【0048】次に、上記図1および図2に示した実施例
の変形例等について説明する。
Next, modified examples of the embodiment shown in FIGS. 1 and 2 will be described.

【0049】TFT−LCD基板やSOI基板等の用途
において、支持基板10上に形成された結晶薄膜12と
して、イオン注入欠陥のない、高品質の結晶薄膜が求め
られる場合は、剥離工程後に、結晶薄膜12の表層(こ
れはイオン注入位置8に近くて注入欠陥の多い部分であ
る)をエッチングや研磨等によって削っても良い。エピ
タキシャル成長による結晶薄膜13を形成している場合
は(図2E参照)、上の結晶薄膜12全体をエッチング
等によって削って除去しても良い。そのようにすれば、
イオン注入欠陥のない高品質の結晶薄膜が得られる。
In applications such as a TFT-LCD substrate and an SOI substrate, when a high-quality crystal thin film free from ion implantation defects is required as the crystal thin film 12 formed on the support substrate 10, the crystal thin film is required after the peeling step. The surface layer of the thin film 12 (this is a portion near the ion implantation position 8 and having many implantation defects) may be ground by etching, polishing, or the like. When the crystalline thin film 13 is formed by epitaxial growth (see FIG. 2E), the entire upper crystalline thin film 12 may be removed by etching or the like. If you do that,
A high-quality crystalline thin film without ion implantation defects can be obtained.

【0050】先に、ボイド形成工程時の押圧手段とし
て、結晶基板2のイオン注入面6に薄膜を形成しても良
いことを述べたが、この薄膜として例えばa−Si(ア
モルファスシリコン)等の結晶化されていない薄膜を形
成しておき、ボイド形成工程の直後(即ち接着工程の
前)に、例えば1000℃程度の加熱またはレーザー等
の光照射によって、a−Si層を結晶化しても良い。そ
のようにすれば、エピタキシャル成長に依らなくても、
結晶薄膜の膜厚を簡単に増大させることができる。加熱
を行っても、支持基板10の接着前であるから、支持基
板10の耐熱性に関する問題は生じない。
Although it has been described above that a thin film may be formed on the ion-implanted surface 6 of the crystal substrate 2 as a pressing means in the void forming step, the thin film may be made of, for example, a-Si (amorphous silicon). A thin film that has not been crystallized may be formed, and the a-Si layer may be crystallized immediately after the void forming step (that is, before the bonding step) by, for example, heating at about 1000 ° C. or irradiating light such as a laser. . By doing so, even without relying on epitaxial growth,
The thickness of the crystal thin film can be easily increased. Even if the heating is performed, there is no problem regarding the heat resistance of the support substrate 10 because it is before the bonding of the support substrate 10.

【0051】上記結晶薄膜基板16を例えば太陽電池基
板として利用する場合は、結晶基板2としてn型シリコ
ン単結晶基板を用い、そのイオン注入面6にエピタキシ
ャル成長によって結晶薄膜13としてp型シリコン単結
晶薄膜を形成し、これに支持基板10を接着した後にイ
オン注入位置8で剥離すれば、図5に示すように、支持
基板10上に、p型の結晶薄膜13とn型の結晶薄膜1
2とが互いに接合されたpn接合の太陽電池を形成する
ことができる。
When the crystal thin film substrate 16 is used, for example, as a solar cell substrate, an n-type silicon single crystal substrate is used as the crystal substrate 2, and a p-type silicon single crystal thin film is formed as the crystal thin film 13 on the ion-implanted surface 6 by epitaxial growth. Is formed, and the support substrate 10 is bonded thereto and then peeled off at the ion implantation position 8, as shown in FIG. 5, the p-type crystal thin film 13 and the n-type crystal thin film 1 are formed on the support substrate 10.
2 are joined to each other to form a pn junction solar cell.

【0052】更に、上記太陽電池基板の両結晶薄膜12
および13の膜厚を、例えばそれぞれ約0.7μmおよ
び約20μmにしておき、上層の結晶薄膜12に水素イ
オンまたはヘリウムイオン4を例えば60keV程度の
エネルギーで1016cm-2以上注入した後に加熱するこ
とによって、結晶薄膜12中のイオン注入位置28にボ
イドを形成しても良い。そのようにすれば、文献"Possi
bility of increasingthe efficiency of solar silico
n elements in implanting H+ and He+ ions";Phyics a
nd Chemistry of Materials Treatment 1994 28(6) pp.
365-368 に詳述されているように、上記ボイドの形成に
よって、直接遷移型であるシリコン単結晶の禁制帯中に
新しいエネルギー準位を形成して、特に長波長域の光吸
収係数を高めることによって、太陽電池を飛躍的に高効
率化することができる。
Further, both crystalline thin films 12 of the solar cell substrate
And 13 are set to, for example, about 0.7 μm and about 20 μm, respectively, and hydrogen ions or helium ions 4 are implanted into the upper crystal thin film 12 at an energy of, for example, about 60 keV and 10 16 cm −2 or more, followed by heating. Thereby, a void may be formed at the ion implantation position 28 in the crystal thin film 12. If you do so, the literature "Possi
bility of increasingthe efficiency of solar silico
n elements in implanting H + and He + ions "; Phyics a
nd Chemistry of Materials Treatment 1994 28 (6) pp.
As detailed in 365-368, the formation of the above voids creates new energy levels in the bandgap of the direct-transition silicon single crystal, and enhances the light absorption coefficient, especially in the long wavelength region. This can dramatically increase the efficiency of the solar cell.

【0053】但し、上記イオン注入を、非質量分離の正
イオン注入で行うと、複数のイオン種によって複数の注
入層が形成されてしまい、安定したエネルギー準位の形
成が難しくなるので、正イオン注入の場合は質量分離型
で行うのが好ましい。上記イオン注入を、水素の負イオ
ン(H- )注入で行うと、水素の場合は負イオンはH-
しか存在しないため、非質量分離でも安定したエネルギ
ー準位を形成することができる。
However, if the ion implantation is performed by non-mass separation positive ion implantation, a plurality of implanted layers are formed by a plurality of ion species, and it becomes difficult to form a stable energy level. In the case of injection, it is preferable to perform the injection by mass separation. When the above ion implantation is performed by negative ion implantation of hydrogen (H ), in the case of hydrogen, the negative ion becomes H −.
, Stable energy levels can be formed even in non-mass separation.

【0054】また、上記結晶薄膜基板16を太陽電池に
利用する場合、製造工程の間あるいは後に、p型、n型
としての性質を持たせるために不純物を注入したり、固
相拡散させたり、p型あるいはn型のアモルファスシリ
コン膜等を形成したり、バンドギャップの異なるSiC
薄膜、SiGe薄膜等を積層することによって、更に光
電変換効率を高めたり、エッチングによって表面形状を
変えた後に接着する方法等を必要に応じて併用しても良
い。
When the crystalline thin film substrate 16 is used for a solar cell, impurities are injected during or after the manufacturing process to impart p-type and n-type properties, or solid-phase diffusion is performed. forming a p-type or n-type amorphous silicon film or the like;
By laminating a thin film, a SiGe thin film, or the like, a photoelectric conversion efficiency may be further increased, or a method of bonding after changing the surface shape by etching may be used as needed.

【0055】上記結晶薄膜基板16を液晶ディスプレイ
用基板に適用することによって、非常に高性能なTFT
−LCDを安価に作製することができる。即ち、支持基
板10としてガラス基板を用い、その上に結晶薄膜12
〜14としてシリコン単結晶薄膜を形成すると、ガラス
基板上に形成したシリコン単結晶薄膜には原理的に結晶
粒界が存在しないため、電子移動度は単結晶基板とほぼ
同等であり、p−Si(多結晶シリコン)薄膜と比較し
て1桁高い値が得られる。このために、非常に高精細か
つ高速なTFT−LCDを作製することが可能になる。
しかも、p−Siを結晶化する場合に必要なレーザーア
ニールのような工程が不要になるので、非常に安価に製
作することが可能である。
By applying the crystal thin film substrate 16 to a substrate for a liquid crystal display, a very high performance TFT can be obtained.
-LCDs can be manufactured at low cost. That is, a glass substrate is used as the support substrate 10 and the crystal thin film 12 is formed thereon.
When a silicon single crystal thin film is formed as Nos. To 14, since the silicon single crystal thin film formed on the glass substrate does not have a crystal grain boundary in principle, the electron mobility is almost equal to that of the single crystal substrate, and p-Si (Polycrystalline silicon) A value one order higher than that of a thin film is obtained. For this reason, it becomes possible to manufacture a very high-definition and high-speed TFT-LCD.
In addition, since a step such as laser annealing required for crystallizing p-Si is not required, it can be manufactured at very low cost.

【0056】更に、上記結晶薄膜基板16を用いれば、
いわゆるシステム・オン・パネルを実現することも可能
になる。即ち、低温でp−Si薄膜を形成する技術が開
発されたことから、1枚のガラス基板上に、TFTのみ
ならず、半導体装置プロセスを応用してメモリ素子、ロ
ジック素子等を混載するシステム・オン・パネルが一時
取り沙汰されたが、p−Siでは結晶粒界の存在のた
め、粒界に沿って流れる電流が大きく、結果としてソー
ス・ドレイン間のリーク電流が大きいため、実現に至っ
ていない。また、TFTの構造自体も、この問題のた
め、LDD(LightDoped Drain )等の特殊なプロセ
ス、構造を採用しなければならないのが現状である。
Further, if the above-mentioned crystalline thin film substrate 16 is used,
It is also possible to realize a so-called system-on-panel. That is, since a technology for forming a p-Si thin film at a low temperature has been developed, not only a TFT but also a memory device, a logic device, and the like on a single glass substrate by applying a semiconductor device process. Although the on-panel was temporarily discussed, p-Si has not been realized because of the presence of crystal grain boundaries and a large current flowing along the grain boundaries, resulting in a large leakage current between the source and drain. Also, due to this problem, the TFT structure itself has to adopt a special process and structure such as LDD (Light Doped Drain) at present.

【0057】これに対して、この発明に係る製造方法に
よれば、ガラス基板上に1層または複数層のシリコン単
結晶薄膜を形成して成る結晶薄膜基板16を製造するこ
とが可能であり、これによれば結晶粒界に起因する上記
問題を解決することが可能である。即ち、1枚のガラス
基板上に1層または複数層のシリコン単結晶薄膜を形成
し、そこにTFT、メモリ素子、ロジック素子、あるい
は光電変換素子(太陽電池)等を形成し、配線すること
によって、システム・オン・パネルを実現することが可
能になる。しかも、ガラス基板に耐熱温度の低い安価な
ガラス基板を使用することができるので、その分、製造
コストを下げることができる。
On the other hand, according to the manufacturing method of the present invention, it is possible to manufacture a crystal thin film substrate 16 formed by forming one or more layers of a silicon single crystal thin film on a glass substrate. According to this, it is possible to solve the above problem caused by the crystal grain boundaries. That is, a single-layer or multiple-layer silicon single crystal thin film is formed on one glass substrate, and a TFT, a memory element, a logic element, a photoelectric conversion element (solar cell), or the like is formed thereon and wired. , A system-on-panel can be realized. Moreover, since an inexpensive glass substrate having a low heat-resistant temperature can be used as the glass substrate, the manufacturing cost can be reduced accordingly.

【0058】なお、上記支持基板10を結晶基板2のイ
オン注入面6や(図1C参照)、エピタキシャル成長に
よる結晶薄膜13に(図2D参照)接着する際に、支持
基板10からイオン注入面6や結晶薄膜13への不純物
拡散を防止するバリア層や、拡散に伴う応力を緩和する
応力緩和層を、支持基板10と相手との間に形成する技
術を必要に応じて併用しても良い。
When bonding the support substrate 10 to the ion-implanted surface 6 of the crystal substrate 2 (see FIG. 1C) or the crystal thin film 13 formed by epitaxial growth (see FIG. 2D), If necessary, a technique of forming a barrier layer for preventing impurity diffusion into the crystal thin film 13 and a stress relieving layer for relieving stress caused by the diffusion between the support substrate 10 and the partner may be used.

【0059】また、先に、結晶薄膜13のエピタキシャ
ル成長(図2C参照)は、ヘテロエピタキシャルでも良
いことを述べたが、これの応用例として次の技術が挙げ
られる。即ち、例えばGaAsのような化合物半導体
は、バルクの結晶基板を大口径にすることが非常に困難
であるため、大口径のシリコン基板上にGaAsをエピ
タキシャル成長させて大口径のGaAs膜を得ることが
試みられているが(例えば特開平8−288214号公
報参照)、シリコン原子がGaAs膜中に拡散すること
によってデバイス特性が劣化する問題が深刻である。
Although the epitaxial growth of the crystal thin film 13 (see FIG. 2C) may be heteroepitaxial, the following technique is an application example of this. That is, since it is very difficult to make a bulk crystal substrate of a compound semiconductor such as GaAs with a large diameter, it is possible to obtain a large-diameter GaAs film by epitaxially growing GaAs on a large-diameter silicon substrate. Although attempts have been made (see, for example, Japanese Patent Application Laid-Open No. 8-288214), the problem that device characteristics are degraded due to diffusion of silicon atoms into the GaAs film is serious.

【0060】このような場合、結晶基板2として例えば
シリコン基板を用い、そのイオン注入面6上にGaAs
をエピタキシャル成長させてGaAsから成る結晶薄膜
13を形成し(図2C参照)、これに上述したバリア層
を介して支持基板10を接着し(図2D参照)、その後
イオン注入位置8で剥離(図2E参照)した後に、Si
から成る結晶薄膜12をエッチングによって除去し、あ
るいは当該結晶薄膜12およびエピタキシャル成長中に
シリコン原子が拡散して来た層の結晶薄膜13を除去
し、表面を平坦化することによって、シリコン原子の拡
散を防止したGaAs薄膜を表面に有する結晶薄膜基板
16を得ることができる。
In such a case, for example, a silicon substrate is used as the crystal substrate 2 and GaAs is
Is epitaxially grown to form a crystalline thin film 13 made of GaAs (see FIG. 2C), and the support substrate 10 is bonded thereto via the above-described barrier layer (see FIG. 2D), and then separated at the ion implantation position 8 (FIG. 2E). After that, Si)
Is removed by etching, or the crystalline thin film 12 and the crystalline thin film 13 into which silicon atoms have diffused during epitaxial growth are removed, and the surface is flattened to reduce the diffusion of silicon atoms. A crystalline thin film substrate 16 having a GaAs thin film on the surface thereof that has been prevented can be obtained.

【0061】次に、上記水素イオンまたはヘリウムイオ
ン4を注入するのに好適なイオン注入技術(装置あるい
は方法)の例を説明する。なお、以下の各例において同
一または相当する部分には同一符号を付し、各例間の相
違点を主体に説明する。
Next, an example of an ion implantation technique (apparatus or method) suitable for implanting the hydrogen ions or helium ions 4 will be described. In the following examples, the same or corresponding parts are denoted by the same reference numerals, and differences between the examples will be mainly described.

【0062】図6に、非質量分離で水素またはヘリウム
の正イオンを注入する装置の一例を示す。プラズマ室3
2および引出し電極系36を有するイオン源30内で水
素またはヘリウムのプラズマ34を生成し、このプラズ
マ34から引出し電極系36によって正イオンビーム3
8を引き出し、真空容器40内の支持体42上に支持さ
れた前記結晶基板2に注入する。この正イオンビーム3
8が前記イオン4に相当する。水素プラズマを生成した
場合は、H+ 、H2 + 、H3 + 等の正イオンが生成され引
き出される。ヘリウムイオンを生成した場合は、H
+ 、He2 + 等の正イオンが生成され引き出される。
FIG. 6 shows an example of an apparatus for implanting positive ions of hydrogen or helium by non-mass separation. Plasma chamber 3
A hydrogen or helium plasma 34 is generated in an ion source 30 having an extraction electrode system 36 and a positive ion beam 3 from the plasma 34 by an extraction electrode system 36.
8 is pulled out and injected into the crystal substrate 2 supported on the support 42 in the vacuum vessel 40. This positive ion beam 3
8 corresponds to the ion 4. When hydrogen plasma is generated, positive ions such as H + , H 2 + and H 3 + are generated and extracted. When helium ions are generated, H
Positive ions such as e + and He 2 + are generated and extracted.

【0063】図7に、プラズマイマージョン(Plasma I
mmersion Ion Implantation:PIII)法によって非質量分
離で水素またはヘリウムの正イオンを注入する装置の一
例を示す。高周波コイル48、高周波電源50および整
合回路52を有するプラズマ生成手段によって、支持体
42上の結晶基板2の近傍にプラズマ54を生成し、結
晶基板2にパルスバイアス電源56から負のパルスバイ
アス電圧VB を印加することによって、プラズマ54中
の正イオンが結晶基板2に向けて加速されて注入され
る。パルスバイアス電源56は、この例では直流電源5
8と、その出力をオンオフするスイッチ60とを有して
いる。
FIG. 7 shows a plasma immersion (Plasma I).
1 shows an example of an apparatus for implanting positive ions of hydrogen or helium by non-mass separation by a mmersion ion implantation (PIII) method. The plasma 54 is generated near the crystal substrate 2 on the support 42 by the plasma generation means having the high-frequency coil 48, the high-frequency power supply 50, and the matching circuit 52, and the negative pulse bias voltage V is applied to the crystal substrate 2 from the pulse bias power supply 56. By applying B , positive ions in the plasma 54 are accelerated and injected toward the crystal substrate 2. The pulse bias power supply 56 is a DC power supply 5 in this example.
8 and a switch 60 for turning the output on and off.

【0064】図8は、図7の装置を改良したものであ
る。即ちこの例では、高周波電源50に直列にスイッチ
62を挿入しており、このスイッチ62によって、支持
体42と高周波コイル48との間に供給する高周波電力
RFをオンオフしてプラズマ生成をオンオフするように
している。更に、上記スイッチ62およびパルスバイア
ス電源56内のスイッチ60を、互いに同期させて、し
かもスイッチ62のオン時点から所定の期間内にスイッ
チ60がオンするというタイミング(時間差)で、周期
的にオンオフさせるタイミング制御回路64を設けてい
る。
FIG. 8 is an improvement of the device of FIG. That is, in this example, a switch 62 is inserted in series with the high-frequency power supply 50, and the switch 62 turns on and off the high-frequency power RF supplied between the support 42 and the high-frequency coil 48 to turn on and off the plasma generation. I have to. Further, the switch 62 and the switch 60 in the pulse bias power supply 56 are periodically turned on and off in synchronization with each other and at a timing (time difference) that the switch 60 is turned on within a predetermined period from the time when the switch 62 is turned on. A timing control circuit 64 is provided.

【0065】図8の例における高周波電力RF、プラズ
マ54からの発光強度IP 、プラズマ密度NP およびパ
ルスバイアス電圧VB の時間変化の一例を図9に示す。
高周波電力RFのオン直後に発光強度IP およびプラズ
マ密度NP は急激に上昇し、時間t3 経過後に定常状態
に移行する。プラズマ密度NP は、高周波電力RFのオ
ン時点から時間t1 後に定常状態の値以上になり、時間
2 後に最大値に達する。t1 は約5〜10μsec、
2 は約100〜200μsec、t3 は約500μs
ec〜1msecである。
FIG. 9 shows an example of changes over time of the high-frequency power RF, the emission intensity I P from the plasma 54, the plasma density N P and the pulse bias voltage V B in the example of FIG.
Immediately after the high-frequency power RF is turned on, the light emission intensity I P and the plasma density N P rapidly increase, and shift to a steady state after a lapse of time t 3 . The plasma density N P becomes equal to or higher than the steady state value after time t 1 from the time when the high-frequency power RF is turned on, and reaches the maximum value after time t 2 . t 1 is about 5 to 10 μsec,
t 2 is about 100 to 200 μsec, t 3 is about 500 μs
ec to 1 msec.

【0066】従って、スイッチ62のオン時点からスイ
ッチ60のオン時点までの時間t4を、t1 ≦t4 ≦t
3 とすることによって、具体的にはt4 を好ましくは5
μsec〜1msec、より好ましくは10μsec〜
500μsecにすることによって、定常プラズマより
も高密度のプラズマ54からイオンを引き出してそれを
結晶基板2に注入することができるので、図7の例より
もイオン注入量を10〜30%程度増大させることがで
き、スループットを高めることができる。
Accordingly, the time t 4 from the time when the switch 62 is turned on to the time when the switch 60 is turned on is defined as t 1 ≦ t 4 ≦ t
By setting it to 3 , specifically, t 4 is preferably 5
μsec to 1 msec, more preferably 10 μsec to
By setting it to 500 μsec, ions can be extracted from the plasma 54 having a higher density than the steady plasma and can be implanted into the crystal substrate 2. Therefore, the ion implantation amount is increased by about 10 to 30% as compared with the example of FIG. And increase the throughput.

【0067】上記図7、図8、更には後述する図10の
装置では、パルスバイアス電圧VBの印加時にプラズマ
54と結晶基板2間のイオンシース55が広がり、これ
が注入イオンのエネルギーの均一性およびイオン注入量
を制限する一因になる。これに対しては、図12に示す
例のように、支持体42上の結晶基板2に間隔をあけて
対向する接地電位の多孔電極66を設けておくのが好ま
しい。多孔電極66は、多数の小孔を有するものでも良
いし、多数の例えば直径が1mm以下の金属細線を格子
状に(メッシュ状に)配置したものでも良いし、このよ
うな金属細線を互いに平行に(すだれ状に)配置したも
のでも良い。
[0067] FIG. 7, FIG. 8, in the apparatus of FIG. 10 further described below, the pulse bias voltage V ion sheath 55 between the plasma 54 crystal substrate 2 is spread upon application of B, which is the uniformity of energy of the implanted ions In addition, this contributes to limiting the amount of ion implantation. On the other hand, as shown in the example shown in FIG. 12, it is preferable to provide a porous electrode 66 of the ground potential facing the crystal substrate 2 on the support 42 at an interval. The porous electrode 66 may be one having a large number of small holes, a large number of fine metal wires having a diameter of, for example, 1 mm or less arranged in a grid (in a mesh), or such fine metal wires parallel to each other. May be arranged (in a blind).

【0068】このような多孔電極66を設けると、パル
スバイアス電圧VB の印加時に、イオンシースの広がり
は多孔電極66の位置で止まるので、即ち多孔電極66
によってイオンシースの広がりを抑制することができる
ので、結晶基板2に対する注入イオンエネルギーの均一
性の向上およびイオン注入量の増大が可能になる。
[0068] The provision of such a porous electrode 66, when the application of pulse bias voltage V B, since the spread of the ion sheath stops at the position of the porous electrode 66, i.e., the porous electrodes 66
As a result, the spread of the ion sheath can be suppressed, so that the uniformity of the ion energy implanted into the crystal substrate 2 can be improved and the ion implantation amount can be increased.

【0069】以上のいずれの方法も、非質量分離で水素
またはヘリウムの正イオンを結晶基板2に注入する方法
であり、分子イオンが多く注入されるために単位時間当
たりの注入量は多いけれども、原子イオン、分子イオン
等の多くのイオン種が注入されるため注入深さがそれぞ
れ異なり、これに応じて色々な深さに上記ボイドが形成
される恐れがある。また、質量数の大きい分子イオンが
注入されることによって、ボイトが形成される層よりも
上層の結晶基板2中に生じる結晶欠陥が多くなる恐れが
ある。従って、上記注入技術は、膜厚均一性や結晶品質
に対する要求が厳しくない用途に用いるのが好ましい。
In any of the above methods, positive ions of hydrogen or helium are implanted into the crystal substrate 2 by non-mass separation. Although a large amount of molecular ions are implanted, the amount of implantation per unit time is large. Since many ion species such as atomic ions and molecular ions are implanted, the implantation depths are different, and the voids may be formed at various depths according to the implantation depth. In addition, when molecular ions having a large mass number are implanted, there is a possibility that the number of crystal defects generated in the upper crystal substrate 2 than the layer in which a void is formed increases. Therefore, the above-described implantation technique is preferably used for applications in which demands on film thickness uniformity and crystal quality are not strict.

【0070】図10の例は、図8の例を変形して、水素
の負イオンを注入するものである。このためにこの例で
は、上記パルスバイアス電源56中の直流電源58の極
性を反対にして、結晶基板2に正のパルスバイアス電圧
B を印加するパルスバイアス電源57を、上記パルス
バイアス電源56の代わりに設けている。また、上記の
ようなタイミング制御回路64の代わりに、上記二つの
スイッチ、即ちスイッチ62およびパルスバイアス電源
57内のスイッチ60を、互いに同期させて、しかもス
イッチ62のオフ時点から所定の期間内にスイッチ60
がオンするというタイミング(時間差)で、周期的にオ
ンオフさせるタイミング制御回路65を設けている。
The example of FIG. 10 is a modification of the example of FIG. 8, in which negative ions of hydrogen are implanted. In this example for this, the polarity of the DC power source 58 in the pulse bias source 56 to the opposite, a crystal substrate 2 a pulsed bias power supply 57 for applying a positive bias voltage pulse V B, the pulse bias source 56 Provided instead. Instead of the timing control circuit 64 as described above, the two switches, ie, the switch 62 and the switch 60 in the pulse bias power supply 57 are synchronized with each other and within a predetermined period from the time when the switch 62 is turned off. Switch 60
There is provided a timing control circuit 65 for periodically turning on and off at the timing (time difference) at which is turned on.

【0071】図10の例における高周波電力RF、プラ
ズマ54中の電子密度NE 、負イオン密度NI およびバ
イアス電圧VB の時間変化の一例を図11に示す。高周
波電力RFのオフに伴ってプラズマ54内の電子密度N
E は急速に(5μsec程度で)低下し、1〜2eV程
度の低エネルギー電子が支配的なプラズマとなる。これ
に分子あるいは励起分子が付着解離して、負イオンが生
成される。電子密度NE は負イオン密度NI と逆比例す
るかのように急速に減衰し(即ち負イオン密度NI は急
速に増大し)、高周波電力RFオフ後、約10μsec
以降では、正イオンと負イオンが支配的な特異なプラズ
マが形成される。負イオン密度NI は、高周波電力RF
オフ後約30〜40μsecで最大値に達し、その後徐
々に減衰し、高周波電力RFオフ後1msec程度でほ
ぼ0になる。
[0071] RF power RF in the example of FIG. 10, the electron density N E in the plasma 54, an example of time change of the negative ion density N I and the bias voltage V B shown in FIG. 11. The electron density N in the plasma 54 with the turning off of the high frequency power RF
E drops rapidly (in about 5 μsec) and becomes a plasma in which low-energy electrons of about 1 to 2 eV are dominant. Molecules or excited molecules are attached to and dissociated from this, generating negative ions. Electron density N E negative ion density N I inversely proportional as if decay rapidly (ie negative ion density N I rapidly increases) after the high-frequency power RF off, about 10μsec
Thereafter, a unique plasma in which positive ions and negative ions are dominant is formed. Negative ion density N I is a high frequency power RF
The maximum value is reached in about 30 to 40 μsec after the power is turned off, then gradually attenuated, and becomes almost zero about 1 msec after the high-frequency power RF is turned off.

【0072】電子が豊富なプラズマ54のときに結晶基
板2に正のパルスバイアス電圧VBを印加しても、結晶
基板2に入射するのは軽くて移動度の高い電子が殆どで
あり、負イオン注入を行うことはできない。ところが、
上記のようにプラズマ生成をオンオフすることによって
特異なプラズマを形成し、その負イオン密度NI の高い
期間内に、具体的には電子密度NE が負イオン密度NI
の概ね1/10以下となる期間内に、より具体的には高
周波電力RFオフ時点から10μsec後〜1msec
後の期間内に、結晶基板2に正のパルスバイアス電圧V
B を印加することによって、負イオン注入を行うことが
できる。そのために、タイミング制御回路65は、スイ
ッチ62のオフから時間t5 だけ遅れさせてスイッチ6
0をオンさせるようにしている。この時間t5 は、上記
のように10μsec〜1msecが好ましく、20μ
sec〜200μsecがより好ましい。後者の方が、
結晶基板2に対する負イオンの注入量をより増大させる
ことができる。
Even if a positive pulse bias voltage V B is applied to the crystal substrate 2 when the plasma 54 is rich in electrons, most of the electrons that are incident on the crystal substrate 2 are light and have high mobility, and the electrons are negative. Ion implantation cannot be performed. However,
As described above, a unique plasma is formed by turning on / off the plasma generation, and within a period in which the negative ion density N I is high, specifically, the electron density N E is reduced to the negative ion density N I.
More specifically, within 1/10 or less, more specifically, 10 μsec to 1 msec after the high-frequency power RF is turned off.
During a later period, a positive pulse bias voltage V
By applying B , negative ion implantation can be performed. Therefore, the timing control circuit 65, let me delayed off switch 62 for a time t 5 switch 6
0 is turned on. The time t 5 is, 10Myusec~1msec as described above is preferred, 20 [mu]
sec to 200 μsec are more preferable. The latter is
The amount of negative ions implanted into crystal substrate 2 can be further increased.

【0073】図13の例は、図6の例を変形して、イオ
ン源30から水素の負イオンビーム70を引き出してそ
れを結晶基板2に注入するものである。そのために図6
の例とは、電源44および46の極性を反対にしてい
る。負イオンビーム70と共に引き出される電子は、結
晶基板2やその周辺を加熱させ、悪影響を及ぼすことが
多いため、例えばこの例のように、プラズマ室32内に
導体72を設けてそれに通電して弱い磁場74を形成
し、これによって電子を除去するのが好ましい。
The example of FIG. 13 is a modification of the example of FIG. 6, in which a hydrogen negative ion beam 70 is extracted from the ion source 30 and implanted into the crystal substrate 2. FIG. 6
In this example, the polarities of the power supplies 44 and 46 are reversed. Electrons extracted together with the negative ion beam 70 heat the crystal substrate 2 and its surroundings and often have an adverse effect. Therefore, for example, as shown in this example, a conductor 72 is provided in the plasma chamber 32 and electricity is supplied to the conductor 72 to weaken it. Preferably, a magnetic field 74 is formed, thereby removing electrons.

【0074】水素の場合は、負イオンはH- しか存在し
ないため、水素の負イオン注入の場合は質量分離器を設
けることなく単一のイオン種を注入することが可能であ
り、また簡単に大面積基板に均一に注入することが可能
である。従って、製造コストの低減が可能であり、しか
もスループットも非常に高い。また、イオン種は一つの
- のみであるため、極めて精度良く所定の深さに注入
することが可能であり、しかも原子イオンしか注入され
ないために、ボイドが形成される層よりも上層の結晶基
板2中に生じる結晶欠陥も極めて少ない。従って、水素
の負イオン注入技術は、膜厚均一性や結晶品質に対する
要求の厳しい分野にも適用可能である。
In the case of hydrogen, since only negative ions exist as H , it is possible to implant a single ion species without providing a mass separator in the case of negative ion implantation of hydrogen. It is possible to uniformly inject into a large area substrate. Therefore, the manufacturing cost can be reduced, and the throughput is very high. The ion species one H - since only very accurately it is possible to inject a predetermined depth, yet to atomic ions only be injected, an upper layer of crystalline than the layer voids are formed Crystal defects occurring in the substrate 2 are extremely small. Therefore, the negative ion implantation technique of hydrogen can be applied to a field in which demands on film thickness uniformity and crystal quality are strict.

【0075】[0075]

【発明の効果】以上のようにこの発明によれば、結晶基
板の表面に凹凸が生じることを防止しつつ、しかもスル
ープットを低下させずに、支持基板が高温に曝されるこ
とを防止することができる。その結果、支持基板として
使用できる材料の範囲拡大が可能になり、例えば、支持
基板として耐熱性の低い安価なガラス基板を使用するこ
とも可能になる。
As described above, according to the present invention, it is possible to prevent the supporting substrate from being exposed to a high temperature while preventing the occurrence of irregularities on the surface of the crystal substrate and without lowering the throughput. Can be. As a result, the range of materials that can be used as the support substrate can be expanded. For example, an inexpensive glass substrate with low heat resistance can be used as the support substrate.

【0076】請求項2記載の発明によれば、支持基板
が、ボイド形成工程時の高温だけでなく、エピ成長工程
時の高温に曝されることをも防止することができ、しか
もエピ成長工程の付加によって結晶薄膜の厚さを簡単に
増大させることができる、という更なる効果を奏する。
According to the second aspect of the present invention, it is possible to prevent the supporting substrate from being exposed not only to the high temperature in the void forming step but also to the high temperature in the epi growing step. Has an additional effect that the thickness of the crystal thin film can be easily increased by the addition.

【0077】請求項3記載の発明によれば、押圧手段と
してそれ専用のものを用いなくて済むので、工程や装置
が簡単になる、という更なる効果を奏する。
According to the third aspect of the present invention, since it is not necessary to use a dedicated pressing means, it is possible to obtain a further effect that the process and the apparatus are simplified.

【0078】請求項7記載の発明によれば、エピタキシ
ャル成長に依らなくても、結晶薄膜の膜厚を簡単に増大
させることができる、という更なる効果を奏する。
According to the seventh aspect of the present invention, there is an additional effect that the thickness of the crystal thin film can be easily increased without depending on the epitaxial growth.

【0079】請求項8記載の発明によれば、イオン注入
欠陥のない高品質の結晶薄膜を得ることができる、とい
う更なる効果を奏する。
According to the eighth aspect of the present invention, a further effect is obtained that a high-quality crystal thin film free from ion implantation defects can be obtained.

【0080】請求項9記載の発明によれば、次のような
更なる効果を奏する。即ち、水素の場合は、負イオンは
- しか存在しないため、質量分離器を設けることなく
単一のイオン種を注入することが可能であり、また簡単
に大面積基板に均一に注入することが可能である。従っ
て、製造コストの低減が可能であり、しかもスループッ
トも非常に高い。また、イオン種は一つのH- のみであ
るため、極めて精度良く所定の深さに注入することが可
能であり、しかも原子イオンしか注入されないために、
ボイドが形成される層よりも上層の結晶基板中に生じる
結晶欠陥も極めて少ない。従って、膜厚均一性および結
晶品質に優れた結晶薄膜を得ることができる。
According to the ninth aspect of the present invention, the following further effects can be obtained. That is, in the case of hydrogen, the negative ions H - since there is only, it is possible to inject a single ion species without providing a mass separator, also easily be uniformly injected into a large area substrate Is possible. Therefore, the manufacturing cost can be reduced, and the throughput is very high. The ion species one H - since only, it is possible to inject a very accurately predetermined depth, yet to atomic ions only be injected,
Very few crystal defects occur in the crystal substrate above the layer where voids are formed. Therefore, a crystal thin film having excellent film thickness uniformity and crystal quality can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明に係る結晶薄膜基板の製造方法の一例
を示す工程図である。
FIG. 1 is a process chart showing an example of a method for manufacturing a crystalline thin film substrate according to the present invention.

【図2】この発明に係る結晶薄膜基板の製造方法の他の
例を示す工程図である。
FIG. 2 is a process chart showing another example of the method for manufacturing a crystalline thin film substrate according to the present invention.

【図3】押圧手段の他の例を示す図である。FIG. 3 is a diagram showing another example of the pressing means.

【図4】剥離手段の一例を示す図である。FIG. 4 is a diagram illustrating an example of a peeling unit.

【図5】太陽電池基板の一例を示す図である。FIG. 5 is a diagram illustrating an example of a solar cell substrate.

【図6】非質量分離型のイオン注入装置の一例を示す図
である。
FIG. 6 is a diagram illustrating an example of a non-mass separation type ion implantation apparatus.

【図7】プラズマイマージョン法によるイオン注入装置
の一例を示す図である。
FIG. 7 is a diagram showing an example of an ion implantation apparatus using a plasma immersion method.

【図8】プラズマイマージョン法によるイオン注入装置
の他の例を示す図である。
FIG. 8 is a diagram showing another example of the ion implantation apparatus using the plasma immersion method.

【図9】図8の装置における高周波電力、プラズマ発光
強度、プラズマ密度およびパルスバイアス電圧の時間変
化の一例を示す図である。
FIG. 9 is a diagram showing an example of a time change of a high-frequency power, a plasma emission intensity, a plasma density, and a pulse bias voltage in the apparatus of FIG.

【図10】プラズマイマージョン法によるイオン注入装
置の他の例を示す図である。
FIG. 10 is a diagram showing another example of the ion implantation apparatus using the plasma immersion method.

【図11】図10の装置における高周波電力、プラズマ
中の電子密度、プラズマ中の負イオン密度およびパルス
バイアス電圧の時間変化の一例を示す図である。
11 is a diagram showing an example of a change over time in high-frequency power, electron density in plasma, negative ion density in plasma, and pulse bias voltage in the apparatus of FIG. 10;

【図12】図7、図8および図10の装置に多孔電極を
付加した例を示す図である。
FIG. 12 is a view showing an example in which a porous electrode is added to the apparatus shown in FIGS. 7, 8 and 10;

【図13】非質量分離型のイオン注入装置の他の例を示
す図である。
FIG. 13 is a diagram showing another example of a non-mass separation type ion implantation apparatus.

【図14】従来の結晶薄膜基板の製造方法の一例を示す
工程図である。
FIG. 14 is a process chart showing an example of a conventional method for manufacturing a crystalline thin film substrate.

【符号の説明】[Explanation of symbols]

2 結晶基板 4 水素またはヘリウムイオン 6 イオン注入面 8 イオン注入位置 10 支持基板 12〜14 結晶薄膜 16 結晶薄膜基板 18 基板台 20 押圧用基板 2 Crystal substrate 4 Hydrogen or helium ion 6 Ion implantation surface 8 Ion implantation position 10 Support substrate 12-14 Crystal thin film 16 Crystal thin film substrate 18 Substrate base 20 Pressing substrate

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 支持基板上に結晶薄膜を形成した構造の
結晶薄膜基板を製造する方法において、シリコンまたは
その化合物から成る結晶基板に水素イオンまたはヘリウ
ムイオンを注入する注入工程と、次いで前記結晶基板の
イオン注入面を支持基板以外の押圧手段で押圧した状態
で、当該結晶基板を加熱して前記イオンの注入位置にボ
イドを形成するボイド形成工程と、次いで前記結晶基板
のイオン注入面に支持基板を接着材を用いて接着する接
着工程と、次いで前記結晶基板と前記支持基板とを前記
結晶基板中の前記イオンの注入位置で剥離させて、前記
支持基板上に結晶薄膜を得る剥離工程とを備えることを
特徴とする結晶薄膜基板の製造方法。
1. A method of manufacturing a crystal thin film substrate having a structure in which a crystal thin film is formed on a support substrate, wherein an implantation step of implanting hydrogen ions or helium ions into a crystal substrate made of silicon or a compound thereof, and then said crystal substrate Forming a void at the ion implantation position by heating the crystal substrate while pressing the ion-implanted surface of the crystal substrate by pressing means other than the support substrate; and then forming a support substrate on the ion-implanted surface of the crystal substrate. Bonding step using an adhesive, and then separating the crystal substrate and the support substrate at the ion implantation position in the crystal substrate, a separation step of obtaining a crystal thin film on the support substrate A method for manufacturing a crystalline thin film substrate, comprising:
【請求項2】 支持基板上に結晶薄膜を形成した構造の
結晶薄膜基板を製造する方法において、シリコンまたは
その化合物から成る結晶基板に水素イオンまたはヘリウ
ムイオンを注入する注入工程と、次いで前記結晶基板の
イオン注入面を支持基板以外の押圧手段で押圧した状態
で、当該結晶基板を加熱して前記イオンの注入位置にボ
イドを形成するボイド形成工程と、次いで前記結晶基板
のイオン注入面上に結晶薄膜をエピタキシャル成長させ
るエピ成長工程と、次いで前記結晶基板上の前記結晶薄
膜に支持基板を接着材を用いて接着する接着工程と、次
いで前記結晶基板と前記支持基板とを前記結晶基板中の
前記イオンの注入位置で剥離させて、前記支持基板上に
結晶薄膜を得る剥離工程とを備えることを特徴とする結
晶薄膜基板の製造方法。
2. A method of manufacturing a crystal thin film substrate having a structure in which a crystal thin film is formed on a support substrate, wherein an implantation step of implanting hydrogen ions or helium ions into a crystal substrate made of silicon or a compound thereof, and then said crystal substrate A void forming step of heating the crystal substrate to form a void at the ion implantation position while pressing the ion-implanted surface of the crystal substrate with a pressing means other than the support substrate, and then forming a crystal on the ion-implanted surface of the crystal substrate. An epi-growth step of epitaxially growing a thin film, an adhesion step of bonding a support substrate to the crystal thin film on the crystal substrate using an adhesive, and then bonding the crystal substrate and the support substrate to the ions in the crystal substrate. Peeling at a pouring position of the substrate to obtain a crystalline thin film on the supporting substrate. Law.
【請求項3】 前記押圧手段が、前記結晶基板のイオン
注入面に密着させて載せた押圧用基板であり、この押圧
用基板を前記ボイド形成工程の直後に除去する請求項1
または2記載の結晶薄膜基板の製造方法。
3. The pressing means is a pressing substrate placed in close contact with an ion-implanted surface of the crystal substrate, and the pressing substrate is removed immediately after the void forming step.
Or the method for producing a crystalline thin film substrate according to 2.
【請求項4】 前記結晶基板のイオン注入面を基板台に
密着させて載せることによって、当該結晶基板自身を前
記押圧手段としている前記請求項1または2記載の結晶
薄膜基板の製造方法。
4. The method of manufacturing a crystal thin film substrate according to claim 1, wherein the crystal substrate is used as the pressing means by placing the ion implantation surface of the crystal substrate in close contact with a substrate table.
【請求項5】 前記押圧手段が、加圧状態にある気体ま
たは液体である請求項1または2記載の結晶薄膜基板の
製造方法。
5. The method according to claim 1, wherein the pressing means is a gas or a liquid in a pressurized state.
【請求項6】 前記押圧手段が、前記結晶基板のイオン
注入面に形成された薄膜である請求項1または2記載の
結晶薄膜基板の製造方法。
6. The method according to claim 1, wherein the pressing means is a thin film formed on an ion-implanted surface of the crystal substrate.
【請求項7】 前記イオン注入面に形成された薄膜を、
前記ボイド形成工程の直後に、加熱または光照射によっ
て結晶化させる結晶化工程を更に備える請求項6記載の
結晶薄膜基板の製造方法。
7. The thin film formed on the ion implantation surface,
7. The method for manufacturing a crystalline thin film substrate according to claim 6, further comprising a crystallization step of crystallizing by heating or light irradiation immediately after said void forming step.
【請求項8】 前記剥離工程に次いで、前記支持基板上
の結晶薄膜の表層をエッチングによって削るエッチング
工程を更に備える請求項1ないし7のいずれかに記載の
結晶薄膜基板の製造方法。
8. The method of manufacturing a crystalline thin film substrate according to claim 1, further comprising an etching step of etching a surface layer of the crystalline thin film on the support substrate by etching after the peeling step.
【請求項9】 前記注入工程において、水素の負イオン
を注入する請求項1ないし8のいずれかに記載の結晶薄
膜基板の製造方法。
9. The method according to claim 1, wherein negative ions of hydrogen are implanted in the implanting step.
JP10256036A 1998-08-26 1998-08-26 Manufacture of crystal thin-film substrate Pending JP2000077287A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10256036A JP2000077287A (en) 1998-08-26 1998-08-26 Manufacture of crystal thin-film substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10256036A JP2000077287A (en) 1998-08-26 1998-08-26 Manufacture of crystal thin-film substrate

Publications (1)

Publication Number Publication Date
JP2000077287A true JP2000077287A (en) 2000-03-14

Family

ID=17287033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10256036A Pending JP2000077287A (en) 1998-08-26 1998-08-26 Manufacture of crystal thin-film substrate

Country Status (1)

Country Link
JP (1) JP2000077287A (en)

Cited By (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345435A (en) * 2000-03-29 2001-12-14 Shin Etsu Handotai Co Ltd Silicon wafer, manufacturing method of laminated wafer and laminated wafer thereof
WO2002035579A2 (en) * 2000-10-20 2002-05-02 Feng Zhou Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate
US6468884B2 (en) 2000-01-21 2002-10-22 Nissin Electric Co., Ltd. Method of forming silicon-contained crystal thin film
WO2002097893A1 (en) * 2001-05-28 2002-12-05 Shin-Etsu Handotai Co.,Ltd. Method of manufacturing laminated wafer
JP2003017723A (en) * 2001-06-29 2003-01-17 Shin Etsu Handotai Co Ltd Method of manufacturing thin semiconductor film and method of manufacturing solar battery
JP2003512719A (en) * 1999-06-30 2003-04-02 コミツサリア タ レネルジー アトミーク Metal thin film formation method by pressure
JP2003264270A (en) * 2002-01-16 2003-09-19 Soi Tec Silicon On Insulator Technologies Cleaving method for wafer material
JP2004515920A (en) * 2000-12-08 2004-05-27 コミツサリア タ レネルジー アトミーク Thin film manufacturing method including introduction of gaseous species
JP2004532515A (en) * 2001-03-02 2004-10-21 コミサリヤ・ア・レネルジ・アトミク Method for producing thin film on special substrate and its application
JP2005093898A (en) * 2003-09-19 2005-04-07 Sanyo Electric Co Ltd Manufacturing method of crystal-substrate and element
JP2006518097A (en) * 2003-01-24 2006-08-03 エス オー イ テク シリコン オン インシュレータ テクノロジース Layer transfer method
JP2006303101A (en) * 2005-04-19 2006-11-02 Shin Etsu Handotai Co Ltd Manufacturing method for laminated wafer and jig for peeling used for it
JP2007514321A (en) * 2003-12-10 2007-05-31 ザ、リージェンツ、オブ、ザ、ユニバーシティ、オブ、カリフォルニア Low crosstalk circuit board for mixed signal integrated circuits
WO2008132895A1 (en) * 2007-04-20 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and semiconductor device
JP2008539590A (en) * 2005-04-25 2008-11-13 コーニング インコーポレイテッド Flexible display board
JP2008277789A (en) * 2007-04-03 2008-11-13 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method, and semiconductor device
JP2008288579A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2008288563A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Process for producing soi substrate
JP2008294425A (en) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method thereof, and semiconductor device
JP2008311636A (en) * 2007-05-17 2008-12-25 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device, manufacturing method of display device, semiconductor device, display device, and electronic apparatus
JP2009021567A (en) * 2007-06-15 2009-01-29 Semiconductor Energy Lab Co Ltd Substrate for manufacturing semiconductor device and manufacturing method thereof
JP2009033123A (en) * 2007-06-27 2009-02-12 Semiconductor Energy Lab Co Ltd Manufacturing method of soi substrate, and manufacturing method of semiconductor device
JP2009038368A (en) * 2007-07-11 2009-02-19 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic instrument, and method of manufacturing semiconductor device
JP2009065136A (en) * 2007-08-16 2009-03-26 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor substrate
JP2009076890A (en) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device, semiconductor device, and electronic device
JP2009094487A (en) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd Substrate provided with semiconductor film and manufacturing method thereof
JP2009094488A (en) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd Method of manufacturing substrate provided with semiconductor film
JP2009099900A (en) * 2007-10-19 2009-05-07 Semiconductor Energy Lab Co Ltd Semiconductor substrate, and its manufacturing method
JP2009111375A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2009111362A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009135469A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
JP2009135454A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2009135464A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing photoelectric converter
JP2009135430A (en) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2009135434A (en) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009135437A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP2009158937A (en) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
JP2009177154A (en) * 2007-12-27 2009-08-06 Semiconductor Energy Lab Co Ltd Method od manufacturing semiconductor substrate, and method of manufacturing semiconductor device
JP2009212503A (en) * 2008-02-04 2009-09-17 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009260313A (en) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate, and method for manufacturing semiconductor device
JP2009260315A (en) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate, and method for manufacturing semiconductor device
JP2009260314A (en) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate, and semiconductor device using the soi substrate
JP2009260312A (en) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP2009539256A (en) * 2006-05-31 2009-11-12 コーニング インコーポレイテッド Creation of SOI structure using high purity ion shower
US7674647B2 (en) 2007-11-30 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
JP2010067815A (en) * 2008-09-11 2010-03-25 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2010087067A (en) * 2008-09-30 2010-04-15 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2010103515A (en) * 2008-09-29 2010-05-06 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2010109353A (en) * 2008-10-02 2010-05-13 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
JP2010283337A (en) * 2009-05-02 2010-12-16 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
US7951689B2 (en) 2007-09-14 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
JP2014017513A (en) * 2007-05-18 2014-01-30 Semiconductor Energy Lab Co Ltd Soi substrate manufacturing method
JP2014506008A (en) * 2010-12-29 2014-03-06 ジーティーエイティー・コーポレーション Method and apparatus for forming thin films
KR101443580B1 (en) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
JP2014209631A (en) * 2007-06-22 2014-11-06 株式会社半導体エネルギー研究所 Semiconductor substrate manufacturing method
JPWO2016114382A1 (en) * 2015-01-16 2017-11-30 住友電気工業株式会社 Semiconductor substrate manufacturing method, semiconductor substrate, composite semiconductor substrate manufacturing method, composite semiconductor substrate, and semiconductor junction substrate

Cited By (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003512719A (en) * 1999-06-30 2003-04-02 コミツサリア タ レネルジー アトミーク Metal thin film formation method by pressure
US6468884B2 (en) 2000-01-21 2002-10-22 Nissin Electric Co., Ltd. Method of forming silicon-contained crystal thin film
JP2001345435A (en) * 2000-03-29 2001-12-14 Shin Etsu Handotai Co Ltd Silicon wafer, manufacturing method of laminated wafer and laminated wafer thereof
WO2002035579A3 (en) * 2000-10-20 2003-09-18 Feng Zhou Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate
WO2002035579A2 (en) * 2000-10-20 2002-05-02 Feng Zhou Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate
US6436614B1 (en) * 2000-10-20 2002-08-20 Feng Zhou Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate
JP2004515920A (en) * 2000-12-08 2004-05-27 コミツサリア タ レネルジー アトミーク Thin film manufacturing method including introduction of gaseous species
JP2004532515A (en) * 2001-03-02 2004-10-21 コミサリヤ・ア・レネルジ・アトミク Method for producing thin film on special substrate and its application
JP2002353082A (en) * 2001-05-28 2002-12-06 Shin Etsu Handotai Co Ltd Method of manufacturing laminated wafer
WO2002097893A1 (en) * 2001-05-28 2002-12-05 Shin-Etsu Handotai Co.,Ltd. Method of manufacturing laminated wafer
US6897124B2 (en) 2001-05-28 2005-05-24 Shin-Etsu Handotai Co., Ltd. Method of manufacturing a bonded wafers using a Bernoulli chuck
JP2003017723A (en) * 2001-06-29 2003-01-17 Shin Etsu Handotai Co Ltd Method of manufacturing thin semiconductor film and method of manufacturing solar battery
JP2003264270A (en) * 2002-01-16 2003-09-19 Soi Tec Silicon On Insulator Technologies Cleaving method for wafer material
JP4698124B2 (en) * 2002-01-16 2011-06-08 エス オー イ テク シリコン オン インシュレータ テクノロジース Cleavage method of wafer material
JP2006518097A (en) * 2003-01-24 2006-08-03 エス オー イ テク シリコン オン インシュレータ テクノロジース Layer transfer method
JP2005093898A (en) * 2003-09-19 2005-04-07 Sanyo Electric Co Ltd Manufacturing method of crystal-substrate and element
US7875953B2 (en) 2003-12-10 2011-01-25 The Regents Of The University Of California Low crosstalk substrate for mixed-signal integrated circuits
JP2007514321A (en) * 2003-12-10 2007-05-31 ザ、リージェンツ、オブ、ザ、ユニバーシティ、オブ、カリフォルニア Low crosstalk circuit board for mixed signal integrated circuits
JP2006303101A (en) * 2005-04-19 2006-11-02 Shin Etsu Handotai Co Ltd Manufacturing method for laminated wafer and jig for peeling used for it
JP2008539590A (en) * 2005-04-25 2008-11-13 コーニング インコーポレイテッド Flexible display board
JP2009539256A (en) * 2006-05-31 2009-11-12 コーニング インコーポレイテッド Creation of SOI structure using high purity ion shower
KR101441702B1 (en) * 2006-05-31 2014-09-17 코닝 인코포레이티드 Producing soi structure using high-purity ion shower
KR101441939B1 (en) * 2007-04-03 2014-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi substrate, method for manufacturing the same, and semiconductor device
US8823063B2 (en) 2007-04-03 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. SOI substrate, method for manufacturing the same, and semiconductor device
JP2008277789A (en) * 2007-04-03 2008-11-13 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method, and semiconductor device
US9536774B2 (en) 2007-04-03 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. SOI substrate, method for manufacturing the same, and semiconductor device
JP2008288563A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Process for producing soi substrate
JP2008288578A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Soi substrate and method for manufacturing semiconductor device
WO2008132895A1 (en) * 2007-04-20 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and semiconductor device
US7709337B2 (en) 2007-04-20 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
JP2009194400A (en) * 2007-04-20 2009-08-27 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2008288579A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
TWI478278B (en) * 2007-04-20 2015-03-21 Semiconductor Energy Lab Method for manufacturing soi substrate and semiconductor device
US8951878B2 (en) 2007-04-20 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
US8629031B2 (en) 2007-04-20 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
US8399329B2 (en) 2007-04-20 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
JP2008294425A (en) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method thereof, and semiconductor device
US8847314B2 (en) 2007-04-27 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method of the same, and semiconductor device
KR101443580B1 (en) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
JP2008311636A (en) * 2007-05-17 2008-12-25 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device, manufacturing method of display device, semiconductor device, display device, and electronic apparatus
JP2014017513A (en) * 2007-05-18 2014-01-30 Semiconductor Energy Lab Co Ltd Soi substrate manufacturing method
US8895407B2 (en) 2007-05-18 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP2009021567A (en) * 2007-06-15 2009-01-29 Semiconductor Energy Lab Co Ltd Substrate for manufacturing semiconductor device and manufacturing method thereof
JP2014209631A (en) * 2007-06-22 2014-11-06 株式会社半導体エネルギー研究所 Semiconductor substrate manufacturing method
JP2009033123A (en) * 2007-06-27 2009-02-12 Semiconductor Energy Lab Co Ltd Manufacturing method of soi substrate, and manufacturing method of semiconductor device
KR101478812B1 (en) * 2007-06-27 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP2009038368A (en) * 2007-07-11 2009-02-19 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic instrument, and method of manufacturing semiconductor device
US8841730B2 (en) 2007-07-11 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2009065136A (en) * 2007-08-16 2009-03-26 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor substrate
JP2009076890A (en) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device, semiconductor device, and electronic device
US7951689B2 (en) 2007-09-14 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
US8399337B2 (en) 2007-09-14 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
JP2009094487A (en) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd Substrate provided with semiconductor film and manufacturing method thereof
JP2009094488A (en) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd Method of manufacturing substrate provided with semiconductor film
US8822305B2 (en) 2007-09-21 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Substrate provided with semiconductor films and manufacturing method thereof
JP2009111362A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009111375A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2009135434A (en) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
US8828844B2 (en) 2007-10-10 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
JP2009135430A (en) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
US8772128B2 (en) 2007-10-10 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009099900A (en) * 2007-10-19 2009-05-07 Semiconductor Energy Lab Co Ltd Semiconductor substrate, and its manufacturing method
KR101511070B1 (en) 2007-11-01 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor substrate, semiconductor device and electronic device
JP2009135469A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
JP2009135437A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor substrate, semiconductor device, and electronic device
KR101499486B1 (en) * 2007-11-01 2015-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor substrate
US7964429B2 (en) 2007-11-01 2011-06-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
JP2009135454A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2009135464A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing photoelectric converter
US7674647B2 (en) 2007-11-30 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US7871849B2 (en) 2007-11-30 2011-01-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
JP2009158937A (en) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
US8211780B2 (en) 2007-12-03 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009177154A (en) * 2007-12-27 2009-08-06 Semiconductor Energy Lab Co Ltd Method od manufacturing semiconductor substrate, and method of manufacturing semiconductor device
JP2009212503A (en) * 2008-02-04 2009-09-17 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009260315A (en) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate, and method for manufacturing semiconductor device
US8946051B2 (en) 2008-03-26 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
US9633892B2 (en) 2008-03-26 2017-04-25 Semiconductor Energy Laboratory Co., Ltd Method for manufacturing SOI substrate in which crystal defects of a single crystal semiconductor layer are reduced and method for manufacturing semiconductor device
JP2009260312A (en) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP2009260314A (en) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate, and semiconductor device using the soi substrate
JP2014179641A (en) * 2008-03-26 2014-09-25 Semiconductor Energy Lab Co Ltd Soi substrate manufacturing method
JP2009260313A (en) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate, and method for manufacturing semiconductor device
JP2010067815A (en) * 2008-09-11 2010-03-25 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2010103515A (en) * 2008-09-29 2010-05-06 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2010087067A (en) * 2008-09-30 2010-04-15 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
US8741740B2 (en) 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2010109353A (en) * 2008-10-02 2010-05-13 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
JP2010283337A (en) * 2009-05-02 2010-12-16 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
US9112067B2 (en) 2009-05-02 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014506008A (en) * 2010-12-29 2014-03-06 ジーティーエイティー・コーポレーション Method and apparatus for forming thin films
JPWO2016114382A1 (en) * 2015-01-16 2017-11-30 住友電気工業株式会社 Semiconductor substrate manufacturing method, semiconductor substrate, composite semiconductor substrate manufacturing method, composite semiconductor substrate, and semiconductor junction substrate

Similar Documents

Publication Publication Date Title
JP2000077287A (en) Manufacture of crystal thin-film substrate
US7935611B2 (en) Method for manufacturing substrate for photoelectric conversion element
US6100165A (en) Method of manufacturing semiconductor article
TWI293478B (en) Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device
US6251754B1 (en) Semiconductor substrate manufacturing method
CA2225131C (en) Process for producing semiconductor article
US7910458B2 (en) Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials
JP3257624B2 (en) Semiconductor member manufacturing method
KR101313346B1 (en) Fabrication method of single crystal silicon solar battery and single crystal silicon solar battery
AU5760199A (en) Semiconductor substrate and its production method, semiconductor device comprising the same and its production method
WO2001082346A1 (en) Method for fabricating silicon-on-insulator
JPH06326024A (en) Manufacture of semiconductor substrate, and method of depositing amorphous film
JP2008263087A (en) Method of manufacturing soi substrate
JP2007073878A (en) Soi wafer and manufacturing method for soi wafer
JPH10326759A (en) Formation of thin film
WO2007072624A1 (en) Method for manufacturing soi substrate, and soi substrate
JP2004342819A (en) Semiconductor substrate and its producing process
JP3293767B2 (en) Semiconductor member manufacturing method
JP2010199338A (en) Method of manufacturing laminated wafer
JP2002118242A (en) Method for manufacturing semiconductor member
JP3093762B2 (en) Method for manufacturing semiconductor device
JP4943820B2 (en) Method of manufacturing a GOI (Geon Insulator) substrate
JP2773203B2 (en) Method for manufacturing semiconductor device
KR20010038202A (en) Method of low temperature growth of a semiconductor film
JPH04373171A (en) Forming method of semiconductor crystal article

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081118