New! View global litigation for patent families

JP2000077287A - Manufacture of crystal thin-film substrate - Google Patents

Manufacture of crystal thin-film substrate

Info

Publication number
JP2000077287A
JP2000077287A JP25603698A JP25603698A JP2000077287A JP 2000077287 A JP2000077287 A JP 2000077287A JP 25603698 A JP25603698 A JP 25603698A JP 25603698 A JP25603698 A JP 25603698A JP 2000077287 A JP2000077287 A JP 2000077287A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
substrate
crystal
support
fig
step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25603698A
Other languages
Japanese (ja)
Inventor
Koji Miyake
浩二 三宅
Original Assignee
Nissin Electric Co Ltd
日新電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To expand the application range of a material which is usable as a support substrate by preventing the support substrate from being exposed to high temps. SOLUTION: This manufacturing method comprises a step (Fig. A) of injecting H ions or He ions in a crystal substrate 2, a step (Fig. B) of heating the crystal substrate 2 to form voids at ion-injected positions 8, while the ion-injected plane 6 of the crystal substrate 2 is pressed to a substrate holder 18 by dead weight, a step (Fig. C) of adhering a support substrate 10 to the ion-injected plane 6 of the crystal substrate 2, using adhesives, and a step (Fig. D) causing the crystal substrate 2 to ped off from the support substrate 10 at the ion-injected positions 8 in the crystal substrate 2 to obtain a crystal thin film 12 on the support board 10.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】この発明は、例えば太陽電池用基板、液晶ディスプレイ用基板、半導体装置用基板等として用いられるものであって、支持基板上に結晶薄膜を形成した構造の結晶薄膜基板を製造する方法に関し、 TECHNICAL FIELD The present invention is, for example, a solar battery substrate, a substrate for a liquid crystal display, which is used as a semiconductor device substrate or the like, a crystal thin film substrate having a structure forming a crystal thin film on a supporting substrate It relates to a method of manufacturing,
より具体的には、支持基板が高温に曝されることを防止して、支持基板として使用できる材料の範囲拡大を可能にする手段に関する。 More specifically, to prevent the support substrate is exposed to a high temperature, about means enabling the range expansion of the material that can be used as the support substrate.

【0002】 [0002]

【従来の技術】例えば、太陽電池においては、単結晶シリコン基板を用いた場合の発電効率は、多結晶シリコンやアモルファスシリコン基板を用いた場合に比べて高いにも拘わらず、生産コストが高いために単結晶シリコン基板は十分に利用されていないのが現状である。 BACKGROUND ART For example, in the solar cell, the power generation efficiency with a single-crystal silicon substrate, even though higher than in the case of using polycrystalline silicon or amorphous silicon substrate, because of the high production costs the single crystal silicon substrate is has not yet been fully utilized. 生産コストが高いのは、原料となる単結晶シリコン基板のコストが高いことが最も大きな要因である。 Production cost is high is given, it is the most significant factor is the high cost of the single crystal silicon substrate as a raw material.

【0003】直接遷移型である単結晶シリコンに必要な膜厚は、BSF構造(Back SurfaceField構造。即ち、 [0003] The film thickness necessary for single crystal silicon is a direct transition type, BSF structure (Back SurfaceField structure. That is,
基板の裏面に電界層を設けてキャリアの再結合ロスを低減させる構造)を採用する等して構造を工夫すれば、1 If it devised equal in structure to the back surface of the substrate by providing a field layer to adopt a structure) to reduce the recombination loss of a carrier, 1
0〜20μm程度あれば良く、これを大きく超えるほどに厚くなれば、シリコン基板中でトラップ準位によって電子および正孔の消滅する確率が高くなるので、効率が低下して不利になる。 May if about 0~20Myuemu, if thick enough greatly exceeds this, the probability of annihilation of the electrons and holes by the trap level is increased in the silicon substrate, the efficiency is disadvantageously lowered.

【0004】しかし現状では、単結晶シリコンインゴットの切断に用いられるワイヤソーの技術的な限界から、 [0004] At present, however, from the technical limitations of the wire saw used for cutting a single crystal silicon ingot,
200μm前後の厚さ以上にしなければ、基板の割れやクラック発生が多発するため、量産ラインでは200μ If the above 200μm of thickness about, since cracking and cracking of the substrate occurs frequently, in the mass production line 200μ
m前後に切断後、ワイヤソーによってダメージを受けた各面を数十μm程度エッチングによって削って、最終的に120〜150μm程度の厚さの単結晶シリコン基板を得ている。 After m cut back and forth, shaved by several tens μm approximately etched surfaces damaged by wire saw, it is finally obtained single crystal silicon substrate having a thickness of about 120~150Myuemu.

【0005】このような製造方法には、基板の膜厚が大き過ぎて太陽電池の発電効率が低くなる、単結晶シリコンインゴットから200〜300μm厚さ当たり1 [0005] Such a manufacturing method, the lower the power generation efficiency of the solar cell film thickness of the substrate is too large, per 200~300μm thickness from the single crystal silicon ingot 1
枚しか基板が得られないので、材料を無駄遣いして基板が極めて高コストになる、という課題がある。 Since sheets only substrate is obtained, the substrate is extremely costly and wastes material, there is a problem that.

【0006】このような課題を解決する技術の一つとして、金属基板やガラス基板等の支持基板上に、厚さ0. [0006] As one of techniques for solving such problems, a metal substrate, a glass substrate or the like of the supporting substrate, the thickness of 0.
数μm〜数十μmの結晶薄膜、典型的には単結晶薄膜を形成して結晶薄膜基板を製造する方法が、例えば特開平10−93122号公報に提案されている。 Number μm~ tens μm of crystal thin film, typically a method of producing a crystalline thin film substrate by forming a single crystal thin film is proposed, for example, in JP-A-10-93122. これを図1 Figure this 1
4を参照して説明する。 4 with reference to the description.

【0007】まず、シリコン単結晶基板等の結晶基板2 [0007] First of all, the crystal substrate 2 of silicon single crystal substrate, or the like
に、水素イオンまたはヘリウムイオン4を40〜400 To, hydrogen ions or helium ions 4 from 40 to 400
keV程度のエネルギーで概ね0.5〜4μm程度の厚さに概ね10 16 cm -2以上注入する(注入工程。図14 generally in keV energy of about injecting approximately 10 16 cm -2 or higher to a thickness of about 0.5 to 4 .mu.m (implantation step. Figure 14
A)。 A). 6はイオン注入面、8はイオン注入位置である。 6 is ion-implanted surface, 8 is an ion implantation position.

【0008】次いで、上記結晶基板2のイオン注入面6 [0008] Then, ion implantation surface of the crystal substrate 2 6
に支持基板10を積載後(図14B)、加熱によってイオン注入位置8に高濃度のボイド(空孔)を形成する(ボイド形成工程。図14C)。 The supporting substrate 10 after loading (FIG. 14B), to form a high density of voids (holes) in the ion implantation position 8 by heating (void formation step. Figure 14C). ボイドを形成するのは、その層の機械強度を低下させて、後でその層を境にして剥がしやすくするためである。 To form the voids, reduce the mechanical strength of the layer, in order to facilitate peeling by the layer as a boundary later. ボイド形成には、一般的には380〜600℃程度の加熱が必要である。 The voiding is generally required heating at about 380 to 600 ° C..

【0009】次いで、上記結晶基板2および支持基板1 [0009] Then, the crystal substrate 2 and the supporting substrate 1
0を高温に加熱して、両者を接着する(接着工程。図1 0 was heated to a high temperature to bond the two (bonding process. FIG. 1
4D)。 4D). 両者の高温加熱による接着には、一般的には1 The adhesion by high temperature heating of both, generally 1
000℃以上が必要である。 000 ℃ or higher is required.

【0010】次いで、上記結晶基板2と支持基板10とを、機械的な力を加えることによって、結晶基板2中のイオン注入位置8、即ちボイド形成位置で剥離させる(剥離工程。図14E)。 [0010] Then, the support substrate 10 and the crystal substrate 2, by applying a mechanical force, an ion implantation position 8 in the crystal substrate 2, i.e. is peeled off at the void formation position (the peeling step. Figure 14E). これによって、結晶基板2のイオン注入位置8から上の層が支持基板10側に移行して、支持基板10上に結晶薄膜(結晶基板2がシリコン単結晶基板の場合は、シリコン単結晶薄膜)12が得られる。 Thus, shifts from the ion implantation position 8 of the crystal substrate 2 to the layer support substrate 10 side of the upper, crystal thin film on the support substrate 10 (if the crystal substrate 2 is a silicon single crystal substrate, a silicon single crystal thin film) 12 is obtained. 即ち、支持基板10上に結晶薄膜12を形成した構造の結晶薄膜基板16が得られる。 That is, the crystalline thin film substrate 16 of the structure forming the crystalline thin film 12 on the support substrate 10 is obtained. 結晶薄膜12の膜厚は、上記イオン注入位置8の深さに相当しており、例えば0.5〜4μm程度である。 The film thickness of the crystal thin film 12 is equivalent to the depth of the ion implantation position 8, for example, about 0.5 to 4 .mu.m.

【0011】結晶薄膜の膜厚を大きくしたい場合は、上記結晶薄膜12上に更に結晶薄膜13をエピタキシャル成長させる(エピ成長工程。図14F)。 [0011] When it is desired to increase the thickness of the thin crystal film further epitaxially growing a crystalline thin film 13 is formed on the crystal thin film 12 (epitaxial growth process. FIG. 14F). これによって、全体で(即ち結晶薄膜12と13の合計で)10〜 Thus, (the sum of words crystal thin film 12 and 13) total 10
20μm程度の膜厚を得ることができる。 It is possible to obtain a membrane thickness of about 20 [mu] m. このエピタキシャル成長には、シリコンの場合は一般的に1000℃ The epitaxial growth, in the case of silicon generally 1000 ° C.
前後の加熱が必要である。 There is a need for before and after the heating.

【0012】上記構造の結晶薄膜基板16は、太陽電池用基板以外にも様々な用途がある。 [0012] crystal thin film substrate 16 of the above structure, in addition to a substrate for a solar cell has a variety of applications. 例えば、支持基板としてのガラス基板上に50nm〜100nm程度の厚さのシリコン単結晶薄膜を形成することによって、多結晶シリコン(p−Si)薄膜より1桁程度高い電子移動度が得られ、また結晶粒界の存在によるソース・ドレイン間のリーク電流を劇的に低減できるため、極めて高機能かつ高速なTFT−LCD(薄膜トランジスタ方式液晶ディスプレイ)を実現することができる。 For example, by forming a silicon single-crystal thin film having a thickness of about 50nm~100nm on a glass substrate as a support substrate, a polycrystalline silicon (p-Si) 1 order of magnitude higher electron mobility than the thin film can be obtained and because it dramatically reduces the leakage current between the source and drain due to the presence of grain boundaries, it is possible to achieve very high performance and high speed TFT-LCD (thin film transistor type liquid crystal display). また、半導体装置用のSOI(Silicon On Insulator)基板としても用いることができる。 It can also be used as an SOI (Silicon On Insulator) substrate for semiconductor device.

【0013】 [0013]

【発明が解決しようとする課題】ところが、上述した結晶薄膜基板の従来の製造方法においては、支持基板10 [SUMMARY OF THE INVENTION However, in the conventional method for producing a crystalline thin film substrates described above, the supporting substrate 10
は、ボイド形成工程において380〜600℃程度、 It is, from 380 to 600 ° C. about the voiding process,
接着工程において1000℃以上、更にエピ成長工程を行う場合は1000℃前後、というような高温に曝される。 1000 ° C. or higher in the bonding step further when performing epitaxial growth step is exposed to high temperatures, such as that before and after 1000 ° C.,. 従来の製造方法においてボイド形成工程前から支持基板10を積載しておくのは、仮に支持基板10を結晶基板2上に積載していない状態で380〜600℃ Keep loaded support substrate 10 from the previous voiding process in the conventional manufacturing method, three hundred and eighty to six hundred ° C. If the support substrate 10 in a state that is not stacked on the crystal substrate 2
程度まで加熱してボイド層を形成しようとすると、ボイド形成と同時に、注入イオンが凝集・気化することによってイオン注入位置8付近に急激に発生する水素ガスまたはヘリウムガスの圧力のために、ボイド層より上層部に凹凸が生じ、ひいては結晶基板2の表面に凹凸が生じてしまうので、これを避けるために加熱前から支持基板10を積載しておき、この支持基板10によって凹凸の発生を防止する必要があるからであると考えられる。 When heated to a degree to be formed void layer, simultaneously with the void formed by implanting ions to aggregate and vaporized due to the pressure of the hydrogen gas or helium gas generated abruptly in the vicinity of the ion implantation position 8, void layer more irregularities are produced in the upper portion, thus because irregularities on the surface of the crystal substrate 2 occurs, leave carrying the supporting substrate 10 from the front heating in order to avoid this, to prevent the occurrence of unevenness by the supporting substrate 10 it is considered to be because there is a need.

【0014】従って、支持基板10には、上記のような高温において溶融、歪み等を生じないことが要求され、 [0014] Thus, the supporting substrate 10 is melted at high temperature as described above, to have no distortion or the like is required,
従ってこれに使用できる材料は非常に限定されてしまう。 Thus materials which can be used for this is extremely limited. 例えば、上記結晶薄膜基板16をTFT−LCD用基板に利用する場合、支持基板10には、通常のソーダガラスのような軟化点の低い安価なガラス基板は使用できず、軟化点は高いけれども高価な石英基板を用いざるを得ない。 For example, when using the crystalline thin film substrate 16 in TFT-LCD substrate, the supporting substrate 10, an inexpensive glass substrate low softening point such as a conventional soda glass it can not be used, but a softening point high expensive inevitably using a quartz substrate.

【0015】そこでこの発明は、上記支持基板が高温に曝されることを防止して、支持基板として使用できる材料の範囲拡大を可能にすることを主たる目的とする。 [0015] Therefore the present invention is to prevent the above-mentioned supporting substrate is exposed to high temperatures, the enabling range expansion of the material that can be used as the supporting substrate and the main object.

【0016】 [0016]

【課題を解決するための手段】この発明に係る製造方法の一つは、シリコンまたはその化合物から成る結晶基板に水素イオンまたはヘリウムイオンを注入する注入工程と、次いで前記結晶基板のイオン注入面を支持基板以外の押圧手段で押圧した状態で、当該結晶基板を加熱して前記イオンの注入位置にボイドを形成するボイド形成工程と、次いで前記結晶基板のイオン注入面に支持基板を接着材を用いて接着する接着工程と、次いで前記結晶基板と前記支持基板とを前記結晶基板中の前記イオンの注入位置で剥離させて、前記支持基板上に結晶薄膜を得る剥離工程とを備えることを特徴としている(請求項1)。 SUMMARY OF THE INVENTION One of the manufacturing method according to the present invention, an injection step of injecting a silicon or hydrogen ions or helium ions into the crystal substrate made of the compound, then the ion implantation surface of the crystal substrate while pressed by the pressing means other than the supporting substrate, a void formation step of heating the crystal substrate to form voids in the injection position of the ion, then an adhesive to the supporting substrate on the ion implantation surface of the crystalline substrate using a bonding step of bonding Te, then is peeled and the supporting substrate and the crystal substrate in the injection position of the ion in the crystal substrate, as characterized by comprising a separation step of obtaining a crystal thin film on the supporting substrate are (claim 1).

【0017】上記製造方法によれば、ボイド形成工程後に支持基板を結晶基板に接着するので、支持基板がボイド形成工程時の高温に曝されることを防止することができる。 According to the above manufacturing method, since the bonding to the crystalline substrate to the support substrate after the void formation step, it is possible to prevent the support substrate is exposed to a high temperature during the voiding process.

【0018】しかも、ボイド形成工程では、結晶基板のイオン注入面を支持基板以外の押圧手段で押圧した状態で加熱するので、結晶基板の表面に凹凸が生じることを防止することができる。 [0018] Moreover, in the void forming step, since the heating in a state of being pressed by the pressing means other than the support substrate ion implantation surface of the crystal substrate, it is possible to prevent the unevenness on the surface of the crystal substrate is produced.

【0019】また、接着工程では、接着材を用いる接着を採用しており、接着材による接着では従来の高温加熱による接着と違って高温加熱を要しないので、接着工程においても支持基板が高温に曝されることを防止することができる。 Further, in the bonding step employs a bonding using an adhesive, since the adhesion by the adhesive does not require high temperature heating unlike bonding by conventional high temperature heating, even the supporting substrate in the bonding step to a high temperature it can be prevented from being exposed.

【0020】このようにこの発明では、支持基板が高温に曝されることを防止することができるので、支持基板として使用できる材料の範囲拡大が可能になる。 [0020] In this way the present invention, the supporting substrate can be prevented to be exposed to a high temperature, it is possible to range expansion of the material that can be used as the support substrate.

【0021】上記ボイド形成工程と接着工程との間に、 [0021] Between the void forming step and the bonding step,
結晶基板のイオン注入面上に結晶薄膜をエピタキシャル成長させるエピ成長工程を設け、この結晶薄膜に支持基板を接着するようにしても良い(請求項2)。 The epitaxial growth step of epitaxially growing a crystal thin film on the ion implantation surface of the crystal substrate is provided, it is bonded to the support substrate to the crystal thin film Good (claim 2).

【0022】このようにエピ成長工程を付加する場合でも、エピ成長工程後に支持基板を接着するので、支持基板が、ボイド形成工程時の高温だけでなく、エピ成長工程時の高温に曝されることをも防止することができる。 [0022] Even when adding this manner epitaxial growth process, since bonding the supporting substrate after epitaxial growth step, the supporting substrate, not only the high temperature during the voiding process, is exposed to a high temperature during the epitaxial growth process it is also possible to prevent that.
しかもエピ成長工程の付加によって、結晶薄膜の厚さを簡単に増大させることができる。 Moreover the addition of the epitaxial growth process, it is possible to easily increase the thickness of the crystal thin film.

【0023】 [0023]

【発明の実施の形態】図1は、この発明に係る結晶薄膜基板の製造方法の一例を示す工程図である。 Figure 1 DETAILED DESCRIPTION OF THE INVENTION is a process diagram showing an example of a method for producing a crystalline thin film substrate according to the present invention. 図2は、この発明に係る結晶薄膜基板の製造方法の他の例を示す工程図である。 Figure 2 is a process diagram showing another example of a method for producing a crystalline thin film substrate according to the present invention. 図14の従来例と同一または相当する部分には同一符号を付している。 And the same reference numeral in the conventional examples and the same or corresponding parts in FIG. 14.

【0024】図1はエピ成長工程を設けていない場合の例であり、まずこの例を説明する。 [0024] Figure 1 is an example of a case provided with no epitaxial growth process, it will be described first example.

【0025】まず、結晶基板2に、水素イオンまたはヘリウムイオン4を注入する(注入工程。図1A)。 Firstly, a crystal substrate 2, implanting hydrogen ions or helium ions 4 (implantation step. Figure 1A). 6はイオン注入面である。 6 is an ion implanted surface. 結晶基板2は、シリコン基板に限らず、シリコン化合物(例えばSiC、SiGe、Fe Crystal substrate 2 is not limited to a silicon substrate, a silicon compound (e.g. SiC, SiGe, Fe
Si 2等)から成る基板でも良い。 It may be a substrate made of Si 2, etc.). シリコン化合物から成る基板においても水素イオンまたはヘリウムイオン4 Hydrogen ions or helium ions 4 even substrate of silicon compounds
の注入、加熱によってボイド層が形成されることを確認している。 Injection, it was confirmed that the void layer is formed by heating. 結晶基板2は、典型的にはこれらシリコン等の単結晶基板であるが、多結晶基板でも良い。 Crystal substrate 2 is typically is a single crystal substrate of these silicon or the like, may be polycrystalline substrates. 多結晶基板とすれば、後の工程で得られる結晶薄膜12は多結晶薄膜となる。 If the polycrystalline substrate, crystal thin film 12 obtained in the subsequent step becomes polycrystalline thin film.

【0026】イオン4のエネルギーは、結晶基板2中でのイオン注入位置8を、換言すれば後の工程で得られる結晶薄膜12の厚さを決定する。 The energy of the ion 4, ion implantation position 8 in the crystal substrate 2, to determine the thickness of the crystal thin film 12 obtained in the step after other words. イオン4のエネルギーを例えば40〜400keVにすれば、イオン注入位置8は前述したように概ね0.5〜4μm程度の深さになる。 If the energy of the ions 4 for example 40~400KeV, ion implantation position 8 is at a depth of roughly about 0.5~4μm, as described above. イオン4の注入量は、ボイド形成のために、概ね1 Injection of ions 4, for the void formation, generally 1
16 cm -2以上とする。 And 0 16 cm -2 or more.

【0027】上記イオン4を注入するのに好適なイオン注入方法の例を、後で図6〜図13を参照して説明する。 [0027] Examples of suitable ion implantation method for implanting the ions 4, will be described with reference to FIGS. 6 to 13 below.

【0028】次いで、この例では、上記結晶基板2を、 [0028] Then, in this example, the crystal substrate 2,
そのイオン注入面6を基板台18に密着させて載せた状態で、当該結晶基板2を加熱して、結晶基板2中の上記イオン注入位置8にボイドを形成する(ボイド形成工程。図1B)。 The ion-implanted surface 6 in a state where placed in close contact to the substrate stage 18 heats the crystal substrate 2 to form a void in the ion implantation position 8 in the crystal substrate 2 (voiding process. FIG. 1B) . この加熱温度は、例えば前述したように380〜600℃程度とする。 The heating temperature is, e.g., about 380-600 ° C., as described above. 加熱時間は、例えば10 The heating time is, for example, 10
〜30分程度である。 Is about 30 minutes.

【0029】この例では、上記結晶基板2の自重でそのイオン注入面6を押圧しており、結晶基板2自身が、加熱時にそのイオン注入面6を押圧する押圧手段を構成している。 [0029] In this example, it has pressed the ion implanted surface 6 by the weight of the crystal substrate 2, the crystal substrate 2 itself, constitute a pressing means for pressing the ion implanted surface 6 at the time of heating. これによれば、押圧手段としてそれ専用のものを用いなくて済むので、工程や装置が簡単になる。 According to this, since it is not necessary using the dedicated ones as a pressing means, the process and apparatus is simplified.

【0030】但し、押圧手段は、要は加熱処理中に結晶基板2のイオン注入面6を、内部からのガス圧に抗して押圧できるものであれば良く、上記例以外のものでも良い。 [0030] However, the pressing means, the ion implantation surface 6 of the crystal substrate 2 short during the heat treatment, as long as it can be pressed against the gas pressure from the inside, may be a material other than the above example. 例えば、図3に示す例のように、結晶基板2のイオン注入面6に密着させて載せた押圧用基板20でも良く、この押圧用基板20はボイド形成工程の直後に除去すれば良い。 For example, as in the example shown in FIG. 3, may even pressing board 20 which carries in close contact the ion implantation surface 6 of the crystal substrate 2, the pressing board 20 may be removed immediately after the void formation step. また、結晶基板2の少なくともイオン注入面6に加圧状態にある気体または液体を充満させて、これらでイオン注入面6を押圧しても良い。 Further, at least the ion-implanted surface 6 of the crystal substrate 2 by filling a gas or liquid in the pressurized state may be pressed ion implantation surface 6 thereof. あるいは、結晶基板2のイオン注入面6に例えばCVD(化学気相成長)法やスパッタ法等によって薄膜を形成し、この薄膜でイオン注入面6を押圧しても良い。 Alternatively, the thin film is formed by such the ion-implanted surface 6 of the crystal substrate 2 e.g. CVD (chemical vapor deposition) method or a sputtering method may be pressing an ion implantation surface 6 in the thin film. イオン注入位置8 Ion implantation position 8
の深さによっては、具体的にはイオン注入位置8が深い場合は、このような薄膜でも十分に押圧手段の作用をする。 Depending depth, in particular where the ion implantation position 8 is deep, the effect of sufficiently pressing means in such a thin film.

【0031】次いで、上記結晶基板2の温度が例えば室温程度に低下した後、そのイオン注入面6に支持基板1 [0031] Then, after the temperature of the crystal substrate 2 is lowered to about room temperature for example, the supporting substrate 1 in the ion-implanted surface 6
0を接着材を用いて接着する(接着工程。図1C)。 0 adhered using an adhesive (bonding process. FIG. 1C). 接着材は、例えば接着樹脂、融点の低い金属材料等である。 Adhesive material, for example adhesive resins, low metal material such as melting point. より具体的には、支持基板10が例えばガラス基板のように透明性のある基板の場合は、接着材として紫外線硬化樹脂を用い、これを接着面に塗布して貼り合わせた後、支持基板10側から紫外線を照射して当該紫外線硬化樹脂を硬化させて接着しても良い。 More specifically, if the supporting substrate 10 of the transparency is a substrate such as a glass substrate for example, an ultraviolet curing resin used as an adhesive, after bonding by applying it to the adhesive surface, the supporting substrate 10 by irradiating ultraviolet rays from the side it may be bonded by curing the ultraviolet curing resin. また、支持基板10が例えば金属基板の場合は、接着材として上記融点の低い金属材料を用いれば良い。 Also, if the support substrate 10, for example a metal substrate, may be used metal material having low the melting point as an adhesive. また、水等によって分子的結合で接着させても良い。 Further, it may be adhered by molecular binding by water.

【0032】次いで、上記結晶基板2と支持基板10とを、結晶基板2中のイオン注入位置8で、即ちボイド形成位置で剥離させる(剥離工程。図1D)。 [0032] Then, the support substrate 10 and the crystal substrate 2, in the ion implantation position 8 in the crystal substrate 2, i.e. is peeled off at the void formation position (the peeling step. Figure 1D). これによって、結晶基板2のイオン注入位置8から上の層が支持基板10側に移行して、支持基板10上に結晶薄膜(結晶基板2が例えばシリコン単結晶基板の場合は、シリコン単結晶薄膜)12が得られる。 Thus, the layers above the ion implantation position 8 of the crystal substrate 2 is shifted to the supporting substrate 10 side, when the crystal thin film (crystalline substrate 2 on the support substrate 10 of a silicon single crystal substrate, for example, the silicon single crystal thin film ) 12 is obtained. 即ち、支持基板10上に結晶薄膜12を形成した構造の結晶薄膜基板16が得られる。 That is, the crystalline thin film substrate 16 of the structure forming the crystalline thin film 12 on the support substrate 10 is obtained. 結晶薄膜12の膜厚は、上記イオン注入位置8の深さに相当しており、例えば0.5〜4μm程度である。 The film thickness of the crystal thin film 12 is equivalent to the depth of the ion implantation position 8, for example, about 0.5 to 4 .mu.m.

【0033】上記剥離は、例えば図4に示すように、結晶基板2と支持基板10とを一対の真空チャック22、 [0033] The release, for example, as shown in FIG. 4, the crystal substrate 2 and the supporting substrate 10 and a pair of vacuum chucks 22,
24でそれぞれ吸着した状態で、矢印A、Bに示すように両方に引っ張れば良い。 While adsorbed respectively 24, it may be pulled to both as indicated by the arrow A, B. このようにすれば、結晶基板2および支持基板10に割れ、欠け等の発生を防止しつつ、剥離させることができる。 Thus, cracks in the crystal substrate 2 and the support substrate 10, while preventing the occurrence of chipping can be peeled off.

【0034】この製造方法によれば、ボイド形成工程(図1B)後に支持基板10を結晶基板2に接着するので、支持基板10がボイド形成工程時の高温に曝されることを防止することができる。 According to this manufacturing method, since the supporting substrate 10 after the void forming step (FIG. 1B) to adhere to the crystal substrate 2, it is possible to prevent the supporting substrate 10 is exposed to a high temperature during the voiding process it can.

【0035】しかも、ボイド形成工程では、結晶基板2 [0035] In addition, in the void formation process, crystal substrate 2
のイオン注入面6を支持基板10以外の押圧手段で(図1の例では結晶基板2の自重で)押圧した状態で加熱するので、結晶基板2の表面(イオン注入面6)に凹凸が生じることを防止することができる。 Since (in the example of FIG. 1 own weight in the crystal substrate 2) of the ion implantation surface 6 by pressing means other than the support substrate 10 is heated while pressing, unevenness occurs in the surface of the crystal substrate 2 (ion implanted surface 6) it is possible to prevent that.

【0036】また、接着工程(図1C)では接着材を用いる接着を採用しており、接着材による接着では従来の高温加熱による接着と違って高温加熱を要しないので、 Further, the bonding step employs a bonding using (Fig. 1C) in the adhesive, since the adhesion by the adhesive does not require high temperature heating unlike bonding by conventional high temperature heating,
接着工程においても支持基板10が高温に曝されることを防止することができる。 Even the supporting substrate 10 can be prevented from being exposed to high temperatures in the bonding process.

【0037】このように上記製造方法では、支持基板1 [0037] In this way, the manufacturing method, the supporting substrate 1
0が高温に曝されることを防止することができるので、 Since 0 is prevented from being exposed to high temperatures,
支持基板10として使用できる材料の範囲拡大が可能になる。 Expanding the scope of materials that can be used as the supporting substrate 10 is made possible. 即ち、支持基板10として耐熱性に劣る様々な基板を使用することが可能になる。 That is, it is possible to use various substrates inferior in heat resistance as the support substrate 10. 例えば、支持基板10 For example, the supporting substrate 10
としてソーダガラス等の安価なガラス基板を使用することも可能になる。 An inexpensive glass substrate soda glass or the like also becomes possible to use as.

【0038】なお、本発明者の実験によれば、ボイド形成工程時に、結晶基板2のイオン注入面6を押圧手段によって押圧せずに、380℃または420℃の一定温度でいずれも3時間かけてゆっくり加熱したところ、結晶基板2の表面に凹凸は殆ど生じずに後の剥離工程で剥離可能であったが、加熱温度が450℃を超えると結晶基板2の表面に凹凸が現れ始めた。 [0038] Note that according to the experiments conducted by the present inventors, when the void formation step, an ion implantation surface 6 of the crystal substrate 2 without pressing by the pressing means, over a period of 3 hours either at a constant temperature of 380 ° C. or 420 ° C. was slowly heated Te, irregularities on the surface of the crystal substrate 2 was possible peeling peeling step after without causing almost, but the heating temperature began to appear uneven than the surfaces of the crystal substrate 2 to 450 ° C..

【0039】しかし、上記のように加熱に3時間もかける方法では、スループットが大幅に低下するので好ましくない。 [0039] However, in the method of applying even 3 hours heating as described above, since the throughput is significantly reduced undesirable. これに対して、この発明のように押圧手段を用いれば、ボイド形成工程時の加熱は従来例と同様に10 In contrast, the use of the pressing means as in the present invention, as with conventional heating at the time of voiding process Example 10
〜30分程度で良いので、スループットを低下させずに済む。 Since good for about 30 minutes, it is not necessary to reduce the throughput. 例えば、図3の例のようにシリコン基板から成る押圧用基板20を用いて500℃で10分間加熱したところ、結晶基板2の表面の凹凸は問題の無い程度であり、その後ガラス基板から成る支持基板10を紫外線硬化樹脂を用いて接着した後、引き剥がす方向に力を加えたところ、イオン注入位置8で剥離を行うことができた。 For example, were heated 10 minutes at 500 ° C. using a pressing board 20 made of a silicon substrate as in the example of FIG. 3, the unevenness of the surface of the crystal substrate 2 is much no problem, then a glass substrate supporting after the substrate 10 is bonded using a UV curing resin, it was added a force in the direction to peel, it was possible to perform peeling at the ion implantation position 8.

【0040】上記図3に示す例のように、ボイド形成工程時に押圧用基板20を用いて結晶基板2のイオン注入面6を押圧する場合は、加熱中に押圧用基板20が結晶基板2に接着されないように、押圧用基板20の表面(押圧面)に、600℃程度まで加熱しても水分子等と化学結合を生じない材料、例えば金等の薄膜を形成しておくか、またはそのような材料から成る押圧用基板20 [0040] As in the example shown in FIG 3, when pressing the ion-implanted surface 6 of the crystal substrate 2 by using the pressing board 20 when the void forming step, the pressing board 20 is crystal substrate 2 during heating so as not to be bonded to the surface of the pressing board 20 (pressing surface), materials that does not cause a chemical bond with water molecules or the like even when heated to about 600 ° C., or keep a thin film of such as gold or the like, or a pressing the substrate 20 made of material such as
を用いることが好ましい。 It is preferably used. または、水分子との結合を防ぐために、押圧用基板20の押圧面にフッ素イオンを注入したり、フッ素系の薄膜を形成して、押圧面を疎水性にしておくことも効果的である。 Or, in order to prevent the binding of water molecules, or by implanting fluorine ions into the pressing surface of the pressing board 20, by forming a thin film of fluorine-based, it is also effective to keep the hydrophobic pressing surface. または、押圧する前に、押圧用基板20を加熱やプラズマ処理することによって、その押圧面の水や油を除去しておくことも効果的である。 Or, prior to pressing, by heating or plasma treatment the pressing board 20, it is also effective to keep removing water and oil of the pressing surface.

【0041】図1に示す例のように、結晶基板2のイオン注入面6を基板台18に密着させて載せる場合も、基板台18の表面(載置面)に上記のような接着防止処理を施しておくことが好ましい。 [0041] As in the example shown in FIG. 1, even if the ion-implanted surface 6 of the crystal substrate 2 placed in close contact to the substrate table 18, anti-adhesion treatment as described above on the surface (mounting surface) of the substrate stage 18 preferably to be subjected to.

【0042】上記結晶薄膜基板16は例えばTFT−L [0042] The crystalline thin film substrate 16, for example TFT-L
CD用基板に用いる場合は、結晶薄膜12として、例えば50〜100nm程度の厚さの単結晶薄膜があれぱ良いため、上記図1の製造方法で十分であるが、例えば太陽電池用基板のように10〜20μm程度の厚さの単結晶シリコン薄膜が必要な場合は、上記図1の製造方法では、注入深さの深い水素イオン注入の場合でも、1Me When used in the CD substrate, a crystal thin film 12, for example, since a single crystal thin film having a thickness of about 50~100nm good arepa is sufficient in the production method of FIG. 1, for example as a substrate for a solar cell when single-crystal silicon thin film having a thickness of about 10~20μm is required, in the manufacturing method of FIG. 1, even if the deep hydrogen ion implantation of implantation depth, 1Me
V以上の高エネルギーで注入しなければならず、このような高エネルギーでイオンを注入する方法は、イオン注入装置が複雑、高価になるのであまり現実的ではない。 Must be implanted at high energy over V, a method of implanting ions in such a high energy is not very realistic because the ion implantation apparatus complicated and expensive.

【0043】このような場合は、エピタキシャル成長を併用するのが好ましく、そのようにすれば低コストで上記のような膜厚の結晶薄膜を簡単に得ることができる。 [0043] In such a case, that a combination of epitaxial growth preferably, can so be obtained at low cost the thickness of the crystal thin film as described above easily be.
その場合の製造方法の一例を図2に示す。 An example of the manufacturing method of this case is shown in FIG.

【0044】この図2の製造方法を、図1の例との相違点を主体に説明すると、図2Aに示すイオン注入工程および図2Bに示すボイド形成工程(これらは、それぞれ、図1Aおよび図1Bの工程に相当)に次いで、結晶基板2のイオン注入面6上に結晶薄膜13をエピタキシャル成長させ(エピ成長工程。図2C)、その後冷却して上記結晶薄膜13に支持基板10を接着し(接着工程。図2D。これは図1Cに相当)、その後イオン注入位置8で剥離して(剥離工程。図2E。これは図1Dに相当)、支持基板10上に所定膜厚の結晶薄膜14を形成した構造の結晶薄膜基板16を得る。 [0044] The manufacturing method of FIG. 2, will be described mainly on the difference from the example of FIG. 1, the void formation step (these shown in the ion implantation step and 2B shown in FIG. 2A, respectively, FIGS. 1A and Following equivalent) to 1B steps, the crystalline thin film 13 on the ion-implanted surface 6 of the crystal substrate 2 by epitaxial growth (epitaxial growth process. FIG. 2C), and then cooled to bond the supporting substrate 10 in the crystalline thin film 13 ( bonding process. FIG. 2D. This corresponds to FIG. 1C), was peeled thereafter ion implantation position 8 (stripping step. Figure 2E. This corresponds to FIG. 1D), crystal thin film 14 of a predetermined thickness on the support substrate 10 obtaining a crystalline thin film substrate 16 of the formed structure. 上記エピ成長工程においては、シリコンの場合は、結晶基板2を100 In the epitaxial growth step, in the case of silicon, the crystal substrate 2 100
0℃前後に加熱する。 0 ℃ heated back and forth.

【0045】上記結晶薄膜14は、結晶基板2の上層部を剥離して得られる前記結晶薄膜12と、上記エピタキシャル成長による結晶薄膜13とが互いに積層されたものであるが、結晶薄膜13はエピタキシャル成長によるものであるため結晶薄膜12と結晶性を同一にしており、両結晶薄膜12および13は一体化された一つの結晶薄膜14となる。 [0045] The crystalline thin film 14, and the crystalline thin film 12 obtained by peeling off the upper portion of the crystal substrate 2, but in which a crystal thin film 13 by the epitaxial growth are stacked together, by crystal thin film 13 is epitaxially grown and in which order to the same crystallinity and crystal thin film 12 that, both crystal thin film 12 and 13 is one of the crystal thin film 14 which is integrated. なお、結晶基板2が多結晶基板の場合は、上記結晶薄膜12〜14はいずれも多結晶薄膜となる。 The crystal substrate 2 in the case of polycrystalline substrates, any of the above crystalline thin film 12-14 is a polycrystalline thin film.

【0046】このようにエピ成長工程(図2C)を付加する場合でも、エピ成長工程後に支持基板10を接着するので、支持基板10が、ボイド形成工程(図2B)時の高温だけでなく、エピ成長工程時の高温に曝されることをも防止することができる。 [0046] Even when adding this manner epitaxial growth step (FIG. 2C), so bonding the supporting substrate 10 after the epitaxial growth step, the supporting substrate 10, not only the high temperature when the void formation step (FIG. 2B), it can also be prevented from being exposed to a high temperature during the epitaxial growth process. しかもエピ成長工程の付加によって、結晶薄膜14の厚さを低コストで簡単に増大させることができる。 Moreover the addition of the epitaxial growth process, can be increased easily the thickness of the crystal thin film 14 at a low cost.

【0047】上記エピタキシャル成長は、基板とエピタキシャル薄膜の構成材料が互いに同じであるホモエピタキシャルに限定されるものではなく、互いに異種のヘテロエピタキシャルでも良い。 [0047] The epitaxial growth is not intended to the material of the substrate and the epitaxial thin film is limited to homoepitaxial the same as one another, or a heteroepitaxial heterologous to each other.

【0048】次に、上記図1および図2に示した実施例の変形例等について説明する。 Next, a description will be given of a variation or the like of the embodiment shown in FIGS. 1 and 2.

【0049】TFT−LCD基板やSOI基板等の用途において、支持基板10上に形成された結晶薄膜12として、イオン注入欠陥のない、高品質の結晶薄膜が求められる場合は、剥離工程後に、結晶薄膜12の表層(これはイオン注入位置8に近くて注入欠陥の多い部分である)をエッチングや研磨等によって削っても良い。 [0049] In applications, such as TFT-LCD substrate or an SOI substrate, as a crystalline thin film 12 formed on the supporting substrate 10, no ion implantation defects, if a high quality crystal thin film is required, after the separation step, the crystalline surface layer of the thin film 12 (which is close to a portion of a large implantation defects in the ion implantation position 8) may be shaved by etching or polishing. エピタキシャル成長による結晶薄膜13を形成している場合は(図2E参照)、上の結晶薄膜12全体をエッチング等によって削って除去しても良い。 If forming the crystalline thin film 13 by epitaxial growth (see FIG. 2E), may be removed crystal thin film 12 across the upper shaved by etching or the like. そのようにすれば、 By doing so,
イオン注入欠陥のない高品質の結晶薄膜が得られる。 High quality crystalline thin films having no ion implantation defects is obtained.

【0050】先に、ボイド形成工程時の押圧手段として、結晶基板2のイオン注入面6に薄膜を形成しても良いことを述べたが、この薄膜として例えばa−Si(アモルファスシリコン)等の結晶化されていない薄膜を形成しておき、ボイド形成工程の直後(即ち接着工程の前)に、例えば1000℃程度の加熱またはレーザー等の光照射によって、a−Si層を結晶化しても良い。 The [0050] destination, as the pressing means during the voiding process, have been described that may be formed a thin film on the ion implantation surface 6 of the crystal substrate 2, such as the thin film for example of a-Si (amorphous silicon) previously formed thin film which is not crystallized immediately after the void formation step (i.e. prior to the bonding step), for example by light irradiation heating or laser or the like of about 1000 ° C., may be crystallized to a-Si layer . そのようにすれば、エピタキシャル成長に依らなくても、 By doing so, even without relying on the epitaxial growth,
結晶薄膜の膜厚を簡単に増大させることができる。 It can be easily increased thickness of the crystal thin film. 加熱を行っても、支持基板10の接着前であるから、支持基板10の耐熱性に関する問題は生じない。 Be subjected to heat, because it is before the adhesion of the supporting substrate 10, no problem occurs regarding the heat resistance of the supporting substrate 10.

【0051】上記結晶薄膜基板16を例えば太陽電池基板として利用する場合は、結晶基板2としてn型シリコン単結晶基板を用い、そのイオン注入面6にエピタキシャル成長によって結晶薄膜13としてp型シリコン単結晶薄膜を形成し、これに支持基板10を接着した後にイオン注入位置8で剥離すれば、図5に示すように、支持基板10上に、p型の結晶薄膜13とn型の結晶薄膜1 [0051] When utilizing the crystal thin film substrate 16, for example, as a solar cell substrate, an n-type silicon single crystal substrate as a crystal substrate 2, p-type silicon single crystal thin film on the ion-implanted surface 6 as a crystalline thin film 13 by epitaxial growth forming a, if peeling at the ion implantation position 8 after bonding the support substrate 10 to, as shown in FIG. 5, on the supporting substrate 10, the crystalline thin film 1 of the crystal thin film 13 and the n-type p-type
2とが互いに接合されたpn接合の太陽電池を形成することができる。 It can be 2 and form a solar cell of the bonded pn junction together.

【0052】更に、上記太陽電池基板の両結晶薄膜12 [0052] In addition, both the crystalline thin film of the solar cell substrate 12
および13の膜厚を、例えばそれぞれ約0.7μmおよび約20μmにしておき、上層の結晶薄膜12に水素イオンまたはヘリウムイオン4を例えば60keV程度のエネルギーで10 16 cm -2以上注入した後に加熱することによって、結晶薄膜12中のイオン注入位置28にボイドを形成しても良い。 And 13 the thickness of, for example, leave about 0.7μm and about 20μm, respectively, to heat the hydrogen ions or helium ions 4 to the upper layer of the crystalline film 12, for example after injection 10 16 cm -2 or higher at 60keV energy of about it allows the ion implantation position 28 in the crystal thin film 12 may be formed voids. そのようにすれば、文献"Possi By doing so, the literature "Possi
bility of increasingthe efficiency of solar silico bility of increasingthe efficiency of solar silico
n elements in implanting H + and He + ions";Phyics a n elements in implanting H + and He + ions "; Phyics a
nd Chemistry of Materials Treatment 1994 28(6) pp. nd Chemistry of Materials Treatment 1994 28 (6) pp.
365-368 に詳述されているように、上記ボイドの形成によって、直接遷移型であるシリコン単結晶の禁制帯中に新しいエネルギー準位を形成して、特に長波長域の光吸収係数を高めることによって、太陽電池を飛躍的に高効率化することができる。 As detailed 365-368, by the formation of the voids, to form a new energy levels in the forbidden band of the silicon single crystal is a direct transition type, improve the light absorption coefficient of long-wavelength region, especially by, it is possible to drastically high efficiency solar cells.

【0053】但し、上記イオン注入を、非質量分離の正イオン注入で行うと、複数のイオン種によって複数の注入層が形成されてしまい、安定したエネルギー準位の形成が難しくなるので、正イオン注入の場合は質量分離型で行うのが好ましい。 [0053] However, the ion implantation, is performed in positive ion implantation of the non-mass separation, will be more injection layer formed by a plurality of ion species, the formation of stable energy levels is difficult, positive ions preferably, if the implantation is carried out in mass-separation. 上記イオン注入を、水素の負イオン(H - )注入で行うと、水素の場合は負イオンはH - The ion implantation, the negative ions of hydrogen (H -) performed by injection, the negative ions in the case of hydrogen H -
しか存在しないため、非質量分離でも安定したエネルギー準位を形成することができる。 Since there are only, it can be a non-mass separation to form a stable energy level.

【0054】また、上記結晶薄膜基板16を太陽電池に利用する場合、製造工程の間あるいは後に、p型、n型としての性質を持たせるために不純物を注入したり、固相拡散させたり、p型あるいはn型のアモルファスシリコン膜等を形成したり、バンドギャップの異なるSiC [0054] Also, when using the crystalline thin film substrate 16 for solar cells, after during the manufacturing process or, p-type, or by implanting impurities in order to give a property as an n-type, or by solid phase diffusion, p-type or may be formed of n-type amorphous silicon film or the like, SiC having different band gaps
薄膜、SiGe薄膜等を積層することによって、更に光電変換効率を高めたり、エッチングによって表面形状を変えた後に接着する方法等を必要に応じて併用しても良い。 Thin film, by laminating the thin SiGe film and the like, further to enhance the photoelectric conversion efficiency may be used in combination as necessary a method in which adhesion after changing the surface shape by etching.

【0055】上記結晶薄膜基板16を液晶ディスプレイ用基板に適用することによって、非常に高性能なTFT [0055] By applying the above crystalline thin film substrate 16 in the substrate for liquid crystal display, very high performance TFT
−LCDを安価に作製することができる。 It is possible to inexpensively produce a -LCD. 即ち、支持基板10としてガラス基板を用い、その上に結晶薄膜12 That is, the glass substrate used as the supporting substrate 10, the crystalline thin film 12 thereon
〜14としてシリコン単結晶薄膜を形成すると、ガラス基板上に形成したシリコン単結晶薄膜には原理的に結晶粒界が存在しないため、電子移動度は単結晶基板とほぼ同等であり、p−Si(多結晶シリコン)薄膜と比較して1桁高い値が得られる。 When forming the silicon single crystal thin film as to 14, since the silicon single crystal thin film formed on the glass substrate does not exist in principle grain boundaries, the electron mobility is almost equal to the single crystal substrate, p-Si order of magnitude higher values ​​as compared to the (polysilicon) thin film is obtained. このために、非常に高精細かつ高速なTFT−LCDを作製することが可能になる。 For this, it is possible to produce a very high resolution and high speed TFT-LCD.
しかも、p−Siを結晶化する場合に必要なレーザーアニールのような工程が不要になるので、非常に安価に製作することが可能である。 Moreover, since processes such as laser annealing required when crystallized p-Si is not required, it is possible to very inexpensive to manufacture.

【0056】更に、上記結晶薄膜基板16を用いれば、 [0056] Furthermore, the use of the above crystalline thin film substrate 16,
いわゆるシステム・オン・パネルを実現することも可能になる。 It becomes possible to realize a so-called system-on-panel. 即ち、低温でp−Si薄膜を形成する技術が開発されたことから、1枚のガラス基板上に、TFTのみならず、半導体装置プロセスを応用してメモリ素子、ロジック素子等を混載するシステム・オン・パネルが一時取り沙汰されたが、p−Siでは結晶粒界の存在のため、粒界に沿って流れる電流が大きく、結果としてソース・ドレイン間のリーク電流が大きいため、実現に至っていない。 That is, since the technique for forming a p-Si thin film at low temperatures has been developed, on one glass substrate, not TFT only system for embedded memory devices, logic devices, etc. by applying the semiconductor device process While on-panel is temporarily talked about, because of the presence of p-Si in the crystal grain boundary, large current flowing along the grain boundaries, due to the large leakage current between the source and drain as a result, not reached the realization. また、TFTの構造自体も、この問題のため、LDD(LightDoped Drain )等の特殊なプロセス、構造を採用しなければならないのが現状である。 The structure itself of the TFT also, because of this problem, special process, such as LDD (LightDoped Drain), that must be employed a structure at present.

【0057】これに対して、この発明に係る製造方法によれば、ガラス基板上に1層または複数層のシリコン単結晶薄膜を形成して成る結晶薄膜基板16を製造することが可能であり、これによれば結晶粒界に起因する上記問題を解決することが可能である。 [0057] In contrast, according to the manufacturing method according to the present invention, it is possible to manufacture a crystal thin film substrate 16 obtained by forming a silicon single-crystal thin film of one or more layers on a glass substrate, it is possible to solve the above problems due to the grain boundary, according to this. 即ち、1枚のガラス基板上に1層または複数層のシリコン単結晶薄膜を形成し、そこにTFT、メモリ素子、ロジック素子、あるいは光電変換素子(太陽電池)等を形成し、配線することによって、システム・オン・パネルを実現することが可能になる。 That is, by forming a silicon single-crystal thin film of one or more layers on a single glass substrate, there is formed TFT, a memory device, a logic device or the photoelectric conversion element (solar cell) or the like, and wiring , it is possible to realize the system-on-panel. しかも、ガラス基板に耐熱温度の低い安価なガラス基板を使用することができるので、その分、製造コストを下げることができる。 Moreover, it is possible to use a lower inexpensive glass substrate to the glass substrate heat temperature, correspondingly, the manufacturing cost can be reduced.

【0058】なお、上記支持基板10を結晶基板2のイオン注入面6や(図1C参照)、エピタキシャル成長による結晶薄膜13に(図2D参照)接着する際に、支持基板10からイオン注入面6や結晶薄膜13への不純物拡散を防止するバリア層や、拡散に伴う応力を緩和する応力緩和層を、支持基板10と相手との間に形成する技術を必要に応じて併用しても良い。 [0058] The ion implantation surface 6 and (see FIG. 1C) of the supporting substrate 10 crystal substrate 2, (see FIG. 2D) to the crystal thin film 13 by epitaxial growth at the time of bonding, Ya ion implantation surface 6 from the support substrate 10 barrier layer for preventing diffusion of impurities into the crystal thin film 13, the stress relaxation layer to alleviate the stress due to diffusion, may be used together as required to form technology between the supporting substrate 10 and the counterpart.

【0059】また、先に、結晶薄膜13のエピタキシャル成長(図2C参照)は、ヘテロエピタキシャルでも良いことを述べたが、これの応用例として次の技術が挙げられる。 [0059] Furthermore, previously, the epitaxial growth of a crystal thin film 13 (see FIG. 2C) has been described that may be heteroepitaxial, the following technologies can be mentioned as an application of this. 即ち、例えばGaAsのような化合物半導体は、バルクの結晶基板を大口径にすることが非常に困難であるため、大口径のシリコン基板上にGaAsをエピタキシャル成長させて大口径のGaAs膜を得ることが試みられているが(例えば特開平8−288214号公報参照)、シリコン原子がGaAs膜中に拡散することによってデバイス特性が劣化する問題が深刻である。 Thus, for example a compound semiconductor such as GaAs, because that the bulk of the crystal substrate a large diameter is very difficult, to obtain a GaAs film having a large diameter with the GaAs is epitaxially grown on a silicon substrate having a large diameter Although attempts have been made (see, for example, JP-a-8-288214), are serious problems that the device characteristics are degraded by the silicon atoms diffuse into the GaAs film.

【0060】このような場合、結晶基板2として例えばシリコン基板を用い、そのイオン注入面6上にGaAs [0060] In this case, we used the silicon substrate, for example a crystal substrate 2, GaAs thereon ion implantation surface 6
をエピタキシャル成長させてGaAsから成る結晶薄膜13を形成し(図2C参照)、これに上述したバリア層を介して支持基板10を接着し(図2D参照)、その後イオン注入位置8で剥離(図2E参照)した後に、Si The epitaxially grown to form a crystalline thin film 13 made of GaAs (see FIG. 2C), which in through the barrier layer described above and bonding the supporting substrate 10 (see FIG. 2D), the peeling in the subsequent ion implantation position 8 (Figure 2E after reference) was, Si
から成る結晶薄膜12をエッチングによって除去し、あるいは当該結晶薄膜12およびエピタキシャル成長中にシリコン原子が拡散して来た層の結晶薄膜13を除去し、表面を平坦化することによって、シリコン原子の拡散を防止したGaAs薄膜を表面に有する結晶薄膜基板16を得ることができる。 The crystalline thin film 12 made of removed by etching, or silicon atoms to remove crystal thin film 13 of the layer came diffuses into the crystal thin film 12 and the epitaxial growth, by flattening the surface, the diffusion of silicon atoms preventing and the GaAs thin film crystal can be obtained thin film substrate 16 having a surface.

【0061】次に、上記水素イオンまたはヘリウムイオン4を注入するのに好適なイオン注入技術(装置あるいは方法)の例を説明する。 Next, an example of a suitable ion implantation technique (apparatus or method) to inject the hydrogen ions or helium ions 4. なお、以下の各例において同一または相当する部分には同一符号を付し、各例間の相違点を主体に説明する。 Incidentally, like reference numerals denote the same or corresponding parts in the following examples, illustrating the differences between the examples mainly.

【0062】図6に、非質量分離で水素またはヘリウムの正イオンを注入する装置の一例を示す。 [0062] FIG. 6 shows an example of an apparatus for injecting positive ions of hydrogen or helium in a non-mass separation. プラズマ室3 The plasma chamber 3
2および引出し電極系36を有するイオン源30内で水素またはヘリウムのプラズマ34を生成し、このプラズマ34から引出し電極系36によって正イオンビーム3 Generates a plasma 34 of hydrogen or helium in the ion source 30 having a 2 and extraction electrode system 36, the positive ion beam 3 by the extraction electrode system 36 from the plasma 34
8を引き出し、真空容器40内の支持体42上に支持された前記結晶基板2に注入する。 Drawer 8 is injected into the crystal substrate 2 supported on the support 42 in the vacuum chamber 40. この正イオンビーム3 This positive ion beam 3
8が前記イオン4に相当する。 8 corresponds to the ion 4. 水素プラズマを生成した場合は、H + 、H 2 + 、H 3 +等の正イオンが生成され引き出される。 If you produce hydrogen plasma, H +, H 2 +, positive ions of H 3 +, etc. drawn generated. ヘリウムイオンを生成した場合は、H If you generated helium ions, H
+ 、He 2 +等の正イオンが生成され引き出される。 e +, positive ions of the He 2 + and the like are drawn out is generated.

【0063】図7に、プラズマイマージョン(Plasma I [0063] FIG. 7, a plasma immersion (Plasma I
mmersion Ion Implantation:PIII)法によって非質量分離で水素またはヘリウムの正イオンを注入する装置の一例を示す。 mmersion Ion Implantation: PIII) shows an example of an apparatus for injecting positive ions of hydrogen or helium in a non-mass separation by method. 高周波コイル48、高周波電源50および整合回路52を有するプラズマ生成手段によって、支持体42上の結晶基板2の近傍にプラズマ54を生成し、結晶基板2にパルスバイアス電源56から負のパルスバイアス電圧V Bを印加することによって、プラズマ54中の正イオンが結晶基板2に向けて加速されて注入される。 RF coil 48, the plasma generating means having a high-frequency power source 50 and the matching circuit 52, to generate plasma 54 in the vicinity of the crystal substrate 2 on the support 42, the negatively-crystal substrate 2 from a pulsed bias power supply 56 pulse bias voltage V by applying a B, positive ions in the plasma 54 is injected are accelerated toward the crystal substrate 2. パルスバイアス電源56は、この例では直流電源5 Pulsed bias power supply 56, in this example the DC power source 5
8と、その出力をオンオフするスイッチ60とを有している。 8, and a switch 60 for turning on and off the output.

【0064】図8は、図7の装置を改良したものである。 [0064] Figure 8 is an improvement over the device of FIG. 即ちこの例では、高周波電源50に直列にスイッチ62を挿入しており、このスイッチ62によって、支持体42と高周波コイル48との間に供給する高周波電力RFをオンオフしてプラズマ生成をオンオフするようにしている。 That is, in this example, by inserting a switch 62 in series with the high frequency power source 50, the switch 62, to turn on and off the high frequency power RF and off the plasma generation is supplied between the support 42 and the high-frequency coil 48 I have to. 更に、上記スイッチ62およびパルスバイアス電源56内のスイッチ60を、互いに同期させて、しかもスイッチ62のオン時点から所定の期間内にスイッチ60がオンするというタイミング(時間差)で、周期的にオンオフさせるタイミング制御回路64を設けている。 Further, the switch 60 of the switch 62 and the pulse bias power source 56, in synchronism with each other, yet at a timing (time difference) of the switch 60 from the ON time of the switch 62 within the predetermined time period is turned on, thereby periodically turned on and off It is provided with a timing control circuit 64.

【0065】図8の例における高周波電力RF、プラズマ54からの発光強度I P 、プラズマ密度N Pおよびパルスバイアス電圧V Bの時間変化の一例を図9に示す。 [0065] RF power RF in the example of FIG. 8, the emission intensity I P from the plasma 54, an example of a time variation of the plasma density N P and the pulse bias voltage V B shown in FIG.
高周波電力RFのオン直後に発光強度I Pおよびプラズマ密度N Pは急激に上昇し、時間t 3経過後に定常状態に移行する。 Frequency power RF is on-emitting intensity I P and plasma density N P immediately rises rapidly, shifts to a steady state after a time t 3 has elapsed. プラズマ密度N Pは、高周波電力RFのオン時点から時間t 1後に定常状態の値以上になり、時間t 2後に最大値に達する。 Plasma density N P becomes greater than or equal to the value of the steady state from the ON time of the high frequency power RF after a time t 1, it reaches a maximum value after a time t 2. 1は約5〜10μsec、 t 1 is about 5~10μsec,
2は約100〜200μsec、t 3は約500μs t 2 is about 100~200μsec, t 3 is about 500μs
ec〜1msecである。 It is ec~1msec.

【0066】従って、スイッチ62のオン時点からスイッチ60のオン時点までの時間t 4を、t 1 ≦t 4 ≦t [0066] Therefore, the time t 4 from the turn-on time of the switch 62 to the on-time of the switch 60, t 1 ≦ t 4 ≦ t
3とすることによって、具体的にはt 4を好ましくは5 By 3 to, preferably 5 to t 4 in particular
μsec〜1msec、より好ましくは10μsec〜 μsec~1msec, more preferably 10μsec~
500μsecにすることによって、定常プラズマよりも高密度のプラズマ54からイオンを引き出してそれを結晶基板2に注入することができるので、図7の例よりもイオン注入量を10〜30%程度増大させることができ、スループットを高めることができる。 By the 500 .mu.sec, since it is pulled out ions from high-density plasma 54 than the steady plasma can be injected into the crystal substrate 2, increases about 10 to 30% of the ion implantation dose than the example of FIG. 7 it can, it is possible to increase the throughput.

【0067】上記図7、図8、更には後述する図10の装置では、パルスバイアス電圧V Bの印加時にプラズマ54と結晶基板2間のイオンシース55が広がり、これが注入イオンのエネルギーの均一性およびイオン注入量を制限する一因になる。 [0067] FIG. 7, FIG. 8, in the apparatus of FIG. 10 further described below, the pulse bias voltage V ion sheath 55 between the plasma 54 crystal substrate 2 is spread upon application of B, which is the uniformity of energy of the implanted ions and to contribute to limit the amount of ion implantation. これに対しては、図12に示す例のように、支持体42上の結晶基板2に間隔をあけて対向する接地電位の多孔電極66を設けておくのが好ましい。 For this, as in the example shown in FIG. 12, preferably preferably provided a porous electrode 66 of the ground potential facing spaced crystal substrate 2 on the support 42. 多孔電極66は、多数の小孔を有するものでも良いし、多数の例えば直径が1mm以下の金属細線を格子状に(メッシュ状に)配置したものでも良いし、このような金属細線を互いに平行に(すだれ状に)配置したものでも良い。 Porous electrode 66 may be those having a number of small holes, to a number of a diameter may be those of the following thin metal wire 1 mm (a mesh) lattice form are arranged parallel such metal thin wires together to (the interdigital) may be those arranged.

【0068】このような多孔電極66を設けると、パルスバイアス電圧V Bの印加時に、イオンシースの広がりは多孔電極66の位置で止まるので、即ち多孔電極66 [0068] The provision of such a porous electrode 66, when the application of pulse bias voltage V B, since the spread of the ion sheath stops at the position of the porous electrode 66, i.e., the porous electrodes 66
によってイオンシースの広がりを抑制することができるので、結晶基板2に対する注入イオンエネルギーの均一性の向上およびイオン注入量の増大が可能になる。 It is possible to suppress the spread of the ion sheath by improving the uniformity of implanted ion energy and increase in the amount of ion implantation becomes possible with respect to the crystal substrate 2.

【0069】以上のいずれの方法も、非質量分離で水素またはヘリウムの正イオンを結晶基板2に注入する方法であり、分子イオンが多く注入されるために単位時間当たりの注入量は多いけれども、原子イオン、分子イオン等の多くのイオン種が注入されるため注入深さがそれぞれ異なり、これに応じて色々な深さに上記ボイドが形成される恐れがある。 [0069] The above either method, a method of injecting positive ions of hydrogen or helium in a non-mass separation into crystal substrate 2, but the injection amount per unit time to the molecular ions are often injected frequently, atomic ions, unlike implantation depth because many ion species are implanted, such as molecular ions, respectively, there is a possibility that the voids are formed in different depths accordingly. また、質量数の大きい分子イオンが注入されることによって、ボイトが形成される層よりも上層の結晶基板2中に生じる結晶欠陥が多くなる恐れがある。 Further, by a large molecular ion mass number is injected, there is a possibility that crystal defects are often caused in the upper layer of the crystal substrate 2 than the layer Voight is formed. 従って、上記注入技術は、膜厚均一性や結晶品質に対する要求が厳しくない用途に用いるのが好ましい。 Therefore, the injection technique is preferably used in applications less demanding with respect to the film thickness uniformity and crystal quality.

【0070】図10の例は、図8の例を変形して、水素の負イオンを注入するものである。 Examples of [0070] Figure 10 is a modification of the example of FIG. 8, it is intended to inject negative ions of hydrogen. このためにこの例では、上記パルスバイアス電源56中の直流電源58の極性を反対にして、結晶基板2に正のパルスバイアス電圧V Bを印加するパルスバイアス電源57を、上記パルスバイアス電源56の代わりに設けている。 In this example for this, the polarity of the DC power source 58 in the pulse bias source 56 to the opposite, a crystal substrate 2 a pulsed bias power supply 57 for applying a positive bias voltage pulse V B, the pulse bias source 56 It is provided instead. また、上記のようなタイミング制御回路64の代わりに、上記二つのスイッチ、即ちスイッチ62およびパルスバイアス電源57内のスイッチ60を、互いに同期させて、しかもスイッチ62のオフ時点から所定の期間内にスイッチ60 In place of the timing control circuit 64 as described above, the two switches, namely a switch 60 of the switch 62 and the pulse bias supply 57, in synchronism with each other, moreover the off time of switch 62 within the predetermined time period switch 60
がオンするというタイミング(時間差)で、周期的にオンオフさせるタイミング制御回路65を設けている。 There at the timing (time difference) that is turned on is provided with a timing control circuit 65 for periodically turned on and off.

【0071】図10の例における高周波電力RF、プラズマ54中の電子密度N E 、負イオン密度N Iおよびバイアス電圧V Bの時間変化の一例を図11に示す。 [0071] RF power RF in the example of FIG. 10, the electron density N E in the plasma 54, an example of time change of the negative ion density N I and the bias voltage V B shown in FIG. 11. 高周波電力RFのオフに伴ってプラズマ54内の電子密度N Electron density N of along with the high frequency power RF off the plasma 54
Eは急速に(5μsec程度で)低下し、1〜2eV程度の低エネルギー電子が支配的なプラズマとなる。 E rapidly decreases (at about 5 .mu.sec), low energy electrons of about 1~2eV becomes dominant plasma. これに分子あるいは励起分子が付着解離して、負イオンが生成される。 The molecule or excited molecules which adhere dissociated, negative ions are generated. 電子密度N Eは負イオン密度N Iと逆比例するかのように急速に減衰し(即ち負イオン密度N Iは急速に増大し)、高周波電力RFオフ後、約10μsec Electron density N E negative ion density N I inversely proportional as if decay rapidly (ie negative ion density N I rapidly increases) after the high-frequency power RF off, about 10μsec
以降では、正イオンと負イオンが支配的な特異なプラズマが形成される。 In the following, the positive ions and negative ions are dominant singular plasma is formed. 負イオン密度N Iは、高周波電力RF Negative ion density N I is a high frequency power RF
オフ後約30〜40μsecで最大値に達し、その後徐々に減衰し、高周波電力RFオフ後1msec程度でほぼ0になる。 It reaches a maximum at about 30~40μsec off after, then gradually attenuates, becomes substantially zero at 1msec about after high-frequency power RF off.

【0072】電子が豊富なプラズマ54のときに結晶基板2に正のパルスバイアス電圧V Bを印加しても、結晶基板2に入射するのは軽くて移動度の高い電子が殆どであり、負イオン注入を行うことはできない。 [0072] Also by applying a positive bias voltage pulse V B on crystal substrate 2 at the time of electron rich plasma 54, being incident on the crystal substrate 2 is most lightly higher mobility electrons, negative it is not possible to perform ion implantation. ところが、 However,
上記のようにプラズマ生成をオンオフすることによって特異なプラズマを形成し、その負イオン密度N Iの高い期間内に、具体的には電子密度N Eが負イオン密度N I Forms specific plasma by off the plasma generated as described above, a high within the period of its negative ion density N I, in particular electron density N E negative ion density N I
の概ね1/10以下となる期間内に、より具体的には高周波電力RFオフ時点から10μsec後〜1msec Generally within the period to be 1/10 or less, 10 .mu.sec after ~1msec from the high frequency power RF off time and more specifically the
後の期間内に、結晶基板2に正のパルスバイアス電圧V Within a period after a positive pulse bias voltage V to the crystal substrate 2
Bを印加することによって、負イオン注入を行うことができる。 By applying a B, it is possible to perform the negative ion implantation. そのために、タイミング制御回路65は、スイッチ62のオフから時間t 5だけ遅れさせてスイッチ6 Therefore, the timing control circuit 65, let me delayed off switch 62 for a time t 5 switch 6
0をオンさせるようにしている。 0 so that to turn on the. この時間t 5は、上記のように10μsec〜1msecが好ましく、20μ The time t 5 is, 10Myusec~1msec as described above is preferred, 20 [mu]
sec〜200μsecがより好ましい。 sec~200μsec is more preferable. 後者の方が、 The latter is,
結晶基板2に対する負イオンの注入量をより増大させることができる。 It can be increased further the injection quantity of negative ions with respect to the crystal substrate 2.

【0073】図13の例は、図6の例を変形して、イオン源30から水素の負イオンビーム70を引き出してそれを結晶基板2に注入するものである。 Examples of [0073] Figure 13 is a modification of the example of FIG. 6, it is to inject it extracting negative ion beam 70 of the hydrogen from the ion source 30 to the crystal substrate 2. そのために図6 Figure 6 for the
の例とは、電源44および46の極性を反対にしている。 Examples of the is in the polarity of the power supply 44 and 46 in opposite. 負イオンビーム70と共に引き出される電子は、結晶基板2やその周辺を加熱させ、悪影響を及ぼすことが多いため、例えばこの例のように、プラズマ室32内に導体72を設けてそれに通電して弱い磁場74を形成し、これによって電子を除去するのが好ましい。 Electronic drawn with negative ion beam 70 is allowed to heat the crystal substrate 2 and its surroundings, because they often adversely affect, for example, as in this example, weak energized thereto by providing a conductor 72 into the plasma chamber 32 the magnetic field 74 is formed, whereby preferably removed electrons.

【0074】水素の場合は、負イオンはH -しか存在しないため、水素の負イオン注入の場合は質量分離器を設けることなく単一のイオン種を注入することが可能であり、また簡単に大面積基板に均一に注入することが可能である。 [0074] In the case of hydrogen, the negative ion H - only due to the absence, in the case of negative ion implantation of the hydrogen it is possible to inject a single ion species without providing a mass separator, also simply it is possible to uniformly inject a large area substrate. 従って、製造コストの低減が可能であり、しかもスループットも非常に高い。 Therefore, it is possible to reduce manufacturing cost, yet the throughput is also very high. また、イオン種は一つのH -のみであるため、極めて精度良く所定の深さに注入することが可能であり、しかも原子イオンしか注入されないために、ボイドが形成される層よりも上層の結晶基板2中に生じる結晶欠陥も極めて少ない。 The ion species one H - since only very accurately it is possible to inject a predetermined depth, yet to atomic ions only be injected, an upper layer of crystalline than the layer voids are formed crystal defects generated in the substrate 2 is extremely small. 従って、水素の負イオン注入技術は、膜厚均一性や結晶品質に対する要求の厳しい分野にも適用可能である。 Therefore, the negative ion implantation technique of hydrogen are also applicable to demanding applications with respect to the film thickness uniformity and crystal quality.

【0075】 [0075]

【発明の効果】以上のようにこの発明によれば、結晶基板の表面に凹凸が生じることを防止しつつ、しかもスループットを低下させずに、支持基板が高温に曝されることを防止することができる。 According to the present invention as described above, according to the present invention, while preventing the irregularities on the surface of the crystal substrate occurs, yet without reducing the throughput, that is the support substrate to prevent exposure to high temperatures can. その結果、支持基板として使用できる材料の範囲拡大が可能になり、例えば、支持基板として耐熱性の低い安価なガラス基板を使用することも可能になる。 As a result, allows expanding the scope of materials that can be used as a supporting substrate, for example, it becomes possible to use low inexpensive glass heat-resistant substrate as the support substrate.

【0076】請求項2記載の発明によれば、支持基板が、ボイド形成工程時の高温だけでなく、エピ成長工程時の高温に曝されることをも防止することができ、しかもエピ成長工程の付加によって結晶薄膜の厚さを簡単に増大させることができる、という更なる効果を奏する。 [0076] According to the second aspect of the invention, the support substrate, not only the high temperature during the voiding process, it can also be prevented from being exposed to a high temperature during the epitaxial growth process, moreover epitaxial growth step it is by the addition of possible to easily increase the thickness of the crystal film, a further effect that.

【0077】請求項3記載の発明によれば、押圧手段としてそれ専用のものを用いなくて済むので、工程や装置が簡単になる、という更なる効果を奏する。 [0077] According to the third aspect of the invention, since it is not necessary using the dedicated ones as a pressing means, the process and apparatus is simplified, a further effect that.

【0078】請求項7記載の発明によれば、エピタキシャル成長に依らなくても、結晶薄膜の膜厚を簡単に増大させることができる、という更なる効果を奏する。 [0078] According to the invention of claim 7, wherein, without relying on epitaxial growth, it is possible to increase the thickness of the crystal thin film easily, a further effect that.

【0079】請求項8記載の発明によれば、イオン注入欠陥のない高品質の結晶薄膜を得ることができる、という更なる効果を奏する。 [0079] According to the invention of claim 8, it is possible to obtain a high quality crystal thin film having no ion implantation defects, a further effect that.

【0080】請求項9記載の発明によれば、次のような更なる効果を奏する。 [0080] According to the invention of claim 9, wherein, a further effect as follows. 即ち、水素の場合は、負イオンはH -しか存在しないため、質量分離器を設けることなく単一のイオン種を注入することが可能であり、また簡単に大面積基板に均一に注入することが可能である。 That is, in the case of hydrogen, the negative ions H - since there is only, it is possible to inject a single ion species without providing a mass separator, also easily be uniformly injected into a large area substrate it is possible. 従って、製造コストの低減が可能であり、しかもスループットも非常に高い。 Therefore, it is possible to reduce manufacturing cost, yet the throughput is also very high. また、イオン種は一つのH -のみであるため、極めて精度良く所定の深さに注入することが可能であり、しかも原子イオンしか注入されないために、 The ion species one H - since only, it is possible to inject a very accurately predetermined depth, yet to atomic ions only be injected,
ボイドが形成される層よりも上層の結晶基板中に生じる結晶欠陥も極めて少ない。 Crystal defects generated in the upper layer of the crystal substrate than the layer voids are formed is extremely small. 従って、膜厚均一性および結晶品質に優れた結晶薄膜を得ることができる。 Therefore, it is possible to obtain an excellent crystal thin film thickness uniformity and crystal quality.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】この発明に係る結晶薄膜基板の製造方法の一例を示す工程図である。 1 is a process diagram showing an example of a method for producing a crystalline thin film substrate according to the present invention.

【図2】この発明に係る結晶薄膜基板の製造方法の他の例を示す工程図である。 2 is a process diagram showing another example of a method for producing a crystalline thin film substrate according to the present invention.

【図3】押圧手段の他の例を示す図である。 3 is a diagram showing another example of the pressing means.

【図4】剥離手段の一例を示す図である。 4 is a diagram showing an example of the peeling means.

【図5】太陽電池基板の一例を示す図である。 5 is a diagram showing an example of a solar cell substrate.

【図6】非質量分離型のイオン注入装置の一例を示す図である。 6 is a diagram showing an example of a non-mass separation type ion implanter.

【図7】プラズマイマージョン法によるイオン注入装置の一例を示す図である。 7 is a diagram showing an example of an ion implantation apparatus according to a plasma immersion method.

【図8】プラズマイマージョン法によるイオン注入装置の他の例を示す図である。 8 is a diagram showing another example of an ion implantation apparatus according to a plasma immersion method.

【図9】図8の装置における高周波電力、プラズマ発光強度、プラズマ密度およびパルスバイアス電圧の時間変化の一例を示す図である。 High-frequency power in the device of FIG. 9 8, the plasma emission intensity is a diagram showing an example of time change of the plasma density and the pulse bias voltage.

【図10】プラズマイマージョン法によるイオン注入装置の他の例を示す図である。 It is a diagram showing another example of an ion implantation apparatus according to Figure 10 a plasma immersion method.

【図11】図10の装置における高周波電力、プラズマ中の電子密度、プラズマ中の負イオン密度およびパルスバイアス電圧の時間変化の一例を示す図である。 11 is a diagram illustrating the high-frequency power in the device of FIG. 10, the electron density in the plasma, an example of time change of the negative ion density and pulse bias voltage in the plasma.

【図12】図7、図8および図10の装置に多孔電極を付加した例を示す図である。 [12] FIG. 7 is a diagram illustrating an example of adding a porous electrode in the apparatus of FIGS. 8 and 10.

【図13】非質量分離型のイオン注入装置の他の例を示す図である。 13 is a diagram showing another example of a non-mass separation type ion implanter.

【図14】従来の結晶薄膜基板の製造方法の一例を示す工程図である。 14 is a process diagram showing an example of a conventional method for manufacturing a crystalline thin film substrate.

【符号の説明】 DESCRIPTION OF SYMBOLS

2 結晶基板 4 水素またはヘリウムイオン 6 イオン注入面 8 イオン注入位置 10 支持基板 12〜14 結晶薄膜 16 結晶薄膜基板 18 基板台 20 押圧用基板 2 crystal substrate 4 hydrogen or helium ions 6 ion implanted surface 8 ion implantation position 10 the support substrate 12 to 14 crystal thin film 16 crystal thin film substrate 18 substrate support 20 pressing board

Claims (9)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 支持基板上に結晶薄膜を形成した構造の結晶薄膜基板を製造する方法において、シリコンまたはその化合物から成る結晶基板に水素イオンまたはヘリウムイオンを注入する注入工程と、次いで前記結晶基板のイオン注入面を支持基板以外の押圧手段で押圧した状態で、当該結晶基板を加熱して前記イオンの注入位置にボイドを形成するボイド形成工程と、次いで前記結晶基板のイオン注入面に支持基板を接着材を用いて接着する接着工程と、次いで前記結晶基板と前記支持基板とを前記結晶基板中の前記イオンの注入位置で剥離させて、前記支持基板上に結晶薄膜を得る剥離工程とを備えることを特徴とする結晶薄膜基板の製造方法。 1. A method for producing a crystalline thin film substrate having a structure forming a crystal thin film on a supporting substrate, and implanting step of implanting hydrogen ions or helium ions into the crystal substrate of silicon or a compound, and then the crystal substrate while pressing with the pressing means other than the support substrate ion implanted surface, the supporting substrate and the void formation step of heating the crystal substrate to form voids in the injection position of the ion, and then the ion-implanted surface of the crystal substrate a bonding step of bonding using an adhesive and then by peeling and the support substrate and the crystal substrate in the injection position of the ion in the crystal substrate, and a peeling step to obtain a crystal thin film on the supporting substrate method for producing a crystalline thin film substrate, characterized in that it comprises.
  2. 【請求項2】 支持基板上に結晶薄膜を形成した構造の結晶薄膜基板を製造する方法において、シリコンまたはその化合物から成る結晶基板に水素イオンまたはヘリウムイオンを注入する注入工程と、次いで前記結晶基板のイオン注入面を支持基板以外の押圧手段で押圧した状態で、当該結晶基板を加熱して前記イオンの注入位置にボイドを形成するボイド形成工程と、次いで前記結晶基板のイオン注入面上に結晶薄膜をエピタキシャル成長させるエピ成長工程と、次いで前記結晶基板上の前記結晶薄膜に支持基板を接着材を用いて接着する接着工程と、次いで前記結晶基板と前記支持基板とを前記結晶基板中の前記イオンの注入位置で剥離させて、前記支持基板上に結晶薄膜を得る剥離工程とを備えることを特徴とする結晶薄膜基板の製造方 2. A process for producing a crystalline thin film substrate having a structure forming a crystal thin film on a supporting substrate, and implanting step of implanting hydrogen ions or helium ions into the crystal substrate of silicon or a compound, and then the crystal substrate in the pressing state by the pressing means other than the support substrate ion-implanted surface, the crystal the crystal substrate and the void forming step heating to form a void in the injection position of the ion, and then on the ion implantation surface of the crystal substrate and epitaxial growth step of thin film is epitaxially grown, and then the supporting substrate to the crystal thin film on the crystalline substrate and the bonding step of bonding using an adhesive, and then the ions of the crystal substrate and the supporting substrate and the crystal substrate by peeling in the injection position, producing side of the crystal thin film substrate, characterized in that it comprises a peeling step to obtain a crystal thin film on the supporting substrate 法。 Law.
  3. 【請求項3】 前記押圧手段が、前記結晶基板のイオン注入面に密着させて載せた押圧用基板であり、この押圧用基板を前記ボイド形成工程の直後に除去する請求項1 Wherein said pressing means is a pressing board which carries in close contact the ion implantation surface of the crystalline substrate, according to claim 1 for removing the pressing board immediately after the void formation step
    または2記載の結晶薄膜基板の製造方法。 Or method for producing a crystalline thin film substrate according.
  4. 【請求項4】 前記結晶基板のイオン注入面を基板台に密着させて載せることによって、当該結晶基板自身を前記押圧手段としている前記請求項1または2記載の結晶薄膜基板の製造方法。 Wherein by placing in close contact with the ion implantation surface of the crystalline substrate to the substrate table, the production method of the crystal thin film substrate of claim 1 or 2, wherein the crystal substrate itself is set to the pressing means.
  5. 【請求項5】 前記押圧手段が、加圧状態にある気体または液体である請求項1または2記載の結晶薄膜基板の製造方法。 Wherein said pressing means, the crystal thin film substrate manufacturing method according to claim 1 or 2 wherein the gas or liquid in the pressurized state.
  6. 【請求項6】 前記押圧手段が、前記結晶基板のイオン注入面に形成された薄膜である請求項1または2記載の結晶薄膜基板の製造方法。 Wherein said pressing means, method for producing a crystalline thin film substrate of said crystal is a thin film formed on the ion implanted surface of the substrate according to claim 1 or 2 wherein.
  7. 【請求項7】 前記イオン注入面に形成された薄膜を、 7. The thin film formed on the ion-implanted surface,
    前記ボイド形成工程の直後に、加熱または光照射によって結晶化させる結晶化工程を更に備える請求項6記載の結晶薄膜基板の製造方法。 Wherein immediately after the void forming step, method for producing a crystalline thin film substrate according to claim 6, further comprising a crystallization step of crystallizing by heat or light irradiation.
  8. 【請求項8】 前記剥離工程に次いで、前記支持基板上の結晶薄膜の表層をエッチングによって削るエッチング工程を更に備える請求項1ないし7のいずれかに記載の結晶薄膜基板の製造方法。 Following wherein said peeling step, method for producing a crystalline thin film substrate according to any one of claims 1 to 7 further comprising an etching step of grinding the surface of the crystal thin film on the supporting substrate by etching.
  9. 【請求項9】 前記注入工程において、水素の負イオンを注入する請求項1ないし8のいずれかに記載の結晶薄膜基板の製造方法。 9. The injection step, method for producing a crystalline thin film substrate according to any one of claims 1 to 8 implanting negative ions of hydrogen.
JP25603698A 1998-08-26 1998-08-26 Manufacture of crystal thin-film substrate Pending JP2000077287A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25603698A JP2000077287A (en) 1998-08-26 1998-08-26 Manufacture of crystal thin-film substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25603698A JP2000077287A (en) 1998-08-26 1998-08-26 Manufacture of crystal thin-film substrate

Publications (1)

Publication Number Publication Date
JP2000077287A true true JP2000077287A (en) 2000-03-14

Family

ID=17287033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25603698A Pending JP2000077287A (en) 1998-08-26 1998-08-26 Manufacture of crystal thin-film substrate

Country Status (1)

Country Link
JP (1) JP2000077287A (en)

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345435A (en) * 2000-03-29 2001-12-14 Nagano Denshi Kogyo Kk Silicon wafer, manufacturing method of laminated wafer and laminated wafer thereof
WO2002035579A2 (en) * 2000-10-20 2002-05-02 Feng Zhou Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate
US6468884B2 (en) 2000-01-21 2002-10-22 Nissin Electric Co., Ltd. Method of forming silicon-contained crystal thin film
WO2002097893A1 (en) * 2001-05-28 2002-12-05 Shin-Etsu Handotai Co.,Ltd. Method of manufacturing laminated wafer
JP2003512719A (en) * 1999-06-30 2003-04-02 コミツサリア タ レネルジー アトミーク Metal thin film forming method according to pressure
JP2003264270A (en) * 2002-01-16 2003-09-19 Soi Tec Silicon On Insulator Technologies Cleaving method for wafer material
JP2006518097A (en) * 2003-01-24 2006-08-03 エス オー イ テク シリコン オン インシュレータ テクノロジースS.O.I.Tec Silicon On Insulator Technologies Layer transfer method
JP2006303101A (en) * 2005-04-19 2006-11-02 Nagano Electronics Industrial Co Ltd Manufacturing method for laminated wafer and jig for peeling used for it
JP2007514321A (en) * 2003-12-10 2007-05-31 ザ、リージェンツ、オブ、ザ、ユニバーシティ、オブ、カリフォルニアThe Regents Of The University Of California Low cross-talk circuit board for mixed-signal integrated circuits
WO2008132895A1 (en) * 2007-04-20 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and semiconductor device
JP2008277789A (en) * 2007-04-03 2008-11-13 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method, and semiconductor device
JP2008539590A (en) * 2005-04-25 2008-11-13 コーニング インコーポレイテッド Flexible display substrate
JP2008288579A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2008288563A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Process for producing soi substrate
JP2008294425A (en) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method thereof, and semiconductor device
JP2008311636A (en) * 2007-05-17 2008-12-25 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device, manufacturing method of display device, semiconductor device, display device, and electronic apparatus
JP2009021567A (en) * 2007-06-15 2009-01-29 Semiconductor Energy Lab Co Ltd Substrate for manufacturing semiconductor device and manufacturing method thereof
JP2009033123A (en) * 2007-06-27 2009-02-12 Semiconductor Energy Lab Co Ltd Manufacturing method of soi substrate, and manufacturing method of semiconductor device
JP2009038368A (en) * 2007-07-11 2009-02-19 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic instrument, and method of manufacturing semiconductor device
JP2009065136A (en) * 2007-08-16 2009-03-26 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor substrate
JP2009076890A (en) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device, semiconductor device, and electronic device
JP2009094487A (en) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd Substrate provided with semiconductor film and manufacturing method thereof
JP2009094488A (en) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd Method of manufacturing substrate provided with semiconductor film
JP2009099900A (en) * 2007-10-19 2009-05-07 Semiconductor Energy Lab Co Ltd Semiconductor substrate, and its manufacturing method
JP2009111362A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009111375A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2009135469A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
JP2009135434A (en) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009135454A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2009135437A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP2009135464A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing photoelectric converter
JP2009135430A (en) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2009158937A (en) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
JP2009177154A (en) * 2007-12-27 2009-08-06 Semiconductor Energy Lab Co Ltd Method od manufacturing semiconductor substrate, and method of manufacturing semiconductor device
JP2009212503A (en) * 2008-02-04 2009-09-17 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009260313A (en) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate, and method for manufacturing semiconductor device
JP2009260314A (en) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate, and semiconductor device using the soi substrate
JP2009260315A (en) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate, and method for manufacturing semiconductor device
JP2009260312A (en) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP2009539256A (en) * 2006-05-31 2009-11-12 コーニング インコーポレイテッド The creation of soi structure using a high purity ion shower
US7674647B2 (en) 2007-11-30 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
JP2010067815A (en) * 2008-09-11 2010-03-25 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2010087067A (en) * 2008-09-30 2010-04-15 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2010103515A (en) * 2008-09-29 2010-05-06 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2010109353A (en) * 2008-10-02 2010-05-13 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
JP2010283337A (en) * 2009-05-02 2010-12-16 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
US7951689B2 (en) 2007-09-14 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
JP2014017513A (en) * 2007-05-18 2014-01-30 Semiconductor Energy Lab Co Ltd Soi substrate manufacturing method
JP2014506008A (en) * 2010-12-29 2014-03-06 ジーティーエイティー・コーポレーション Method and apparatus for forming a thin film
KR101443580B1 (en) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
JP2014209631A (en) * 2007-06-22 2014-11-06 株式会社半導体エネルギー研究所 Semiconductor substrate manufacturing method

Cited By (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003512719A (en) * 1999-06-30 2003-04-02 コミツサリア タ レネルジー アトミーク Metal thin film forming method according to pressure
US6468884B2 (en) 2000-01-21 2002-10-22 Nissin Electric Co., Ltd. Method of forming silicon-contained crystal thin film
JP2001345435A (en) * 2000-03-29 2001-12-14 Nagano Denshi Kogyo Kk Silicon wafer, manufacturing method of laminated wafer and laminated wafer thereof
WO2002035579A2 (en) * 2000-10-20 2002-05-02 Feng Zhou Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate
US6436614B1 (en) * 2000-10-20 2002-08-20 Feng Zhou Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate
WO2002035579A3 (en) * 2000-10-20 2003-09-18 Feng Zhou Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate
WO2002097893A1 (en) * 2001-05-28 2002-12-05 Shin-Etsu Handotai Co.,Ltd. Method of manufacturing laminated wafer
US6897124B2 (en) 2001-05-28 2005-05-24 Shin-Etsu Handotai Co., Ltd. Method of manufacturing a bonded wafers using a Bernoulli chuck
JP2003264270A (en) * 2002-01-16 2003-09-19 Soi Tec Silicon On Insulator Technologies Cleaving method for wafer material
JP4698124B2 (en) * 2002-01-16 2011-06-08 エス オー イ テク シリコン オン インシュレータ テクノロジースS.O.I.Tec Silicon On Insulator Technologies Cleavage method of wafer material
JP2006518097A (en) * 2003-01-24 2006-08-03 エス オー イ テク シリコン オン インシュレータ テクノロジースS.O.I.Tec Silicon On Insulator Technologies Layer transfer method
JP2007514321A (en) * 2003-12-10 2007-05-31 ザ、リージェンツ、オブ、ザ、ユニバーシティ、オブ、カリフォルニアThe Regents Of The University Of California Low cross-talk circuit board for mixed-signal integrated circuits
US7875953B2 (en) 2003-12-10 2011-01-25 The Regents Of The University Of California Low crosstalk substrate for mixed-signal integrated circuits
JP2006303101A (en) * 2005-04-19 2006-11-02 Nagano Electronics Industrial Co Ltd Manufacturing method for laminated wafer and jig for peeling used for it
JP2008539590A (en) * 2005-04-25 2008-11-13 コーニング インコーポレイテッド Flexible display substrate
KR101441702B1 (en) * 2006-05-31 2014-09-17 코닝 인코포레이티드 Producing soi structure using high-purity ion shower
JP2009539256A (en) * 2006-05-31 2009-11-12 コーニング インコーポレイテッド The creation of soi structure using a high purity ion shower
US8823063B2 (en) 2007-04-03 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. SOI substrate, method for manufacturing the same, and semiconductor device
US9536774B2 (en) 2007-04-03 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. SOI substrate, method for manufacturing the same, and semiconductor device
KR101441939B1 (en) * 2007-04-03 2014-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi substrate, method for manufacturing the same, and semiconductor device
JP2008277789A (en) * 2007-04-03 2008-11-13 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method, and semiconductor device
US7709337B2 (en) 2007-04-20 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
US8951878B2 (en) 2007-04-20 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
JP2008288578A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Soi substrate and method for manufacturing semiconductor device
JP2009194400A (en) * 2007-04-20 2009-08-27 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US8399329B2 (en) 2007-04-20 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
US8629031B2 (en) 2007-04-20 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
WO2008132895A1 (en) * 2007-04-20 2008-11-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and semiconductor device
JP2008288579A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2008288563A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Process for producing soi substrate
JP2008294425A (en) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method thereof, and semiconductor device
US8847314B2 (en) 2007-04-27 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method of the same, and semiconductor device
KR101443580B1 (en) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
JP2008311636A (en) * 2007-05-17 2008-12-25 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device, manufacturing method of display device, semiconductor device, display device, and electronic apparatus
JP2014017513A (en) * 2007-05-18 2014-01-30 Semiconductor Energy Lab Co Ltd Soi substrate manufacturing method
US8895407B2 (en) 2007-05-18 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP2009021567A (en) * 2007-06-15 2009-01-29 Semiconductor Energy Lab Co Ltd Substrate for manufacturing semiconductor device and manufacturing method thereof
JP2014209631A (en) * 2007-06-22 2014-11-06 株式会社半導体エネルギー研究所 Semiconductor substrate manufacturing method
JP2009033123A (en) * 2007-06-27 2009-02-12 Semiconductor Energy Lab Co Ltd Manufacturing method of soi substrate, and manufacturing method of semiconductor device
KR101478812B1 (en) * 2007-06-27 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US8841730B2 (en) 2007-07-11 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2009038368A (en) * 2007-07-11 2009-02-19 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic instrument, and method of manufacturing semiconductor device
JP2009065136A (en) * 2007-08-16 2009-03-26 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor substrate
JP2009076890A (en) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device, semiconductor device, and electronic device
US8399337B2 (en) 2007-09-14 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
US7951689B2 (en) 2007-09-14 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
JP2009094487A (en) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd Substrate provided with semiconductor film and manufacturing method thereof
JP2009094488A (en) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd Method of manufacturing substrate provided with semiconductor film
US8822305B2 (en) 2007-09-21 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Substrate provided with semiconductor films and manufacturing method thereof
US8772128B2 (en) 2007-10-10 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009135430A (en) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2009111375A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
US8828844B2 (en) 2007-10-10 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
JP2009111362A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009135434A (en) * 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009099900A (en) * 2007-10-19 2009-05-07 Semiconductor Energy Lab Co Ltd Semiconductor substrate, and its manufacturing method
JP2009135454A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
KR101499486B1 (en) * 2007-11-01 2015-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 The manufacturing method of a manufacturing method of a semiconductor substrate and a semiconductor device
KR101511070B1 (en) 2007-11-01 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 The manufacturing method of a semiconductor substrate, a semiconductor device, and an electronic apparatus
JP2009135464A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing photoelectric converter
JP2009135437A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP2009135469A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
US7871849B2 (en) 2007-11-30 2011-01-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US7674647B2 (en) 2007-11-30 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US8211780B2 (en) 2007-12-03 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009158937A (en) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
JP2009177154A (en) * 2007-12-27 2009-08-06 Semiconductor Energy Lab Co Ltd Method od manufacturing semiconductor substrate, and method of manufacturing semiconductor device
JP2009212503A (en) * 2008-02-04 2009-09-17 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009260313A (en) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate, and method for manufacturing semiconductor device
US8946051B2 (en) 2008-03-26 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
JP2009260315A (en) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate, and method for manufacturing semiconductor device
JP2014179641A (en) * 2008-03-26 2014-09-25 Semiconductor Energy Lab Co Ltd Soi substrate manufacturing method
JP2009260312A (en) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP2009260314A (en) * 2008-03-26 2009-11-05 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate, and semiconductor device using the soi substrate
US9633892B2 (en) 2008-03-26 2017-04-25 Semiconductor Energy Laboratory Co., Ltd Method for manufacturing SOI substrate in which crystal defects of a single crystal semiconductor layer are reduced and method for manufacturing semiconductor device
JP2010067815A (en) * 2008-09-11 2010-03-25 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2010103515A (en) * 2008-09-29 2010-05-06 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2010087067A (en) * 2008-09-30 2010-04-15 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
US8741740B2 (en) 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2010109353A (en) * 2008-10-02 2010-05-13 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
US9112067B2 (en) 2009-05-02 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2010283337A (en) * 2009-05-02 2010-12-16 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacturing method thereof
JP2014506008A (en) * 2010-12-29 2014-03-06 ジーティーエイティー・コーポレーション Method and apparatus for forming a thin film

Similar Documents

Publication Publication Date Title
US6946365B2 (en) Method for producing a thin film comprising introduction of gaseous species
US4891329A (en) Method of forming a nonsilicon semiconductor on insulator structure
US6350702B2 (en) Fabrication process of semiconductor substrate
US5436175A (en) Shallow SIMOX processing method using molecular ion implantation
US6566235B2 (en) Process for producing semiconductor member, and process for producing solar cell
US6246068B1 (en) Semiconductor article with porous structure
Jalaguier et al. Transfer of 3 in GaAs film on silicon substrate by proton implantation process
US7148119B1 (en) Process for production of semiconductor substrate
US5429955A (en) Method for constructing semiconductor-on-insulator
US5711998A (en) Method of polycrystalline silicon hydrogenation
US6500732B1 (en) Cleaving process to fabricate multilayered substrates using low implantation doses
US7056808B2 (en) Cleaving process to fabricate multilayered substrates using low implantation doses
US6429104B1 (en) Method for forming cavities in a semiconductor substrate by implanting atoms
US20030087503A1 (en) Process for production of semiconductor substrate
US4824489A (en) Ultra-thin solar cell and method
EP0889509A2 (en) Lifetime control for semiconductor devices
US20020090758A1 (en) Method and resulting device for manufacturing for double gated transistors
US6468884B2 (en) Method of forming silicon-contained crystal thin film
US6054363A (en) Method of manufacturing semiconductor article
US20010039098A1 (en) Method for fabricating silicon-on-insulator material
US20030203547A1 (en) Process for producing semiconductor article
US5013681A (en) Method of producing a thin silicon-on-insulator layer
US5961743A (en) Thin-film photoelectric conversion device and a method of manufacturing the same
US20080038908A1 (en) Method and system for continuous large-area scanning implantation process
US4766482A (en) Semiconductor device and method of making the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081118